CN104205232A - 用于存储器设备的芯片上冗余修复 - Google Patents

用于存储器设备的芯片上冗余修复 Download PDF

Info

Publication number
CN104205232A
CN104205232A CN201280072114.6A CN201280072114A CN104205232A CN 104205232 A CN104205232 A CN 104205232A CN 201280072114 A CN201280072114 A CN 201280072114A CN 104205232 A CN104205232 A CN 104205232A
Authority
CN
China
Prior art keywords
address
dram
memory
memory devices
logic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280072114.6A
Other languages
English (en)
Other versions
CN104205232B (zh
Inventor
D.科布拉
D.J.齐默曼
V.K.纳塔拉詹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN104205232A publication Critical patent/CN104205232A/zh
Application granted granted Critical
Publication of CN104205232B publication Critical patent/CN104205232B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G06F11/1016—Error in accessing a memory location, i.e. addressing error
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0407—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals on power on
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

用于存储器设备的芯片上冗余修复。存储器设备的实施例包括动态随机存取存储器（DRAM）；以及与DRAM耦合的系统元件。系统元件包括用于控制DRAM的存储器控制器，以及与存储器控制器耦合的修复逻辑，修复逻辑持有被标识为对于DRAM的缺陷区域的失效地址的地址。修复逻辑被配置成接收存储器操作请求并且实现用于针对请求的操作地址的冗余修复。

Description

用于存储器设备的芯片上冗余修复
技术领域
本发明的实施例一般涉及电子设备领域，并且更具体地涉及用于存储器设备的芯片上冗余修复。
背景技术
为了提供用于计算操作的更密集的存储器，已经发展了牵涉具有多个紧密耦合的存储器元件的存储器设备（其可以被称为3D堆叠的存储器或堆叠的存储器）的概念。3D堆叠的存储器可以包括DRAM（动态随机存取存储器）存储器元件的耦合的层或封装，其可以被称为存储器堆叠。堆叠的存储器可以用于在单个设备或封装中提供大量计算机存储器，其中设备或封装还可以包括某些系统组件，诸如存储器控制器和CPU（中央处理单元）。
然而，相比于更简单的存储器元件的成本，在3D堆叠的存储器的制造中可能存在显著的成本。在堆叠的存储器设备的构建中，在制作时没有瑕疵的存储器管芯可能在3D堆叠的存储器封装的制造中产生瑕疵。因此，有缺陷的存储器设备的成本对于设备制造商或者对于购买电子设备的消费者而言可能是显著的。
附图说明
作为示例而非作为限制地在附图的各图中图示本发明的实施例，其中同样的参考标号是指类似的元件。
图1图示包括冗余修复逻辑的存储器的实施例；
图2是图示用于存储器设备的冗余修复过程的实施例的流程图；
图3是利用通过缺陷元件追踪的存储器修复的用于存储器设备的冗余修复逻辑的实施例的图示；
图4是利用存储器大小减小和用于存储器的组块的地址转换的用于存储器设备的冗余修复逻辑的实施例的图示；
图5是利用存储器大小减小和用于地址条目的地址转换的用于存储器设备的冗余修复逻辑的实施例的图示；
图6是包括用于对存储器的部分进行冗余修复的元件的装置或系统的实施例的图示；以及
图7图示了包括具有用于对存储器的部分进行冗余修复的元件的堆叠存储器的计算系统的实施例。
具体实施方式
本发明的实施例一般目的在于用于存储器设备的芯片上冗余修复。
如本文所使用的：
“3D堆叠的存储器”（其中3D指示三维）或“堆叠的存储器”意指包括一个或多个耦合的存储器管芯层、存储器封装或其它存储器元件的计算机存储器。存储器可以竖直堆叠或水平（诸如并排）堆叠，或者以其它方式包含耦合在一起的存储器元件。特别地，堆叠的存储器DRAM设备或系统可以包括具有多个DRAM管芯层的存储器设备。堆叠的存储器设备还可以在设备中包括系统元件，其在本文中可以被称为系统层或元件，其中系统层可以包括诸如CPU（中央处理单元）、存储器控制器和其它相关系统元件之类的元件。系统层可以包括芯片上系统（SoC）。在一些实施例中，逻辑芯片可以是应用处理器或图形处理单元（GPU）。
随着堆叠DRAM标准（诸如WideIO标准）的出现，DRAM晶片可以在具有存储器堆叠的相同封装中堆叠有诸如芯片上系统（SoC）晶片之类的系统元件。堆叠的存储器可以利用硅通孔（TSV）制造技术，其中穿过硅管芯而产生通孔以提供穿过存储器堆叠的信号路径。
然而，堆叠的存储器设备可以包括系统芯片和一个或多个DRAM芯片，其中组件和设备构建相比于较旧的单层存储器而言相对昂贵。在制造之后，可能存在有缺陷的存储器单元，因此冒有如果丢弃缺陷设备则有显著成本的风险。如果具有缺陷部分的每个堆叠的存储器设备被丢弃，则相比于常规单管芯存储器中的缺陷，结果造成的损失显著更大，因为在堆叠的存储器中堆叠的DRAM封装和SoC二者将都丢失。在一些实施例中，修复逻辑虑及对存储器设备的存储器控制器透明的修复，其可以操作成通过使用包括缺陷存储器部分的地址在内的地址而将数据读取到DRAM和从其写数据。
在常规设备中，某些冗余特征可以在遭遇故障时存在。然而，一般需要存储器设备的修复发生在存储器设备上。在堆叠的存储器设备中，取决于DRAM的制造商，存储器层可以从设备到设备而不同。
在一些实施例中，用于存储器设备的芯片上冗余修复技术，其中该技术可以包括：
（1）在一些实施例中，在存储器设备的SoC中实现修复技术，并且因此在设备的DRAM侧上无需改变，其中结果是冗余为供应商无关的。为此原因，可以在存储器设备的生产中利用多个供应商，这可以被制造商用于满足对于高容量产品的供应和需求。　
（2）在一些实施例中，冗余修复可以在不修改冗余技术或过程的情况下应用于未来的DRAM设备。　
（3）在一些实施例中，冗余修复技术支持静态和动态冗余修复二者。　
（4）在一些实施例中，冗余修复还可以应用在常规存储器子系统中以允许有回避存储器单元故障的能力。
在一些实施例中，存储器设备提供用于存储器的通用冗余修复，其中冗余修复在存储器设备的系统芯片上进行处置。在一些实施例中，堆叠的存储器的系统元件包括允许对可以用在存储器设备中的不同类型的DRAM存储器进行修复的组件。
在一些实施例中，系统元件可以使用用于存储器组件的冗余修复的多个工具之一。在一些实施例中，BIST被用于标识有缺陷的DRAM单元。在一些实施例中，通过使用包括以下各项的冗余修复技术来修复有缺陷的DRAM单元：
（1）通过缺陷元件追踪的芯片上存储器修复——在一些实施例中，失效地址被熔合（fuse）到CAM（内容可寻址存储器）或存储器设备的系统元件的其它修复逻辑存储器中以供用于旨在对于存储器设备的存储器堆叠中的DRAM存储器的缺陷部分的存储数据。在以地址写到DRAM的情况下，在向DRAM发送地址之前，将该地址与CAM中所提供的缺陷DRAM部分的地址相比较。当存在CAM命中时，数据被存储在CAM中并且对DRAM的访问被忽略。在一些实施例中，当接收到用于存储器操作的地址时，系统首先访问CAM以确定是否存在匹配，并且如果是这样，则系统不向DRAM提供地址，而是代替地从CAM获取数据。在一些实施例中，系统元件包括当在CAM处存在与地址的匹配（也称为命中）时防止将地址递送到DRAM的锁存器（触发器（flip-flop））设备，以及基于在CAM处是否存在匹配而在来自CAM的数据与来自DRAM的数据之间进行选择的多路复用器。　
（2）通过存储器大小减小和地址转换的芯片上修复——在一些实施例中，存储器的冗余修复包括减小存储器大小和地址转换。在一些实施例中，存储器设备提供按存储器的缺陷部分的大小来减小所报告的总存储器大小，使得存储器指示对可用的存储器设备的良好存储器的量进行表示的大小。在一些实施例中，存储器设备提供转换存储器的缺陷部分的地址，使得地址指向存储器的良好部分。在特定实现中，地址的转换包括偏移存储器的地址以移过存储器的缺陷部分，诸如添加单个地址偏移以移过存储器的第一缺陷部分，添加两个地址偏移以移过存储器的第二缺陷部分，等等。
在一些实施例中，对存储器的修复在存储器设备的系统元件中和存储器元件的外部进行处置。关于此事，修复是通用的并且可以应用于存储器的制造商所征用的任何存储器格式。在一些实施例中，存储器设备通过要么提供在诸如用于第一修复工具的CAM之类的分离存储器中的存储要么通过将存储器的缺陷部分的地址转换到存储器的良好部分来提供用于缺陷元件的冗余。
在一些实施例中，标识存储器的缺陷部分的测试和对存储器的冗余修复以避免这样的缺陷部分可以发生在不同时间，并且可以在存储器设备的寿命中多次发生。测试和冗余修复可以要么是初始测试中静态的，要么是操作中动态的。例如，DRAM的测试和冗余修复可以发生在堆叠的存储器设备的制造中，并且可以发生在包括堆叠的存储器的装置或系统的制造中。另外，测试和自修复可以发生在这样的装置或系统的操作中。在示例中，测试和冗余修复可以发生在用于装置或系统的每个加电循环处。在一些实施例中，系统存储器包括BIST（内建自测试），其中BIST的操作可以包括标识存储器的缺陷部分。
存储器的冗余行、列或块可以实现在某些常规DRAM中。然而，这样的元件的故障需要常规存储器中的操作。在一些实施例中，冗余实现被提供在存储器设备的SoC中，并且因此不取决于DRAM行或列冗余可用性。
在一些实施例中，具有冗余修复的存储器设备可以包括堆叠的存储器设备，诸如WideIO兼容存储器设备。然而，实施例并不局限于堆叠的存储器设备或任何特定存储器结构，并且可以包括例如具有外部DRAM而不是堆叠的存储器技术的存储器设备。
图1图示了包括自测试逻辑的3D堆叠的存储器的实施例。在该图示中，诸如WideIO存储器设备之类的3D堆叠的存储器设备100包括衬底105上的与一个或多个DRAM存储器管芯层120（在本文中也被称为存储器堆叠）耦合的系统元件110。在一些实施例中，系统元件110可以是芯片上系统（SoC）或其它类似的元件。在该图示中，DRAM存储器管芯层包括四个存储器管芯层，这些层是第一存储器管芯层122、第二存储器管芯层124、第三存储器管芯层126和第四存储器管芯层128。然而，实施例并不受限于存储器堆叠120中的任何特定数目的存储器管芯层，并且可以包括更大或更小数目的存储器管芯层。每个管芯层可以包括一个或多个片段或部分，并且可以具有一个或多个不同的通道。每个管芯层可以包括温度补偿的自刷新（TCSR）电路以解决热学问题，其中TCSR和模式寄存器可以是设备的管理逻辑的一部分。
除其它元件之外，系统元件110可以包括诸如WideIO存储器控制器之类的存储器控制器130，以用于存储器堆叠120。在一些实施例中，存储器堆叠120的每个存储器管芯层（有可能除了顶部（或最外）存储器管芯层之外，诸如在该图示中的第四存储器管芯层128）包括多个硅通孔（TSV）150以提供穿过存储器管芯层的路径。
在一些实施例中，系统层包括BIST逻辑140。在一些实施例中，BIST逻辑被用于DRAM存储器层的测试。在一些实施例中，系统层还包括DRAM冗余修复逻辑145。在一些实施例中，DRAM修复逻辑145包括通过使失效地址指向良好存储器的地址来修复存储器堆叠的缺陷元件的元件，其中这样的元件可以包括图3-5中图示的元件。
图2是图示用于存储器设备的冗余修复过程的实施例的流程图。在一些实施例中，可以进行存储器设备的测试202，其中这样的测试可以发生在不同时间，包括在制造中和在操作中，诸如在通电自测试中。在一些实施例中，测试可以包括通过存储器设备的系统元件的BIST逻辑来进行测试，诸如在存储器设备的通电自测试中。在一些实施例中，关于存储器的缺陷部分的数据可以存储到存储器的系统元件的冗余修复逻辑中204，其中修复逻辑可以用于虑及存储器操作而同时避免存储器的缺陷部分。
在操作中，对于存储器的读或写操作可以在存储器设备的存储器控制器处被接收206。在一些实施例中，DRAM存储器操作的冗余修复从系统元件实现210。
在一些实施例中，冗余修复可以利用通过缺陷追踪的冗余修复230。在一些实施例中，操作地址指向CAM或存储器设备的系统元件的其它修复逻辑存储器232，诸如例如图3中所图示的CAM 315。在一些实施例中，将操作地址与存储在CAM中的失效地址相比较234。如果存在与失效地址的匹配236，则在存储器操作中避免DRAM，并且访问CAM以要么从操作地址读数据要么向操作地址写数据240。如果不存在匹配，其指示操作地址尚未被标识为失效地址，则访问DRAM以用于读或写操作242。
在一些实施例中，冗余修复可以包括存储器减小和地址偏移250。在一些实施例中，存储器设备的所报告的存储器量可以按存储器的所标识的缺陷部分的量而减小252，从而提供反映可用的存储器量的存储器大小。在一些实施例中，操作地址被指向存储器的系统元件的地址转换器254，其中地址转换器确定应当向操作地址提供多少偏移以便避免存储器的缺陷部分256。然后读或写操作被指向按所确定的地址偏移量进行偏移的地址258，从而虑及在存储器的良好部分中对读和操作进行处置并且避免存储器的缺陷部分。
在一些实施例中，在系统元件中处置冗余修复操作，使得操作对于存储器控制器是透明的，存储器控制器仿佛在存储器设备中不存在存储器的缺陷部分那样进行操作。
图3是利用芯片上存储器修复的用于存储器设备的冗余修复逻辑的实施例的图示。在一些实施例中，芯片上存储器修复包括替换存储器设备300的失效存储器条目或地址，这与替换整行或整列的传统存储器操作形成对比。在一些实施例中，CAM或类便笺式存储器熔合有失效地址。这样的失效地址可以在制造中或者在操作中（诸如在通电自测试中）被确定，其中固件或OS（操作系统）可以用于用被确定为失效地址的地址来加载CAM。还可以使用通电自测试和制造熔合的组合。在一些实施例中，在对DRAM进行写或读操作的情况下，在将操作地址发送到DRAM之前，将地址与CAM中的地址相比较。如果操作地址存在于DRAM中（其指示CAM命中），则向CAM写对应的数据或者从其读取，并且不需要访问DRAM。
在一些实施例中，诸如堆叠的存储器设备之类的存储器设备300包括系统元件305，其中系统元件305可以包括堆叠的存储器设备的SoC，系统元件305与DRAM 350（诸如存储器堆叠的一个或多个存储器层）耦合。在一些实施例中，系统元件305的存储器控制器与CAM（或其它修复逻辑存储器）315耦合，其中CAM 315提供修复地址和对应于这样的修复地址的数据的存储。在一些实施例中，CAM 315可以在一个或多个情况中被编程，包括在存储器设备的制造中或者在存储器设备的操作测试中。
在一些实施例中，用于诸如读或写操作之类的存储器操作的到DRAM的地址指向CAM 315并且经由反相器325而指向触发器330，其中触发器330仅在接收到启用信号时将地址传递到与DRAM 350耦合的输出。在一些实施例中，CAM 315还与多路复用器320耦合。在一些实施例中，多路复用器320接收表示来自DRAM 350的数据的第一输入和表示来自CAM 315的数据的第二输入。
在一些实施例中，在写操作中，在CAM 315处接收用于写操作的到DRAM 350的地址，并且如果存在匹配，因而指示所述地址是DRAM 350的缺陷部分的地址，则“命中”信号使得反相器325向触发器330提供禁用信号，因而防止地址指向DRAM 350。在一些实施例中，用于写操作的写数据被写到CAM 315，因而以对存储器控制器310透明的方式提供在所选地址处的存储。在一些实施例中，如果不存在匹配，因而指示所述地址不是DRAM 350的缺陷部分的地址，则命中的缺乏使得反相器325向触发器330提供启用信号，因而允许写地址被DRAM 350接收。
在一些实施例中，在读操作中，在CAM 315处接收用于读操作的到DRAM 350的地址，并且如果存在匹配，因而指示所述地址是DRAM 350的缺陷部分的地址，则“命中”信号使得反相器向触发器330提供禁用信号，因而防止地址指向DRAM 350。在一些实施例中，对CAM 315的读导致来自CAM 315的数据被应用于多路复用器320的第一输入。在一些实施例中，“命中”导致到多路复用器320的信号以选择多路复用器的第一输入，因而将来自CAM的数据提供到存储器控制器310。在一些实施例中，如果不存在匹配，因而指示所述地址不是DRAM 350的缺陷部分的地址，则命中的缺乏使得反相器325向触发器提供启用信号，因而向DRAM 350提供读地址。读导致来自DRAM的数据被提供到多路复用器320的第二输入，其中在CAM处命中的缺乏导致信号以选择多路复用器320的第二输入，并且因而来自DRAM的数据被提供到存储器控制器。
在一些实施例中，存储器设备可以包括任何大小的CAM。在一些实施例中，CAM的大小确定可以替换多少缺陷元件，诸如可修复的条目的数目等于CAM大小。在一些实施例中，较大CAM的使用提供较大保护，但是需要附加的成本和开销。
图4是利用存储器大小减小和地址偏移的用于存储器设备的冗余修复逻辑的实施例的图示。在一些实施例中，减小存储器的可用大小以忽略或隐藏存储器的缺陷条目或组块。在一些实施例中，实现地址偏移或转换逻辑以避免有缺陷的条目或条目的组块。
在一些实施例中，过程包括减小DRAM的总大小以便隐藏存储器的失效条目或组块的存在。在一些实施例中，DRAM被分解成小逻辑地址组块（其在大小方面可以是例如1K字节）。在一些实施例中，在任何给定组块中的缺陷条目使得整个组块不可访问。在一些实施例中，所报告的总DRAM大小按存储器的缺陷组块的数目而减小。在一些实施例中，到DRAM的地址经过地址转换器，其基于存储器的缺陷组块、条目或其它划分的数目来有效地偏移地址。例如，直到定位第一缺陷组块为止，存储器的地址没有偏移，并且对于被定位的每个缺陷组块，地址按1K字节偏移。
在一些实施例中，用于存储器400的冗余修复过程包括减小DRAM的总大小以便隐藏存储器的失效部分的存在。在一些实施例中，DRAM可以划分成小逻辑地址组块，其在一个示例中在大小方面可以是1千字节。在一些实施例中，任何给定组块中的缺陷条目使得整个组块不可访问或不可用。在一些实施例中，然后按存储器的所标识的缺陷组块中所包含的存储器量来减少总体DRAM大小。在一些实施例中，到DRAM的地址经过地址转换器，其基于缺陷组块的数目来有效地偏移地址。例如，直到定位第一缺陷组块为止，存储器的地址没有偏移，并且对于被定位的每个缺陷组块，地址按1K字节偏移。然而，实施例不受限于其中存储器组块被消除的地址转换，并且可以利用存储器的不同水平的粒度。在一些实施例中，粒度水平可以细化到失效存储器条目，诸如图5中所图示。
在一些实施例中，存储器设备400包括系统元件405和DRAM 450。系统元件405包括存储器控制器410和地址偏移转换器420，其中地址偏移转换器420向DRAM 450的地址提供偏移，使得要写至或读自DRAM的缺陷组块的数据被写至或读自DRAM 450的偏移部分，以避免缺陷组块。在示例中，DRAM 450被图示有存储器的良好部分（452、454、456、458、460、462和464）以及存储器的缺陷部分（453、455、457、459、461和463）。
在一些实施例中，地址偏移转换器420提供转换以便以对于存储器控制器410透明的方式来避免读自或写至存储器的缺陷部分。在一些实施例中，存储器设备还减小DRAM 450的所报告的存储器大小，使得减小的存储器大小反映DRAM的大小减去DRAM的缺陷部分的大小。
图5是利用存储器大小减小和地址偏移的用于存储器设备的冗余修复逻辑的实施例的图示。在一些实施例中，用于地址偏移的粒度水平可以细化到较小元件，诸如失效地址条目。在一些实施例中，地址转换器以偏移一而递增，其中地址转换器基于失效地址条目。在一些实施例中，存储器设备500包括系统元件505和DRAM 550。系统元件包括存储器控制器510和地址偏移转换器520，其中地址偏移转换器520向DRAM 550的地址提供偏移，使得要写至或读自DRAM的缺陷组块的数据被写至或读自DRAM 550的偏移部分，以避免缺陷组块。
在一些实施例中，地址偏移转换器520特别地提供一定数量的地址偏移以避免通过DRAM存储器的缺陷组块。在示例中，DRAM 550图示有存储器的第一良好部分552，其中对于这样的部分的地址并不按地址偏移进行偏移。在该图示中，DRAM 550还包括第一缺陷条目553，其可以出现在DRAM中的任何点处，其中开始于第一缺陷条目处的地址按1地址偏移进行偏移，使得地址指向存储器的第二良好部分554。类似地，DRAM 550可以包括第二缺陷条目555，其中开始于第二缺陷条目555处的地址按2地址偏移进行偏移，使得地址指向存储器的第三良好部分556；第三缺陷条目557，其中开始于第三缺陷条目557处的地址按3地址偏移进行偏移，使得地址指向存储器的第四良好部分558；以及第四缺陷条目559，其中开始于第四缺陷条目559处的地址按4地址偏移进行偏移，使得地址指向存储器的第五良好部分560。实施例可以应用于在DRAM中任何位置处包含任何数目的缺陷条目的DRAM。另外，实施例可以包括其中当需要时（诸如当多个缺陷条目靠近彼此地出现时）实现附加偏移的存储器以虑及避免多个缺陷条目。
在一些实施例中，地址偏移520提供地址偏移以便以对于存储器控制器510透明的方式来避免读自或写至存储器的缺陷部分。在一些实施例中，存储器设备还减小DRAM 550的所报告的存储器大小，使得减小的存储器大小反映DRAM的大小减去DRAM的缺陷部分的大小。
另一变型将会是禁用具有存档条目的存储体，并且该实现降低地址转换逻辑的复杂度。可以为每个堆叠选择不同的偏移方法。例如更易受SoC所生成的热引起的热变化影响的较低最多的DRAM堆叠可以潜在地实现基于条目或基于组块的地址转换，并且较高水平堆叠实现基于块的地址转换。在一些实施例中，修复逻辑可以可操作成实现在存储器元件的粒度上变化的SoC中的多个不同水平的地址转换，其中至少部分地基于所标识的缺陷的数目来选择水平之一，其中其它水平被去活，其中去活可以包括熔离其它水平。在一些实施例中，可以在制造中选择所述水平。
图6是包括用于对存储器的部分进行修复的元件的装置或系统的实施例的图示。计算设备600表示包括移动计算设备的计算设备，诸如膝上型计算机、平板计算机（包括具有触摸屏而没有分离的键盘的设备；具有触摸屏和键盘二者的设备；具有快速启动（其被称为“即时接通”操作）的设备；以及一般在操作中连接到网络的（其被称为“总是连接的”）设备）、移动电话或智能电话、无线启用的电子阅读器（e-reader）或其它无线移动设备。将理解到，一般地示出某些组件，并且并非这样的设备的所有组件都在设备600中示出。组件可以通过一个或多个总线或其它连接605进行连接。
设备600包括处理器610，其执行设备600的主要处理操作。处理器610可以包括一个或多个物理设备，诸如微处理器、应用处理器、微控制器、可编程逻辑设备或其它处理机构。处理器610所执行的处理操作包括其上运行应用、设备功能或这二者的操作平台或操作系统的运行。处理操作包括有关与人类用户或与其它设备的I/O（输入/输出）的操作、有关功率管理的操作、操作、或有关将设备600连接到另一设备的这二者。处理操作还可以包括有关音频I/O、显示I/O或这二者的操作。
在一个实施例中，设备600包括音频子系统620，其表示与向计算设备提供音频功能相关联的硬件（诸如音频硬件和音频电路）和软件（诸如驱动器和编解码器）组件。音频功能可以包括扬声器、耳机或这样的音频输出以及麦克风输入二者。用于这样的功能的设备可以集成到设备600中，或者连接到设备600。在一个实施例中，用户通过提供由处理器610接收和处理的音频命令来与设备600交互。
显示子系统630表示提供具有视觉、触觉或这二者元素以用于用户与计算设备交互的显示器的硬件（诸如显示设备）和软件（诸如驱动器）组件。显示子系统630包括显示接口632，其包括用于向用户提供显示的特定屏幕或硬件设备。在一个实施例中，显示接口632包括与处理器610分离的逻辑用以执行有关显示的至少一些处理。在一个实施例中，显示子系统630包括向用户提供输出和输入二者的触摸屏设备。
I/O控制器640表示有关与用户的交互的硬件设备和软件组件。I/O控制器640可以操作以对作为音频子系统620、显示子系统630或这两种子系统的部分的硬件进行管理。另外，I/O控制器640说明了用于连接到设备600的附加设备的连接点，通过所述附加设备用户可以与系统交互。例如，可以附接到设备600的设备可以包括麦克风设备、扬声器或立体声系统、视频系统或其它显示设备、键盘或小键盘设备或用于与特定应用一起使用的其它I/O设备，诸如读卡器或其它设备。
如上所提及的，I/O控制器640可以与音频子系统620、显示子系统630或这两种子系统交互。例如，通过麦克风或其它音频设备的输入可以提供用于设备600的一个或多个应用或功能的输入或命令。另外，可以提供音频输出来取代于或附加于显示输出。在另一示例中，如果显示子系统包括触摸屏，则显示设备还充当输入设备，其可以至少部分地由I/O控制器640管理。在设备600上还可以存在附加的按钮或开关以提供由I/O控制器640管理的I/O功能。
在一个实施例中，I/O控制器640管理诸如加速计、摄像机、光传感器或其它环境传感器之类的设备，或者可以被包括在设备600中的其它硬件。输入可以是直接用户交互的部分，以及向系统提供环境输入以影响其操作（诸如对于噪声而进行过滤，对于亮度检测而调整显示，为摄像机应用闪光灯，或者其它特征）。
在一个实施例中，设备600包括对电池功率使用、电池的充电以及有关功率节省操作的特征进行管理的功率管理650。
在一些实施例中，存储器子系统660包括用于将信息存储在设备600中的存储器设备。处理器610可以将数据读和写到存储器子系统660的元件中。存储器可以包括非易失性（其具有如果到存储器设备的功率中断而不改变的状态）、易失性（具有如果到存储器设备的功率中断则不确定的状态）存储器设备或这两种存储器。存储器660可以存储应用数据、用户数据、音乐、照片、文档或其它数据，以及与系统600的应用和功能的运行有关的系统数据（不论是长期的还是临时的）。
在一些实施例中，存储器子系统660可以包括堆叠的存储器设备662，其中堆叠的存储器设备包括一个或多个存储器管芯层和系统元件。在一些实施例中，堆叠的存储器设备662包括存储器修复逻辑664，其中这样的逻辑可以包括图3-5中所图示的元件。
连接性670包括使得设备600能够与外部设备通信的硬件设备（例如，用于无线通信、有线通信或这二者的连接器和通信硬件）和软件组件（例如驱动器、协议栈）。设备可以是分离的设备，诸如其它计算设备、无线接入点或基站，以及诸如耳机、打印机之类的外围设备或其它设备。
连接性670可以包括多个不同类型的连接性。为了一般化，设备600图示有蜂窝连接性672和无线连接性674。蜂窝连接性672一般是指由无线运营商提供的蜂窝网络连接性，诸如经由4G/LTE（长期演进）、GSM（全球移动通信系统）或者变型或派生物、CDMA（码分多址）或者变型或派生物、TDM（时分复用）或者变型或派生物或者其它蜂窝服务标准所提供的。无线连接性674是指非蜂窝式的无线连接性，并且可以包括个域网（诸如蓝牙）、局域网（诸如Wi-Fi）、广域网（诸如WiMax）以及其它无线通信。连接性可以包括一个或多个全向或定向天线676。
外围连接680包括进行外围连接的硬件接口和连接器以及软件组件（例如驱动器、协议栈）。将理解到，设备600可以既是到其它计算设备的外围设备（“去往”682），也具有被连接到它的外围设备（“来自”684）。设备600通常具有“对接”连接器以出于诸如管理（诸如下载、上载、改变或同步）设备600上的内容之类的目的而连接到其它计算设备。另外，对接连接器可以允许设备600连接到允许设备600控制去往例如视听或其它系统的内容输出的某些外围设备。
除了专有对接连接器或其它专有连接硬件之外，设备600可以经由公共或基于标准的连接器来进行外围连接680。公共类型可以包括通用串行总线（USB）连接器（其可以包括许多不同硬件接口中的任一个）、包括微型显示端口（MDP）的显示端口、高清晰度多媒体接口（HDMI）、火线或其它类型。
图7图示了包括具有用于对存储器的部分进行修复的元件的堆叠存储器的计算系统的实施例。计算系统可以包括计算机、服务器、游戏操纵台或其它计算装置。在该图示中，未示出并不密切关系到本描述的某个标准和众所周知的组件。在一些实施例之下，计算系统700包括互连或交叉开关（crossbar）705或用于数据传输的其它通信机构。计算系统700可以包括诸如与互连705耦合的一个或多个处理器710之类的处理机构以用于处理信息。处理器710可以包括一个或多个物理处理器和一个或多个逻辑处理器。为了简单起见，互连705被图示为单个互连，但是可以表示多个不同的互连或总线并且到这样的互连的组件连接可以变化。图7中所示的互连705是表示任何一个或多个分离的物理总线、点到点连接或通过适当的桥、适配器或控制器连接的二者的抽象。
在一些实施例中，计算系统700还包括随机存取存储器（RAM）或其它动态存储设备或元件以作为用于存储信息和要由处理器710运行的指令的主存储器712。RAM存储器包括动态随机存取存储器（DRAM），其需要刷新存储器内容，以及静态随机存取存储器（SRAM），其不需要刷新内容，但是以增加的成本。在一些实施例中，主存储器可以包括对包括用于使用在计算系统的用户所进行的网络浏览活动中的浏览器应用在内的应用的活动性存储。DRAM存储器可以包括同步动态随机存取存储器（SDRAM），其包括用以控制信号的时钟信号，以及扩展的数据输出动态随机存取存储器（EDO DRAM）。在一些实施例中，系统的存储器可以包括某些寄存器或其它专用存储器。
在一些实施例中，主存储器712包括堆叠的存储器714，其中堆叠的存储器包括用于对堆叠的存储器714的缺陷元件进行处置的存储器修复逻辑715。在一些实施例中，存储器修复逻辑715可以包括图示在图3-5中的元件。
计算系统700还可以包括只读存储器（ROM）716或用于存储静态信息和用于处理器710的指令的其它静态存储设备。计算系统700可以包括用于某些元件的存储的一个或多个非易失性存储器元件718。
在一些实施例中，计算系统700包括一个或多个输入设备730，其中输入设备包括键盘、鼠标、触摸板、语音命令识别、手势识别或用于向计算系统提供输入的其它设备中的一个或多个。
计算系统700还可以经由互连705耦合到输出显示器740。在一些实施例中，显示器740可以包括液晶显示器（LCD）或任何其它显示技术，以用于向用户显示信息或内容。在一些环境中，显示器740可以包括还用作输入设备的至少一部分的触摸屏。在一些环境中，显示器740可以是或者可以包括音频设备，诸如用于提供音频信息的扬声器。
一个或多个发射器或接收器745也可以耦合到互连705。在一些实施例中，计算系统700可以包括用于接收或发射数据的一个或多个端口750。计算系统700还可以包括用于经由无线电信号来接收数据的一个或多个全向或定向天线755。
计算系统700还可以包括功率设备或系统760，其可以包括电源、电池、太阳能电池、燃料电池或用于提供或生成功率的其它系统或设备。功率设备或系统760所提供的功率可以按需分布到计算系统700的元件。
在以上描述中，出于解释的目的，阐述了众多特定细节以便提供对本发明的透彻理解。然而，对本领域技术人员将显而易见的是，可以在没有这些特定细节中一些的情况下实践本发明。在其它情况下，以框图形式示出众所周知的结构和设备。在所图示的组件之间可以存在中间结构。本文所描述或图示的组件可以具有未被图示或描述的附加输入或输出。
各种实施例可以包括各种过程。这些过程可以由硬件组件执行或者可以具体化在计算机程序或机器可执行指令中，其可以被用于使编程有指令的通用或专用处理器或逻辑电路执行该过程。可替换地，过程可以由硬件和软件的组合执行。
各种实施例的部分可以被提供为计算机程序产品，其可以包括其上已经存储计算机程序指令的非暂时性计算机可读存储介质，其可以被用于对计算机（或其它电子设备）编程以供一个或多个处理器运行来执行根据某些实施例的过程。计算机可读介质可以包括但不限于软盘、光学盘、光盘只读存储器（CD-ROM）和磁光盘、只读存储器（ROM）、随机存取存储器（RAM）、可擦除可编程只读存储器（EPROM）、电可擦除可编程只读存储器（EEPROM）、磁体或光学卡、闪速存储器或适于存储电子指令的其它类型的计算机可读介质。此外，实施例还可以作为计算机程序产品被下载，其中程序可以从远程计算机传递到请求计算机。
许多方法以其最基本的形式被描述，但是可以向方法中任一个添加过程或者从中删除过程，并且可以自所描述的消息中任一个添加或者减去信息，而不脱离于本发明的基本范围。对本领域技术人员将显而易见的是可以做出许多另外的修改和适配。提供具体实施例不是为了限制本发明，而是为了说明它。本发明的实施例的范围并不是由以上提供的特定示例而是仅由以下权利要求所确定。
如果据称，元件“A”耦合到元件“B”或与元件“B”耦合，则元件A可以直接耦合到元件B或者通过例如元件C而间接耦合。当说明书或权利要求陈述了组件、特征、结构、过程或特性A“致使”组件、特征、结构、过程或特性B时，这意味着“A”至少是“B”的部分起因，但是还可以存在有助于致使“B”的至少一个其它组件、特征、结构、过程或特性。如果说明书指示组件、特征、结构、过程或特性“可以”、“可能”或“可”被包括，则该特定组件、特征、结构、过程或特性不要求被包括。如果说明书或权利要求提到“一”或“一个”元件，这并不意味着仅存在一个所描述的元件。
实施例是本发明的实现或示例。在说明书中对“实施例”、“一个实施例”、“一些实施例”或其它“实施例”的提及意味着结合实施例所描述的特定特征、结构或特性被包括在至少一些实施例中，但是不一定在所有实施例中。“实施例”、“一个实施例”或“一些实施例”的各种出现不一定都是指相同的实施例。应当领会到，在本发明的示例性实施例的前述描述中，为了使本公开整体化并且帮助理解各种发明方面中一个或多个的目的，各种特征有时一起成组在单个实施例、附图或其描述中。然而，并不将公开的这种方法解释为反映所要求保护的发明需要比在每个权利要求中所明确详述的更多的特征的意图。相反地，如以下权利要求所反映的，发明方面在于比单个前述公开实施例的所有特征更少。因此，权利要求以此明确并入到本描述中，其中每个权利要求独立作为本发明的分离的实施例。
在一些实施例中，存储器设备包括DRAM；以及与DRAM耦合的系统元件，系统元件包括用于控制DRAM的存储器控制器，以及与存储器控制器耦合的修复逻辑，修复逻辑持有被标识为对于DRAM的缺陷区域的失效地址的地址。修复逻辑被配置成接收存储器操作请求并且实现用于针对请求的操作地址的冗余修复。
在一些实施例中，修复逻辑包括用于提供用于所标识的失效地址的存储的修复逻辑存储器，如果操作地址匹配所标识的失效地址则修复逻辑响应于对修复逻辑存储器的操作请求，修复逻辑生成具有基于操作地址是否匹配任何所标识的失效地址的值的启用信号。在一些实施例中，修复逻辑存储器是CAM。
在一些实施例中，修复逻辑包括具有向DRAM提供操作地址的输出和从存储器控制器接收操作地址的输入的触发器，锁存器被配置成仅在操作地址不匹配所标识的失效地址时向DRAM提供操作地址。修复逻辑还包括反相器，反相器包括接收启用信号的输入和向触发器提供经反相的启用信号的输出。
在一些实施例中，存储器设备还包括多路复用器，多路复用器具有向存储器控制器提供数据的输出、从DRAM接收数据的第一输入以及从修复逻辑存储器接收数据的第二输入。在一些实施例中，多路复用器被配置成基于修复逻辑所生成的启用信号来选择要么第一输入要么第二输入。
在一些实施例中，修复逻辑包括转换所接收的操作地址以避免DRAM的缺陷区域的地址转换器。地址转换器可操作成向所接收的操作地址提供偏移，所述偏移使DRAM的一部分不可访问。在一些实施例中，DRAM的部分是DRAM的组块或DRAM的地址条目。
在一些实施例中，修复逻辑可操作成按通过地址转换器而被使得不可访问的存储器量来减少DRAM的所报告的存储器量。
在一些实施例中，系统元件还包括BIST，其中BIST标识存储器的缺陷部分的地址。在一些实施例中，存储器设备是WideIO兼容设备。
在一些实施例中，一种方法包括将关于DRAM的缺陷部分的数据存储在存储器设备的系统元件的修复逻辑中；接收针对DRAM的读或写操作请求；以及实现用于读或写操作的冗余修复以避免DRAM的缺陷区域。
在一些实施例中，存储关于DRAM的缺陷部分的数据包括将被标识为缺陷区域的失效地址的地址存储在修复逻辑存储器中。在一些实施例中，所述方法还包括将操作地址与所标识的失效地址相比较以确定操作地址是否匹配失效地址。在一些实施例中，所述方法还包括如果操作地址匹配失效地址则使读或写请求指向修复逻辑存储器，并且如果操作地址不匹配失效地址则使读或写请求指向DRAM。在一些实施例中，对失效地址的写请求被写到修复逻辑存储器并且对失效地址的读请求读自修复逻辑存储器。
在一些实施例中，所述方法还包括将操作地址转换成经转换的地址以避免存储器的缺陷区域，其中转换操作地址包括偏移操作地址以使DRAM的一部分不可访问。在一些实施例中，被使得不可访问的DRAM的部分是DRAM的组块或DRAM的地址条目。在一些实施例中，所述方法还包括按通过地址转换而被使得不可访问的存储器量来减少DRAM的所报告的存储器量以避免存储器的缺陷区域。
在一些实施例中，系统包括用以处理系统的数据的处理器；发射器、接收器或这二者，其与全向天线耦合以发射数据、接收数据或二者兼有；以及存储数据的存储器，存储器包括堆叠的存储器设备，堆叠的存储器设备包括具有一个或多个存储器管芯元件（包括第一存储器管芯元件）的q存储器堆叠，以及与存储器堆叠相耦合的系统元件。第一存储器管芯元件包括用于控制存储器堆叠的存储器控制器以及与存储器控制器耦合的修复逻辑，修复逻辑持有被标识为对于存储器堆叠的缺陷区域的失效地址的地址。在一些实施例中，修复逻辑被配置成接收存储器操作请求并且实现用于针对请求的操作地址的冗余修复。
在一些实施例中，系统的修复逻辑包括以下中的一个或多个：用于提供用于所标识的失效地址的存储的修复逻辑存储器，如果操作地址匹配所标识的失效地址则修复逻辑响应于对修复逻辑存储器的操作请求，修复逻辑生成具有基于操作地址是否匹配任何所标识的失效地址的值的启用信号；或者转换所接收的操作地址以避免存储器堆叠的缺陷区域的地址转换器，其中地址转换器可操作成向所接收的操作地址提供偏移，所述偏移使存储器堆叠的一部分不可访问。
在一些实施例中，系统是移动设备。在一些实施例中，移动设备是平板计算机。
在一些实施例中，非暂时性计算机可读存储介质已在其上存储了表示指令序列的数据，所述指令序列当被处理器运行时使处理器执行包括以下各项的操作：将关于DRAM的缺陷部分的数据存储在存储器设备的系统元件的修复逻辑中；接收针对DRAM的读或写操作请求；以及实现用于读或写操作的冗余修复以避免DRAM的缺陷区域。

Claims (29)

1.一种存储器设备包括：
动态随机存取存储器（DRAM）；以及
与DRAM耦合的系统元件，系统元件包括：
　　用于控制DRAM的存储器控制器，以及
　　与存储器控制器耦合的修复逻辑，修复逻辑持有被标识为对于DRAM的缺陷区域的失效地址的地址；
其中修复逻辑被配置成接收存储器操作请求并且实现用于针对请求的操作地址的冗余修复。
2.根据权利要求1所述的存储器设备，其中修复逻辑包括用于提供用于所标识的失效地址的存储的修复逻辑存储器，如果操作地址匹配所标识的失效地址则修复逻辑响应于对修复逻辑存储器的操作请求，修复逻辑生成具有基于操作地址是否匹配任何所标识的失效地址的值的启用信号。
3.根据权利要求2所述的存储器设备，其中修复逻辑存储器是CAM（内容可访问存储器）。
4.根据权利要求2所述的存储器设备，其中修复逻辑包括具有向DRAM提供操作地址的输出和从存储器控制器接收操作地址的输入的触发器，锁存器被配置成仅在操作地址不匹配所标识的失效地址时向DRAM提供操作地址。
5.根据权利要求4所述的存储器设备，其中修复逻辑还包括反相器，反相器包括接收启用信号的输入以及向触发器提供经反相的启用信号的输出。
6.根据权利要求4所述的存储器设备，还包括多路复用器，多路复用器具有向存储器控制器提供数据的输出、从DRAM接收数据的第一输入以及从修复逻辑存储器接收数据的第二输入。
7.根据权利要求6所述的存储器设备，其中多路复用器被配置成基于修复逻辑所生成的启用信号来选择要么第一输入要么第二输入。
8.根据权利要求1所述的存储器设备，其中修复逻辑包括转换所接收的操作地址以避免DRAM的缺陷区域的地址转换器。
9.根据权利要求8所述的存储器设备，其中地址转换器可操作成向所接收的操作地址提供偏移，所述偏移使DRAM的一部分不可访问。
10.根据权利要求9所述的存储器设备，其中DRAM的部分是DRAM的组块。
11.根据权利要求9所述的存储器设备，其中DRAM的部分是DRAM的地址条目。
12.根据权利要求9所述的存储器设备，其中修复逻辑可操作成按通过地址转换器而被使得不可访问的存储器量来减少DRAM的所报告的存储器量。
13.根据权利要求1所述的存储器设备，其中系统元件还包括内建自测试（BIST），其中BIST标识存储器的缺陷部分的地址。
14.根据权利要求1所述的存储器设备，其中存储器设备是WideIO兼容设备。
15.一种方法包括：
将关于动态随机存取存储器（DRAM）的缺陷部分的数据存储在存储器设备的系统元件的修复逻辑中；
接收针对DRAM的读或写操作请求；以及
实现用于读或写操作的冗余修复以避免DRAM的缺陷区域。
16.根据权利要求15所述的方法，其中存储关于DRAM的缺陷部分的数据包括将被标识为缺陷区域的失效地址的地址存储在修复逻辑存储器中。
17.根据权利要求16所述的方法，还包括将操作地址与所标识的失效地址相比较以确定操作地址是否匹配失效地址。
18.根据权利要求17所述的方法，还包括如果操作地址匹配失效地址则使读或写请求指向修复逻辑存储器，并且如果操作地址不匹配失效地址则使读或写请求指向DRAM。
19.根据权利要求18所述的方法，其中对失效地址的写请求被写到修复逻辑存储器并且对失效地址的读请求读自修复逻辑存储器。
20.根据权利要求15所述的方法，将操作地址转换成经转换的地址以避免存储器的缺陷区域。
21.根据权利要求20所述的方法，其中转换操作地址包括偏移操作地址以使DRAM的一部分不可访问。
22.根据权利要求21所述的方法，其中被使得不可访问的DRAM的部分是DRAM的组块。
23.根据权利要求21所述的方法，其中被使得不可访问的DRAM的部分是DRAM的地址条目。
24.根据权利要求20所述的方法，还包括按通过地址转换而被使得不可访问的存储器量来减少DRAM的所报告的存储器量以避免存储器的缺陷区域。
25.一种系统包括：
用以处理系统的数据的处理器；
发射器、接收器或这二者，其与全向天线耦合以发射数据、接收数据或二者兼有；以及
用以存储数据的存储器，所述存储器包括堆叠的存储器设备，所述堆叠的存储器设备包括：
　　具有一个或多个存储器管芯元件的存储器堆叠，其包括第一存储器管芯元件，以及
　　与存储器堆叠耦合的系统元件，其中第一存储器管芯元件包括：
　　　　用于控制存储器堆叠的存储器控制器；和
　　　　与存储器控制器耦合的修复逻辑，修复逻辑持有被标识为对于存储器堆叠的缺陷区域的失效地址的地址；
其中修复逻辑被配置成接收存储器操作请求并且实现用于针对请求的操作地址的冗余修复。
26.根据权利要求25所述的系统，其中修复逻辑包括以下中的一个或多个：
用于提供用于所标识的失效地址的存储的修复逻辑存储器，如果操作地址匹配所标识的失效地址则修复逻辑响应于对修复逻辑存储器的操作请求，修复逻辑生成具有基于操作地址是否匹配任何所标识的失效地址的值的启用信号，或者
用以转换所接收的操作地址以避免存储器堆叠的缺陷区域的地址转换器，其中地址转换器可操作成向所接收的操作地址提供偏移，所述偏移使存储器堆叠的一部分不可访问。
27.根据权利要求25所述的系统，其中系统是移动设备。
28.根据权利要求27所述的系统，其中移动设备是平板计算机。
29.一种非暂时性计算机可读存储介质，其已在其上存储了表示指令序列的数据，所述指令序列当被处理器运行时使处理器执行包括以下各项的操作：
将关于动态随机存取存储器（DRAM）的缺陷部分的数据存储在存储器设备的系统元件的修复逻辑中；
接收针对DRAM的读或写操作请求；以及
实现用于读或写操作的冗余修复以避免DRAM的缺陷区域。
CN201280072114.6A 2012-03-30 2012-03-30 用于存储器设备的芯片上冗余修复 Active CN104205232B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2012/031422 WO2013147840A1 (en) 2012-03-30 2012-03-30 On chip redundancy repair for memory devices

Publications (2)

Publication Number Publication Date
CN104205232A true CN104205232A (zh) 2014-12-10
CN104205232B CN104205232B (zh) 2017-05-31

Family

ID=49260899

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280072114.6A Active CN104205232B (zh) 2012-03-30 2012-03-30 用于存储器设备的芯片上冗余修复

Country Status (6)

Country Link
US (1) US9158619B2 (zh)
KR (1) KR101652874B1 (zh)
CN (1) CN104205232B (zh)
DE (1) DE112012006171B4 (zh)
TW (1) TWI508090B (zh)
WO (1) WO2013147840A1 (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106463177A (zh) * 2014-01-23 2017-02-22 赛鼎矽公司 用于非易失性存储器的冗余系统
CN106600250A (zh) * 2016-11-04 2017-04-26 北京果仁宝科技有限公司 区块链去中心化到中心化的用户标识方法和装置
CN108107867A (zh) * 2017-11-24 2018-06-01 中国人民解放军国防科技大学 一种复用系统逻辑的存储器自测试控制器实现方法及装置
CN109313596A (zh) * 2016-06-15 2019-02-05 美光科技公司 共享错误检测和校正存储器
CN111108565A (zh) * 2017-09-22 2020-05-05 高通股份有限公司 存储器修复启用
CN112053730A (zh) * 2019-06-07 2020-12-08 美光科技公司 用于存储器子系统的冗余云存储器存储装置
CN113544784A (zh) * 2021-06-04 2021-10-22 长江存储科技有限责任公司 用于三维nand存储器的固件修复
WO2022226997A1 (zh) * 2021-04-30 2022-11-03 华为技术有限公司 存储单元的访问方法、修复方法、裸片和存储芯片
CN115295061A (zh) * 2022-10-09 2022-11-04 江苏华存电子科技有限公司 一种存储器固件检修方法及系统

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104205233B (zh) * 2012-03-30 2017-06-23 英特尔公司 用于堆叠的存储器架构的内建自测试
KR102440362B1 (ko) 2015-09-25 2022-09-05 삼성전자주식회사 이미지 센서, 적층형 이미지 센서, 이미지 처리 장치 및 이미지 센서 칩 패키지의 제조 방법
US10490251B2 (en) 2017-01-30 2019-11-26 Micron Technology, Inc. Apparatuses and methods for distributing row hammer refresh events across a memory device
US11604754B2 (en) * 2017-05-25 2023-03-14 Advanced Micro Devices, Inc. Method and apparatus of integrating memory stacks
US10936221B2 (en) 2017-10-24 2021-03-02 Micron Technology, Inc. Reconfigurable memory architectures
US11281608B2 (en) 2017-12-11 2022-03-22 Micron Technology, Inc. Translation system for finer grain memory architectures
KR102126017B1 (ko) 2017-12-12 2020-06-23 연세대학교 산학협력단 베이스 다이 스페어 셀을 이용한 적층형 메모리 장치 및 그 수리 방법
US11017833B2 (en) 2018-05-24 2021-05-25 Micron Technology, Inc. Apparatuses and methods for pure-time, self adopt sampling for row hammer refresh sampling
US11152050B2 (en) 2018-06-19 2021-10-19 Micron Technology, Inc. Apparatuses and methods for multiple row hammer refresh address sequences
US10573370B2 (en) 2018-07-02 2020-02-25 Micron Technology, Inc. Apparatus and methods for triggering row hammer address sampling
KR102587648B1 (ko) * 2018-07-23 2023-10-11 삼성전자주식회사 적층형 메모리 장치, 이를 포함하는 메모리 시스템 및 적층형 메모리 장치의 테스트 방법
US10599583B2 (en) * 2018-08-20 2020-03-24 Macronix International Co., Ltd. Pre-match system and pre-match method
US10685696B2 (en) 2018-10-31 2020-06-16 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
WO2020117686A1 (en) 2018-12-03 2020-06-11 Micron Technology, Inc. Semiconductor device performing row hammer refresh operation
CN117198356A (zh) 2018-12-21 2023-12-08 美光科技公司 用于目标刷新操作的时序交错的设备和方法
US10957377B2 (en) 2018-12-26 2021-03-23 Micron Technology, Inc. Apparatuses and methods for distributed targeted refresh operations
CN109741782B (zh) * 2018-12-29 2020-10-16 西安紫光国芯半导体有限公司 一种dram的修复方法
US10770127B2 (en) 2019-02-06 2020-09-08 Micron Technology, Inc. Apparatuses and methods for managing row access counts
US11615831B2 (en) 2019-02-26 2023-03-28 Micron Technology, Inc. Apparatuses and methods for memory mat refresh sequencing
US11043254B2 (en) 2019-03-19 2021-06-22 Micron Technology, Inc. Semiconductor device having cam that stores address signals
US11227649B2 (en) 2019-04-04 2022-01-18 Micron Technology, Inc. Apparatuses and methods for staggered timing of targeted refresh operations
US11264096B2 (en) 2019-05-14 2022-03-01 Micron Technology, Inc. Apparatuses, systems, and methods for a content addressable memory cell with latch and comparator circuits
US11158364B2 (en) 2019-05-31 2021-10-26 Micron Technology, Inc. Apparatuses and methods for tracking victim rows
US11069393B2 (en) 2019-06-04 2021-07-20 Micron Technology, Inc. Apparatuses and methods for controlling steal rates
US10978132B2 (en) 2019-06-05 2021-04-13 Micron Technology, Inc. Apparatuses and methods for staggered timing of skipped refresh operations
US11158373B2 (en) 2019-06-11 2021-10-26 Micron Technology, Inc. Apparatuses, systems, and methods for determining extremum numerical values
US11139015B2 (en) 2019-07-01 2021-10-05 Micron Technology, Inc. Apparatuses and methods for monitoring word line accesses
US10832792B1 (en) 2019-07-01 2020-11-10 Micron Technology, Inc. Apparatuses and methods for adjusting victim data
US11386946B2 (en) 2019-07-16 2022-07-12 Micron Technology, Inc. Apparatuses and methods for tracking row accesses
US10943636B1 (en) 2019-08-20 2021-03-09 Micron Technology, Inc. Apparatuses and methods for analog row access tracking
US10964378B2 (en) 2019-08-22 2021-03-30 Micron Technology, Inc. Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation
US11200942B2 (en) 2019-08-23 2021-12-14 Micron Technology, Inc. Apparatuses and methods for lossy row access counting
US11302374B2 (en) 2019-08-23 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic refresh allocation
US11302377B2 (en) 2019-10-16 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic targeted refresh steals
US11309010B2 (en) 2020-08-14 2022-04-19 Micron Technology, Inc. Apparatuses, systems, and methods for memory directed access pause
US11380382B2 (en) 2020-08-19 2022-07-05 Micron Technology, Inc. Refresh logic circuit layout having aggressor detector circuit sampling circuit and row hammer refresh control circuit
US11348631B2 (en) 2020-08-19 2022-05-31 Micron Technology, Inc. Apparatuses, systems, and methods for identifying victim rows in a memory device which cannot be simultaneously refreshed
US11222682B1 (en) 2020-08-31 2022-01-11 Micron Technology, Inc. Apparatuses and methods for providing refresh addresses
US11960438B2 (en) * 2020-09-08 2024-04-16 Rambus Inc. Methods and circuits for streaming data to processing elements in stacked processor-plus-memory architecture
US11557331B2 (en) 2020-09-23 2023-01-17 Micron Technology, Inc. Apparatuses and methods for controlling refresh operations
US11222686B1 (en) 2020-11-12 2022-01-11 Micron Technology, Inc. Apparatuses and methods for controlling refresh timing
US11462291B2 (en) 2020-11-23 2022-10-04 Micron Technology, Inc. Apparatuses and methods for tracking word line accesses
US11264079B1 (en) 2020-12-18 2022-03-01 Micron Technology, Inc. Apparatuses and methods for row hammer based cache lockdown
US20220208295A1 (en) * 2020-12-31 2022-06-30 Ap Memory Technology Corporation Memory device, memory system and method of controlling memory device thereof
US11482275B2 (en) 2021-01-20 2022-10-25 Micron Technology, Inc. Apparatuses and methods for dynamically allocated aggressor detection
EP4071593A4 (en) * 2021-02-26 2023-08-23 Beijing Vcore Technology Co.,Ltd. SEDRAM-BASED STACKED CACHE MEMORY SYSTEM, AND APPARATUS AND CONTROL METHOD THEREOF
US11600314B2 (en) 2021-03-15 2023-03-07 Micron Technology, Inc. Apparatuses and methods for sketch circuits for refresh binning
US11664063B2 (en) 2021-08-12 2023-05-30 Micron Technology, Inc. Apparatuses and methods for countering memory attacks
US11688451B2 (en) 2021-11-29 2023-06-27 Micron Technology, Inc. Apparatuses, systems, and methods for main sketch and slim sketch circuit for row address tracking
CN114546084A (zh) * 2022-01-28 2022-05-27 山东云海国创云计算装备产业创新中心有限公司 一种基板管理控制器复位方法、系统、存储介质及设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090063896A1 (en) * 2007-09-04 2009-03-05 International Business Machines Corporation System and method for providing dram device-level repair via address remappings external to the device
US20100064186A1 (en) * 2008-09-11 2010-03-11 Micron Technology, Inc. Methods, apparatus, and systems to repair memory
CN102239523A (zh) * 2008-10-30 2011-11-09 美光科技公司 切换式接口堆叠裸片存储器架构

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4441170A (en) * 1980-09-30 1984-04-03 Intel Corporation Memory redundancy apparatus for single chip memories
JPH05342112A (ja) * 1992-06-08 1993-12-24 Matsushita Electric Ind Co Ltd メモリー制御回路
US5781717A (en) * 1996-09-19 1998-07-14 I-Cube, Inc. Dynamic spare column replacement memory system
US5913928A (en) * 1997-05-09 1999-06-22 Micron Technology, Inc. Data compression test mode independent of redundancy
JP2001052495A (ja) * 1999-06-03 2001-02-23 Toshiba Corp 半導体メモリ
US6327197B1 (en) * 2000-09-13 2001-12-04 Silicon Access Networks, Inc. Structure and method of a column redundancy memory
US6909645B2 (en) * 2002-07-16 2005-06-21 Intel Corporation Cluster based redundancy scheme for semiconductor memories
FR2843208B1 (fr) 2002-07-31 2005-03-04 Iroc Technologies Dispositif de reconfiguration d'un ensemble memoire presentant des defauts
US7028234B2 (en) * 2002-09-27 2006-04-11 Infineon Technologies Ag Method of self-repairing dynamic random access memory
JP4063796B2 (ja) 2004-06-30 2008-03-19 日本電気株式会社 積層型半導体装置
US7286380B2 (en) * 2005-09-29 2007-10-23 Intel Corporation Reconfigurable memory block redundancy to repair defective input/output lines
US20080165599A1 (en) * 2006-01-31 2008-07-10 Gorman Kevin W Design structure used for repairing embedded memory in an integrated circuit
JP4245180B2 (ja) 2006-10-30 2009-03-25 エルピーダメモリ株式会社 積層メモリ
EP3540736B1 (en) 2006-12-14 2023-07-26 Rambus Inc. Multi-die memory device
KR100843243B1 (ko) 2007-04-18 2008-07-02 삼성전자주식회사 신호의 전송파워를 최적화한 반도체 메모리 장치 및 그파워 초기화 방법
US7816934B2 (en) 2007-10-16 2010-10-19 Micron Technology, Inc. Reconfigurable connections for stacked semiconductor devices
US8756486B2 (en) 2008-07-02 2014-06-17 Micron Technology, Inc. Method and apparatus for repairing high capacity/high bandwidth memory devices
US7978721B2 (en) * 2008-07-02 2011-07-12 Micron Technology Inc. Multi-serial interface stacked-die memory architecture
US8384417B2 (en) 2008-09-10 2013-02-26 Qualcomm Incorporated Systems and methods utilizing redundancy in semiconductor chip interconnects
US7872936B2 (en) 2008-09-17 2011-01-18 Qimonda Ag System and method for packaged memory
KR20110105256A (ko) 2010-03-18 2011-09-26 삼성전자주식회사 적층 구조를 갖는 반도체 메모리 장치 및 적층 구조를 갖는 반도체 메모리 장치의 리페어 방법
KR20120088450A (ko) 2011-01-31 2012-08-08 에스케이하이닉스 주식회사 반도체 장치 및 이의 리페어 방법
US9136021B2 (en) * 2011-12-23 2015-09-15 Intel Corporation Self-repair logic for stacked memory architecture
JP6004927B2 (ja) 2012-12-07 2016-10-12 キヤノン株式会社 情報処理装置、その制御方法、及びプログラム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090063896A1 (en) * 2007-09-04 2009-03-05 International Business Machines Corporation System and method for providing dram device-level repair via address remappings external to the device
US20100064186A1 (en) * 2008-09-11 2010-03-11 Micron Technology, Inc. Methods, apparatus, and systems to repair memory
CN102239523A (zh) * 2008-10-30 2011-11-09 美光科技公司 切换式接口堆叠裸片存储器架构

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106463177A (zh) * 2014-01-23 2017-02-22 赛鼎矽公司 用于非易失性存储器的冗余系统
CN106463177B (zh) * 2014-01-23 2019-08-27 新思科技股份有限公司 用于非易失性存储器的冗余系统
CN109313596B (zh) * 2016-06-15 2022-06-17 美光科技公司 一种接口芯片设备及一种共享接口芯片上的校正存储器的方法
CN109313596A (zh) * 2016-06-15 2019-02-05 美光科技公司 共享错误检测和校正存储器
CN106600250A (zh) * 2016-11-04 2017-04-26 北京果仁宝科技有限公司 区块链去中心化到中心化的用户标识方法和装置
CN106600250B (zh) * 2016-11-04 2020-11-24 北京果仁宝科技有限公司 区块链去中心化到中心化的用户标识方法和装置
CN111108565A (zh) * 2017-09-22 2020-05-05 高通股份有限公司 存储器修复启用
CN108107867B (zh) * 2017-11-24 2019-10-11 中国人民解放军国防科技大学 一种复用系统逻辑的存储器自测试控制器实现方法及装置
CN108107867A (zh) * 2017-11-24 2018-06-01 中国人民解放军国防科技大学 一种复用系统逻辑的存储器自测试控制器实现方法及装置
CN112053730A (zh) * 2019-06-07 2020-12-08 美光科技公司 用于存储器子系统的冗余云存储器存储装置
WO2022226997A1 (zh) * 2021-04-30 2022-11-03 华为技术有限公司 存储单元的访问方法、修复方法、裸片和存储芯片
CN113544784A (zh) * 2021-06-04 2021-10-22 长江存储科技有限责任公司 用于三维nand存储器的固件修复
CN113544784B (zh) * 2021-06-04 2023-10-31 长江存储科技有限责任公司 用于三维nand存储器的固件修复
CN115295061A (zh) * 2022-10-09 2022-11-04 江苏华存电子科技有限公司 一种存储器固件检修方法及系统
CN115295061B (zh) * 2022-10-09 2022-12-16 江苏华存电子科技有限公司 一种存储器固件检修方法及系统

Also Published As

Publication number Publication date
DE112012006171B4 (de) 2020-06-18
CN104205232B (zh) 2017-05-31
TW201351428A (zh) 2013-12-16
KR20140129219A (ko) 2014-11-06
US20140013185A1 (en) 2014-01-09
DE112012006171T5 (de) 2015-01-08
TWI508090B (zh) 2015-11-11
US9158619B2 (en) 2015-10-13
WO2013147840A1 (en) 2013-10-03
KR101652874B1 (ko) 2016-09-09

Similar Documents

Publication Publication Date Title
CN104205232A (zh) 用于存储器设备的芯片上冗余修复
US10224115B2 (en) Self-repair logic for stacked memory architecture
CN104081465A (zh) 用于存储器电路测试引擎的通用地址加扰器
CN104205233B (zh) 用于堆叠的存储器架构的内建自测试
USRE49151E1 (en) Memory system and electronic device
CN104205234A (zh) 用于存储器电路测试引擎的通用地址加扰器
CN104321824B (zh) 存储器i/o接口的非接触应力测试设备、方法和系统
CN104781885A (zh) 用于对行敲击事件进行响应的方法、装置和系统
CN106575274A (zh) 用于低功率存储器设备的公用管芯实现
US10372629B2 (en) Control for authenticated accesses to a memory device
CN104636271A (zh) 访问命令/地址寄存器装置中存储的数据
JP6570498B2 (ja) 装置、システム、方法、プログラム、およびコンピュータ可読記憶媒体
CN105513647A (zh) 用于堆叠存储器架构的自修复逻辑
CN110097919A (zh) 存储系统、确定其错误的方法及包括其的电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant