CN104081465A

CN104081465A - 用于存储器电路测试引擎的通用地址加扰器

Info

Publication number: CN104081465A
Application number: CN201180075942.0A
Authority: CN
Inventors: D.科布拉; D.齐默曼; V.纳塔拉简
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 2011-12-28
Filing date: 2011-12-28
Publication date: 2014-10-01
Anticipated expiration: 2031-12-28
Also published as: TWI508086B; DE112011106076T5; TW201333965A; US20140237307A1; JP5846664B2; DE112011106076B4; CN104081465B; JP2015506530A; WO2013101006A1; US9236143B2

Abstract

本文描述了用于存储器电路测试引擎的通用地址加扰器。存储装置的一个实施例包括：存储器堆叠，其具有耦合的存储元件中的一个或多个；内置自测试电路，包括通用可编程地址加扰器用于存储元件的逻辑地址到物理地址的映射；以及一个或多个寄存器，用于为通用可编程地址加扰器保存编程值。

Description

用于存储器电路测试引擎的通用地址加扰器

技术领域

本发明的实施例一般涉及电子装置领域，并且更具体而言涉及用于存储器电路测试引擎的通用地址加扰器（generic address scrambler）。

背景技术

为了给计算操作提供更密集的存储器，已经发展了涉及具有多个紧密耦合的存储元件的存储装置（其可以被称为3D堆叠存储器或者堆叠存储器）的概念。

3D堆叠存储器可以包括DRAM（动态随机存取存储器）存储元件的耦合层或封装，其可以被称为存储器堆叠。堆叠存储器可以被用来在单个装置或者封装中提供大量的计算机存储器，其中该装置或者封装可以还包括某些系统组件，例如存储器控制器和CPU（中央处理单元）。

由于存储装置的尺寸和复杂度增加，存在对此类装置的有效和高效率测试的增加需要，其中测试包括访问存储器的每个物理地址。

但是，堆叠存储装置内的存储器管芯可能在设计中变化，并且尤其是此类存储器可能在存储器的逻辑到物理寻址中变化，因此使得提供存储装置的完整测试的任务变复杂。

附图说明

本发明的实施例以示例方式而不是以限制方式在附图中示出，在附图中，相似参考标号是指类似要素。

图1示出堆叠存储装置的逻辑的一个实施例；

图2是存储装置的一个实施例中的DRAM的图示；

图3是用于堆叠存储装置的通用地址加扰器的一个实施例的图示；

图4是堆叠存储装置的一个实施例的图示；

图5示出提供存储器测试的3D堆叠存储器的一个实施例；

图6是示出包括堆叠存储装置的移动计算装置的一个实施例的框图；以及

图7示出包括堆叠存储器的计算系统的一个实施例。

具体实施方式

本发明的实施例一般指向用于电路测试引擎的通用地址加扰器。

如本文使用的：

“3D堆叠存储器”（其中3D指示三维）或者“堆叠存储器”意指包括多个耦合存储器层、存储器封装或者其它存储元件的计算机存储器。该存储器可以是垂直堆叠或者水平（例如并排）堆叠的，或者以其它方式包含耦合在一起的存储元件。尤其是，堆叠存储器DRAM装置或者系统可以包括具有多个DRAM层的存储装置。堆叠存储装置可以还包括在该装置中的系统元件，例如CPU（中央处理单元）、存储器控制器以及其它有关系统元件。系统层可以包括逻辑芯片或者片上系统（SoC）。堆叠存储装置可以包括硅通孔（TSV），用于在管芯层间提供互连。在一些实施例中，逻辑芯片可以是应用处理器或者图形处理单元（GPU）。

堆叠存储装置包括在封装中的存储元件和系统元件。例如，存储装置可以包括WideIO DRAM标准装置，其具有与逻辑芯片或者元件耦合的DRAM晶片的存储器堆叠，例如片上系统（SoC）、利用硅通孔（TSV）制造的相同封装中的晶片。TSV和WideIO DRAM（以及未来标准）的组合可以提供装置制造的面积节省、平台功率节省以及系统性能的增加。

但是，堆叠存储装置装配过程和TSV制造能够潜在地引入缺陷，并且因此要求严格的DRAM测试。BIST（内置自测试）电路测试引擎被用来测试存储器/阵列。为了有效地测试存储器，BIST引擎中编程的算法应该访问物理存储器地址，其中堆叠存储装置可以利用来自具有相异寻址的不同制造商的不同类型的存储器芯片。

在一些实施例中，堆叠存储装置的BIST电路测试引擎包括通用可编程地址加扰器，其提供L2P（逻辑到物理）地址映射用于测试存储装置。在一些实施例中，电路测试引擎可以提供：

（1）支持多个不同映射方案，例如使用具有TSV技术的不同L2P映射方案的DRAM供应商。多个不同供应商可以被选择以满足对大量产品的供应和需求。

（2）通过使用通用地址加扰支持多个不同产品，包括手持和平板装置，以及更大的计算系统和服务器。

（3）对于不同存储器不要求硬件或设计改变情况下的操作。在一些实施例中，地址加扰是可编程的，并且BIST引擎是过程独立的。

（4）在算法中实现物理寻址以提供改进的缺陷检测，并且因此允许存储装置的更好制造产量。

对于存储器的有效测试，BIST引擎中编程的算法应该访问物理存储器地址。但是，逻辑到物理（L2P）关系通常不具有一对一映射，并且由加扰功能管理。地址加扰功能在实施方式中与地址位的简单线连接性重映射不同，或者能够涉及组合门。

在一些实施例中，与常规制造相比，通用地址加扰器包括可编程门以在存储器测试中提供灵活操作。在一些实施例中，通用地址加扰器包括使用复用器（mux）的至少三个级。

在一些实施例中，通用地址加扰器的第一级对应于地址重映射，其中每个地址位被单独重映射到对应的物理地址位。在一些实施例中，通用地址加扰器的第二级是可编程门，其中复用器输入与逻辑门的门查找表以及耦合到第一级的输出的复用器控制耦合。在一些实施例中，通用地址加扰器的第三级包括复用器以可选地将第二级旁路。在一些实施例中，用于第一和第三级的复用器控制和门查找表（第二级）是可编程寄存器的一部分。

包括通用地址加扰器的BIST引擎可以被用来提供在堆叠存储装置的制造和操作中在各个时间进行测试。在一些实施例中，采用通用地址加扰器的BIST引擎可以由制造商用来屏蔽有缺陷部分。在一些实施例中，在对于OS（操作系统）引导被启动时，BIST引擎可以被用来支持上电自测试（POST）以检测可靠性相关的失败。在一些实施例中，通用地址加扰器可以被用来在调试期间实现BIST扫描（诊断）特征以精确指出确切的失败位置。

在一些实施例中，存储装置包括：存储器堆叠，其具有耦合的存储元件中的一个或多个；内置自测试电路，包括通用可编程地址加扰器用于存储元件的逻辑地址到物理地址的映射；以及一个或多个寄存器来为通用可编程地址加扰器保存编程值。

图1示出堆叠存储装置的逻辑的一个实施例。在一些实施例中，堆叠存储装置（例如WideIO存储装置的SoC芯片）的存储器逻辑100包括用于控制存储器堆叠的存储器控制器110和用于测试存储器的BIST电路测试引擎120。在存储器的测试中，存在对寻址每个存储器的物理地址的需要，其中存储器寻址可以根据包含在堆叠存储装置中的特定存储器管芯而变化。在一些实施例中，存储器逻辑100的BIST电路测试引擎120包括通用可编程地址加扰器130用于将逻辑存储器地址140映射到物理存储器地址142。

在一些实施例中，通用地址加扰器130包括至少三个级，这些级包括：第一级132，用于提供地址重映射，其中每个地址位被单独重映射到对应的物理地址位；第二级134，包括可编程逻辑门，例如利用门查找表提供门特性；以及第三级136，用于提供可选地将第二级134旁路。在一些实施例中，对第一级132和第三级136的控制以及第二级134的查找表在例如BIST配置寄存器138的可编程寄存器（其可以是地址加扰器的一部分或者可以是单独的寄存器）中提供。

图2是存储装置的一个实施例中的DRAM的图示。在这个图示中，DRAM 100包括逻辑行地址X0-X6（210）和列地址Y0-Y6（230），并且此类地址被映射到物理行地址（220）和列地址（240）。但是，这仅仅是一个示例，其它DRAM可以利用完全不同的存储器映射。在一些实施例中，DRAM 100是提供通用地址加扰的存储装置的一部分，例如在图1中示出的利用通用地址加扰器130，来允许DRAM 200的设计中的变化。

图3是用于堆叠存储装置的通用地址加扰器的一个实施例的图示。在这个图示中，图3中示出的通用地址加扰器300的特定地址加扰实施方式是图2中提供的DRAM 200的行地址坐标（X）的寻址。在一些实施例中，第一级310包括一组复用器312用于地址重映射。在这个图示中，来自第一复用器的C0可以基于mux选择L0、L1和L2映射到从X0到X6的任意位。例如，对于要被映射到X3的C0，mux选择L0、L1、L2＝011。地址重映射并不是对于所有特定地址映射结构需要的，并且如果不需要，则输出地址可以被设置为与输入相同（例如C0=X0，C1=X1等）。

在一些实施例中，第二级320包括一组复用器322，其可编程为利用在相邻地址上操作的真值表查找的逻辑元件。对于特定逻辑门，G0、G1、G2和G3对应于真值表的输出。例如，如果逻辑门是与门，则G0＝0，G1＝0，G2＝0且G3＝1。为了图示的简单，对这个示例假定所有相邻地址使用BIST配置寄存器中G0、G1、G2和G3定义的查找门。但是，实施例不限于这个示例，并且可以为每一对相邻地址提供不同查找值（并且因此提供不同逻辑门）。

在一些实施例中，第三级330包括第三组复用器332，其可以被用来在不要求第二级的情况下将可编程查找门（第二级322）旁路。

在一些实施例中，用于第一和第三级的复用器控制以及第二级的门查找（G0、G1、G2和G3）是存储装置的BIST配置寄存器350的一部分。但是，实施例不限于这个示例，并且复用器和查找数据可以被存储在存储装置的一个或多个其它寄存器中。

图4是堆叠存储装置的一个实施例的图示。在一些实施例中，堆叠存储装置400（例如WideIO存储装置）包括含有一个或多个DRAM管芯层420的存储器堆叠，存储器堆叠与可以是SoC或者其它系统元件的逻辑芯片410紧密耦合。在一些实施例中，逻辑芯片410可以包括BIST测试引擎，其中测试引擎包括通用可编程地址加扰器用于将逻辑地址映射到物理地址。

图5示出提供存储器测试的3D堆叠存储器的一个实施例。在这个图示中，3D堆叠存储装置500包括与一个或多个DRAM存储器管芯层520（在本文中也被称为存储器堆叠）耦合的逻辑芯片系统元件510，其中存储器管芯层可以包括一个或多个片或者部分，并且可以具有一个或多个通道。每个管芯层可以包括温度补偿自刷新（TCSR）电路以解决热问题，其中TCSR和模式寄存器（MR）可以是装置的管理逻辑的一部分，并且其中MC可以包括热偏移位，用于调整TCSR的刷新率。管芯层和系统元件可以被热耦合在一起。在一些实施例中逻辑芯片510可以是片上系统（SoC）或者其它类似元件。这个图和后续图中的元件为了图示而呈现，并且没有按比例绘制。

虽然图5示出其中逻辑芯片510耦合在一个或多个存储器管芯层520的存储器堆叠下面的实施方式，但是实施例不限于这个布置。例如，在一些实施例中，系统元件510可以与存储器堆叠520相邻而定位，并且因此可以采用与存储器堆叠520并排布置而耦合。

在这个图示中，DRAM存储器管芯层包括四个存储器管芯层，这些层是第一存储器管芯层530、第二存储器管芯层540、第三存储器管芯层550和第四存储器管芯层560。但是，实施例不限于存储器堆叠510中任何特定数量的存储器管芯层，并且可以包括更大或者更小数量的存储器管芯层。在其它元件中，系统元件510可以包括用于存储器堆叠520的存储器控制器512。在一些实施例中，每个存储器管芯层（其中顶部或者最外的存储器管芯层，例如在这个图示中的第四存储器管芯层560，可能除外）包括多个硅通孔（TSV）505以提供通过存储器管芯层的硅衬底的路径。

图6是示出包括堆叠存储装置的移动计算装置的一个实施例的框图。计算装置600表示包括移动计算装置的计算装置，例如膝上型或笔记本计算机、上网本、平板计算机（包括具有触摸屏而没有单独键盘的装置；具有触摸屏和键盘的装置；具有称为“瞬时开启”操作的快速启动的装置；以及一般在操作中连接到网络的称为“总是连接”的装置）、移动电话或者智能电话、无线使能的电子阅读器或者其它无线移动装置。将理解，在装置600中，一般示出了一些组件，而不是示出此类装置的全部组件。组件可以通过一个或多个总线或者其它连接605来连接。

装置600包括处理器610，其执行装置600的主要处理操作。处理器610能够包括一个或多个物理装置，例如微处理器、应用处理器、微控制器、可编程逻辑装置或者其它处理部件。由处理器610执行的处理操作包括应用、装置功能或者二者在其上执行的操作平台或者操作系统的执行。处理操作包括涉及与人类用户或者与其它装置的I/O（输入/输出）的操作、涉及功率管理的操作、或者涉及将装置600连接到另一装置的操作。处理操作可以还包括涉及音频I/O、显示I/O或者二者的操作。

在一个实施例中，装置600包括音频子系统620，其表示与向计算装置提供音频功能相关联的硬件（例如音频硬件和音频电路）和软件（例如驱动器和编解码器）组件。音频功能能够包括扬声器、耳机或者二者此类音频输出，以及麦克风输入。用于此类功能的装置能够被集成到装置600，或者连接到装置600。在一个实施例中，通过提供由处理器610接收并处理的音频命令，用户与装置600交互。

显示子系统630表示提供具有视觉、触觉或者二者要素的显示供用户与计算装置交互的硬件（例如显示装置）和软件（例如驱动器）组件。显示子系统630包括显示接口632，其包括用于提供显示给用户的特定屏幕或者硬件装置。在一个实施例中，显示接口632包括与处理器610分开的逻辑，用于执行涉及显示的至少一些处理。在一个实施例中，显示子系统630包括提供输出和输入给用户的触摸屏装置。

I/O控制器640表示涉及与用户的交互的硬件装置和软件组件。I/O控制器640能够操作以管理作为音频子系统620、显示子系统630或者二者此类子系统的部分的硬件。此外，I/O控制器640示出连接到装置600的额外装置的连接点，通过所述连接点用户可以与装置交互。例如，能够附连到装置600的装置可以包括麦克风装置、扬声器或者立体声系统、视频系统或者其它显示装置、键盘或者小键盘装置、或者供与特定应用（例如读卡器或者其它装置）使用的其它I/O装置。

如上文提到的，I/O控制器640可以与音频子系统620、或者显示子系统630或者二者此类子系统交互。例如，通过麦克风或者其它音频装置的输入能够为装置600的一个或多个应用或者功能提供输入或命令。此外，作为显示器输出的替代或者补充，音频输出能够被提供。在另一个示例中，如果显示子系统包括触摸屏，显示装置还充当输入装置，其能够至少部分由I/O控制器640进行管理。装置600上能够还存在额外的按钮或者开关，以提供由I/O控制器640管理的I/O功能。

在一个实施例中，I/O控制器640管理例如加速度计、照相机、光传感器或者其它环境传感器的装置或者能够包含在装置600中的其它硬件。输入能够是直接用户交互的部分，也提供环境输入给装置以影响其操作（例如对噪声滤波、为亮度检测调整显示器、为照相机应用闪光，或者其它特征）。

在一个实施例中，装置600包括功率管理650，其管理电池功率使用、电池充电以及涉及功率节省操作的特征。

在一些实施例中，存储器子系统660包括存储装置，用于在装置600中存储信息。处理器610可以对存储器子系统660的元件读和写数据。存储器能够包括非易失性（具有如果到存储装置的功率中断而不发生改变的状态）、易失性（具有如果到存储装置的功率中断而不确定的状态）存储装置或者二者此类存储器。存储器660能够存储应用数据、用户数据、音乐、相片、文档或者其它数据，以及涉及执行装置600的应用和功能的装置数据（长期的或者临时的）。

在一些实施例中，存储器子系统660可以包括堆叠存储装置662，其包括一个或多个存储器管芯层的存储器堆叠，其中堆叠存储装置662包括BIST测试引擎，测试引擎具有通用地址加扰器664用于处理DRAM存储器的逻辑到物理地址映射。

连接性670包括硬件装置（例如用于无线通信、有线通信或者二者的通信硬件和连接器）和软件组件（例如驱动器、协议栈），以使装置600能够与外部装置通信。装置能够是单独装置，例如其它计算装置、无线接入点或基站，以及例如头戴送受话器、打印机或者其它装置的外设。

连接性670能够包括多个不同类型的连接性。概括地说，装置600示出有蜂窝连接性672和无线连接性674。蜂窝连接性672一般指由无线载体提供的蜂窝网络连接性，例如通过4G/LTE（长期演进）、GSM（全球移动通信系统）或者变化或衍生、CDMA（码分多址）或者变化或衍生、TDM（时分复用）或者变化或衍生、或者其它蜂窝服务标准提供。无线连接性674指如下的无线连接性：不是蜂窝的，并且能够包括个人区域网络（例如蓝牙）、局域网（例如WiFi）、广域网（例如WiMax）和其它无线通信。连接性可以包括一个或多个全向或定向天线676。

外围连接680包括硬件接口和连接器以及软件组件（例如驱动器、协议栈）以进行外围连接。将理解，装置600能够是到其它计算装置的外围装置（“去往”682），也具有连接到它的外围装置（“来自”684）。装置600可以通常包括“对接”连接器以连接到其它计算装置，以便例如管理（例如下载、上载、改变或者同步）装置600上的内容。此外，对接连接器能够允许装置600连接到允许装置600控制例如到音视频或者其它系统的内容输出的某些外设。

作为对专有对接连接器或者其它专有连接硬件的补充，装置600能够通过公共或者基于标准的连接器来进行外围连接680。公共类型能够包括通用串行总线（USB）连接器（其能够包括多个不同硬件接口中的任意接口）、包括MiniDisplayPort（MDP）的DisplayPort、高清多媒体接口（HDMI）、Firewire或者其它类型。

图7示出包括堆叠存储器的计算系统的一个实施例。计算系统可以包括计算机、服务器、游戏控制台或者其它计算设备。在这个图示中，与本描述无密切关系的某些标准和众所周知的组件没有被示出。在一些实施例下，计算系统700包括用于数据传送的互连或交叉705或者其它通信部件。计算系统700可以包括与互连705耦合的处理部件，例如一个或多个处理器710，以处理信息。处理器710可以包括一个或多个物理处理器和一个或多个逻辑处理器。为简洁起见，互连705被示出为单个互连，但是可以表示多个不同的互连或者总线，并且到此类互连的组件连接可以变化。图7中示出的互连705是表示通过适当的桥、适配器或者控制器连接的任何一个或多个单独物理总线、点到点连接或者二者的抽象。

在一些实施例中，计算系统700进一步包括如主存储器712的随机存取存储器（RAM）或者其它动态存储装置或者元件，用于存储要由处理器710执行的信息和指令。RAM存储器包括要求刷新存储器内容的动态随机存取存储器（DRAM），以及不要求刷新内容但以增加成本的静态随机存取存储器。在一些实施例中，主存储器可以包括应用（包括供在由计算系统的用户的网络浏览活动中使用的浏览器应用）的活动存储。DRAM存储器可以包括同步动态随机存取存储器（SDRAM）（其包括用于控制信号的时钟信号），以及扩展的数据输出动态随机存取存储器（EDO DRAM）。在一些实施例中，系统的存储器可以包括某些寄存器或者其它专用存储器。

在一些实施例中，主存储器712包括堆叠存储器714，其中堆叠存储器包括具有通用地址加扰器715的BIST测试引擎。

计算系统700还可以包括只读存储器（ROM）716或者其它动态存储装置，用于为处理器710存储静态信息和指令。计算系统700可以包括一个或多个非易失性存储元件718用于某些元件的存储。

在一些实施例中，计算系统700包括一个或多个输入装置730，其中输入装置包括以下之一：键盘、鼠标、触摸盘、语言命令识别、姿态识别或者用于提供输入到计算系统的其它装置。

计算系统700可以还通过互连705耦合到输出显示器740。在一些实施例中，显示器740可以包括液晶显示器（LCD）或者任何其它显示器技术，用于向用户显示信息或内容。在一些环境中，显示器740可以包括也作为输入装置的至少一部分被利用的触摸屏。在一些环境中，显示器740可以是或者可以包括音频装置，例如扬声器，用于提供音频信息。

一个或多个传送器或者接收器745可以还耦合到互连705。在一些实施例中，计算系统700可以包括一个或多个端口750，用于数据的接收或者传送。计算系统700可以进一步包括一个或多个定向或者全向天线755，用于通过无线电信号接收数据。

计算系统700可以还包括功率装置或系统760，其可以包括电源、电池、太阳能电池、燃料电池或者用于提供或生成功率的其它系统或装置。功率装置或系统760提供的功率可以按要求分配到计算系统700的元件。

在上文的描述中，为了解释的目的，阐述了许多具体细节，以便提供对本发明的透彻理解。但是，对本领域技术人员将显而易见的是，本发明可以在没有这些具体细节的一些的情况下实践。在其它实例中，众所周知的结构和装置以框图形式示出。在所示组件之间可能存在中间结构。本文所述或所示的组件可以具有未被示出或描述的额外的输入或输出。

各个实施例可以包括各个过程。这些过程可以由硬件组件执行，或者可以实施在计算机程序或者机器可执行指令中，其可以被用来引起采用指令编程的通用或者专用处理器或者逻辑电路执行过程。备选地，过程可以由硬件和软件的组合执行。

各个实施例的部分可以被提供为计算机程序产品，其可以包括具有其上存储的计算机程序指令的计算机可读介质，该指令可以被用来对计算机（或者其它电子装置）编程，供一个或多个处理器执行，以执行根据某些实施例的过程。计算机可读介质可以包括但不限于软盘、光盘、密致盘只读存储器（CD-ROM）和磁光盘、只读存储器（ROM）、随机存取存储器（RAM）、可擦除可编程只读存储器（EPROM）、电可擦除可编程只读存储器（EEPROM）、磁卡或光卡、闪速存储器、或者适用于存储电子指令的其它类型的计算机可读介质。而且，实施例可以还作为计算机程序产品被下载，其中该程序可以从远程计算机传输到请求计算机。

很多方法以它们的最基本形式进行描述，但是，在没有脱离本发明的基本范围的情况下，过程能够被添加到任何方法或者从任何方法删除，并且信息能够被添加到任何所述消息或者从任何所述消息中减去。对于本领域技术人员将显而易见的是，很多进一步的修改和适配能够被进行。特定实施例不是提供来限制发明，而是对发明进行说明。本发明实施例的范围不是要由上文提供的特定示例来确定，而是仅由随附权利要求书确定。

如果说元件“A”耦合到元件“B”或者与其耦合，则元件A可以直接耦合到元件B，或者通过例如元件C间接耦合。在说明书或者权利要求书陈述组件、特征、结构、过程或者特性A“引起”组件、特征、结构、过程或者特性B时，其意味着“A”至少是“B”的部分原因，但是可以还存在帮助引起“B”的至少一个其它组件、特征、结构、过程或者特性。如果说明书指示组件、特征、结构、过程或者特性“可以”、“可能”或者“能够”被包含，则那个特定组件、特征、结构、过程或者特性不要求被包含。如果说明书或者权利要求书提及“一”元件，这不意味着仅有一个所述元件。

实施例是本发明的实施方式或者示例。说明书中对“实施例”、“一个实施例”、“一些实施例”或者“其它实施例”的引用意味着，结合该实施例描述的特定特征、结构或者特性被包含在至少一些实施例中，但是不一定被包含在所有实施例中。“实施例”、“一个实施例”或者“一些实施例”的各个出现不一定都是指相同实施例。应该领会，在本发明示范实施例的前面描述中，各个特征有时在单个实施例、图或者其描述中被组在一起，以为了使公开简化并且帮助理解各个发明方面中的一个或多个的目的。但是，公开的这个方法不被解释为反映要求保护的发明要求比每个权利要求中明确记载更多的特征的意图。而是，如随附权利要求书反映的，发明方面在于少于单个前面所公开实施例的所有特征。因此，权利要求书据此被明确合并到这个描述中，其中每个权利要求独立作为这个发明的一个单独实施例。

Claims

1. 一种存储装置，包括：

存储器堆叠，包括耦合的存储元件中的一个或多个；

内置自测试电路，所述内置自测试电路包括通用可编程地址加扰器用于所述存储元件的逻辑地址到物理地址的映射；以及

一个或多个寄存器，用于为所述通用可编程地址加扰器保存编程值。

2. 如权利要求1所述的存储装置，其中，所述一个或多个寄存器要为特定存储元件保存值以对所述通用可编程地址加扰器进行编程。

3. 如权利要求1所述的存储装置，其中，所述通用可编程地址加扰器包括多个级。

4. 如权利要求3所述的存储装置，其中，所述多个级中的第一级包括第一多个复用器以接收逻辑地址，所述第一级将所述逻辑地址中的多个元件重映射以产生第一多个值。

5. 如权利要求4所述的存储装置，其中，所述一个或多个寄存器包括第一组编程值作为所述第一组复用器的选择值。

6. 如权利要求4所述的存储装置，其中，所述多个级中的第二级包括第二多个复用器以接收所述第一多个值的值，所述第二组复用器要被编程以执行逻辑门的功能。

7. 如权利要求6所述的存储装置，其中，所述寄存器包括所述第二多个复用器中的每个的多个查找值。

8. 如权利要求6所述的存储装置，其中，所述多个级中的第三级包括第三组复用器，所述第二组复用器中的每一个是可切换的以将所述第二多个复用器的操作旁路。

9. 一种存储装置的逻辑元件，包括：

所述存储装置的存储器堆叠的存储器控制器；

内置自测试电路，所述内置自测试电路包括通用可编程地址加扰器用于所述存储堆叠的逻辑地址到物理地址的映射；以及

配置寄存器，用于为所述通用可编程地址加扰器保存编程值。

10. 如权利要求9所述的逻辑元件，其中，所述通用可编程地址加扰器包括多个级。

11. 如权利要求10所述的逻辑元件，其中，所述多个级中的第一级包括第一多个复用器以接收逻辑地址，所述第一级将所述逻辑地址中的多个元件重映射以产生第一多个值。

12. 如权利要求11所述的逻辑元件，其中，所述多个级中的第二级包括第二多个复用器以接收所述第一多个值的值，所述第二组复用器要被编程以执行逻辑门的功能。

13. 如权利要求12所述的逻辑元件，其中，所述多个级中的第三级包括第三组复用器，所述第二组复用器中的每一个是可切换的以将所述第二多个复用器的操作旁路。

14. 一种系统，包括：

总线，用于连接所述系统的元件；

与所述总线耦合的处理器，用于为所述系统处理数据；

传送数据的传送器、接收数据的接收器或者二者；

用于数据传送、数据接收或者二者的全向天线；以及

耦合到所述总线的存储器，用于保存数据用于由所述处理器处理，所述存储器包括堆叠存储装置，所述堆叠存储装置包括：

存储器堆叠，包括耦合的存储元件中的一个或多个，

15. 如权利要求14所述系统，其中，所述一个或多个寄存器要为特定存储元件保存值以对所述通用可编程地址加扰器进行编程。

16. 如权利要求14所述系统，其中，所述通用可编程地址加扰器包括多个级。

17. 如权利要求16所述系统，其中，所述多个级中的第一级包括第一多个复用器以接收逻辑地址，所述第一级将所述逻辑地址中的多个元件重映射以产生第一多个值。

18. 如权利要求17所述系统，其中，所述一个或多个寄存器包括第一组编程值作为所述第一组复用器的选择值。

19. 如权利要求17所述系统，其中，所述多个级中的第二级包括第二多个复用器以接收所述第一多个值的值，所述第二组复用器要被编程以执行逻辑门的功能。

20. 如权利要求19所述系统，其中，所述寄存器包括所述第二多个复用器的每个的多个查找值。

21. 如权利要求19所述系统，其中，所述多个级中的第三级包括第三组复用器，所述第二组复用器中的每一个是可切换的以将所述第二多个复用器的操作旁路。

22. 如权利要求14所述系统，其中，所述系统是计算系统。

23. 如权利要求14所述系统，其中，所述系统平板计算机。