TW201351428A - 用於記憶體裝置之晶片上冗餘修復技術 - Google Patents

用於記憶體裝置之晶片上冗餘修復技術 Download PDF

Info

Publication number
TW201351428A
TW201351428A TW102109643A TW102109643A TW201351428A TW 201351428 A TW201351428 A TW 201351428A TW 102109643 A TW102109643 A TW 102109643A TW 102109643 A TW102109643 A TW 102109643A TW 201351428 A TW201351428 A TW 201351428A
Authority
TW
Taiwan
Prior art keywords
memory
address
dram
repair
operational
Prior art date
Application number
TW102109643A
Other languages
English (en)
Other versions
TWI508090B (zh
Inventor
Darshan Kobla
David J Zimmerman
Vimal K Natarajan
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW201351428A publication Critical patent/TW201351428A/zh
Application granted granted Critical
Publication of TWI508090B publication Critical patent/TWI508090B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G06F11/1016—Error in accessing a memory location, i.e. addressing error
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0407—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals on power on
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本案揭示一種用於記憶體裝置之晶片上冗餘修復技術。一記憶體裝置之一實施例包括一動態隨機存取記憶體(DRAM)；以及與該DRAM耦合之一系統元件。該系統元件包括用於該DRAM控制之一記憶體控制器、以及與該記憶體控制器耦合之修復邏輯，該修復邏輯用來保持該DRAM之瑕疵區識別為失效位址的位址。該修復邏輯組配來接收一記憶體操作的要求以及執行該要求之一操作位址的冗餘修復。

Description

用於記憶體裝置之晶片上冗餘修復技術 發明領域
本發明之實施例一般係有關電子裝置之領域，而更特別是，有關記憶體裝置之晶片上冗餘修復技術。
發明背景
為提供計算操作更密集的記憶體，已發展出包含具有多個緊密耦合記憶體元件之記憶體裝置(其可參照為3D堆疊記憶體、或堆疊記憶體)的概念。一3D堆疊記憶體可包括DRAM(動態隨機存取記憶體)記憶體元件之耦合層或封裝體，其可參照為一記憶體堆疊。堆疊記憶體可用來於一單一裝置或封裝體中提供大量的電腦記憶體，而該裝置或封裝體亦可包括某些系統構件，諸如一記憶體控制器與CPU(中央處理單元)。
然而，相較於較簡單記憶體元件的成本，3D堆疊記憶體製造時需許多成本。堆疊記憶體裝置之建造中，製造時無缺陷之一記憶體晶粒在該3D堆疊記憶體封裝製造時會形成缺陷。因此，針對裝置製造商、或針對購買電子裝置之顧客而言，瑕疵記憶體裝置之成本會很高。
一種記憶體裝置，包含有：一動態隨機存取記憶體(DRAM)；以及一與該DRAM耦合之系統元件，該系統元件包括：一用於該DRAM控制之記憶體控制器、以及與該記憶體控制器耦合之修復邏輯，該修復邏輯用來保持該DRAM之瑕疵區識別為失效位址的位址；其中該修復邏輯組配來接收一記憶體操作的要求以及執行該要求之一操作位址的冗餘修復。
100‧‧‧3D堆疊記憶體裝置
105‧‧‧基體
110、305、405、505‧‧‧系統元件
120‧‧‧DRAM記憶體晶粒層
122‧‧‧第一記憶體晶粒層
124‧‧‧第二記憶體晶粒層
126‧‧‧第三記憶體晶粒層
128‧‧‧第四記憶體晶粒層
130、310、410、510‧‧‧記憶體控制器
140‧‧‧BIST邏輯
145‧‧‧DRAM冗餘修復邏輯
150‧‧‧直通矽孔徑
202、204、206、210、230、232、234、236、240、242、250、252、254、256、258‧‧‧方塊
300、400、500‧‧‧記憶體裝置
315‧‧‧內容可存取記憶體
320‧‧‧多工器
325‧‧‧反相器
330‧‧‧正反器
350、450、550‧‧‧DRAM
420、520‧‧‧位址偏置轉譯器
452、454、456、458、460、462、464‧‧‧記憶體之良好部分
453、455、457、459、461、463‧‧‧記憶體之瑕疵部分
552‧‧‧記憶體之第一良好部分
553‧‧‧第一瑕疵項目
554‧‧‧記憶體之第二良好部分
555‧‧‧第二瑕疵項目
556‧‧‧記憶體之第三良好部分
557‧‧‧第三瑕疵項目
558‧‧‧記憶體之第四良好部分
559‧‧‧第四瑕疵項目
560‧‧‧記憶體之第五良好部分
600、700‧‧‧計算裝置
605‧‧‧匯流排或其他連接
610、710‧‧‧處理器
620‧‧‧聲響子系統
630‧‧‧顯示子系統
632‧‧‧顯示介面
640‧‧‧I/O控制器
650‧‧‧電力管理
660‧‧‧記憶體子系統
662、714‧‧‧堆疊記憶體裝置
664、715‧‧‧記憶體修復邏輯
670‧‧‧連接
672‧‧‧蜂巢式連接
674‧‧‧無線連接
676、755‧‧‧全向或定向天線
680‧‧‧周邊連接
682‧‧‧至
684‧‧‧來自
705‧‧‧互連體或交叉
712‧‧‧主記憶體
716‧‧‧唯讀記憶體
718‧‧‧非依電性記憶體元件
730‧‧‧輸入裝置
740‧‧‧輸出顯示器
745‧‧‧發射器或接收器
750‧‧‧埠
760‧‧‧電力裝置或系統
本發明之實施例藉由範例、而非藉由限制來加以繪示，附圖之圖形中相同參考數字參照相似元件。
圖1繪示一包括冗餘修復邏輯之一記憶體的實施例；圖2是一繪示一記憶體裝置之一冗餘修復程序的一實施例流程圖；圖3是一使用以瑕疵元件追蹤作記憶體修復之一記憶體裝置的一冗餘修復邏輯之實施例圖形；圖4是一針對記憶體區塊使用記憶體大小縮減與位址轉譯之一記憶體裝置的一冗餘修復邏輯之實施例圖形；圖5是一針對位址項目使用記憶體大小縮減與位址轉譯之一記憶體裝置的一冗餘修復邏輯之實施例圖形；圖6是一包括部分記憶體之冗餘修復的元件之一設備或系統的實施例圖形；以及圖7繪示一包括具有部分記憶體之冗餘修復元件 的堆疊記憶體之計算系統實施例。
較佳實施例之詳細說明
本發明之實施例一般係針對用於記憶體裝置之晶片上冗餘修復技術。
如本文所使用：“3D堆疊記憶體”(其中3D指示三維度)或“堆疊記憶體”表示包括一或更多耦合記憶體晶粒層、記憶體封裝、或其他記憶體元件之一電腦記憶體。該記憶體可垂直堆疊或水平(諸如並肩地)堆疊、或另外包含耦合一起之記憶體元件。特別是，一堆疊記憶體DRAM裝置或系統可包括具有多個DRAM晶粒層之一記憶體裝置。一堆疊記憶體裝置亦可包括該裝置中之系統元件，本文中其可參照為一系統層或元件，而該系統層可包括諸如一CPU(中央處理單元)、一記憶體控制器之元件、以及其他相關系統元件。該系統層可包括一晶載系統(SoC)。某些實施例中，該邏輯晶片可為一應用處理器或圖形處理單元(GPU)。
由於該堆疊DRAM標準(諸如該寬IO標準)的出現，該DRAM晶圓可以諸如與一記憶體堆疊相同的封裝中的一晶載系統(SoC)晶圓之一系統元件來堆疊。該堆疊記憶體可使用直通矽孔徑(TSV)製造技術，而孔徑透過矽晶粒來產生以提供經過該記憶體堆疊之信號路徑。
然而，一堆疊記憶體裝置可包括一系統晶片與一或更多DRAM晶片，而該等構件與裝置結構相較於較舊、 單一層記憶體會相當昂貴。其製造後，會有瑕疵的記憶體晶胞，因此若瑕疵裝置被拋棄會冒高成本的風險。若具有瑕疵部分之每一堆疊記憶體裝置被拋棄，則相較於習知單一晶粒記憶體中之瑕疵，該產生耗損會相當大，因為於一堆疊記憶體中一堆疊DRAM封裝與一SoC兩者會耗損。某些實施例中，一修復邏輯可允許透通至該記憶體裝置之一記憶體控制器的修復，其可操作來使用包括瑕疵記憶體部分的位址之位址來從該DRAM讀取資料與寫入資料至該DRAM。
習知裝置中，遭遇到故障時可存在某些冗餘特徵。然而，一般而言，一記憶體裝置之修復需出現在該記憶體裝置上。一堆疊記憶體裝置中，記憶體層可根據該DRAM製造商來於每一裝置中改變。
某些實施例中，用於記憶體裝置之一晶片上冗餘修復技術，其中該技術可包括：
(1)某些實施例中，該修復技術可在一記憶體裝置之SoC上執行，而因此該裝置之DRAM側上不需改變，而結果為該冗餘為獨立供應者。因此，多個供應者可用在記憶體裝置的製造上，其可由一製造商用來符合針對高容量產品之供應與需求。
(2)某些實施例中，該冗餘修復技術可應用在未來DRAM裝置上而不需修改該冗餘技術或程序。
(3)某些實施例中，該冗餘修復技術可支援靜態與動態的冗餘修復技術兩者。
(4)某些實施例中，冗餘修復技術亦可應用在習知記憶體子系統中以允許避免記憶體晶胞失效的能力。
某些實施例中，一記憶體裝置可提供記憶體之一般冗餘修復技術，而該冗餘修復技術可在該記憶體裝置之系統晶片上處置。某些實施例中，一堆疊記憶體之一系統元件包括允許修復可用在一記憶體裝置中之各種不同類型的DRAM記憶體之構件。
某些實施例中，該系統元件可使用用於記憶體構件之冗餘修復技術的多種工具的其中之一。某些實施例中，一BIST用來識別瑕疵DRAM晶胞。某些實施例中，該等瑕疵DRAM晶胞需使用冗餘修復技術，其包括：
(1)具有瑕疵元件追蹤之晶片上記憶體修復技術-某些實施例中，針對儲存本為一記憶體裝置之記憶體堆疊中的DRAM記憶體瑕疵部分之資料，失效位址可混合為該記憶體裝置之系統元件的CAM(內容可定址記憶體)或其他修復邏輯記憶體。在一位址寫入DRAM的事件中，該位址送至DRAM前，該位址可與該CAM中提供之瑕疵DRAM部分的位址相比較。當有一CAM擊中時，該資料儲存於該CAM而忽略存取DRAM。某些實施例中，根據接收一記憶體操作之位址，該系統首先存取該CAM以決定是否有匹配，而若有，則該系統不提供該DRAM之位址，但反而從該CAM取得資料。某些實施例中，一系統元件包括一閂鎖(正反器)裝置，當具有該位址之CAM有一匹配(亦參照為一擊中)時其可防止該DRAM位址的遞送，以及一多工器，其 根據該CAM是否有一匹配來選擇來自該CAM之資料或來自該DRAM之資料。
(2)具有記憶體大小縮減與位址轉譯之晶片上修復技術-某些實施例中，記憶體之冗餘修復技術包括縮減記憶體大小與位址轉譯。某些實施例中，該記憶體裝置提供將一記錄的總記憶體大小縮減該記憶體之瑕疵部分的大小，使得該記憶體可指出代表該記憶體裝置可用之良好記憶體總量的大小。某些實施例中，該記憶體裝置可提供轉譯該記憶體之瑕疵部分的位址，使得該位址可導向該記憶體之良好部分。於一特定實施態樣中，該位址轉譯包括偏置該記憶體的位址以移位通過該記憶體之瑕疵部分，諸如加入一單一位址偏置以移位通過記憶體之一第一瑕疵部分、加入兩個位址偏置以移位通過記憶體之一第二瑕疵部分、等等。
某些實施例中，該記憶體之修復可於一記憶體裝置之系統元件中以及該等記憶體元件外側處置。此方式中，該修復為一般的且可應用在該記憶體之一製造商加諸之任何記憶體格式中。某些實施例中，該記憶體裝置可藉由於一分開的記憶體提供儲存器，諸如針對該第一修復工具之CAM、或藉由將記憶體的瑕疵部分位址轉譯至記憶體的良好部分位址以提供瑕疵元件的冗餘性。
某些實施例中，識別記憶體的瑕疵部分之測試與該記憶體的冗餘修復以避免該類瑕疵部分可出現在各種不同時間，並可出現在一記憶體裝置的壽命中之多個時間。測試與冗餘修復於初始測試中可為靜態、或操作中可為動 態。例如，DRAM之測試與冗餘修復可出現在堆疊記憶體裝置之製造過程中，並可出現在包括堆疊記憶體之一設備或系統的製造過程中。此外，測試與自我修復可出現在該類設備或系統的操作中。於一範例中，測試與冗餘修復可出現在該設備或系統之每一開機週期。某些實施例中，一系統記憶體包括一BIST(內建自我測試)，其中該BIST之操作可包括識別記憶體之瑕疵部分。
記憶體之冗餘列、行、或區塊可在某些習知DRAM中執行。然而，該類元件之失效需在習知記憶體中操作。某些實施例中，冗餘實施態樣可在一記憶體裝置之SoC中提供，而因此不需根據DRAM列或行之冗餘可用性。
某些實施例中，具有冗餘修復之一記憶體裝置可包括一堆疊記憶體裝置，諸如一寬IO相容記憶體裝置。然而，該等實施例並不侷限於堆疊記憶體裝置或任何特定記憶體結構，並可包括，例如，具有外部DRAM而非一堆疊記憶體技術之記憶體裝置。
圖1繪示一包括自我測試邏輯之一3D堆疊記憶體的實施例。該圖形中，一3D堆疊記憶體裝置100，諸如一寬IO記憶體裝置，包括與一或更多DRAM記憶體晶粒層120，本文中亦參照為該記憶體堆疊，耦合之一基體105上的一系統元件110。某些實施例中，該系統元件110可為一晶載系統(SoC)或其他類似元件。該圖形中，該DRAM記憶體晶粒層包括四個記憶體晶粒層，該些層為一第一記憶體晶粒層122、一第二記憶體晶粒層124、一第三記憶體晶粒 層126、以及一第四記憶體晶粒層128。然而，該等實施例並不侷限於該記憶體堆疊120中之任何特定數量的記憶體晶粒層，並可包括更多或更少數量的記憶體晶粒層。每一晶粒層可包括一或更多片或部分，並可具有一或更多不同的通道。每一晶粒層可包括一溫度補償自我刷新(TCSR)電路來陳述溫度議題，其中該TCSR與一模式暫存器可為該裝置之管理邏輯的一部分。
其他元件中，該系統元件110可包括該記憶體堆疊120之一記憶體控制器130，諸如一寬IO記憶體控制器。某些實施例中，該記憶體堆疊120之每一記憶體晶粒層(其中該頂部(或最外面)記憶體晶粒層可能例外，諸如該圖形中該第四記憶體晶粒層128)包括多個直通矽孔徑(TSV)150來提供通過該等記憶體晶粒層之路徑。
某些實施例中，該系統層包括BIST邏輯140。某些實施例中，該BIST邏輯可用於測試該等DRAM記憶體層。某些實施例中，該系統層更包括DRAM冗餘修復邏輯145。某些實施例中，該DRAM修復邏輯145包括藉由將失效位址導引至良好記憶體之位址來修復該記憶體堆疊的瑕疵元件之元件。其中該類元件可包括圖3至圖5中繪示的元件。
圖2是一繪示一記憶體裝置之一冗餘修復程序的一實施例流程圖。某些實施例中，該記憶體裝置之測試可被進行202，而該類測試可出現在各種不同的時間，包括製造中與操作中，諸如開機中自我測試時。某些實施例中，測試可包括該記憶體裝置之一系統元件的BIST邏輯執行之 測試，諸如該記憶體裝置之一開機中自我測試。某些實施例中，有關記憶體之瑕疵部分的資料可存入該記憶體之一系統元件的冗餘修復邏輯中204，其中該修復邏輯可用來允許記憶體操作而避免該記憶體之瑕疵部分。
操作上，該記憶體之一讀取或寫入操作可於該記憶體裝置之一記憶體控制器中接收206。某些實施例中，DRAM記憶體操作之冗餘修復可從該系統元件來執行210。
某些實施例中，該冗餘修復可使用具有缺陷追蹤之冗餘修復230。某些實施例中，該操作位址可導引至該記憶體裝置之系統元件的一CAM或其他修復邏輯記憶體232，諸如，例如，圖3中繪示之CAM 315。某些實施例中，該操作位址可比照為儲存於該CAM中之失效位址234。若有一匹配至一失效位址236，則該記憶體操作中可避免該DRAM，而該CAM可被存取來從該操作位址讀取資料或將資料寫入該操作位址240。若無一匹配，其指出該操作位址未被識別為一失效位址，則該DRAM可針對該讀取或寫入操作被存取242。
某些實施例中，該冗餘修復可包括記憶體縮減與位址偏置250。某些實施例中，該記憶體裝置記錄的記憶體總量可縮減該記憶體中識別為瑕疵部分的總量252，因此提供了反應可用的記憶體總量之一記憶體大小。某些實施例中，該操作位址可導引至該記憶體之系統元件的一位址轉譯器254，而該位址轉譯器可決定有多少偏置應被提供至該操作位址以避免該記憶體之瑕疵部分256。該讀取或寫入操 作之後可導引至該位址偏置該決定的位址偏置總量258，其允許記憶體之良好部分中的讀取與寫入操作之處置並避免記憶體之瑕疵部分。
某些實施例中，該冗餘修復操作可於該系統元件中處置，使得該等操作為透通至該記憶體控制器，該記憶體控制器操作如同該記憶體之瑕疵部分不存在於該記憶體裝置中。
圖3是一使用晶片上記憶體修復之一記憶體裝置的冗餘修復邏輯之一實施例的圖形。某些實施例中，對照於替代一完整的列或行之一傳統記憶體操作，一晶片上記憶體修復包括替代一記憶體裝置300之失效記憶體項目或位址。某些實施例中，一CAM或一似暫存記憶體可與失效位址來混合。該類失效位址可於製造或操作中，諸如開機自我測試中決定，而韌體或OS(作業系統)可用來以決定為失效位址之位址來載入該CAM。開機自我測試與製造混合之一組合亦可被使用。某些實施例中，在一寫入或讀取操作DRAM的事件中，該操作位址送至DRAM前，該位址可與CAM中之位址相比較。若該操作位址存在該DRAM中，其指出一CAM擊中，則該相對應資料寫入該CAM或從該CAM讀取而不需存取DRAM。
某些實施例中，該記憶體裝置300，諸如一堆疊記憶體裝置，包括一系統元件305，而該系統元件305可包括一堆疊記憶體裝置之一SoC，該系統元件305可與DRAM 350耦合，諸如一記憶體堆疊之一或更多記憶體層。某些實 施例中，該系統元件305之一記憶體控制器可一CAM(或其他修復邏輯記憶體)315耦合，而該CAM 315提供修復位址與對應該類修復位址之資料儲存器。某些實施例中，該CAM 315可於一或更多情境中規劃，包括該記憶體裝置製造中或該記憶體裝置操作測試中。
某些實施例中，一記憶體操作，諸如一讀取或寫入操作，之一DRAM位址可經由一反相器325導引至CAM 315以及至一正反器330，其中只有接收一賦能信號時，該正反器330才可將該位址傳遞至與該DRAM 350耦合之一輸出。某些實施例中，該CAM 315可進一步與一多工器320耦合。某些實施例中，該多工器320從該DRAM 350接收一第一輸入代表資料以及從該CAM 315接收一第二輸入代表資料。
某些實施例中，於一寫入操作中，針對該寫入操作該DRAM 350之一位址可於該CAM 315接收，而若有一匹配因此指出該位址為該DRAM 350之一瑕疵部分的一位址，則該“擊中”信號使反相器325將一停用信號提供至該正反器330，因而可防止該位址被導引至該DRAM 350。某些實施例中，針對該寫入操作之寫入資料可寫入該CAM 315，因而可以一種透通至該記憶體控制器310的方式來於該選擇位址提供一儲存器。某些實施例中，若無一匹配因此指出該位址不是該DRAM 350之一瑕疵部分的一位址，則缺少擊中使該反相器325將一賦能信號提供至該正反器330，因而允許該寫入位址由該DRAM 350接收。
某些實施例中，於一讀取操作中，針對該讀取操 作該DRAM 350之一位址可於該CAM 315接收，而若有一匹配因此指出該位址為該DRAM 350之一瑕疵部分的一位址，則該“擊中”信號使反相器將一停用信號提供至該正反器330，因而可防止該位址被導引至該DRAM 350。某些實施例中，該CAM 315之讀取會造成來自該CAM 315之資料施加於該多工器320之一第一輸入。某些實施例中，該“擊中”會造成一信號至該多工器320以選擇該多工器之該第一輸入，因而可防止該資料從該CAM至該記憶體控制器310。某些實施例中，若無一匹配因此指出該位址不是該DRAM 350之一瑕疵部分的一位址，則缺少擊中使該反相器325將一賦能信號提供至該正反器，因而將該讀取位址提供至該DRAM 350。該讀取會造成來自該CAM 315之資料提供至該多工器320之一第二輸入，而該CAM上缺少擊中會造成一信號來選擇該多工器320之該第二輸入，而因此來自該DRAM之資料可提供至該記憶體控制器。
某些實施例中，一記憶體裝置可包括一任何大小的CAM。某些實施例中，該CAM的大小決定有多少瑕疵元件可被替代，諸如可修復項目之數量等於該CAM的大小。某些實施例中，使用一較大CAM可提供較多保護，但需要額外成本與間接費用。
圖4是一針對使用記憶體大小縮減與位址偏置之一記憶體裝置的冗餘修復邏輯之一實施例的圖形。某些實施例中，一記憶體之可用大小可被縮減以忽略或隱藏瑕疵項目或記憶體區塊。某些實施例中，可執行位址偏置或轉 譯邏輯以避免瑕疵項目或一項目區塊。
某些實施例中，一程序包括縮減該DRAM之總大小以隱藏失效項目或記憶體區塊的存在。某些實施例中，一DRAM可分割為小的邏輯位址區塊(其大小可為，例如，1K位元組)。某些實施例中，任何給定區塊中之一瑕疵項目會使整個區塊無法被存取。某些實施例中，該記錄的總DRAM大小可縮減瑕疵記憶體區塊的數量。某些實施例中，該DRAM之位址可通過根據記憶體之瑕疵區塊、項目、或其他部分之數量來有效偏置該位址之一位址轉譯器。例如，直到一第一瑕疵區塊被定位，否則該記憶體位址不具有偏置，而針對每一定位的瑕疵區塊，該位址偏置1K位元組。
某些實施例中，一記憶體400之一冗餘修復程序包括縮減該DRAM之總大小以隱藏記憶體之失效部分的存在。某些實施例中，一DRAM可分為小的邏輯位址區塊，於一範例中，其大小可為1K位元組。某些實施例中，任何給定區塊中之一瑕疵項目會使整個區塊無法被存取或使用。某些實施例中，該整體DRAM的大小之後縮減包含於該記憶體識別為瑕疵區塊中的記憶體總量。某些實施例中，該DRAM之位址可通過根據瑕疵區塊之數量來有效偏置該位址之一位址轉譯器。例如，直到一第一瑕疵區塊被定位，否則該記憶體位址不具有偏置，而針對每一定位的瑕疵區塊，該位址偏置1K位元組。然而，該等實施例並不侷限於記憶體區塊被減少的位址轉譯，且可使用一不同的 記憶體粒度準位。某些實施例中，該粒度準位可煉製為，諸如圖5中繪示之失效記憶體項目。
某些實施例中，一記憶體裝置400包括一系統元件405與一DRAM 450。該系統元件405包括一記憶體控制器410與一位址偏置轉譯器420，其中該位址偏置轉譯器420將偏置提供至該DRAM 450之位址，使得寫入該DRAM之一瑕疵區塊或從其讀取之資料可寫入該DRAM 450之一偏置部分或從其讀取以避免該瑕疵區塊。於一範例中，該DRAM 450可以記憶體之良好部分(452、454、456、458、460、462、與464)以及記憶體之瑕疵部分(453、455、457、459、461、與463)來繪示。
某些實施例中，該位址偏置轉譯器420可以一種透通至該記憶體控制器410的方式來提供轉譯以避免從該記憶體之瑕疵部分讀取或寫入。某些實施例中，該記憶體裝置可進一步縮減該DRAM 450之記錄的記憶體大小，使得該縮減的記憶體大小可反應出該DRAM的大小扣除該DRAM之瑕疵部分的大小。
圖5是一針對使用記憶體大小縮減與位址偏置之一記憶體裝置的冗餘修復邏輯之一實施例的圖形。某些實施例中，該位址偏置之粒度準位可煉製為一較小元件，諸如失效位址項目。某些實施例中，該位址轉譯器以一偏置增加一個，該位址轉譯器係根據失效位址項目。某些實施例中，一記憶體裝置500包括一系統元件505與一DRAM 550。該系統元件包括一記憶體控制器510與一位址偏置轉 譯器520，其中該位址偏置轉譯器520將偏置提供至該DRAM 550之位址，使得寫入該DRAM之一瑕疵區塊或從其讀取之資料可寫入該DRAM 550之一偏置部分或從其讀取以避免該瑕疵區塊。
某些實施例中，該位址偏置轉譯器520可特別提供某些數量的位址偏置以避免該瑕疵區塊通過該DRAM記憶體。於一範例中，該DRAM 550可以一記憶體之第一良好部分552來繪示，其中該類部分的位址不由一位址偏置來偏置。該圖形中，該DRAM 550更包括一第一瑕疵項目553，其可在該DRAM中之任何點出現，而在該第一瑕疵項目開始的位址由1位址偏置來偏置，使得位址可導引至一記憶體之第二良好部分554。同樣地，該DRAM 550可包括一第二瑕疵項目555，而在該第二瑕疵項目555開始的位址由2位址偏置來偏置，使得位址可導引至一記憶體之第三良好部分556；一第三瑕疵項目557，而在該第三瑕疵項目557開始的位址由3位址偏置來偏置，使得位址可導引至一記憶體之第四良好部分558；與一第四瑕疵項目559，而在該第四瑕疵項目559開始的位址由4位址偏置來偏置，使得位址可導引至一記憶體之第五良好部分560。該等實施例可應用在DRAM之任何位置可包含任何數量的瑕疵項目之DRAM中。此外，該等實施例可包括需要時，諸如多個瑕疵項目彼此接近地出現時，可執行額外偏置以允許避免該等多個瑕疵項目之一記憶體。
某些實施例中，該位址偏置轉譯器520可以一種 透通至該記憶體控制器510的方式來提供位址偏置以避免從該記憶體之瑕疵部分讀取或寫入。某些實施例中，該記憶體裝置可進一步縮減該DRAM 550之記錄的記憶體大小，使得該縮減的記憶體大小可反應出該DRAM的大小扣除該DRAM之瑕疵部分的大小。
另一種變化型態是停用具有歸檔項目之排組，而此實施態樣可縮減位址轉譯邏輯的複雜性。不同的偏置方法可針對每一堆疊來選擇。例如，較易受該SoC產生之熱能造成的溫度變動所影響之該最低的DRAM堆疊可潛在執行項目或區塊式的位址轉譯，而較高等級堆疊可執行區塊式位址轉譯。某些實施例中，修復邏輯可操作來執行該SoC中之位址轉譯的多個不同等級，其使記憶體元件之粒度上有所變化，而該等等級的其中之一可至少部分根據若干識別的瑕疵來選擇，而其他準位為停用，其中停用可包括中斷其他準位。某些實施例中，該準位可於製造時選擇。
圖6是一包括部分記憶體之冗餘修復的元件之一設備或系統的實施例圖形。計算裝置600代表包括一行動計算裝置，諸如一膝上型電腦、一平板電腦(包括具有一觸控螢幕而無一分開鍵盤的一裝置；具有一觸控螢幕與鍵盤兩者的一裝置；具有快速啟動，參照為“瞬時開機”操作的一裝置；以及操作上一般連接至一網路，參照為“永遠連接”的一裝置)、一行動電話或智慧型手機、一無線賦能電子閱讀器、或其他無線行動裝置之一計算裝置。應了解裝置600中一般僅顯示某些構件，而非顯示該類裝置之所有構件。 該等構件可由一或更多匯流排或其他連接605來連接。
裝置600包括執行裝置600之主要處理操作的處理器610。處理器610可包括一或更多實體裝置，諸如微處理器、應用處理器、微控制器、可規劃邏輯裝置、或其它處理裝置。處理器610執行之處理操作包括可執行應用程式、裝置功能、或兩者的一操作平台或作業系統之執行。該等處理操作包括有關與一使用者或其他裝置之I/O(輸入/輸出)的操作、有關將裝置600連接至另一裝置相關之電力管理、操作、或兩者的操作。該等處理操作亦可包括有關聲響I/O、顯示I/O、或兩者的操作。
於一實施例中，裝置600包括聲響子系統620，其代表與將聲響功能提供至該計算裝置相關聯之硬體(諸如聲響硬體與聲響電路)與軟體(諸如驅動程式與編解碼器)構件。聲響功能可包括揚聲器、頭帶式耳機、或兩者、該類聲響輸出、以及麥克風輸入。該類功能之裝置可與裝置600整合、或連接至裝置600。於一實施例中，一使用者可藉由提供處理器610接收並處理的聲響命令來與裝置600互動。
顯示子系統630代表提供一使用者具有視覺、觸覺、或兩元件的一顯示器來與該計算裝置互動之硬體(諸如顯示裝置)與軟體(諸如驅動程式)構件。顯示子系統630包括顯示介面632，其包括用來提供一顯示器至一使用者之特殊螢幕或硬體裝置。於一實施例中，顯示介面632包括與處理器610分開來執行有關該顯示器之至少某些處理的邏輯。於一實施例中，顯示子系統630包括提供輸出與輸入兩者至一 使用者的一觸控螢幕裝置。
I/O控制器640代表有關與一使用者互動之硬體裝置與軟體構件。I/O控制器640可操作來管理該類子系統之聲響子系統620、顯示子系統630、或兩者的一部分之硬體。此外，I/O控制器640繪示連接至裝置600、一使用者可透過其與該系統互動之額外裝置的一連接點。例如，可附接於裝置600之裝置可包括麥克風裝置、揚聲器或立體聲裝置、視訊系統或其他顯示裝置、鍵盤或小鍵盤裝置、或與特別應用程式，諸如讀卡機或其他裝置使用之其他I/O裝置。
如上所述，I/O控制器640可與聲響子系統620、顯示子系統630、或兩者該類系統互動。例如，透過一麥克風或其他聲響裝置輸入可提供裝置600之一或更多應用或功能輸入或命令。此外，替代或除了顯示輸出外亦可提供聲響輸出。另一範例中，若顯示子系統包括一觸控螢幕，則該顯示裝置亦作為一輸入裝置，其可至少部分地由該I/O控制器640管理。裝置600中亦可有額外按鈕或開關來提供I/O控制器640管理之I/O功能。
於一實施例中，I/O控制器640管理諸如加速器、相機、光感測器或其他環境感測器的裝置、或者可包括於裝置600中之其他硬體。該輸入可為直接使用者互動的一部分，以及將環境輸入提供至該系統以影響其操作(諸如過濾雜訊、針對亮度檢測調整顯示器、施加一相機閃光燈、或其他特徵)。
於一實施例中，裝置600包括管理電池組電力使 用、電池組充電、以及有關省電操作之特徵的電力管理650。
某些實施例中，記憶體子系統660包括用以儲存裝置600中之資訊的記憶體裝置。該處理器610可讀取與寫入資料至該記憶體子系統660之元件。記憶體可包括非依電性(若至該記憶體裝置之電力被中斷具有不會改變的狀態)、依電性(若至該記憶體裝置之電力被中斷具有不確定的狀態)記憶體裝置、或兩者該類記憶體。記憶體660可儲存應用資料、使用者資料、音樂、照片、文件、或其他資料、以及有關系統600之應用與功能的執行之系統資料(無論長期或暫時)。
某些實施例中，該記憶體子系統660可包括一堆疊記憶體裝置662，其中該堆疊記憶體裝置包括一或更多記憶體晶粒層與一系統元件。某些實施例中，該堆疊記憶體裝置662包括記憶體修復邏輯664，而該類邏輯可包括圖3至圖5繪示之元件。
連接670包括硬體裝置(例如，用於無線通訊、有線通訊、或兩者之連接器與通訊硬體、)與軟體構件(例如，驅動程式、協定堆疊)來使裝置600與外部裝置通訊。該裝置可為，諸如其他計算裝置、無線存取點或基地站之分開裝置、以及諸如頭戴式耳機、印表機、或其他裝置的周邊設備。
連接670可包括多個不同類型的連接。概括而言，裝置600以蜂巢式連接672與無線連接674來繪示。蜂巢式連接672一般參照為由無線載波提供之蜂巢式網路連 接，諸如經由4G/LTE(長期演進技術)、GSM(全球行動通信系統)或變化型態或衍生元件、CDMA(碼分多重存取)或變化型態或衍生元件、TDM(時分多重存取)或變化型態或衍生元件、或其他蜂巢式服務標準來提供。無線連接674參照為非蜂巢式之無線連接，並可包括個人區域網路(諸如藍芽)、區域網路(諸如Wi-Fi)、廣域網路(諸如WiMAX)、以及其他無線連接。連接可包括一或更多全向或定向天線676。
周邊連接680包括硬體介面與連接器、以及軟體構件(例如，驅動程式、協定堆疊)來完成周邊連接。應了解裝置600可為至其它計算裝置之一周邊裝置(“至”682)、以及具有與其連接之周邊裝置(“來自”684)。裝置600共同具有一“對接”連接器來連接至其他計算裝置，以便諸如管理(例如，下載、上載、改變、或同步)裝置600的內容。此外，一對接連接器可允許裝置600連接至允許裝置600來控制內容輸出，例如，至影音或其他系統之某些周邊裝置。
除了一專屬對接連接器或其他專屬連接硬體之外，裝置600可經由共同或標準式連接器來完成周邊連接680。共同類型可包括一通用串列匯流排(USB)連接器(其可包括若干不同的硬體介面之任一個)、包括迷你顯示埠(MDP)之顯示埠、高畫質多媒體介面(HDMI)、火線、或其他類型。
圖7繪示一包括具有部分記憶體之冗餘修復元件的堆疊記憶體之計算系統實施例。該計算系統可包括一電腦、伺服器、遊戲機、或其它計算設備。該圖形中，與本 說明無關之某些標準與已知的構件未顯示。某些實施例中，該計算系統700包含一互連體或交叉705或用以傳輸資料之其他通訊裝置。該計算系統700可包括一處理裝置，諸如與該互連體705耦合以處理資訊之一或更多處理器710。該等處理器710可包含一或更多實體處理器以及一或更多邏輯處理器。為簡化說明該互連體705繪示為一單一互連體，但可代表多個不同的互連體或匯流排，而至該類互連體之構件連接可加以變化。圖7所示之該互連體705為一抽象元件，其代表由適當的橋接器、配接器、或控制器連接之任何一或更多分開的實體匯流排、點對點連接、或兩者。
某些實施例中，該計算系統700更包含一隨機存取記憶體(RAM)或其他動態儲存裝置或元件來作為主要記憶體712以儲存該處理器710執行之資訊與指令。RAM記憶體包括動態隨機存取記憶體(DRAM)，其需要記憶體內容的刷新，而靜態隨機存取記憶體(SRAM)，其不需要刷新內容，但會增加成本。某些實施例中，主要記憶體可包括作用中應用程式儲存器，該等應用程式包括該計算系統之一使用者用於網路瀏覽活動的一瀏覽器應用程式。DRAM記憶體可包括同步動態隨機存取記憶體(SDRAM)，其包括用於控制信號之一時鐘信號，以及延伸資料輸出動態隨機存取記憶體(EDO DRAM)。某些實施例中，該系統之記憶體可包括某些暫存器或其他專用記憶體。
某些實施例中，該主要記憶體712包括堆疊記憶體714，其中該堆疊記憶體包括用於處置該堆疊記憶體714 之瑕疵元件的記憶體修復邏輯715。某些實施例中，該記憶體修復邏輯715可包括圖3至圖5繪示之元件。
該計算系統700亦可包含一唯讀記憶體(ROM)716或用以儲存該處理器710之靜態資訊與指令的其他靜態儲存裝置。該計算系統700可包括用於某些元件的儲存之一或更多非依電性記憶體元件718。
某些實施例中，該計算系統700包括一或更多輸入裝置730，而該等輸入裝置包括一鍵盤、滑鼠、觸控板、語音命令辨識、姿勢辨識、或用以提供一輸入至一計算系統之其他裝置的其中之一或更多裝置。
該計算系統700亦可經由該互連體705耦合至一輸出顯示器740。某些實施例中，該顯示器740可包括一液晶顯示器(LCD)或用於將資訊或內容顯示給一使用者之任何其他顯示技術。某些環境中，該顯示器740可包括亦用來作為一輸入裝置之至少一部分的一觸控螢幕。某些環境中，該顯示器740可為或可包括一聲響裝置，諸如用以提供聲響資訊之一揚聲器。
一或更多發射器或接收器745亦可耦合至該互連體705。某些實施例中，該計算系統700可包括用於資料接收或發射之一或更多埠750。該計算系統700更可包括用於經由無線電信號來接收資料之一或更多全向或定向天線755。
該計算系統700亦可包含一電力裝置或系統760，其可包含一電源供應器、一電池組、一太陽能電池、 一燃料電池、或用以提供或產生電力之其他系統或裝置。由該電力裝置或系統760提供之電力可如所需來分配至該計算系統700之元件。
上述說明中，為解釋目的，其提出若干特定細節以提供對本發明之一完整了解。然而，很明顯地對業界熟於此技者而言本發明在無該等某些特定細節的情況下仍可加以實作。其他實例中，已知的結構與裝置以方塊圖型式來顯示。所繪示構件間可有中間結構。本文說明或繪示之構件可具有未繪示或說明之額外輸入或輸出。
各種不同實施例可包括各種不同的程序。該等程序可由硬體構件來執行或可以電腦程式或機器可執行指令來加以具體化，其可用來使一通用或專用處理器或邏輯電路以該等指令來規畫以執行該等程序。或者，該等程序可以硬體與軟體的一組合來執行。
各種不同實施例的一部分可提供來作為一電腦程式產品，其可包括儲存有電腦程式指令的一非暫態電腦可讀儲存媒體，該等指令可用來規畫一電腦(或其它電子裝置)由一或更多處理器來執行以根據某些實施例執行一程序。該電腦可讀媒體可包括，但不侷限於，軟碟、光碟、唯讀式光碟(CD-ROM)、與磁性光碟、唯讀記憶體(ROM)、隨機存取記憶體(RAM)、可抹除可程式化唯讀記憶體(EPROM)、電子可抹除可程式化唯讀記憶體(EEPROM)、磁性或光學卡、快取記憶體、或適合儲存電子指令之其他類型的電腦可讀媒體。此外，該等實施例亦可下載來作為一 電腦程式產品，其中該程式可從一遠端電腦轉移至一要求電腦。
許多該等方法可以其最基本的型式來說明，但在不違背本發明之基本範疇的情況下，程序可從任何該等方法中被加入或刪除，而資訊可從任何該等說明訊息中被加入或扣除。很明顯地對業界熟於此技者而言其可作許多額外的修改與調適。該等特別實施例並非提供來限制本發明而是舉例解說。本發明之實施例的範疇並不由上文提供的特定實施例來決定，而是僅由下文申請專利範圍來決定。
若提及一元件“A”耦合至元件“B”或與其連接時，元件A可直接耦合至元件B或透過，例如，元件C來間接耦合。當該規格說明或申請專利範圍陳述一構件、特徵、結構、程序、或特性A“形成”一構件、特徵、結構、程序、或特性B時，其表示“A”至少是“B”的一部分因素，但亦可有至少一個其他構件、特徵、結構、程序、或特性來協助形成“B”。若該規格說明指出一構件、特徵、結構、程序、或特性“可”、“可能”、或“能夠”被包括在內，則特定構件、特徵、結構、程序、或特性並不需被包括在內。若該規格說明或申請專利範圍參照為“一”或“一個”元件，則不表示該等說明元件僅有一個。
一實施例為本發明之一實施態樣或範例。規格說明中參照為“一實施例”、“某一實施例”、“某些實施例”、或“其他實施例”表示，與該等實施例相關說明之一特別的特徵、結構、或特性包括於至少某些實施例中，但不需包括 於所有實施例中。出現各種不同的“一實施例”、“某一實施例”、或“某些實施例”不需全參照至該等相同的實施例。應體認上述本發明之示範實施例的說明中，各種不同特徵有時可於一單一實施例、圖形、或其說明中聚集一起，以簡化該揭示內容以及協助對本發明之各種不同觀點的其中之一或更多觀點的了解。然而，該揭示內容的方法並不闡述為反映出其意欲該請求發明需要比每一申請專利範圍中明確敘述的還多特徵。而是，如下列申請專利範圍所反映，發明觀點會少於一單一上述揭示的實施例之所有特徵。因此，該等申請專利範圍因而可明確地併入該說明中，而每一申請專利範圍各自獨立來作為本發明之一分開實施例。
某些實施例中，一記憶體裝置包括一DRAM；以及與該DRAM耦合之一系統元件，該系統元件包括用於該DRAM控制之一記憶體控制器、以及與該記憶體控制器耦合之修復邏輯，該修復邏輯用來保持該DRAM之瑕疵區中識別為失效位址的位址。該修復邏輯組配來接收一記憶體操作的要求以及執行該要求之一操作位址的冗餘修復。
某些實施例中，該修復邏輯包括用以提供該識別為失效位址的儲存器之一修復邏輯記憶體，若該操作位址與一識別為失效的位址匹配，則該修復邏輯用以回應該修復邏輯記憶體之操作要求，該修復邏輯根據該操作位址是否與任何識別為失效的位址匹配來產生具有一數值之一賦能信號。某些實施例中，該修復邏輯記憶體為一CAM。
某些實施例中，該修復邏輯包括一正反器，其具 有將該操作位址提供至該DRAM之一輸出以及從該記憶體控制器接收該操作位址之一輸入，該閂鎖組配來僅於該操作位址與一識別為失效的位址不匹配時將該操作位址提供至該DRAM，該修復邏輯更包括一反相器，該反相器包括接收該賦能信號之一輸入以及將一反相賦能信號提供至該正反器之一輸出。
某些實施例中，該記憶體裝置更包括一多工器，該多工器具有將資料提供至該記憶體控制器之一輸出、從該DRAM接收資料之一第一輸入、以及從該修復邏輯記憶體接收資料之一第二輸入。某些實施例中，該多工器組配來根據該修復邏輯產生之賦能信號以選擇該第一輸入或該第二輸入。
某些實施例中，該修復邏輯包括一位址轉譯器來轉譯該接收的操作位址以避免該DRAM之瑕疵區域。該位址轉譯器操作來將一偏置提供至該接收的操作位址，該偏置用來使該DRAM之一部分不可存取。某些實施例中，該DRAM的部分為該DRAM之一區塊或該DRAM之一位址。
某些實施例中，該修復邏輯操作來將該DRAM之一記錄的記憶體總量縮減該位址轉譯器無法完成存取之一記憶體總量。
某些實施例中，該系統元件更包括一BIST，其中該BIST用於識別該記憶體之瑕疵部分的位址。某些實施例中，記憶體裝置為一寬IO相容裝置。
某些實施例中，一種方法包括將有關一DRAM之 瑕疵部分的資料儲存於一記憶體裝置之一系統元件的一修復邏輯中；接收該DRAM之一讀取或寫入操作要求；以及針對該讀取或寫入操作來執行一冗餘修復以避免該DRAM之瑕疵區域。
某些實施例中，儲存有關該DRAM之瑕疵部分的資料包括將瑕疵區域中識別為失效的位址之位址儲存於一修復邏輯記憶體中。某些實施例中，該方法更包括將該操作位址與該識別為失效的位址比較以決定該操作位址是否與一失效的位址匹配。某些實施例中，該方法更包括若該操作位址與一失效的位址匹配，則將該讀取或寫入要求導引至該修復邏輯記憶體，以及若該操作位址與一失效的位址不匹配，則將該讀取或寫入要求導引至該DRAM。某些實施例中，一失效位址之一寫入要求可寫入修復邏輯記憶體，而一失效位址之一讀取要求可從該修復邏輯記憶體讀取。
某些實施例中，該方法更包括將該操作位址轉譯為一轉譯的位址以避免該記憶體之瑕疵區域，其中轉譯該操作位址包括偏置該操作位址以使該DRAM之一部分不可存取。某些實施例中，成為不可存取之該DRAM的部分為該DRAM之一區塊或該DRAM之一位址項目。某些實施例中，該方法更包括將該DRAM之一記錄的記憶體總量縮減該位址轉譯無法完成存取之一記憶體總量以避免該記憶體之瑕疵區域。
某些實施例中，一種系統包括一用以處理該系統資料之處理器；一與一全向天線耦合以發送資料、接收資 料、或兩者之發送器、接收器、或兩者；以及一用以儲存資料之記憶體，該記憶體包括一堆疊記憶體裝置，該堆疊記憶體裝置包括一記憶體堆疊，其具有包括一第一記憶體晶粒元件之一或更多記憶體晶粒元件，以及一與該記憶體堆疊耦合之系統元件。該第一記憶體晶粒元件包括一用於該記憶體堆疊之控制的記憶體控制器以及與該記憶體控制器耦合之修復邏輯，該修復邏輯用來保持該記憶體堆疊之瑕疵區中識別為失效位址的位址。某些實施例中，該修復邏輯組配來接收一記憶體操作的要求以及執行該要求之一操作位址的冗餘修復。
某些實施例中，該系統之修復邏輯包括下列一或更多項目：一用以提供該識別為失效位址的儲存器之修復邏輯記憶體，若該操作位址與一識別為失效的位址匹配，則該修復邏輯用以回應該修復邏輯記憶體之操作要求，該修復邏輯根據該操作位址是否與任何識別為失效的位址匹配來產生具有一數值之一賦能信號，或者一用來轉譯該接收的操作位址以避免該記憶體堆疊之瑕疵區域的位址轉譯器，其中該位址轉譯器操作來將一偏置提供至該接收的操作位址，該偏置用來使該記憶體堆疊之一部分不可存取。
某些實施例中，該系統為一行動裝置。某些實施例中，該行動裝置為一平板電腦。
某些實施例中，一種儲存有代表指令序列之資料的非暫態電腦可讀儲存媒體，該資料由一處理器執行時，會使該處理器來執行包括下列步驟之操作：將有關一 DRAM之瑕疵部分的資料儲存於一記憶體裝置之一系統元件的一修復邏輯中；接收該DRAM之一讀取或寫入操作要求；以及針對該讀取或寫入操作來執行一冗餘修復以避免該DRAM之瑕疵區域。
300‧‧‧記憶體裝置
305‧‧‧系統元件
310‧‧‧記憶體控制器
315‧‧‧CAM
320‧‧‧多工器
325‧‧‧反相器
330‧‧‧正反器
350‧‧‧DRAM

Claims (29)

  1. 一種記憶體裝置，包含有：一動態隨機存取記憶體(DRAM)；以及一與該DRAM耦合之系統元件，該系統元件包括：一用於該DRAM控制之記憶體控制器、以及與該記憶體控制器耦合之修復邏輯，該修復邏輯用來保持於該DRAM之瑕疵區中被識別為失效位址的位址；其中該修復邏輯組配以接收一記憶體操作的要求以及實行對該要求之一操作位址的冗餘修復。
  2. 如申請專利範圍第1項之記憶體裝置，其中該修復邏輯包括用於提供對該等被識別為失效位址的儲存之一修復邏輯記憶體，若該操作位址與一被識別為失效位址匹配，則該修復邏輯用以回應該修復邏輯記憶體之操作要求，該修復邏輯根據該操作位址是否與任何被識別為失效位址匹配而產生具有一數值之一賦能信號。
  3. 如申請專利範圍第2項之記憶體裝置，其中該修復邏輯記憶體為一CAM(內容可存取記憶體)。
  4. 如申請專利範圍第2項之記憶體裝置，其中該修復邏輯包括一正反器(flip-flop)，其具有將該操作位址提供至該DRAM之一輸出以及從該記憶體控制器接收該操作位址之一輸入，該閂鎖組配以僅於該操作位址與一被識別為失效位址不匹配時，將該操作位址提供至該DRAM。
  5. 如申請專利範圍第4項之記憶體裝置，其中該修復邏輯進一步包括一反相器，該反相器包括接收該賦能信號之一輸入以及將一反相賦能信號提供至該正反器之一輸出。
  6. 如申請專利範圍第4項之記憶體裝置，進一步包含一多工器，該多工器具有將資料提供至該記憶體控制器之一輸出、從該DRAM接收資料之一第一輸入、以及從該修復邏輯記憶體接收資料之一第二輸入。
  7. 如申請專利範圍第6項之記憶體裝置，其中該多工器係組配以根據由該修復邏輯所產生之該賦能信號而選擇該第一輸入或該第二輸入。
  8. 如申請專利範圍第1項之記憶體裝置，其中該修復邏輯包括一位址轉譯器，其用以轉譯該接收的操作位址以避免該DRAM之瑕疵區域。
  9. 如申請專利範圍第8項之記憶體裝置，其中該位址轉譯器係操作以將一偏置(offset)提供至該接收的操作位址，該偏置用以使該DRAM之一部分不可存取。
  10. 如申請專利範圍第9項之記憶體裝置，其中該DRAM的該部分為該DRAM之一區塊。
  11. 如申請專利範圍第9項之記憶體裝置，其中該DRAM的該部分為該DRAM之一位址項目。
  12. 如申請專利範圍第9項之記憶體裝置，其中該修復邏輯係操作以將用於該DRAM之一記錄的記憶體總量縮減由該位址轉譯器致使不可存取之一記憶體總量。
  13. 如申請專利範圍第1項之記憶體裝置，其中該系統元件進一步包括一內建自我測試(BIST)，其中該BIST用於識別該記憶體之瑕疵部分的位址。
  14. 如申請專利範圍第1項之記憶體裝置，其中該記憶體裝置為一寬IO(WideIO)相容裝置。
  15. 一種方法，包含有下列步驟：將有關一動態隨機存取記憶體(DRAM)之瑕疵部分的資料儲存於一記憶體裝置之一系統元件的一修復邏輯中；接收對該DRAM之一讀取或寫入操作要求；以及針對該讀取或寫入操作實行一冗餘修復以避免該DRAM之該等瑕疵區域。
  16. 如申請專利範圍第15項之方法，其中儲存有關該DRAM之瑕疵部分的資料之步驟包括將瑕疵區域中被識別為失效位址之位址儲存於一修復邏輯記憶體中。
  17. 如申請專利範圍第16項之方法，進一步包含將該操作位址與該等被識別為失效位址比較，以決定該操作位址是否與一失效位址匹配之步驟。
  18. 如申請專利範圍第17項之方法，進一步包含若該操作位址與一失效位址匹配，則將該讀取或寫入要求導引至該修復邏輯記憶體之步驟，以及若該操作位址與一失效位址不匹配，則將該讀取或寫入要求導引至該DRAM之步驟。
  19. 如申請專利範圍第18項之方法，其中一失效位址之一寫 入要求可寫入修復邏輯記憶體，而一失效位址之一讀取要求可從該修復邏輯記憶體讀取。
  20. 如申請專利範圍第15項之方法，將該操作位址轉譯為一轉譯的位址以避免該記憶體之該等瑕疵區域。
  21. 如申請專利範圍第20項之方法，其中轉譯該操作位址之步驟包括偏置該操作位址以使該DRAM之一部分不可存取。
  22. 如申請專利範圍第21項之方法，其中被致使不可存取之該DRAM的該部分為該DRAM之一區塊。
  23. 如申請專利範圍第21項之方法，其中被致使不可存取之該DRAM的該部分為該DRAM之一位址項目。
  24. 如申請專利範圍第20項之方法，進一步包含將用於該DRAM之一記錄的記憶體總量縮減由該位址轉譯器致使不可存取之一記憶體總量以避免該記憶體的該等瑕疵區域之步驟。
  25. 一種系統，包含有：用以處理該系統的資料之一處理器；與一全向天線耦合以發送資料、接收資料、或兩者之一發送器、一接收器、或兩者；以及用以儲存資料之一記憶體，該記憶體包括一堆疊記憶體裝置，該堆疊記憶體裝置包括：一記憶體堆疊，其具有包括一第一記憶體晶粒元件之一或更多記憶體晶粒元件；以及與該記憶體堆疊耦合之一系統元件，其中該第 一記憶體晶粒元件包括：用於該記憶體堆疊之控制的一記憶體控制器；以及與該記憶體控制器耦合之修復邏輯，該修復邏輯用以保持該記憶體堆疊之瑕疵區中被識別為失效位址的位址；其中該修復邏輯係組配以接收一記憶體操作的要求以及實行對該要求之一操作位址的冗餘修復。
  26. 如申請專利範圍第25項之系統，其中該修復邏輯包括下列一或更多項目：用於提供對該等識別為失效位址的儲存之一修復邏輯記憶體，若該操作位址與一被識別為失效位址匹配，則該修復邏輯用以回應該修復邏輯記憶體之該操作要求，該修復邏輯根據該操作位址是否與任何被識別為失效位址匹配而產生具有一數值之一賦能信號，或者用以轉譯該接收的操作位址以避免該記憶體堆疊之該等瑕疵區域的一位址轉譯器，其中該位址轉譯器係操作以將一偏置提供至該接收的操作位址，該偏置用以使該記憶體堆疊之一部分不可存取。
  27. 如申請專利範圍第25項之系統，其中該系統為一行動裝置。
  28. 如申請專利範圍第27項之系統，其中該行動裝置為一平板電腦。
  29. 一種儲存具有代表指令序列之資料的非暫態電腦可讀 儲存媒體，該等指令由一處理器執行時，會使該處理器執行包含下列步驟之操作：將有關一動態隨機存取記憶體(DRAM)之瑕疵部分的資料儲存於一記憶體裝置之一系統元件的一修復邏輯中；接收對該DRAM之一讀取或寫入操作要求；以及針對該讀取或寫入操作實行一冗餘修復以避免該DRAM之該等瑕疵區域。
TW102109643A 2012-03-30 2013-03-19 堆疊記憶體裝置、用於堆疊記憶體裝置之晶片上冗餘修復方法與系統及非暫態電腦可讀儲存媒體 TWI508090B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2012/031422 WO2013147840A1 (en) 2012-03-30 2012-03-30 On chip redundancy repair for memory devices

Publications (2)

Publication Number Publication Date
TW201351428A true TW201351428A (zh) 2013-12-16
TWI508090B TWI508090B (zh) 2015-11-11

Family

ID=49260899

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102109643A TWI508090B (zh) 2012-03-30 2013-03-19 堆疊記憶體裝置、用於堆疊記憶體裝置之晶片上冗餘修復方法與系統及非暫態電腦可讀儲存媒體

Country Status (6)

Country Link
US (1) US9158619B2 (zh)
KR (1) KR101652874B1 (zh)
CN (1) CN104205232B (zh)
DE (1) DE112012006171B4 (zh)
TW (1) TWI508090B (zh)
WO (1) WO2013147840A1 (zh)

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5846679B2 (ja) * 2012-03-30 2016-01-20 インテル・コーポレーション 積層メモリアーキテクチャのためのビルトインセルフテスト
CA2941639C (en) * 2014-01-23 2018-11-27 Sidense Corp. Redundancy system for non-volatile memory
KR102440362B1 (ko) 2015-09-25 2022-09-05 삼성전자주식회사 이미지 센서, 적층형 이미지 센서, 이미지 처리 장치 및 이미지 센서 칩 패키지의 제조 방법
US10395748B2 (en) 2016-06-15 2019-08-27 Micron Technology, Inc. Shared error detection and correction memory
CN106600250B (zh) * 2016-11-04 2020-11-24 北京果仁宝科技有限公司 区块链去中心化到中心化的用户标识方法和装置
US10490251B2 (en) 2017-01-30 2019-11-26 Micron Technology, Inc. Apparatuses and methods for distributing row hammer refresh events across a memory device
US11604754B2 (en) * 2017-05-25 2023-03-14 Advanced Micro Devices, Inc. Method and apparatus of integrating memory stacks
US10713136B2 (en) * 2017-09-22 2020-07-14 Qualcomm Incorporated Memory repair enablement
US10936221B2 (en) 2017-10-24 2021-03-02 Micron Technology, Inc. Reconfigurable memory architectures
CN108107867B (zh) * 2017-11-24 2019-10-11 中国人民解放军国防科技大学 一种复用系统逻辑的存储器自测试控制器实现方法及装置
US10628354B2 (en) 2017-12-11 2020-04-21 Micron Technology, Inc. Translation system for finer grain memory architectures
KR102126017B1 (ko) 2017-12-12 2020-06-23 연세대학교 산학협력단 베이스 다이 스페어 셀을 이용한 적층형 메모리 장치 및 그 수리 방법
WO2019222960A1 (en) 2018-05-24 2019-11-28 Micron Technology, Inc. Apparatuses and methods for pure-time, self adopt sampling for row hammer refresh sampling
US11152050B2 (en) 2018-06-19 2021-10-19 Micron Technology, Inc. Apparatuses and methods for multiple row hammer refresh address sequences
US10573370B2 (en) 2018-07-02 2020-02-25 Micron Technology, Inc. Apparatus and methods for triggering row hammer address sampling
KR102587648B1 (ko) * 2018-07-23 2023-10-11 삼성전자주식회사 적층형 메모리 장치, 이를 포함하는 메모리 시스템 및 적층형 메모리 장치의 테스트 방법
US10599583B2 (en) * 2018-08-20 2020-03-24 Macronix International Co., Ltd. Pre-match system and pre-match method
US10685696B2 (en) 2018-10-31 2020-06-16 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
CN113168861B (zh) 2018-12-03 2024-05-14 美光科技公司 执行行锤刷新操作的半导体装置
CN111354393B (zh) 2018-12-21 2023-10-20 美光科技公司 用于目标刷新操作的时序交错的设备和方法
US10957377B2 (en) 2018-12-26 2021-03-23 Micron Technology, Inc. Apparatuses and methods for distributed targeted refresh operations
CN109741782B (zh) * 2018-12-29 2020-10-16 西安紫光国芯半导体有限公司 一种dram的修复方法
US10770127B2 (en) 2019-02-06 2020-09-08 Micron Technology, Inc. Apparatuses and methods for managing row access counts
US11615831B2 (en) 2019-02-26 2023-03-28 Micron Technology, Inc. Apparatuses and methods for memory mat refresh sequencing
US11043254B2 (en) 2019-03-19 2021-06-22 Micron Technology, Inc. Semiconductor device having cam that stores address signals
US11227649B2 (en) 2019-04-04 2022-01-18 Micron Technology, Inc. Apparatuses and methods for staggered timing of targeted refresh operations
US11264096B2 (en) 2019-05-14 2022-03-01 Micron Technology, Inc. Apparatuses, systems, and methods for a content addressable memory cell with latch and comparator circuits
US11158364B2 (en) 2019-05-31 2021-10-26 Micron Technology, Inc. Apparatuses and methods for tracking victim rows
US11069393B2 (en) 2019-06-04 2021-07-20 Micron Technology, Inc. Apparatuses and methods for controlling steal rates
US10978132B2 (en) 2019-06-05 2021-04-13 Micron Technology, Inc. Apparatuses and methods for staggered timing of skipped refresh operations
US11360868B2 (en) * 2019-06-07 2022-06-14 Micron Technology, Inc. Redundant cloud memory storage for a memory subsystem
US11158373B2 (en) 2019-06-11 2021-10-26 Micron Technology, Inc. Apparatuses, systems, and methods for determining extremum numerical values
US10832792B1 (en) 2019-07-01 2020-11-10 Micron Technology, Inc. Apparatuses and methods for adjusting victim data
US11139015B2 (en) 2019-07-01 2021-10-05 Micron Technology, Inc. Apparatuses and methods for monitoring word line accesses
US11386946B2 (en) 2019-07-16 2022-07-12 Micron Technology, Inc. Apparatuses and methods for tracking row accesses
US10943636B1 (en) 2019-08-20 2021-03-09 Micron Technology, Inc. Apparatuses and methods for analog row access tracking
US10964378B2 (en) 2019-08-22 2021-03-30 Micron Technology, Inc. Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation
US11302374B2 (en) 2019-08-23 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic refresh allocation
US11200942B2 (en) 2019-08-23 2021-12-14 Micron Technology, Inc. Apparatuses and methods for lossy row access counting
US11302377B2 (en) 2019-10-16 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic targeted refresh steals
US11309010B2 (en) 2020-08-14 2022-04-19 Micron Technology, Inc. Apparatuses, systems, and methods for memory directed access pause
US11380382B2 (en) 2020-08-19 2022-07-05 Micron Technology, Inc. Refresh logic circuit layout having aggressor detector circuit sampling circuit and row hammer refresh control circuit
US11348631B2 (en) 2020-08-19 2022-05-31 Micron Technology, Inc. Apparatuses, systems, and methods for identifying victim rows in a memory device which cannot be simultaneously refreshed
US11222682B1 (en) 2020-08-31 2022-01-11 Micron Technology, Inc. Apparatuses and methods for providing refresh addresses
US11960438B2 (en) * 2020-09-08 2024-04-16 Rambus Inc. Methods and circuits for streaming data to processing elements in stacked processor-plus-memory architecture
US11557331B2 (en) 2020-09-23 2023-01-17 Micron Technology, Inc. Apparatuses and methods for controlling refresh operations
US11222686B1 (en) 2020-11-12 2022-01-11 Micron Technology, Inc. Apparatuses and methods for controlling refresh timing
US11462291B2 (en) 2020-11-23 2022-10-04 Micron Technology, Inc. Apparatuses and methods for tracking word line accesses
US11264079B1 (en) 2020-12-18 2022-03-01 Micron Technology, Inc. Apparatuses and methods for row hammer based cache lockdown
US20220208295A1 (en) * 2020-12-31 2022-06-30 Ap Memory Technology Corporation Memory device, memory system and method of controlling memory device thereof
US11482275B2 (en) 2021-01-20 2022-10-25 Micron Technology, Inc. Apparatuses and methods for dynamically allocated aggressor detection
EP4071593A4 (en) * 2021-02-26 2023-08-23 Beijing Vcore Technology Co.,Ltd. SEDRAM-BASED STACKED CACHE MEMORY SYSTEM, AND APPARATUS AND CONTROL METHOD THEREOF
US11600314B2 (en) 2021-03-15 2023-03-07 Micron Technology, Inc. Apparatuses and methods for sketch circuits for refresh binning
CN116724355A (zh) * 2021-04-30 2023-09-08 华为技术有限公司 存储单元的访问方法、修复方法、裸片和存储芯片
WO2022252205A1 (en) * 2021-06-04 2022-12-08 Yangtze Memory Technologies Co., Ltd. Firmware repair for three-dimensional nand memory
US11664063B2 (en) 2021-08-12 2023-05-30 Micron Technology, Inc. Apparatuses and methods for countering memory attacks
US11688451B2 (en) 2021-11-29 2023-06-27 Micron Technology, Inc. Apparatuses, systems, and methods for main sketch and slim sketch circuit for row address tracking
CN114546084A (zh) * 2022-01-28 2022-05-27 山东云海国创云计算装备产业创新中心有限公司 一种基板管理控制器复位方法、系统、存储介质及设备
US12112787B2 (en) 2022-04-28 2024-10-08 Micron Technology, Inc. Apparatuses and methods for access based targeted refresh operations
CN115295061B (zh) * 2022-10-09 2022-12-16 江苏华存电子科技有限公司 一种存储器固件检修方法及系统

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4441170A (en) * 1980-09-30 1984-04-03 Intel Corporation Memory redundancy apparatus for single chip memories
JPH05342112A (ja) * 1992-06-08 1993-12-24 Matsushita Electric Ind Co Ltd メモリー制御回路
US5781717A (en) * 1996-09-19 1998-07-14 I-Cube, Inc. Dynamic spare column replacement memory system
US5913928A (en) * 1997-05-09 1999-06-22 Micron Technology, Inc. Data compression test mode independent of redundancy
JP2001052495A (ja) * 1999-06-03 2001-02-23 Toshiba Corp 半導体メモリ
US6327197B1 (en) * 2000-09-13 2001-12-04 Silicon Access Networks, Inc. Structure and method of a column redundancy memory
US6909645B2 (en) * 2002-07-16 2005-06-21 Intel Corporation Cluster based redundancy scheme for semiconductor memories
FR2843208B1 (fr) 2002-07-31 2005-03-04 Iroc Technologies Dispositif de reconfiguration d'un ensemble memoire presentant des defauts
US7028234B2 (en) * 2002-09-27 2006-04-11 Infineon Technologies Ag Method of self-repairing dynamic random access memory
JP4063796B2 (ja) 2004-06-30 2008-03-19 日本電気株式会社 積層型半導体装置
US7286380B2 (en) * 2005-09-29 2007-10-23 Intel Corporation Reconfigurable memory block redundancy to repair defective input/output lines
US20080165599A1 (en) 2006-01-31 2008-07-10 Gorman Kevin W Design structure used for repairing embedded memory in an integrated circuit
JP4245180B2 (ja) 2006-10-30 2009-03-25 エルピーダメモリ株式会社 積層メモリ
WO2008076790A2 (en) 2006-12-14 2008-06-26 Rambus Inc. Multi-die memory device
KR100843243B1 (ko) 2007-04-18 2008-07-02 삼성전자주식회사 신호의 전송파워를 최적화한 반도체 메모리 장치 및 그파워 초기화 방법
US7984329B2 (en) 2007-09-04 2011-07-19 International Business Machines Corporation System and method for providing DRAM device-level repair via address remappings external to the device
US7816934B2 (en) 2007-10-16 2010-10-19 Micron Technology, Inc. Reconfigurable connections for stacked semiconductor devices
US7978721B2 (en) 2008-07-02 2011-07-12 Micron Technology Inc. Multi-serial interface stacked-die memory architecture
US8756486B2 (en) 2008-07-02 2014-06-17 Micron Technology, Inc. Method and apparatus for repairing high capacity/high bandwidth memory devices
US8384417B2 (en) 2008-09-10 2013-02-26 Qualcomm Incorporated Systems and methods utilizing redundancy in semiconductor chip interconnects
US8086913B2 (en) 2008-09-11 2011-12-27 Micron Technology, Inc. Methods, apparatus, and systems to repair memory
US7872936B2 (en) 2008-09-17 2011-01-18 Qimonda Ag System and method for packaged memory
US8254191B2 (en) * 2008-10-30 2012-08-28 Micron Technology, Inc. Switched interface stacked-die memory architecture
KR20110105256A (ko) * 2010-03-18 2011-09-26 삼성전자주식회사 적층 구조를 갖는 반도체 메모리 장치 및 적층 구조를 갖는 반도체 메모리 장치의 리페어 방법
KR20120088450A (ko) 2011-01-31 2012-08-08 에스케이하이닉스 주식회사 반도체 장치 및 이의 리페어 방법
CN103999162A (zh) * 2011-12-23 2014-08-20 英特尔公司 用于堆叠存储器架构的自修复逻辑
JP6004927B2 (ja) 2012-12-07 2016-10-12 キヤノン株式会社 情報処理装置、その制御方法、及びプログラム

Also Published As

Publication number Publication date
US20140013185A1 (en) 2014-01-09
KR101652874B1 (ko) 2016-09-09
WO2013147840A1 (en) 2013-10-03
TWI508090B (zh) 2015-11-11
CN104205232B (zh) 2017-05-31
US9158619B2 (en) 2015-10-13
DE112012006171B4 (de) 2020-06-18
DE112012006171T5 (de) 2015-01-08
KR20140129219A (ko) 2014-11-06
CN104205232A (zh) 2014-12-10

Similar Documents

Publication Publication Date Title
TWI508090B (zh) 堆疊記憶體裝置、用於堆疊記憶體裝置之晶片上冗餘修復方法與系統及非暫態電腦可讀儲存媒體
US10224115B2 (en) Self-repair logic for stacked memory architecture
TWI525632B (zh) 具有堆疊記憶體架構之內建自我測試的記憶體裝置與系統及其方法與儲存媒體
US9236143B2 (en) Generic address scrambler for memory circuit test engine
US10347354B2 (en) Boundary scan chain for stacked memory
US9190173B2 (en) Generic data scrambler for memory circuit test engine
US10599206B2 (en) Techniques to change a mode of operation for a memory device
JP2017050040A (ja) 装置、システム、方法、プログラム、およびコンピュータ可読記憶媒体

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees