KR20100005678A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20100005678A
KR20100005678A KR1020090061068A KR20090061068A KR20100005678A KR 20100005678 A KR20100005678 A KR 20100005678A KR 1020090061068 A KR1020090061068 A KR 1020090061068A KR 20090061068 A KR20090061068 A KR 20090061068A KR 20100005678 A KR20100005678 A KR 20100005678A
Authority
KR
South Korea
Prior art keywords
region
semiconductor
trench
semiconductor device
depth
Prior art date
Application number
KR1020090061068A
Other languages
English (en)
Other versions
KR101599901B1 (ko
Inventor
신지로 가토
준 오사나이
Original Assignee
세이코 인스트루 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 인스트루 가부시키가이샤 filed Critical 세이코 인스트루 가부시키가이샤
Publication of KR20100005678A publication Critical patent/KR20100005678A/ko
Application granted granted Critical
Publication of KR101599901B1 publication Critical patent/KR101599901B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)
  • Measuring Fluid Pressure (AREA)

Abstract

정밀도가 특히 요구되고, 반도체 장치(100)를 구성하는 소자 중 패키지로부터 스트레스를 받는 것이 방지되어야 하는, 소자를 위한 소자 영역(3)이 완충 영역(8)으로 둘러싸여, 스트레스를 완화하고 패키징 공정 동안에 생성된 장력이나 압축력의 영향을 억제함으로써 패키징 공정 전후에 특성 변화를 감소시키는 반도체 장치(100)가 제공된다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}
본 발명은, 반도체 장치의 패키징 공정 동안에 초래된 특성 변화를 억제할 수 있는 반도체 장치에 관한 것이다.
웨이퍼 상에 형성된 반도체 장치는 다이싱 공정을 거쳐 절단되고 칩으로 나눠져 패키지 내로 조립된다. 합성수지에 의한 실링 및 열 처리를 거치는 패키징 공정 동안에, 패키지로부터 반도체 칩으로 스트레스가 가해져, 반도체 장치에 휨(warp)을 초래하며, 이러한 반도체 장치의 특성은 반도체 장치의 패키지 조립 후에 측정한다. 휨으로 인해, 반도체 장치의 측정된 특성은 웨이퍼 상에서 측정한 반도체 장치의 전기적 특성으로부터 일탈할 수 도 있다. 스트레스를 완화하는 방법에 대해서는, 일본특허출원 JP 2003-332270 A에 개시된 바와 같이, 스크라이브(scribe) 영역에 트렌치를 형성하는 단계를 포함함으로써, 웨이퍼 형태에서의 스트레스를 완화시키는 방법이 이제까지 제안되어 왔다.
전술된 방법에서, 그러나 스트레스 완화 효과는 웨이퍼 형태에서만 얻어지며, 스트레스 완화가 다이싱 공정 이후에 칩 형태에서 예상될 수 없다는 문제점이 있어왔다.
본 발명의 목적은, 패키징 공정 동안에 초래된 반도체 칩 상의 스트레스를 완화할 수 있고, 패키징 공정 전후에 특성 변화가 작은 반도체 장치를 제공하는 것이다.
전술한 문제를 해결하기 위해, 본 발명은 다음의 수단을 사용한다.
본 발명에 따라, 스트레스를 받는 것이 방지되며, 반도체 기판상에 형성되는 소자 영역; 스트레스를 받는 것이 방지되는 소자 영역 주위에 제공되는 완충 영역; 및 완충 영역 주위에 제공되는 반도체 소자 형성 영역을 포함하는 반도체 장치가 제공된다.
스트레스를 받는 것이 방지되는 소자 영역이 실질적으로 반도체 기판의 중앙에 배치되는 반도체 장치가 제공된다.
완충 영역이 트렌치와, 트렌치에 매설된 충전재(filler) 및 트렌치에 의해 둘러싸여진 공동(hollow) 중 하나를 포함하며; 트렌치의 깊이가, 스트레스를 받는 것이 방지되는 소자 영역의 깊이보다 더 깊고, 반도체 소자 형성 영역의 깊이보다 더 깊은 반도체 장치가 제공된다.
충전재가, 반도체 기판의 영률(Young's modulus)보다 더 낮은 영률을 갖는 소재를 포함하는 반도체 장치가 제공된다.
웨이퍼 상에 형성된 반도체 장치의 특성과 패키지에서 조립된 반도체 장치의 특성 사이의 차이는 다음의 이유로 인해 초래된다. 패키징 공정에서 반도체 칩을 실링하는데 사용되는 합성수지는 후속하는 열처리 동안에 열팽창이나 열수축을 겪어서, 장력이나 압축력이 반도체 칩에 가해져, 압저항(piezoresistance)과 같은 추가 저항을 소자에 더한다. 본 발명에 따라, 완충 영역이 정밀도가 특히 회로에 대해서 요구되는 소자 주위에 형성되어, 완충 영역은 패키지로부터 스트레스를 흡수하여, 패키징 공정 전후에 반도체 장치의 특성 변화를 억제하게 한다.
첨부한 도면을 참조하여, 본 발명을 구현하기 위한 바람직한 모드를 후술할 것이다.
(제 1 실시예)
도 1은 본 발명의 제 1 실시예에 따른 반도체 장치(100)를 예시하는 평면도이다. 도 1에서, 반도체 장치(100)는, 스트레스가 특성 면에서 거의 영향을 미치지 않는 반도체 소자 형성 영역(1); 스크라이브 영역(2); 정밀도가 특히 요구되고 패키징 공정 동안에 스트레스를 받는 것이 바람직하게는 방지되는 소자 영역(3); 및 스트레스를 완화하기 위한 완충 영역(8)을 포함한다. 예컨대, 전류 미러 회로는, 두 전류 경로를 거쳐 흐르는 전류가, 동일한 양의 전류가 쌍을 이룬 P-채널 MOS 트랜지스터 각각에서 흐른다는 점을 이용하여, 서로 동일하도록 동작하는 회로이다. 상술한 바와 같은 쌍을 이룬 트랜지스터는 서로로부터 거의 다르지 않은 특성을 가져야 하며, 그러므로 스트레스를 받는 것이 바람직하게는 방지되는 전술한 소자 영 역(3) 내에서 바람직하게는 형성된다.
본 발명의 제 1 실시예에 따라, 두 개의 나눠진 영역으로 배치가 이뤄져, 스트레스에 의해 그 특성이 변화하기 쉬운 소자는 스트레스를 받는 것이 바람직하게는 방지되는 소자 영역(3) 내에 배치되고, 스트레스에 의해 그 특성이 거의 변화하지 않는 소자는 반도체 소자 형성 영역(1) 내에 배치된다. 게다가, 스트레스를 받는 것이 바람직하게는 방지되는 소자 영역(3)은 칩의 중앙에 배치되고, 완충 영역(8)은 소자 영역(3) 주위에 형성되며, 반도체 소자 형성 영역(1)은 또한 완충 영역(8) 주위에 제공된다. 이렇게 배치하는 이유는, 스트레스를 받는 것이 바람직하게는 방지되는 소자 영역(3)이 칩의 중앙에 배치될 때가, 소자 영역(3)이 반도체 소자(100)의 주위에 배치되는 경우보다, 스트레스의 영향이 소자 영역(3)에 덜 미치기 때문이다.
도 2는 도 1의 라인(A-A)을 따라서 취한 반도체 장치(100)를 예시한 횡단면도이다. 스트레스를 받는 것이 바람직하게는 방지되는 소자 영역(3)과 반도체 소자 형성 영역(1)은 반도체 기판(10)의 표면에 형성된다. 완충 영역(8)은 소자 영역(3)과 반도체 소자 형성 영역(1) 사이에 제공된다. 완충 영역(8)은 반도체 기판(10)의 표면으로부터 그 내부로 파여진 트렌치(5)와, 트렌치(5)를 채우는 충전재(4)나 트렌치(5) 내부의 공간에 해당하는 공동(9)을 포함한다. 낮은 영률을 갖는 충전재(4)가 트렌치(5)를 차지한다. 실리콘의 영률은 대략 110GPa이다. 트렌치(5) 내로 매설될 소재는 실리콘의 영률보다 더 낮은 영률을 갖는 것이 바람직하다. 그에 따라, 폴리이미드, 에폭시 수지, 고무 및 실리콘 수지와 같은 탄성 소재가 소재로 적절하 다. 폴리이미드, 에폭시 수지 및 고무가 각각 3GPa 내지 5GPa, 2.6GPa 내지 3GPa, 및 0.01GPa 내지 0.1GPa의 영률을 가짐을 주목해야 한다.
게다가, 트렌치(5)의 깊이는 바람직하게는, 반도체 소자 형성 영역(1)과 스트레스를 받는 것이 바람직하게는 방지되는 소자 영역(3)의 소자 형성 깊이보다 더 깊다. 트렌치(5)가 반도체 기판(10)을 통해 연장하고, 스트레스를 받는 것이 바람직하게는 방지되는 소자 영역(3) 및 둘러싸고 있는 반도체 소자 형성 영역(1)은 트렌치(5) 내부에 매설된 충전재(4)를 통해 서로 본딩된다. 반도체 장치(100)의 최상면에 형성된 필름이 보호성 필름(6)이고, 이 보호성 필름(6)은 바람직하게는 충전재(4)의 경우와 유사하게 탄성 소재로 만들어짐을 주목해야 한다. 스트레스를 받는 것이 바람직하게는 방지되는 소자 영역(3) 내에서 형성된 소자와, 둘러싸고 있는 반도체 소자 형성 영역(1) 내에 형성된 소자는 상호연결(미도시)을 통해 서로 전기적으로 연결된다. 이러한 상호연결은 트렌치(5) 내에 매설된 충전재(4)의 표면에 걸쳐서 놓이도록 배치된다. 트렌치(5)가 충전재(4)가 매설되기보다는 공동(9)과 같은 공간을 갖는 경우에, 이들 소자는 또한, 보호성 필름(6)의 배면에 상호연결을 형성함으로써 전기적으로 서로 연결될 수 있다.
전술한 구조로, 패키징 공정에서 덮이는 실링 수지로부터 반도체 장치에 가해질 스트레스는 완충 영역(8)의 디스토션(distortion)을 거쳐서 흡수된다. 결국, 반도체 장치는 스트레스로 인해 휘어지는 것이 억제된다. 그러므로 스트레스를 받는 것이 바람직하게 방지되는 소자 영역(3) 내에서 배치된 소자의 특성 변화를 억제하는 것이 가능하게 된다.
(제 2 실시예)
도 3은 본 발명의 제 2 실시예에 따른 반도체 장치(100)를 예시하는 평면도(11)이다. 반도체 장치(100)는 심지어 스트레스 아래에서도 문제를 초래하지 않는 소자를 위한 반도체 소자 형성 영역(1); 정밀도가 특히 요구되고 패키징 공정 동안에 스트레스를 받는 것이 바람직하게는 방지되는 소자를 위한 소자 영역(3); 스트레스를 완화하기 위한 완충 영역(8); 및 지지 영역(7)을 포함한다.
제 2 실시예에서, 제 1 실시예와 유사하게, 스트레스를 받는 것이 바람직하게는 방지되는 소자 영역(3)이 또한 반도체 장치(100)의 중앙에 배치되고, 또한 둘러싸고 있는 반도체 소자 형성 영역(1)으로부터 완충 영역(8)에 의해 격리되어 있다. 그러나 지지 영역(7)이, 스트레스를 받는 것이 바람직하게는 방지되는 소자 영역(3)과, 심지어는 스트레스 아래에서도 문제를 초래하지 않는 소자를 위한 반도체 소자 형성 영역(1)을 연결하기 위해 제공된다. 완충 영역(8)은 지지 영역(7)에 제공되지 않는다. 스트레스를 받는 것이 바람직하게는 방지되는 소자 영역(3)이 완충 영역(8)에 의해 사방으로 둘러싸이는 경우에, 스트레스를 받는 것이 바람직하게는 방지되는 소자 영역(3)과 심지어는 스트레스 아래에서도 문제를 초래하지 않는 소자를 위한 반도체 소자 형성 영역(1)을 전기적으로 연결하는 상호연결이 완충 영역(8)에 걸쳐서 놓이기 위해 형성된다. 이 상태에서, 반도체 장치(100)가 큰 스트레스를 받아서 트렌치(5)가 크게 팽창이나 수축할 때, 완충 영역(8)상에 형성된 상호연결은 이러한 팽창이나 수축을 감당할 수 없어서 단절될 우려가 있다. 그러나 제 2 실시예에서, 지지 영역(7)이 제공되어, 소자 영역(3)과 반도체 소자 형성 영 역(1) 양자를 연결하기 위한 상호연결이 지지 영역(7)상에 놓인다. 그러므로 상호연결은 스트레스에 의해 초래된 팽창이라 수축에 영향을 받지 않는다. 제 2 실시예의 구조의 신뢰도는 제 1 실시예의 신뢰도보다 더 높다. 도 3은 단 하나의 지지 영역(7)이 제공되는 예를 예시하지만, 다수의 지지 영역(7)이 제공되는 구조를 사용할 수 도 있다.
(제 3 실시예)
도 4는 본 발명의 제 3 실시예에 따른 반도체 장치(100)를 예시하는 횡단면도이다. 도 4는, 충전재(4)가 반도체 기판(10)의 표면상에 남아 있다는 점에서 도 2와 다르다. 이 경우, 반도체 장치(100)는 지지 영역(7)을 포함하고, 상호연결(미도시)이 지지 영역(7) 상에 제공된다. 본 실시예로부터 명백해지는 바와 같이, 충전재(4)는 보호성 필름(6)의 형성 시에 트렌치(5)에 매설될 수 도 있다.
(제 4 실시예)
도 5는 본 발명의 제 4 실시예에 따른 반도체 장치(100)를 예시하는 횡단면도이다. 트렌치(5)의 폭이 대략 10㎛ 내지 30㎛로 설정되는 경우에, 트렌치(5)는 충전재(4)로 완전히 채워질 필요가 없다. 트렌치(5)의 남은 공간은 보호성 필름(6)으로 채워질 수 도 있다. 대안적으로, 트렌치(5)의 폭이 30㎛ 내지 100㎛로 설정되는 경우에, 트렌치(5)의 내벽 표면이 충전재(4)와 보호성 필름(6)으로 보호되고, 원통형의 공동(9)이 최종 트렌치(5) 내부에 제공되는 도 6에 예시한 바와 같은 구조가 사용될 수 도 있다.
도 1은 본 발명의 제 1 실시예에 따른 반도체 장치를 예시하는 평면도이다.
도 2는 도 1의 라인(A-A)을 따라서 취한 반도체 장치를 예시하는 횡단면도이다.
도 3은 본 발명의 제 2 실시예에 따른 반도체 장치를 예시하는 평면도이다.
도 4는 본 발명의 제 3 실시예에 따른 반도체 장치를 예시하는 평면도이다.
도 5는, 트렌치의 폭이 10㎛ 내지 30㎛로 설정되는 경우에, 본 발명의 제 4 실시예에 따른 반도체 장치를 예시하는 횡단면도이다.
도 6은, 트렌치의 폭이 30㎛ 내지 100㎛로 설정되는 경우에, 본 발명의 제 4 실시예에 따른 반도체 장치를 예시하는 횡단면도이다.
[도면의 주요 부분에 대한 부호의 설명]
1: 반도체 소자 형성 영역 2: 스크라이브 영역
3:　소자 영역 4: 충전재
5: 트렌치 6: 보호성 필름
7: 지지 영역 8: 완충 영역

Claims (15)

  1. 반도체 기판;
    스트레스를 받는 것이 방지되며, 상기 반도체 기판의 중앙에 실질적으로 배치되는 소자 영역;
    상기 소자 영역 주위에 제공되고 트렌치와 상기 트렌치를 채우는 충전재(filler)를 포함하는 완충 영역; 및
    상기 완충 영역 주위에 제공되는 반도체 소자 형성 영역을 포함하며,
    상기 트렌치의 깊이는 상기 스트레스를 받는 것이 방지되는 소자 영역의 깊이보다 더 깊고, 상기 반도체 소자 형성 영역의 깊이보다 더 깊으며,
    상기 충전재의 영률(Young's modulus)은 상기 반도체 기판의 영률보다 더 낮은,
    반도체 장치.
  2. 반도체 기판;
    스트레스를 받는 것이 방지되며, 상기 반도체 기판의 중앙에 실질적으로 배치되는 소자 영역;
    상기 소자 영역 주위에 제공되고 트렌치와 상기 트렌치에 의해 둘러싸인 공동(hollow)을 포함하는 완충 영역; 및
    상기 완충 영역 주위에 제공되는 반도체 소자 형성 영역을 포함하며,
    상기 트렌치의 깊이는 상기 스트레스를 받는 것이 방지되는 소자 영역의 깊이보다 더 깊고, 상기 반도체 소자 형성 영역의 깊이보다 더 깊은,
    반도체 장치.
  3. 반도체 기판;
    스트레스를 받는 것이 방지되며, 상기 반도체 기판상에 형성되는 소자 영역;
    상기 소자 영역 주위에 제공되는 완충 영역; 및
    상기 완충 영역 주위에 제공되는 반도체 소자 형성 영역을 포함하는,
    반도체 장치.
  4. 청구항 3에 있어서, 상기 스트레스를 받는 것이 방지되는 소자 영역은 상기 반도체 기판의 중앙에 실질적으로 배치되는, 반도체 장치.
  5. 청구항 3에 있어서, 상기 완충 영역은 상기 스트레스를 받는 것이 방지되는 소자 영역을 사방으로 둘러싸는, 반도체 장치.
  6. 청구항 3에 있어서, 상기 완충 영역과 상기 스트레스를 받는 것이 방지되는 소자 영역 사이에 제공되는 지지 영역을 더 포함하는, 반도체 장치.
  7. 청구항 6에 있어서, 다수의 지지 영역을 더 포함하는, 반도체 장치.
  8. 청구항 3에 있어서, 상기 완충 영역은 트렌치와 상기 트렌치 내에 매설되는 충전재를 포함하는, 반도체 장치.
  9. 청구항 3에 있어서, 상기 완충 영역은 트렌치와 상기 트렌치에 의해 둘러싸인 공동을 포함하는, 반도체 장치.
  10. 청구항 8에 있어서, 상기 트렌치의 깊이는 상기 스트레스를 받는 것이 방지되는 소자 영역의 깊이보다 더 깊고, 상기 반도체 소자 형성 영역의 깊이보다 더 깊은, 반도체 장치.
  11. 청구항 8에 있어서, 상기 트렌치는 상기 반도체 기판을 통해 연장하는, 반도체 장치.
  12. 청구항 8에 있어서, 상기 충전재의 영률은 상기 반도체 기판의 영률보다 더 낮은, 반도체 장치.
  13. 청구항 8에 있어서, 상기 충전재는 폴리이미드, 에폭시 수지, 고무 및 실리콘 수지 중 어느 하나를 포함하는 소재를 포함하는, 반도체 장치.
  14. 청구항 9에 있어서, 상기 트렌치의 깊이는 상기 스트레스를 받는 것이 방지되는 소자 영역의 깊이보다 더 깊고, 상기 반도체 소자 형성 영역의 깊이보다 더 깊은, 반도체 장치.
  15. 청구항 9에 있어서, 상기 트렌치는 상기 반도체 기판을 통해 연장하는, 반도체 장치.
KR1020090061068A 2008-07-07 2009-07-06 반도체 장치 KR101599901B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2008-176958 2008-07-07
JP2008176958A JP5679626B2 (ja) 2008-07-07 2008-07-07 半導体装置

Publications (2)

Publication Number Publication Date
KR20100005678A true KR20100005678A (ko) 2010-01-15
KR101599901B1 KR101599901B1 (ko) 2016-03-04

Family

ID=41463725

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090061068A KR101599901B1 (ko) 2008-07-07 2009-07-06 반도체 장치

Country Status (5)

Country Link
US (1) US8933541B2 (ko)
JP (1) JP5679626B2 (ko)
KR (1) KR101599901B1 (ko)
CN (1) CN101626018B (ko)
TW (1) TWI471922B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9632622B2 (en) * 2009-07-16 2017-04-25 Apple Inc. Ground detection for touch sensitive device
TWI513452B (zh) * 2011-08-08 2015-12-21 Univ Ching Yun 精神狀態監控及警示方法及其裝置
US10522452B2 (en) 2011-10-18 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods for semiconductor devices including forming trenches in workpiece to separate adjacent packaging substrates
US9466666B2 (en) 2012-05-03 2016-10-11 Analog Devices Global Localized strain relief for an integrated circuit
JP6154582B2 (ja) * 2012-06-14 2017-06-28 ラピスセミコンダクタ株式会社 半導体装置およびその製造方法
CN104051501B (zh) * 2013-03-15 2017-03-01 台湾积体电路制造股份有限公司 集成电路的支撑结构
US9640456B2 (en) * 2013-03-15 2017-05-02 Taiwan Semiconductor Manufacturing Company Limited Support structure for integrated circuitry
WO2015037166A1 (ja) * 2013-09-11 2015-03-19 パナソニックＩｐマネジメント株式会社 半導体装置
US9786609B2 (en) 2013-11-05 2017-10-10 Analog Devices Global Stress shield for integrated circuit package
US9887165B2 (en) * 2014-12-10 2018-02-06 Stmicroelectronics S.R.L. IC with insulating trench and related methods
US20170309577A1 (en) * 2016-04-25 2017-10-26 Infineon Technologies Ag Method of manufacturing semiconductor devices
TWI609468B (zh) 2017-01-16 2017-12-21 欣興電子股份有限公司 封裝體裝置及其製造方法
JP2020047727A (ja) 2018-09-18 2020-03-26 キオクシア株式会社 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000022794A (ko) * 1998-09-24 2000-04-25 윤종용 반도체소자의 트렌치 소자 분리 방법
KR20070109113A (ko) * 2006-05-09 2007-11-15 주식회사 하이닉스반도체 반도체소자의 리세스 게이트 전극 구조 및 그 형성방법

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55123148A (en) * 1979-03-16 1980-09-22 Toshiba Corp Manufacturing method of semiconductor device
US4654120A (en) * 1985-10-31 1987-03-31 International Business Machines Corporation Method of making a planar trench semiconductor structure
US5098856A (en) * 1991-06-18 1992-03-24 International Business Machines Corporation Air-filled isolation trench with chemically vapor deposited silicon dioxide cap
JPH0837230A (ja) * 1994-07-21 1996-02-06 Mitsubishi Electric Corp 半導体集積回路装置及びその製造方法
TW311242B (en) * 1996-12-12 1997-07-21 Winbond Electronics Corp Die seal structure with trench and manufacturing method thereof
DE19811604B4 (de) * 1997-03-18 2007-07-12 Kabushiki Kaisha Toshiba, Kawasaki Halbleitervorrichtung
JP2000183149A (ja) * 1998-12-10 2000-06-30 Sanyo Electric Co Ltd 半導体装置
US6690074B1 (en) * 1999-12-10 2004-02-10 Fillfactory Radiation resistant semiconductor device structure
JP4295927B2 (ja) * 2001-04-23 2009-07-15 株式会社東芝 不揮発性半導体記憶装置の製造方法
FR2826179A1 (fr) * 2001-06-14 2002-12-20 St Microelectronics Sa Tranchee d'isolement profonde et procede de realisation
JP2003158205A (ja) * 2001-11-26 2003-05-30 Hitachi Ltd 半導体装置及び製造方法
JP2003174082A (ja) * 2001-12-06 2003-06-20 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6939736B2 (en) * 2003-07-31 2005-09-06 Texas Instruments Incorporated Ideal operational amplifier layout techniques for reducing package stress and configurations therefor
JP4340578B2 (ja) * 2004-04-09 2009-10-07 富士通株式会社 部品実装基板及び部品実装構造
JP5046529B2 (ja) * 2005-02-25 2012-10-10 株式会社半導体エネルギー研究所 半導体装置
KR20070057576A (ko) * 2005-12-02 2007-06-07 주식회사 하이닉스반도체 반도체 소자의 변형된 얕은 트렌치 소자 분리 형성 방법
JP4613852B2 (ja) * 2006-02-24 2011-01-19 ソニー株式会社 電子デバイス
TW200829626A (en) * 2006-09-21 2008-07-16 Jsr Corp Silicone resin composition and method for forming trench isolation
JP5431638B2 (ja) * 2006-10-27 2014-03-05 ローム株式会社 半導体集積回路
JP5132928B2 (ja) * 2006-12-25 2013-01-30 パナソニック株式会社 半導体装置
US7488659B2 (en) * 2007-03-28 2009-02-10 International Business Machines Corporation Structure and methods for stress concentrating spacer
JP2009032967A (ja) * 2007-07-27 2009-02-12 Toshiba Corp 半導体装置及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000022794A (ko) * 1998-09-24 2000-04-25 윤종용 반도체소자의 트렌치 소자 분리 방법
KR20070109113A (ko) * 2006-05-09 2007-11-15 주식회사 하이닉스반도체 반도체소자의 리세스 게이트 전극 구조 및 그 형성방법

Also Published As

Publication number Publication date
CN101626018A (zh) 2010-01-13
JP5679626B2 (ja) 2015-03-04
JP2010016296A (ja) 2010-01-21
CN101626018B (zh) 2014-05-07
US20100001377A1 (en) 2010-01-07
US8933541B2 (en) 2015-01-13
KR101599901B1 (ko) 2016-03-04
TWI471922B (zh) 2015-02-01
TW201009907A (en) 2010-03-01

Similar Documents

Publication Publication Date Title
KR101599901B1 (ko) 반도체 장치
US20060220147A1 (en) Isolation structure configurations for modifying stresses in semiconductor devices
US8791562B2 (en) Stack package and semiconductor package including the same
KR100636580B1 (ko) 반도체 가속도 센서 장치 및 그것을 제조하는 방법
EP2154713B1 (en) Method for manufacturing a sensor device with a stress relief layer
KR20080102815A (ko) 증가된 결합 신뢰성을 갖는 반도체 패키지 및 그 제조 방법
US20150123256A1 (en) Stress shield for integrated circuit package
KR100679684B1 (ko) 외곽에 보호층이 형성된 웨이퍼 레벨 반도체 소자 제조방법
US9799626B2 (en) Semiconductor packages and other circuit modules with porous and non-porous stabilizing layers
CN105529310A (zh) 具有拥有低弹性模量材料的电绝缘结构的电子模块
US9242856B2 (en) Microchip with blocking apparatus
KR970007840B1 (ko) 반도체 장치
US6822318B2 (en) Stress isolating die attach structure and method
JP5651057B2 (ja) 半導体装置および半導体装置の製造方法
CN215869349U (zh) 具有传感器的晶片级芯片尺寸封装器件
US9905536B2 (en) Semiconductor device
JP5772179B2 (ja) 半導体装置
JP2019153619A (ja) 半導体装置
JP2019046825A (ja) 半導体装置
US11443958B2 (en) Semiconductor device and corresponding method
JP2011009604A (ja) 半導体装置及び半導体装置の製造方法
JP2007250664A (ja) 半導体装置
JP2007042702A (ja) 半導体装置
JP4466057B2 (ja) 半導体装置
KR20160070514A (ko) 센서 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
FPAY Annual fee payment

Payment date: 20190201

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20200205

Year of fee payment: 5