TWI471922B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI471922B
TWI471922B TW98122423A TW98122423A TWI471922B TW I471922 B TWI471922 B TW I471922B TW 98122423 A TW98122423 A TW 98122423A TW 98122423 A TW98122423 A TW 98122423A TW I471922 B TWI471922 B TW I471922B
Authority
TW
Taiwan
Prior art keywords
region
stress
semiconductor
semiconductor device
trench
Prior art date
Application number
TW98122423A
Other languages
English (en)
Other versions
TW201009907A (en
Inventor
Shinjiro Kato
Jun Osanai
Original Assignee
Seiko Instr Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instr Inc filed Critical Seiko Instr Inc
Publication of TW201009907A publication Critical patent/TW201009907A/zh
Application granted granted Critical
Publication of TWI471922B publication Critical patent/TWI471922B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Element Separation (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Measuring Fluid Pressure (AREA)

Description

半導體裝置
本發明係有關能夠抑制於半導體裝置之封裝過程期間所造成之特性改變的半導體裝置。
形成於晶圓上之半導體裝置經由切割(dicing)製程而被切開且分割成晶片，而被組裝成封裝組件。在藉由樹脂及熱處理之密封的封裝製程期間，應力從封裝組件而被施加於半導體晶片，其造成半導體裝置的翹曲，而半導體裝置的特性被測量於該半導體裝置的封裝組裝之後。由於翹曲之故，半導體裝置之所測量到的特性可能和在晶圓上所測量到之半導體裝置的電氣特性有偏差。關於用以使應力弛緩的方法，到目前為止已經有提出包含形成溝槽於劃線區域中，藉以用晶圓形態的方式來使應力弛緩的方法，如同在JP 2003-332270 A中所揭示者。
然而，在如上所述之此種方法中，僅以晶圓形態的方式來獲得應力弛緩的效果，而且其已經出現在切割製程之後，並不能夠期望以晶片形態的方式來應力弛緩。
本發明之目的在於提供一種半導體裝置，其能夠使在封裝製程期間所造成之半導體晶片上的應力弛緩，並且在封裝製程之前和之後具有小的特性改變。
為了解決上述問題，本發明運用下面的手段。
依據本發明，提供有一種半導體裝置，其包含：元件區域，係防止接收到應力，且係形成在半導體基板上；緩衝區域，係設置在防止接收到應力之該元件區域的周圍；及半導體元件形成區域，係設置在該緩衝區域的周圍。
提供半導體裝置，其中，防止接收到應力之該元件區域係實質上配置於半導體基板的中央。
提供半導體裝置，其中：緩衝區域包含溝槽及埋置於該溝槽內之填料和被該溝槽所包圍之空洞(hollow)的其中一者；及該溝槽具有比防止接收到應力之該元件區域的深度更大，以及比該半導體元件形成區域之深度更大的深度。
提供半導體裝置，其中，該填料包含具有比該半導體基板之楊氏模數更小的楊氏模數之材料。
形成於晶圓上之半導體裝置的特性與組裝於封裝組件中之半導體裝置的特性間之差異係由於下面之原因所造成的，在封裝製程中被使用來密封半導體晶片之樹脂在後續的熱處理期間經歷熱膨脹或熱收縮，藉此，拉張應力或壓縮應力被施加於半導體晶片，對元件添加諸如高壓電阻(piezoresistance)之額外電阻。依據本發明，緩衝區域係形成在電路特別要求準確度之元件的周圍，藉此，緩衝區域吸收來自封裝組件的應力，能夠抑制半導體裝置在封裝製程之前和之後的特性改變。
下面將參照附圖來說明使本發明具體化之較佳模式。
(第一實施例)
圖1為顯示依據本發明第一實施例之半導體裝置100的平面視圖。在圖1中，半導體裝置100包含：半導體元件形成區域1，應力從特性的觀點對半導體元件形成區域1引起些許影響；劃線區域2；元件區域3，其特別要求準確度，且在封裝製程期間較佳防止接收到應力；以及緩衝區域8，用以使應力弛緩。舉例來說，電流鏡電路為一電路，其中，流經兩個電流路徑之電流藉由利用同量的電流流動於該對P-通道MOS電晶體之各者中而作用為彼此相等。如上所述之這樣的成對電晶體需要具有彼此有些許差異的特性，且因此希望被形成於上述較佳防止接收到應力的元件區域3之內。
依據本發明的第一實施例，做成兩個分開區域之配置，使得易受應力而改變它們的特性之元件被配置在較佳防止接收到應力的元件區域3之內，而且很難受應力而改變它們的特性之元件被配置在半導體元件形成區域1之內。除此之外，較佳防止接收到應力的元件區域3係配置在晶片的中央，緩衝區域8係形成在元件區域3的周圍，且半導體元件形成區域1更被形成在緩衝區域8的周圍。此配置的理由是因為，當較佳防止接收到應力的元件區域3係配置在晶片的中央時，應力的影響比元件區域3係配置在半導體裝置100之周邊的情況較不影響元件區域3。圖2為顯示沿圖1之直線A-A所取出之半導體裝置100的剖面視圖。較佳防止接收到應力的元件區域3和半導體元件形成區域1係形成在半導體基板10的表面上，緩衝區域8係設置在元件區域3與半導體元件形成區域1之間，緩衝區域8包含從半導體基板10的表面挖進其內部中之溝槽5，及填充該溝槽5或對應於溝槽5內之空間的空洞9之填料4，具有低的楊氏模數之填料4佔住溝槽5，矽之楊氏模數約為110GPa，希望被埋置入溝槽5內之材料具有比矽之楊氏模數更低的楊氏模數。因此，諸如聚醯亞胺、環氧樹脂、橡膠及矽氧樹脂之彈性材料係適合用於該材料。應該注意到，聚醯亞胺、環氧樹脂和橡膠分別具有3到5GPa、2.6到3GPa、和0.01到0.1Gpa的楊氏模數。
除此之外，希望溝槽5的深度大於半導體元件形成區域1和較佳防止接收到應力的元件區域3之元件形成深度。可能有使用一種結構，其中，溝槽5延伸穿過半導體基板10，並且較佳防止接收到應力的元件區域3和半導體元件形成區域1係經由埋置入溝槽5內之填料4而彼此互相接合。應該注意到，形成於半導體裝置100之最上層表面的膜為保護膜6，並且類似於填料4之情況，希望保護膜6係由彈性材料所做的。形成於較佳防止接收到應力的元件區域3內之諸元件和形成於周圍的半導體元件形成區域1內之諸元件係經由互連部(未顯示出)而彼此互相電連接。該互連部係配置成位於橫越過埋置入溝槽5內之填料4的表面上。在溝槽5並未埋置有填料4但具有空間做為空洞9之情況中，那些元件也可以藉由形成互連部於保護膜6之背面上而彼此互相電連接。
有了上述結構，從覆蓋於封裝製程中之密封樹脂而被施加於半導體裝置上的應力係經由緩衝區域8的變形而被吸收。結果，抑制半導體裝置由於應力而翹曲。因此，抑制配置於較佳防止接收到應力的元件區域3內之諸元件的特性改變變成可能。
(第二實施例)
圖3為顯示依據本發明第二實施例之半導體裝置100的平面視圖，半導體裝置100包含：用於甚至在應力下也不致產生問題之元件的半導體元件形成區域1；劃線區域2；用於特別要求準確度且在封裝製程期間較佳防止接收到應力之元件的元件區域3；用以使應力弛緩之緩衝區域8；以及支撐區域7。
在第二實施例中，類似於第一實施例，較佳防止接收到應力的元件區域3也被配置在半導體裝置100的中央，並且也藉由緩衝區域8而與周圍的半導體元件形成區域1隔開。然而，支撐區域7被設置來連接較佳防止接收到應力的元件區域3和用於甚至在應力下也不致產生問題之元件的半導體元件形成區域1，緩衝區域8不被設置在支撐區域7中。在較佳防止接收到應力的元件區域3的四周均被緩衝區域8所包圍的情況中，用來電連接較佳防止接收到應力的元件區域3和用於甚至在應力下也不致產生問題之元件的半導體元件形成區域1之互連部被形成，以便位於橫越過緩衝區域8上。在此狀態下，當半導體裝置100接收到如此大的應力，以致於溝槽5大大地膨脹或收縮時，會有形成於緩衝區域8上之互連部無法支承膨脹或收縮而斷開。然而，在第二實施例中，設置支撐區域7，並且用來連接元件區域3和半導體元件形成區域1兩者之互連部位於支撐區域7上。因此，互連部不會受到由於應力所造成之膨脹或收縮的影響。第二實施例之結構具有比第一實施例之可靠性更高的可靠性。圖3例舉一實例，其中，僅設置一個支撐區域7，但是，也可以使用其中設置有多個支撐區域7的結構。
(第三實施例)
圖4為顯示依據本發明第三實施例之半導體裝置100的剖面視圖。圖4和圖2的不同在於填料4係留在半導體基板10的表面上。在此情況中，半導體裝置100包含支撐區域7及設置在支撐區域7上之互連部(未顯示出)。如同從此實施例所明顯呈現者，填料4可以在形成保護膜6之時被埋置入溝槽5中。
(第四實施例)
圖5為顯示依據本發明第四實施例之半導體裝置100的剖面視圖。在溝槽5的寬度被設定為約10到30μm的情況中，溝槽5並不需要完全填充以填料4，溝槽5中剩餘的空間可以填充以保護膜6。替換地，在溝槽5的寬度被設定為30到100μm的情況中，可以使用如圖6中所例舉之這樣的結構，其中，溝槽5的內壁表面被填料4和保護膜6所保護，且具有圓筒形形狀的空洞9係設置在結果的溝槽5之內部中。
1．．．半導體元件形成區域
2．．．劃線區域
3．．．元件區域
4．．．填料
5．．．溝槽
6．．．保護膜
7．．．支撐區域
8．．．緩衝器區域
9．．．空洞
10．．．半導體基板
100．．．半導體裝置
在伴隨的圖式中：
圖1係顯示依據本發明第一實施例之半導體裝置的平面視圖；
圖2係顯示沿圖1之直線A-A所取出之半導體裝置的剖面視圖；
圖3係顯示依據本發明第二實施例之半導體裝置的平面視圖；
圖4係顯示依據本發明第三實施例之半導體裝置的剖面視圖；
圖5係顯示依據本發明第四實施例之半導體裝置的剖面視圖，在溝槽的寬度被設定為10到30μm的情況中；以及
圖6係顯示依據本發明第四實施例之半導體裝置的剖面視圖，在溝槽的寬度被設定為30到100μm的情況中。
1．．．半導體元件形成區域
2．．．劃線區域
3．．．元件區域
8．．．緩衝器區域
100．．．半導體裝置

Claims (2)

  1. 一種半導體裝置，包括：半導體基板；元件區域，其係防止接收到應力，且其係實質上配置於該半導體基板的中央；電流鏡電路，其具有流動於形成在該元件區域上之成對MOS電晶體之各者中之相同的電流，該相同的電流係受到應力而改變；緩衝區域，其係設置在該元件區域的周圍，且包含溝槽及填充該溝槽之填料；半導體元件形成區域，其係設置在該緩衝區域的周圍；以及形成在該半導體元件形成區域上之不受該應力影響的半導體元件，其中，該溝槽具有比防止接收到應力之該元件區域的深度更大，以及比該半導體元件形成區域之深度更大的深度，且其中，該填料具有比該半導體基板之楊氏模數更小的楊氏模數。
  2. 一種半導體裝置，包括：半導體基板；元件區域，其係防止接收到應力，且其係實質上配置於該半導體基板的中央；電流鏡電路，其具有流動於形成在該元件區域上之成 對MOS電晶體之各者中之相同的電流，該相同的電流係受到應力而改變；緩衝區域，其係設置在該元件區域的周圍，且包含溝槽及被該溝槽所包圍之空洞；半導體元件形成區域，其係設置在該緩衝區域的周圍；以及形成在該半導體元件形成區域上之不受該應力影響的半導體元件，其中，該溝槽具有比防止接收到應力之該元件區域的深度更大，以及比該半導體元件形成區域之深度更大的深度。
TW98122423A 2008-07-07 2009-07-02 半導體裝置 TWI471922B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008176958A JP5679626B2 (ja) 2008-07-07 2008-07-07 半導体装置

Publications (2)

Publication Number Publication Date
TW201009907A TW201009907A (en) 2010-03-01
TWI471922B true TWI471922B (zh) 2015-02-01

Family

ID=41463725

Family Applications (1)

Application Number Title Priority Date Filing Date
TW98122423A TWI471922B (zh) 2008-07-07 2009-07-02 半導體裝置

Country Status (5)

Country Link
US (1) US8933541B2 (zh)
JP (1) JP5679626B2 (zh)
KR (1) KR101599901B1 (zh)
CN (1) CN101626018B (zh)
TW (1) TWI471922B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9632622B2 (en) * 2009-07-16 2017-04-25 Apple Inc. Ground detection for touch sensitive device
TWI513452B (zh) * 2011-08-08 2015-12-21 Univ Ching Yun 精神狀態監控及警示方法及其裝置
US10522452B2 (en) * 2011-10-18 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods for semiconductor devices including forming trenches in workpiece to separate adjacent packaging substrates
US9466666B2 (en) 2012-05-03 2016-10-11 Analog Devices Global Localized strain relief for an integrated circuit
JP6154582B2 (ja) * 2012-06-14 2017-06-28 ラピスセミコンダクタ株式会社 半導体装置およびその製造方法
CN104051501B (zh) * 2013-03-15 2017-03-01 台湾积体电路制造股份有限公司 集成电路的支撑结构
US9640456B2 (en) * 2013-03-15 2017-05-02 Taiwan Semiconductor Manufacturing Company Limited Support structure for integrated circuitry
WO2015037166A1 (ja) * 2013-09-11 2015-03-19 パナソニックＩｐマネジメント株式会社 半導体装置
US9786609B2 (en) 2013-11-05 2017-10-10 Analog Devices Global Stress shield for integrated circuit package
US9887165B2 (en) 2014-12-10 2018-02-06 Stmicroelectronics S.R.L. IC with insulating trench and related methods
US20170309577A1 (en) * 2016-04-25 2017-10-26 Infineon Technologies Ag Method of manufacturing semiconductor devices
TWI609468B (zh) 2017-01-16 2017-12-21 欣興電子股份有限公司 封裝體裝置及其製造方法
JP2020047727A (ja) 2018-09-18 2020-03-26 キオクシア株式会社 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55123148A (en) * 1979-03-16 1980-09-22 Toshiba Corp Manufacturing method of semiconductor device
US6300223B1 (en) * 1996-12-12 2001-10-09 Winbond Electronics Corp. Method of forming die seal structures having substrate trenches
US20050224252A1 (en) * 2004-04-09 2005-10-13 Fujitsu Limited Component mounting substrate and structure

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4654120A (en) * 1985-10-31 1987-03-31 International Business Machines Corporation Method of making a planar trench semiconductor structure
US5098856A (en) * 1991-06-18 1992-03-24 International Business Machines Corporation Air-filled isolation trench with chemically vapor deposited silicon dioxide cap
JPH0837230A (ja) * 1994-07-21 1996-02-06 Mitsubishi Electric Corp 半導体集積回路装置及びその製造方法
DE19811604B4 (de) * 1997-03-18 2007-07-12 Kabushiki Kaisha Toshiba, Kawasaki Halbleitervorrichtung
KR100297737B1 (ko) * 1998-09-24 2001-11-01 윤종용 반도체소자의 트렌치 소자 분리 방법
JP2000183149A (ja) * 1998-12-10 2000-06-30 Sanyo Electric Co Ltd 半導体装置
US6690074B1 (en) * 1999-12-10 2004-02-10 Fillfactory Radiation resistant semiconductor device structure
JP4295927B2 (ja) * 2001-04-23 2009-07-15 株式会社東芝 不揮発性半導体記憶装置の製造方法
FR2826179A1 (fr) * 2001-06-14 2002-12-20 St Microelectronics Sa Tranchee d'isolement profonde et procede de realisation
JP2003158205A (ja) * 2001-11-26 2003-05-30 Hitachi Ltd 半導体装置及び製造方法
JP2003174082A (ja) * 2001-12-06 2003-06-20 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6939736B2 (en) * 2003-07-31 2005-09-06 Texas Instruments Incorporated Ideal operational amplifier layout techniques for reducing package stress and configurations therefor
JP5046529B2 (ja) * 2005-02-25 2012-10-10 株式会社半導体エネルギー研究所 半導体装置
KR20070057576A (ko) * 2005-12-02 2007-06-07 주식회사 하이닉스반도체 반도체 소자의 변형된 얕은 트렌치 소자 분리 형성 방법
JP4613852B2 (ja) * 2006-02-24 2011-01-19 ソニー株式会社 電子デバイス
KR101204663B1 (ko) * 2006-05-09 2012-11-26 에스케이하이닉스 주식회사 반도체소자의 리세스 게이트 전극 구조 및 그 형성방법
CN101516970B (zh) * 2006-09-21 2013-04-24 Jsr株式会社 有机硅树脂组合物和沟槽隔离的形成方法
JP5431638B2 (ja) * 2006-10-27 2014-03-05 ローム株式会社 半導体集積回路
JP5132928B2 (ja) * 2006-12-25 2013-01-30 パナソニック株式会社 半導体装置
US7488659B2 (en) * 2007-03-28 2009-02-10 International Business Machines Corporation Structure and methods for stress concentrating spacer
JP2009032967A (ja) * 2007-07-27 2009-02-12 Toshiba Corp 半導体装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55123148A (en) * 1979-03-16 1980-09-22 Toshiba Corp Manufacturing method of semiconductor device
US6300223B1 (en) * 1996-12-12 2001-10-09 Winbond Electronics Corp. Method of forming die seal structures having substrate trenches
US20050224252A1 (en) * 2004-04-09 2005-10-13 Fujitsu Limited Component mounting substrate and structure

Also Published As

Publication number Publication date
JP5679626B2 (ja) 2015-03-04
CN101626018B (zh) 2014-05-07
KR101599901B1 (ko) 2016-03-04
TW201009907A (en) 2010-03-01
CN101626018A (zh) 2010-01-13
US20100001377A1 (en) 2010-01-07
US8933541B2 (en) 2015-01-13
KR20100005678A (ko) 2010-01-15
JP2010016296A (ja) 2010-01-21

Similar Documents

Publication Publication Date Title
TWI471922B (zh) 半導體裝置
US7901971B2 (en) Method for manufacturing a sensor device with a stress relief layer
KR101336569B1 (ko) 증가된 결합 신뢰성을 갖는 반도체 패키지 및 그 제조 방법
US10256300B2 (en) Semiconductor device
JP5935352B2 (ja) Ｓｏｎ構造を有する物理量センサの製造方法。
US7651891B1 (en) Integrated circuit package with stress reduction
US10317211B2 (en) Robust inertial sensors
US9786609B2 (en) Stress shield for integrated circuit package
US20210384107A1 (en) Semiconductor device and a manufacturing method thereof
US10461151B2 (en) Localized strain relief for an integrated circuit
JP6511695B2 (ja) 半導体装置およびその製造方法
US6519844B1 (en) Overmold integrated circuit package
CN106553991A (zh) 对热机械应力敏感度降低的半导体材料的密封器件
JP3772078B2 (ja) 半導体装置及び半導体装置搭載用配線基板
US9242856B2 (en) Microchip with blocking apparatus
US20170057810A1 (en) Strain Reduction and Sensing on Package Substrates
TW201836115A (zh) 半導體裝置及其製造方法
KR20110068489A (ko) 웨이퍼 레벨 칩 스케일 패키지 및 그 제조 방법
US20140260650A1 (en) Silicon plate in plastic package
JP2011009604A (ja) 半導体装置及び半導体装置の製造方法
US11443958B2 (en) Semiconductor device and corresponding method
KR20160070514A (ko) 센서 패키지 및 그 제조 방법
JP4466057B2 (ja) 半導体装置
CN113903711A (zh) 具有传感器的晶片级芯片尺寸封装件
JP2011106841A (ja) センサーユニットおよびその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees