CN105529310A - 具有拥有低弹性模量材料的电绝缘结构的电子模块 - Google Patents

具有拥有低弹性模量材料的电绝缘结构的电子模块 Download PDF

Info

Publication number
CN105529310A
CN105529310A CN201510667609.9A CN201510667609A CN105529310A CN 105529310 A CN105529310 A CN 105529310A CN 201510667609 A CN201510667609 A CN 201510667609A CN 105529310 A CN105529310 A CN 105529310A
Authority
CN
China
Prior art keywords
electronic
chip
elastic modulus
electronic module
low elastic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510667609.9A
Other languages
English (en)
Inventor
M.丁克尔
T.扎尔米嫩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN105529310A publication Critical patent/CN105529310A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0373—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0141—Liquid crystal polymer [LCP]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/015—Fluoropolymer, e.g. polytetrafluoroethylene [PTFE]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明涉及具有拥有低弹性模量材料的电绝缘结构的电子模块。电子模块（150）具有：至少一个电子芯片（152）；封装结构（154），所述至少一个电子芯片（152）至少部分地封装在所述封装结构中；用于导电接触至少一个电子芯片（152）的导电结构（156）；和电绝缘结构（158、160），所述电绝缘结构至少部分地由具有低弹性模量的材料来构造；其中弹性模量的值在-40℃和+150℃之间的温度范围中的变化最高为10GPa。

Description

具有拥有低弹性模量材料的电绝缘结构的电子模块
技术领域
不同的实施方式总体上涉及一种电子模块、一种电子装置和一种用于制造至少一个电子模块的方法。
背景技术
电子模块可以具有一个或多个电子芯片，所述电子芯片例如被封装在封装结构中并且可以通过导电接触与电子外围设备连接。
然而，如果这样的电子模块遭受温度循环，则这样的电子模块的损坏能够发生。
发明内容
可以得出对以下电子模块的需要，该电子模块相对于温度波动是鲁棒的。
根据一个示例性的实施例，提供一种电子模块，其具有至少一个电子芯片、封装结构、用于导电地接触至少一个电子芯片的导电结构和电绝缘结构，其中该至少一个电子芯片至少部分地被封装在该封装结构中，该电绝缘结构至少部分地由具有低的弹性模量的材料构造，其中弹性模量的值在-40℃和+150℃之间的温度范围中的变化最高为10GPa（千兆帕斯卡，其中1GPa＝109kgm-1s-2）。
根据另一个示例性的实施例，实现一种电子装置，该电子装置具有至少一个具有上述特征的电子模块和电子外围设备，在该电子外围设备上安装有该至少一个电子模块，使得至少一个电子芯片借助导电结构与电子外围设备导电耦合。
根据又另一个示例性的实施例，提供一种用于制造电子模块的方法，其中在该方法中至少一个电子芯片至少部分地利用封装结构来封装，用于导电接触至少一个电子芯片的导电结构被构造并且电绝缘结构至少部分地由具有低弹性模量的材料来构造，其中弹性模量的值在-40℃和+150℃之间的温度范围中的变化最高为10GPa。
根据一个示例性的实施例，在电子模块中，模块或封装件的电绝缘结构部分地或完全由具有低弹性模量或杨氏模量的材料来构造。这样的材料是有弹性的或可弯曲的并且因此允许：温度即使在电子模块的极冷的运行温度和极热的运行温度之间的范围中波动，特别是保护电子模块和电子外围设备之间的电接触连接以免不期望的断裂或其他机械损坏，其中电子模块安装在电子外围设备上。明显地，电绝缘结构的低弹性模量的特性平衡机械应力，该机械应力在重复的温度循环的情况下又总是对电子模块或其与电子外围设备的连接部位产生影响。根据一个示例性的实施例，具有低弹性模量（特别是相对于相应的普遍使用的材料、如FR-4、即树脂玻璃纤维混合物低）的材料具有其他有利的特性，在例如针对汽车和其他应用从-40℃（即在冬天低的温度）到+150℃（即在夏天在高负载的情况下的运行温度）的典型运行温度范围上弹性模量或杨氏模量的值的改变没有经历过大于10Gpa。由此，不仅在静态的很低或很高的温度的情况下，而且在经常的和广泛的温度循环期间，电子模块特别是在与电子外围设备的电耦合部分上可靠地被保护以免断裂形成或其他机械损坏，其中电子模块在运行中可以安装在该电子外围设备上。这样的电子模块因此具有高的可靠性和好的电子性能。
在本发明的上下文中，表达“具有低弹性模量的材料”特别是可以表示一种材料，该材料的弹性模量小于FR-4的弹性模量。换句话说，具有低弹性模量的材料可以比常规为电子模块或封装件所使用的FR-4材料具有更大弹性或机械更软的特性。具有低弹性模量的材料应该适合于，在由于电子模块的运行范围中的温度循环造成的机械负荷产生的影响下促进电子模块的不同组件之间的平衡运动并且由此禁止热引起的损坏（特别是断裂形成）。
如果变化性在整个提及的温度范围上小于3GPa，则上述效应特别强地形成。根据一个示例性的实施例，弹性模量的值在所提及的温度范围中的变化可以在2GPa和3GPa之间。由此在热负荷的情况下实际上可以完全排除不期望的断裂形成。
根据一个示例性的实施例，具有低弹性模量的材料可以在-40℃的情况下具有最高16GPa的弹性模量的绝对值。具有低弹性模量的材料的选择（使得即使在典型的运行温度的下部范围处不超过16GPa的值）引起，即使在特别关键的低温下电子模块可以无需担忧与电子外围设备的无缺点的电耦合特性的损耗的情况下来运行，其中在关键的低温的情况下电子模块的易断裂性已经证实为特别严重的。如果具有低弹性模量的材料的弹性模量的值在-40℃的情况下还总是最高为16GPa，则该材料本身在低的温度范围中（即在-40℃的情况下）具有足够的弹性，以便平衡机械应力和提高可靠性。
根据一个示例性的实施例，具有低弹性模量的材料可以在-40℃和+150℃之间的整个温度范围中具有最高5GPa的弹性模量的绝对值。已经表明，在杨氏模量的变化性在整个典型的运行范围上不大于5GPa的情况下电子模块的寿命可以显著地被提高。这样的电子模块不仅可靠地、而且超过特别高的时间段地抵抗住经常的温度循环。
需要指出，电绝缘结构的材料的低的变化性或绝对值或者可以分别涉及所有三个空间方向（因此可以涉及具有各向同性的弹性模量的材料），但是也可以涉及具有各向异性的弹性模量的材料。在最后的情况下，根据示例性的实施例特别有利的是，材料中的低弹性模量的特性同样在电子模块的安装平面中被实现。
根据一个示例性的实施例，具有低弹性模量的材料可以是无玻璃纤维的。这可以正面地影响于是好地突出的弹性特性和适当的热膨胀。虽然在特定的实施例中具有低弹性模量的材料也可以具有玻璃纤维，但是根据其他实施例能够优选的是，设置具有低弹性模量的无玻璃纤维的材料，以便由此减小刚性并且在热失配的情况下进一步促进平衡运动的能力。
根据一个示例性的实施例，具有低弹性模量的材料可以在温度荷载的情况下具有弹性的、特别是橡胶弹性的特性。由此可以促进或居间协调电子模块的组件之间的平衡运动以用于减少热失配。
根据一个示例性的实施例，具有低弹性模量的材料可以选自以下组，该组由TaconicsTSM-DS3、Taconics快速胶片（Fastfilm）、PanasonicLCPR-F705T和Rogers3003组成。可以的是，具有低弹性模量的材料具有特氟龙（聚四氟乙烯）。所有这些提及的材料具有以下优点，在-40℃的情况下具有低于16GPa的低弹性模量，同时在-40℃到+150℃的整个关键的温度范围上示出最高10GPa的变化性并且同时具有足够适当的热膨胀系数。因此所选择的材料特别好地适合作为具有低弹性模量的材料。
根据一个示例性的实施例，电绝缘结构可以具有由具有低弹性模量的材料构成的层。该层可以是平坦的并且可以是连续的或被结构化的。
根据一个示例性的实施例，电子模块可以被构造为球栅阵列（BGA）模块，特别是被构造为嵌入式晶片级球栅阵列（eWLB）模块。已经表明，在BGA模块的情况下或在eWLB模块的情况下在将BGA模块或eWLB模块安装在作为电子外围设备的印刷电路板上时断裂形成的易发性是特别关键的并且可以特别有效地通过在此描述的关于具有低弹性模量的材料的措施来克制。
根据一个示例性的实施例，导电结构和电绝缘结构可以形成层压塑料层序列（Laminatschichtenfolge），在该层压塑料层序列的一个主面上布置有至少部分封装的至少一个电子芯片并且在该层压塑料层序列的另外的主面处电子模块能安装或被安装在电子外围设备上。电绝缘结构和导电结构可以由交替导电和介电的层序列构成，该层序列可以附加地具有中间接触。已经证实，特别是在基于层压塑料的电子模块或封装件中，其中在被封装的电子芯片和电子外围设备之间布置有由导电结构和电绝缘结构构成的层序列，电绝缘结构至少部分由具有低弹性模量的材料构成的设计可以明显提高相对于温度循环的鲁棒性和电子模块的寿命。明显地，由温度循环所导致的机械应力可以通过具有低弹性模量的材料的足够弹性的特性来降低，该机械应力与电子模块的组件的不同形成的热膨胀相关。
根据一个示例性的实施例，电绝缘结构除了由具有低弹性模量的材料构成的区段之外还具有由具有（相较于此）更高的弹性模量的其他材料构成的其他区段。具有相比较更高的弹性模量的材料可以是树脂玻璃纤维混合物、特别是FR-4。换句话说，电绝缘结构可以被构造为具有不同的介电材料的结构。在此，具有较低弹性模量的材料用于提供柔韧性或弹性，以便能够平衡地或转移地影响与温度变化相关的机械应力。另一方面，可以设置较高鲁棒性或硬度的材料，该较高的鲁棒性或硬度允许层压塑料层序列即使在不利的外部条件下具有相对于损坏足够高的机械稳定性和鲁棒性。在由具有低的与较高的弹性模量的材料构成的电绝缘结构的混合物的情况下可以部分地进而局部定义地实现较高弹性的区域和较高鲁棒性的区域，以便实现柔韧性与刚度之间的均衡。
根据一个示例性的实施例，具有较高弹性模量的其他材料的至少一部分可以布置在一方面至少部分封装的至少一个电子芯片和另一方面具有低弹性模量的材料之间。通过该设计，具有低弹性模量的材料可以特别近地被引导到一方面电子模块/封装件和另一方面电子外围设备（特别是PCB）之间的电气界面上，以便在该特别无抵抗力的部位处在温度荷载的情况下保护位于那里的（特别是通过焊接连接的）电耦合以免不期望的损坏和断裂形成。同时，靠近电子芯片布置的具有较高弹性模量或较高机械硬度或鲁棒性的材料可以赋予作为整体的电子模块好的稳定性并且特别是保护敏感的电子芯片。
根据一个示例性的实施例，电子模块可以具有至少一个至少部分封装在封装结构中的用于将至少一个电子芯片的上侧上的至少一个芯片焊盘与至少一个电子芯片的下侧上的导电结构导电耦合的接合线。在这样的设计中，接合线将电子芯片的特别是上侧的有效面与至少一个电子芯片的下侧上的导电结构连接，其中接合线与至少一个电子芯片共同地被封装在封装结构中。
根据另一个示例性的实施例，具有低弹性模量的材料的至少一部分可以布置在一方面至少部分封装的至少一个电子芯片和另一方面具有较高弹性模量的其他材料之间。具有较低弹性模量的材料在电绝缘结构的朝向电子芯片的末端处的布置特别在这样的封装架构中是有利的，即在所述封装架构中应该担忧电子芯片的下侧上的电接触处的断裂形成的风险，特别是在倒装芯片架构的情况下。在该情况下，具有低弹性模量的材料的较软的、较可变形的特性平衡局部地在芯片接触处出现的机械应力，而具有较高弹性模量的较硬的或较鲁棒的材料赋予机械保护和稳定性，该较硬的或较鲁棒的材料于是与具有低弹性模量的材料相比被布置在背向芯片的侧上。
根据一个示例性的实施例，电子模块可以在至少一个以倒装芯片工艺安装的电子芯片的下侧上具有至少一个芯片焊盘，其中下侧上的至少一个芯片焊盘与导电结构直接导电耦合。在这样的倒装芯片架构中，电子芯片的有效表面在下侧上或在朝向导电结构和电绝缘结构的芯片侧上。研究已经得出，电接触的关键部位在该几何结构中出现在用于将电子芯片与由电绝缘结构和导电结构的组件构成的层压塑料结构或层堆连接的芯片焊盘上。这样的几何结构特别可以是无接合线的。
根据另一个示例性的实施例，导电结构作为重新布线可以嵌入在电绝缘结构中，使得导电结构和电绝缘结构形成重新布线平面（“redistributionlayer”，重分布层），在该重新布线平面的一个主面上至少一个电子芯片与封装结构相邻并且在该重新布线平面的另外的主面处电子模块可以安装在电子外围设备上。在这样的eWLB架构中，重新布线平面被设置在一方面封装的电子芯片和另一方面用于电和机械耦合电子外围设备（诸如PCB）的安装平面之间。借助该可以由一个或多个由具有嵌入式结构的电绝缘材料、导电材料（特别是铜）构成的层所形成的重新布线平面，小的芯片尺寸（即一个或多个芯片焊盘的相对小的膨胀）被适配于或被扩展到电子外围设备（特别是PCB的导电结构）的相对大的尺寸。在这样的eWLB架构中，对于电子模块或由电子模块和电子外围设备构成的装置的损坏无抵抗力的部位是那些部分，在该部位处建立电子模块与电子外围设备之间的导电耦合，特别是在焊接连接部位处。通过至少部分地设置由具有低弹性模量（特别是相较于PCB的FR-4材料低）的材料构成的电绝缘结构，可以补偿在该位置处的机械应力。
根据一个示例性的实施例，具有较高弹性模量的其他材料可以布置在一方面至少部分地利用封装结构来封装的至少一个电子芯片和另一方面具有低弹性模量的材料之间。通过该措施，芯片和重新布线平面之间的机械敏感的电过渡可以被机械加强。
根据另一个示例性的实施例，重新布线平面的整个电绝缘结构可以由具有低弹性模量的材料构造。如果重新布线平面的整个电绝缘结构由具有低杨氏模量的材料构成，则可以相对于基于热失配的机械应力实现特别高的柔韧性和平衡能力。
根据一个示例性的实施例，在层压塑料层序列的另外的主表面上（即在那个与上述主表面相对的另外的主表面上，在该上述主表面上安置有芯片），可以布置至少一个焊接结构、特别是多个焊球。在电子芯片和电子外围设备之间的过渡区域中的该焊接结构处的电耦合特别是需要提供一定的机械平衡能力，以便在热应力的影响下在此可以避免断裂并且可以提高电子部件、封装件或模块的可靠性。
根据一个示例性的实施例，电子外围设备可以选自以下的组，该组由电路板、特别是印刷电路板、陶瓷衬底、直接铜接合（DCB）衬底和直接铝接合（DAB）衬底组成。
根据一个示例性的实施例，电子外围设备也可以具有电绝缘结构，该电绝缘结构至少部分地由具有低弹性模量（特别是比FR-4低）的材料构造。已经证明为特别有利的是，不仅电子模块的区域而且电子外围设备的区域都配备低弹性模量的材料。在此针对电子模块的具有低弹性模量的材料来描述的设计相应地适用于电子外围设备的具有低弹性模量的可能的材料（和其特性），使得明确地参考本申请中的就此而言的公开内容。通过在封装件和外围设备上两侧地协同地提供由于相应低弹性模量材料的弹性所致的机械平衡能力，可以高效地保护由电子模块和电子外围设备构成的电子装置以免机械损坏、如断裂。由此可以明显提高模块和外围设备在安装状态中的寿命。
弹性模量的在本申请范围内说明的值、值范围和变化性涉及特别是可以借助测量方法DMA（动态力学分析）来测量的值。
根据一个示例性的实施例，特别是对于基于层压塑料的封装件（例如BGA）通过使用一个或多个具有比电介质低的杨氏模量的材料可以相对于温度循环实现提高的鲁棒性。这特别是对于汽车应用或使用电源芯片作为电子芯片的应用是极其有利的，因为在那里除了超过宽的温度范围的可应用性的要求之外出现在运行中产生的废热的附加的热负荷。示例性的实施例的一个重要方面应该寻求，具有低杨氏模量的介电材料用于一个或多个层压塑料衬底层或用作确定的封装件（诸如eWLB）中的介电层，特别是在那里电接触在该层之外发生（例如与导电体、诸如铜柱的焊接连接或粘贴连接，或者PCB上的焊接或粘贴）。
电子模块的电绝缘结构的至少一部分由具有低弹性模量的材料构成的设置相对于在通常大很多的电子外围设备中唯一设置这样的材料导致显著的成本优点，因为被构造用于由具有低弹性模量的材料实现热平衡运动的区域在电子模块中在各种情况下比在电子外围设备中小很多。同时，使用具有低弹性模量的材料也带来以下优点，这样的材料改进电子模块的性能以用于具有传递信号的低损耗的高频应用。
根据一个实施例，电子芯片可以被用作微机电系统（MEMS）中的传感器或执行器、例如作为压力传感器或加速度传感器。在另一个实施例中，电子芯片可以被用作针对（特别是在两个相对的主面上具有垂直的通过电流和/或具有电接触的）功率应用、例如针对汽车应用的半导体芯片，并且例如可以具有至少一个集成的绝缘栅双极型晶体管（IGBT）和/或至少一个集成二极管。也可以的是，用于功率应用、特别是作为功率半导体芯片的电子芯片的至少一部分例如被构造为场效应晶体管（特别是被构造为MOSFET）。根据一个实施例，至少一个电子芯片可以是（例如在两个相对主面的仅仅一个上具有电接触的）逻辑IC或用于高频功率连接的电子芯片。也可以的是，作为电子芯片使用无源器件、例如电阻、线圈和/或电容器。
作为用于形成电子芯片的衬底或晶片可以使用半导体衬底、优选地硅衬底。替代地，可以使用氧化硅或其他电绝缘衬底。也可以的是，使用锗衬底或III-V半导体材料。例如示例性的实施例可以以氮化镓或碳化硅工艺实现。此外，示例性的实施例可以使用标准化的半导体过程工艺、诸如合适的蚀刻工艺（具有各向同性和各向异性蚀刻、特别是等离子蚀刻、干法蚀刻、湿法蚀刻）、结构化工艺（其可以包含光刻掩膜）和/或沉积工艺（诸如化学气相沉积（CVD）、等离子增强型化学气相沉积（PECVD）、原子层沉积（ALD）、溅镀等等）。
在一种实施方式中，封装结构可以是例如由塑料构成的浇铸或模制结构。封装结构也可以具有填充颗粒，例如以便提高导热性。在另一种实施方式中，封装结构可以借助芯片与包围该芯片的材料的挤压来构造。
如果上面的和其他的目标、特征和优点结合附图来观察，那么其借助随后的描述和所附的专利权利要求可以更准确地来识别，在所述附图中相应的部分或元件配备相应的附图标记。
附图说明
实施例在附图中示出并且此外进一步解释。
其中：
图1示出根据一个示例性的实施例的电子装置的横截面图。
图2示出根据一个示例性的实施例的电子模块的横截面图。
图3至图5示出根据又另外的示例性的实施例的电子装置的横截面图。
图6和图7示出根据另外的示例性的实施例的电子模块的横截面图。
图8示出一个线图，在该线图中示出具有低弹性模量的不同材料和具有较高弹性模量的比较材料的弹性模量的值的温度相关性。
具体实施方式
在不同的图中的相同或相似的组件配备相同的附图标记。
图1示出根据一个示例性的实施例的电子装置100的横截面图。在图1中示出具有低弹性模量的材料到球栅阵列（BGA）模块的衬底中的集成。
电子装置100具有在此作为基于层压塑料的封装件、IC封装件、微控制器封装件、eWLB、芯片级封装件或功率半导体封装件来构造的电子模块150和在此作为印刷电路板（PCB）来构造的电子外围设备180，电子模块150借助焊接连接电气和机械地安装在该电子外围设备180上。电子外围设备180由电绝缘结构182来构造，该电绝缘结构由被导电结构（参见导电结构192）贯穿的FR-4材料构成。电子模块150的在此被构造为IC芯片或功率半导体芯片的电子芯片152借助电子模块150的导电结构156与电子外围设备180的上侧上的金属的导体电路导电地耦合。
电子模块150此外具有在此作为模制复合件或浇铸物构造的封装结构154，电子芯片152连同接合线168和上侧的芯片焊盘170被封装在该封装结构中。电子模块150的例如由铜制造的导电结构156用于导电地接触电子芯片152。更确切地说，导电结构156的根据图1的最上层借助接合线168与电子芯片152的上侧上的芯片焊盘170导电地耦合。在图1中未示出的穿过电绝缘结构158、160延伸的连接结构将导电结构156的根据图1的最上层与进一步下面布置的层连接。导电结构156的最下层借助导电的焊珠172与电子外围设备180的导电结构导电耦合。焊珠172布置在层压塑料层序列162的下主面166上，该层压塑料层序列由导电结构156和电绝缘结构158、160构成。因此导电结构156与电绝缘结构158、160一起形成相互平行的、平坦的层，所述层可以连续地或结构化地来构造。在层压塑料层序列162的上主面164上耦合有封装的电子芯片152。
电绝缘结构158、160具有由具有相较于FR-4低的弹性模量的材料构成的第一层（参见附图标记160）并且具有由具有较高的弹性模量的FR-4构成的第二层（参见附图标记158）。
具有低弹性模量的材料在-40℃的情况下具有最高16GPa的弹性模量的绝对值，其中该绝对值在-40℃和+150℃之间的温度范围中最大变化10GPa（通常朝着较高的温度而缩小）。通过具有附图标记160的层的材料特性的该组合，该层即使在突出的温度循环的情况下（例如在-40℃和+150℃之间的范围中）可以赋予作为整体的电子模块150足够的弹性或柔韧性，使得可以平衡由于电子模块150进而耦合的电子外围设备180的各个材料的不同的热膨胀系数导致的机械应力并且保护焊珠172位置处的焊接连接以免断裂形成。具有低弹性模量的材料的适当的热膨胀进一步抑制不期望的断裂形成。
导电结构156和电绝缘结构158、160形成层压塑料层序列162，在该层压塑料层序列的一个主面164上布置有封装的电子芯片152并且在该层压塑料层序列的另外的主面166处电子模块150可以安装在电子外围设备180上。
如果具有低弹性模量和适当的热膨胀的材料的上述材料特性存在于根据图1水中伸展并且垂直于根据图1的纸面来布置的平面内，则可以特别有效地抑制焊球172位置处的不期望的断裂形成。
电绝缘结构158、160还具有作为具有较高弹性模量的其他材料的层压塑料（例如FR-4）。该层压塑料赋予电子模块150所需的稳定性，以便在恶劣的条件下也可以被使用。根据图1，具有较高弹性模量的其他材料布置在一方面封装的电子芯片152和另一方面具有低弹性模量的材料之间。因此，在电子芯片152和层压塑料层序列162之间的耦合部位处实现高的鲁棒性并且同时实现在电子模块150和电子外围设备180之间的界面处的能够实现期望的平衡运动的弹性耦合。
如果在例如-40℃（即在冬天在冷启动之后）和+150℃（即在盛夏，当电子芯片152例如还在高负载下运行时）之间的宽的温度范围上由于电子装置100的不同材料的不同热膨胀系数而在其内部出现机械应力，则具有低弹性模量的材料160的例如甚至近似橡胶弹性的柔韧性负责减少该应力并且负责电子装置100的各个组件之间的平衡运动。特别关键的是这样的机械应力靠近焊珠172，在那里断裂形成的易发性和电接触的变差通常是特别高的。通过根据图1具有低杨氏模量的材料（参见附图标记160）与该关键位置空间最近地被设置的方式，特别可以机械上减轻该敏感位置的负荷并且同时由于以电绝缘结构的较远离焊珠的层形式设置FR-4材料似乎保证了电子模块150的好的机械稳定性。通过具有低杨氏模量的材料如图1中所示那样到BGA封装件的衬底中的集成，因此可以在超过多个和突出的温度循环上实现改进的性能并且特别是改进BGA封装件和PCB之间的界面处的可靠性。
图2示出根据另一个示例性的实施例的电子模块150的横截面图。
具有低弹性模量的材料（参见附图标记160）根据图2被布置在一方面封装的电子芯片152和另一方面具有较高弹性模量的其他材料（参见附图标记158）之间。
根据图2，电子模块150具有在此以倒装芯片工艺安装的电子芯片152的下侧上的芯片焊盘170。电子芯片152的下侧上的芯片焊盘170与导电结构156的根据图2最上层导电耦合，即在层压塑料层序列162的主表面164处导电耦合。
因此根据图2的实施例与根据图1的实施例的区别在于，根据图2具有低杨氏模量的材料160被集成到倒装芯片层压塑料衬底中。关键的易断裂的部位在该几何结构中是电子芯片152的有效侧上的芯片焊盘170与由电绝缘结构158、160和导电结构156构成的层压塑料层堆162之间的过渡。通过特别在该位置处设置具有低杨氏模量的材料的方式，在该部位处的断裂形成即使在极端的温度和温度波动下有效地被阻止。特别是对于倒装芯片BGA，可以由此实现寿命和可靠性的显著提高。如果如在图2中所示具有低弹性模量的材料定位在该位置处，则可以提高芯片衬底界面处的可靠性。
图3至图5示出根据又另外的示例性的实施例的电子装置100的横截面图。
在图3中示出的实施例与在图2中示出的实施例的区别特别是在于，具有低弹性模量的材料以另外的相应的层形式附加地被设置在电子模块150和电子外围设备180之间的边界区域中。由此也可以改进电子模块150的衬底和PCB形式的电子外围设备180之间的界面或过渡处（即焊珠172位置处）的可靠性，其方式是，在那里由于那里构造的弹性特性在热荷载的情况下也实现机械平衡运动。
通过根据图2和图3的措施，倒装芯片工艺可以用于汽车应用，在所述汽车应用中要求相对于极端温度循环的鲁棒性。
根据图4，导电结构156作为重新布线被嵌入在电绝缘结构中，使得导电结构156和电绝缘结构共同形成重新布线平面400（“redistributionlayer”，重分布层），在该重新布线平面的一个主面402上电子芯片152与封装结构154相邻并且在该重新布线平面的另外的主面404处电子模块150借助焊珠172能安装或被安装在电子外围设备180上。在图4的实施例中，重新布线平面400的整个电绝缘结构由具有低弹性模量的材料（参见附图标记160）来构造。
根据图4的实施例与之前描述的实施例的区别在于，该实施例以eWLB工艺示出电子模块。根据图4，重新布线平面400的整个介电材料由具有低弹性模量的材料构成，使得电子模块150和电子外围设备180之间的电耦合借助通过焊珠172实现的焊接连接机械柔韧地形成并且允许平衡运动。因此，根据图4具有低弹性模量的材料可以直接被集成到eWLB中。在此，低弹性模量的材料160被用作eWLB侧上的电介质。低弹性模量的材料160因此用作重分布层内的电绝缘材料。由此又可以实现相对于温度波动改进的鲁棒性，即使使用具有常规PCB的根据图4的eWLB架构。
根据图5，与图4不同，电子外围设备180具有电绝缘结构182、500，所述电绝缘结构部分地由具有低弹性模量的材料（参见附图标记500）并且部分地由具有较高弹性模量的材料（例如FR-4）构造。
图5因此示出一个实施例，在该实施例中附加于具有低弹性模量的材料在以eWLB架构的电子模块150中附加地构造作为PCB来构造的电子外围设备180的距离表面最近的介电层作为具有低弹性模量的材料。具有附图标记160、500的材料可以是相同的。由此可以在电子模块150和电子外围设备180之间的焊接连接的两侧允许机械平衡运动并且因此实现相对于温度循环的改进的稳定性。特别是对于功率半导体应用和汽车应用，这样的架构是有利的。
图6和图7示出根据示例性的实施例的电子模块150的横截面图。
根据图6，重新布线平面400的电绝缘结构158、160除了具有低弹性模量的材料（参见附图标记160）之外还附加地具有另外的具有较高弹性模量的材料（参见附图标记158）。具有较高弹性模量的另外的材料布置在一方面利用封装结构154来封装的电子芯片152和另一方面具有低弹性模量的材料之间。因此图6示出一个实施例，在该实施例中重分布层或重新布线平面400之内的电绝缘结构158、160仅部分地由具有低弹性模量的材料构造并且另外部分地通过具有较高弹性模量的材料来构造以用于提高重新布线平面400之内的鲁棒性。具有低弹性模量的材料160在此比具有较高弹性模量的材料158更靠近用于耦合到电子外围设备180的焊接部位地来布置。
图7示出根据图4和图5的电子模块150的放大图。
图8示出一个线图900，在该线图中示出具有低弹性模量的四个不同材料和具有较高弹性模量的比较材料的弹性模量的值的温度相关性。
线图900具有横轴902，沿着该横轴以摄氏度绘制温度。沿着纵轴904绘制弹性模量的值。通常使用的PCB材料（参见曲线920）特别是在低的温度下具有弹性模量的很高的值并且因此不能抵抗断裂形成，而弹性模量在运行温度的范围上（-40℃至150℃）的变化又是如此大的，使得在温度循环的情况下能够出现强的机械应力。在根据示例性的实施例所使用材料的情况下（参见曲线908、910、912、914），不仅杨氏模量的绝对值特别是在-40℃的情况下明显更低，而且所述绝对值的变化性在整个温度范围上降低。
补充地需要指出，“具有”不排除其他元件或步骤并且“一”或“一个”不排除多个。此外，应该指出，参考上述实施例之一描述的特征或步骤也可以与其他上述实施例的其他特征或步骤组合地来使用。权利要求中的附图标记不应该视为限制性的。

Claims (19)

1.电子模块（150），具有：
－至少一个电子芯片（152）；
－封装结构（154），所述至少一个电子芯片（152）至少部分地封装在所述封装结构中；
－用于导电接触至少一个电子芯片（152）的导电结构（156）；和
－电绝缘结构（158、160），所述电绝缘结构至少部分地由具有低弹性模量的材料来构造；
－其中弹性模量的值在-40℃和+150℃之间的温度范围中的变化最高为10GPa。
2.根据权利要求1所述的电子模块（150），其中具有低弹性模量的材料在-40℃的情况下具有最高16GPa的弹性模量的值。
3.根据权利要求1或2所述的电子模块（150），其中具有低弹性模量的材料在-40℃和+150℃之间的整个温度范围中具有最高5GPa的弹性模量的值。
4.根据权利要求1至3之一所述的电子模块（150），其中具有低弹性模量的材料选自以下的组，所述组由TaconicsTSM-DS3、Taconics快速胶片（Fastfilm）、PanasonicLCPR-F705T和Rogers3003组成。
5.根据权利要求1至4之一所述的电子模块（150），被构造为球栅阵列模块、特别是被构造为嵌入式晶片级球栅阵列模块，或晶片级封装件。
6.根据权利要求1至5之一所述的电子模块（150），其中所述导电结构（156）和所述电绝缘结构（158、160）形成层压塑料层序列（162），在所述层压塑料层序列的一个主面（164）上布置有至少部分封装的至少一个电子芯片（152）并且在所述层压塑料层序列的另外的主面（166）处所述电子模块（150）能安装在电子外围设备（180）上。
7.根据权利要求6所述的电子模块（150），其中所述电绝缘结构（158、160）具有另外的具有较高弹性模量的材料、特别是树脂玻璃纤维混合物、此外特别是FR-4。
8.根据权利要求7所述的电子模块（150），其中另外的具有较高弹性模量的材料的至少一部分被布置在一方面至少部分封装的至少一个电子芯片（152）和另一方面具有低弹性模量的材料之间。
9.根据权利要求8所述的电子模块（150），具有至少一个至少部分封装在所述封装结构（154）中的用于将至少一个电子芯片（152）的上侧上的至少一个芯片焊盘（170）与所述至少一个电子芯片（152）的下侧上的导电结构（156）导电耦合的接合线（168）。
10.根据权利要求7所述的电子模块（150），其中具有低弹性模量的材料的至少一部分被布置在一方面至少部分封装的至少一个电子芯片（152）和另一方面具有较高弹性模量的其他材料之间。
11.根据权利要求10所述的电子模块（150），具有至少一个在至少一个以倒装芯片工艺安装的电子芯片（152）的下侧上的芯片焊盘（170），下侧上的所述至少一个芯片焊盘（170）与导电结构（156）导电耦合。
12.根据权利要求1至5之一所述的电子模块（150），其中所述导电结构（156）作为重新布线被嵌入在电绝缘结构（158、160）中，使得导电结构（156）和电绝缘结构（158、160）形成重新布线平面（400），在所述重新布线平面的一个主面（402）上至少一个电子芯片（152）与封装结构（154）相邻并且在所述重新布线平面的另外的主面（404）处电子模块（150）能安装在电子外围设备（180）上。
13.根据权利要求12所述的电子模块（150），其中重新布线平面（400）的整个电绝缘结构（160）由具有低弹性模量的材料构造。
14.根据权利要求12所述的电子模块（150），其中重新布线平面（400）的电绝缘结构（158、160）除了具有低弹性模量的材料之外还附加地具有另外的具有较高弹性模量的材料。
15.根据权利要求14所述的电子模块（150），其中具有较高弹性模量的另外的材料被布置在一方面至少部分利用封装结构（154）来封装的至少一个电子芯片（152）和另一方面具有低弹性模量的材料之间。
16.根据权利要求6至15之一所述的电子模块（150），其中在另外的主表面（166、404）上布置有至少一个焊接结构（172）、特别是多个焊珠。
17.电子装置（100），具有：
－至少一个根据权利要求1至16之一的电子模块（150）；
－电子外围设备（180），所述至少一个电子模块（150）被安装在所述电子外围设备（180）上，使得至少一个电子芯片（152）借助导电结构（156）与所述电子外围设备（180）导电耦合。
18.根据权利要求17所述的电子装置（100），其中所述电子外围设备（180）具有电绝缘结构（182、500），所述电绝缘结构至少部分由具有低弹性模量的材料来构造。
19.用于制造电子模块（150）的方法，其中所述方法具有：
－利用封装结构（154）至少部分地封装至少一个电子芯片（152）；
－构造用于导电接触至少一个电子芯片（152）的导电结构（156）；和
－至少部分地由具有低弹性模量的材料来构造电绝缘结构（158、160）；
－其中弹性模量的值在-40℃和+150℃之间的温度范围中的变化最高为10GPa。
CN201510667609.9A 2014-10-16 2015-10-16 具有拥有低弹性模量材料的电绝缘结构的电子模块 Pending CN105529310A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102014115099.6 2014-10-16
DE102014115099.6A DE102014115099B4 (de) 2014-10-16 2014-10-16 Elektronisches Modul mit elektrisch isolierender Struktur mit Material mit niedrigem Elastizitätsmodul und Verfahren zur Herstellung eines elektronischen Moduls

Publications (1)

Publication Number Publication Date
CN105529310A true CN105529310A (zh) 2016-04-27

Family

ID=55637711

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510667609.9A Pending CN105529310A (zh) 2014-10-16 2015-10-16 具有拥有低弹性模量材料的电绝缘结构的电子模块

Country Status (3)

Country Link
US (1) US10813229B2 (zh)
CN (1) CN105529310A (zh)
DE (1) DE102014115099B4 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112020239A (zh) * 2019-05-29 2020-12-01 北京梦之墨科技有限公司 一种印刷电子及印刷电子制作方法
TWI734545B (zh) * 2020-07-03 2021-07-21 財團法人工業技術研究院 半導體封裝結構

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170121666A (ko) * 2016-04-25 2017-11-02 삼성전기주식회사 팬-아웃 반도체 패키지
US9875970B2 (en) 2016-04-25 2018-01-23 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
US10834853B2 (en) 2018-03-02 2020-11-10 Micron Technology, Inc. Electronic device with a card-level thermal regulator mechanism and associated systems, devices, and methods
US10692793B2 (en) * 2018-03-02 2020-06-23 Micron Technology, Inc. Electronic device with a package-level thermal regulator mechanism and associated systems, devices, and methods
JP7424868B2 (ja) 2020-03-06 2024-01-30 日本航空電子工業株式会社 電気接続部材を生産する方法及び配線構造

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11163002A (ja) * 1997-11-28 1999-06-18 Kyocera Corp 半導体素子実装基板
JP2000114424A (ja) * 1998-09-29 2000-04-21 Kyocera Corp 半導体素子実装基板
US20080157358A1 (en) * 2007-01-03 2008-07-03 Advanced Chip Engineering Technology Inc. Wafer level package with die receiving through-hole and method of the same
CN101233190A (zh) * 2005-07-28 2008-07-30 日本电气株式会社 绝缘材料、布线板和半导体器件
JP2008244325A (ja) * 2007-03-28 2008-10-09 Japan Gore Tex Inc プリント配線基板およびボールグリッドアレイパッケージ

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3195236B2 (ja) * 1996-05-30 2001-08-06 株式会社日立製作所 接着フィルムを有する配線テープ，半導体装置及び製造方法
US6717819B1 (en) 1999-06-01 2004-04-06 Amerasia International Technology, Inc. Solderable flexible adhesive interposer as for an electronic package, and method for making same
US6512255B2 (en) * 1999-09-17 2003-01-28 Denso Corporation Semiconductor pressure sensor device having sensor chip covered with protective member
DE10133571B4 (de) * 2001-07-13 2005-12-22 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zu seiner Herstellung
US6750397B2 (en) * 2002-02-15 2004-06-15 Advanced Semiconductor Engineering, Inc. Thermally enhanced semiconductor build-up package
DE10300958A1 (de) * 2003-01-13 2004-07-22 Epcos Ag Modul mit Verkapselung
JP4504975B2 (ja) * 2004-04-28 2010-07-14 イビデン株式会社 多層プリント配線板
US7629695B2 (en) * 2004-05-20 2009-12-08 Kabushiki Kaisha Toshiba Stacked electronic component and manufacturing method thereof
US20070278671A1 (en) 2006-06-02 2007-12-06 Powertech Technology Inc. Ball grind array package structure
JP2008042077A (ja) * 2006-08-09 2008-02-21 Renesas Technology Corp 半導体装置及びその製造方法
US8058102B2 (en) * 2009-11-10 2011-11-15 Advanced Chip Engineering Technology Inc. Package structure and manufacturing method thereof
US8710639B2 (en) * 2010-04-08 2014-04-29 Nec Corporation Semiconductor element-embedded wiring substrate
US20130256894A1 (en) 2012-03-29 2013-10-03 International Rectifier Corporation Porous Metallic Film as Die Attach and Interconnect

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11163002A (ja) * 1997-11-28 1999-06-18 Kyocera Corp 半導体素子実装基板
JP2000114424A (ja) * 1998-09-29 2000-04-21 Kyocera Corp 半導体素子実装基板
CN101233190A (zh) * 2005-07-28 2008-07-30 日本电气株式会社 绝缘材料、布线板和半导体器件
US20080157358A1 (en) * 2007-01-03 2008-07-03 Advanced Chip Engineering Technology Inc. Wafer level package with die receiving through-hole and method of the same
JP2008244325A (ja) * 2007-03-28 2008-10-09 Japan Gore Tex Inc プリント配線基板およびボールグリッドアレイパッケージ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112020239A (zh) * 2019-05-29 2020-12-01 北京梦之墨科技有限公司 一种印刷电子及印刷电子制作方法
TWI734545B (zh) * 2020-07-03 2021-07-21 財團法人工業技術研究院 半導體封裝結構
US11764166B2 (en) 2020-07-03 2023-09-19 Industrial Technology Research Institute Semiconductor package structure

Also Published As

Publication number Publication date
US20160113127A1 (en) 2016-04-21
DE102014115099A1 (de) 2016-04-21
DE102014115099B4 (de) 2021-05-06
US10813229B2 (en) 2020-10-20

Similar Documents

Publication Publication Date Title
CN105529310A (zh) 具有拥有低弹性模量材料的电绝缘结构的电子模块
US7216545B2 (en) Acid-resistant pressure sensor
US10707143B2 (en) Plug-in type power module and subsystem thereof
US6785137B2 (en) Method and system for removing heat from an active area of an integrated circuit device
US11287344B2 (en) Pressure sensor module having a sensor chip and passive devices within a housing
KR101660871B1 (ko) 전기적으로 격리된 후면을 구비한 범프 자기격리형 ＧａＮ 트랜지스터 칩
CN102280416B (zh) 半导体装置及其制造方法
CN101431069B (zh) 具有温度传感器的功率半导体模块
CN105967137A (zh) 为晶圆级芯片尺寸封装件（wlcsp）应用缓解焊接偏移的结构和方法
CN103026804A (zh) 光电发光模块和汽车大灯
US20110068485A1 (en) Component and method for producing a component
US20140001613A1 (en) Semiconductor package
CN104766841A (zh) 具有带横向转向点和横向露出自由端的连接管脚的封装件
US10854651B2 (en) Image sensing device with cap and related methods
CN108630669A (zh) 半导体装置
KR100712517B1 (ko) 에어 갭 구조를 갖는 반도체 소자의 인터포저
US20140117522A1 (en) Semiconductor package
US20210111093A1 (en) Heterogeneous Lid Seal Band for Structural Stability in Multiple Integrated Circuit (IC) Device Modules
JP6991014B2 (ja) 半導体装置
US11581232B2 (en) Semiconductor device with a dielectric between portions
KR20090130612A (ko) 웨이퍼 레벨 패키지 및 그 제조방법
US20160155683A1 (en) Semiconductor package having heat-dissipation member
US9929114B1 (en) Bonding pad structure having island portions and method for manufacturing the same
KR102052540B1 (ko) 압력 센서 조립체
US11879790B2 (en) Isolated temperature sensor package with embedded spacer in dielectric opening

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160427

RJ01 Rejection of invention patent application after publication