DE102014115099A1 - Elektronisches Modul mit elektrisch isolierender Struktur mit Material mit niedrigem Elastizitätsmodul - Google Patents

Elektronisches Modul mit elektrisch isolierender Struktur mit Material mit niedrigem Elastizitätsmodul Download PDF

Info

Publication number
DE102014115099A1
DE102014115099A1 DE102014115099.6A DE102014115099A DE102014115099A1 DE 102014115099 A1 DE102014115099 A1 DE 102014115099A1 DE 102014115099 A DE102014115099 A DE 102014115099A DE 102014115099 A1 DE102014115099 A1 DE 102014115099A1
Authority
DE
Germany
Prior art keywords
electronic
modulus
electronic module
chip
elasticity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102014115099.6A
Other languages
English (en)
Other versions
DE102014115099B4 (de
Inventor
Toni Salminen
Markus Dinkel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102014115099.6A priority Critical patent/DE102014115099B4/de
Priority to US14/882,678 priority patent/US10813229B2/en
Priority to CN201510667609.9A priority patent/CN105529310A/zh
Publication of DE102014115099A1 publication Critical patent/DE102014115099A1/de
Application granted granted Critical
Publication of DE102014115099B4 publication Critical patent/DE102014115099B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0373—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0141—Liquid crystal polymer [LCP]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/015—Fluoropolymer, e.g. polytetrafluoroethylene [PTFE]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Abstract

Elektronisches Modul (150), aufweisend mindestens einen elektronischen Chip (152), eine Verkapselungsstruktur (154), in welcher der mindestens eine elektronische Chip (152) zumindest teilweise verkapselt ist, eine elektrisch leitfähige Struktur (156) zum elektrisch leitfähigen Kontaktieren des mindestens einen elektronischen Chips (152), und eine elektrisch isolierende Struktur (158, 160), die zumindest teilweise aus einem Material mit niedrigem Elastizitätsmodul ausgebildet ist, wobei eine Variation des Werts des Elastizitätsmoduls in einem Temperaturbereich zwischen –40 °C und +150 °C höchstens 10 GPa beträgt.

Description

  • Hintergrund
  • Gebiet
  • Verschiedene Ausführungsformen betreffen im Allgemeinen ein elektronisches Modul, eine elektronische Anordnung und ein Verfahren zum Herstellen mindestens eines elektronischen Moduls.
  • Beschreibung des Stands der Technik
  • Elektronische Module können einen oder mehrere elektronische Chips aufweisen, die zum Beispiel in einer Verkapselungsstruktur verkapselt sind und über elektrisch leitfähige Kontakte mit einer elektronischen Peripherie verbunden werden können.
  • Allerdings kann es zu Schädigungen solcher elektronischen Module kommen, wenn diese Temperaturzyklen ausgesetzt werden.
  • Zusammenfassung
  • Es könnte ein Bedürfnis nach einem elektronischen Modul geben, das robust gegenüber Temperaturschwankungen ist.
  • Gemäß einem exemplarischen Ausführungsbeispiel ist ein elektronisches Modul bereitgestellt, aufweisend mindestens einen elektronischen Chip, eine Verkapselungsstruktur, in welcher der mindestens eine elektronische Chip zumindest teilweise verkapselt ist, eine elektrisch leitfähige Struktur zum elektrisch leitfähigen Kontaktieren des mindestens einen elektronischen Chips, und eine elektrisch isolierende Struktur, die zumindest teilweise aus einem Material mit niedrigem Elastizitätsmodul ausgebildet ist, wobei eine Variation des Werts des Elastizitätsmoduls in einem Temperaturbereich zwischen –40 °C und +150 °C höchstens 10 GPa (Gigapascal, wobei 1 GPa = 109 kgm–1s–2) beträgt.
  • Gemäß einem anderen exemplarischen Ausführungsbeispiel ist eine elektronische Anordnung geschaffen, die mindestens ein elektronisches Modul mit den oben beschriebenen Merkmalen und ein elektronisches Peripheriegerät aufweist, auf dem das mindestens eine elektronische Modul derart montiert ist, dass der mindestens eine elektronische Chip mittels der elektrisch leitfähigen Struktur mit dem elektronischen Peripheriegerät elektrisch leitfähig gekoppelt ist.
  • Gemäß noch einem anderen exemplarischen Ausführungsbeispiel ist ein Verfahren zum Herstellen eines elektronischen Moduls bereitgestellt, wobei bei dem Verfahren mindestens ein elektronischer Chip zumindest teilweise mit einer Verkapselungsstruktur verkapselt wird, eine elektrisch leitfähige Struktur zum elektrisch leitfähigen Kontaktieren des mindestens einen elektronischen Chips ausgebildet wird und eine elektrisch isolierende Struktur zumindest teilweise aus einem Material mit niedrigem Elastizitätsmodul ausgebildet wird, wobei eine Variation des Werts des Elastizitätsmoduls in einem Temperaturbereich zwischen –40 °C und +150 °C höchstens 10 GPa beträgt.
  • Gemäß einem exemplarischen Ausführungsbeispiel wird bei einem elektronischen Modul eine elektrisch isolierende Struktur des Moduls oder Packages abschnittsweise oder vollständig aus einem Material mit niedrigem Elastizitätsmodul bzw. Young-Modul ausgebildet. Ein derartiges Material ist elastisch bzw. flexibel und erlaubt es daher, auch bei Temperaturschwankungen im Bereich zwischen extrem kalten Betriebstemperaturen und extrem warmen Betriebstemperaturen eines elektronischen Moduls insbesondere eine elektrische Kontaktverbindung zwischen dem elektronischen Modul und einem elektronischen Peripheriegerät, auf dem das elektronische Modul montiert ist, vor unerwünschten Rissen oder anderen mechanischen Schädigungen zu schützen. Anschaulich gleicht die Eigenschaft des niedrigen Elastizitätsmoduls der elektrisch isolierenden Struktur mechanische Spannungen aus, die bei wiederholten Temperaturzyklen immer wieder auf das elektronische Modul bzw. dessen Verbindungsstelle zu einem elektronischen Peripheriegerät einwirken. Gemäß einem exemplarischen Ausführungsbeispiel weist das Material mit dem niedrigen Elastizitätsmodul (insbesondere niedrig gegenüber entsprechenden herkömmlich verwendeten Materialien, wie FR-4, das heißt eine Harz-Glasfaser-Mischung) die weitere vorteilhafte Eigenschaft auf, dass es über den zum Beispiel für Automotive- und andere Anwendungen typischen Betriebstemperaturbereich von –40 °C (das heißt niedrigen Temperaturen im Winter) bis +150 °C (das heißt hohe Betriebstemperatur im Sommer bei Hochlast) eine Veränderung des Werts des Elastizitätsmoduls bzw. Young-Moduls von nicht mehr als 10 GPa erfährt. Dadurch ist nicht nur bei einer statischen sehr niedrigen bzw. sehr hohen Temperatur das elektronische Modul insbesondere an einer elektrischen Kopplungsstelle mit einem elektronischen Peripheriegerät, auf dem das elektronische Modul im Betrieb montiert werden kann, sondern auch während häufigen und weiträumigen Temperaturzyklen vor einer Rissbildung oder sonstigen mechanischen Beschädigung zuverlässig geschützt ist. Ein derartiges elektronisches Modul hat somit eine hohe Zuverlässigkeit und eine gute elektronische Performance.
  • Beschreibung von weiteren Ausführungsbeispielen
  • Im Kontext der vorliegenden Erfindung kann der Ausdruck „Material mit niedrigem Elastizitätsmodul“ insbesondere ein Material bezeichnen, dessen Elastizitätsmodul kleiner als der von FR-4 ist. Anders ausgedrückt kann das Material mit niedrigem Elastizitätsmodul elastischere bzw. mechanisch nachgiebigere Eigenschaften aufweisen als herkömmlich für elektronische Module bzw. Packages eingesetztes FR-4 Material. Ein Material mit niedrigem Elastizitätsmodul soll geeignet sein, unter Einwirkung von mechanischen Belastungen durch Temperaturzyklen im Betriebsbereich des elektronischen Moduls eine Ausgleichsbewegung zwischen unterschiedlichen Komponenten des elektronischen Moduls zu fördern und dadurch eine thermisch induzierte Beschädigung (insbesondere Rissbildung) zu unterbinden.
  • Besonders stark ausgeprägt sind die obigen Effekte, wenn die Variabilität über den gesamten genannten Temperaturbereich weniger als 3 GPa beträgt. Gemäß einem exemplarischen Ausführungsbeispiel kann die Variation des Werts des Elastizitätsmoduls in dem genannten Temperaturbereich zwischen 2 GPa und 3 GPa betragen. Dadurch kann eine unerwünschte Rissbildung unter thermischer Belastung praktisch vollständig ausgeschlossen werden.
  • Gemäß einem exemplarischen Ausführungsbeispiel kann das Material mit niedrigem Elastizitätsmodul einen absoluten Wert des Elastizitätsmoduls von höchstens 16 GPa bei –40 °C aufweisen. Die Wahl des Materials mit dem niedrigen Elastizitätsmodul derart, dass selbst am unteren Bereich typischer Betriebstemperaturen ein Wert von 16 GPa nicht überschritten wird, bewirkt, dass selbst bei den besonders kritischen Niedrigtemperaturen, bei denen die Rissanfälligkeit des elektronischen Moduls sich als besonders gravierend herausgestellt hat, das elektronische Modul ohne Besorgnis eines Verlusts der einwandfreien elektrischen Kopplungseigenschaften zu einem elektronischen Peripheriegerät betrieben werden kann. Wenn der Wert des Elastizitätsmoduls des Materials mit niedrigem Elastizitätsmodul bei –40 °C also immer noch höchstens 16 GPa beträgt, weist dieses Material selbst im unteren Temperaturbereich (das heißt bei –40 °C) eine ausreichende Elastizität auf, um mechanische Spannungen auszugleichen und die Zuverlässigkeit zu erhöhen.
  • Gemäß einem exemplarischen Ausführungsbeispiel kann das Material mit niedrigem Elastizitätsmodul im gesamten Temperaturbereich zwischen –40 °C und +150 °C einen absoluten Wert des Elastizitätsmoduls von höchstens 5 GPa aufweisen. Es hat sich gezeigt, dass bei einer Variabilität des Young-Moduls über den gesamten typischen Betriebsbereich von nicht mehr als 5 GPa die Lebensdauer des elektronischen Moduls signifikant erhöht werden kann. Ein solches elektronisches Modul widersteht häufigen Temperaturzyklen nicht nur zuverlässig, sondern auch über einen besonders hohen Zeitraum hinweg.
  • Es ist darauf hinzuweisen, dass die niedrigen Variabilitäten bzw. Absolutwerte des Elastizitätsmoduls des Materials der elektrisch isolierenden Struktur sich jeweils entweder auf alle drei Raumrichtungen beziehen können (mithin sich auf Materialien mit isotropen Elastizitätsmodulen beziehen können), aber auch auf Materialien beziehen können, die ein anisotropes Elastizitätsmodul aufweisen. In letzterem Falle ist es gemäß exemplarischen Ausführungsbeispielen besonders vorteilhaft, wenn die Eigenschaft des niedrigen Elastizitätsmoduls bei dem Material ebenfalls in einer Montageebene des elektronischen Moduls verwirklicht ist.
  • Gemäß einem exemplarischen Ausführungsbeispiel kann das Material mit niedrigem Elastizitätsmodul glasfaserfrei sein. Dies kann sich positiv auf die dann gut ausgeprägten elastischen Eigenschaften und eine moderate thermische Ausdehnung auswirken. Wenngleich in bestimmten Ausführungsbeispielen das Material mit niedrigem Elastizitätsmodul auch Glasfasern aufweisen kann, kann es gemäß anderen Ausführungsbeispielen bevorzugt sein, ein glasfaserfreies Material mit niedrigem Elastizitätsmodul vorzusehen, um dadurch die Steifigkeit zu reduzieren und die Fähigkeit zu Ausgleichsbewegungen im Falle thermischen Mismatches weiter zu fördern.
  • Gemäß einem exemplarischen Ausführungsbeispiel kann das Material mit niedrigem Elastizitätsmodul unter Temperaturbeanspruchung elastische, insbesondere gummielastische, Eigenschaften haben. Dadurch kann es Ausgleichsbewegungen zwischen Komponenten des elektronischen Moduls zum Abbau von thermischem Mismatch fördern bzw. vermitteln.
  • Gemäß einem exemplarischen Ausführungsbeispiel kann das Material mit niedrigem Elastizitätsmodul aus einer Gruppe ausgewählt sein, die besteht aus Taconics TSM-DS3, Taconics FastFilm, Panasonic LCP R-F705T, und Rogers 3003. Es ist möglich, dass das Material mit niedrigem Elastizitätsmodul Teflon (Polytetrafluorethylen) aufweist. Alle diese genannten Materialien haben den Vorteil, ein niedriges Elastizitätsmodul von unter 16 GPa bei –40 °C aufzuweisen, gleichzeitig über den gesamten kritischen Temperaturbereich von –40 °C bis 150 °C eine Variabilität von höchstens 10 GPa zu zeigen und simultan einen ausreichend moderaten thermischen Ausdehnungskoeffizienten aufzuweisen. Daher eignen sich die ausgewählten Materialien besonders gut als das Material mit dem niedrigen Elastizitätsmodul.
  • Gemäß einem exemplarischen Ausführungsbeispiel kann die elektrisch isolierende Struktur eine Schicht aus dem Material mit niedrigem Elastizitätsmodul aufweisen. Diese Schicht kann planar sein und durchgehend oder strukturiert sein.
  • Gemäß einem exemplarischen Ausführungsbeispiel kann das elektronische Modul als Ball Grid Array (BGA) Modul, insbesondere als Embedded Wafer Level Ball Grid Array (eWLB) Modul, ausgebildet sein. Es hat sich gezeigt, dass bei BGA-Modulen bzw. bei eWLB-Modulen die Anfälligkeit für Rissbildung bei Montage des BGA-Moduls bzw. eWLB-Moduls auf einer gedruckten Leiterplatte als elektronisches Peripheriegerät besonders kritisch ist und besonders wirksam durch die hierin beschriebenen Maßnahmen im Hinblick auf das Material mit niedrigem Elastizitätsmodul beherrscht werden kann.
  • Gemäß einem exemplarischen Ausführungsbeispiel können die elektrisch leitfähige Struktur und die elektrisch isolierende Struktur eine Laminatschichtenfolge bilden, an deren einer Hauptfläche der zumindest teilweise verkapselte mindestens eine elektronische Chip angeordnet ist und an deren anderer Hauptfläche das elektronische Modul an einem elektronischen Peripheriegerät montierbar oder montiert ist. Die elektrisch isolierende Struktur und die elektrisch leitfähige Struktur können aus einer alternierend leitfähigen und dielektrischen Schichtenfolge gebildet sein, die zusätzlich Zwischenkontakte aufweisen kann. Es hat sich herausgestellt, dass insbesondere bei laminatbasierten elektronischen Modulen bzw. Packages, bei denen zwischen dem verkapselten elektronischen Chip und dem elektronischen Peripheriegerät eine Schichtenfolge aus der elektrisch leitfähigen Struktur und der elektrisch isolierenden Struktur angeordnet ist, das Ausgestalten der elektrisch isolierenden Struktur zumindest zum Teil aus einem Material mit niedrigem Elastizitätsmodul die Robustheit gegen Temperaturzyklen und die Lebensdauer des elektronischen Moduls deutlich erhöht werden kann. Anschaulich kann die aus den Temperaturzyklen resultierende mechanische Spannung, die mit der unterschiedlich ausgeprägten thermischen Ausdehnung von Komponenten des elektronischen Moduls zusammenhängt, durch die ausreichend elastischen Eigenschaften des Materials mit dem niedrigen Elastizitätsmodul abgefedert werden.
  • Gemäß einem exemplarischen Ausführungsbeispiel kann die elektrisch isolierende Struktur abgesehen von dem Abschnitt aus dem Material mit dem niedrigen Elastizitätsmodul einen anderen Abschnitt aus einem anderem Material mit einem (im Vergleich dazu) höheren Elastizitätsmodul aufweisen. Das Material mit dem vergleichsweise höheren Elastizitätsmodul kann eine Harz-Glasfaser-Mischung, insbesondere FR-4, sein. Mit anderen Worten kann die elektrisch isolierende Struktur als Struktur mit unterschiedlichen dielektrischen Materialien ausgebildet werden. Dabei dient das Material mit dem niedrigeren Elastizitätsmodul zum Bereitstellen einer Flexibilität bzw. Elastizität, um auf mechanische Spannungen im Zusammenhang mit Temperaturvariationen ausgleichend bzw. ausweichend einwirken zu können. Andererseits kann ein Material einer höheren Robustheit oder Härte vorgesehen werden, die der Laminatschichtenfolge eine ausreichend hohe mechanische Stabilität und Robustheit gegen Beschädigung auch unter widrigen äußeren Bedingungen erlaubt. Bei einer Mischung der elektrisch isolierenden Struktur aus Material mit niedrigem mit höherem Elastizitätsmodul können abschnittsweise und somit lokal definiert Bereiche hoher Elastizität und Bereiche hoher Robustheit geschaffen werden, um einen Abgleich zwischen Flexibilität und Rigidität zu schaffen.
  • Gemäß einem exemplarischen Ausführungsbeispiel kann zumindest ein Teil des anderen Materials mit dem höheren Elastizitätsmodul zwischen dem zumindest teilweise verkapselten mindestens einen elektronischen Chip einerseits und dem Material mit dem niedrigen Elastizitätsmodul andererseits angeordnet sein. Durch diese Ausgestaltung kann das Material mit dem niedrigen Elastizitätsmodul besonders nahe an die elektrische Schnittstelle zwischen dem elektronischen Modul/Package einerseits und dem elektronischen Peripheriegerät (insbesondere einem PCB) andererseits herangeführt werden, um an dieser besonders anfälligen Stelle die dort befindlichen elektrischen Kopplungen (insbesondere durch eine Lotverbindung) vor unerwünschten Schädigungen und einer Rissbildung unter Temperaturbeanspruchung zu schützen. Gleichzeitig verleiht das nahe des elektronischen Chips angeordnete Material mit dem höheren Elastizitätsmodul bzw. der höheren mechanischen Härte oder Robustheit dem elektronischen Modul als Ganzes eine gute Stabilität und schützt insbesondere den empfindlichen elektronischen Chip.
  • Gemäß einem exemplarischen Ausführungsbeispiel kann das elektronische Modul zumindest einen zumindest teilweise in der Verkapselungsstruktur verkapselten Bonddraht zum elektrisch leitfähigen Koppeln von mindestens einem Chip-Pad an einer Oberseite des mindestens einen elektronischen Chips mit der elektrisch leitfähigen Struktur an einer Unterseite des mindestens einen elektronischen Chips aufweisen. Bei einer solchen Ausgestaltung verbindet der Bonddraht eine insbesondere oberseitige aktive Fläche des elektronischen Chips mit der elektrisch leitfähigen Struktur an der Unterseite des mindestens einen elektronischen Chips, wobei der Bonddraht gemeinsam mit dem mindestens einen elektronischen Chip in der Verkapselungsstruktur verkapselt ist.
  • Gemäß einem anderen exemplarischen Ausführungsbeispiel kann zumindest ein Teil des Materials mit dem niedrigen Elastizitätsmodul zwischen dem zumindest teilweise verkapselten mindestens einen elektronischen Chip einerseits und dem anderen Material mit dem höheren Elastizitätsmodul andererseits angeordnet sein. Das Anordnen des Materials mit dem niedrigeren Elastizitätsmodul an einem dem elektronischen Chip zugewandten Ende der elektrisch isolierenden Struktur ist besonders bei solchen Packaging-Architekturen vorteilhaft, bei denen die Gefahr einer Rissbildung an einer elektrischen Kontaktierung an einer Unterseite des elektronischen Chips zu befürchten ist, insbesondere bei Flip-Chip-Architekturen. In diesem Falle kann der weichere, deformierbarere Charakter des Materials mit dem niedrigen Elastizitätsmodul lokal an der Chipkontaktierung auftretende mechanische Spannungen ausgleichen, während das härtere oder robustere Material mit dem höheren Elastizitätsmodul, das dann im Vergleich mit dem Material mit dem niedrigen Elastizitätsmodul auf der chipabgewandten Seite angeordnet ist, mechanischen Schutz und Stabilität verleihen.
  • Gemäß einem exemplarischen Ausführungsbeispiel kann das elektronische Modul zumindest ein Chip-Pad an einer Unterseite des mindestens einen in Flip Chip Technologie montierten elektronischen Chips aufweisen, wobei der zumindest eine Chip-Pad an der Unterseite mit der elektrisch leitfähigen Struktur direkt elektrisch leitfähig gekoppelt ist. Bei einer solchen Flip-Chip-Architektur ist die aktive Oberfläche des elektronischen Chips an der Unterseite bzw. an der der elektrisch leitfähigen Struktur und der elektrisch isolierenden Struktur zugewandten Chipseite. Untersuchungen haben ergeben, dass eine kritische Stelle der elektrischen Kontaktierung bei dieser Geometrie an den Chippads zum Verbinden des elektronischen Chips mit der Laminatstruktur bzw. dem Schichtenstapel aus Komponenten der elektrisch isolierenden Struktur und der elektrisch leitfähigen Struktur auftritt. Eine solche Geometrie kann insbesondere bonddrahtfrei sein.
  • Gemäß einem anderen exemplarischen Ausführungsbeispiel kann die elektrisch leitfähige Struktur als Umverdrahtung in der elektrisch isolierenden Struktur eingebettet sein, so dass die elektrisch leitfähige Struktur und die elektrisch isolierende Struktur eine Umverdrahtungsebene („redistribution layer“) bilden, an deren einer Hauptfläche der mindestens eine elektronische Chip und die Verkapselungsstruktur angrenzen und an deren anderer Hauptfläche das elektronische Modul an einem elektronischen Peripheriegerät montierbar ist. Bei einer solchen eWLB-Architektur ist die Umverdrahtungsebene zwischen dem verkapselten elektronischen Chip einerseits und einer Montageebene zum elektrischen und mechanischen Ankoppeln eines elektronischen Peripheriegeräts (wie zum Beispiel eines PCB) andererseits vorgesehen. Mittels dieser Umverdrahtungsebene, die aus einer oder mehreren Schichten aus elektrisch isolierendem Material mit eingebetteten Strukturen elektrisch leitfähigen Materials (insbesondere Kupfer) gebildet sein kann, werden die kleinen Chipdimensionen (das heißt die relativ kleinen Ausdehnungen des oder der Chippads) an die relativ großen Dimensionen des elektronischen Peripheriegeräts (insbesondere leitfähige Strukturen eines PCB) angepasst bzw. erweitert. Bei einer solchen eWLB-Architektur ist eine für Schädigungen des elektronischen Moduls bzw. einer Anordnung aus elektronischem Modul und elektronischem Peripheriegerät anfällige Stelle jene, an der die elektrisch leitfähige Kopplung zwischen dem elektronischen Modul und dem elektronischen Peripheriegerät hergestellt wird, insbesondere an einer Lötverbindungsstelle. Durch das zumindest teilweise Vorsehen der elektrisch isolierenden Struktur aus einem Material mit niedrigem Elastizitätsmodul (insbesondere niedrig im Vergleich zu FR-4-Material eines PCBs) können mechanische Spannungen an dieser Position kompensiert werden.
  • Gemäß einem exemplarischen Ausführungsbeispiel kann das andere Material mit dem höheren Elastizitätsmodul zwischen dem zumindest teilweise mit der Verkapselungsstruktur verkapselten mindestens einen elektronischen Chip einerseits und dem Material mit dem niedrigen Elastizitätsmodul andererseits angeordnet sein. Durch diese Maßnahme kann der mechanisch empfindliche elektrische Übergang zwischen Chip und Umverdrahtungsebene mechanisch verstärkt werden.
  • Gemäß einem anderen exemplarischen Ausführungsbeispiel kann die gesamte elektrisch isolierende Struktur der Umverdrahtungsebene aus dem Material mit dem niedrigen Elastizitätsmodul ausgebildet sein. Wenn die gesamte elektrisch isolierende Struktur der Umverdrahtungsebene aus dem Material mit niedrigem Young-Modul besteht, kann eine besonders hohe Flexibilität und Ausgleichsfähigkeit gegenüber auf thermischem Mismatch beruhenden mechanischen Spannungen erreicht werden.
  • Gemäß einem exemplarischen Ausführungsbeispiel kann an der anderen Hauptoberfläche der Laminatschichtenfolge (d.h. an jener anderen Hauptoberfläche, die der oben beschriebenen Hauptoberfläche gegenüberliegt, an welcher der Chip angebracht ist) mindestens eine Lotstruktur, insbesondere eine Mehrzahl von Lotkugeln, angeordnet sein. Insbesondere die elektrische Kopplung an dieser Lotstruktur in einem Übergangsbereich zwischen elektronischem Modul und elektronischem Peripheriegerät bedarf des Bereitstellens einer gewissen mechanischen Ausgleichsfähigkeit, damit unter dem Einfluss thermischer Spannungen hier Risse vermieden werden und die Zuverlässigkeit des elektronischen Bauteils, Packages bzw. Moduls erhöht werden kann.
  • Gemäß einem exemplarischen Ausführungsbeispiel kann das elektronische Peripheriegerät aus einer Gruppe ausgewählt sein, die besteht aus einer Leiterplatte, insbesondere einer gedruckten Leiterplatte, einem Keramiksubstrat, einem Direct Copper Bonding (DCB) Substrat und einem Direct Aluminum Bonding (DAB) Substrat.
  • Gemäß einem exemplarischen Ausführungsbeispiel kann auch das elektronische Peripheriegerät eine elektrisch isolierende Struktur aufweisen, die zumindest teilweise aus einem Material mit niedrigem Elastizitätsmodul (insbesondere niedriger als FR-4) ausgebildet ist. Als besonders vorteilhaft hat es sich herausgestellt, sowohl einen Bereich des elektronischen Moduls als auch einen Bereich des elektronischen Peripheriegeräts mit Material niedrigen Elastizitätsmoduls auszustatten. Für die möglichen Materialien mit niedrigem Elastizitätsmodul (und deren Eigenschaften) des elektronischen Peripheriegeräts gelten die Ausgestaltungen, die hierin für das Material mit niedrigem Elastizitätsmodul des elektronischen Moduls beschrieben sind, entsprechend, so dass auf die diesbezügliche Offenbarung in dieser Anmeldung ausdrücklich verwiesen wird. Durch das beidseitige synergistische Bereitstellen einer mechanischen Ausgleichsfähigkeit durch die Elastizität des jeweiligen Materials niedrigen Elastizitätsmoduls an Package und Peripheriegerät kann die elektronische Anordnung aus elektronischem Modul und elektronischem Peripheriegerät hochwirksam vor mechanischen Schädigungen wie Rissen geschützt werden. Dadurch kann die Lebensdauer von Modul und Peripheriegerät im montierten Zustand deutlich erhöht werden.
  • Die im Rahmen dieser Anmeldung angegebenen Werte, Wertebereiche und Variabilitäten des Elastizitätsmoduls beziehen sich auf Werte, die insbesondere mittels der Messmethode DMA (Dynamic Mechanical Analysis) gemessen werden können.
  • Gemäß einem exemplarischen Ausführungsbeispiel kann insbesondere für laminatbasierte Packages (zum Beispiel BGA) durch die Verwendung von einem oder mehreren Materialien mit niedrigem Young-Moduls als Dielektrikum eine erhöhte Robustheit gegenüber Temperaturzyklen erreicht werden. Dies ist insbesondere für Automotive-Anwendungen bzw. Anwendungen unter Verwendung von Powerchips als elektronischen Chip überaus vorteilhaft, da dort neben dem Erfordernis der Verwendbarkeit über einen breiten Temperaturbereich hinweg eine zusätzliche thermische Belastung für die im Betrieb anfallende Abwärme auftritt. Ein wichtiger Aspekt von exemplarischen Ausführungsbeispielen ist darin zu sehen, dielektrisches Material mit niedrigem Young-Moduls für eine oder mehrere Laminatsubstratschichten oder als dielektrische Schicht in bestimmten Packages (wie zum Beispiel eWLB) einzusetzen, insbesondere dort, wo eine elektrische Kontaktierung extern dieser Schicht stattfindet (zum Beispiel eine Lot- oder Klebeverbindung zu einem elektrisch leitfähigen Körper wie zum Beispiel einem Kupferpfosten, oder ein Löten oder Kleben auf ein PCB).
  • Das Vorsehen zumindest eines Teils der elektrisch isolierenden Struktur des elektronischen Moduls aus Material mit niedrigem Elastizitätsmodul gegenüber einem alleinigen Vorsehen eines solchen Materials in dem üblicherweise sehr viel größeren elektronischen Peripheriegerät bringt signifikante Kostenvorteile mit sich, da der Bereich, der zum Ermöglichen einer thermischen Ausgleichsbewegung aus Material mit niedrigem Elastizitätsmodul ausgebildet wird, in dem elektronischen Modul in aller Regel sehr viel kleiner ist als in dem elektronischen Peripheriegerät. Simultan bringt der Einsatz eines Materials mit niedrigem Elastizitätsmodul auch den Vorteil, dass derartige Materialien die Eignung des elektronischen Moduls für Hochfrequenzanwendungen mit niedrigem Verlust eines übermittelten Signals verbessert.
  • Gemäß einem Ausführungsbeispiel können die elektronischen Chips als Sensoren oder Aktuatoren in mikroelektromechanischen Systemen (MEMS) verwendet werden, zum Beispiel als Drucksensoren oder Beschleunigungssensoren. In einem anderen Ausführungsbeispiel können die elektronischen Chips als Halbleiterchips für Leistungsanwendungen (insbesondere mit vertikalem Stromfluss und/oder mit elektrischen Kontakten an beiden gegenüberliegenden Hauptflächen), zum Beispiel für Automotive-Anwendungen, verwendet werden, und können zum Beispiel mindestens einen integrierten Insulated Gate Bipolar Transistor (IGBT) und/oder zumindest eine integrierte Diode aufweisen. Es ist auch möglich, dass zumindest ein Teil der elektronischen Chips für Leistungsanwendungen, insbesondere als Leistungshalbleiterchip, zum Beispiel als Feldeffekttransistor (insbesondere als MOSFET) ausgebildet ist. Gemäß einem Ausführungsbeispiel kann zumindest ein elektronischer Chip ein logischer IC (zum Beispiel mit elektrischen Kontakten an nur einer von beiden gegenüberliegenden Hauptflächen) oder ein elektronischer Chip für Hochfrequenzleistungsanbindungen sein. Auch ist es möglich, als elektronische Chips passive Bauelemente einzusetzen, zum Beispiel Widerstände, Spulen und/oder Kondensatoren.
  • Als Substrat oder Wafer zum Bilden der elektronischen Chips kann ein Halbleitersubstrat verwendet werden, vorzugsweise ein Siliziumsubstrat. Alternativ kann Siliziumoxid oder ein anderes elektrisch isolierendes Substrat verwendet werden. Es ist auch möglich, ein Germanium-Substrat oder ein III-V-Halbleitermaterial einzusetzen. Zum Beispiel können exemplarische Ausführungsbeispiele in Galliumnitrid- oder Siliziumkarbid-Technologie realisiert sein. Ferner können exemplarische Ausführungsbeispiele standardisierte Halbleiterprozesstechnologien wie zum Beispiel eine geeignete Ätztechnologie (aufweisend isotropes und anisotropes Ätzen, insbesondere Plasmaätzen, Trockenätzen, Nassätzen), Strukturierungstechnologie (die lithographische Masken involvieren können) und/oder Abscheidetechnologien (wie zum Beispiel Chemical Vapour Deposition (CVD), Plasma Enhanced Chemical Vapour Deposition (PECVD), Atomic Layer Deposition (ALD), Sputtering, etc.) einsetzen.
  • Bei einer Ausführungsform kann die Verkapselungsstruktur eine Guss- oder Mold-Struktur sein, zum Beispiel aus Kunststoff. Die Verkapselungsstruktur kann auch Füllpartikel aufweisen, zum Beispiel, um die thermische Leitfähigkeit zu erhöhen. Bei einer anderen Ausführungsform kann die Verkapselungsstruktur mittels Verpressens des Chips mit diesem umgebenden Material ausgebildet werden.
  • Die obigen und andere Ziele, Merkmale und Vorteile werden anhand der folgenden Beschreibung und der beigefügten Patentansprüche genauer erkennbar werden, wenn sie in Zusammenhang mit den beigefügten Zeichnungen, in denen entsprechende Teile oder Elemente mit entsprechenden Bezugszeichen versehen sind, betrachtet werden.
  • Kurze Beschreibung der Figuren
  • Ausführungsbeispiele sind in den Figuren dargestellt und werden im Weiteren näher erläutert.
  • Es zeigen:
  • 1 eine Querschnittsansicht einer elektronischen Anordnung gemäß einem exemplarischen Ausführungsbeispiel.
  • 2 eine Querschnittsansicht eines elektronischen Moduls gemäß einem exemplarischen Ausführungsbeispiel.
  • 3 bis 5 Querschnittsansichten von elektronischen Anordnungen gemäß noch anderen exemplarischen Ausführungsbeispielen.
  • 6 und 7 Querschnittsansichten von elektronischen Modulen gemäß anderen exemplarischen Ausführungsbeispielen.
  • 8 ein Diagramm, in dem die Temperaturabhängigkeit des Werts des Elastizitätsmoduls für unterschiedliche Materialien mit niedrigem Elastizitätsmodul und eines Vergleichsmaterials mit höherem Elastizitätsmodul gezeigt sind.
  • Ausführliche Beschreibung von Ausführungsbeispielen
  • Gleiche oder ähnliche Komponenten in unterschiedlichen Figuren sind mit gleichen Bezugsziffern versehen.
  • 1 zeigt eine Querschnittsansicht einer elektronischen Anordnung 100 gemäß einem exemplarischen Ausführungsbeispiel. In 1 ist die Integration eines Materials mit niedrigem Elastizitätsmodul in ein Substrat eines Ball Grid Array (BGA) Moduls gezeigt.
  • Die elektronische Anordnung 100 weist ein hier als Laminat-basiertes Package, IC-Package, Microcontrollerpackage, eWLB, Chipscalepackage oder Leistungshalbleiterpackage ausgebildetes elektronisches Modul 150 und ein hier als gedruckte Leiterplatte (PCB) ausgebildetes elektronisches Peripheriegerät 180 auf, auf dem das elektronische Modul 150 mittels einer Lotverbindung elektrisch und mechanisch montiert ist. Das elektronische Peripheriegerät 180 ist aus einer elektrisch isolierenden Struktur 182 aus FR-4 Material ausgebildet, das von elektrisch leitfähigen Strukturen (siehe elektrisch leitfähige Struktur 192) durchsetzt ist. Ein hier als IC-Chip oder Leistungshalbleiterchip ausgebildeter elektronischer Chip 152 des elektronischen Moduls 150 ist mittels einer elektrisch leitfähigen Struktur 156 des elektronischen Moduls 150 mit einer metallischen Leiterbahn an einer Oberseite des elektronischen Peripheriegeräts 180 elektrisch leitfähig gekoppelt.
  • Das elektronische Modul 150 weist ferner eine hier als Mold-Compound oder Vergussmasse ausgebildete Verkapselungsstruktur 154 auf, in welcher der elektronische Chip 152 gemeinsam mit Bonddrähten 168 und oberseitigen Chippads 170 verkapselt ist. Die zum Beispiel aus Kupfer hergestellte elektrisch leitfähige Struktur 156 des elektronischen Moduls 150 dient zum elektrisch leitfähigen Kontaktieren des elektronischen Chips 152. Genauer gesagt ist die gemäß 1 oberste Schicht der elektrisch leitfähigen Struktur 156 mittels der Bonddrähte 168 mit den Chippads 170 an der Oberseite des elektronischen Chips 152 elektrisch leitfähig gekoppelt. In 1 nicht gezeigte Verbindungsstrukturen, die sich durch eine elektrisch isolierende Struktur 158, 160 hindurch erstrecken, verbinden die gemäß 1 oberste Schicht der elektrisch leitfähigen Struktur 156 mit den weiter unten angeordneten Schichten. Die unterste Schicht der elektrisch leitfähigen Struktur 156 ist mittels elektrisch leitfähiger Lotperlen 172 mit der elektrisch leitfähigen Struktur des elektronischen Peripheriegeräts 180 elektrisch leitfähig gekoppelt. Die Lotperlen 172 sind an einer unteren Hauptfläche 166 einer Laminatschichtenfolge 162 angeordnet, die von der elektrisch leitfähigen Struktur 156 und der elektrisch isolierenden Struktur 158, 160 gebildet ist. Gemeinsam mit der elektrisch isolierenden Struktur 158, 160 bildet die elektrisch leitfähige Struktur 156 also einen Schichtstapel aus zueinander parallelen, ebenen Schichten, die durchgehend oder strukturiert ausgebildet sein können. An einer oberen Hauptfläche 164 der Laminatschichtenfolge 162 ist der eingekapselte elektronische Chip 152 angekoppelt.
  • Die elektrisch isolierende Struktur 158, 160 weist eine erste Schicht (siehe Bezugszeichen 160) aus einem Material mit im Vergleich zu FR-4 niedrigem Elastizitätsmodul und weist zweite Schichten (siehe Bezugszeichen 158) aus FR-4 mit höherem Elastizitätsmodul auf.
  • Das Material mit dem niedrigen Elastizitätsmodul hat einen Absolutwert des Elastizitätsmoduls von höchstens 16 GPa bei –40 °C, wobei sich der Absolutwert in einem Temperaturbereich zwischen –40 °C und +150 °C um maximal 10 GPa verändert (in der Regel zu höheren Temperaturen hin verkleinert). Durch diese Kombination von Materialeigenschaften der Schicht mit Bezugszeichen 160 kann diese auch bei ausgeprägten Temperaturzyklen (zum Beispiel in einem Bereich zwischen –40 °C und +150 °C) dem elektronischen Modul 150 als Ganzem eine ausreichende Elastizität bzw. Flexibilität verleihen, dass mechanische Spannungen aufgrund unterschiedlicher thermischer Ausdehnungskoeffizienten der einzelnen Materialien des elektronischen Moduls 150 und des damit gekoppelten elektronischen Peripheriegeräts 180 ausgeglichen werden können und insbesondere die Lotverbindung an der Position der Lotperlen 172 vor einer Rissbildung geschützt wird. Die moderate thermische Ausdehnung des Materials mit dem niedrigen Elastizitätsmodul unterdrückt die unerwünschte Rissbildung weiter.
  • Die elektrisch leitfähige Struktur 156 und die elektrisch isolierende Struktur 158, 160 bilden die Laminatschichtenfolge 162, an deren einer Hauptfläche 164 der verkapselte elektronische Chip 152 angeordnet ist und an deren anderer Hauptfläche 166 das elektronische Modul 150 an dem elektronischen Peripheriegerät 180 zu montieren ist.
  • Besonders wirksam kann eine unerwünschte Rissbildung an der Position der Lotkugeln 172 unterdrückt werden, wenn die oben beschriebenen Materialeigenschaften des Materials mit dem niedrigen Elastizitätsmodul und der moderaten thermischen Ausdehnung zumindest in einer Ebene bestehen, die gemäß 1 horizontal verläuft und senkrecht zu der Papierebene gemäß 1 angeordnet ist.
  • Die elektrisch isolierende Struktur 158, 160 weist auch ein Laminat (z.B. FR-4) als anderes Material mit einem höheren Elastizitätsmodul auf. Dieses verleiht dem elektronischen Modul 150 die nötige Stabilität, um auch unter rauen Bedingungen eingesetzt werden zu können. Gemäß 1 ist das andere Material mit dem höheren Elastizitätsmodul zwischen dem verkapselten elektronischen Chip 152 einerseits und dem Material mit dem niedrigen Elastizitätsmodul andererseits angeordnet. Damit ist eine hohe Robustheit an der Koppelstelle zwischen elektronischem Chip 152 und Laminatschichtenfolge 162 erreicht und simultan eine die gewünschte Ausgleichsbewegung ermöglichende elastische Kopplung an der Schnittstelle zwischen dem elektronischen Modul 150 und dem elektronischen Peripheriegerät 180 geschaffen.
  • Wenn über einen weiteren Temperaturbereich zwischen zum Beispiel –40 °C (das heißt nach einem Kaltstart im Winter) und +150 °C (das heißt im Hochsommer, wenn der elektronische Chip 152 zum Beispiel auch auf Hochlast betrieben wird) aufgrund der unterschiedlichen Wärmeausdehnungskoeffizienten der verschiedenen Materialien der elektronischen Anordnung 100 in dessen Innerem mechanische Spannungen auftreten, sorgt die zum Beispiel sogar annähernd gummielastische Flexibilität des Materials 160 mit niedrigem Elastizitätsmodul für einen Abbau dieser Spannungen und für eine Ausgleichsbewegung zwischen den einzelnen Komponenten der elektronischen Anordnung 100. Besonders kritisch sind solche mechanischen Spannungen nahe der Lotperlen 172, wo herkömmlich die Anfälligkeit für eine Rissbildung und eine Verschlechterung der elektrischen Kontaktierung besonders hoch ist. Indem gemäß 1 das Material mit niedrigem Young-Modul (siehe Bezugszeichen 160) räumlich nächstliegend zu dieser kritischen Position vorgesehen ist, kann besonders diese empfindliche Position mechanisch entlastet werden und gleichzeitig aufgrund des Vorsehens des FR-4-Materials in Form von lotperlenferneren Schichten der elektrisch isolierenden Struktur (siehe Bezugszeichen 158) gleichsam eine gute mechanische Stabilität des elektronischen Moduls 150 sichergestellt werden. Durch das Integrieren von Material mit niedrigem Young-Modul in das Substrat eines BGA-Packages, wie in 1 gezeigt, kann somit eine verbesserte Performance über viele und ausgeprägte Temperaturzyklen hinweg erreicht werden und insbesondere die Zuverlässigkeit an der Schnittstelle zwischen BGA-Package und PCB verbessert werden.
  • 2 zeigt eine Querschnittsansicht eines elektronischen Moduls 150 gemäß einem anderen exemplarischen Ausführungsbeispiel.
  • Das Material mit dem niedrigen Elastizitätsmodul (siehe Bezugszeichen 160) ist gemäß 2 zwischen dem verkapselten elektronischen Chip 152 einerseits und dem anderen Material mit dem höheren Elastizitätsmodul (siehe Bezugszeichen 158) andererseits angeordnet.
  • Gemäß 2 weist das elektronische Modul 150 Chip-Pads 170 an einer Unterseite des hier in Flip Chip Technologie montierten elektronischen Chips 152 auf. Die Chip-Pads 170 an der Unterseite des elektronischen Chips 152 sind mit einer gemäß 2 obersten Schicht, d.h. an der Hauptoberfläche 164 der Laminatschichtenfolge 162, der elektrisch leitfähigen Struktur 156 elektrisch leitfähig gekoppelt.
  • Das Ausführungsbeispiel gemäß 2 unterscheidet sich von dem Ausführungsbeispiel gemäß 1 somit dadurch, dass gemäß 2 das Material 160 mit niedrigem Young-Modul in ein Flip-Chip-Laminatsubstrat integriert ist. Eine kritische rissanfällige Stelle ist bei dieser Geometrie der Übergang zwischen den Chip-Pads 170 an der aktiven Seite des elektronischen Chips 152 und dem Laminatschichtenstapel 162 aus der elektrisch isolierenden Struktur 158, 160 und der elektrisch leitfähigen Struktur 156. Indem speziell an dieser Position das Material mit niedrigem Young-Modul vorgesehen ist, wird die Rissbildung an dieser Stelle selbst unter extremen Temperaturen und Temperaturschwankungen wirksam gehemmt. Insbesondere für Flip-Chip-BGAs kann dadurch eine signifikante Erhöhung der Lebensdauer und der Zuverlässigkeit erreicht werden. Die Zuverlässigkeit an der Chip-Substrat-Schnittstelle kann erhöht werden, wenn, wie in 2 gezeigt, an dieser Position das Material mit niedrigem Elastizitätsmodul lokalisiert wird.
  • 3 bis 5 zeigen Querschnittsansichten von elektronischen Anordnungen 100 gemäß noch anderen exemplarischen Ausführungsbeispielen.
  • Das in 3 gezeigte Ausführungsbeispiel unterscheidet sich von dem in 2 gezeigten Ausführungsbeispiel insbesondere dadurch, dass zusätzlich Material mit niedrigem Elastizitätsmodul in Form einer weiteren entsprechenden Schicht in einem Grenzbereich zwischen elektronischem Modul 150 und elektronischem Peripheriegerät 180 vorgesehen wird. Dadurch kann auch die Zuverlässigkeit an der Schnittstelle bzw. dem Übergang (d.h. an der Position der Lotperlen 172) zwischen dem Substrat des elektronischen Moduls 150 und dem elektronischen Peripheriegerät 180 in Form eines PCB verbessert werden, indem auch dort aufgrund der dort ausgebildeten elastischen Eigenschaften eine mechanische Ausgleichsbewegung unter thermischer Beanspruchung ermöglicht ist.
  • Durch die Maßnahmen gemäß 2 und 3 wird es möglich, Flip-Chip-Technologie für Automotive-Anwendungen einzusetzen, bei denen eine Robustheit gegenüber extremen Temperaturzyklen gefordert wird.
  • Gemäß 4 ist die elektrisch leitfähige Struktur 156 als Umverdrahtung in der elektrisch isolierenden Struktur eingebettet, so dass die elektrisch leitfähige Struktur 156 und die elektrisch isolierende Struktur gemeinsam eine Umverdrahtungsebene 400 („redistribution layer“) bilden, an deren einer Hauptfläche 402 der elektronische Chip 152 und die Verkapselungsstruktur 154 angrenzen und an deren anderer Hauptfläche 404 das elektronische Modul 150 mittels der Lotperlen 172 an dem elektronischen Peripheriegerät 180 montierbar oder montiert ist. Bei dem Ausführungsbeispiel von 4 ist die gesamte elektrisch isolierende Struktur der Umverdrahtungsebene 400 aus Material mit dem niedrigen Elastizitätsmodul ausgebildet (siehe Bezugszeichen 160).
  • Das Ausführungsbeispiel gemäß 4 unterscheidet sich von den zuvor beschriebenen Ausführungsbeispielen dadurch, dass dieses ein elektronisches Modul in eWLB-Technologie zeigt. Gemäß 4 besteht das gesamte dielektrische Material der Umverdrahtungsebene 400 aus dem Material mit dem niedrigem Elastizitätsmodul, so dass die elektrische Ankopplung zwischen dem elektronischen Modul 150 und dem elektronischen Peripheriegerät 180 mittels der Lotverbindung, welche durch die Lotperlen 172 realisiert wird, mechanisch flexibel gestaltet wird und eine Ausgleichsbewegung erlaubt. Somit kann gemäß 4 das Material mit niedrigem Elastizitätsmodul direkt in ein eWLB integriert werden. Dabei wird das Material 160 niedrigem Elastizitätsmodul als Dielektrikum auf der eWLB-Seite eingesetzt. Es dient somit als elektrisches Isolationsmaterial innerhalb der Redistribution Layer. Dadurch kann wiederum eine verbesserte Robustheit gegenüber Temperaturschwankungen erreicht werden, selbst wenn die eWLB-Architektur gemäß 4 mit herkömmlichen PCBs verwendet wird.
  • Gemäß 5 weist im Unterschied zu 4 das elektronische Peripheriegerät 180 eine elektrisch isolierende Struktur 182, 500 auf, die teilweise aus einem Material mit niedrigem Elastizitätsmodul (siehe Bezugszeichen 500) und teilweise aus einem Material mit höherem Elastizitätsmodul (zum Beispiel FR-4) ausgebildet ist.
  • 5 zeigt also ein Ausführungsbeispiel, bei dem zusätzlich zu dem Material mit niedrigem Elastizitätsmodul in dem elektronischen Modul 150 in eWLB-Architektur zusätzlich eine oberflächennächste dielektrische Schicht des als PCB ausgebildeten elektronischen Peripheriegeräts 180 als Material mit niedrigem Elastizitätsmodul ausgebildet wird. Die Materialien mit den Bezugszeichen 160, 500 können identisch sein. Dadurch kann beidseitig der Lotverbindung zwischen elektronischem Modul 150 und elektronischem Peripheriegerät 180 eine mechanische Ausgleichsbewegung zugelassen werden und somit eine verbesserte Stabilität gegenüber Temperaturzyklen erreicht werden. Insbesondere für Leistungshalbleiteranwendungen und Automotive-Anwendungen ist eine solche Architektur vorteilhaft.
  • 6 und 7 zeigen Querschnittsansichten von elektronischen Modulen 150 gemäß exemplarischen Ausführungsbeispielen.
  • Gemäß 6 weist die elektrisch isolierende Struktur 158, 160 der Umverdrahtungsebene 400 außer dem Material mit dem niedrigen Elastizitätsmodul (siehe Bezugszeichen 160) zusätzlich anderes Material mit einem höheren Elastizitätsmodul auf (siehe Bezugszeichen 158). Das andere Material mit dem höheren Elastizitätsmodul ist zwischen dem mit der Verkapselungsstruktur 154 verkapselten elektronischen Chip 152 einerseits und dem Material mit dem niedrigen Elastizitätsmodul andererseits angeordnet. 6 zeigt also ein Ausführungsbeispiel, bei dem die elektrisch isolierende Struktur 158, 160 innerhalb der Redistribution Layer oder Umverdrahtungsebene 400 nur zum Teil aus dem Material mit niedrigem Elastizitätsmodul und zu einem anderen Teil durch Material mit höherem Elastizitätsmodul zur Erhöhung der Robustheit innerhalb der Umverdrahtungsebene 400 ausgebildet ist. Das Material 160 mit niedrigem Elastizitätsmodul ist dabei näher an der Lotstelle zur Ankopplung an ein elektronisches Peripheriegerät 180 angeordnet als das Material 158 mit höherem Elastizitätsmodul.
  • 7 zeigt eine vergrößerte Darstellung des elektronischen Moduls 150 gemäß 4 und 5.
  • 8 zeigt ein Diagramm 900, in dem die Temperaturabhängigkeit des Werts des Elastizitätsmoduls für vier unterschiedliche Materialien mit niedrigem Elastizitätsmodul und für ein Vergleichsmaterial mit höherem Elastizitätsmodul gezeigt sind.
  • Das Diagramm 900 weist eine Abszisse 902 auf, entlang welcher die Temperatur in Grad Celsius aufgetragen ist. Entlang einer Ordinate 904 ist der Wert des Elastizitätsmoduls aufgetragen. Während herkömmlich verwendetes PCB-Material (siehe Kurve 920) insbesondere bei niedrigen Temperaturen einen sehr hohen Wert des Elastizitätsmoduls aufweist und daher einer Rissbildung nicht wirksam entgegentreten kann, ist auch die Variation des Elastizitätsmoduls über den Bereich von Betriebstemperaturen (–40 °C bis 150 °C) so groß, dass bei Temperaturzyklen starke mechanische Spannungen auftreten können. Bei dem gemäß exemplarischen Ausführungsbeispielen eingesetzten Materialien (siehe Kurven 908, 910, 912, 914) sind nicht nur die Absolutwerte des Young-Moduls insbesondere bei –40 °C deutlich niedriger, sondern ist auch deren Variabilität über den gesamten Temperaturbereich reduziert.
  • Ergänzend ist darauf hinzuweisen, dass „aufweisend“ keine anderen Elemente oder Schritte ausschließt und „eine“ oder „ein“ keine Vielzahl ausschließt. Ferner sei darauf hingewiesen, dass Merkmale oder Schritte, die mit Verweis auf eines der obigen Ausführungsbeispiele beschrieben worden sind, auch in Kombination mit anderen Merkmalen oder Schritten anderer oben beschriebener Ausführungsbeispiele verwendet werden können. Bezugszeichen in den Ansprüchen sind nicht als Einschränkung anzusehen.

Claims (19)

  1. Elektronisches Modul (150), aufweisend: • mindestens einen elektronischen Chip (152); • eine Verkapselungsstruktur (154), in welcher der mindestens eine elektronische Chip (152) zumindest teilweise verkapselt ist; • eine elektrisch leitfähige Struktur (156) zum elektrisch leitfähigen Kontaktieren des mindestens einen elektronischen Chips (152); und • eine elektrisch isolierende Struktur (158, 160), die zumindest teilweise aus einem Material mit niedrigem Elastizitätsmodul ausgebildet ist; • wobei eine Variation des Werts des Elastizitätsmoduls in einem Temperaturbereich zwischen –40 °C und +150 °C höchstens 10 GPa beträgt.
  2. Elektronisches Modul (150) gemäß Anspruch 1, wobei das Material mit niedrigem Elastizitätsmodul einen Wert des Elastizitätsmoduls von höchstens 16 GPa bei –40 °C aufweist.
  3. Elektronisches Modul (150) gemäß Anspruch 1 oder 2, wobei das Material mit niedrigem Elastizitätsmodul im gesamten Temperaturbereich zwischen –40 °C und +150 °C einen Wert des Elastizitätsmoduls von höchstens 5 GPa aufweist.
  4. Elektronisches Modul (150) gemäß einem der Ansprüche 1 bis 3, wobei das Material mit niedrigem Elastizitätsmodul aus einer Gruppe ausgewählt ist, die besteht aus Taconics TSM-DS3, Taconics FastFilm, Panasonic LCP R-F705T, und Rogers 3003.
  5. Elektronisches Modul (150) gemäß einem der Ansprüche 1 bis 4, ausgebildet als Ball Grid Array Modul, insbesondere als Embedded Wafer Level Ball Grid Array Modul, oder Wafer Level Package.
  6. Elektronisches Modul (150) gemäß einem der Ansprüche 1 bis 5, wobei die elektrisch leitfähige Struktur (156) und die elektrisch isolierende Struktur (158, 160) eine Laminatschichtenfolge (162) bilden, an deren einer Hauptfläche (164) der zumindest teilweise verkapselte mindestens eine elektronische Chip (152) angeordnet ist und an deren anderer Hauptfläche (166) das elektronische Modul (150) an einem elektronischen Peripheriegerät (180) montierbar ist.
  7. Elektronisches Modul (150) gemäß Anspruch 6, wobei die elektrisch isolierende Struktur (158, 160) ein anderes Material mit einem höheren Elastizitätsmodul aufweist, insbesondere eine Harz-Glasfaser-Mischung, weiter insbesondere FR-4.
  8. Elektronisches Modul (150) gemäß Anspruch 7, wobei zumindest ein Teil des anderen Materials mit dem höheren Elastizitätsmodul zwischen dem zumindest teilweise verkapselten mindestens einen elektronischen Chip (152) einerseits und dem Material mit dem niedrigen Elastizitätsmodul andererseits angeordnet ist.
  9. Elektronisches Modul (150) gemäß Anspruch 8, aufweisend zumindest einen zumindest teilweise in der Verkapselungsstruktur (154) verkapselten Bonddraht (168) zum elektrisch leitfähigen Koppeln von mindestens einem Chip-Pad (170) an einer Oberseite des mindestens einen elektronischen Chips (152) mit der elektrisch leitfähigen Struktur (156) an einer Unterseite des mindestens einen elektronischen Chips (152).
  10. Elektronisches Modul (150) gemäß Anspruch 7, wobei zumindest ein Teil des Materials mit dem niedrigen Elastizitätsmodul zwischen dem zumindest teilweise verkapselten mindestens einen elektronischen Chip (152) einerseits und dem anderen Material mit dem höheren Elastizitätsmodul andererseits angeordnet ist.
  11. Elektronisches Modul (150) gemäß Anspruch 10, aufweisend zumindest ein Chip-Pad (170) an einer Unterseite des mindestens einen in Flip Chip Technologie montierten elektronischen Chips (152), welcher zumindest eine Chip-Pad (170) an der Unterseite mit der elektrisch leitfähigen Struktur (156) elektrisch leitfähig gekoppelt ist.
  12. Elektronisches Modul (150) gemäß einem der Ansprüche 1 bis 5, wobei die elektrisch leitfähige Struktur (156) als Umverdrahtung in der elektrisch isolierenden Struktur (158, 160) eingebettet ist, so dass die elektrisch leitfähige Struktur (156) und die elektrisch isolierende Struktur (158, 160) eine Umverdrahtungsebene (400) bilden, an deren einer Hauptfläche (402) der mindestens eine elektronische Chip (152) und die Verkapselungsstruktur (154) angrenzen und an deren anderer Hauptfläche (404) das elektronische Modul (150) an einem elektronischen Peripheriegerät (180) montierbar ist.
  13. Elektronisches Modul (150) gemäß Anspruch 12, wobei die gesamte elektrisch isolierende Struktur (160) der Umverdrahtungsebene (400) aus dem Material mit dem niedrigen Elastizitätsmodul ausgebildet ist.
  14. Elektronisches Modul (150) gemäß Anspruch 12, wobei die elektrisch isolierende Struktur (158, 160) der Umverdrahtungsebene (400) außer dem Material mit dem niedrigen Elastizitätsmodul zusätzlich anderes Material mit einem höheren Elastizitätsmodul aufweist.
  15. Elektronisches Modul (150) gemäß Anspruch 14, wobei das andere Material mit dem höheren Elastizitätsmodul zwischen dem zumindest teilweise mit der Verkapselungsstruktur (154) verkapselten mindestens einen elektronischen Chip (152) einerseits und dem Material mit dem niedrigen Elastizitätsmodul andererseits angeordnet ist.
  16. Elektronisches Modul (150) gemäß einem der Ansprüche 6 bis 15, wobei an der anderen Hauptoberfläche (166, 404) mindestens eine Lotstruktur (172), insbesondere eine Mehrzahl von Lotperlen, angeordnet ist.
  17. Elektronische Anordnung (100), aufweisend: • mindestens ein elektronisches Modul (150) gemäß einem der Ansprüche 1 bis 16; • ein elektronisches Peripheriegerät (180), auf dem das mindestens eine elektronische Modul (150) derart montiert ist, dass der mindestens eine elektronische Chip (152) mittels der elektrisch leitfähigen Struktur (156) mit dem elektronischen Peripheriegerät (180) elektrisch leitfähig gekoppelt ist.
  18. Elektronische Anordnung (100) gemäß Anspruch 17, wobei das elektronische Peripheriegerät (180) eine elektrisch isolierende Struktur (182, 500) aufweist, die zumindest teilweise aus einem Material mit niedrigem Elastizitätsmodul ausgebildet ist.
  19. Verfahren zum Herstellen eines elektronischen Moduls (150), wobei das Verfahren aufweist: • zumindest teilweises Verkapseln von mindestens einem elektronischen Chip (152) mit einer Verkapselungsstruktur (154); • Ausbilden einer elektrisch leitfähigen Struktur (156) zum elektrisch leitfähigen Kontaktieren des mindestens einen elektronischen Chips (152); und • Ausbilden einer elektrisch isolierenden Struktur (158, 160) zumindest teilweise aus einem Material mit niedrigem Elastizitätsmodul; • wobei eine Variation des Werts des Elastizitätsmoduls in einem Temperaturbereich zwischen –40 °C und +150 °C höchstens 10 GPa beträgt.
DE102014115099.6A 2014-10-16 2014-10-16 Elektronisches Modul mit elektrisch isolierender Struktur mit Material mit niedrigem Elastizitätsmodul und Verfahren zur Herstellung eines elektronischen Moduls Active DE102014115099B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102014115099.6A DE102014115099B4 (de) 2014-10-16 2014-10-16 Elektronisches Modul mit elektrisch isolierender Struktur mit Material mit niedrigem Elastizitätsmodul und Verfahren zur Herstellung eines elektronischen Moduls
US14/882,678 US10813229B2 (en) 2014-10-16 2015-10-14 Electronic module having an electrically insulating structure with material having a low modulus of elasticity
CN201510667609.9A CN105529310A (zh) 2014-10-16 2015-10-16 具有拥有低弹性模量材料的电绝缘结构的电子模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102014115099.6A DE102014115099B4 (de) 2014-10-16 2014-10-16 Elektronisches Modul mit elektrisch isolierender Struktur mit Material mit niedrigem Elastizitätsmodul und Verfahren zur Herstellung eines elektronischen Moduls

Publications (2)

Publication Number Publication Date
DE102014115099A1 true DE102014115099A1 (de) 2016-04-21
DE102014115099B4 DE102014115099B4 (de) 2021-05-06

Family

ID=55637711

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014115099.6A Active DE102014115099B4 (de) 2014-10-16 2014-10-16 Elektronisches Modul mit elektrisch isolierender Struktur mit Material mit niedrigem Elastizitätsmodul und Verfahren zur Herstellung eines elektronischen Moduls

Country Status (3)

Country Link
US (1) US10813229B2 (de)
CN (1) CN105529310A (de)
DE (1) DE102014115099B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7424868B2 (ja) 2020-03-06 2024-01-30 日本航空電子工業株式会社 電気接続部材を生産する方法及び配線構造

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170121666A (ko) * 2016-04-25 2017-11-02 삼성전기주식회사 팬-아웃 반도체 패키지
US9875970B2 (en) 2016-04-25 2018-01-23 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
US10834853B2 (en) 2018-03-02 2020-11-10 Micron Technology, Inc. Electronic device with a card-level thermal regulator mechanism and associated systems, devices, and methods
US10692793B2 (en) * 2018-03-02 2020-06-23 Micron Technology, Inc. Electronic device with a package-level thermal regulator mechanism and associated systems, devices, and methods
CN112020239B (zh) * 2019-05-29 2021-07-27 北京梦之墨科技有限公司 一种电子电路及电子电路制作方法
TWI734545B (zh) * 2020-07-03 2021-07-21 財團法人工業技術研究院 半導體封裝結構

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6114753A (en) * 1996-05-30 2000-09-05 Hitachi, Ltd. Circuit tape having adhesive film, semiconductor device, and a method for manufacturing the same
DE10133571A1 (de) * 2001-07-13 2003-01-30 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zu seiner Herstellung
US20070251721A1 (en) * 2005-07-28 2007-11-01 Nec Corporation Insulation material, wiring board, and semiconductor device
US20090090547A1 (en) * 2004-04-28 2009-04-09 Ibiden Co., Ltd. Multilayer printed wiring board
US20130026632A1 (en) * 2010-04-08 2013-01-31 Nec Corporation Semiconductor element-embedded wiring substrate

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3336240B2 (ja) * 1997-11-28 2002-10-21 京セラ株式会社 半導体素子実装基板
JP2000114424A (ja) * 1998-09-29 2000-04-21 Kyocera Corp 半導体素子実装基板
US6717819B1 (en) 1999-06-01 2004-04-06 Amerasia International Technology, Inc. Solderable flexible adhesive interposer as for an electronic package, and method for making same
US6512255B2 (en) * 1999-09-17 2003-01-28 Denso Corporation Semiconductor pressure sensor device having sensor chip covered with protective member
US6750397B2 (en) * 2002-02-15 2004-06-15 Advanced Semiconductor Engineering, Inc. Thermally enhanced semiconductor build-up package
DE10300958A1 (de) * 2003-01-13 2004-07-22 Epcos Ag Modul mit Verkapselung
US7629695B2 (en) * 2004-05-20 2009-12-08 Kabushiki Kaisha Toshiba Stacked electronic component and manufacturing method thereof
US20070278671A1 (en) 2006-06-02 2007-12-06 Powertech Technology Inc. Ball grind array package structure
JP2008042077A (ja) * 2006-08-09 2008-02-21 Renesas Technology Corp 半導体装置及びその製造方法
US20080157358A1 (en) * 2007-01-03 2008-07-03 Advanced Chip Engineering Technology Inc. Wafer level package with die receiving through-hole and method of the same
JP2008244325A (ja) * 2007-03-28 2008-10-09 Japan Gore Tex Inc プリント配線基板およびボールグリッドアレイパッケージ
US8058102B2 (en) * 2009-11-10 2011-11-15 Advanced Chip Engineering Technology Inc. Package structure and manufacturing method thereof
US20130256894A1 (en) 2012-03-29 2013-10-03 International Rectifier Corporation Porous Metallic Film as Die Attach and Interconnect

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6114753A (en) * 1996-05-30 2000-09-05 Hitachi, Ltd. Circuit tape having adhesive film, semiconductor device, and a method for manufacturing the same
DE10133571A1 (de) * 2001-07-13 2003-01-30 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zu seiner Herstellung
US20090090547A1 (en) * 2004-04-28 2009-04-09 Ibiden Co., Ltd. Multilayer printed wiring board
US20070251721A1 (en) * 2005-07-28 2007-11-01 Nec Corporation Insulation material, wiring board, and semiconductor device
US20130026632A1 (en) * 2010-04-08 2013-01-31 Nec Corporation Semiconductor element-embedded wiring substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7424868B2 (ja) 2020-03-06 2024-01-30 日本航空電子工業株式会社 電気接続部材を生産する方法及び配線構造

Also Published As

Publication number Publication date
CN105529310A (zh) 2016-04-27
DE102014115099B4 (de) 2021-05-06
US20160113127A1 (en) 2016-04-21
US10813229B2 (en) 2020-10-20

Similar Documents

Publication Publication Date Title
DE102014115099B4 (de) Elektronisches Modul mit elektrisch isolierender Struktur mit Material mit niedrigem Elastizitätsmodul und Verfahren zur Herstellung eines elektronischen Moduls
DE102014100512B4 (de) Chip-gehäuse mit anschlusspads mit unterschiedlichen formfaktoren
DE102014115653B4 (de) Verfahren zum herstellen elektronischer komponenten mit elektrisch leitfähigem rahmen auf einem substrat zum aufnehmen von elektronischen chips
DE102007052630B4 (de) Leistungshalbleitermodul mit Temperatursensor
DE102016106311A1 (de) Kavitätspackage mit kompositsubstrat
DE102014111251B4 (de) Umverdrahtungssubstrat, elektronisches Bauelement und Modul
DE102010016696A1 (de) Halbleiter-Bauelement
DE102014118769B4 (de) Drucksensor-Modul mit einem Sensor-Chip und passiven Bauelementen innerhalb eines gemeinsamen Gehäuses
DE102014100509A1 (de) Verfahren zur herstellung und testung eines chipgehäuses
DE102015100771B4 (de) Chipträgerlaminat mit Hochfrequenzdielektrikum und thermomechanischem Dämpfer
DE102005025754B4 (de) Halbleitersensorbauteil mit einem Sensorchip und Verfahren zur Herstellung von Halbleitersensorbauteilen
DE102017218138A1 (de) Vorrichtung mit Substrat mit leitfähigen Säulen
DE102017107715B4 (de) Magnetisches Sensor-Package und Verfahren zur Herstellung eines magnetischen Sensor-Packages
DE102015120109B4 (de) Leistungshalbleitermodul mit einer einen Leistungshalbleiter bedeckenden Glob-Top-Vergussmasse
DE102013106049A1 (de) Wärmeausdehnungskoeffizient-Anpassung in einem Halbleitergehäuse
DE102015221062B4 (de) Halbleiterschaltungsanordnung mit gepresstem gel und montageverfahren
DE10345377B4 (de) Halbleitermodul und Verfahren zur Herstellung eines Halbleitermoduls
DE102007050433B4 (de) Halbleitermodul, Verfahren zum Herstellen eines Halbleitermoduls und Board mit einem Halbleitermodul
DE102004015597B4 (de) Halbleitervorrichtung mit schützender Gehäusestruktur
WO2014206666A1 (de) Schaltungsvorrichtung und verfahren zum herstellen einer schaltungsvorrichtung zur steuerung eines getriebes eines fahrzeugs
DE10261410B4 (de) Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
DE10126508B4 (de) Vorrichtung mit mittels Spritzgusstechnik verpackten elektronischen Bauteilen, Spritzgusswerkzeug und Verfahren zum Verpacken von elektronischen Bauteilen
DE10137667B4 (de) Schutzvorrichtung für Baugruppen mit Abstandhalter
EP3084851B1 (de) Thermoelektrische vorrichtung und verfahren zum herstellen einer thermoelektrischen vorrichtung
DE112013007691T5 (de) Leistungshalbleitermodul

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative