DE102013106049A1 - Wärmeausdehnungskoeffizient-Anpassung in einem Halbleitergehäuse - Google Patents

Wärmeausdehnungskoeffizient-Anpassung in einem Halbleitergehäuse Download PDF

Info

Publication number
DE102013106049A1
DE102013106049A1 DE102013106049A DE102013106049A DE102013106049A1 DE 102013106049 A1 DE102013106049 A1 DE 102013106049A1 DE 102013106049 A DE102013106049 A DE 102013106049A DE 102013106049 A DE102013106049 A DE 102013106049A DE 102013106049 A1 DE102013106049 A1 DE 102013106049A1
Authority
DE
Germany
Prior art keywords
dielectric layer
thermal expansion
cte
layer
expansion coefficient
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102013106049A
Other languages
English (en)
Inventor
Thorsten Meyer
Gerald Ofner
Stephan Stöckl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Deutschland GmbH
Original Assignee
Intel Mobile Communications GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Mobile Communications GmbH filed Critical Intel Mobile Communications GmbH
Publication of DE102013106049A1 publication Critical patent/DE102013106049A1/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02311—Additive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02313—Subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02317—Manufacturing methods of the redistribution layers by local deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0239—Material of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/024—Material of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/1148—Permanent masks, i.e. masks left in the finished device, e.g. passivation layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Eine Vorrichtung wie beispielsweise eine Wafer-Ebene-Gehäuse-Vorrichtung (englisch: wafer-level package (WLP) device) wird bereitgestellt, in welcher eine dielektrische Schicht angeordnet ist zwischen einer Oberfläche einer Halbleitervorrichtung und einer Oberfläche einer Umverteilungsschicht (englisch: redistribution layer; RDL). Die dielektrische Schicht kann mindestens eine sich durch die dielektrische Schicht erstreckende Verbindung haben. Die dielektrische Schicht kann einen Wärmeausdehnungskoeffizientwert (englisch: coefficient of thermal expansion; CTE) in einer Richtung senkrecht zu der Oberfläche der Halbleitervorrichtung, der kleiner ist als ein Schwellwert, und ein Elastizitätsmodul, das größer ist als ein weiterer Schwellwert, haben. Die dielektrische Schicht kann einen Wärmeausdehnungskoeffizientwert in einer Richtung parallel zu der Oberfläche der Halbleitervorrichtung an einer Oberfläche der dielektrischen Schicht, die der Umverteilungsschicht gegenüberliegt, haben, der größer ist als ein weiterer Schwellwert.

Description

  • Die vorliegende Offenbarung betrifft eine Wärmeausdehnungskoeffizient-Anpassung in einem Halbleitergehäuse.
  • Für Wafer-Ebene-Gehäuse-Halbleitervorrichtungen (englisch: wafer-level package (WLP) devices) kann das Erreichen von Zuverlässigkeit auf Platinenebene während Temperaturwechselbeanspruchung oder Falltesten (oder Schlagversuchen) herausfordernd sein. WLP-Technologie bietet viele potentielle Vorteile wie beispielsweise geringe Kosten, kleine Abmessungen und exzellente elektrische und thermische Leistung. Jedoch ist die Anzahl von Temperaturzyklen, bevor ein Ausfall aufgrund von Platinenbefestigung eines Gehäuses auftritt, oft niedriger als erwünscht. Eine Grundursache dieses Ausfalls kann oft der relativ hohe Grad von Abweichung zwischen dem Wärmeausdehnungskoeffizient (englisch: coefficient of thermal expansion; CTE) des Halbleiterchip des Gehäuses und dem CTE der (z.B. gedruckten) Leiterplatte (englisch: printed circuit board; PCB), auf der das Gehäuse angebracht ist, sein. Diese Abweichung verursacht typischerweise Spannung in den sich zwischen dem Gehäuse und der Leiterplatte befindenden Lotkugeln (in anderen Worten: Lotperlen) während Temperaturwechselbeanspruchung und kann potentiell zu Lotermüdung und frühen elektrischen Ausfällen führen, beispielsweise für die zunehmend großen Gehäusegrößen, die in der Industrie für mobiles Rechnen und mobile Kommunikation verwendet werden.
  • Einige hierin beschriebene Eigenschaften beziehen sich allgemein auf Strukturen und Prozesse, die die Zuverlässigkeit von Wafer-Ebene-Gehäusen (englisch: wafer-level packages; WLPs) und ähnlichen Gehäusetechnologien erhöhen können. In einigen Aspekten kann der Wärmeausdehnungskoeffizient (CTE) einer WLP-Vorrichtung erhöht werden auf einen Wert näher an dem CTE einer Platine (in anderen Worten: einer Leiterplatte), auf der die WLP-Vorrichtung angebracht werden soll durch Anpassen (oder Adaptieren, beispielsweise Ermitteln) eines Materials und einer Dicke einer in der WLP-Vorrichtung enthaltenen dielektrischen Schicht. Beispielsweise können das Material und die Dicke der dielektrischen Schicht so angepasst werden, dass die dielektrische Schicht ein hohes Elastizitätsmodul (englisch: Young’s modulus) hat. Ferner kann der CTE der dielektrischen Schicht in einer bestimmten Richtung nahe sein dem (in anderen Worten: einen ähnlichen Wert besitzen wie der) CTE von Verbindungen (englisch: Interconnects), wie beispielsweise Durchkontaktierungen (englisch: vias), die sich in dieser Richtung durch die dielektrische Schicht erstrecken.
  • Gemäß einigen Aspekten kann eine Vorrichtung hergestellt werden oder anderweitig bereitgestellt werden, so dass sie eine Halbleitervorrichtung, eine dielektrische Schicht und eine elektrisch leitfähige Umverteilungsschicht (englisch: redistribution layer; RDL) (beispielsweise eine Eingangfächerungsumverteilungsschicht oder eine Ausfächerungsumverteilungsschicht) enthält. Die Halbleitervorrichtung kann einen oder mehrere elektrische seitlich auf einer Oberfläche der Halbleitervorrichtung verteilte Kontakte haben. Die dielektrische Schicht kann angeordnet sein zwischen der Oberfläche der Halbleitervorrichtung und einer Oberfläche der RDL. Die dielektrische Schicht kann eine oder mehrere elektrisch leitfähige Verbindungen haben, wie beispielsweise Vias, die sich zumindest teilweise in einer Richtung entlang der Tiefe durch die dielektrische Schicht erstrecken und den einen oder die mehreren elektrischen Kontakte der Halbleitervorrichtung mit der Umverteilungsschicht (RDL) verbinden. In manchen Beispielen kann die Dicke der dielektrischen Schicht kleiner sein als 100 Mikrometer (z.B. zwischen 5 und 15 Mikrometer, oder zwischen 50 und 70 Mikrometer), obwohl so eine kleine Dicke nicht nötig ist. Beispielsweise kann die dielektrische Schicht eine Dicke von 100 Mikrometern oder mehr haben.
  • In manchen Anordnungen kann die Vorrichtung ferner enthalten eine oder mehrere elektrisch mit der Umverteilungsschicht elektrisch gekoppelte Lotkugeln. In solchen Anordnungen kann die Umverteilungsschicht angeordnet sein zwischen der dielektrischen Schicht und der einen Lotkugel oder den mehreren Lotkugeln. In manchen Anordnungen kann die Vorrichtung ferner gekoppelt sein mit einer Leiterplatte, wie beispielsweise einer gedruckten Leiterplatte (englisch: printed circuit board; PCB), oder diese sogar enthalten. In jedem Fall kann die Leiterplatte elektrische Kontakte haben, die elektrisch und mechanisch gekoppelt sind mit der einen Lotkugel oder den mehreren Lotkugeln. In solchen Anordnungen kann die eine Lotkugel oder können die mehreren Lotkugeln angeordnet sein zwischen der Umverteilungsschicht und der Leiterplatte.
  • Die dielektrische Schicht kann einen Wärmeausdehnungskoeffizientwert (CTE-Wert) in einer Richtung senkrecht zu der Oberfläche der Halbleitervorrichtung und ein Elastizitätsmodul (englisch: Young’s modulus) haben. In manchen Beispielen kann der Wärmeausdehnungskoeffizientwert (CTE-Wert) der dielektrischen Schicht kleiner sein als ein Schwellwert (beispielsweise kann der erste Schwellwert 32 ppm pro Grad Celsius sein). In manchen Beispielen kann eine Differenz zwischen dem Wärmeausdehnungskoeffizientwert der dielektrischen Schicht und einem Wärmeausdehnungskoeffizientwert der einen Verbindung oder der mehreren Verbindungen, die sich durch die dielektrisch Schicht erstreckt oder erstrecken, kleiner sein als ein weiterer Schwellwert (beispielsweise kann der weitere Schwellwert 15 ppm pro Grad Celsius sein). In manchen Beispielen kann das Elastizitätsmodul der dielektrischen Schicht größer sein als noch ein weiterer Schwellwert (beispielsweise kann der noch weitere Schwellwert 25 GPa sein).
  • Die dielektrische Schicht kann einen CTE-Wert in einer Richtung parallel zu der Oberfläche der Halbleitervorrichtung haben, der mit zunehmender Dicke der dielektrischen Schicht zunimmt aufgrund der Einflusses des CTE eines anderen Materials, welches in dem Gehäuse enthalten sein kann. Beispielsweise kann die dielektrische Schicht einen ersten CTE-Wert an einer der Oberfläche der Halbleitervorrichtung zugewandten Oberfläche der dielektrischen Schicht haben, der beispielsweise kleiner ist als 3 ppm pro Grad Celsius. Die gleiche dielektrische Schicht kann einen zweiten CTE-Wert an einer der Oberfläche der Umverteilungsschicht zugewandten Oberfläche der dielektrischen Schicht haben, der größer ist, beispielsweise 6 ppm pro Grad Celsius. Daher kann ein Gradient des Wärmeausdehnungskoeffizienten (CTE) zwischen beispielsweise 3 ppm und 6 ppm in der dielektrischen Schicht zwischen den beiden Oberflächen vorhanden sein.
  • Die obige Beschreibung ist nicht dazu gedacht, kritische oder wesentliche Merkmale der hierin enthaltenen Offenbarungen zu identifizieren, sondern fasst stattdessen nur gewisse Merkmale und Variationen davon zusammen. Andere Details und Merkmale werden auch im Folgenden beschrieben.
  • In verschiedenen Ausführungsbeispielen wird eine Vorrichtung bereitgestellt. Die Vorrichtung kann enthalten: eine Halbleitervorrichtung, die mindestens einen elektrischen Kontakt auf einer ersten Oberfläche der Halbleitervorrichtung hat; eine leitfähige Umverteilungsschicht; und eine zwischen der ersten Oberfläche und einer Oberfläche der Umverteilungsschicht angeordnete dielektrische Schicht. Die dielektrische Schicht kann enthalten mindestens eine Verbindung, die sich durch die dielektrische Schicht erstreckt und den mindestens einen elektrischen Kontakt mit der Umverteilungsschicht verbindet. Die dielektrische Schicht kann einen Wärmeausdehnungskoeffizientwert in einer Richtung senkrecht zu der ersten Oberfläche und ein Elastizitätsmodul haben. Der Wärmeausdehnungskoeffizientwert der dielektrischen Schicht kann kleiner sein als ein erster Schwellwert. Das Elastizitätsmodul der dielektrischen Schicht kann größer sein als ein zweiter Schwellwert.
  • In einer Ausgestaltung kann die Vorrichtung ferner enthalten: mindestens eine elektrisch mit der Umverteilungsschicht gekoppelte Lotkugel, wobei die Umverteilungsschicht zwischen der dielektrischen Schicht und der mindestens einen Lotkugel angeordnet ist.
  • In einer Ausgestaltung kann die Vorrichtung ferner enthalten: eine elektrisch mit der mindestens einen Lotkugel gekoppelte Platine. Die mindestens eine Lotkugel kann zwischen der Umverteilungsschicht und der Platine angeordnet sein.
  • In einer Ausgestaltung kann die Umverteilungsschicht eine Eingangfächerungsumverteilungsschicht oder eine Ausfächerungsumverteilungsschicht sein.
  • In einer Ausgestaltung kann der erste Schwellwert 32 ppm pro Grad Celsius sein.
  • In einer Ausgestaltung kann der zweite Schwellwert 25 GPa sein.
  • In einer Ausgestaltung kann die dielektrische Schicht einen ersten Wärmeausdehnungskoeffizientwert an einer Oberfläche, die der ersten Oberfläche in einer Richtung parallel zu der ersten Oberfläche gegenüberliegt, und einen zweiten Wärmeausdehnungskoeffizientwert an einer Oberfläche, die der Oberfläche der Umverteilungsschicht in einer Richtung parallel zu der ersten Oberfläche gegenüberliegt, haben. Der erste Wärmeausdehnungskoeffizientwert der dielektrischen Schicht kann kleiner sein als 4 ppm pro Grad Celsius. Der zweite Wärmeausdehnungskoeffizientwert der dielektrischen Schicht kann größer sein als 6 ppm pro Grad Celsius.
  • In einer Ausgestaltung kann eine Dicke der dielektrischen Schicht kleiner sein als 100 Mikrometer.
  • In verschiedenen Ausführungsbeispielen wird eine Vorrichtung bereitgestellt. Die Vorrichtung kann enthalten: eine Halbleitervorrichtung, die mindestens einen elektrischen Kontakt auf einer ersten Oberfläche der Halbleitervorrichtung hat; eine leitfähige Umverteilungsschicht; und eine zwischen der ersten Oberfläche und einer Oberfläche der Umverteilungsschicht angeordnete dielektrische Schicht. Die dielektrische Schicht kann enthalten mindestens eine Verbindung, die sich durch die dielektrische Schicht erstreckt und den mindestens einen elektrischen Kontakt mit der Umverteilungsschicht verbindet. Die dielektrische Schicht kann einen Wärmeausdehnungskoeffizientwert in einer Richtung senkrecht zu der ersten Oberfläche und ein Elastizitätsmodul haben. Eine Differenz zwischen dem Wärmeausdehnungskoeffizientwert der dielektrischen Schicht und einem Wärmeausdehnungskoeffizientwert der mindestens einen Verbindung kann kleiner sein als ein erster Schwellwert. Das Elastizitätsmodul der dielektrischen Schicht kann größer sein als ein zweiter Schwellwert.
  • In einer Ausgestaltung kann die Vorrichtung ferner enthalten: mindestens eine elektrisch mit der Umverteilungsschicht gekoppelte Lotkugel. Die Umverteilungsschicht kann zwischen der dielektrischen Schicht und der mindestens einen Lotkugel angeordnet sein.
  • In einer Ausgestaltung kann die Vorrichtung ferner enthalten: eine elektrisch mit der mindestens einen Lotkugel gekoppelte Platine, so dass die mindestens eine Lotkugel zwischen der Umverteilungsschicht und der Platine angeordnet ist.
  • In einer Ausgestaltung kann die Umverteilungsschicht eine Eingangfächerungsumverteilungsschicht oder eine Ausfächerungsumverteilungsschicht sein.
  • In einer Ausgestaltung kann der erste Schwellwert 15 ppm pro Grad Celsius sein.
  • In einer Ausgestaltung kann der zweite Schwellwert 25 GPa sein.
  • In einer Ausgestaltung kann die dielektrische Schicht einen ersten Wärmeausdehnungskoeffizientwert an einer Oberfläche, die der ersten Oberfläche in einer Richtung parallel zu der ersten Oberfläche gegenüberliegt, und einen zweiten Wärmeausdehnungskoeffizientwert an einer Oberfläche, die der Oberfläche der Umverteilungsschicht in einer Richtung parallel zu der ersten Oberfläche gegenüberliegt, haben. Der erste Wärmeausdehnungskoeffizientwert der dielektrischen Schicht kann kleiner sein als 4 ppm pro Grad Celsius. Der zweite Wärmeausdehnungskoeffizientwert der dielektrischen Schicht kann größer sein als 6 ppm pro Grad Celsius.
  • In einer Ausgestaltung kann eine Dicke der dielektrischen Schicht kleiner sein als 100 Mikrometer.
  • In verschiedenen Ausführungsbeispielen wird eine Vorrichtung bereitgestellt. Die Vorrichtung kann enthalten: eine Halbleitervorrichtung, die Silizium enthält und mindestens einen elektrischen Kontakt an einer ersten Oberfläche der Halbleitervorrichtung hat; eine leitfähige Umverteilungsschicht; und eine dielektrische Schicht, enthaltend Expoydharz, und angeordnet zwischen der ersten Oberfläche und einer Oberfläche der Umverteilungsschicht. Die dielektrische Schicht kann enthalten mindestens eine sich durch die dielektrische Schicht erstreckende Kupferverbindung, die den mindestens einen elektrischen Kontakt mit der Umverteilungsschicht elektrisch koppelt.
  • In einer Ausgestaltung kann die dielektrische Schicht einen Wärmeausdehnungskoeffizientwert in einer Richtung senkrecht zu der ersten Oberfläche und ein Elastizitätsmodul haben. Eine Differenz zwischen dem Wärmeausdehnungskoeffizientwert der dielektrischen Schicht und einem Wärmeausdehnungskoeffizientwert der mindestens einen Kupferverbindung kann kleiner sein als 15 ppm pro Grad Celsius. Das Elastizitätsmodul der dielektrischen Schicht kann größer sein als 25 GPa.
  • In einer Ausgestaltung kann die dielektrische Schicht einen ersten Wärmeausdehnungskoeffizientwert an einer Oberfläche, die der ersten Oberfläche in einer Richtung parallel zu der ersten Oberfläche gegenüberliegt, und einen zweiten Wärmeausdehnungskoeffizientwert an einer Oberfläche, die der Oberfläche der Umverteilungsschicht in einer Richtung parallel zu der ersten Oberfläche gegenüberliegt, haben. Der erste Wärmeausdehnungskoeffizientwert der dielektrischen Schicht kann kleiner sein als 4 ppm pro Grad Celsius. Der zweite Wärmeausdehnungskoeffizientwert der dielektrischen Schicht kann größer sein als 6 ppm pro Grad Celsius.
  • In einer Ausgestaltung kann eine Dicke der dielektrischen Schicht zwischen 50 und 70 Mikrometer sein.
  • In den Zeichnungen beziehen sich im Allgemeinen gleiche Bezugszeichen auf die gleichen Teile über die verschiedenen Ansichten hinweg. Die Zeichnungen sind nicht notwendigerweise maßstabsgetreu, die Betonung liegt stattdessen im Allgemeinen darauf, die Prinzipien der Erfindung zu veranschaulichen. In der folgenden Beschreibung werden Aspekte dieser Offenbarung beschrieben unter Bezugnahme auf die folgenden Zeichnungen. Ein vollständigeres Verständnis der vorliegenden Offenbarung und der potentiellen Vorteile von verschiedenen hierin beschrieben Aspekten können erhalten werden durch Bezugnahme auf die folgende Beschreibung unter Betrachtung der begleitenden Zeichnungen, in denen gleiche Bezugszeichen gleiche Teile angeben, und in denen:
  • 1 eine Querschnittsansicht eines beispielhaften Wafer-Ebene-Gehäuse-System zeigt;
  • 2 eine isometrische Ansicht von verschiedenen Aspekten eines beispielhaften Wafer-Ebene-Gehäuse-System zeigt;
  • 3 eine beispielhafte Technik zum Anpassen eines Materials und einer Dicke einer dielektrischen Schicht zeigt; und
  • 4 einen beispielhaften Prozessfluss zum Anpassen eines Materials und einer Dicke einer dielektrischen Schicht zeigt.
  • Es ist anzumerken, dass eine oder mehrere der Zeichnungen nicht notwendigerweise maßstabsgetreu sein können.
  • Die folgende detaillierte Beschreibung nimmt Bezug auf die beigefügten Zeichnungen, welche zur Erläuterung spezifische Details und Ausführungsformen zeigen, in welchem die Erfindung praktiziert werden kann. Diese Aspekte werden in ausreichenden Details beschrieben, um dem Fachmann die Ausführung der Erfindung zu ermöglichen. Andere Aspekte dieser Offenbarung können verwendet werden, und strukturelle, logische und elektrische Änderungen können gemacht werden, ohne vom Bereich dieser Erfindung abzuweichen. Die verschiedenen Aspekte dieser Offenbarung schließen sich nicht notwendigerweise gegenseitig aus, da einige Aspekte dieser Offenbarung mit einem Aspekt oder mehreren Aspekten dieser Offenbarung kombiniert werden können, um neue Aspekte zu bilden.
  • 1 zeigt eine Querschnittsansicht eines beispielhaften Wafer-Ebene-Gehäuse-Systems (englisch: wafer-level packaging (WLP) system; WLP-System) gemäß einem oder mehreren hierin beschriebenen Aspekten. Das beispielhafte WLP-System kann enthalten eine WLP-Vorrichtung 100, die elektrisch gekoppelt ist mit einer Leiterplatte 107 durch eine oder mehrere Lotkugeln 106. In manchen Aspekten kann das beispielhafte WLP-System mehr oder weniger Komponenten, Schichten und/ oder Merkmale enthalten als die in 1 dargestellten. In manchen Aspekten kann die physikalische Anordnung der Komponenten, Schichten und/ oder Merkmale des beispielhaften WLP-Systems von 1 abweichen. Ferner kann die WLP-Vorrichtung 100 weniger oder größere Komponenten enthalten. Beispielsweise kann die WLP-Vorrichtung 100 ein Array (oder eine Matrix) von Lotkugeln 106 enthalten.
  • Ein Koordinatensystem 150 ist in 1 dargestellt, um relative Positionen, Richtungen und Vektoren zu repräsentieren, die mit verschiedenen Abschnitten oder Teilen oder Teilbereichen der WLP-Vorrichtung 100 und des Systems assoziiert werden können, wie beispielsweise Oberflächen, Schnittstellen zwischen den Oberflächen, Bereiche (oder Regionen) nahe den Oberflächen und dergleichen. Das Koordinatensystem 100 ist nur zu Zwecken der Erläuterung gezeigt (und ist kein tatsächliches physikalisches Element des Systems), und kann ein kartesisches Koordinatensystem, ein Polarkoordinatensystem oder irgendein anderes passendes Koordinatensystem sein, obwohl die hierein diskutierten Beispiele auf ein kartesisches Koordinatensystem Bezug nehmen. Das Koordinatensystem 150 in diesem Beispiel enthält eine sich nach oben/ unten erstreckende z-Achse, eine sich nach links/ rechts erstreckende y-Achse senkrecht zu der z-Achse, und eine sich „in die Papierebene hinein“ und „aus der Papierebene heraus“ erstreckende x-Achse senkrecht zu sowohl der y-Achse als auch zu der z-Achse. In manchen Beispielen können unter Bezugnahme auf die WLP-Vorrichtung 100 beschriebene Oberflächen beschrieben werden als parallel seiend zu der x-y-Ebene 154, angegeben durch das Koordinatensystem 150. Jedoch können die Oberflächen, die WLP-Vorrichtung 100 und das System von irgendeiner gewünschten räumlichen Orientierung sein.
  • Die WLP-Vorrichtung 100 kann eine Halbleitervorrichtung 101, eine dielektrische Schicht 102, eine Umverteilungsschicht (englisch: redistribution layer; RDL) 103, eine oder mehrere elektrisch leitfähige Verbindungen (englisch: interconnects) 104, eine Lötstoppschicht 105, einen oder mehrere elektrische Kontakte 111 und einen oder mehrere elektrische Kontakte 112 enthalten. Die Halbleitervorrichtung 101 kann eine oder mehrere aktive Komponenten und/ oder eine oder mehrere passive Komponenten enthalten, wie beispielsweise elektrische Komponenten und/ oder optische Komponenten. Beispielsweise kann die Halbleitervorrichtung 101 ein Chip oder ein Die (englisch für „Würfel, Plättchen“) sein, der oder das silizium-basiertes Material (z.B. Silizium, Siliziumkarbid, Siligumgermanium, usw.), III-V-Verbindungs-Halbleitermaterialien (z.B. Galliumarsenid, Galliumnitrid, Indiumphosphid, Indiumantimonid, usw.), II-VI-Verbindungs-Halbleitermaterialien (z.B. Zinkoxid, Zinktellurid, Zinkselenid, usw.) und/ oder andere Halbleitermaterialien und Kombinationen davon enthält. In einem Beispiel kann die Halbleitervorrichtung 101 komplementäre Metall-Oxid-Halbleiter-Komponenten (englisch: Complementary Metal Oxide Semiconductor (CMOS) components), wie beispielsweise einen oder mehrere Widerstände, Transistoren, Kondensatoren, Dioden und/ oder Speicherzellen, mit einer oder mehreren diese miteinander verbindenden leitfähigen Leitungen enthalten. In einem anderen Beispiel kann die Halbleitervorrichtung 101 Komponenten mikroelektromechanischer Systeme (englisch: microelectricalmechanical systems; MEMS) wie beispielsweise Energieumsetzer (englisch: Transducer), Sensoren und/ oder Aktuatoren mit einer oder mehreren diese miteinander verbindenden leitfähigen Leitungen enthalten.
  • Wie in 1 dargestellt kann die Halbleitervorrichtung 101 enthalten sein in einer Eingangfächerungs-Wafer-Ebene-Kugelgitteranordnung (englisch: fan-in wafer-level ball (WLB) grid array). In solch einer Konfiguration können die ein oder mehreren elektrischen Kontakte 111 aus einem elektrisch leitfähigen Material gemacht sein und eingerichtet sein, es der Halbleitervorrichtung 101 zu ermöglichen, elektrisch mit anderen Teilen (oder Abschnitten oder Teilbereichen) der WLP-Vorrichtung 100 zu kommunizieren. Die elektrischen Kontakte 111 können beispielsweise Metallkontakte wie beispielsweise Aluminiumkontaktpads sein. Die elektrischen Kontakte 111 können angeordnet sein auf oder anderweitig an einer Oberfläche 121 der Halbleitervorrichtung 101 (z.B. einer Oberfläche parallel zu der xy-Ebene 154), die nach unten zeigt (z.B. parallel zu der z-Achse). In manchen Anordnungen kann die Halbleitervorrichtung 101 enthalten sein in einer Ausfächerungs-WLB. In solch einer Konfiguration kann die WLB-Oberfläche (z.B. an einer Schnittstelle 130) aus Silizium gemachte Flächen und aus Formverbindung (englisch: mold compound) gemachte Flächen, angeordnet angrenzend an die Bereiche aus Silizium, enthalten. Entsprechend können die CTEs an der Unterseite (oder am Boden) der dielektrischen Schicht (beispielsweise an der Oberfläche 122) variieren abhängig davon, ob das dielektrische Material angrenzend an Silizium oder Formverbindung angeordnet ist. Als ein Ergebnis können die CTEs an der Oberseite der dielektrischen Schicht (z.B. an der Oberfläche 131) variieren gemäß den CTEs an der Unterseite der dielektrischen Schicht. In manchen Anordnungen kann die Halbleitervorrichtung 101 orientiert sein in einer Flip-Chip-Konfiguration, die beispielsweise Lothügel (englisch: solder bumps) und Unterfüllung (englisch: underfill) enthält.
  • Die dielektrische Schicht 102 kann angeordnet sein zwischen der Oberfläche 121 der Halbleitervorrichtung 101 und einer Oberfläche 132 einer Umverteilungsschicht (englisch: redistribution layer; RDL) 103. Eine Oberfläche 122 der dielektrischen Schicht 102 kann angeordnet sein der Oberfläche 121 der Halbleitervorrichtung 101 zugewandt, und kann eine Schnittstelle 120 zwischen der dielektrischen Schicht 102 und der Halbleitervorrichtung 101 bilden. Eine Oberfläche 131 der dielektrischen Schicht 102 kann angeordnet sein der Oberfläche 132 der RDL 103 zugewandt, und kann eine Schnittstelle 130 zwischen der dielektrischen Schicht 102 und der RDL 103 bilden. Der Abstand zwischen den Oberflächen 122 und 131 (z.B. in einer Richtung parallel zu der z-Achse) kann entsprechen einer Dicke T der dielektrischen Schicht 102. Die Oberflächen 121 und 122 können in direktem Kontakt miteinander sein, oder es kann eine oder mehrere Zwischenschichten (englisch: intervening layers) zwischen den Oberflächen 121 und 122 geben. Ähnlich können die Oberflächen 131 und 132 in direktem Kontakt miteinander sein oder es kann eine oder mehrere Zwischenschichten zwischen den Oberflächen 131 und 132 geben.
  • Die dielektrische Schicht 102 kann beispielsweise enthalten Epoxidharz (englisch: epoxy) und/ oder anderes dielektrisches Material. In einem Beispiel kann die dielektrische Schicht 102 hergestellt sein aus einem nicht-halogenierten Bismaleimid-Triazin(BT)-Harz mit niedrigem Wärmeausdehnungskoeffizienten (CTE) wie beispielsweise HL832NX Typ A. In einem anderen Beispiel kann die dielektrische Schicht 102 hergestellt sein aus Epoxidharz, das Harz, beispielsweise epoxid-phenolisches Harz oder Cyanat-Ester-Epoxidharz mit oder ohne Füllung (englisch: filler) enthält. Die dielektrische Schicht 102 kann beispielsweise gebildet sein durch Rotationsbeschichtung (englisch: spin coating), Entwicklung, Ätzen und/ oder Druckprozessen und/ oder Laminierung, Vorhangbeschichtung, Sprühbeschichtung (englisch: spray coating) und Laserstrukturierung. Techniken zum Ermitteln des Materials und der Dicke der dielektrischen Schicht 102 werden weiter unten und unter Bezugnahme auf 3 und 4 beschrieben werden.
  • Die dielektrische Schicht 102 kann eine oder mehrere elektrisch leitfähige Verbindungen (englisch: interconnects), wie beispielsweise die Verbindung 104, die sich durch die dielektrische Schicht 102 erstreckt und die den einen oder die mehreren elektrischen Kontakte 111 elektrisch mit der RDL 103 koppelt, enthalten. Die Verbindung 104 kann beispielsweise ein Via, das ein elektrisch leitfähiges Material wie beispielsweise Kupfer enthält, eine Metallsäule, ein metallgefülltes Polymer (z.B. ein silbergefülltes Polymer), ein isotropes leitfähiges Haftmittel (englisch: isotropic conductive adhesive; ICA) oder ein anderes elektrisch leitfähiges Material sein. Die RDL 103 kann eine Eingangfächerungsumverteilungsschicht oder eine Ausfächerungsumverteilungsschicht sein, die ein elektrisch leitfähiges Material wie beispielsweise Kupfer, eine Metallsäule, ein metallgefülltes Polymer (z.B. ein silbergefülltes Polymer), ein isotropes leitfähiges Haftmittel (englisch: isotropic conductive adhesive; ICA) oder ein anderes elektrisch leitfähiges Material enthält. Die dielektrische Schicht 102 kann strukturiert werden (z.B. durch Photolithographie oder durch einen Laser), so dass sie den einen oder die mehreren elektrischen Kontakte 111 der Halbleitervorrichtung 101 offenlegt. Anschließend können die eine Verbindung oder die mehreren Verbindungen 104, die RDL 103, oder beide gebildet werden, beispielsweise unter Verwendung von Kathodenzerstäubung oder Sputtern (englisch: sputtering), Verdampfung, Plattierung einer Stoppschicht (Plating Resist), Elektroplattieren, Abziehen (englisch: Stripping), Ätzen, elektrolosen Prozessen, Dispensieren (englisch: dispensing), und/ oder Druckprozessen. In einem Beispiel kann die eine Verbindung 104 oder können die mehreren Verbindungen 104 eine oder mehrere Kupferzylinder oder -pfosten sein, die sich durch die dielektrische Schicht 102 erstrecken und die die Halbleitervorrichtung 101 elektrisch mit der RDL 103 koppeln, und welche beispielsweise gerasterte (englisch: patterned) Kupferverbindungen enthalten können.
  • Die RDL 103 kann angeordnet sein zwischen der Oberfläche 131 der dielektrischen Schicht 102 und der einen Lotkugel 106 oder den mehreren Lotkugeln 106. Die eine Lotkugel 106 oder mehreren Lotkugeln 106 können aus Weißblech, Blei, Indium und/ oder irgendeinem anderen lötbaren Material oder irgendeiner anderen lötbaren Legierung hergestellt sein. Die RDL 103 kann elektrisch mit einer Lotkugel 106 oder mehreren Lotkugeln 106 verbunden sein durch einen elektrischen Kontakt 112 oder mehrere elektrische Kontakte 112, welcher oder welche in mechanischem und elektrischem Kontakt mit einer der Lotkugeln 106 sein kann oder können. Der eine elektrische Kontakt 112 oder die mehreren elektrischen Kontakte 112 kann oder können Merkmale haben ähnlich zu den unter Bezugnahme auf die elektrischen Kontakte 111 diskutierten Merkmale.
  • Eine Lötstoppschicht 105 kann angeordnet sein angrenzend an die RDL 103 und die Lotkugeln 106. Die Lötstoppschicht 105 kann hergestellt sein aus einem nicht-lötbaren Material (z.B. einem Lötresist (oder Lötstopplack) wie beispielsweise WPR 5100, LTC 7320, oder einem laminierten Lötstoppharz) und strukturiert sein so, dass ein elektrischer Kontakt 112 oder mehrere elektrische Kontakte 112 freigelegt wird oder werden unter Verwendung von beispielsweise Photolithographie oder einem Laser.
  • Die eine Lotkugel 106 oder die mehreren Lotkugeln 106 können angeordnet sein zwischen der RDL 103 und der Leiterplatte 107. Die Leiterplatte 107 kann beispielsweise eine gedruckte Leiterplatte (englisch: printed circuit board; PCB) sein. Die Lotkugeln 106 können elektrisch und mechanisch gekoppelt sein mit der Leiterplatte 107 durch einen elektrischen Kontakt 113 oder mehrere elektrische Kontakte 113. Der eine elektrische Kontakt 113 oder die mehreren elektrischen Kontakte 113 kann oder können ähnliche Merkmale haben wie die Merkmale, die unter Bezugnahme auf die elektrischen Kontakte 111 diskutiert worden sind, oder davon abweichende Merkmale haben. In manchen Implementierungen kann die eine Lotkugel 106 oder können die mehreren Lotkugeln 106 angeordnet sein als eine Kugelgitteranordnung (englisch: ball grid array; BGA) von Lotkugeln, die unter der RDL 103 angeordnet sind und elektrisch mit der Leiterplatte 107 gekoppelt (z.B. verlötet) sind. Daher kann die beispielhafte WLP-Vorrichtung 100 auf der Leitplatte 107 platziert werden als ein Teil einer größeren Schaltung (oder eines größeren Schaltkreises) und/ oder einer größeren Vorrichtung, wie beispielsweise einem Laptop, Tablet, Arbeitsplatzrechner, oder Server-Computer, einem Mobiltelefon, einer GPS-Vorrichtung (wobei GPS für Global Positioning System (deutsch: globales Positionierungssystem) stehen kann), einer elektronischen, medizinischen Vorrichtung, einem Automobil oder Komponenten davon, einem Flugzeug oder Komponenten davon, oder jeder anderen Vorrichtung, jedem anderen System, oder jedem anderen Produkt, welches Elektronik enthält.
  • In manchen Anordnungen kann jede der verschiedenen Schichten und Komponenten des beispielhaften WLP-Systems einen jeweiligen Wärmeausdehnungskoeffizienten (CTE) und ein jeweiliges Elastizitätsmodul (beispielsweise Zugmodul) und/ oder einen Bereich davon haben. Für anisotrope Materialien, kann der Wärmeausdehnungskoeffizient eine Komponente des Wärmeausdehnungskoeffizienten in der Ebene (oder Inner-Ebene-Komponente des Wärmeausdehnungskoeffizienten; oder Inner-Ebene-Wäremausdehnungskoeffizient; englisch: in-plane CTE component) und eine Komponente des Wärmeausdehnungskoeffizient außerhalb der Ebene (oder Außer-Ebene-Komponente des Wärmeausdehnungskoeffizienten; oder Außer-Ebene-Wäremausdehnungskoeffizient; englisch: out-of-plane component), z.B. quer zur Ebene (englisch: cross-plane) oder durch die Ebene (englisch: through-plane), verschieden von der Komponente des Inner-Ebene-Wärmeausdehnungskoeffizienten haben. Bezugnehmend auf das beispielhafte Koordinatensystem aus 1, kann eine Inner-Ebene-Komponente der Wärmeausdehnungskoeffizienten einem Wärmeausdehnungskoeffizienten in einer Richtung parallel zu der x-y-Ebene 154 und senkrecht zu der z-Achse (z.B. in einer Richtung parallel zu der Oberfläche 121 der Halbleitervorrichtung 101) entsprechen (und daher mit CTE-XY bezeichnet werden). Eine Außer-Ebene-Komponente des Wärmeausdehnungskoeffizienten kann einem Wärmeausdehnungskoeffizient in einer Richtung parallel zu der z-Achse und senkrecht zu der x-y-Ebene 154 (z.B. in einer Richtung senkrecht zu der Oberfläche 121 der Halbleitervorrichtung 101) entsprechen (und daher mit CTE-Z bezeichnet werden). Es wird verstanden werden, dass die Inner-Ebene-CTE-Werte (CTE-XY) und Außer-Ebene-CTE-Werte (CTE-Z) ferner bezeichnet werden können mit einem weiteren Buchstaben für die jeweilige Komponente der Vorrichtung, deren CTE-Wert sie angeben (z.B. I für Verbindung (englisch: interconnect), D für dielektrische Schicht, S für Halbleitervorrichtung (englisch: semiconductor device), und B für Platine (englisch: board). So kann z.B. CTE-XY-D für den Innerebene-CTE-Wert der dielektrischen Schicht stehen, und CTE-Z-I für den Außer-Ebene-CTE-Wert der Verbindung. Für isotrope Materialien können die Inner-Ebene-Komponente des Wärmeausdehnungskoeffizienten und die Außer-Ebene-Komponente des Wärmeausdehnungskoeffizienten gleich oder ähnlich im Wert sein. Sowohl für isotrope als auch anisotrope Schichten von Material kann der Wärmeausdehnungskoeffizient an verschiedenen Orten innerhalb der Schicht variieren. Der tatsächliche CTE-Wert an einer bestimmten Stelle innerhalb einer Schicht kann von Faktoren, die extern zu der Schicht sind, abhängen, wie beispielsweise anderen Materialien, die mechanisch an die Schicht gekoppelt (oder gekuppelt) sind und/ oder innerhalb der Schicht eingelassen (oder verdeckt) sind. Daher kann eine bestimmte Schicht einen ersten Inner-Ebene-Wärmeausdehnungskoeffizient oder ersten Außer-Ebene-Wärmeausdehnungskoeffizient haben an einer ersten Position innerhalb der Ebene, und einen zweiten Inner-Ebene-Wärmeausdehnungskoeffizient oder zweiten Außer-Ebene-Wärmeausdehnungskoeffizient haben an einer anderen zweiten Position innerhalb der Ebene. Wie hierin diskutiert werden wird, kann ein solcher Verlauf (oder eine solche Gradierung) des Wärmeausdehnungskoeffizienten CTE innerhalb der dielektrischen Schicht 102 vorteilhaft sein.
  • Wie in 1 gezeigt, kann die Halbleitervorrichtung 101 einen Inner-Ebene-CTE-Wert CTE-XY-S an oder nahe der Oberfläche 121 haben. Die dielektrische Schicht 102 kann einen Inner-Ebene-CTE-Wert CTE-XY-D-1 an oder nahe der Oberfläche 122 (z.B. der Oberfläche 121 zugewandt) haben. Die dielektrische Schicht 102 kann einen Inner-Ebene-CTE-Wert CTE-XY-D-2 an oder nahe der Oberfläche 131 (z.B. der Oberfläche 132 der RDL 103 zugewandt) haben. Die dielektrische Schicht 102 kann einen Außer-Ebene-CTE-Wert CTE-Z-D haben. Die eine Verbindung oder die mehreren Verbindungen (z.B. die Verbindung 104) kann oder können einen Außer-Ebene-CTE-Wert CTE-Z-I haben. Die Leiterplatte 107 kann einen Inner-Ebene-CTE-Wert CTE-XY-B an der Oberfläche, die die Lotkugeln 106 kontaktiert, haben. Die oben genannten CTE-Werte von 1 sind diejenigen CTE-Werte, die in der Umgebung des kompletten Systems wie in 1 gezeigt, erfahren werden. Es ist anzumerken, dass die CTE-Werte für mindestens manche dieser Schichten, einschließlich der dielektrischen Schicht 102, abweichen können, wenn diese Schichten in einer isolierten Bedingung (d.h. nicht an irgendwelchen anderen Schichten befestigt) sind. Diese Differenz ergibt sich zumindest teilweise aus verschiedenen Kräften und/ oder mechanischen Widerständen, die an den Schnittstellen zwischen den Schichten erfahren werden können.
  • Um eine potentiell zuverlässigere Vorrichtung bereitzustellen, kann das Material der dielektrischen Schicht 102 so gewählt werden, dass es einen Inner-Ebene-CTE-Wert (z.B. CTE-XY-D-2) ähnlich zu dem der Leiterplatte 107 (z.B. CTE-XY-B), auf der die Lotkugeln 106 verlötet werden sollen, hat. Das Material der dielektrischen Schicht 102 kann auch so gewählt werden, dass es einen Außer-Ebene-CTE-Wert (z.B. CTE-Z-D) ähnlich zu dem der einen oder mehreren Verbindungen (z.B. der Verbindung 104) (z.B. CTE-Z-I) hat. Zusätzlich kann das Material der dielektrischen Schicht 102 so gewählt werden, dass es ein Elastizitätsmodul hat, dass groß genug ist, damit eine Dicke T der dielektrischen Schicht 102 relativ klein sein kann, wie beispielsweise weniger als 100 Mikrometer (z.B. zum Reduzieren des zunehmenden Potentials für durch Erhöhung der Dicke T der dielektrischen Schicht 102 verursachten Durchbiegung (englisch: warpage)). Dadurch können die Spannungen, die durch die eine Lotkugel 106 oder die mehreren Lotkugeln 106 während eines thermischen Ereignisses (z.B. Umgebungstemperaturschwankungen wie beispielsweise Erhöhung oder Erniedrigung der Temperatur) erfahren werden können, reduziert werden, und so kann wiederum die durch diese Spannungen verursachte relative Bewegung zwischen der Halbleitervorrichtung 101 und der Leiterplatte 107 auch reduziert werden. Diese Spannungen können reduziert werden, weil der Unterschied in Inner-Ebene-CTE-Werten (die Differenz zwischen dem Inner-Ebene-CTE an der RDL, welcher ungefähr CTE-XY-D-2 sein würde, und dem Inner-Ebene-CTE-XY-B an der Leiterplatte 107), der durch die Lotkugeln 106 absorbiert werden müsste, reduziert werden kann. Ferner kann das Potential für Ablösung (englisch: Delamination) und/ oder Brechen (englisch: Cracking) an der Schnittstelle zwischen der dielektrischen Schicht 102 und der Verbindung 104 an oder nahe der Oberfläche 132 der RDL 103 in manchen Beispielen reduziert werden als ein Ergebnis einer Reduzierung des Unterschieds zwischen den Außer-Ebene-CTE-Werten der dielektrischen Schicht 102 und der Verbindung 104 (der Differenz zwischen CTE-Z-D und CTE-Z-I). Techniken zum Ermitteln des Materials und der Dicke der dielektrischen Schicht 102 (z.B. unter Verwendung einer erweiterten Ansicht des Bereichs 140 der WLP-Vorrichtung 100 als ein Beispiel) werden als Beispiel in weiterem Detail unter Bezugnahme auf 3 beschrieben werden.
  • 2 zeigt eine isometrische Explosionsansicht der Halbleitervorrichtung 101, dielektrischen Schicht 102 und Lotkugeln 106 gemäß einem Aspekt oder mehreren Aspekten. Andere Schichten und/ oder Komponenten der beispielhaften WLP-Vorrichtung 100 werden nicht in 2 gezeigt, um eine Verkomplizierung der Figur zu vermeiden. Wie in 2 dargestellt, ist das Koordinatensystem 150 gedreht, so dass die x-Achse sich nach unten erstreckt, die y-Achse sich nach rechts senkrecht zur x-Achse erstreckt, und die z-Achse sich senkrecht zu sowohl der x-Achse als auch der y-Achse erstreckt. Die Oberfläche 121 der Halbleitervorrichtung 101 und die Oberflächen 122 und 131 der dielektrischen Schicht 102 können jeweils parallel zu der x-y-Ebene 154 sein.
  • 3 zeigt eine beispielhafte Technik zum Anpassen eines Materials der dielektrischen Schicht 102 und einer Dicke der dielektrischen Schicht 102. Für Zwecke der Veranschaulichung und nicht der Einschränkung wird der Bereich 140 (vgl. 1) der WLP-Vorrichtung 100 als Referenz verwendet.
  • Die dielektrische Schicht 102 kann aus einem Material hergestellt sein, für das der Inner-Ebene-CTE-Wert der dielektrischen Schicht 102 (wenn die dielektrische Schicht 102 an den umgebenden Schichten befestigt ist wie in 1) zunimmt als eine Funktion der Tiefe D, die sich nach unten von der Oberfläche 122 in der z-Achsenrichtung erstreckt, wie angegeben beispielsweise in der CTE-XY-D-Kurve 301 von 3. In manchen Beispielen können die Eigenschaften der Kurve 301, wie beispielsweise die lineare oder nicht-lineare Erhöhungsrate des Inner-Ebene-CTE-Werts CTE-XY-D, welcher mit der Tiefe D zunimmt, abhängen von dem Dicken-CTE-Wert (englisch: bulk CTE value; oder Außer-Ebene-CTE-Wert) und dem Elastizitätsmodul der dielektrischen Schicht 102. Beispielsweise kann die Halbleitervorrichtung 101 einen Inner-Ebene-CTE-Wert CTE-XY-S 304 haben an oder nahe der Oberfläche 121. Der Inner-Ebene-CTE-Wert CTE-XY-S 304 kann beispielsweise ungefähr 3.0 ppm (englisch: parts per million; deutsch: Teile pro Million) pro Grad Celsius für eine siliziumbasierte Halbleitervorrichtung sein. Aufgrund des hohen Elastizitätsmoduls von Silizium (z.B. größer als 100 GPa (Giga-Pascal)), kann der Inner-Ebene-CTE-Wert CTE-XY-D-1 302 an oder nahe der Oberfläche 122 vom Wert her ähnlich sein dem Inner-Ebene-CTE-Wert CTE-XY-S 304. Beispielsweise kann der Inner-Ebene-CTE-Wert CTE-XY-D-1 302 auch ungefähr 3.0 ppm pro Grad Celsius sein. In manchen Beispielen kann der Inner-Ebene-CTE-Wert CTE-XY-D-1 302 ein Wert sein kleiner als ein vorgegebener Schwellwert 320 (z.B. 3 ppm pro Grad Celsius).
  • In manchen Beispielen kann das Material und/ oder die Dicke T der dielektrischen Schicht 102 so ermittelt werden, dass der Inner-Ebene-CTE-Wert CTE-XY-D-2 303 einen Wert haben kann zwischen dem Inner-Ebene-CTE-Wert CTE-XY-S 304 der Halbleitervorrichtung 101 und dem Inner-Ebene-CTE-Wert CTE-XY-B der Leiterplatte 107 (z.B. ungefähr 16 ppm pro Grad Celsius für eine gedruckte Leiterplatte (PCB)). Beispielsweise kann das Material und die Dicke der dielektrischen Schicht 102 ermittelt werden so, dass der Inner-Ebene-CTE-Wert CTE-XY-D-2 303 einen Wert größer als ein vorgegebener Schwellwert 330 (z.B. 6 ppm pro Grad Celsius) haben kann. Als ein Ergebnis kann die dielektrische Schicht 102 einen Teil der Spannung, die verursacht wird durch den Unterschied zwischen den CTE-Werten CTE-XY-S und CTE-XY-B, absorbieren, wodurch der Betrag der Spannung, der durch die eine Lotkugel 106 oder die mehreren Lotkugeln 106 absorbiert wird, reduziert werden kann. Jedoch können Ablösung (z.B. zwischen der Halbleitervorrichtung 101 und der dielektrischen Schicht 102) oder Brechen (z.B. in der dielektrischen Schicht 102) mit größerer Wahrscheinlichkeit auftreten, falls der Inner-Ebene-CTE-Wert CTE-XY-D-2 303 zu hoch ist oder auf andere Weise sich dem Inner-Ebene-CTE-Wert CTE-XY-B der Leiterplatte 107 angleicht. Entsprechend kann das Material und/ oder die Dickte T der dielektrischen Schicht 102 so ermittelt werden, dass der Inner-Ebene-CTE-Wert CTE-XY-D-2 303 einen Zwischenwert haben kann, wie beispielsweise einen Wert von ungefähr 7 bis 10 ppm pro Grad Celsius. Um es zu wiederholen: die oben genannten CTE-Werte sind lediglich nicht einschränkende Beispiele.
  • Die dielektrische Schicht 102 kann hergestellt sein aus einem Material, das einen Außer-Ebene-CTE-Wert CTE-Z-D 312 hat, der relativ konstant bleibt (z.B. innerhalb eines bestimmten Bereichs eines Basis- oder Dickenwerts) mit zunehmender Tiefe D in die dielektrische Schicht 102, wie beispielsweise durch die CTE-Z-D-Kurve 311 angegeben. In manchen Beispielen kann das Material der dielektrischen Schicht 102 so ermittelt werden, dass der Außer-Ebene-CTE-Wert CTE-Z-D 312 einen Wert kleiner als einen vorgegebenen Schwellwert 340 (z.B. 32 ppm pro Grad Celsius) oder in einem bestimmten vorgegebenen Bereich von Werten (z.B. zwischen ungefähr 20 und 25 ppm pro Grad Celsius) haben kann. In manchen Beispielen kann das Material der dielektrischen Schicht 102 so ermittelt werden, dass der Außer-Ebene-CTE-Wert CTE-Z-D 312 innerhalb eines vorgegebenen Bereichs 350 (z.B. ±15 ppm pro Grad Celsius) des Außer-Ebene-CTE-Werts CTE-Z-I 313 der Verbindung 104 (z.B. ungefähr 10 ppm pro Grad Celsius für eine Kupferverbindung) sein kann. Beispielsweise kann das Material der dielektrischen Schicht 102 so ermittelt werden, dass die Differenz zwischen CTE-Z-D 312 und CTE-Z-I 313 kleiner ist als ein vorgegebener Schwellwert (z.B. 15 ppm pro Grad Celsius). In einem anderen Beispiel kann das Material der dielektrischen Schicht 102 so ermittelt werden, dass der Außer-Ebene-CTE-Wert CTE-Z-D 312 einen Wert von ungefähr 7 bis 10 ppm pro Grad Celsius haben kann. In einem anderen Beispiel kann das Material der dielektrischen Schicht 102 so ermittelt werden, dass der Außer-Ebene-CTE-Wert CTE-Z-D 312 einen Wert von ungefähr 15 bis 21 ppm pro Grad Celsius haben kann, was eine Reduzierung des Potentials für Brechen in dem Dickebbereich der dielektrischen Schicht 102 (z.B. zwischen ungefähr 50 und 70 Mikrometer) ermöglichen kann.
  • Die dielektrische Schicht 102 kann hergestellt sein aus einem Material, das ein Elastizitätsmodul hat, welches groß genug ist, um die gewünschten CTE-Werte CTE-XY-D-2 303 und CTE-Z-D 312 zu unterstützen. Beispielsweise kann das Material der dielektrischen Schicht 102 so gewählt werden, dass es ein Elastizitätsmodul hat, welches größer ist als ein vorgegebener Schwellwert (z.B. 25 GPa) oder in einem bestimmten vorgegebenen Bereich von Werten liegt (z.B. zwischen ungefähr 24 und 34 GPa), welches einer Dicke T der dielektrischen Schicht 102 erlaubt, von einer gewünschten kleinen Dicke zu sein, wie beispielsweise weniger als 100 Mikrometer, und in manchen Beispielen zwischen 50 und 70 Mikrometer. Wieder ist anzumerken, dass diese und alle anderen hierin genannten Werte nur nicht einschränkende Beispiele sind.
  • In einem anschaulichen Beispiel kann die dielektrische Schicht 102 hergestellt sein aus einem nicht-halogenierten Bismaleimid-Triazin(BT)-Harz mit niedrigem Wärmeausdehnungskoeffizienten (CTE) wie beispielsweise HL832NX Typ A. Beispielsweise kann eine dielektrische Schicht 102 aus HL832NX Typ A, die eine Dicke T von 30 Mikrometer hat, einen Wärmeausdehnungskoeffizienten CTE-XY-D-2 303 von 10,06 ppm pro Grad Celsius, einen Wärmeausdehnungskoeffizienten CTE-Z-D 312 von 30 ppm pro Grad Celsius und ein Elastizitätsmodul von 28 GPa haben. In einem anderen Beispiel kann eine dielektrische Schicht 102 aus HL832NX Typ A, die eine Dicke T von 60 Mikrometer hat, einen Wärmeausdehnungskoeffizienten CTE-XY-D-2 303 von 10,22 ppm pro Grad Celsius haben. In einem anderen Beispiel kann eine dielektrische Schicht 102 aus HL832NX Typ A, die eine Dicke T von 100 Mikrometer hat, einen Wärmeausdehnungskoeffizienten CTE-XY-D-2 303 von 10,47 ppm pro Grad Celsius haben. In einem anderen Beispiel kann eine dielektrische Schicht 102 aus HL832NX Typ A, die eine Dicke T von 150 Mikrometer hat, einen Wärmeausdehnungskoeffizienten CTE-XY-D-2 303 von 10,82 ppm pro Grad Celsius haben.
  • 4 zeigt einen beispielhaften Prozessfluss zum Ermitteln eines Materials und/ oder einer Dicke einer dielektrischen Schicht (z.B. dielektrischen Schicht 102) und Herstellen einer Vorrichtung (z.B. WLP-Vorrichtung 100), die die ermittelte dielektrische Schicht des ermittelten Materials und/ oder der ermittelten Dicke enthält. Manche Aspekte des beispielhaften Prozessflusses können unter Bezugnahme auf 1 bis 3 beschriebene Aspekte enthalten. Außerdem ist dies, obwohl die im Hinblick auf 4 diskutierten Schritte Bezug auf das System aus 1 nehmen werden, nur ein Beispiel; diese oder ähnliche Schritte können auch ausgeführt werden auf Variationen dieses Systems.
  • In Schritt 401 kann ein Material der dielektrischen Schicht (wie beispielsweise der dielektrischen Schicht 102) ermittelt werden basierend mindestens auf einem gewünschten oder anderweitig bekannten Wärmeausdehnungskoeffizientwert (CTE-Wert) einer Verbindung (z.B. CTE-Wert CTE-Z-I von Verbindung 104), die elektrisch mit der dielektrischen Schicht gekoppelt werden soll. Beispielsweise kann das Material der dielektrischen Schicht so ermittelt werden, dass der Außer-Ebene-CTE-Wert (z.B. CTE-Z-D) der dielektrischen Schicht kleiner ist als ein Schwellwert (z.B. 32 ppm pro Grad Celsius; Schwellwert 340). In einem anderen Beispiel kann das Material der dielektrischen Schicht so ermittelt werden, dass eine Differenz zwischen dem Außer-Ebene-CTE-Wert der dielektrischen Schicht und dem CTE-Wert von einer Verbindung oder von mehreren Verbindungen (wie beispielsweise den Verbindungen 104) in der dielektrischen Schicht kleiner ist als ein vorgegebener Schwellwert (z.B. 15 ppm pro Grad Celsius, oder so, dass CTE-Z-D innerhalb des vorgegebenen Bereichs 350 ist). In manchen Ausführungsformen kann das Material der dielektrischen Schicht so ermittelt werden, dass das Elastizitätsmodul der dielektrischen Schicht größer ist als ein Schwellwert (z.B. 25 GPa).
  • In Schritt 402 kann eine Dicke T der dielektrischen Schicht so ermittelt werden, dass ein bestimmter vorgegebener Inner-Ebene-CTE-Wert erreicht wird, so dass dieser CTE-Wert innerhalb eines vorgegebenen Bereichs von gewünschten Inner-Ebene-CTE-Werten ist, so dass dieser CTE-Wert größer als ein vorgegebener (oder größer oder gleich einem vorgegebenen) Inner-Ebene-CTE-Wert ist, oder so dass dieser CTE-Wert kleiner als ein vorgegebener (oder kleiner oder gleich einem vorgegebenen) Inner-Ebene-CTE-Wert ist. Beispielsweise kann die Dicke T der dielektrischen Schicht so ermittelt werden, dass der Inner-Ebene-CTE-Wert (z.B. CTE-XY-D-2) der dielektrischen Schicht an einer Oberfläche (z.B. Oberfläche 131) der dielektrischen Schicht, die einer Oberfläche einer Umverteilungsschicht (z.B. RDL 103) gegenüberliegt, größer ist als ein vorgegebener Schwellwert (z.B. 6 ppm pro Grad Celsius; Schwellwert 330). In manchen Beispielen kann der Inner-Ebene-CTE-Wert (z.B. CTE-XY-D-1) der dielektrischen Schicht einer Oberfläche (z.B. Oberfläche 122), die einer Halbleitervorrichtung (z.B. Halbleitervorrichtung 101) gegenüberliegt, kleiner als ein vorgegebener Schwellwert (z.B. 3 ppm pro Grad Celsius, Schwellwert 320) sein.
  • In Schritt 403 wird eine Vorrichtung hergestellt, die die aus dem in Schritt 401 ermittelten Material und mit der in Schritt 402 ermittelten Dicke hergestellte dielektrische Schicht enthält. Beispielsweise kann die Vorrichtung eine WLP-Vorrichtung (z.B. die WLP-Vorrichtung 100) enthalten. In einem anderen Beispiel kann die Vorrichtung die WLP-Vorrichtung und eine Lotkugel oder mehrere Lotkugeln (z.B. die Lotkugeln 106), die elektrisch mit der WLP-Vorrichtung (z.B. mit der RDL 103) gekoppelt sind, enthalten. In einem anderen Beispiel kann die Vorrichtung die WLP-Vorrichtung, eine oder mehrere Lotkugeln und eine elektrisch mit der einen oder mehreren Lotkugeln gekoppelte Leiterplatte (z.B. die Leiterplatte 107) enthalten.
  • So sind hierin verschiedene Beispiele beschrieben worden, in welchen ein Material und eine Dicke einer dielektrischen Schicht einer Vorrichtung so ermittelt werden kann, dass ihr Inner-Ebene-Wäremeausdehnungskoeffizient (CTE) erhöht wird, während der Außer-Ebene-CTE der dielektrischen Schicht relativ nahe an dem Außer-Ebene-CTE der Verbindungen, die sich durch die dielektrische Schicht erstrecken, gehalten werden kann. Als ein Ergebnis kann ein signifikanter Anteil der durch den CTE-Unterschied zwischen der Vorrichtung (wie beispielsweise einer Wafer-Ebene-Gehäuse-Vorrichtung), die die dielektrisch Schicht enthält, und einer Leiterplatte, die mit der Vorrichtung verlötet ist, verursachten Spannung durch die dielektrische Schicht absorbiert werden, und dadurch kann wiederum die durch die Lotkugeln absorbierte Spannung reduziert werden. Dies kann das Potential für Schaltkreisunterbrechungen und/ oder Kurzschlüsse, verursacht durch Ablösung und Brechen während thermaler Ereignisse, reduzieren. In manchen Beispielen kann dies zu einer längeren Lebensdauer führen und die Zuverlässigkeit beim Testen auf Platinenebene, wie z.B. TCoB (Temperature Cycle on Board; deutsch: Temperaturzyklen auf der Platine) – Testen verbessern, unabhängig von der Größe der Halbleitervorrichtung (z.B. der Halbleitervorrichtung 101), der größeren Vorrichtung (z.B. der WLP-Vorrichtung 100), oder beiden. In manchen Vorrichtungen kann dies auch eine erhöhte Anzahl von Halbleitervorrichtungen und/ oder gesamter Vorrichtungsgröße ermöglichen aufgrund der reduzierten von den Lotkugeln absorbierten Spannung verglichen mit herkömmlichen Techniken. In manchen Anordnungen, wie beispielsweise wenn die Durchbiegung (englisch: warpage) der Vorrichtung einen bestimmten Betrag übersteigt oder inakzeptabel hoch wird unter Verwendung des hierin beschriebenen einseitigen Ansatzes, kann ein Dielektrikum oder ein anderes Material an der Rückseite der WLP-Vorrichtung (z.B. an einer Oberfläche der Halbleitervorrichtung 101 gegenüber der Oberfläche 121) in einer passenden Dicke angebracht werden, um die zu große Durchbiegung zumindest teilweise zu kompensieren.
  • Während verschiedene Beispiele veranschaulicht und beschrieben worden sind, ist zu verstehen, dass diese nur Beispiele sind. Die in dieser Beschreibung verwendeten Worte sind Worte der Beschreibung und keine Einschränkungen, und es wird verstanden werden, dass verschiedene Änderungen gemacht werden können, ohne vom Geist und Umfang der vorliegenden Offenbarung abzuweichen.
  • Obwohl die Erfindung vor allem unter Bezugnahme auf bestimmte Ausführungsformen gezeigt und beschrieben worden ist, sollte von denjenigen, die mit dem Fachgebiet vertraut sind, verstanden werden, dass zahlreiche Änderungen bezüglich Ausgestaltung und Details daran vorgenommen werden können, ohne vom Wesen und Bereich der Erfindung, wie durch die angefügten Ansprüche definiert, abzuweichen. Der Bereich der Erfindung wird somit durch die angefügten Ansprüche bestimmt, und es ist daher beabsichtigt, dass sämtliche Änderungen, welche unter den Wortsinn oder den Äquivalenzbereich der Ansprüche fallen, umfasst werden.

Claims (20)

  1. Vorrichtung (100), aufweisend: eine Halbleitervorrichtung (101), die mindestens einen elektrischen Kontakt (111) auf einer ersten Oberfläche (121) der Halbleitervorrichtung (101) aufweist; eine leitfähige Umverteilungsschicht (103); und eine zwischen der ersten Oberfläche (121) und einer Oberfläche (132) der Umverteilungsschicht (103) angeordnete dielektrische Schicht (102); wobei die dielektrische Schicht (102) aufweist mindestens eine Verbindung (104), die sich durch die dielektrische Schicht (102) erstreckt und den mindestens einen elektrischen Kontakt (111) mit der Umverteilungsschicht (103) verbindet; wobei die dielektrische Schicht (102) einen Wärmeausdehnungskoeffizientwert in einer Richtung senkrecht zu der ersten Oberfläche (121) und ein Elastizitätsmodul aufweist; wobei der Wärmeausdehnungskoeffizientwert der dielektrischen Schicht (102) kleiner ist als ein erster Schwellwert; und wobei das Elastizitätsmodul der dielektrischen Schicht (102) größer ist als ein zweiter Schwellwert.
  2. Vorrichtung (100) gemäß Anspruch 1, ferner aufweisend: mindestens eine elektrisch mit der Umverteilungsschicht (103) gekoppelte Lotkugel (106a, 106b); wobei die Umverteilungsschicht (103) zwischen der dielektrischen Schicht (102) und der mindestens einen Lotkugel (106a, 106b) angeordnet ist.
  3. Vorrichtung (100) gemäß Anspruch 2, ferner aufweisend: eine elektrisch mit der mindestens einen Lotkugel (106a, 106b) gekoppelte Platine (107); wobei die mindestens eine Lotkugel zwischen der Umverteilungsschicht und der Platine angeordnet ist.
  4. Vorrichtung (100) gemäß einem der Ansprüche 1 bis 3, wobei die Umverteilungsschicht (103) eine Eingangfächerungsumverteilungsschicht oder eine Ausfächerungsumverteilungsschicht ist.
  5. Vorrichtung gemäß einem der Ansprüche 1 bis 4, wobei der erste Schwellwert 32 ppm pro Grad Celsius ist.
  6. Vorrichtung (100) gemäß einem der Ansprüche 1 bis 5, wobei der zweite Schwellwert 25 GPa ist.
  7. Vorrichtung (100) gemäß einem der Ansprüche 1 bis 6, wobei die dielektrische Schicht (102) einen ersten Wärmeausdehnungskoeffizientwert an einer Oberfläche (122), die der ersten Oberfläche (121) in einer Richtung parallel zu der ersten Oberfläche (121) gegenüberliegt, und einen zweiten Wärmeausdehnungskoeffizientwert an einer Oberfläche (131), die der Oberfläche (132) der Umverteilungsschicht (103) in einer Richtung parallel zu der ersten Oberfläche (121) gegenüberliegt, aufweist; wobei der erste Wärmeausdehnungskoeffizientwert der dielektrischen Schicht (102) kleiner ist als 4 ppm pro Grad Celsius; und wobei der zweite Wärmeausdehnungskoeffizientwert der dielektrischen Schicht (102) größer ist als 6 ppm pro Grad Celsius.
  8. Vorrichtung (100) gemäß einem der Ansprüche 1 bis 7, wobei eine Dicke der dielektrischen Schicht (102) kleiner ist als 100 Mikrometer.
  9. Vorrichtung (100), aufweisend: eine Halbleitervorrichtung (101), die mindestens einen elektrischen Kontakt (111) auf einer ersten Oberfläche (121) der Halbleitervorrichtung (101) aufweist; eine leitfähige Umverteilungsschicht (103); und eine zwischen der ersten Oberfläche (121) und einer Oberfläche (132) der Umverteilungsschicht (103) angeordnete dielektrische Schicht (102); wobei die dielektrische Schicht (102) aufweist mindestens eine Verbindung (104), die sich durch die dielektrische Schicht (102) erstreckt und den mindestens einen elektrischen Kontakt (111) mit der Umverteilungsschicht (103) verbindet; wobei die dielektrische Schicht (102) einen Wärmeausdehnungskoeffizientwert in einer Richtung senkrecht zu der ersten Oberfläche (121) und ein Elastizitätsmodul aufweist; wobei eine Differenz zwischen dem Wärmeausdehnungskoeffizientwert der dielektrischen Schicht (102) und einem Wärmeausdehnungskoeffizientwert der mindestens einen Verbindung (104) kleiner ist als ein erster Schwellwert; und wobei das Elastizitätsmodul der dielektrischen Schicht (102) größer ist als ein zweiter Schwellwert.
  10. Vorrichtung (100) gemäß Anspruch 9, ferner aufweisend: mindestens eine elektrisch mit der Umverteilungsschicht (103) gekoppelte Lotkugel (106a, 106b); wobei die Umverteilungsschicht (103) zwischen der dielektrischen Schicht (102) und der mindestens einen Lotkugel (106a, 106b) angeordnet ist.
  11. Vorrichtung (100) gemäß Anspruch 10, ferner aufweisend: eine elektrisch mit der mindestens einen Lotkugel (106a, 106b) gekoppelte Platine (107), so dass die mindestens eine Lotkugel (106a, 106b) zwischen der Umverteilungsschicht (103) und der Platine (107) angeordnet ist.
  12. Vorrichtung (100) gemäß einem der Ansprüche 9 bis 11, wobei die Umverteilungsschicht (103) eine Eingangfächerungsumverteilungsschicht oder eine Ausfächerungsumverteilungsschicht ist.
  13. Vorrichtung (100) gemäß einem der Ansprüche 9 bis 12, wobei der erste Schwellwert 15 ppm pro Grad Celsius ist.
  14. Vorrichtung (100) gemäß einem der Ansprüche 9 bis 13, wobei der zweite Schwellwert 25 GPa ist.
  15. Vorrichtung (100) gemäß einem der Ansprüche 9 bis 14, wobei die dielektrische Schicht (102) einen ersten Wärmeausdehnungskoeffizientwert an einer Oberfläche (122), die der ersten Oberfläche (121) in einer Richtung parallel zu der ersten Oberfläche (121) gegenüberliegt, und einen zweiten Wärmeausdehnungskoeffizientwert an einer Oberfläche (131), die der Oberfläche (132) der Umverteilungsschicht (103) in einer Richtung parallel zu der ersten Oberfläche (121) gegenüberliegt, aufweist; wobei der erste Wärmeausdehnungskoeffizientwert der dielektrischen Schicht (102) kleiner ist als 4 ppm pro Grad Celsius; und wobei der zweite Wärmeausdehnungskoeffizientwert der dielektrischen Schicht (102) größer ist als 6 ppm pro Grad Celsius.
  16. Vorrichtung (100) gemäß einem der Ansprüche 9 bis 15, wobei eine Dicke der dielektrischen Schicht (102) kleiner ist als 100 Mikrometer.
  17. Vorrichtung (100), aufweisend: eine Halbleitervorrichtung (101), die Silizium aufweist und mindestens einen elektrischen Kontakt (111) an einer ersten Oberfläche (121) der Halbleitervorrichtung (101) aufweist; eine leitfähige Umverteilungsschicht (103); und eine dielektrische Schicht (102), aufweisend Expoydharz, und angeordnet zwischen der ersten Oberfläche (121) und einer Oberfläche (132) der Umverteilungsschicht (103); wobei die dielektrische Schicht (102) aufweist mindestens eine sich durch die dielektrische Schicht (102) erstreckende Kupferverbindung (104), die den mindestens einen elektrischen Kontakt (111) mit der Umverteilungsschicht (103) elektrisch koppelt.
  18. Vorrichtung (100) gemäß Anspruch 17, wobei die dielektrische Schicht (102) einen Wärmeausdehnungskoeffizientwert in einer Richtung senkrecht zu der ersten Oberfläche (121) und ein Elastizitätsmodul aufweist; wobei eine Differenz zwischen dem Wärmeausdehnungskoeffizientwert der dielektrischen Schicht (102) und einem Wärmeausdehnungskoeffizientwert der mindestens einen Kupferverbindung (104) kleiner ist als 15 ppm pro Grad Celsius; und wobei das Elastizitätsmodul der dielektrischen Schicht (102) größer ist als 25 GPa.
  19. Vorrichtung (100) gemäß Anspruch 17 oder 18, wobei die dielektrische Schicht (102) einen ersten Wärmeausdehnungskoeffizientwert an einer Oberfläche (122), die der ersten Oberfläche (121) in einer Richtung parallel zu der ersten Oberfläche (121) gegenüberliegt, und einen zweiten Wärmeausdehnungskoeffizientwert an einer Oberfläche (131), die der Oberfläche (132) der Umverteilungsschicht (103) in einer Richtung parallel zu der ersten Oberfläche (121) gegenüberliegt, aufweist; wobei der erste Wärmeausdehnungskoeffizientwert der dielektrischen Schicht (102) kleiner ist als 4 ppm pro Grad Celsius; und wobei der zweite Wärmeausdehnungskoeffizientwert der dielektrischen Schicht (102) größer ist als 6 ppm pro Grad Celsius.
  20. Vorrichtung (200) gemäß einem der Ansprüche 17 bis 19, wobei eine Dicke der dielektrischen Schicht (102) zwischen 50 und 70 Mikrometer ist.
DE102013106049A 2012-06-12 2013-06-11 Wärmeausdehnungskoeffizient-Anpassung in einem Halbleitergehäuse Ceased DE102013106049A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/494,324 US20130328191A1 (en) 2012-06-12 2012-06-12 Cte adaption in a semiconductor package
US13/494,324 2012-06-12

Publications (1)

Publication Number Publication Date
DE102013106049A1 true DE102013106049A1 (de) 2013-12-12

Family

ID=49626015

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013106049A Ceased DE102013106049A1 (de) 2012-06-12 2013-06-11 Wärmeausdehnungskoeffizient-Anpassung in einem Halbleitergehäuse

Country Status (4)

Country Link
US (1) US20130328191A1 (de)
CN (1) CN103489850B (de)
DE (1) DE102013106049A1 (de)
TW (1) TWI517315B (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8695729B2 (en) * 2010-04-28 2014-04-15 Baker Hughes Incorporated PDC sensing element fabrication process and tool
US8746367B2 (en) * 2010-04-28 2014-06-10 Baker Hughes Incorporated Apparatus and methods for detecting performance data in an earth-boring drilling tool
US9996199B2 (en) * 2012-07-10 2018-06-12 Electronics And Telecommunications Research Institute Film haptic system having multiple operation points
KR102319186B1 (ko) 2015-06-12 2021-10-28 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법
CN106129028B (zh) * 2016-07-13 2018-10-19 京东方科技集团股份有限公司 一种发光二极管显示阵列及其制作方法、可穿戴设备
WO2020204440A1 (ko) * 2019-03-29 2020-10-08 주식회사 네패스 반도체 패키지 및 그 제조 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6399896B1 (en) * 2000-03-15 2002-06-04 International Business Machines Corporation Circuit package having low modulus, conformal mounting pads
US7105931B2 (en) * 2003-01-07 2006-09-12 Abbas Ismail Attarwala Electronic package and method
US7233064B2 (en) * 2004-03-10 2007-06-19 Micron Technology, Inc. Semiconductor BGA package having a segmented voltage plane and method of making
US7170188B2 (en) * 2004-06-30 2007-01-30 Intel Corporation Package stress management
US8836146B2 (en) * 2006-03-02 2014-09-16 Qualcomm Incorporated Chip package and method for fabricating the same
US9093322B2 (en) * 2007-07-13 2015-07-28 Intel Mobile Communications GmbH Semiconductor device
JP4828515B2 (ja) * 2007-12-27 2011-11-30 新光電気工業株式会社 半導体装置の製造方法
JP5135246B2 (ja) * 2009-01-30 2013-02-06 三洋電機株式会社 半導体モジュールおよびその製造方法、ならびに携帯機器
US20110207866A1 (en) * 2010-02-25 2011-08-25 Japp Robert M Halogen-Free Dielectric Composition For use As Dielectric Layer In Circuitized Substrates

Also Published As

Publication number Publication date
TW201411784A (zh) 2014-03-16
US20130328191A1 (en) 2013-12-12
CN103489850B (zh) 2017-04-26
CN103489850A (zh) 2014-01-01
TWI517315B (zh) 2016-01-11

Similar Documents

Publication Publication Date Title
DE102013106049A1 (de) Wärmeausdehnungskoeffizient-Anpassung in einem Halbleitergehäuse
DE102015106733B4 (de) Halbleiterstruktur und Verfahren zur Herstellung mit einer Herangehensweise zum Verhindern von Dünnwaferriss
DE102010016696B4 (de) Halbleiter-Bauelement
DE10250636B4 (de) Verfahren zum Herstellen einer Halbleiterstuktur und Halbleiterstruktur
DE102011001405B4 (de) Halbleiter-Kapselung und Stapel von Halbleiterkapselungen sowie Verfahren zur Herstellung einer Halbleiter-Kapselung
DE102014115653B4 (de) Verfahren zum herstellen elektronischer komponenten mit elektrisch leitfähigem rahmen auf einem substrat zum aufnehmen von elektronischen chips
DE102009018396B4 (de) Halbleiterbauelement und Herstellung des Halbleiterbauelements
DE102008038175B4 (de) Halbleiteranordnung und Verfahren zur Herstellung von Halbleiteranordnungen
DE102019128460A1 (de) Halbleiterpackages und verfahren für deren herstellung
DE102011086354A1 (de) Multichip-baugruppe auf waferebene
DE102008013180A1 (de) Struktur einer Halbleiterbausteinpackung und deren Verfahren
DE102009011975B4 (de) Halbleiteranordnung mit einem lagestabilen überdeckten Element
DE102013208814A1 (de) Integrierter Drehraten- und Beschleunigungssensor und Verfahren zur Herstellung eines integrierten Drehraten- und Beschleunigungssensor
DE102017210654B4 (de) Elektronische Vorrichtung, die ein einen Hohlraum umfassendes Umverdrahtungsschicht-Pad umfasst
DE102018119133A1 (de) Packaging-Schicht-Induktor
DE102015100771A1 (de) Chipträgerlaminat mit Hochfrequenzdielektrikum und thermomechanischem Dämpfer
DE102015102528A1 (de) Ein Verfahren zum Verbinden eines Halbleiter-Package mit einer Platine
DE102014115099A1 (de) Elektronisches Modul mit elektrisch isolierender Struktur mit Material mit niedrigem Elastizitätsmodul
DE102013103138A1 (de) Gedrehte Halbleiterbauelementgehäuse auf Wafer-Ebene vom Fan-Out-Typ und Verfahren zum Herstellen gedrehter Halbleiterbauelementgehäuse auf Wafer-Ebene vom Fan-Out-Typ
DE112016003614B4 (de) Bondpads mit unterschiedlich dimensionierten Öffnungen
DE102013106438B4 (de) Chipanordnungen
DE102014101030A1 (de) Barrierestrukturen zwischen externen elektrischen Anschlussteilen
DE112018000762T5 (de) Erdungstechniken für rückseitig vorgespannte Halbleiterchips und verwandte Vorrichtungen, Systeme und Methoden
DE102017223689A1 (de) Halbleitervorrichtungen mit Hochfrequenzleitungselementen und zugehörige Herstellungsverfahren
DE112014002746T5 (de) Lötkontakte für Buchsenbaugruppen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023482000

Ipc: H01L0023500000

R016 Response to examination communication
R081 Change of applicant/patentee

Owner name: INTEL DEUTSCHLAND GMBH, DE

Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS GMBH, 85579 NEUBIBERG, DE

R082 Change of representative

Representative=s name: VIERING, JENTSCHURA & PARTNER MBB PATENT- UND , DE

R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final