KR20090010105A - 접착 시트, 이를 이용한 회로 부재의 접속 구조 및 반도체 장치 - Google Patents

접착 시트, 이를 이용한 회로 부재의 접속 구조 및 반도체 장치 Download PDF

Info

Publication number
KR20090010105A
KR20090010105A KR1020087029928A KR20087029928A KR20090010105A KR 20090010105 A KR20090010105 A KR 20090010105A KR 1020087029928 A KR1020087029928 A KR 1020087029928A KR 20087029928 A KR20087029928 A KR 20087029928A KR 20090010105 A KR20090010105 A KR 20090010105A
Authority
KR
South Korea
Prior art keywords
adhesive
circuit
adhesive sheet
film
base material
Prior art date
Application number
KR1020087029928A
Other languages
English (en)
Other versions
KR101081263B1 (ko
Inventor
가즈야 사또
마사끼 후지이
데쯔유끼 시라까와
Original Assignee
히다치 가세고교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 히다치 가세고교 가부시끼가이샤 filed Critical 히다치 가세고교 가부시끼가이샤
Publication of KR20090010105A publication Critical patent/KR20090010105A/ko
Application granted granted Critical
Publication of KR101081263B1 publication Critical patent/KR101081263B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C09J7/22—Plastics; Metallised plastics
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J9/00—Adhesives characterised by their physical nature or the effects produced, e.g. glue sticks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/8388—Hardening the adhesive by cooling, e.g. for thermoplastics or hot-melt adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10336—Aluminium gallium arsenide [AlGaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10349—Aluminium gallium indium phosphide [AlGaInP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0156—Temporary polymeric carrier or foil, e.g. for processing or transferring

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Organic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Adhesive Tapes (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 지지 기재와, 상기 지지 기재 상에 설치된 접착제 조성물을 포함하는 접착층을 구비하는 접착 시트이며, 상기 지지 기재의 두께 Ts와 상기 접착층의 두께 Ta가 하기 수학식 1로 표시되는 조건을 만족시키고, 상기 두께 Ts가 42 ㎛ 이하인 접착 시트를 제공한다.
<수학식 1>
0.40≤Ta/Ts≤0.65
지지 기재, 접착층, 접착 시트

Description

접착 시트, 이를 이용한 회로 부재의 접속 구조 및 반도체 장치{ADHESIVE SHEET, AND CONNECTING STRUCTURE FOR CIRCUIT MEMBER AND SEMICONDUCTOR DEVICE WHICH USE THE ADHESIVE SHEET}
본 발명은 접착 시트, 이를 이용한 회로 부재의 접속 구조 및 반도체 장치에 관한 것이다.
종래, 서로 대향하는 회로를 가열, 가압하여 가압 방향의 전극을 전기적으로 접속하는 접속 재료로는 이방 도전성 필름(이하, ACF라 함)이나 절연성 접착 필름(이하, NCF라 함) 등의 회로 접속 재료가 사용되었다. ACF는 인쇄 배선 기판, LCD용 유리 기판, 연성 인쇄 기판 등의 기판, 또는 IC, LSI 등의 반도체 소자나 패키지 등을 접속할 때, 서로 대향하는 전극 사이에 배치되고, 가열 가압에 의해 전극끼리를 접속한다. 즉, ACF 및 NCF는 서로 대향하는 전극끼리의 도전성과 인접하는 전극끼리의 절연성을 양립하여 발현시키면서 양 기판 간의 전기적 접속과 기계적 접속을 행할 수 있다.
대표적인 ACF 및 NCF에는 에폭시 수지계 접착제 또는 아크릴계 접착제 등의 접착제 성분이 바람직하게 사용되고 있다. 예를 들면, ACF는 상기 접착제 성분 중에 필요에 따라 배합되는 도전성 입자를 분산시켜 이루어진다. 이들 회로 접속 재 료는 일반적으로 필름형으로서, PET(폴리에틸렌테레프탈레이트) 필름 등의 지지 기재에 적층한 상태로 제품화되고 있다. 상기 회로 접속 재료는 기판 상에 고정한 후, 지지 기재를 제거하여 열압착하고, 접착제 성분을 경화시켜 부재 간의 기계적 접속을 행함과 동시에, 대향하는 전극 사이를 직접 또는 도전성 입자를 통해 접촉시켜 전기적 접속을 행한다. 한편, 상기 고정은 지지 기재 제거 후의 열압착과 구별하기 위해, 임시 고정, 임시 압착 또는 임시 접속이라고도 불리고 있다.
ACF를 기판 상에 고정하는 온도는 실온 내지 80℃ 정도로 광범위하다. 그러나, 실온 부근의 온도에서 ACF를 기판 상에 고정하면, 지지 기재를 제거할 때에 ACF 통째로 기판으로부터 박리되는 경우가 있다. 한편, 고온에서 ACF를 기판 상에 고정하면, 접착제 성분이 스며나와 지지 기재의 ACF가 적층되어 있는 측과는 반대측의 표면으로 돌아 들어가, 지지 기재를 제거할 때에 접착제 가장자리 부분의 밀착 불량이 발생하는 경우가 있다. 또한, 접착제 성분이 스며 나오면 압착 헤드가 오염된다는 문제도 있다. 또한, ACF가 지지 기재와 보호 필름 사이에 끼워진 상태에 있는 경우, 우선 보호 필름을 박리하여 ACF의 접착면을 노출시키고 나서 ACF를 기판 상에 고정한다. 그런데, 보호 필름을 ACF로부터 박리하고자 하면, 먼저 지지 기재가 ACF로부터 박리되어, ACF의 기판 상으로의 고정이 곤란해지는 경우가 있다. 따라서, 이러한 문제점을 해결하는 수단으로서, 예를 들면 하기 특허 문헌 1에는 지지 기재 부착 접착제를 접착하는 장치를 개량하는 제안이 이루어져 있다.
특허 문헌 1: 일본 특허 공개 제2001-171897호 공보
<발명의 개시>
<발명이 해결하고자 하는 과제>
그러나, ACF를 비롯한 지지 기재 상에 설치된 접착층을 광범위한 온도 조건에서 기판 상에 고정하기 위해서는, 지지 기재 부착 접착제를 접착하는 장치의 개량만으로는 불충분하여 추가적인 개선이 요망되고 있다. 따라서, 본 발명은 상기 사정을 감안하여 이루어진 것으로서, 지지 기재와 지지 기재 상에 설치된 접착제 조성물을 포함하는 접착층을 구비하는 접착 시트에 있어서 종래보다 광범위한 온도 조건에서 접착층을 기판 상에 충분히 임시 고정하는 것이 가능해지는 접착 시트, 이를 이용한 회로 부재의 접속 구조 및 반도체 장치를 제공하는 것을 목적으로 한다.
<과제를 해결하기 위한 수단>
본 발명은 지지 기재와, 상기 지지 기재 상에 설치된 접착제 조성물을 포함하는 접착층을 구비하는 접착 시트이며, 지지 기재의 두께 Ts(이하, 단순히 "Ts"라 함)와 접착층의 두께 Ta(이하, 단순히 "Ta"라 함)가 하기 수학식 1로 표시되는 조건을 만족시키고, 상기 Ts가 42 ㎛ 이하인 접착 시트를 제공한다.
0.40≤Ta/Ts≤0.65
이 접착 시트는 종래보다 광범위한 온도 조건에서 접착층을 기판 상에 임시 고정하는 것이 충분히 가능해진다. 이러한 효과가 발휘되는 요인은 현재로선 상세하게는 밝혀져 있지 않지만, 본 발명자들은 이하와 같이 생각하고 있다. 단, 요인 은 여기에 한정되지 않는다.
일반적으로, 접착제 조성물은 액상 상태로 지지 기재 상에 도포한 후, 필름형의 접착층을 형성한다. 이 때, 지지 기재와 접착층의 기계적 또는 열적 특성이 다르기 때문에 지지 기재와 접착층 사이에 응력이 생긴다. 즉, Ta/Ts가 0.40 미만이면, 접착층의 두께 Ta가 상대적으로 얇아져, 접착층을 형성할 때에 지지 기재의 물성이 지배적이게 되어, 지지 기재의 종류에 따라 접착층에 신장 또는 수축 응력이 크게 작용하는 경향이 있다. 한편, Ta/Ts가 0.65를 초과하면, 접착층 형성시에 접착층의 물성이 지배적이게 되어, 접착제의 종류에 따라 접착층에 신장 또는 수축 응력이 크게 작용하는 경향이 있다. 그 때문에, 이러한 상태에서는 접착 시트를 기판 상에 충분히 임시 고정하는 것이 어려워져, 비록 임시 고정할 수 있더라도, 지지 기재를 박리할 때에 접착층까지 기재로부터 박리되기 쉬워진다. 따라서, Ts와 Ta가 상기 수학식 1로 표시되는 조건을 만족시킴으로써, 접착층을 지지 기재 상에 형성할 때에 지지 기재와 접착층 사이에 생기는 응력을 완화할 수 있어, 접착 시트를 기판 상에 충분히 임시 고정할 수 있다.
또한, Ts가 42 ㎛ 이하이면, 접착 시트를 기판에 고정한 후, 지지 기재를 접착층으로부터 박리할 때에 지지 기재와 접착층의 박리점의 각도를 크게 할 수 있어 지지 기재의 제거를 용이하게 행할 수 있다. 그 때문에, 접착층의 가장자리 등의 일부 또는 전부가 기판으로부터 박리되는 것을 방지할 수 있다. 따라서, 본 발명의 접착 시트는 종래보다 광범위한 온도 조건에서 접착층을 기판 상에 임시 고정하는 것이 충분히 가능해진다.
또한, Ta/Ts가 0.65를 초과하면, 접착층의 두께 Ta가 상대적으로 두꺼워지기 때문에, 접착 시트를 임시 고정할 때에 접착제 조성물이 스며나와 지지 기재의 측면 부분이나 접착층이 설치되는 측과는 반대측의 표면으로 돌아 들어가기 쉬워진다. 그 때문에, 지지 기재를 제거할 때에 접착층의 가장자리에서 밀착 불량이 되는 경향이나 압착 헤드가 오염되는 경향이 있다.
본 발명의 접착 시트는 접착층 상에 추가로 보호 필름이 설치되고, 이 보호 필름의 두께 Tp(이하, 단순히 "Tp"라 함)가 Ts 이하인 것이 바람직하다. 이에 따라, 보호 필름을 접착층으로부터 제거할 때에 접착층이 지지 기재로부터 박리되는 것을 보다 유효하게 방지할 수 있다.
본 발명의 접착 시트에 있어서, 지지 기재와 접착층 간의 박리 강도가 보호 필름과 접착층 간의 박리 강도 이상인 것이 바람직하다. 이 경우, 접착 시트로부터 보호 필름을 박리할 때에 접착층이 지지 기재로부터 박리되는 것을 방지할 수 있기 때문에, 종래보다 광범위한 온도 조건에서 접착층을 기판 상에 한층 유효하게 임시 고정하는 것이 가능해진다.
본 발명의 접착 시트는, 접착제 조성물이 열가소성 수지, 라디칼 중합성 화합물 및 라디칼 중합 개시제를 함유하는 것이 바람직하다. 이러한 접착제 조성물을 포함하는 접착층은 각종 기판과의 접착성이 우수하기 때문에, 본 발명의 접착 시트는 종래보다 광범위한 온도 조건에서 접착층을 기판 상에 보다 한층 유효하면서 확실히 임시 고정할 수 있다.
또한, 본 발명의 접착 시트는, 접착제 조성물이 열가소성 수지, 열경화성 수 지 및 잠재성 경화제를 함유하는 것이 바람직하다. 이러한 접착제 조성물을 포함하는 접착층은 각종 기판과의 접착성이 우수하기 때문에, 본 발명의 접착 시트는 종래보다 광범위한 온도 조건에서 접착층을 기판 상에 보다 한층 유효하면서 확실하게 임시 고정하는 것이 가능해진다.
본 발명의 접착 시트는 접착제 조성물이 도전성 입자를 추가로 함유하는 것이 바람직하다. 이에 따라, 접착제 조성물은 그 자체로 도전성을 용이하게 가질 수 있다. 그 때문에, 상기 접착제 조성물을 포함하는 접착층을 구비하는 접착 시트는 전기적인 접속의 이방성을 한층 양호하게 나타내는 것이 가능해진다.
본 발명의 접착 시트에 있어서, 지지 기재가 폴리에틸렌테레프탈레이트 필름, 배향 폴리프로필렌 필름, 폴리에틸렌 필름 및 폴리이미드 필름으로 이루어지는 군으로부터 선택되는 1종 이상의 필름을 구비하는 것이 바람직하다. 이에 따라, 본 발명의 접착 시트는 종래보다 광범위한 온도 조건에서 접착층을 기판 상에 임시 고정한다는 본 발명의 효과를 한층 유효하게 발휘할 수 있다.
본 발명은 제1의 회로 기판의 주요면 상에 제1의 회로 전극이 형성된 제1의 회로 부재와, 제2의 회로 기판의 주요면 상에 제2의 회로 전극이 형성된 제2의 회로 부재와, 제1의 회로 기판의 주요면과 제2의 회로 기판의 주요면 사이에 설치되고, 제1의 회로 전극과 제2의 회로 전극을 대향 배치시킨 상태에서 전기적으로 접속하는 회로 접속 부재를 구비하고, 회로 접속 부재는 상술한 접착 시트에서의 접착층의 경화물인 회로 부재의 접속 구조를 제공한다. 이러한 회로 부재의 접속 구조는 회로 접속 부재가 본 발명의 접착 시트에서의 접착층의 경화물을 포함하기 때 문에, 종래보다 광범위한 온도 조건에서 접착층을 회로 기판 상에 임시 고정하는 것이 가능해진다. 또한, 이 접속 구조는 대향하는 전극끼리의 도전성과 인접하는 전극끼리의 절연성을 충분히 확보할 수 있다.
또한, 본 발명은 반도체 소자와, 반도체 소자를 탑재하는 기판과, 반도체 소자 및 기판 사이에 설치되고, 반도체 소자 및 기판을 전기적으로 접속하는 반도체 소자 접속 부재를 구비하고, 반도체 소자 접속 부재는 상술한 접착 시트에서의 접착층의 경화물인 반도체 장치를 제공한다. 이러한 반도체 장치는 반도체 접속 부재가 본 발명의 접착 시트에서의 접착층의 경화물을 포함하기 때문에, 종래보다 광범위한 온도 조건에서 접착층을 기판 상에 임시 고정하는 것이 가능해진다. 또한, 이 반도체 장치는 반도체 소자 및 기판 사이에 도전성을 충분히 확보할 수 있다.
<발명의 효과>
본 발명에 따르면, 지지 기재와 지지 기재 상에 설치된 접착제 조성물을 포함하는 접착층을 구비하는 접착 시트에 있어서, 종래보다 광범위한 온도 조건에서 접착층을 기판 상에 임시 고정하는 것이 가능해지는 접착 시트를 제공할 수 있다.
도 1은 본 발명의 회로 부재의 접속 구조의 일 실시 형태를 나타내는 부분 단면도이다.
도 2는 본 발명의 회로 부재의 접속 구조의 일 실시 형태를 나타내는 부분 단면도이다.
도 3은 회로 부재를 접속하는 일련의 공정도이다.
도 4는 본 발명의 반도체 장치의 일 실시 형태를 나타내는 부분 단면도이다.
부호의 설명
1: 회로 부재의 접속 구조 2: 회로 부재의 접속 구조
3: 반도체 장치 5: 접착제 조성물
7: 도전성 입자 10: 회로 접속 부재
11: 절연성 물질 15: 회로 접속 부재
20: 제1의 회로 부재 21: 제1의 회로 기판
22: 제1의 회로 전극 30: 제2의 회로 부재
31: 제2의 회로 기판 32: 제2의 회로 전극
40: 필름형 회로 접속 부재 45: 지지 기재
50: 반도체 소자 60: 기판
61: 회로 패턴 70: 밀봉재
80: 반도체 소자 접속 부재
<발명을 실시하기 위한 최선의 형태>
이하, 필요에 따라서 도면을 참조하면서 본 발명의 바람직한 실시 형태에 대하여 상세히 설명한다. 한편, 도면 중, 동일 요소에는 동일 부호를 붙이기로 하고, 중복되는 설명은 생략한다. 또한, 상하 좌우 등의 위치 관계는 특별히 언급이 없는 한 도면에 나타내는 위치 관계에 기초하기로 한다. 또한, 도면의 치수 비율은 도시한 비율로 한정되는 것은 아니다. 또한, 본 명세서에서의 "(메트)아크릴산"이란 "아크릴산" 및 이에 대응하는 "메타크릴산"을 의미하며, "(메트)아크릴레 이트"란 "아크릴레이트" 및 이에 대응하는 "메타크릴레이트"를 의미한다.
(접착 시트)
본 발명의 바람직한 실시 형태에 따른 접착 시트는 지지 기재와 지지 기재 상에 설치된 접착제 조성물을 포함하는 접착층을 구비하는 것이다.
본 발명의 접착 시트에 있어서, 지지 기재 상에 설치되는 접착층이 열가소성 수지, 라디칼 중합성 화합물 및 라디칼 중합 개시제를 포함하는 접착제 조성물을 포함하는 것이 바람직하다.
본 발명에 이용되는 열가소성 수지로는 특별히 제한없이 공지된 것을 사용할 수 있다. 구체적으로는, 예를 들면 페녹시 수지, 폴리비닐포르말 수지, 폴리스티렌 수지, 폴리비닐부티랄 수지, 폴리에스테르 수지, 폴리아미드 수지, 크실렌 수지, 폴리우레탄 수지 등을 사용할 수 있다. 이들은 1종을 단독으로 또는 2종 이상을 혼합하여 사용할 수 있다. 또한, 이들 수지는 분자 내에 실록산 결합이나 불소 치환기가 포함될 수 있다. 이들은 혼합하는 수지들이 서로 완전히 상용성이거나, 또는 미세 상분리가 생겨 백탁하는 상태이면 바람직하게 사용할 수 있다.
열가소성 수지는 접착제 조성물의 필름 형성성을 양호하게 할 수 있다. 필름 형성성이란 액상의 접착제 조성물을 고형화하여 필름형으로 했을 경우에 잘 찢어지거나 균열되거나 들러붙지 않는 기계 특성을 나타내는 것이다. 통상의 상태(예를 들면, 상온)에서 필름으로서의 취급이 용이하면, 필름 형성성이 양호하다고 할 수 있다. 이들 열가소성 수지 중에서도 접착성, 상용성, 내열성 및 기계 강도가 우수한 점에서 페녹시 수지를 사용하는 것이 바람직하다.
페녹시 수지는 2관능 페놀류와 에피할로히드린을 고분자량까지 반응시킴으로써, 또는 2관능 에폭시 수지와 2관능 페놀류를 중부가시킴으로써 얻을 수 있다. 또한, 페녹시 수지는 라디칼 중합성의 관능기나 그 밖의 반응성 화합물에 의해 변성될 수 있다. 페녹시 수지는 1종을 단독으로 또는 2종 이상을 조합하여 사용할 수 있다.
또한, 상술한 열가소성 수지의 분자량은 특별히 제한은 없지만, 열가소성 수지의 분자량이 클수록 후술하는 필름을 용이하게 형성할 수 있고, 접착제로서의 유동성에 영향을 주는 용융 점도를 광범위하게 설정하는 것도 가능해진다. 용융 점도를 광범위하게 설정할 수 있으면, 반도체 소자나 액정 소자 등의 접속에 사용했을 경우, 소자간 및 배선간 피치가 협소화되었다 하더라도 주변 부재에 접착제가 부착되는 것을 한층 방지할 수 있어 작업 처리량을 향상시키는 것이 가능해진다. 일반적인 중량 평균 분자량으로는 5000 내지 150000이 바람직하고, 10000 내지 80000이 특히 바람직하다. 중량 평균 분자량이 5000 미만이면, 후술하는 필름으로서 사용하는 경우에 필름 형성성이 불충분해지는 경향이 있고, 중량 평균 분자량이 150000을 초과하면, 다른 성분과의 상용성이 떨어지는 경향이 있다.
또한, 본 명세서에 있어서의 중량 평균 분자량은 이하의 조건에 따라서 겔 투과 크로마토그래피(GPC) 분석에 의해 하기 조건으로 측정하고, 표준 폴리스티렌의 검량선을 사용하여 환산함으로써 구해진다.
(GPC 조건)
사용 기기: 히따찌 L-6000형((주) 히따찌 세이사꾸쇼 제조, 상품명)
검출기: L-3300RI((주) 히따찌 세이사꾸쇼 제조, 상품명)
컬럼: 겔팩 GL-R420+겔팩 GL-R430+겔팩 GL-R440(총 3개)(히따찌 가세이 고교(주) 제조, 상품명)
용리액: 테트라히드로푸란
측정 온도: 40℃
유량: 1.75 mL/분
본 발명에 따른 라디칼 중합성 화합물로는, 라디칼에 의해 중합하는 관능기를 갖는 것으로서, 예를 들면 (메트)아크릴산 화합물, 말레이미드 화합물, 스티렌 유도체가 바람직하게 이용된다. 이 라디칼 중합성 화합물은 중합성 단량체 및 중합성 올리고머 중 어느 하나일 수 있고, 중합성 단량체와 중합성 올리고머를 병용하는 것도 가능하다. 중합성 올리고머는 일반적으로 고점도이기 때문에, 중합성 올리고머를 사용하는 경우, 저점도의 중합성 다관능 (메트)아크릴레이트 등의 중합성 단량체를 병용하여 점도 조정하는 것이 바람직하다.
라디칼 중합성 화합물로서, (메트)아크릴산, (메트)아크릴산 에스테르 또는 아크릴로니트릴 중 하나 이상을 단량체 성분으로 한 중합체 또는 공중합체를 사용할 수 있다. 글리시딜에테르기를 함유하는 글리시딜(메트)아크릴레이트를 포함하는 공중합체계 아크릴 고무를 병용한 경우, 응력 완화가 우수하기 때문에 바람직하다. 상기 아크릴 고무의 중량 평균 분자량은 접착제 조성물의 응집력을 높이는 점에서 20만 이상이 바람직하다.
라디칼 중합성 화합물로는, 예를 들면 에폭시(메트)아크릴레이트 올리고머, 우레탄(메트)아크릴레이트 올리고머, 폴리에테르(메트)아크릴레이트 올리고머, 폴리에스테르(메트)아크릴레이트 올리고머 등의 올리고머, 트리메틸올프로판 트리(메트)아크릴레이트, 폴리에틸렌글리콜 디(메트)아크릴레이트, 폴리알킬렌글리콜 디(메트)아크릴레이트, 디시클로펜테닐(메트)아크릴레이트, 디시클로펜테닐옥시에틸(메트)아크릴레이트, 네오펜틸글리콜 디(메트)아크릴레이트, 디펜타에리트리톨 헥사(메트)아크릴레이트, 이소시아누르산 변성 2관능 (메트)아크릴레이트, 이소시아누르산 변성 3관능 (메트)아크릴레이트, 2,2'-디(메트)아크릴로일옥시디에틸포스페이트, 2-(메트)아크릴로일옥시에틸애시드포스페이트 등의 다관능 (메트)아크릴레이트 화합물을 들 수 있다. 이들 화합물은 필요에 따라 1종을 단독으로 또는 2종 이상을 혼합하여 사용할 수 있다.
라디칼 중합성 화합물의 배합 비율은 열가소성 수지 100 질량부에 대하여 50 내지 250 질량부인 것이 바람직하고, 60 내지 150 질량부인 것이 보다 바람직하다. 라디칼 중합성 화합물의 배합 비율이 50 질량부 미만이면, 접착제 조성물의 경화물의 내열성이 저하되는 경향이 있고, 250 질량부를 초과하면, 접착제 조성물의 필름 형성성이 불충분해지는 경향이 있다.
본 발명에 따른 라디칼 중합 개시제로는 종래 알려져 있는 과산화 화합물(유기 과산화물), 아조 화합물 또는 광 개시제와 같은, 가열 및 광조사 중 적어도 어느 한 쪽의 처리에 의해 분해되어 유리 라디칼을 발생하는 화합물이 이용된다. 유기 과산화물 및 아조 화합물은 주로 가열에 의해 유리 라디칼을 발생한다. 이들 화합물을 라디칼 중합 개시제로서 이용하는 경우, 유기 과산화물 및/또는 아조 화 합물로부터 1종 또는 2종 이상을, 목적으로 하는 접속 온도, 접속 시간, 가사 시간 등에 의해 적절하게 선택한다.
유기 과산화물로는 높은 반응성과 긴 가사 시간을 양립하는 측면에서, 10시간 반감기 온도가 40℃ 이상, 1분간 반감기 온도가 180℃ 이하인 유기 산화물이 바람직하고, 10시간 반감기 온도가 60℃ 이상, 1분간 반감기 온도가 170℃ 이하인 유기 과산화물이 보다 바람직하다. 또한, 유기 과산화물은 회로 부재의 회로 전극(접속 단자)의 부식을 방지하기 위해, 염소 이온이나 유기산의 함유량이 5000 ppm 이하인 것이 바람직하다.
유기 과산화물로는, 구체적으로는 디아실퍼옥시드, 퍼옥시디카르보네이트, 퍼옥시에스테르, 퍼옥시케탈, 디알킬퍼옥시드, 히드로퍼옥시드 및 실릴퍼옥시드로 이루어지는 군으로부터 선택되는 1종 이상이 바람직하게 사용된다. 이들 중에서는 보존시의 높은 보존 안정성과 사용시의 높은 반응성을 양립하는 측면에서, 퍼옥시에스테르, 퍼옥시케탈, 디알킬퍼옥시드, 히드로퍼옥시드 및 실릴퍼옥시드로 이루어지는 군으로부터 선택되는 1종 이상의 유기 과산화물이 보다 바람직하다. 나아가, 보다 높은 반응성이 얻어지는 점에서, 유기 과산화물이 퍼옥시에스테르 및/또는 퍼옥시케탈인 것이 더욱 바람직하다. 이들은 1종을 단독으로 또는 2종 이상을 조합하여 사용할 수 있다.
디아실퍼옥시드로는, 예를 들면 이소부틸퍼옥시드, 2,4-디클로로벤조일퍼옥시드, 3,5,5-트리메틸헥사노일퍼옥시드, 옥타노일퍼옥시드, 라우로일퍼옥시드, 스테아로일퍼옥시드, 숙시닉 퍼옥시드, 벤조일퍼옥시톨루엔 및 벤조일퍼옥시드를 들 수 있다. 이들은 1종을 단독으로 또는 2종 이상을 조합하여 사용할 수 있다.
디알킬퍼옥시드로는, 예를 들면 α,α'-비스(t-부틸퍼옥시)디이소프로필벤젠, 디쿠밀퍼옥시드, 2,5-디메틸-2,5-디(t-부틸퍼옥시)헥산 및 t-부틸쿠밀퍼옥시드를 들 수 있다. 이들은 1종을 단독으로 또는 2종 이상을 조합하여 사용할 수 있다.
퍼옥시디카르보네이트로는, 예를 들면 디-n-프로필퍼옥시디카르보네이트, 디이소프로필퍼옥시디카르보네이트, 비스(4-t-부틸시클로헥실)퍼옥시디카르보네이트, 디-2-에톡시메톡시퍼옥시디카르보네이트, 비스(2-에틸헥실퍼옥시)디카르보네이트, 디메톡시부틸퍼옥시디카르보네이트 및 비스(3-메틸-3-메톡시부틸퍼옥시)디카르보네이트를 들 수 있다. 이들은 1종을 단독으로 또는 2종 이상을 조합하여 사용할 수 있다.
퍼옥시에스테르로는, 예를 들면 쿠밀퍼옥시네오데카노에이트, 1,1,3,3-테트라메틸부틸퍼옥시네오데카노에이트, 1-시클로헥실-1-메틸에틸퍼옥시네오데카노에이트, t-헥실퍼옥시네오데카노에이트, t-부틸퍼옥시피발레이트, 1,1,3,3-테트라메틸부틸퍼옥시-2-에틸헥사노에이트, 2,5-디메틸-2,5-비스(2-에틸헥사노일퍼옥시)헥산, 1-시클로헥실-1-메틸에틸퍼옥시-2-에틸헥사노에이트, t-헥실퍼옥시-2-에틸헥사노에이트, t-부틸퍼옥시-2-에틸헥사노에이트, t-부틸퍼옥시이소부티레이트, 1,1-비스(t-부틸퍼옥시)시클로헥산, t-헥실퍼옥시이소프로필모노카르보네이트, t-부틸퍼옥시-3,5,5-트리메틸헥사노에이트, t-부틸퍼옥시라우레이트, 2,5-디메틸-2,5-비스(m-톨루오일퍼옥시)헥산, t-부틸퍼옥시이소프로필모노카르보네이트, t-부틸퍼옥 시-2-에틸헥실모노카르보네이트, t-헥실퍼옥시벤조에이트, t-부틸퍼옥시아세테이트 및 비스(t-부틸퍼옥시)헥사히드로테레프탈레이트를 들 수 있다. 이들은 1종을 단독으로 또는 2종 이상을 조합하여 사용할 수 있다.
퍼옥시케탈로는, 예를 들면 1,1-비스(t-헥실퍼옥시)-3,3,5-트리메틸시클로헥산, 1,1-비스(t-헥실퍼옥시)시클로헥산, 1,1-비스(t-부틸퍼옥시)-3,3,5-트리메틸시클로헥산, 1,1-(t-부틸퍼옥시)시클로도데칸 및 2,2-비스(t-부틸퍼옥시)데칸을 들 수 있다. 이들은 1종을 단독으로 또는 2종 이상을 조합하여 사용할 수 있다.
히드로퍼옥시드로는, 예를 들면 디이소프로필벤젠히드로퍼옥시드 및 쿠멘히드로퍼옥시드를 들 수 있다. 이들은 1종을 단독으로 또는 2종 이상을 조합하여 사용할 수 있다.
실릴퍼옥시드로는, 예를 들면 t-부틸트리메틸실릴퍼옥시드, 비스(t-부틸)디메틸실릴퍼옥시드, t-부틸트리비닐실릴퍼옥시드, 비스(t-부틸)디비닐실릴퍼옥시드, 트리스(t-부틸)비닐실릴퍼옥시드, t-부틸트리알릴실릴퍼옥시드, 비스(t-부틸)디알릴실릴퍼옥시드 및 트리스(t-부틸)알릴실릴퍼옥시드를 들 수 있다. 이들은 1종을 단독으로 또는 2종 이상을 조합하여 사용할 수 있다.
또한, 라디칼 중합 개시제의 배합 비율은 목적으로 하는 접속 온도, 접속 시간, 가사 시간 등에 의해 적절하게 설정할 수 있다. 예를 들면, 접속 시간을 10초 이하로 한 경우, 충분한 반응율을 얻기 위해, 라디칼 중합 개시제의 배합 비율은 라디칼 중합성 화합물 및 열가소성 수지의 합계 100 질량부에 대하여 0.1 내지 30 질량부인 것이 바람직하고, 1 내지 20 질량부인 것이 보다 바람직하다. 라디칼 중 합 개시제의 배합 비율이 0.1 질량부 미만이면, 반응율이 저하되기 때문에, 접착제 조성물의 경화물이 경화되기 어려워지는 경향이 있다. 라디칼 중합 개시제의 배합 비율이 30 질량부를 초과하면, 접착제 조성물의 유동성이 저하되거나, 접속 저항이 상승하거나, 접착제 조성물의 가사 시간이 짧아지는 경향이 있다.
본 발명의 접착 시트광조사, 지지 기재 상에 설치되는 접착층이 열가소성 수지, 열경화성 수지 및 잠재성 경화제를 포함하는 접착제 조성물을 포함하는 것도 바람직하다.
이 경우, 열가소성 수지는 상술한 열가소성 수지와 동일한 것을 사용할 수 있다.
열경화성 수지로는 에폭시 수지가 바람직하다. 에폭시 수지는 1 분자 내에 2개 이상의 글리시딜기를 갖는 각종 에폭시 화합물 등을 단독으로, 또는 그 중 2종 이상을 혼합하여 사용된다. 구체적으로는, 에피클로로히드린과 비스페놀 A나 F, AD 등으로부터 유도되는 비스페놀형 에폭시 수지, 에피클로로히드린과 페놀 노볼락이나 크레졸 노볼락으로부터 유도되는 에폭시 노볼락 수지나 나프탈렌환을 포함한 골격을 갖는 나프탈렌계 에폭시 수지, 글리시딜아민형 에폭시 수지, 글리시딜에테르형 에폭시 수지, 비페닐형 에폭시 수지, 지환식형 에폭시 수지 등을 들 수 있다. 이들은 1종을 단독으로 또는 2종 이상을 조합하여 사용할 수 있다. 에폭시 수지는 불순물 이온(Na＋, Cl－ 등) 및 가수분해성 염소 등을 300 ppm 이하로 감소시킨 고순도품인 것이 전자 이동 방지를 위해 바람직하다.
상기 열경화성 수지의 경화제는 보다 긴 가사 시간을 얻는 측면에서, 잠재성 경화제가 바람직하다. 열경화성 수지가 에폭시 수지인 경우, 잠재성 경화제로서 이미다졸계, 히드라지드계, 3불화 붕소-아민 착체, 술포늄염, 아민이미드, 폴리아민의 염, 디시안디아미드 등을 들 수 있다. 또한, 가사 시간을 연장하는 측면에서, 이들 경화제를 폴리우레탄계, 폴리에스테르계의 고분자 물질 등으로 피복하여 마이크로캡슐화한 것을 이용하면 바람직하다. 이들은 1종을 단독으로 또는 2종 이상을 혼합하여 사용할 수 있고, 분해 촉진제, 억제제 등을 병용하여 사용할 수 있다.
잠재성 경화제의 배합 비율은 충분한 반응율을 얻기 위해 열가소성 수지 및 열경화성 수지의 합계 100 질량부에 대하여 0.1 내지 60 질량부인 것이 바람직하고, 1 내지 20 질량부인 것이 보다 바람직하다. 잠재성 경화제의 배합 비율이 0.1 질량부 미만이면, 반응율이 저하되어 접착 강도가 저하되거나, 접속 저항이 커지는 경향이 있다. 잠재성 경화제의 배합 비율이 60 질량부를 초과하면, 접착제 조성물의 유동성이 저하되거나 접속 저항이 상승하고, 또는 접착제 조성물의 가사 시간이 짧아지는 경향이 있다.
이들 경화제는 단독으로 또는 혼합하여 사용할 수 있고, 분해 촉진제, 억제제 등을 혼합하여 사용할 수 있다. 또한, 상기 경화제를 폴리우레탄계, 폴리에스테르계의 고분자 물질 등으로 피복하여 마이크로캡슐화한 것은 가사 시간이 연장되기 때문에 바람직하다.
본 발명에 따른 접착제 조성물은 도전성 입자를 함유하지 않더라도, 접속시 에 서로 대향하는 회로 전극의 직접 접촉에 의해 접속이 얻어진다. 한편, 도전성 입자를 함유한 경우, 보다 안정한 접속이 얻어지기 때문에 바람직하다.
본 발명광조사 필요에 따라 포함되는 도전성 입자는 전기적 접속을 얻을 수 있는 도전성을 갖는 것이면 특별히 제한되지 않는다. 도전성 입자로는, 예를 들면 Au, Ag, Ni, Cu 및 땜납 등의 금속 입자나 탄소 등을 들 수 있다. 또한, 도전성 입자는 핵이 되는 입자를 1층 또는 2층 이상의 층으로 피복하고, 그의 최외층이 도전성을 갖는 것일 수 있다. 이 경우, 보다 우수한 가사 시간을 얻는 측면에서, 최외층이 Ni, Cu 등의 전이 금속보다 Au, Ag 및/또는 백금족 금속 등의 귀금속을 주성분으로 하는 것이 바람직하고, 이들 귀금속의 적어도 1종 이상을 포함하는 것이 보다 바람직하다. 이들 귀금속 중에서는 Au가 가장 바람직하다.
도전성 입자는 핵으로서의 전이 금속을 주성분으로 하는 입자 또는 핵을 피복한 전이 금속을 주성분으로 하는 층의 표면을, 추가로 귀금속을 주성분으로 하는 층으로 피복하여 이루어지는 것일 수 있다. 또한, 도전성 입자는 비도전성의 유리, 세라믹, 플라스틱 등을 주성분으로 하는 절연성 입자를 핵으로 하여, 이 핵의 표면에 상기 금속 또는 탄소를 주성분으로 하는 층으로 피복한 것일 수 있다.
도전성 입자가 절연성 입자인 핵을 도전층으로 피복하여 이루어지는 것인 경우, 절연성 입자가 플라스틱을 주성분으로 하는 것이고, 최외층이 귀금속을 주성분으로 하는 것이면 바람직하다. 이에 따라, 접착제 조성물을 회로 접속 재료 등의 전기적 접속 재료로서 이용한 경우, 도전성 입자가 가열 및 가압에 대하여 양호하게 변형될 수 있다. 게다가, 회로 등의 접속시에 도전성 입자의 전극이나 접속 단 자와의 접촉 면적이 증가한다. 이 때문에, 전기적 접속 재료의 접속 신뢰성을 더욱 향상시킬 수 있다. 동일한 측면에서, 도전성 입자가, 상기 가열에 의해 용융되는 금속을 주성분으로서 포함하는 입자이면 바람직하다.
도전성 입자가 절연성 입자인 핵을 도전층으로 피복하여 이루어지는 것인 경우, 한층 양호한 도전성을 얻기 위해, 도전층의 두께는 100 Å(10 nm) 이상이면 바람직하다. 또한, 도전성 입자가 핵으로서의 전이 금속을 주성분으로 하는 입자 또는 핵을 피복한 전이 금속을 주성분으로 하는 층의 표면을, 추가로 귀금속을 주성분으로 하는 층으로 피복하여 이루어지는 것인 경우, 최외층이 되는 상기 귀금속을 주성분으로 하는 층의 두께는 300 Å(30 nm) 이상이면 바람직하다. 이 두께가 300 Å을 하회하면, 최외층이 파단하기 쉬워진다. 그 결과, 노출된 전이 금속이 접착제 성분과 접촉하고, 전이 금속에 의한 산화 환원 작용에 의해 유리 라디칼이 발생하기 쉬워지기 때문에, 가사 시간이 쉽게 저하되는 경향이 있다. 한편, 상기 도전층의 두께가 두꺼워지면 이들 효과가 포화되기 때문에, 그의 두께를 1 ㎛ 이하로 하는 것이 바람직하다.
도전성 입자를 이용하는 경우의 배합 비율은 특별히 제한을 받지 않지만, 접착제 조성물 100 부피부에 대하여 0.1 내지 30 부피부인 것이 바람직하고, 0.1 내지 10 부피부인 것이 보다 바람직하다. 이 값이 0.1 부피부 미만이면 양호한 도전성이 얻어지기 어려워지는 경향이 있고, 30 부피부를 초과하면 회로 등의 단락이 발생하기 쉬워지는 경향이 있다. 한편, 도전성 입자의 배합 비율(부피부)은 23℃에서의 접착제 조성물을 경화시키기 전의 각 성분의 부피에 기초하여 결정된다. 각 성분의 부피는 비중을 이용하여 중량으로부터 부피로 환산하는 방법, 또는 그 성분을 용해 또는 팽윤시키지 않고 그 성분을 잘 적시는 적당한 용매(물, 알코올 등)를 넣은 메스실린더 등의 용기에 그 성분을 투입하여, 증가한 부피로부터 산출하는 방법에 의해 구할 수 있다.
접착제 조성물은 상술한 것 이외에도, 사용 목적에 따라 다른 재료를 첨가할 수 있다. 예를 들면, 이 접착제 조성물에, 커플링제 및 밀착성 향상제, 레벨링제 등의 접착 보조제를 적절하게 첨가할 수 있다. 이에 따라, 더욱 양호한 밀착성이나 취급성을 부여할 수 있게 된다. 또한, 본 발명에 따른 접착제 조성물은 고무를 함유할 수 있다. 이에 따라, 응력의 완화 및 접착성의 향상이 가능해진다. 나아가, 이 접착제 조성물에는 경화 속도의 제어나 저장 안정성을 부여하기 위해 안정화제를 첨가할 수 있다. 추가로 접착제 조성물에는 충전재, 연화제, 촉진제, 노화 방지제, 착색제, 난연화제, 요변성제(Thixotropic agent), 페놀 수지, 멜라민 수지, 이소시아네이트류 등을 배합할 수 있다.
접착제 조성물은 충전재(필러)를 함유한 경우, 접속 신뢰성 등의 향상이 얻어지기 때문에 바람직하다. 충전재로는 절연성을 갖는 것으로서 그의 최대 직경이 도전성 입자의 평균 입경 미만이면 사용할 수 있다. 충전재의 배합 비율은 접착제 조성물 100 부피부에 대하여 5 내지 60 부피부인 것이 바람직하다. 충전재의 배합 비율이 60 부피부를 초과하면 신뢰성 향상의 효과가 포화되는 경향이 있고, 5 부피부 미만이면 충전재의 첨가 효과가 작아지는 경향이 있다.
커플링제로는, 접착성 향상 면에서 케티민, 비닐기, 아크릴기, 아미노기, 에 폭시기 및 이소시아네이트기 함유물을 바람직하게 사용할 수 있다. 구체적으로는, 아크릴기를 갖는 실란 커플링제로서, (3-메타크릴옥시프로필)트리메톡시실란, (3-아크릴옥시프로필)트리메톡시실란, (3-메타크릴옥시프로필)디메톡시메틸실란, (3-아크릴옥시프로필)디메톡시메틸실란, 아미노기를 갖는 실란 커플링제로서 N-β(아미노에틸)γ-아미노프로필트리메톡시실란, N-β(아미노에틸)γ-아미노프로필메틸디메톡시실란, γ-아미노프로필트리에톡시실란, N-페닐-γ-아미노프로필트리메톡시실란 등을 들 수 있다. 케티민을 갖는 실란 커플링제로는, 상기 아미노기를 갖는 실란 커플링제에, 아세톤, 메틸에틸케톤, 메틸이소부틸케톤 등의 케톤 화합물을 반응시켜 얻어진 것을 들 수 있다. 또한, 에폭시기를 갖는 실란 커플링제로서 γ-글리시딜옥시프로필트리메톡시실란, γ-글리시딜옥시프로필트리에톡시실란, γ-글리시딜옥시프로필-메틸디메톡시실란, γ-글리시딜옥시프로필-메틸디에톡시실란 등을 들 수 있다.
커플링제의 배합 비율은 접착제 조성물 중의 그 밖의 배합물의 합계 100 질량부에 대하여 0.1 내지 20 질량부가 바람직하다. 커플링제의 배합 비율이 0.1 질량부 미만인 경우, 실질적인 첨가 효과가 얻어지지 않는 경향이 있다. 또한, 커플링제의 배합 비율이 20 질량부를 초과하는 경우, 지지 기재 상에 접착제 조성물을 포함하는 접착층을 형성했을 때의 접착층의 필름 형성성이 저하되고, 막 두께 강도가 저하되는 경향이 있다.
본 발명의 접착 시트에서 사용되는 지지 기재로는 시트형 또는 필름형의 것이 바람직하다. 또한, 지지 기재는 2층 이상을 적층한 형상의 것일 수 있다. 지 지 기재는 폴리에틸렌테레프탈레이트(PET) 필름, 배향 폴리프로필렌(OPP) 필름, 폴리에틸렌(PE) 필름 및 폴리이미드 필름으로 이루어지는 군으로부터 선택되는 1종 이상의 필름을 구비하는 것이 바람직하다. 이들 중에서도 치수 정밀도의 향상과 비용 감소 면에서 PET 필름이 바람직하다. 또한, 지지 기재는 지지 기재를 접착층으로부터 한층 용이하게 박리하기 위해, 접착층이 설치되는 측의 표면을 필요에 따라 이형 처리제로 처리한 것일 수 있다. 이형 처리제로는, 예를 들면 실리콘, 실리콘 알키드, 아미노 알키드, 알킬 알키드 및 멜라민을 들 수 있다. 또한, 지지 기재는 그의 표면을 중합체 등으로 코팅한 것일 수 있다. 추가로 지지 기재에는 대전 방지층이 설치될 수 있다. 이들 처리는 1종을 단독으로 또는 2종 이상을 조합하여 행할 수 있다. 여기서, 표면 처리를 실시한 경우의 지지 기재의 두께 Ts는 상기 표면 처리를 실시한 후의 값을 나타낸다.
본 발명에 이용되는 지지 기재의 두께 Ts는 42 ㎛ 이하이다. Ts가 42 ㎛를 초과하면, 접착층의 가장자리 등의 일부 또는 전부가 기판으로부터 박리되는 경향이 있다. 이는 접착 시트를 기판에 임시 고정한 후, 지지 기재를 접착층으로부터 박리할 때에 지지 기재와 접착층의 박리점의 각도가 작아지고, 박리에 필요한 부하가 커지는 데에 기인한다. 또한, 지지 기재는 두꺼워질수록 사용하는 원료가 증가하여, 얻어지는 접착 시트의 비용이 상승하는 경향이 있다. 한편, Ts의 하한치는 지지 기재 상에 접착층을 설치할 때의 열이력이나 기계적 스트레스 등에 의해 끊어지거나 두께가 쉽게 변화하지 않으면 특별히 제약은 없지만, 18 ㎛ 이상이 바람직하다. Ts가 18 ㎛ 미만이면, 열이력이나 기계적 스트레스 등에 의해 끊어지거나 두께가 쉽게 변화하는 경향이 있다. 상술한 지지 기재는 시판되는 것을 입수할 수도 있고, 통상법에 의해 제조할 수도 있다.
또한, 본 발명의 접착 시트는 지지 기재의 두께 Ts와 접착층의 두께 Ta가 하기 수학식 1로 표시되는 조건을 만족시키고 있다.
<수학식 1>
0.40≤Ta/Ts≤0.65
Ta/Ts가 이 범위에 있음으로써, 본 발명의 접착 시트는 종래보다 광범위한 온도 조건에서 접착층을 기판 상에 충분히 임시 고정하는 것이 가능해진다. Ta/Ts는 바람직하게는 0.42 이상 0.63 이하이고, 보다 바람직하게는 0.45 이상 0.60 이하이고, 특히 바람직하게는 0.47 이상 0.58 이하이다.
Ta/Ts가 0.40 미만이면, 접착층의 두께 Ta가 상대적으로 얇아져, 접착층을 형성할 때에 지지 기재의 물성이 지배적이 되어, 지지 기재의 종류에 의해 접착층에 신장 또는 수축 응력이 크게 작용하는 경향이 있다. 한편, Ta/Ts가 0.65를 초과하면, 접착층 형성시에 접착층의 물성이 지배적이 되어, 접착제의 종류에 따라 접착층에 신장 또는 수축 응력이 크게 작용하는 경향이 있다. 그 때문에, 이러한 상태에서는 접착 시트를 기판 상에 충분히 임시 고정하는 것이 어려워지고, 비록 임시 고정할 수 있더라도, 지지 기재를 박리할 때에 접착층이 지지 기재 통째로 박리되는 경향이나 접착제의 가장자리 부분의 밀착 불량이 발생하는 경향이 있다. 따라서, Ts와 Ta가 상기 수학식 1로 표시되는 조건을 만족시킴으로써, 접착층을 지지 기재 상에 형성할 때에 지지 기재와 접착층 사이에 생기는 응력을 완화할 수 있 어, 접착 시트를 기판 상에 충분히 임시 고정할 수 있다. 또한, Ta/Ts가 0.65를 초과하면, 접착층의 두께 Ta가 상대적으로 두꺼워지기 때문에, 접착 시트를 임시 고정할 때에 접착제 조성물이 스며 나와 지지 기재의 측면 부분이나 접착층이 설치되어 있는 측과는 반대측의 표면으로 돌아 들어가기 쉬워진다. 그 때문에, 지지 기재를 제거할 때에 접착층의 가장자리가 밀착 불량이 되는 경향이나 압착 헤드가 오염되는 경향이 있다.
본 발명의 접착 시트에 있어서, 지지 기재 상에 접착층을 설치하는 방법으로는, 접착제 조성물을 용매에 용해시켜 지지 기재 상에 도포하고 나서 용제를 제거하는 방법, 접착제 조성물을 가온하여 유동성을 확보하고 그대로 지지 기재 상에 도포하여 냉각하는 방법, 미리 형성되어 있는 접착층에 지지 기재를 접합시키는 방법 등을 들 수 있다. 본 발명의 접착 시트는 상기 어느 방법을 이용하여 제조하든 좋다. 본 발명에 따른 상술한 효과를 보다 유효하면서 확실하게 발휘하기 위해서는, 지지 기재 상에 접착층을 설치하는 방법으로서, 접착제 조성물을 용매에 용해시켜 지지 기재 상에 도포하고 나서 용제를 제거하는 방법, 또는 접착제 조성물을 가온하여 유동성을 확보하고 그대로 지지 기재 상에 도포하여 냉각하는 방법이 바람직하다. 또한, 지지 기재 상에 설치되는 접착층은 단층일 수도 있고, 조성이 다른 2층 이상을 중첩하여 구성할 수도 있다.
상기 접착 시트에는 접착층 상에 추가로 보호 필름을 설치할 수 있다. 보호 필름으로는 특별히 제한은 없지만, 폴리에틸렌테레프탈레이트(PET) 필름, 배향 폴리프로필렌(OPP) 필름, 폴리에틸렌(PE) 필름 및 폴리이미드 필름으로 이루어지는 군으로부터 선택되는 1종 이상의 필름을 구비하는 것이 바람직하다. 이들 중에서는 비용을 감소시키는 측면에서 PE 또는 PET 필름이 바람직하다.
보호 필름을 배치하는 방법으로는 접착 시트의 접착층 표면에 추가로 보호 필름을 라미네이터 등으로 적층하는 방법이나, 접착 시트와, 다른 접착층을 배치한 보호 필름을 접착층끼리 접합시키는 방법 등이 있고, 특별히 제한없이 행할 수 있다.
보호 필름은 필요에 따라 이형 처리제로 표면 처리할 수 있다. 이형 처리제로는 실리콘, 실리콘 알키드, 아미노 알키드, 알킬 알키드, 멜라민 등을 들 수 있다. 또한, 보호 필름의 표면을 중합체 등으로 코팅할 수 있다. 추가로 보호 필름에는 대전 방지층을 설치할 수 있다. 이들은 1종을 단독으로 또는 2종 이상을 조합하여 행할 수 있다. 표면 처리를 실시한 경우의 보호 필름의 두께 Tp는 통상, 표면 처리를 실시한 후의 두께이다.
상기 보호 필름의 두께 Tp는, 보호 필름을 제거할 때에 접착층이 지지 기재로부터 박리되는 것을 방지하기 위해, 지지 기재의 두께 Ts 이하인 것이 바람직하다.
본 발명의 접착 시트에 있어서, 지지 기재와 접착층 간의 박리 강도가 보호 필름과 접착층 간의 박리 강도 이상인 것이 바람직하다. 지지 기재 및 접착층간의 박리 강도가 보호 필름 및 접착층간의 박리 강도 미만이면, 접착층으로부터 보호 필름을 박리하고자 할 때에 지지 기재와 접착층 사이가 먼저 박리되는 경향이 있다. 또한, 상기 박리 강도의 관계는, 예를 들면 지지 기재와 접착층을 적층하여 이루어지는 적층체, 및 접착층과 보호 필름을 적층하여 이루어지는 적층체의 각각에 대하여, 시판되는 레오미터를 이용하여 인장 속도 50 mm/분으로 박리했을 때의 인장 강도치로부터 비교할 수 있다.
본 실시 형태의 접착 시트는 30 내지 80℃의 넓은 온도 범위에서 피착체에 고정할 수 있다. 이 때의 가열 시간에는 특별히 제한은 없지만, 0.1 내지 10초간이 바람직하고, 0.3 내지 8초간이 보다 바람직하고, 0.5 내지 5초간이 더욱 바람직하다. 0.1초간 미만이면 실질적으로 거의 압력이 걸리지 않는 상태가 되어 밀착 불량이 되는 경향이 있다. 한편, 10초간을 초과하는 경우, 생산성이 저하되는 경향이 있다. 또한, 접착 시트를 고정할 때의 가압 압력에는 특별히 제한은 없다. 단, 접착층의 피착체의 면적당 0.1 내지 10 MPa가 바람직하다. 그 후, 지지 기재를 제거하고, 가열 및 가압을 병용하여 피착체를 접착시킬 수 있다. 가열 온도는 특별히 제한은 받지 않지만, 100 내지 250℃의 온도가 바람직하다. 압력은 피착체에 손상을 주지 않는 범위이면 특별히 제한은 받지 않지만, 일반적으로는 0.1 내지 10 MPa가 바람직하다. 이들 가열 및 가압은 0.5초 내지 120초간의 범위에서 행하는 것이 바람직하다. 예를 들면, 온도 140 내지 200℃, 압력 3 MPa의 조건하에서 10초간 가열 및 가압을 행함으로써 접착층과 피착체를 접착시키는 것이 가능하다.
본 실시 형태의 접착 시트는 서로 다른 종류의 피착체, 예를 들면 반도체 칩, 저항체 칩, 컨덴서 칩 등의 칩 부품이나, 인쇄 기판 등과 같은 회로 부재끼리를 접속하는 회로 접속 재료로서 사용할 수 있다. 구체적으로는, 이방 도전성 필름으로 대표되는 상술 및 나중에 상세히 설명하는 바와 같은 회로 접속 재료 외에 도, CSP용 엘라스토머, CSP용 언더필름재, LOC 테이프 등으로 대표되는 반도체 소자 접착 재료로서 사용할 수 있다.
(회로 부재의 접속 구조)
다음으로, 본 발명의 회로 부재의 접속 구조의 바람직한 실시 형태에 대하여 설명한다. 도 1은 본 발명의 회로 부재의 접속 구조의 일 실시 형태를 나타내는 개략 단면도이다. 도 1에 나타낸 바와 같이, 본 실시 형태의 회로 부재의 접속 구조 (1)은 서로 대향하는 제1의 회로 부재 (20) 및 제2의 회로 부재 (30)을 구비하고 있고, 제1의 회로 부재 (20)과 제2의 회로 부재 (30) 사이에는 이들을 전기적으로 접속하는 회로 접속 부재 (10)이 설치되어 있다. 제1의 회로 부재 (20)은 제1의 회로 기판 (21)과, 회로 기판 (21)의 주요면 (21a) 상에 형성되는 제1의 회로 전극 (22)를 구비하고 있다. 또한, 회로 기판 (21)의 주요면 (21a) 상에는, 경우에 따라 절연층(도시하지 않음)이 형성될 수 있다.
한편, 제2의 회로 부재 (30)은 제2의 회로 기판 (31)과, 제2의 회로 기판 (31)의 주요면 (31a) 상에 형성되는 제2의 회로 전극 (32)를 구비하고 있다. 또한, 회로 기판 (31)의 주요면 (31a) 상에도, 경우에 따라 절연층(도시하지 않음)이 형성될 수 있다.
제1의 회로 부재 (20) 및 제2의 회로 부재 (30)으로는 전기적 접속을 필요로 하는 전극이 형성되어 있는 것이면 특별히 제한되지 않는다. 구체적으로는, 액정 디스플레이에 이용되고 있는 ITO 등으로 전극이 형성되어 있는 유리 또는 플라스틱 기판, 인쇄 배선판, 세라믹 배선판, 연성 배선판, 반도체 실리콘 칩 등을 들 수 있 고, 이들은 필요에 따라 조합하여 사용할 수 있다. 이와 같이, 본 실시 형태에서는 인쇄 배선판이나 폴리이미드 등의 유기물을 포함하는 재질을 비롯하여 구리, 알루미늄 등의 금속이나 ITO(indium tin oxide), 질화규소(SiNX), 이산화규소(SiO2) 등의 무기 재질과 같이 다종 다양한 표면 상태를 갖는 회로 부재를 사용할 수 있다.
회로 접속 부재 (10)은 절연성 물질 (11) 및 도전성 입자 (7)을 함유하고 있다. 도전성 입자 (7)은, 대향하는 제1의 회로 전극 (22)와 제2의 회로 전극 (32)의 사이뿐만 아니라, 주요면 (21a)와 (31a)의 사이에도 배치되어 있다. 본 실시 형태의 회로 부재의 접속 구조 (1)에서는 제1의 회로 전극 (22)와 제2의 회로 전극 (32)가 도전성 입자 (7)을 통해 전기적으로 접속되어 있다. 이 때문에, 제1의 회로 전극 (22) 및 제2의 회로 전극 (32) 사이의 접속 저항이 충분히 감소된다. 따라서, 제1의 회로 전극 (22) 및 제2의 회로 전극 (32) 사이의 전류의 흐름을 원활하게 할 수 있어, 회로가 갖는 기능을 충분히 발휘할 수 있다. 또한, 이 도전성 입자 (7)을 상술한 배합 비율로 함으로써 전기적인 접속의 이방성을 나타내는 것도 가능하다.
다음으로, 회로 접속 부재가 도전성 입자를 함유하지 않는 경우의 본 발명에 따른 회로 부재의 접속 구조가 바람직한 실시 형태에 대하여 설명한다. 도 2는 본 발명에 따른 회로 부재의 접속 구조의 일 실시 형태를 나타내는 개략 단면도이다. 도 2에 나타낸 바와 같이, 본 실시 형태의 회로 부재의 접속 구조 (2)는 서로 대향 하는 제1의 회로 부재 (20) 및 제2의 회로 부재 (30)을 구비하고 있고, 제1의 회로 부재 (20)과 제2의 회로 부재 (30) 사이에는 이들을 접속하는 회로 접속 부재 (15)가 설치되어 있다. 제1의 회로 부재 (20)은 제1의 회로 기판 (21)과, 회로 기판 (21)의 주요면 (21a) 상에 형성되는 제1의 회로 전극 (22)를 구비하고 있다. 또한, 회로 기판 (21)의 주요면 (21a) 상에는, 경우에 따라 절연층(도시하지 않음)이 형성될 수 있다.
한편, 제2의 회로 부재 (30)은 제2의 회로 기판 (31)과, 제2의 회로 기판 (31)의 주요면 (31a) 상에 형성되는 제2의 회로 전극 (32)를 구비하고 있다. 또한, 회로 기판 (31)의 주요면 (31a) 상에도, 경우에 따라 절연층(도시하지 않음)이 형성될 수 있다.
회로 접속 부재 (15)는 절연성 물질 (11)을 함유하고 있지만 도전성 입자 (7)을 함유하고 있지 않다. 이 때문에, 제1의 회로 전극 (22) 및 제2의 회로 전극 (32) 사이에 원하는 양의 전류가 흐르도록 이들을 직접 접촉시키거나 또는 충분히 근접시킴으로써 전기적으로 접속된다. 이 때, 제1의 회로 전극 (22) 및 제2의 회로 전극 (32) 사이의 위치를 조절함으로써, 전기적인 접속의 이방성을 나타내는 것도 가능하다.
회로 접속 부재 (10) 및 (15)는 본 발명의 접착 시트에서의 접착층의 경화물을 구비하고 있다. 이 때문에, 회로 접속 부재 (10) 및 (15)의 일부가 박리 제거되거나 지지 기재 (45)의 일부가 잔존하는 것이 충분히 방지되고 있다. 이에 따라, 제1의 회로 부재 (20) 또는 제2의 회로 부재 (30)에 대한 회로 접속부재 (10) 및 (15)의 접착 강도를 충분히 높게 할 수 있다. 따라서, 제1의 회로 전극 (22) 및 제2의 회로 전극 (32) 사이의 전기적 접속이 가능해진다.
(회로 부재의 접속 구조의 제조 방법)
다음으로, 상술한 회로 부재의 접속 구조의 제조 방법에 대하여 그의 공정도인 도 3을 참조로 하면서 설명한다. 또한, 여기서는 접착제 조성물이 열가소성 수지, 라디칼 중합성 화합물 및 라디칼 중합 개시제를 함유하는 경우에 대하여 설명한다.
우선, 상술한 제1의 회로 부재 (20)과, 필름형 회로 접속 재료 (40)을 지지 기재 (45) 상에 설치한 접착 시트를 준비한다(도 3 (a) 참조). 필름형 회로 접속 재료 (40)은 회로 접속 재료를 필름형으로 성형하여 이루어지는 것이다. 회로 접속 재료는 접착제 조성물 (5)와, 필요에 따라 도전성 입자 (7)을 함유한다. 여기서, 접착제 조성물 (5)에는 상술한 본 발명에 따른 접착제 조성물이 이용된다.
필름형 회로 접속 재료 (40)의 두께는 7 내지 28 ㎛인 것이 바람직하다. 필름형 회로 접속 재료 (40)의 두께가 7 ㎛ 미만이면, 회로 전극 (22, 32) 사이에 회로 접속 재료가 충전 부족이 되는 경향이 있다. 한편, 28 ㎛를 초과하면, 회로 전극 (22, 32) 사이의 접착제 조성물을 충분히 배제할 수 없게 되어, 회로 전극 (22, 32) 사이의 도통의 확보가 곤란해지는 경향이 있다.
다음으로, 상기 접착 시트를, 필름형 회로 접속 재료 (40)측이 제1의 회로 부재 (20)을 향하도록 하여 제1의 회로 부재 (20)의 회로 전극 (22)이 형성되어 있는 면 위에 탑재한다. 이 때, 필름형 회로 접속 재료 (40)은 필름형이어서 취급이 용이하다. 이 때문에, 제1의 회로 부재 (20)과 제2의 회로 부재 (30) 사이에 필름형 회로 접속 재료 (40)을 용이하게 끼울 수 있어, 제1의 회로 부재 (20)과 제2의 회로 부재 (30)의 접속 작업을 용이하게 행할 수 있다.
그리고, 접착 시트를 도 3(a)의 화살표 A 및 B 방향으로 가압하여, 필름형 회로 접속 재료 (40)을 제1의 회로 부재 (20)에 임시 고정한다. 이 때, 가열하면서 가압할 수 있다. 단, 가열 온도는 필름형 회로 접속 재료 (40) 중의 접착제 조성물이 경화되지 않는 온도, 즉 라디칼 중합 개시제가 라디칼을 발생하는 온도보다 낮은 온도로 한다. 다음으로, 지지 기재 (45)를 필름형 회로 접속 재료 (40)으로부터 박리한다(도 3(b) 참조). 지지 기재 (45)를 박리할 때에, 필름형 회로 접속 재료 (40)의 일부 또는 전부가 기판으로부터 박리되거나 지지 기재 (45)의 일부가 잔존하지 않고 지지 기재 (45)를 박리할 수 있다.
계속해서, 도 3(c)에 나타낸 바와 같이, 제2의 회로 부재 (30)을, 제2의 회로 전극이 제1의 회로 부재 (20)을 향하도록 하여 필름형 회로 접속 재료 (40) 상에 탑재한다.
그리고, 필름형 회로 접속 재료 (40)을 가열하면서, 도 3(c)의 화살표 A 및 B 방향으로 제1 및 제2의 회로 부재 (20, 30)을 사이에 두고 가압한다. 이 때의 가열 온도는 라디칼 중합 개시제가 라디칼을 발생 가능한 온도로 한다. 이에 따라, 라디칼 중합 개시제에서 라디칼이 발생하고, 라디칼 중합성 화합물의 중합이 개시된다. 이렇게 해서, 필름형 회로 접속 재료 (40)이 경화 처리되고, 본 접속이 이루어져, 도 1에 도시한 바와 같은 회로 부재의 접속 구조가 얻어진다.
가열 온도는, 예를 들면 90 내지 200℃로 하고, 접속 시간은 예를 들면 1초 내지 10분으로 한다. 이들 조건은 사용하는 용도, 접착제 조성물, 회로 부재에 의해 적절하게 선택되고, 필요에 따라 후경화를 행할 수 있다.
상기와 같이 하여 회로 부재의 접속 구조를 제조하면, 얻어지는 회로 부재의 접속 구조에서, 도전성 입자 (7)을 대향하는 회로 전극 (22, 32)의 양쪽에 접촉시키는 것이 가능해져, 회로 전극 (22, 32) 사이의 접속 저항을 충분히 감소시킬 수 있다.
또한, 필름형 회로 접속 재료 (40)의 가열에 의해 회로 전극 (22)와 회로 전극 (32) 사이의 거리를 충분히 작게 한 상태에서 접착제 조성물 (5)가 경화되어 절연성 물질 (11)이 되고, 제1의 회로 부재 (20)과 제2의 회로 부재 (30)이 회로 접속 부재 (10)을 사이에 둔 상태로 견고하게 접속된다. 즉, 얻어지는 회로 부재의 접속 구조에서는, 회로 접속 부재 (10)이 상기 접착제 조성물을 포함하는 회로 접속 재료의 경화물로 구성되어 있다. 따라서, 회로 접속 부재 (10)의 일부가 박리 제거되거나 지지 기재 (45)의 일부가 잔존하는 것이 충분히 방지되고 있다. 이에 따라, 회로 부재 (20) 또는 (30)에 대한 회로 접속 부재 (10)의 접착 강도가 충분히 높아지면서, 회로 전극 (22, 32) 사이의 접속 저항을 충분히 감소시킬 수 있다.
한편, 접착제 조성물 (5)는 적어도 가열에 의해 라디칼을 발생하는 라디칼 중합 개시제를 포함하는 것일 수도 있고, 이 라디칼 중합 개시제 대신에 광조사만으로 라디칼을 발생하는 라디칼 중합 개시제를 이용할 수도 있다. 이 경우, 필름형 회로 접속 재료 (40)의 경화 처리시, 가열 대신 광조사를 행하면 좋다. 그 밖 에도, 필요에 따라 초음파, 전자파 등에 의해 라디칼을 발생하는 라디칼 중합 개시제를 이용할 수 있다. 또한, 접착제 조성물 (5)에서의 경화성 성분으로서 에폭시 수지 및 잠재성 경화제를 이용할 수 있다.
또한, 도전성 입자 (7) 대신에 다른 도전 재료를 이용할 수 있다. 다른 도전 재료로는, 입자형, 또는 단섬유형의 탄소, Au 도금 Ni선 등의 금속선 가닥 등을 들 수 있다.
필름형 회로 접속 재료 (40)은 본 발명의 접착 시트에서의 접착층을 포함하는 점에서, 종래보다 광범위한 온도 조건에서 필름형 회로 접속 재료 (40)을 기판 상에 임시 고정하는 것이 가능해진다. 따라서, 임시 고정 후, 지지 기재 (45)를 박리할 때에, 지지 기재 (45)와 함께 필름형 회로 접속 재료 (40)이 기판으로부터 박리되거나 필름형 회로 접속 재료 (40)의 일부가 박리 제거되거나 지지 기재 (45)의 일부가 잔존하는 것이 충분히 방지되고 있다. 이에 따라, 필름형 회로 접속 재료 (40)을 이용하여 회로 접속 부재의 접속 구조를 제조할 때의 공정 마진이 넓어져 생산 수율을 향상시키는 것이 가능해진다. 또한, 회로 접속 재료가 도전성 입자 (7)을 함유하지 않는 경우, 이 제조 방법에 의해 얻어지는 접속 구조는 도 2에 도시한 바와 같이 된다.
(반도체 장치)
다음으로, 본 발명의 반도체 장치의 실시 형태에 대하여 설명한다. 도 4는 본 발명의 반도체 장치의 일 실시 형태를 나타내는 개략 단면도이다. 도 4에 나타낸 바와 같이, 본 실시 형태의 반도체 장치 (3)은 반도체 소자 (50)과, 반도체의 지지 부재가 되는 기판 (60)을 구비하고 있고, 반도체 소자 (50) 및 기판 (60) 사이에는 이들을 전기적으로 접속하는 반도체 소자 접속 부재 (80)이 설치되어 있다. 또한, 반도체 소자 접속 부재 (80)은 기판 (60)의 주요면 (60a) 상에 적층되고, 반도체 소자 (50)은 추가로 그 반도체 소자 접속 부재 (80) 상에 적층되어 있다.
기판 (60)은 회로 패턴 (61)을 구비하고 있고, 회로 패턴 (61)은 기판 (60)의 주요면 (60a) 상에서 반도체 접속 부재 (80)을 통해 직접적으로 반도체 소자 (50)과 전기적으로 접속되어 있다. 그리고, 이들이 밀봉재 (70)에 의해 밀봉되어 반도체 장치 (3)이 형성된다.
반도체 소자 (50)의 재료로는 특별히 제한되지 않지만, 실리콘, 게르마늄의 14족의 반도체 소자, GaAs, InP, GaP, InGaAs, InGaAsP, AlGaAs, InAs, GaInP, AlInP, AlGaInP, GaNAs, GaNP, GaInNAs, GaInNP, GaSb, InSb, GaN, AlN, InGaN, InNAsP 등의 13 내지 15족 화합물 반도체 소자, HgTe, HgCdTe, CdMnTe, CdS, CdSe, MgSe, MgS, ZnSe, ZeTe 등의 12 내지 16족 화합물 반도체 소자, 그리고 CuInSe(ClS) 등의 다양한 것을 사용할 수 있다.
반도체 소자 접속 부재 (80)은 절연성 물질 (11) 및 도전성 입자 (7)을 함유하고 있다. 도전성 입자 (7)은 반도체 소자 (50)과 회로 패턴 (61)과의 사이뿐만 아니라, 반도체 소자 (50)과 주요면 (60a)의 사이에도 배치되어 있다. 본 실시 형태의 반도체 장치 (3)에서는, 반도체 소자 (50)과 회로 패턴 (61)이 도전성 입자 (7)을 통해 전기적으로 접속되어 있다. 이 때문에, 반도체 소자 (50)과 회로 패턴 (61) 사이의 접속 저항이 충분히 감소된다. 따라서, 반도체 소자 (50)과 회로 패 턴 (61) 사이의 전류의 흐름을 원활하게 할 수 있어 반도체가 갖는 기능을 충분히 발휘할 수 있다. 또한, 이 도전성 입자 (7)을 상술한 배합 비율로 함으로써 전기적인 접속의 이방성을 나타내는 것도 가능하다.
또한, 반도체 소자 접속 부재 (80)이 도전성 입자 (7)을 함유하지 않은 경우(도시하지 않음)에는 반도체 소자 (50)과 회로 패턴 (61)을 원하는 양의 전류가 흐르도록 직접 접촉시키거나 또는 충분히 근접시킴으로써 전기적으로 접속시킨다.
반도체 소자 접속 부재 (80)은 본 발명의 접착 시트에서의 접착층의 경화물에 의해 구성되어 있다. 그 때문에, 반도체 소자 접속 부재 (80)의 일부가 박리 제거되거나 지지 기재 (45)의 일부가 잔존하는 것이 충분히 방지되고 있다. 이에 따라, 반도체 소자 (50) 및 기판 (60)에 대한 반도체 소자 접속 부재 (80)의 접착 강도가 충분히 높아진다. 따라서, 반도체 소자 (50)과 회로 패턴 (61) 사이의 전기적 접속이 가능해진다.
이상, 본 발명의 바람직한 실시 형태에 대하여 설명했지만, 본 발명은 여기에 제한되는 것은 아니다.
이하, 실시예에 의해 본 발명을 더욱 상세히 설명하지만, 본 발명은 이들 실시예로 한정되는 것은 아니다.
<접착제 조성물의 제조>
(도전성 입자의 제조)
폴리스티렌 입자의 표면 상에, 두께 0.2 ㎛의 니켈로 된 층을 설치하고, 추 가로 이 니켈로 된 층의 표면 상에, 두께 0.02 ㎛의 금으로 된 층을 설치하였다. 이렇게 해서 평균 입경 4 ㎛, 비중 2.5의 도전성 입자를 얻었다.
(접착제 조성물 (I)의 제조)
페녹시 수지(중량 평균 분자량 45000, 유니온 카바이트사 제조, 상품명 "PKHC") 30 질량부에, 2관능 에폭시 수지(다이 니폰 잉크사 제조, 상품명 "HP-4043D") 20 질량부, 실란 커플링제(신에쯔 실리콘사 제조, 상품명 "SH6040") 1 질량부, 실리카 충전재(애드마틱스사 제조, 상품명 "SE2050, 평균 입경 0.4 내지 0.6 ㎛) 5 질량부 및 이미다졸에폭시아닥트체 마이크로 캡슐(아사히 가세이사 제조, 상품명 "노바큐어 3941HP") 35 질량부, 추가로 톨루엔 25 질량부 및 아세트산에틸 25 질량부를 가하고, 교반 혼합하여 접착제 조성물 (I)을 얻었다.
(접착제 조성물 (II)의 제조)
접착제 조성물 (I) 100 부피부에 상기 도전성 입자 10 부피부를 가하고, 교반 혼합하여 접착제 조성물 (II)를 얻었다.
(접착제 조성물 (III)의 제조)
페녹시 수지(중량 평균 분자량 45000, 유니온 카바이트사 제조, 상품명 "PKHC") 65 질량부에, 2관능 에폭시 수지 (유카 쉘 에폭시사 제조, 상품명 "EP828") 35 질량부, 실란 커플링제(신에쯔 실리콘사 제조, 상품명 "SH6040") 4 질량부, 충전재로서 수산화알루미늄 5 질량부, 벤질술포늄염(산신 가가꾸 고교사 제조, 상품명 "SI-60L") 5 질량부, 추가로 톨루엔 25 질량부 및 아세트산에틸 25 질량부를 가하고, 교반 혼합하여 접착제 조성물 (III)을 얻었다.
(접착제 조성물 (IV)의 제조)
접착제 조성물 (III) 100 부피부에 상기 도전성 입자 10 부피부를 가하고, 교반 혼합하여 접착제 조성물 (IV)를 얻었다.
(접착제 조성물 (V)의 제조)
페녹시 수지(도토 가세이 가부시끼가이샤 제조, 상품명 "ZX1356-2") 50 질량부에, 다관능 아크릴레이트(도아 고세이 가가꾸사 제조, 상품명 "아로닉스 M315") 15 질량부, 우레탄 아크릴레이트(교에이샤 가가꾸사 제조, 상품명 "AT-600") 35 질량부, 실란 커플링제(신에쯔 실리콘사 제조, 상품명 "SZ6030") 5 질량부, 라디칼 중합 개시제로서 2,5-디메틸-2,5-(2-에틸헥사노일퍼옥시)헥산(닛본 유시사 제조) 3 질량부, 추가로 톨루엔 25 질량부 및 아세트산에틸 25 질량부를 가하고, 교반 혼합하여 접착제 조성물 (V)를 얻었다.
(접착제 조성물 (VI)의 제조)
접착제 조성물 (V) 100 부피부에 상기 도전성 입자 10 부피부를 가하고, 교반 혼합하여 접착제 조성물 (VI)을 얻었다.
(실시예 1)
접착제 조성물 (I) 내지 (VI)을 각각, 지지 기재인 폴리에틸렌테레프탈레이트(PET) 필름(막 두께 25 ㎛, 실리콘으로 표면 처리, 데이진 듀퐁 필름사 제조, 상품명 "퓨렉스 A70") 상에 도포하고, 70℃에서 10분간 가열하여 용매 등을 휘발 제거하여, 막 두께 10 ㎛의 접착층을 PET 필름 상에 형성하였다. 또한, 접착층 상에 보호 필름으로서 PET 필름(막 두께 19 ㎛, 실리콘으로 표면 처리, 데이진 듀퐁 필 름사 제조, 상품명 "퓨렉스 A31")을 배치하고, 롤 온도 40℃, 선압 1×104N/m, 속도 1 m/분으로 적층하여 접착 시트를 각각 제조하였다.
(실시예 2)
접착제 조성물 (I) 내지 (VI)을 각각, 지지 기재인 PET 필름(막 두께 25 ㎛, 실리콘으로 표면 처리, 데이진 듀퐁 필름사 제조, 상품명 "퓨렉스 A70") 상에 도포하고, 70℃에서 10분간 가열하여 용매 등을 휘발 제거하여, 막 두께 12 ㎛의 접착층을 PET 필름 상에 형성하였다. 또한, 접착층 상에 보호 필름으로서 폴리에틸렌(PE) 필름(막 두께 20 ㎛, 타마폴리사 제조, 상품명 "NF-13")을 배치하고, 롤 온도 40℃, 선압 1×104 N/m, 속도 1 m/분으로 적층하여 접착 시트를 각각 제조하였다.
(실시예 3)
접착제 조성물 (I) 내지 (VI)을 각각, 지지 기재인 PET 필름(막 두께 38 ㎛, 실리콘으로 표면 처리, 후지모리 고교사 제조, 상품명 "필름바이나 CTR-4") 상에 도포하고, 70℃에서 10분간 가열하여 용매 등을 휘발 제거하여, 막 두께 20 ㎛의 접착층을 PET 필름 상에 형성하였다. 또한, 접착층 상에 보호 필름으로서 PET 필름(막 두께 25 ㎛, 실리콘으로 표면 처리, 후지모리 고교사 제조, 상품명 "필름바이나 BD")을 배치하고, 롤 온도 40℃, 선압 1×104 N/m, 속도 1 m/분으로 적층하여 접착 시트를 각각 제조하였다.
(실시예 4)
접착제 조성물 (I) 내지 (VI)을 각각, 지지 기재인 PET 필름(막 두께 38 ㎛, 실리콘으로 표면 처리, 후지모리 고교사 제조, 상품명 "필름바이나 CTR-4") 상에 도포하고, 70℃에서 10분간 가열하여 용매 등을 휘발 제거하여, 막 두께 23 ㎛의 접착층을 PET 필름 상에 형성하였다. 또한, 접착층 상에 보호 필름으로서 PET 필름(막 두께 25 ㎛, 실리콘으로 표면 처리, 후지모리 고교사 제조, 상품명 "필름바이나 BD")를 배치하고, 롤 온도 40℃, 선압 1×104 N/m, 속도 1 m/분으로 적층하여 접착 시트를 각각 제조하였다.
(실시예 5)
접착제 조성물 (I) 내지 (VI)을 각각, 지지 기재인 PET 필름(막 두께 40 ㎛, 알킬 알키드로 표면 처리, 후지모리 고교사 제조, 상품명 "필름바이나 NSC") 상에 도포하고, 70℃에서 10분간 가열하여 용매 등을 휘발 제거하여, 막 두께 20 ㎛의 접착층을 PET 필름 상에 형성하였다. 또한, 접착층 상에 보호 필름으로서 PET 필름(막 두께 25 ㎛, 실리콘으로 표면 처리, 후지모리 고교사 제조, 상품명 "필름바이나 BD")을 배치하고, 롤 온도 40℃, 선압 1×104 N/m, 속도 1 m/분으로 적층하여 접착 시트를 각각 제조하였다.
(실시예 6)
접착제 조성물 (I) 내지 (VI)을 각각, 지지 기재인 배향 폴리프로필렌(OPP) 필름(막 두께 40 ㎛, 도요 보세끼사 제조, 상품명 "파이렌 필름 P2002") 상에 도포하고, 70℃에서 10분간 가열하여 용매 등을 휘발 제거하여, 막 두께 23 ㎛의 접착 층을 PET 필름 상에 형성하였다. 또한, 접착층 상에 보호 필름으로서 PET 필름(막 두께 25 ㎛, 실리콘으로 표면 처리, 후지모리 고교사 제조, 상품명 "필름바이나 BD")을 배치하고, 롤 온도 40℃, 선압 1×104 N/m, 속도 1 m/분으로 적층하여 접착 시트를 각각 제조하였다.
(실시예 7)
접착제 조성물 (I) 내지 (VI)을 각각, 지지 기재인 폴리에틸렌(PE) 필름(막 두께 40 ㎛, 타마폴리사 제조, 상품명 "NF-13") 상에 도포하고, 70℃에서 10분간 가열하여 용매 등을 휘발 제거하여, 막 두께 23 ㎛의 접착층을 PET 필름 상에 형성하였다. 또한, 접착층 상에 보호 필름으로서 PET 필름(막 두께 25 ㎛, 실리콘으로 표면 처리, 후지모리 고교사 제조, 상품명 "필름바이나 BD")을 배치하고, 롤 온도 40℃, 선압 1×104 N/m, 속도 1 m/분으로 적층하여 접착 시트를 각각 제조하였다.
(비교예 1)
접착제 조성물 (I) 내지 (VI)을 각각, 지지 기재인 PET 필름(막 두께 25 ㎛, 실리콘으로 표면 처리, 데이진 듀퐁 필름사 제조, 상품명 "퓨렉스 A70") 상에 도포하고, 70℃에서 10분간 가열하여 용매 등을 휘발 제거하여, 막 두께 17 ㎛의 접착층을 PET 필름 상에 형성하였다. 또한, 접착층 상에 보호 필름으로서 PET 필름(막 두께 19 ㎛, 실리콘으로 표면 처리, 데이진 듀퐁 필름사 제조, 상품명 "퓨렉스 A31")을 배치하고, 롤 온도 40℃, 선압 1×104 N/m, 속도 1 m/분으로 적층하여 접착 시트를 각각 제조하였다.
(비교예 2)
접착제 조성물 (I) 내지 (VI)을 각각, 지지 기재인 PET 필름(막 두께 40 ㎛, 실리콘으로 표면 처리, 후지모리 고교사 제조, 상품명 "필름바이나 CTR-2") 상에 도포하고, 70℃에서 10분간 가열하여 용매 등을 휘발 제거하여, 막 두께 40 ㎛의 접착층을 PET 필름 상에 형성하였다. 또한, 접착층 상에 보호 필름으로서 PET 필름(막 두께 25 ㎛, 실리콘으로 표면 처리, 후지모리 고교사 제조, 상품명 "필름바이나 BD")을 배치하고, 롤 온도 40℃, 선압 1×104 N/m, 속도 1 m/분으로 적층하여 접착 시트를 각각 제조하였다.
(비교예 3)
접착제 조성물 (I) 내지 (VI)을 각각, 지지 기재인 PET 필름(막 두께 100 ㎛, 실리콘으로 표면 처리, 후지모리 고교사 제조, 상품명 "필름바이나 CTR-2") 상에 도포하고, 70℃에서 10분간 가열하여 용매 등을 휘발 제거하여, 막 두께 45 ㎛의 접착층을 PET 필름 상에 형성하였다. 또한, 접착층 상에 보호 필름으로서 PET 필름(막 두께 25 ㎛, 실리콘으로 표면 처리, 후지모리 고교사 제조, 상품명 "필름바이나 BD")을 배치하고, 롤 온도 40℃, 선압 1×104 N/m, 속도 1 m/분으로 적층하여 접착 시트를 각각 제조하였다.
(비교예 4)
접착제 조성물 (I) 내지 (VI)을 각각, 지지 기재인 PET 필름(막 두께 100 ㎛, 실리콘으로 표면 처리, 후지모리 고교사 제조, 상품명 "필름바이나 CTR-2") 상 에 도포하고, 70℃에서 10분간 가열하여 용매 등을 휘발 제거하여, 막 두께 65 ㎛의 접착층을 PET 필름 상에 형성하였다. 또한, 접착층 상에 보호 필름으로서 PET 필름(막 두께 25 ㎛, 실리콘으로 표면 처리, 후지모리 고교사 제조, 상품명 "필름바이나 BD")을 배치하고, 롤 온도 40℃, 선압 1×104 N/m, 속도 1 m/분으로 적층하여 접착 시트를 각각 제조하였다.
상기 실시예 및 비교예에서 제조한 접착 시트에서의 지지 기재의 두께 Ts, 접착층의 두께 Ta 및 보호 필름의 두께 Tp, 지지 기재 및 보호 필름의 재질, 및 표면 처리의 종류를 표 1에 나타내었다.
<접착 시트의 임시 압착>
우선, ITO(산화인듐주석) 배선 패턴을 갖는 유리 기판(코닝 ＃7059, 외형 38 mm×28 mm의 직사각형, 두께 0.7 mm)을 준비하였다. 또한, 실시예 1 내지 6 및 비교예 1 내지 3에서 제조한 접착 시트로부터 미리 보호 필름을 박리 제거하였다. 이어서, 접착 시트를 폭 2.5 mm, 길이 20 mm로 잘라내고, 접착층이 ITO 배선면과 접촉하도록 하여, 접착 시트를 유리 기판 상에 배치하여 적층체를 얻었다. 다음으로, 금속을 포함하는 스테이지와 히터를 내장한 금속 압착 헤드(5 mm×30 mm)를 이용하여, 상기 적층체를 그의 적층 방향으로 가열 및 가압하여 임시 고정을 행하였다. 이 때의 가열 온도는 접착층에서의 온도로서 80℃ 또는 30℃, 가압 시간은 2초간, 가압 압력은 1 MPa로 하였다.
<임시 고정 후 접착 시트의 평가>
임시 고정한 접착 시트로부터, 지지 기재를 박리하여 접착층의 임시 고정 상태를 이하의 기준으로 평가하였다. 또한, 지지 기재의 박리는 박리 각도 90°, 박리 속도 100 mm/분의 조건으로 행하였다. 임시 고정시의 가열 온도가 80℃인 경우의 결과를 표 2에, 30℃인 경우의 결과를 표 3에 나타내었다.
[평가 1]
A: 접착제 조성물 (I) 내지 (VI) 중 어느 것을 이용한 경우든 지지 기재만을 박리 제거할 수 있었음.
B: 접착제 조성물 (I) 내지 (VI) 중 어느 하나를 이용한 경우에서, 지지 기재를 박리 제거할 때에 접착층도 기판으로부터 박리 제거되었음.
[평가 2]
A: 접착제 조성물 (I) 내지 (VI) 중 어느 것을 이용한 경우든, 지지 기재만을 제거할 수 있었고, 접착층은 그의 가장자리도 유리 기판에 밀착되었음.
B: 접착제 조성물 (I) 내지 (VI) 중 어느 하나를 이용한 경우에서, 지지 기재를 박리한 후에 접착층의 가장자리에 밀착 불량이 보였음.
한편, 평가 1에서 접착층이 기판으로부터 박리 제거되었기 때문에 평가 2에서 접착층 가장자리의 밀착 불량을 확인할 수 없었던 경우는 "-"로 나타내었다.
[평가 3]
A: 접착제 조성물 (I) 내지 (VI) 중 어느 것을 이용한 경우든, 임시 고정 후의 압착 헤드에 접착제 조성물의 부착이 보이지 않았음.
B: 접착제 조성물 (I) 내지 (VI) 중 어느 하나를 이용한 경우에서, 임시 고 정 후의 압착 헤드에 접착제 조성물의 부착이 보였음.
[종합 평가]
평가 1 및 2의 둘 다가 A인 경우: 합격 (A)
평가 1 및 2 중 적어도 한쪽이 B인 경우: 불합격(B)
Figure 112008084356738-PCT00001
Figure 112008084356738-PCT00002
Figure 112008084356738-PCT00003
임시 고정시의 가열 온도가 80℃인 경우, Ta/Ts가 0.40 이상 0.65 이하이고, 지지 기재의 두께가 42 ㎛ 이하인 실시예 1 내지 6은 6 종류의 접착 시트 모두에서, 지지 기재의 박리 제거에 따른 접착층의 박리 제거는 충분히 억제되었다. 또한, 접착층 가장자리의 박리도 보이지 않았다. 또한, 이들 실시예에서는 압착 헤드의 오염도 없는 양호한 상태로 임시 고정할 수 있음을 알 수 있었다. 실시예 1 내지 6은 가열 온도를 80℃로부터 30℃로 변경하더라도 양호한 상태로 임시 고정할 수 있음을 알 수 있었다. 이에 반해, Ta/Ts가 0.40 이상 0.65 이하의 범위 외가 되는 비교예 1, 2나, 지지 기재의 두께가 42 ㎛보다 두꺼운 비교예 3, 4에서는 지지 기재의 박리 제거에 따른 접착층의 박리 제거, 또는 접착층의 가장자리의 박리가 보였다.
본 발명에 따르면, 지지 기재와 지지 기재 상에 설치된 접착제 조성물을 포함하는 접착층을 구비하는 접착 시트에 있어서, 종래보다 광범위한 온도 조건에서 접착층을 기판 상에 임시 고정하는 것이 가능해지는 접착 시트를 제공할 수 있다.

Claims (9)

  1. 지지 기재와, 상기 지지 기재 상에 설치된 접착제 조성물을 포함하는 접착층을 구비하는 접착 시트이며,
    상기 지지 기재의 두께 Ts와 상기 접착층의 두께 Ta가 하기 수학식 1로 표시되는 조건을 만족시키고, 상기 두께 Ts가 42 ㎛ 이하인 접착 시트.
    <수학식 1>
    0.40≤Ta/Ts≤0.65
  2. 제1항에 있어서, 상기 접착층 상에 추가로 보호 필름이 설치되고, 상기 보호 필름의 두께 Tp가 상기 두께 Ts 이하인 접착 시트.
  3. 제2항에 있어서, 상기 지지 기재 및 상기 접착층간의 박리 강도가 상기 보호 필름 및 상기 접착층간의 박리 강도 이상인 접착 시트.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 접착제 조성물이 열가소성 수지, 라디칼 중합성 화합물 및 라디칼 중합 개시제를 함유하는 것인 접착 시트.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 접착제 조성물이 열가소성 수지, 열경화성 수지 및 잠재성 경화제를 함유하는 것인 접착 시트.
  6. 제4항 또는 제5항에 있어서, 상기 접착제 조성물이 도전성 입자를 추가로 함유하는 것인 접착 시트.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 지지 기재가 폴리에틸렌테레프탈레이트 필름, 배향 폴리프로필렌 필름, 폴리에틸렌 필름 및 폴리이미드 필름으로 이루어지는 군으로부터 선택되는 1종 이상의 필름을 구비하는 것인 접착 시트.
  8. 제1의 회로 기판의 주요면 상에 제1의 회로 전극이 형성된 제1의 회로 부재와,
    제2의 회로 기판의 주요면 상에 제2의 회로 전극이 형성된 제2의 회로 부재와,
    상기 제1의 회로 기판의 주요면과 상기 제2의 회로 기판의 주요면 사이에 설치되고, 상기 제1의 회로 전극과 상기 제2의 회로 전극을 대향 배치시킨 상태에서 전기적으로 접속하는 회로 접속 부재
    를 구비하고,
    상기 회로 접속 부재는 제1항 내지 제7항 중 어느 한 항에 기재된 접착 시트에서의 접착층의 경화물인 회로 부재의 접속 구조.
  9. 반도체 소자와,
    상기 반도체 소자를 탑재하는 기판과,
    상기 반도체 소자 및 상기 기판 사이에 설치되고, 상기 반도체 소자 및 상기 기판을 전기적으로 접속하는 반도체 소자 접속 부재
    를 구비하고,
    상기 반도체 소자 접속 부재는 제1항 내지 제7항 중 어느 한 항에 기재된 접착 시트에서의 접착층의 경화물인 반도체 장치.
KR1020087029928A 2006-05-09 2007-05-08 접착 시트, 이를 이용한 회로 부재의 접속 구조 및 반도체 장치 KR101081263B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006130160 2006-05-09
JPJP-P-2006-130160 2006-05-09
JPJP-P-2006-282831 2006-10-17
JP2006282831 2006-10-17

Publications (2)

Publication Number Publication Date
KR20090010105A true KR20090010105A (ko) 2009-01-28
KR101081263B1 KR101081263B1 (ko) 2011-11-08

Family

ID=38667820

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087029928A KR101081263B1 (ko) 2006-05-09 2007-05-08 접착 시트, 이를 이용한 회로 부재의 접속 구조 및 반도체 장치

Country Status (5)

Country Link
JP (2) JP4905352B2 (ko)
KR (1) KR101081263B1 (ko)
CN (2) CN102942881B (ko)
TW (1) TW200811262A (ko)
WO (1) WO2007129711A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180112976A (ko) * 2017-04-05 2018-10-15 주식회사 아모센스 다층 인쇄회로기판용 베이스 기재
US11096273B2 (en) 2017-04-05 2021-08-17 Amosense Co., Ltd. Printed circuit boards including a rigid region on which devices or connectors are to be mounted and a flexible region that is bendable, and methods of manufacturing same

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101075192B1 (ko) 2009-03-03 2011-10-21 도레이첨단소재 주식회사 전자부품 제조용 점착테이프
JP2011140617A (ja) * 2009-12-07 2011-07-21 Hitachi Chem Co Ltd アンダーフィル形成用接着剤組成物、アンダーフィル形成用接着剤シート及び半導体装置の製造方法
JP5821845B2 (ja) * 2010-06-22 2015-11-24 住友ベークライト株式会社 金属ベース基板を構成する樹脂層の形成に用いる樹脂組成物、金属ベース基板、及び金属ベース基板の製造方法
JP5703621B2 (ja) * 2010-08-09 2015-04-22 日立化成株式会社 回路部材接続用接着剤、回路部材接続用接着剤シート、半導体装置及び半導体装置の製造方法
JP6196893B2 (ja) * 2012-12-18 2017-09-13 新光電気工業株式会社 半導体装置の製造方法
JP6398570B2 (ja) * 2013-10-09 2018-10-03 日立化成株式会社 回路接続材料、回路部材の接続構造体、及び回路部材の接続構造体の製造方法
WO2016068165A1 (ja) * 2014-10-29 2016-05-06 デクセリアルズ株式会社 導電材料
WO2016088859A1 (ja) * 2014-12-05 2016-06-09 日立化成株式会社 半導体用接着剤、並びに、半導体装置及びその製造方法
JP6536281B2 (ja) * 2015-08-18 2019-07-03 日立化成株式会社 半導体用接着剤、並びに、半導体装置及びその製造方法
JP6915544B2 (ja) * 2015-11-04 2021-08-04 昭和電工マテリアルズ株式会社 接着剤組成物及び構造体
KR101715818B1 (ko) * 2016-05-27 2017-03-13 (주)티엠에스 점착시트의 제조 방법
JP6490850B1 (ja) * 2018-03-02 2019-03-27 株式会社有沢製作所 プリプレグ及びプリプレグ成形品の製造方法
CN113141702A (zh) * 2020-01-17 2021-07-20 广东生益科技股份有限公司 一种绝缘片、包含其的印制电路板、半导体装置和埋入式元器件
CN113136145B (zh) * 2020-01-17 2023-04-07 广东生益科技股份有限公司 一种绝缘树脂片及其使用方法、包含其的印制电路板和应用
CN112071922B (zh) * 2020-09-09 2022-05-10 西安宏星电子浆料科技股份有限公司 一种太阳能正银栅线的网印方法
JPWO2023276889A1 (ko) * 2021-07-01 2023-01-05

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4000655B2 (ja) * 1998-02-26 2007-10-31 日立化成工業株式会社 回路接続用フィルム状接着剤、回路板及びｉｃカード
JP2002097439A (ja) * 2000-09-21 2002-04-02 Hitachi Chem Co Ltd 接着剤組成物、回路接続材料、回路接続用接着剤組成物、接続体及び半導体装置
JP3668439B2 (ja) * 2001-06-14 2005-07-06 ソニーケミカル株式会社 接着フィルム
JP2003197033A (ja) * 2001-12-27 2003-07-11 Hitachi Chem Co Ltd 異方導電性接着剤及び回路板
JP2004231932A (ja) * 2002-12-02 2004-08-19 Nitto Denko Corp 接着剤組成物、接着フィルムおよびこれを用いた半導体装置
JP2004186280A (ja) * 2002-11-29 2004-07-02 Sekisui Chem Co Ltd ウエハ貼着用粘着シート及び半導体装置の製造方法
JP2004356369A (ja) * 2003-05-29 2004-12-16 Toray Ind Inc 半導体用接着剤付きテープおよびそれを用いた半導体用接続用基板の製造方法
JP2004356368A (ja) * 2003-05-29 2004-12-16 Toray Ind Inc 半導体用接着剤付きテープおよびそれを用いた銅張り積層板、半導体集積回路接続用基板ならびに半導体装置
JP4272471B2 (ja) * 2003-06-19 2009-06-03 三井化学株式会社 フィルム状接着剤
JP4720073B2 (ja) * 2003-08-07 2011-07-13 日立化成工業株式会社 接着剤組成物、回路接続用接着剤組成物、接続体及び半導体装置
JP4907840B2 (ja) * 2003-11-12 2012-04-04 日立化成工業株式会社 異方導電フィルム及びこれを用いた回路板
JP4566568B2 (ja) * 2004-01-23 2010-10-20 日東電工株式会社 半導体装置の製造方法及びこれに用いる耐熱性粘着テープ
JP4945881B2 (ja) * 2004-01-23 2012-06-06 日立化成工業株式会社 回路接続用支持体付接着剤、及びそれを用いた回路接続構造体
JP3958297B2 (ja) * 2004-03-24 2007-08-15 住友ベークライト株式会社 ダイシングシート機能付き半導体用接着フィルム、それを用いた半導体装置の製造方法及び半導体装置
JP2005277135A (ja) * 2004-03-25 2005-10-06 Toray Ind Inc 半導体用接着剤組成物およびそれを用いた半導体用接着剤シート、半導体集積回路接続用基板、半導体装置
JP2005320455A (ja) * 2004-05-10 2005-11-17 Hitachi Chem Co Ltd 接着剤組成物、回路接続材料、回路部材の接続構造及び半導体装置
JP2005350650A (ja) * 2004-05-14 2005-12-22 Nitto Denko Corp 剥離ライナー及びそれを用いた感圧性接着テープ又はシート
CN100345678C (zh) * 2004-05-14 2007-10-31 日东电工株式会社 剥离衬及使用它的压敏性粘接带或片
WO2005112091A1 (ja) * 2004-05-18 2005-11-24 Hitachi Chemical Co., Ltd. 粘接着シート並びにそれを用いた半導体装置及びその製造方法
JP4333498B2 (ja) * 2004-06-25 2009-09-16 ソニーケミカル＆インフォメーションデバイス株式会社 接続材料
JP4604577B2 (ja) * 2004-07-05 2011-01-05 日立化成工業株式会社 接着剤組成物、それを用いたフィルム状接着剤及び回路接続材料、並びに回路部材の接続構造及びその製造方法
JP5236144B2 (ja) * 2004-08-09 2013-07-17 日立化成株式会社 接着剤組成物、回路接続構造体及び半導体装置
JP2006176712A (ja) * 2004-12-24 2006-07-06 Furukawa Electric Co Ltd:The 粘着テープ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180112976A (ko) * 2017-04-05 2018-10-15 주식회사 아모센스 다층 인쇄회로기판용 베이스 기재
US11096273B2 (en) 2017-04-05 2021-08-17 Amosense Co., Ltd. Printed circuit boards including a rigid region on which devices or connectors are to be mounted and a flexible region that is bendable, and methods of manufacturing same

Also Published As

Publication number Publication date
JP2011256391A (ja) 2011-12-22
TWI379876B (ko) 2012-12-21
CN101437914B (zh) 2012-12-12
TW200811262A (en) 2008-03-01
KR101081263B1 (ko) 2011-11-08
CN102942881B (zh) 2015-03-18
JP4905352B2 (ja) 2012-03-28
JPWO2007129711A1 (ja) 2009-09-17
CN101437914A (zh) 2009-05-20
WO2007129711A1 (ja) 2007-11-15
CN102942881A (zh) 2013-02-27

Similar Documents

Publication Publication Date Title
KR101081263B1 (ko) 접착 시트, 이를 이용한 회로 부재의 접속 구조 및 반도체 장치
KR101385899B1 (ko) 접착제 조성물, 필름상 접착제 및 회로 부재의 접속 구조
KR101139984B1 (ko) 접착제 조성물, 회로 접속 재료 및 회로 부재의 접속 구조
JP4466650B2 (ja) フィルム状接着剤、フィルム状回路接続材、回路部材の接続方法及び半導体装置
KR100559153B1 (ko) 전극의 접속방법, 그것에 사용되는 표면처리 배선판 및접착필름 및 전극의 접속구조
KR100698916B1 (ko) 접착제 조성물, 회로접속재료, 회로부재의 접속구조체 및 반도체장치
KR101100595B1 (ko) 접착 테이프 및 접착 테이프 권중체
JP6045918B2 (ja) 回路接続材料、回路接続部材の接続構造及び半導体装置
JP5560544B2 (ja) 接着剤組成物、フィルム状接着剤、回路接続用接着剤、接続体及び半導体装置
JP5298977B2 (ja) 接着剤組成物、回路接続用接着剤、接続体及び半導体装置
JP2010100840A (ja) 接着剤フィルム及び回路接続材料
KR100991074B1 (ko) 적층 필름용 지지체의 평가 방법
JP2008133411A (ja) 電気接続用接着フィルム
JP2008112713A (ja) 異方導電性フィルム、圧着方法
JP4945881B2 (ja) 回路接続用支持体付接着剤、及びそれを用いた回路接続構造体
JP2011111556A (ja) 接着剤組成物、回路接続材料、接続体及び回路部材の接続方法、並びに半導体装置
JP2011119154A (ja) 接続方法及び接続構造体
JP4075409B2 (ja) 接着フィルム及びそれを用いた電極の接続構造
KR102467385B1 (ko) 접속 구조체, 회로 접속 부재 및 접착제 조성물
JP4032345B2 (ja) 表面被覆導電性粒子、それを用いた回路用接続部材、接続方法及び接続構造体
KR20060041808A (ko) 접착제 조성물, 접착제 조성물을 사용한 필름상 접착제,회로접속재료, 회로접속재료를 사용한 필름상회로접속재료, 회로부재의 접속구조 및 회로부재의접속구조의 제조방법
JP2008111091A (ja) 接着剤フィルム及び回路接続材料

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141024

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151023

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161021

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171020

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181023

Year of fee payment: 8