KR20080095283A - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20080095283A
KR20080095283A KR1020087022345A KR20087022345A KR20080095283A KR 20080095283 A KR20080095283 A KR 20080095283A KR 1020087022345 A KR1020087022345 A KR 1020087022345A KR 20087022345 A KR20087022345 A KR 20087022345A KR 20080095283 A KR20080095283 A KR 20080095283A
Authority
KR
South Korea
Prior art keywords
adhesive
spacer
semiconductor device
manufacturing
layer
Prior art date
Application number
KR1020087022345A
Other languages
English (en)
Inventor
사다히토 미스미
다케시 마츠무라
나오히데 다카모토
즈바사 미키
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Publication of KR20080095283A publication Critical patent/KR20080095283A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C09J7/28—Metal sheet
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • C09J7/38—Pressure-sensitive adhesives [PSA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/10—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive tape or sheet
    • C09J2301/12—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive tape or sheet by the arrangement of layers
    • C09J2301/124—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive tape or sheet by the arrangement of layers the adhesive layer being present on both sides of the carrier, e.g. double-sided adhesive tape
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/20—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive itself
    • C09J2301/208—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive itself the adhesive layer being constituted by at least two or more adjacent or superposed adhesive layers, e.g. multilayer adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01016—Sulfur [S]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20103—Temperature range 60 C=<T<100 C, 333.15 K =< T< 373.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20104—Temperature range 100 C=<T<150 C, 373.15 K =< T < 423.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20105—Temperature range 150 C=<T<200 C, 423.15 K =< T < 473.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20106—Temperature range 200 C=<T<250 C, 473.15 K =<T < 523.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20107—Temperature range 250 C=<T<300 C, 523.15K =<T< 573.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Adhesive Tapes (AREA)
  • Dicing (AREA)
  • Die Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명은 스페이서를 통한 삼차원 실장을 행할 때에, 스페이서를 피착체 상에 고정하기 위한 신규 장치가 불필요하며, 수율이 높고, 저비용으로 제조 가능한 반도체 장치의 제조 방법을 제공하는 것이다.
구체적으로는, 스페이서용 접착 시트를 이용한 반도체 장치의 제조 방법에 관한 발명이며, 상기 스페이서용 접착 시트로서, 적어도 한쪽면에 접착제층을 구비한 스페이서층을 갖는 것을 준비하고, 상기 스페이서용 접착 시트를 다이싱하여 상기 접착제층을 구비한 칩상의 스페이서를 형성하는 공정과, 상기 스페이서를 상기 접착제층을 통해 피착체에 고정하는 공정을 갖는 것을 특징으로 한다.
반도체 장치, 스페이서용 접착 시트, 스페이서층, 접착제층, 다이싱 시트, 스페이서, 피착제, 기재, 본딩 와이어, 다이본드층, 다이싱 테이프

Description

반도체 장치의 제조 방법{PROCESS FOR PRODUCING SEMICONDUCTOR DEVICE}
본 발명은 스페이서용 접착 시트를 이용한 반도체 장치의 제조 방법, 상기 방법에서 사용하는 스페이서용 접착 시트 및 상기 방법에 의해 얻어지는 반도체 장치에 관한 것이다.
반도체 장치의 미세화, 고기능화의 요구에 대응하기 위해, 반도체칩(반도체 소자) 주요면의 전역에 배치된 전원 라인의 배선폭이나 신호 라인 간의 간격이 좁아지고 있다. 이 때문에 임피던스의 증가나, 이종(異種) 노드의 신호 라인 간에 신호의 간섭이 발생하여, 반도체칩의 동작 속도, 동작 전압 여유도, 내정전 파괴 강도 등에서 충분한 성능의 발휘를 저해하는 요인이 되고 있다. 이들 문제를 해결하기 위해 반도체 소자를 적층한 패키지 구조가 제안되어 있다(특허 문헌 1 및 특허 문헌 2 참조).
한편, 반도체 소자를 기판 등에 고착할 때에 사용되는 것으로서는, 열 경화성 페이스트 수지를 이용하는 예(예를 들면, 특허 문헌 3 참조)나, 열 가소성 수지 및 열 경화성 수지를 병용한 접착 시트를 이용하는 예(예를 들면, 특허 문헌 4 참조)가 제안되어 있다.
종래의 반도체 장치의 제조 방법에 있어서는, 반도체 소자와 기판, 리드 프 레임 또는 반도체 소자(이하, 기판 등이라고 함)와의 접착 시에, 페이스트 수지를 사용하면, 반도체 소자와 기판 등과의 압착 후(다이아 터치), 페이스트 수지가 밀려 나와 기판 등의 접속 패드 부분을 오염시켜서, 와이어본딩을 행할 수 없는 점이 지적되고 있다.
따라서, 최근에는 상기 문제를 회피하기 위해서 접착 시트를 사용하는 예가 증가하고 있다. 이 접착 시트를 사용하는 경우, 반도체 웨이퍼에 접착 시트를 접합시킨 후, 이 반도체 웨이퍼의 다이싱(dicing)을 행하여 반도체칩을 형성하는 것이 일반적이다. 또한, 그와 같은 접착 시트를 이용하여 반도체칩 상에 추가로 동일 크기의 다른 반도체칩을 적층하여 삼차원 실장을 행하는 경우가 있다. 여기서, 반도체칩상에 동일 크기의 다른 반도체칩을 적층할 수 있도록 하기 위해서는 양자 간에 스페이서를 적층하여 둘 필요가 있다. 반도체칩에서 전극 패드 부분 상에도 다른 반도체칩이 적층되어 버리기 때문이다. 상기 스페이서로서는, 예를 들면 접착 시트 또는 접착 시트 부착 칩이 사용되고 있다.
그러나, 스페이서로서 접착 시트를 사용하는 경우에는, 반도체칩 상에 접착 시트를 접착할 필요가 있다. 그러나, 종래의 장치로는 그 공정을 행할 수 없다. 따라서, 신규로 접착 시트를 접착하는 장치가 필요하게 되어, 제조 설비의 단가 상승을 초래한다. 또한, 스페이서로서 접착 시트 부착 칩을 사용하는 경우에는, 반도체 웨이퍼와 접착 시트를 접합시킬 필요가 있고, 그것을 다이싱한 후에 다이아 터치할 필요가 있다. 그러나, 그와 같은 공정으로 적층 반도체 장치를 생산하면, 사용하는 반도체칩이 깨어지기 쉽기 때문에 수율이 저하된다. 그 결과, 반도체 장 치의 생산성의 저하 및 단가 상승이 문제된다.
특허 문헌 1: 일본 특허 공개 (소)55-111151호 공보
특허 문헌 2: 일본 특허 공개 제2002-261233호 공보
특허 문헌 3: 일본 특허 공개 제2002-179769호 공보
특허 문헌 4: 일본 특허 공개 제2000-104040호 공보
<발명의 개시>
<발명이 해결하고자 하는 과제>
본 발명은 상기 문제점을 감안하여 이루어진 것으로서, 그 목적은 스페이서용 접착 시트를 이용하여, 종래와 동일한 방법에 의해 스페이서를 피착체 상에 3차원 실장시킬 수 있고, 그 결과, 수율이 높고, 저비용으로 제조 가능한 반도체 장치의 제조 방법, 상기 방법에서 사용하는 스페이서용 접착 시트 및 상기 방법에 의해 얻어지는 반도체 장치를 제공하는 데에 있다.
<과제를 해결하기 위한 수단>
본원 발명자 등은 상기 종래의 문제점을 해결하기 위해, 반도체 장치의 제조 방법, 상기 방법에서 사용하는 스페이서용 접착 시트 및 상기 방법에 의해 얻어지는 반도체 장치에 관해서 검토하였다. 그 결과, 하기 구성을 채용함으로써 상기 목적을 달성할 수 있는 것을 발견하여, 본 발명을 완성시키기에 이르렀다.
즉, 본 발명에 따른 반도체 장치의 제조 방법은 상기 과제를 해결하기 위하여 스페이서용 접착 시트를 이용한 반도체 장치의 제조 방법이며, 상기 스페이서용 접착 시트로서, 적어도 한쪽면에 접착제층을 구비한 스페이서층을 갖는 것을 준비하고, 상기 스페이서용 접착 시트를, 상기 접착제층을 접합면으로 하여 다이싱 시트에 접합시키는 공정과, 상기 스페이서용 접착 시트를 다이싱하여 상기 접착제층을 구비한 칩상의 스페이서를 형성하는 공정과, 상기 스페이서를 상기 접착제층과 함께 상기 다이싱 시트로부터 박리하는 공정과, 상기 스페이서를 상기 접착제층을 통해 피착체에 고정하는 공정을 갖는 것을 특징으로 한다.
또한, 본 발명에 따른 반도체 장치의 제조 방법은 상기 과제를 해결하기 위하여 스페이서용 접착 시트를 이용한 반도체 장치의 제조 방법으로서, 상기 스페이서용 접착 시트로서, 기재 상에 점착제층, 접착제층 및 스페이서층이 순차 적층된 것을 준비하고, 상기 스페이서용 접착 시트를 다이싱하여 상기 접착제층을 구비한 칩상의 스페이서를 형성하는 공정과, 상기 스페이서를 상기 접착제층과 함께 상기 점착제층으로부터 박리하는 공정과, 상기 스페이서를 상기 접착제층을 통해 피착체에 고정하는 공정을 갖는 것을 특징으로 한다.
상기 각 제조 방법이면 종래 행하던 반도체 웨이퍼의 다이싱에 의한 반도체칩의 형성, 상기 반도체칩의 픽업 및 반도체칩의 피착체에 대한 다이본드와 동일한 방법 및 장치를 이용하여, 칩상의 스페이서를 피착체 상에 실장하는 것이 가능하게 된다. 그 결과, 스페이서를 피착체 상에 고정하기 위한 신규 장치가 불필요해져서, 제조 설비의 단가 상승을 억제하며 반도체 장치를 제조하는 것이 가능해진다.
상기 방법에 있어서는, 상기 스페이서용 접착 시트로서 상기 스페이서층이 금속층인 것을 사용하는 것이 바람직하다. 스페이서로서 접착제층이 부착된 반도체칩을 스페이서로서 사용하는 경우, 상기 반도체칩은 깨어지기 쉽기 때문에, 예를 들면 다이싱 시에 치핑(chipping) 등을 발생시킨다. 이 때문에, 반도체칩을 스페이서로서 이용하면 수율이 저하된다. 그러나, 상기 방법과 같이 스페이서층이 금속층이면 상기 금속층은 깨어짐 등이 발생되지 않기 때문에 수율의 향상을 도모할 수 있다.
상기 방법에 있어서는, 상기 피착체가 기판, 리드 프레임 또는 다른 반도체 소자인 것이 바람직하다. 상기 방법이면 스페이서 상에 접착제층을 통해 반도체 소자를 적층하는 것이 가능해져서, 스페이서용 접착 시트를 이용한 경우에도 수율을 향상시켜 반도체 소자의 삼차원 실장이 가능하게 된다.
상기 방법에 있어서는, 상기 접착제층이 열 가소성 수지를 포함하여 구성되는 것이 바람직하다.
상기 방법에 있어서는, 상기 접착제층이 열 경화성 수지 및 열 가소성 수지를 포함하여 구성되는 것이 바람직하다.
상기 방법에 있어서는, 상기 열 가소성 수지로서 아크릴 수지를 사용하는 것이 바람직하다. 아크릴 수지는 이온성 불순물이 적고 내열성이 높기 때문에, 반도체 소자의 신뢰성을 확보할 수 있다.
또한, 본 발명에 따른 스페이서용 접착 시트는 상기 과제를 해결하기 위하여 상기 기재된 반도체 장치의 제조 방법에서 사용되는 것을 특징으로 한다.
또한, 본 발명에 따른 반도체 장치는 상기 과제를 해결하기 위하여 상기 기재된 반도체 장치의 제조 방법에 의해 얻어진 것을 특징으로 한다.
<발명의 효과>
본 발명은 상기 설명한 수단에 의해 이하 기술하는 것과 같은 효과를 발휘한다.
즉, 본 발명에 따르면, 종래 행하고 있었던 반도체 웨이퍼의 다이싱에 의한 반도체칩의 형성, 이 반도체칩의 픽업, 반도체칩의 피착체에 대한 다이본드와 동일한 방법에 의해, 칩상의 스페이서를 피착체 상에 실장하는 것이 가능하게 되기 때문에, 스페이서를 피착체 상에 고정하기 위한 신규 장치가 불필요해져서, 제조 설비의 단가 상승을 억제하며 반도체 장치를 제조하는 것이 가능하게 된다.
도 1은 본 발명에 따른 반도체 장치의 제조 방법에서 사용하는 스페이서용 접착 시트의 개략을 도시하는 단면 모식도이다.
도 2는 상기 스페이서용 접착 시트를 이용한 반도체 장치의 제조 방법을 설명하기 위한 공정도이다.
도 3은 상기 반도체 장치의 제조 방법에 의해 얻어진 반도체 장치의 개략을 도시하는 단면도이다.
도 4는 본 발명의 실시 형태2에서 사용하는 스페이서용 접착 시트의 다이싱 공정을 설명하기 위한 공정도이다.
도 5는 상기 스페이서용 접착 시트를 이용한 반도체 장치의 제조 방법에 의해 얻어지는 반도체 장치의 개략을 도시하는 단면도이다.
<부호의 설명>
1: 기재
2: 점착제층
3: 접착제층
4: 스페이서층
5: 접착제층
10 내지 12: 접착 시트
14, 15: 스페이서
16: 본딩 와이어
21: 다이본드층
22: 반도체 웨이퍼
23: 반도체칩
31: 지지 기재
32: 점착제층
33: 다이싱 테이프
34: 피착체
<발명을 실시하기 위한 최선의 형태>
(실시 형태1)
본 발명의 실시 형태에 관해서 도면을 참조하면서 설명한다. 도 1은 본 실시 형태에 따른 스페이서용 접착 시트(이하, 단순히「접착 시트」라고 함)를 이용하여, 칩상의 스페이서를 제조하는 공정을 도시하는 단면 모식도이다.
도 1의 (a)에 도시된 바와 같이 본 실시 형태에 따른 접착 시트 (10)은 기재 (1) 상에, 점착제층 (2), 접착제층 (3) 및 스페이서층 (4)가 순차 적층된 구성이다. 기재 (1) 및 점착제층 (2)를 포함하는 적층 부분은 다이싱시트로서 기능한다. 단, 본 발명은 이것에 한정되지 않고, 예를 들면, 도 1의 (b)에 도시하는 접착 시트 (11)과 같이 다른 접착제층 (5)가 스페이서층 (4) 상에 적층된 구성이나, 도 1의 (c)에 도시하는 접착 시트 (12)와 같이 스페이서층 (4)의 적어도 한쪽면에 접착제층 (3)이 적층되어 있는 구성일 수도 있다.
상기 스페이서층 (4)로서는 특별히 한정되지 않지만, 적어도, 동일 정도의 두께의 반도체 웨이퍼와 동등 이상의 강성을 갖는 것이 바람직하다. 그와 같은 스페이서층 (4)로서는 예를 들면 금속박 등을 포함하는 금속층을 들 수 있다. 스페이서층 (4)가 금속층이라면, 스페이서로서 반도체칩을 이용한 경우과 같이, 후술하는 다이싱, 픽업 또는 다이본드 시에 깨어짐 등이 발생하거나 하지 않는다. 이 때문에 수율의 향상을 도모할 수 있다. 상기 금속박의 재료로서는 특별히 한정되는 것은 아니다. 구체적으로는, 예를 들면 구리, 구리 합금, 스테인레스강, 스테인레스강의 합금, 니켈, 니켈 합금(42 합금도 포함함), 알루미늄, 또는 알루미늄 합금을 포함하는 금속박을 예시할 수 있다. 또한, 일반적으로 구리박을 이용하는 경우에는, 압연 강박, 전해 강박과 같은 구리박이 많이 사용되는데, 본 발명에 있어서도 이들 구리박을 바람직하게 사용할 수 있다. 또한, 이들 금속박의 표면에는 방청층이나 내열층을 도포할 수도 있다.
스페이서층 (4)의 두께에 관해서는 특별히 한정되는 것은 아니지만, 너무 두 꺼워지면 반도체 장치의 두께도 두꺼워져서 박형 반도체 장치의 제조가 곤란한 경우가 있다. 한편, 상기 스페이서층 (4)가 너무 얇아지면, 자기 지지성이 부족하여 취급성이 저하되는 경우가 있다. 이 때문에, 스페이서층 (4)의 두께는 5 내지 100 ㎛의 범위 내인 것이 바람직하다.
또한, 접착 시트 (10) 내지 (12)의 총두께에 대한 스페이서층 (4)의 두께의 비율((스페이서층 (4)의 두께)/(접착 시트 (10) 내지 (12)의 총두께))에 관해서는 0.1 내지 0.99의 범위 내인 것이 바람직하고, 보다 바람직하게는 0.3 내지 0.95이다. 이 비율이 0.1 미만이면, 스페이서층 (4)가 너무 얇아짐으로써, 픽업 작업성이 저하되는 경우가 있다. 또한, 이 비율이 0.99를 초과하면 접착 시트 (10) 내지 (12)의 두께가 너무 얇아져서 충분한 접착력을 발현할 수 없다.
상기 접착제층 (3)은 접착 기능을 갖는 층이고, 그 구성 재료로서는 열 가소성 수지와 열 경화성 수지를 병용한 것을 들 수 있다. 또한, 열 가소성 수지 단독으로도 사용 가능하다.
상기 열 가소성 수지로서는 천연 고무, 부틸 고무, 이소프렌 고무, 클로로프렌 고무, 에틸렌-아세트산비닐 공중합체, 에틸렌-아크릴산 공중합체, 에틸렌-아크릴산에스테르 공중합체, 폴리부타디엔 수지, 폴리카르보네이트 수지, 열 가소성 폴리이미드 수지, 6-나일론(등록상표)이나 6,6-나일론(등록상표) 등의 폴리아미드 수지, 페녹시 수지, 아크릴 수지, PET나 PBT 등의 포화 폴리에스테르 수지, 폴리아미드이미드 수지 또는 불소 수지 등을 들 수 있다. 이들 열 가소성 수지는 단독으로, 또는 2종 이상을 병용하여 사용할 수 있다. 이들 열 가소성 수지 중 이온성 불순물이 적고, 내열성이 높으며, 반도체 소자의 신뢰성을 확보할 수 있는 아크릴 수지가 특히 바람직하다.
상기 아크릴계 수지로서는 특별히 한정되지 않으며, 탄소수 30 이하, 특히 탄소수 4 내지 18의 직쇄 또는 분지의 알킬기를 갖는 아크릴산 또는 메타크릴산의 에스테르 중 1종 또는 2종 이상을 성분으로 하는 중합체 등을 들 수 있다. 상기 알킬기로서는, 예를 들면 메틸기, 에틸기, 프로필기, 이소프로필기, n-부틸기, t-부틸기, 이소부틸기, 아밀기, 이소아밀기, 헥실기, 헵틸기, 시클로헥실기, 2-에틸헥실기, 옥틸기, 이소옥틸기, 노닐기, 이소노닐기, 데실기, 이소데실기, 운데실기, 라우릴기, 트리데실기, 테트라데실기, 스테아릴기, 옥타데실기 또는 도데실기 등을 들 수 있다.
또한, 상기 중합체를 형성하는 다른 단량체로서는 특별히 한정되지 않으며, 예를 들면 아크릴산, 메타크릴산, 카르복시에틸아크릴레이트, 카르복시펜틸아크릴레이트, 이타콘산, 말레산, 푸마르산 또는 크로톤산 등과 같은 카르복실기 함유 단량체, 말레산 무수물 또는 이타콘산 무수물 등과 같은 산 무수물 단량체, (메트)아크릴산 2-히드록시에틸, (메트)아크릴산 2-히드록시프로필, (메트)아크릴산 4-히드록시부틸, (메트)아크릴산 6-히드록시헥실, (메트)아크릴산 8-히드록시옥틸, (메트)아크릴산 10-히드록시데실, (메트)아크릴산 12-히드록시라우릴 또는 (4-히드록시메틸시클로헥실)-메틸아크릴레이트 등과 같은 히드록실기 함유 단량체, 스티렌술폰산, 알릴술폰산, 2-(메트)아크릴아미드-2-메틸프로판술폰산, (메트)아크릴아미드프로판술폰산, 술포프로필(메트)아크릴레이트 또는 (메트)아크릴로일옥시나프탈렌 술폰산 등과 같은 술폰산기 함유 단량체 또는 2-히드록시에틸아크릴로일포스페이트 등과 같은 인산기 함유 단량체를 들 수 있다.
상기 열 경화성 수지로서는 페놀 수지, 아미노 수지, 불포화 폴리에스테르 수지, 에폭시 수지, 폴리우레탄 수지, 실리콘 수지, 또는 열 경화성 폴리이미드 수지 등을 들 수 있다. 이들 수지는, 단독으로 또는 2종 이상을 병용하여 사용할 수 있다. 특히 반도체 소자를 부식시키는 이온성 불순물 등의 함유가 적은 에폭시 수지가 바람직하다. 또한, 에폭시 수지의 경화제로서는 페놀 수지가 바람직하다.
상기 에폭시 수지는 접착제 조성물로서 일반적으로 사용되는 것이면 특별히 한정되지 않으며, 예를 들면 비스페놀 A형, 비스페놀 F형, 비스페놀 S형, 브롬화 비스페놀 A형, 수소 첨가 비스페놀 A형, 비스페놀 AF형, 비페닐형, 나프탈렌형, 플루오렌형, 페놀노볼락형, 오르토크레졸노볼락형, 트리스히드록시페닐메탄형, 테트라페닐올에탄형 등의 이관능 에폭시 수지나 다관능 에폭시 수지, 또는 히단토인형, 트리스글리시딜이소시아누레이트형 또는 글리시딜아민형 등의 에폭시 수지가 사용된다. 이들은 단독으로, 또는 2종 이상을 병용하여 사용할 수 있다. 이들 에폭시 수지 중 노볼락형 에폭시 수지, 비페닐형 에폭시 수지, 트리스히드록시페닐메탄형 수지 또는 테트라페닐올에탄형 에폭시 수지가 특히 바람직하다. 이들 에폭시 수지는, 경화제로서의 페놀 수지와의 반응성이 풍부하고, 내열성 등이 우수하기 때문이다.
또한 상기 페놀 수지는 상기 에폭시 수지의 경화제로서 작용하는 것이며, 예를 들면 페놀노볼락 수지, 페놀아랄킬 수지, 크레졸노볼락 수지, tert-부틸페놀노 볼락 수지, 노닐페놀노볼락 수지 등의 노볼락형 페놀 수지, 크레졸형 페놀 수지, 폴리파라옥시스티렌 등의 폴리옥시스티렌 등을 들 수 있다. 이들은 단독으로, 또는 2종 이상을 병용하여 사용할 수 있다. 이들 페놀 수지 중 페놀노볼락 수지, 페놀아랄킬 수지가 특히 바람직하다. 반도체 장치의 접속 신뢰성을 향상시킬 수 있기 때문이다.
상기 에폭시 수지와 페놀 수지의 배합 비율은, 예를 들면 상기 에폭시 수지 성분 중의 에폭시기 1 당량당 페놀 수지 중의 수산기가 0.5 내지 2 당량이 되도록 배합하는 것이 바람직하다. 보다 바람직한 것은 0.8 내지 1.2 당량이다. 양자의 배합 비율이 상기 범위를 벗어나면, 충분한 경화 반응이 진행되지 않고, 에폭시 수지 경화물의 특성이 열화되기 쉬워지기 때문이다.
또한, 본 발명에서는 에폭시 수지, 페놀 수지 및 아크릴 수지를 포함하는 접착 시트가 특히 바람직하다. 이들 수지는 이온성 불순물이 적고 내열성이 높기 때문에, 반도체 소자의 신뢰성을 확보할 수 있다. 이 경우의 바람직한 배합비는 아크릴 수지 성분 100 중량부에 대하여 에폭시 수지와 페놀 수지의 혼합량이 10 내지 200 중량부이다.
상기 접착제층 (3)은 미리 어느 정도 가교시키기 위해, 그 제조 시에 중합체의 분자쇄 말단의 관능기 등과 반응하는 다관능성 화합물을 가교제로서 첨가시키는 것이 바람직하다. 이에 따라, 고온 하에서의 접착 특성을 향상시켜, 내열성의 개선을 도모할 수 있다.
상기 가교제로서는 종래 공지된 것을 사용할 수 있다. 특히, 톨릴렌디이소 시아네이트, 디페닐메탄디이소시아네이트, p-페닐렌디이소시아네이트, 1,5-나프탈렌디이소시아네이트, 다가 알코올과 디이소시아네이트의 부가물 등의 폴리이소시아네이트 화합물이 보다 바람직하다. 가교제의 첨가량으로서는, 상기 중합체 100 중량부에 대하여 통상 0.05 내지 7 중량부로 하는 것이 바람직하다. 가교제의 양이 7 중량부를 초과하면, 접착력이 저하되기 때문에 바람직하지 않다. 한편, 0.05 중량부 미만이면, 응집력이 부족하기 때문에 바람직하지 않다. 또한, 이와 같은 폴리이소시아네이트 화합물과 함께, 필요에 따라 에폭시 수지 등의 다른 다관능성 화합물을 같이 포함시킬 수도 있다.
또한, 상기 접착제층 (3)은 그 용도에 따라 무기 충전제를 적절하게 배합할 수 있다. 무기 충전제의 배합은, 전도성의 부여나 열 전도성의 향상, 탄성률의 조절 등을 가능하게 한다. 상기 무기 충전제로서는, 예를 들면 실리카, 클레이, 석고, 탄산칼슘, 황산바륨, 산화알루미나, 산화베릴륨, 탄화규소, 질화규소 등의 세라믹류, 알루미늄, 구리, 은, 금, 니켈, 크롬, 납, 주석, 아연, 팔라듐, 땜납 등의 금속, 또는 합금류, 기타 카본 등을 포함하는 다양한 무기 분말을 들 수 있다. 이들은 단독으로 또는 2종 이상을 병용하여 사용할 수 있다. 이 중에서도 실리카, 특히 용융 실리카가 바람직하게 사용된다. 또한, 무기 충전제의 평균 입경은 0.1 내지 80 ㎛의 범위 내인 것이 바람직하다.
상기 무기 충전제의 배합량은 유기 수지 성분 100 중량부에 대하여 0 내지 80 중량부로 설정하는 것이 바람직하다. 특히 바람직하게는 0 내지 70 중량부이다.
또한, 상기 접착제층 (3)에는 상기 무기 충전제 이외에 필요에 따라 다른 첨가제를 적당히 배합할 수 있다. 다른 첨가제로서는, 예를 들면 난연제, 실란 커플링제 또는 이온 트랩제 등을 들 수 있다.
상기 난연제로서는, 예를 들면 삼산화안티몬, 오산화안티몬, 브롬화에폭시 수지 등을 들 수 있다. 이들은 단독으로, 또는 2종 이상을 병용하여 사용할 수 있다.
상기 실란 커플링제로서는, 예를 들면 β-(3,4-에폭시시클로헥실)부틸트리메톡시실란, γ-글리시독시프로필트리메톡시실란, γ-글리시독시프로필메틸디에톡시실란 등을 들 수 있다. 이들 화합물은 단독으로 또는 2종 이상을 병용하여 사용할 수 있다.
상기 이온 트랩제로서는, 예를 들면 히드로탈사이트류, 수산화비스무스 등을 들 수 있다. 이들은 단독으로, 또는 2종 이상을 병용하여 사용할 수 있다.
상기 기재 (1)은 접착 시트 (10), (11)의 강도 모체가 되는 것이다. 예를 들면, 저밀도 폴리에틸렌, 직쇄상 폴리에틸렌, 중밀도 폴리에틸렌, 고밀도 폴리에틸렌, 초저밀도 폴리에틸렌, 랜덤 공중합 폴리프로필렌, 블록 공중합 폴리프로필렌, 호모폴리프로필렌, 폴리부텐, 폴리메틸펜텐 등의 폴리올레핀, 에틸렌-아세트산비닐 공중합체, 이오노머 수지, 에틸렌-(메트)아크릴산 공중합체, 에틸렌-(메트)아크릴산에스테르(랜덤, 교대) 공중합체, 에틸렌-부텐 공중합체, 에틸렌-헥센 공중합체, 폴리우레탄, 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트 등의 폴리에스테르, 폴리카보네이트, 폴리이미드, 폴리에테르에테르케톤, 폴리이미드, 폴리에 테르이미드, 폴리아미드, 전체 방향족 폴리아미드, 폴리페닐술피드, 아라미드(종이), 유리, 유리 섬유, 불소 수지, 폴리염화비닐, 폴리염화비닐리덴, 셀룰로오스계 수지, 실리콘 수지, 금속(박), 종이 등을 들 수 있다.
또한 기재 (1)의 재료로서는, 상기 수지의 가교체 등의 중합체를 들 수 있다. 상기 플라스틱 필름은 무연신으로 이용할 수도 있고, 필요에 따라서 일축 또는 이축의 연신 처리를 실시한 것을 이용할 수도 있다. 연신 처리 등에 의해 열수축성을 부여한 수지 시트에 의하면, 다이싱 후에 그 기재 (1)을 열수축시킴으로써 점착제층 (2)와 접착제층 (3)과의 접착 면적을 저하시켜, 칩상 워크(chipped work)의 회수의 용이 화를 도모할 수 있다.
기재 (1)의 표면은 인접하는 층과의 밀착성, 유지성 등을 높이기 위해서 관용적인 표면 처리, 예를 들면, 크롬산 처리, 오존 노출, 화염 노출, 고압 전격 노출, 이온화 방사선 처리 등의 화학적 또는 물리적 처리, 하도제(下塗劑)(예를 들면, 후술하는 점착 물질)에 의한 코팅 처리를 실시할 수 있다.
상기 기재 (1)은 동종 또는 이종의 것을 적절히 선택하여 사용할 수가 있고, 필요에 따라서 여러 종류를 블렌드한 것을 사용할 수 있다. 또한, 지지 기재에는 대전 방지능을 부여하기 위해서, 상기 기재 (1) 상에 금속, 합금, 이들의 산화물 등을 포함하는 두께가 30 내지 500 Å 정도인 전도성 물질의 증착층을 설치할 수 있다. 지지 기재는 단층 또는 2종 이상의 복층일 수도 있다. 또한, 점착제층 (2)가 방사선 경화형의 경우에는 X선, 자외선, 전자선 등의 방사선을 적어도 일부 투과하는 것을 이용한다.
기재 (1)의 두께는 특별히 제한되지 않고 적절히 결정할 수 있지만, 일반적으로는 5 내지 200 ㎛ 정도이다.
점착제층 (2)의 형성에 이용하는 점착제로서는 특별히 제한되지 않고, 예를 들면, 아크릴계 점착제, 고무계 점착제 등의 일반적인 감압성 접착제를 사용할 수 있다. 상기 감압성 접착제로서는, 반도체 웨이퍼나 유리 등의 오염을 타는 전자 부품의 초순수(超純水)나 알코올 등의 유기 용제에 의한 청정 세정성 등 면에서, 아크릴계 중합체를 베이스 중합체로 하는 아크릴계 점착제가 바람직하다.
상기 아크릴계 중합체로서는, 예를 들면, (메트)아크릴산알킬에스테르(예를 들면, 메틸에스테르, 에틸에스테르, 프로필에스테르, 이소프로필에스테르, 부틸에스테르, 이소부틸에스테르, s-부틸에스테르, t-부틸에스테르, 펜틸에스테르, 이소펜틸에스테르, 헥실에스테르, 헵틸에스테르, 옥틸에스테르, 2-에틸헥실에스테르, 이소옥틸에스테르, 노닐에스테르, 데실에스테르, 이소데실에스테르, 운데실에스테르, 도데실에스테르, 트리데실에스테르, 테트라데실에스테르, 헥사데실에스테르, 옥타데실에스테르, 에이코실에스테르 등의 알킬기의 탄소수 1 내지 30, 특히 탄소수 4 내지 18의 직쇄상 또는 분지쇄상의 알킬에스테르 등) 및 (메트)아크릴산 시클로알킬에스테르(예를 들면, 시클로펜틸에스테르, 시클로헥실에스테르 등)의 1종 또는 2종 이상을 단량체 성분으로서 이용한 아크릴계 중합체 등을 들 수 있다. 또한, (메트)아크릴산에스테르란 아크릴산에스테르 및/또는 메타크릴산에스테르를 말하며, 본 발명의 (메트)란 전부 동일한 의미이다.
상기 아크릴계 중합체는 응집력, 내열성 등의 개질을 목적으로 하고, 필요에 따라, 상기 (메트)아크릴산알킬에스테르 또는 시클로알킬에스테르와 공중합 가능한 다른 단량체 성분에 대응하는 단위를 포함할 수도 있다. 이와 같은 단량체 성분으로서, 예를 들면, 아크릴산, 메타크릴산, 카르복시에틸(메트)아크릴레이트, 카르복시펜틸(메트)아크릴레이트, 이타콘산, 말레산, 푸마르산, 크로톤산 등의 카르복실기 함유 단량체; 말레산 무수물, 이타콘산 무수물 등의 산무수물 단량체; (메트)아크릴산 2-히드록시에틸, (메트)아크릴산 2-히드록시프로필, (메트)아크릴산 4-히드록시부틸, (메트)아크릴산 6-히드록시헥실, (메트)아크릴산 8-히드록시옥틸, (메트)아크릴산 10-히드록시데실, (메트)아크릴산 12-히드록시라우릴, (4-히드록시메틸시클로헥실)메틸(메트)아크릴레이트 등의 히드록실기 함유 단량체; 스티렌술폰산, 알릴술폰산, 2-(메트)아크릴아미드-2-메틸프로판술폰산, (메트)아크릴아미드프로판술폰산, 술포프로필(메트)아크릴레이트, (메트)아크릴로일옥시나프탈렌술폰산 등의 술폰산기 함유 단량체; 2-히드록시에틸아크릴로일포스페이트 등의 인산기 함유 단량체; 아크릴아미드, 아크릴로니트릴 등을 들 수 있다. 이들 공중합 가능한 단량체 성분은 1종 또는 2종 이상 사용할 수 있다. 이들 공중합 가능한 단량체의 사용량은 전체 단량체 성분의 40 중량％ 이하가 바람직하다.
또한, 상기 아크릴계 중합체는 이것을 가교시키기 위하여 다관능성 단량체 등도 필요에 따라서 공중합용 단량체 성분으로서 포함할 수 있다. 이와 같은 다관능성 단량체로서, 예를 들면, 헥산디올디(메트)아크릴레이트, (폴리)에틸렌글리콜디(메트)아크릴레이트, (폴리)프로필렌글리콜디(메트)아크릴레이트, 네오펜틸글리콜디(메트)아크릴레이트, 펜타에리트리톨디(메트)아크릴레이트, 트리메틸올프로판 트리(메트)아크릴레이트, 펜타에리트리톨트리(메트)아크릴레이트, 디펜타에리트리톨헥사(메트)아크릴레이트, 에폭시(메트)아크릴레이트, 폴리에스테르(메트)아크릴레이트, 우레탄(메트)아크릴레이트 등을 들 수 있다. 이들 다관능성 단량체도 1종 또는 2종 이상을 사용할 수 있다. 다관능성 단량체의 사용량은, 점착 특성 등의 면에서, 전체 단량체 성분의 30 중량％ 이하가 바람직하다.
상기 아크릴계 중합체는 단일 단량체 또는 2종 이상의 단량체 혼합물을 중합시킴으로써 얻어진다. 중합은 용액 중합, 유화 중합, 괴상 중합, 현탁 중합 등의 어느 방식으로 행할 수도 있다. 청정한 피착체에 대한 오염 방지 등의 면에서, 저분자량 물질의 함유량이 적은 것이 바람직하다. 이 점에서, 아크릴계 중합체의 수평균 분자량은 바람직하게는 30만 이상, 더욱 바람직하게는 40만 내지 300만 정도이다.
또한, 상기 점착제에는 베이스 중합체인 아크릴계 중합체 등의 수평균 분자량을 높이기 위해서 외부 가교제를 적절히 채용할 수도 있다. 외부 가교 방법의 구체적 수단으로서는 폴리이소시아네이트 화합물, 에폭시 화합물, 아지리딘 화합물, 멜라민계 가교제 등의 이른바 가교제를 첨가하여 반응시키는 방법을 들 수 있다. 외부 가교제를 사용하는 경우 그 사용량은 가교하여야 할 베이스 중합체와의 균형(balance)에 의해, 또한, 점착제로서의 사용 용도에 따라서 적절하게 결정된다. 일반적으로는, 상기 베이스 중합체 100 중량부에 대하여, 5 중량부 정도 이하, 또한 0.1 내지 5 중량부 배합하는 것이 바람직하다. 또한, 점착제에는, 필요에 따라, 상기 성분 외에 종래 공지된 각종 점착 부여제, 노화 방지제 등의 첨가제 를 이용할 수도 있다.
점착제층 (2)는 방사선 경화형 점착제를 포함하여 구성할 수도 있다. 방사선 경화형 점착제는 자외선 등의 방사선 조사에 의해 가교도를 증대시켜 그 점착력을 용이하게 저하시킨다. 따라서, 점착제층 (2)에 방사선을 조사함으로써 상기 점착제층 (2)를 경화시키고, 이에 따라 다이싱에 의해 형성된 칩상의 스페이서의 픽업을 용이하게 할 수 있다. 또한, 접착제층 (3) 및 스페이서층 (4)가 점착제층 (2) 상의 소정의 영역 위에만 형성되어 있는 경우에는, 해당 영역에만 방사선을 조사함으로써 다른 영역과의 점착력의 차를 형성할 수 있다.
점착제층 (2)에 대한 부분적인 방사선 조사는 상기 영역 이외의 영역에 대응하는 패턴을 형성한 포토마스크를 통해 조사함으로써 가능하다. 또한, 지점(spot)별로 자외선을 조사하여 경화시키는 방법 등을 들 수 있다. 방사선 경화형의 점착제층 (2)의 형성은, 세퍼레이터상에 설치한 것을 기재 (1) 상에 전사함으로써 행할 수 있다. 부분적인 방사선 경화는 세퍼레이터 상에 설치한 방사선 경화형 점착제층 (2)에 행할 수도 있다.
또한, 방사선 조사 시에 산소에 의한 경화 저해가 발생하는 경우에는, 방사선 경화형 점착제층 (2)의 표면으로부터 산소(공기)를 차단하는 것이 바람직하다. 그 방법으로서는, 예를 들면 상기 점착제층 (2)의 표면을 세퍼레이터로 피복하는 방법이나, 질소 가스 분위기 속에서 자외선 등의 방사선의 조사를 행하는 방법 등을 들 수 있다.
전술한 바와 같이, 도 1의 (a)에 나타내는 접착 시트 (10)의 점착제층 (2)에 있어서, 미경화의 방사선 경화형 점착제에 의해 형성되는 상기 부분은 접착제층 (3)과 점착하여, 다이싱할 때의 유지력을 확보할 수 있다. 이와 같이 방사선 경화형 점착제는, 칩상의 스페이서를 기판 등의 피착체에 고착하기 위한 접착제층 (3)을 접착·박리의 균형이 좋게 지지할 수 있다.
방사선 경화형 점착제는 탄소-탄소 이중 결합 등의 방사선 경화성의 관능기를 갖고, 또한 점착성을 나타내는 것을 특별한 제한없이 사용할 수 있다. 방사선 경화형 점착제로서는, 예를 들면, 상기 아크릴계 점착제, 고무계 점착제 등의 일반적인 감압성 접착제에, 방사선 경화성의 단량체 성분이나 올리고머 성분을 배합한 첨가형의 방사선 경화형 점착제를 예시할 수 있다.
배합하는 방사선 경화성의 단량체 성분으로서는, 예를 들면, 우레탄올리고머, 우레탄(메트)아크릴레이트, 트리메틸올프로판트리(메트)아크릴레이트, 테트라메틸올메탄테트라(메트)아크릴레이트, 펜타에리트리톨트리(메트)아크릴레이트, 펜타에리트리톨테트라(메트)아크릴레이트, 디펜타에리트리톨모노히드록시펜타(메트)아크릴레이트, 디펜타에리트리톨헥사(메트)아크릴레이트, 1,4-부탄디올디(메트)아크릴레이트 등을 들 수 있다. 또 방사선 경화성의 올리고머 성분은 우레탄계, 폴리에테르계, 폴리에스테르계, 폴리카보네이트계, 폴리부타디엔계 등 다양한 올리고머를 들 수 있고, 그 분자량이 100 내지 30000 정도 범위의 것이 적당하다. 방사선 경화성의 단량체 성분이나 올리고머 성분의 배합량은 상기 점착제층의 종류에 따라, 점착제층의 점착력을 저하시킬 수 있는 양을 적절하게 결정할 수 있다. 일반적으로는, 점착제를 구성하는 아크릴계 중합체 등의 베이스 중합체 100 중량부에 대하여, 예를 들면 5 내지 500 중량부, 바람직하게는 40 내지 150 중량부 정도이다.
또한, 방사선 경화형 점착제로서는, 상기 설명한 첨가형의 방사선 경화형 점착제 외에, 베이스 중합체로서, 탄소-탄소 이중 결합을 중합체 측쇄 또는 주쇄중 또는 주쇄 말단에 갖는 것을 이용한 내재형의 방사선 경화형 점착제를 들 수 있다. 내재형의 방사선 경화형 점착제는 저분자 성분인 올리고머 성분 등을 함유할 필요가 없고, 또는 대부분은 포함하지 않기 때문에, 경시적으로 올리고머 성분 등이 점착제 내를 이동하지 않고, 안정적인 층 구조의 점착제층을 형성할 수가 있기 때문에 바람직하다.
상기 탄소-탄소 이중 결합을 갖는 베이스 중합체는 탄소-탄소 이중 결합을 갖고, 또한 점착성을 갖는 것을 특별히 제한없이 사용할 수 있다. 이와 같은 베이스 중합체로서는 아크릴계 중합체를 기본 골격으로 하는 것이 바람직하다. 아크릴계 중합체의 기본 골격으로서는 상기 예시한 아크릴계 중합체를 들 수 있다.
상기 아크릴계 중합체에 대한 탄소-탄소 이중 결합의 도입법은 특별히 제한되지 않고 다양한 방법을 채용할 수 있지만, 탄소-탄소 이중 결합은 중합체 측쇄에 도입하는 것이 분자 설계가 용이하다. 예를 들면, 미리, 아크릴계 중합체에 관능기를 갖는 단량체를 공중합한 후, 이 관능기와 반응할 수 있는 관능기 및 탄소-탄소 이중 결합을 갖는 화합물을 탄소-탄소 이중 결합의 방사선 경화성을 유지한 채로 축합 또는 부가 반응시키는 방법을 들 수 있다.
이들 관능기 조합의 예로서는, 카르복실산기와 에폭시기, 카르복실산기와 아 지리딜기, 히드록실기와 이소시아네이트기 등을 들 수 있다. 이들 관능기의 조합 중에서도 반응 추적의 용이함 때문에, 히드록실기와 이소시아네이트기의 조합이 바람직하다. 또한, 이들 관능기의 조합에 따라, 상기 탄소-탄소 이중 결합을 갖는 아크릴계 중합체를 생성하는 조합이면, 관능기는 아크릴계 중합체와 상기 화합물 중의 어느 것이어도 되지만, 상기 바람직한 조합에서는 아크릴계 중합체가 히드록실기를 갖고, 상기 화합물이 이소시아네이트기를 갖는 경우가 바람직하다. 이 경우, 탄소-탄소 이중 결합을 갖는 이소시아네이트 화합물로서는, 예를 들면, 메타크릴로일이소시아네이트, 2-메타크릴로일옥시에틸이소시아네이트, m-이소프로페닐-α,α-디메틸벤질이소시아네이트 등을 들 수 있다. 또한, 아크릴계 중합체로서는, 상기 예시된 히드록시기 함유 단량체나 2-히드록시에틸비닐에테르, 4-히드록시부틸비닐에테르, 디에틸렌글리콜모노비닐에테르의 에테르계 화합물 등을 공중합한 것이 이용된다.
상기 내재형의 방사선 경화형 점착제는 상기 탄소-탄소 이중 결합을 갖는 베이스 중합체(특히 아크릴계 중합체)를 단독으로 사용할 수 있지만, 특성을 악화시키지 않을 정도로 상기 방사선 경화성의 단량체 성분이나 올리고머 성분을 배합할 수도 있다. 방사선 경화성의 올리고머 성분 등은 통상 베이스 중합체 100 중량부에 대하여 30 중량부의 범위 내이고, 바람직하게는 0 내지 10 중량부의 범위이다.
상기 방사선 경화형 점착제에는, 자외선 등에 의해 경화시키는 경우에는 광 중합 개시제를 함유시킨다. 광 중합 개시제로서는, 예를 들면, 4-(2-히드록시에톡시)페닐(2-히드록시-2-프로필)케톤, α-히드록시-α,α'-디메틸아세토페논, 2-메틸 -2-히드록시프로피오페논, 1-히드록시시클로헥실페닐케톤 등의 α-케톨계 화합물; 메톡시아세토페논, 2,2-디메톡시-2-페닐아세트페논, 2,2-디에톡시아세토페논, 2-메틸-1-[4-(메틸티오)-페닐]-2-모르폴리노프로판-1 등의 아세토페논계 화합물; 벤조인에틸에테르, 벤조인이소프로필에테르, 아니소인메틸에테르 등의 벤조인에테르계 화합물; 벤질디메틸케탈 등의 케탈계 화합물; 2-나프탈렌술포닐클로라이드 등의 방향족 술포닐클로라이드계 화합물; 1-페논-1,1-프로판디온-2-(o-에톡시카르보닐)옥심 등의 광활성 옥심계 화합물; 벤조페논, 벤조일벤조산, 3,3'-디메틸-4-메톡시벤조페논 등의 벤조페논계 화합물; 티오크산톤, 2-클로로티오크산톤, 2-메틸티오크산톤, 2,4-디메틸티오크산톤, 이소프로필티오크산톤, 2,4-디클로로티오크산톤, 2,4-디에틸티오크산톤, 2,4-디이소프로필티오크산톤 등의 티오크산톤계 화합물; 캄포퀴논; 할로겐화케톤; 아실포스피녹시드; 아실포스포네이트 등을 들 수 있다. 광 중합 개시제의 배합량은, 점착제를 구성하는 아크릴계 중합체 등의 베이스 중합체 100 중량부에 대하여, 예를 들면 0.05 내지 20 중량부 정도이다.
또한 방사선 경화형 점착제로서는, 예를 들면, 일본 특허 공개 (소)60-196956호 공보에 개시되어 있는, 불포화 결합을 2개 이상 갖는 부가 중합성 화합물, 에폭시기를 갖는 알콕시실란 등의 광 중합성 화합물과, 카르보닐 화합물, 유기 황 화합물, 과산화물, 아민, 오늄염계 화합물 등의 광 중합 개시제를 함유하는 고무계 점착제나 아크릴계 점착제 등을 들 수 있다.
상기 방사선 경화형의 점착제층 (2) 중에는, 필요에 따라서, 방사선 조사에 의해 착색되는 화합물을 함유시키는 것도 가능하다. 방사선 조사에 의해 착색되는 화합물을 점착제층 (2)에 포함하게 함으로써 방사선 조사된 부분만을 착색할 수 있다. 이에 따라, 점착제층 (2)에 방사선이 조사되었는지 여부를 육안에 의해 즉시 판명할 수 있어, 접착제층 (3) 및 스페이서층 (4)의 접착 부분을 인식하기 쉽게 한다. 그 결과, 기재 (1) 및 점착제층 (2)와, 접착제층 (3) 및 스페이서층 (4)의 접합을 용이하게 한다. 또한 광 센서 등에 의해서 반도체 소자를 검출할 때에, 그 검출 정밀도가 높아져, 칩상의 스페이서의 픽업 시에 오동작이 생기는 경우가 없다.
방사선 조사에 의해 착색되는 화합물은 방사선 조사 이전에는 무색 또는 담색이지만, 방사선 조사에 의해 유색이 되는 화합물이다. 이러한 화합물의 바람직한 구체예로서는 로이코 염료(leucodye)를 들 수 있다. 로이코 염료로서는, 관용적인 트리페닐 메탄계, 플루오란계, 페노티아진계, 오라민계, 스피로피란계의 것이 바람직하게 이용된다. 구체적으로는 3-[N-(p-톨릴아미노)]-7-아닐리노플루오란, 3-[N-(p-톨릴)-N-메틸아미노]-7-아닐리노플루오란, 3-[N-(p-톨릴)-N-에틸아미노]-7-아닐리노플루오란, 3-디에틸아미노-6-메틸-7-아닐리노플루오란, 크리스탈바이올렛락톤, 4,4',4"-트리스디메틸아미노트리페닐메탄올, 4,4',4"-트리스디메틸아미노트리페닐 메탄 등을 들 수 있다.
이들 로이코 염료와 동시에 바람직하게 이용되는 현색제로서는, 종래부터 이용되고 있는 페놀포르말린 수지의 초기 중합체, 방향족 카르복실산 유도체, 활성 백토 등의 전자 수용체를 들 수 있고, 또한, 색조를 변화시키는 경우에는 다양한 공지된 발색제를 조합하여 이용할 수도 있다.
이와 같은 방사선 조사에 의해서 착색되는 화합물은, 일단 유기 용매 등에 용해된 후에 방사선 경화형 접착제 중에 포함되게 할 수도 있고, 또한 미분말형으로 하여 상기 점착제 중에 포함되게 할 수도 있다. 이 화합물의 사용 비율은 점착제층 (2) 중에 10 중량％ 이하, 바람직하게는 0.01 내지 10 중량％, 더욱 바람직하게는 0.5 내지 5 중량％인 것이 바람직하다. 상기 화합물의 비율이 10 중량％를 초과하면, 점착제층 (2)에 조사되는 방사선이 화합물에 너무 흡수되어 버리기 때문에, 점착제층 (2)의 조사 부분의 경화가 불충분해져서, 충분히 점착력이 저하되지 않는 경우가 있다. 한편, 충분히 착색시키기 위해서는 상기 화합물의 비율을 0.01 중량％ 이상으로 하는 것이 바람직하다.
점착제층 (2)의 두께는 특별히 한정되지 않지만, 칩 절단면의 흠결 방지나 접착층의 고정 유지의 양립성 등의 점에서는 1 내지 50 ㎛ 정도인 것이 바람직하다. 바람직하게는 2 내지 30 ㎛, 보다 더는 5 내지 25 ㎛가 바람직하다.
다음으로, 본 실시 형태1에 따른 반도체 장치의 제조 방법에 관해서, 도 2 및 도 3을 참조하면서 설명한다. 도 2는 본 실시 형태에 따른 반도체 장치의 제조 방법을 설명하기 위한 공정도이다. 도 3은 본 실시 형태에 따른 반도체 장치의 제조 방법에 의해 얻어진 반도체 장치의 개략을 도시하는 단면도이다.
우선, 지지 기재 (31) 상에 점착제층 (32)이 적층된 구성의 다이싱 테이프 (33)을 준비한다. 다음으로, 이 다이싱 테이프 (33) 상에 접착층을 포함하는 다이본드층 (21)을 적층한다(도 2의 (a)). 또한, 다이본드층 (21) 상에 반도체 웨이퍼 (22)를 접합시킨다. 계속해서, 이 반도체 웨이퍼 (22)를 소정의 크기가 되도록 다 이싱하여 반도체칩 (23)을 형성한다. 계속해서, 다이싱 테이프 (33)로부터 다이본드층 (21)과 함께 반도체칩 (23)을 박리한다. 이에 따라, 다이본드층 (21)을 구비한 반도체칩 (23)을 얻는다.
한편, 도 1의 (a)에 나타내는 접착 시트 (10)를 준비하고, 이 접착 시트 (10)에서의 스페이서층 (4)을 다이싱하여 칩상의 스페이서 (14)를 형성한다. 이 때, 스페이서 (14)의 크기는, 상기 스페이서 (14)를 상기 반도체칩 (23) 상에 적층한 경우에, 상기 반도체칩 (23)의 전극 패드부(도시하지 않음)가 덮어지지 않을 정도로 한다. 또한, 다이싱은 스페이서층 (4)의 형성면측에서 행하는 것이 바람직하다. 본 공정에서 이용하는 다이싱 장치로서는 특별히 한정되지 않으며, 종래 공지된 것을 적용할 수 있다.
또한, 도 1의 (c)에 나타내는 접착 시트 (12)를 이용하는 경우에는, 다이싱 전에 상기 접착 시트 (12)와 다이싱 시트를 접합시켜 두는 것이 바람직하다. 다이싱 시트로서는 종래 공지된 것을 사용할 수 있고, 구체적으로는, 예를 들면 기재 (1) 상에 점착제층 (2)가 적층된 것을 들 수 있다. 접합은 접착 시트 (12)에서의 접착제층 (3)을 접합면으로 하여 행한다. 접합 조건은 반도체 웨이퍼를 다이싱시트와 접합시킬 때의 조건과 동일하게 설정할 수 있다.
다음으로, 스페이서 (14)를 픽업하여, 접착제층 (3)과 함께, 점착제층 (2)으로부터 박리한다. 픽업의 방법으로서는 특별히 한정되지 않으며, 종래 공지된 여러가지 방법 및 장치를 적용할 수 있다. 예를 들면, 개개의 스페이서 (14)를 기재 (1)측(하방측)으로부터 니들에 의해서 밀어올리고, 밀어올려진 스페이서 (14)를 픽 업 장치에 의해서 픽업하는 방법 등을 들 수 있다. 픽업 조건은 반도체칩을 픽업할 때의 조건과 동일하게 설정할 수 있다.
다음으로, 상기 반도체칩 (23)을 와이어본드면이 상측이 되도록, 기판 등의 피착체 (34) 상에 다이본드층 (21)을 개재하여 가접착한다. 계속해서, 반도체칩 (23) 상에 접착제층 (3)을 개재하여 스페이서 (14)를 가접착한다. 또한, 스페이서 (14) 상에 다이본드층 (21)을 개재하여 다른 반도체칩 (23)을 가접착한다.
상기 피착체 (34)로서는 기판 또는 리드 프레임 등을 들 수 있다. 또한, 상기 기판으로서는 종래 공지된 것을 사용할 수 있다. 또한, 상기 리드 프레임으로서는, Cu 리드 프레임, 42 합금 리드 프레임 등의 금속 리드 프레임이나 유리 에폭시, BT(비스말레이미드-트리아진), 폴리이미드 등을 포함하는 유기 기판을 사용할 수 있다. 단, 본 발명은 이것에 한정되는 것이 아니고, 반도체 소자를 실장하고, 반도체 소자와 전기적으로 접속하여 사용 가능한 회로 기판도 포함된다.
상기 접착제층 (3)으로서는, 가고착 시의 전단 접착력이, 예를 들면 반도체칩 (23)에 대하여 0.2 MPa 이상인 것이 바람직하고, 0.2 내지 10 MPa인 것이 보다 바람직하다. 접착제층 (3)의 전단 접착력은 적어도 0.2 MPa 이상이기 때문에, 가열 공정을 거치지 않고 와이어본딩 공정을 행하여도, 상기 공정에 있어서의 초음파 진동이나 가열에 의해 접착제층 (3)과 스페이서 (14) 및 반도체칩 (23) 등과의 접착면에서 미끄러짐 변형이 생기지 않는다. 즉, 와이어본딩 시의 초음파 진동에 의해 스페이서 (14) 및 반도체칩 (23)이 움직이지 않고, 이에 따라, 와이어본딩의 성공율이 저하되는 것을 방지할 수 있다.
다음으로, 와이어본딩 공정을 행한다. 이에 따라, 반도체칩 (23)에서의 전극 패드(도시하지 않음)와 피착체 (34)에서의 내부 접속용 랜드를 본딩 와이어 (16)으로 전기적으로 접속한다(도 3 참조). 상기 본딩 와이어 (16)으로서는, 예를 들면 금선, 알루미늄선 또는 구리선 등이 이용된다. 와이어본딩을 행할 때의 온도는 80 내지 250℃, 바람직하게는 80 내지 220℃의 범위 내에서 행해진다. 또한, 그 가열 시간은 수초 내지 수분간 행해진다. 결선은, 상기 온도 범위 내가 되도록 가열된 상태로, 초음파에 의한 진동 에너지와 인가 가압에 의한 압착 에너지의 병용에 의해 행해진다. 또한, 본 공정은 상측의 반도체칩 (23)이 가접착되기 전에 행할 수도 있다.
본 공정은 다이본드층 (21) 및 접착제층 (3)에 의한 접착을 행하지 않고 실행된다. 또한, 본 공정의 과정에서 다이본드층 (21) 및 접착제층 (3)에 의해 반도체칩 (23), 스페이서 (14) 및 피착체 (34)가 접착되지 않는다. 여기서, 접착제층 (3)의 전단 접착력은 80 내지 250℃의 온도 범위 내이어도 0.2 MPa 이상일 필요가 있다. 상기 온도 범위 내에서 전단 접착력이 0.2 MPa 미만이면 와이어본딩 시의 초음파 진동에 의해 반도체 소자가 움직여, 와이어본딩을 행할 수 없어, 수율이 저하되기 때문이다.
다음으로, 밀봉 수지에 의해 반도체 소자를 밀봉하는 밀봉 공정을 행한다. 이에 따라, 밀봉 수지를 경화시킴과 함께, 접착제층 (3) 및 다이본드층 (21)에 의해 피착체 (34)와 반도체칩 (23) 사이, 및 반도체칩 (23)과 스페이서 (14) 사이를 고착시킨다. 본 공정은 밀봉 수지를 금형으로 성형함으로써 행한다. 밀봉 수지로 서는 예를 들면 에폭시계의 수지를 사용한다. 수지 밀봉 시의 가열 온도는, 통상175℃에서 60 내지 90초간 행해지지만, 본 발명은 이것에 한정되지 않고, 예를 들면 165 내지 185℃에서 수분간 경화할 수 있다. 본 발명에 있어서는, 후술하는 후경화 공정이 행해지지 않는 경우에도, 본 공정에 있어서 스페이서 (14)에 의한 고착이 가능하고, 제조 공정수의 감소 및 반도체 장치 제조 기간의 단축에 기여할 수 있다.
밀봉 공정 후에, 후경화 공정을 행할 수도 있다. 이에 따라, 밀봉 공정에서 불충분하게 경화된 밀봉 수지를 완전히 경화시킬 수 있다. 또한, 밀봉 공정에서 접착제층 (3)에 의해 고착이 이루어지지 않은 경우에도, 본 공정에서 밀봉 수지의 경화와 함께 접착제층 (3)에 의한 고착이 가능해진다. 본 공정에서의 가열 온도는 밀봉 수지의 종류에 따라 다르지만, 예를 들면 165 내지 185℃의 범위 내이고, 가열 시간은 0.5 내지 8시간 정도이다. 이상의 제조 공정을 행함으로써, 본 실시 형태에 따른 반도체 장치를 얻을 수 있다.
(실시 형태2)
본 실시 형태2에 따른 반도체 장치의 제조 방법에 관해서 도 4 및 도 5를 참조하면서 설명한다. 도 4는 본 실시 형태에서 사용하는 접착 시트의 다이싱 공정을 설명하기 위한 공정도이다. 도 5는 본 실시 형태에 따른 반도체 장치의 제조 방법에 의해 얻어진 반도체 장치의 개략을 도시하는 단면도이다.
본 실시 형태에 따른 접착 시트는, 상기 실시 형태1에 따른 접착 시트와 비교하여, 스페이서층 (4) 상에도 다른 접착제층 (5)가 적층되어 있는 접착 시트 (11)을 이용하는 점이 다르다(도 1의 (b) 참조).
접착 시트 (11)로부터 칩상의 스페이서 (15)를 제조하는 방법은, 실시 형태 1과 같이 다이싱에 의해 행해진다. 이때, 스페이서 (15)의 크기는 실시 형태1에서의 스페이서 (14)와 동일하게, 반도체칩 (23)의 전극 패드부가 덮어지지 않을 정도로 한다. 기재 (1)로부터 스페이서 (15)를 픽업하는 방법, 및 반도체칩 (23) 상에 고정하는 방법은 상기 실시 형태1의 경우와 동일하다.
또한, 실시 형태 1과 동일하게 하여, 와이어본딩 공정, 밀봉 공정, 후경화 공정으로 행함으로써, 도 5에 나타내는 반도체 장치를 얻을 수 있다.
(기타 사항)
상기 피착체 상에 반도체칩을 3차원 실장하는 경우, 반도체칩의 회로가 형성되는 면측에는 버퍼 코팅막이 형성되어 있다. 상기 버퍼 코팅막으로서는 예를 들면 질화규소막이나 폴리이미드 수지 등의 내열 수지를 포함하는 것을 들 수 있다.
또한, 반도체칩의 3차원 실장 시에, 각 단에서 사용되는 접착제층은 동일 조성을 포함하는 것에 한정되는 것이 아니고, 제조 조건이나 용도 등에 따라서 적절하게 변경 가능하다.
또한, 상기 실시 형태에서 기술한 적층 방법은 예시적으로 기술한 것으로서, 필요에 따라서 적절하게 변경이 가능하다.
또한, 상기 실시 형태에서는, 적층체에 복수의 반도체칩을 적층시킨 후에, 일괄적으로 와이어본딩 공정을 행하는 양태에 관해서 기술했지만, 본 발명은 이것에 한정되는 것은 아니다. 예를 들면, 반도체칩을 피착체 상에 적층할 때마다 와 이어본딩 공정을 행하는 것도 가능하다.
이하에, 본 발명의 바람직한 실시예를 예시적으로 자세히 설명한다. 단, 본 실시예에 기재되어 있는 재료나 배합량 등은, 특별히 한정적인 기재가 없는 한, 본 발명의 범위를 이들에만 한정하는 취지의 것이 아니고, 단순한 설명예에 불과하다. 또한, 이하에 있어서, 부(部)라고 되어 있는 것은 중량부를 의미한다.
(실시예 1)
[금속박 부착 접착 시트의 제조]
아크릴산에틸-메틸메타크릴레이트를 주성분으로 하는 아크릴산에스테르계 중합체(네가미 고교(주) 제조, 상품명; 파라클론 W-197CM) 100부에 대하여, 다관능 이소시아네이트계 가교제 3부, 에폭시 수지(재팬 에폭시 레진(주) 제조, 상품명; 에피코트 1004) 23부, 페놀 수지(미쓰이 가가꾸(주) 제조, 상품명; 미렉스 XLC-LL) 6부가 되도록 이들을 메틸에틸케톤에 용해시켜서, 농도 20 중량％의 접착제 조성물의 용액을 제조하였다.
이 접착제 조성물의 용액을 금속박으로서의 압연 강박(두께 50 ㎛) 상에 도포하였다. 또한, 120℃에서 3분간 건조시킴으로써, 접착제층의 두께가 25 ㎛가 되는 금속박 부착 접착 시트(총두께 75 ㎛)를 제조하였다.
[방사선 경화형 아크릴계 점착제의 제조]
아크릴산부틸 70부, 아크릴산에틸 30부 및 아크릴산 5부를 아세트산에틸 중에서 통상적인 방법에 의해 공중합시켜, 중량 평균 분자량 80만, 농도 30 중량％의 아크릴계 중합체의 용액을 얻었다. 상기 아크릴계 중합체의 용액에 광 중합성 화합물로서 디펜타에리트리톨모노히드록시펜타아크릴레이트 20부 및 광 중합 개시제로서 α-히드록시시클로헥실페닐케톤 1부를 배합하였다. 이들을 톨루엔에 균일하게 용해시켜서, 농도 25 중량％의 방사선 경화형 아크릴계 점착제의 용액을 제조하였다.
[스페이서용 접착 시트의 제조]
두께가 60 ㎛인 폴리에틸렌 필름을 포함하는 지지 기재 상에, 상기 방사선 경화형 아크릴계 점착제 용액을 도포하였다. 또한, 120℃에서 3분간 건조시켜서 두께가 20 ㎛인 점착제층을 형성하였다. 이하, 이것을 점착 필름이라고 한다. 이어서, 점착 필름의 점착제층 상에 금속박 부착 접착 시트를 접착하는 부분에만 자외선을 500 ml/㎠(자외선 조사 적산 광량) 조사하여, 금속박 부착 접착 시트의 접착 대응 부분이 방사선 경화된 점착제층을 갖는 필름을 얻었다. 또한, 자외선 조사에는, 닛토 세이끼(주) 제조의 자외선(UV) 조사 장치(상품명; 네룸(NELUM)-110)를 이용하였다.
이어서, 점착 필름의 점착제층측과, 금속박 부착 접착 시트의 접착제층측이 접합면이 되도록 양자를 접합시켜서, 실시예 1에 따른 스페이서용 접착 시트를 제조하였다.
(실시예 2)
본 실시예 2에 있어서는, 상기 실시예 1에서 사용된 아크릴산에스테르계 중합체에 대신에, 부틸아크릴레이트를 주성분으로 한 중합체(네가미 고교(주) 제조, 파라클론 SN-710)를 사용한 것 이외에는, 상기 실시예 1과 동일하게 하여, 본 실시예 2에 따른 금속박 부착 접착 시트(접착제층의 두께 25 ㎛, 금속박 부착 접착 시트의 두께 75 ㎛)를 제조하여 본 실시예 2에 따른 스페이서용 접착 시트를 제조하였다.
(실시예 3)
본 실시예 3에 있어서는, 상기 실시예 1에서 사용된 압연 강박에 대신에, 스테인레스 강박을 사용한 것 이외에는, 상기 실시예 1과 동일하게 하여, 본 실시예 3에 따른 금속박 부착 접착 시트(접착제층의 두께 25 ㎛, 금속박 부착 접착 시트의 두께 75 ㎛)를 제조하여, 본 실시예 3에 따른 스페이서용 접착 시트를 제조하였다.
(실시예 4)
본 실시예 4에 있어서는, 상기 실시예 3에서 사용된 스테인레스 강박의 두께를 50 ㎛에서 25 ㎛로 변경하고, 금속박 부착 접착 시트의 두께를 50 ㎛로 한 것 이외에는, 상기 실시예 3과 동일하게 하여, 본 실시예 4에 따른 스페이서용 접착 시트를 제조하였다.
(비교예 1)
본 비교예 1에 있어서는, 상기 실시예 1에서 사용한 압연 강박 대신에 박리시트를 사용한 것 이외에는, 상기 실시예 1과 동일하게 하여, 본 비교예 1에 따른 스페이서용 접착 시트를 제조하였다.
(비교예 2)
본 비교예 2에 있어서는, 상기 실시예 2에서 사용한 아크릴산에스테르계 중 합체 대신에, 부틸아크릴레이트를 주성분으로 한 중합체(네가미 고교(주) 제조, 하프클론 SN-710)를 사용하였다. 또한, 상기 비교예 1과 동일하게 하여, 본 비교예 2에 따른 스페이서용 접착 시트를 제조하였다.
(다이싱)
상기 실시예 1 내지 4 및 비교예 1, 2에서 제조한 각 스페이서용 접착 시트의 다이싱은 디스코사 제조 다이서 DFD651을 사용하여 행하였다. 이 때, 다이싱은 10 mm×10 mm 크기의 칩상의 스페이서가 얻어지도록 행하였다. 다이싱 시에, 특히 치핑 등의 문제없이 모든 샘플에 관해서 다이싱을 행할 수 있었다. 다이싱 조건은 하기와 같았다.
[다이싱 조건]
다이싱 장치: 디스코사 제조 다이서 DFD651
다이싱 속도: 50 mm/초
다이싱 블레이드: 디스코사 제조 205O-SE27HECC
다이싱 블레이드 회전수: 40000 rpm
접착 시트 절입 깊이: 85 ㎛
칩상 스페이서의 크기: 10 mm×10mm
(픽업)
상기 다이싱 후의 스페이서용 접착 시트에 대해서 픽업을 행하여, 20개의 칩상의 스페이서를 제조하였다. 픽업에는, 반도체칩의 픽업 시에 사용하는 (주)신가와 제조의 다이본더 SPA300을 사용하였다. 또한, 픽업 조건은 하기와 같다. 또 한, 본 공정에서는 픽업의 성공률도 산출하였다. 그 결과를, 하기 표 1에 나타내었다.
[픽업 조건]
픽업 장치: (주)신가와 제조의 다이본더 SPA300
니들 수: 5 내지 9개
밀어올림 양: 300 ㎛
밀어올림 속도: 80 mm/초
떨어뜨림 양: 3 mm
떨어뜨림 후의 가열: 없음
(결과)
하기 표 1에 나타낸 바와 같이, 실시예 1 내지 4에 따른 스페이서용 접착 시트에서는 모두 픽업의 성공율이 100％인 데 비하여, 비교예 1, 2에 따른 스페이서용 접착 시트에 있어서는 모두 픽업의 성공율이 0％였다. 이로부터, 비교예 1, 2의 스페이서용 접착 시트에서는, 종래의 픽업 장치에 의한 픽업이 불가능한 데 비하여, 실시예 1 내지 4의 스페이서용 접착 시트에서는, 이들에 적합한 신규 픽업 장치를 필요로 하지 않고, 종래의 픽업 장치로도 수율이 양호하게 픽업을 행할 수 있는 것을 확인할 수 있었다.
Figure 112008064701998-PCT00001

Claims (18)

  1. 스페이서용 접착 시트를 이용한 반도체 장치의 제조 방법이며,
    상기 스페이서용 접착 시트로서, 적어도 한쪽면에 접착제층을 구비한 스페이서층을 갖는 것을 준비하고,
    상기 스페이서용 접착 시트를, 상기 접착제층을 접합면으로 하여 다이싱(dicing) 시트에 접합시키는 공정과,
    상기 스페이서용 접착 시트를 다이싱하여 상기 접착제층을 구비한 칩상의 스페이서를 형성하는 공정과,
    상기 스페이서를 상기 접착제층과 함께 상기 다이싱 시트로부터 박리하는 공정과,
    상기 스페이서를 상기 접착제층을 통해 피착체에 고정하는 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서, 상기 스페이서용 접착 시트로서 상기 스페이서층이 금속층인 것을 사용하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 제1항에 있어서, 상기 피착체가 기판, 리드 프레임 또는 다른 반도체 소자인 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제1항에 있어서, 상기 접착제층이 열 가소성 수지를 포함하여 구성되는 것임을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제4항에 있어서, 상기 열 가소성 수지로서 아크릴 수지를 사용하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제1항에 있어서, 상기 접착제층이 열 경화성 수지 및 열 가소성 수지를 포함하여 구성되는 것임을 특징으로 하는 반도체 장치의 제조 방법.
  7. 제6항에 있어서, 상기 열 가소성 수지로서 아크릴 수지를 사용하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 제1항에 기재된 반도체 장치의 제조 방법에서 사용되는 스페이서용 접착 시트.
  9. 제1항에 기재된 반도체 장치의 제조 방법에 의해 얻어지는 것임을 특징으로 하는 반도체 장치.
  10. 스페이서용 접착 시트를 이용한 반도체 장치의 제조 방법이며,
    상기 스페이서용 접착 시트로서, 기재 상에 점착제층, 접착제층 및 스페이서 층이 순차 적층된 것을 준비하고,
    상기 스페이서용 접착 시트를 다이싱하여 상기 접착제층을 구비한 칩상의 스페이서를 형성하는 공정과,
    상기 스페이서를 상기 접착제층과 함께 상기 점착제층으로부터 박리하는 공정과,
    상기 스페이서를 상기 접착제층을 통해 피착체에 고정하는 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
  11. 제10항에 있어서, 상기 스페이서용 접착 시트로서 상기 스페이서층이 금속층인 것을 사용하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  12. 제10항에 있어서, 상기 피착체가 기판, 리드 프레임 또는 다른 반도체 소자인 것을 특징으로 하는 반도체 장치의 제조 방법.
  13. 제10항에 있어서, 상기 접착제층이 열 가소성 수지를 포함하여 구성되는 것임을 특징으로 하는 반도체 장치의 제조 방법.
  14. 제13항에 있어서, 상기 열 가소성 수지로서 아크릴 수지를 사용하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  15. 제10항에 있어서, 상기 접착제층이 열 경화성 수지 및 열 가소성 수지를 포함하여 구성되는 것임을 특징으로 하는 반도체 장치의 제조 방법.
  16. 제15항에 있어서, 상기 열 가소성 수지로서 아크릴 수지를 사용하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  17. 제10항에 기재된 반도체 장치의 제조 방법에서 사용되는 스페이서용 접착 시트.
  18. 제10항에 기재된 반도체 장치의 제조 방법에 의해 얻어진 것임을 특징으로 하는 반도체 장치.
KR1020087022345A 2006-02-16 2007-02-15 반도체 장치의 제조 방법 KR20080095283A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006039681A JP4954569B2 (ja) 2006-02-16 2006-02-16 半導体装置の製造方法
JPJP-P-2006-00039681 2006-02-16

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020107004295A Division KR20100028133A (ko) 2006-02-16 2007-02-15 반도체 장치의 제조 방법

Publications (1)

Publication Number Publication Date
KR20080095283A true KR20080095283A (ko) 2008-10-28

Family

ID=38371595

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020107004295A KR20100028133A (ko) 2006-02-16 2007-02-15 반도체 장치의 제조 방법
KR1020087022345A KR20080095283A (ko) 2006-02-16 2007-02-15 반도체 장치의 제조 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020107004295A KR20100028133A (ko) 2006-02-16 2007-02-15 반도체 장치의 제조 방법

Country Status (6)

Country Link
US (1) US20100219507A1 (ko)
JP (1) JP4954569B2 (ko)
KR (2) KR20100028133A (ko)
CN (1) CN101385135B (ko)
TW (1) TWI396243B (ko)
WO (1) WO2007094418A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010147363A3 (ko) * 2009-06-15 2011-03-03 (주)Lg화학 웨이퍼 가공용 시트
KR101311661B1 (ko) * 2010-03-31 2013-09-25 린텍 코포레이션 칩용 수지막 형성용 시트 및 반도체칩의 제조 방법

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4975564B2 (ja) * 2007-08-31 2012-07-11 日東電工株式会社 半導体装置製造用の接着シート、及びそれを用いた半導体装置の製造方法
JP5885325B2 (ja) * 2009-05-29 2016-03-15 日東電工株式会社 ダイシングテープ一体型半導体裏面用フィルム
CN105047597B (zh) * 2009-06-15 2018-04-03 日东电工株式会社 半导体背面用切割带集成膜
CN101924055A (zh) * 2009-06-15 2010-12-22 日东电工株式会社 半导体背面用切割带集成膜
JP5143196B2 (ja) * 2009-09-28 2013-02-13 日東電工株式会社 半導体装置用フィルム
DE102009046263A1 (de) * 2009-10-30 2011-05-12 Tesa Se Verfahren zum Verkleben von hitzeaktiviert verklebbaren dünnen Flächenelementen
JP5048815B2 (ja) * 2010-07-20 2012-10-17 日東電工株式会社 フリップチップ型半導体裏面用フィルム、及び、ダイシングテープ一体型半導体裏面用フィルム
JP5641641B2 (ja) * 2010-07-29 2014-12-17 日東電工株式会社 ダイシングテープ一体型半導体裏面用フィルム及び半導体装置の製造方法
JP2012033637A (ja) 2010-07-29 2012-02-16 Nitto Denko Corp ダイシングテープ一体型半導体裏面用フィルム及び半導体装置の製造方法
WO2012111964A2 (ko) * 2011-02-14 2012-08-23 주식회사 엘지화학 무용제형 조성물 및 그의 제조방법
JP5036887B1 (ja) * 2011-03-11 2012-09-26 日東電工株式会社 保護フィルム付きダイシングフィルム
CN102842512A (zh) * 2011-06-22 2012-12-26 日东电工株式会社 半导体装置的制造方法
CN104169383B (zh) * 2012-03-08 2016-11-09 日立化成株式会社 粘接片材及半导体装置的制造方法
KR102240965B1 (ko) * 2013-11-13 2021-04-15 세키스이가가쿠 고교가부시키가이샤 액정 표시 소자용 시일제, 상하 도통 재료, 및 액정 표시 소자
JP6429824B2 (ja) * 2016-03-31 2018-11-28 古河電気工業株式会社 電子デバイスパッケージ用テープ
JP6310492B2 (ja) * 2016-03-31 2018-04-11 古河電気工業株式会社 電子デバイスパッケージ用テープ
JP6422462B2 (ja) 2016-03-31 2018-11-14 古河電気工業株式会社 電子デバイスパッケージ用テープ
WO2017168829A1 (ja) * 2016-03-31 2017-10-05 古河電気工業株式会社 電子デバイスパッケージ用テープ
JP6339619B2 (ja) * 2016-03-31 2018-06-06 古河電気工業株式会社 電子デバイスパッケージ用テープ
JP6440657B2 (ja) * 2016-07-27 2018-12-19 古河電気工業株式会社 電子デバイス用テープ
JP2019161105A (ja) * 2018-03-15 2019-09-19 東芝メモリ株式会社 半導体装置
JP2022097769A (ja) * 2019-04-25 2022-07-01 昭和電工マテリアルズ株式会社 ドルメン構造を有する半導体装置の製造方法及び支持片の製造方法
WO2020217397A1 (ja) * 2019-04-25 2020-10-29 日立化成株式会社 ドルメン構造を有する半導体装置の製造方法、支持片の製造方法及び積層フィルム
WO2020217401A1 (ja) * 2019-04-25 2020-10-29 日立化成株式会社 ドルメン構造を有する半導体装置及びその製造方法、並びに、支持片形成用積層フィルム及びその製造方法
WO2020218530A1 (ja) * 2019-04-25 2020-10-29 日立化成株式会社 ドルメン構造を有する半導体装置の製造方法及び支持片の製造方法
JP7456181B2 (ja) 2020-02-17 2024-03-27 株式会社レゾナック 半導体装置及びその製造方法、フィルム状接着剤、並びにダイシング・ダイボンディング一体型フィルム
JP2022082237A (ja) 2020-11-20 2022-06-01 日東電工株式会社 スペーサ付ダイシング接着フィルム
JP2022082247A (ja) 2020-11-20 2022-06-01 日東電工株式会社 積層フィルム及び半導体装置の製造方法
JP2022082231A (ja) 2020-11-20 2022-06-01 日東電工株式会社 スペーサ付ダイシング接着フィルム
KR20220072634A (ko) * 2020-11-25 2022-06-02 (주)이녹스첨단소재 스페이서용 다층 필름 및 이를 이용한 스페이서 형성 방법

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05179211A (ja) * 1991-12-30 1993-07-20 Nitto Denko Corp ダイシング・ダイボンドフイルム
JP2994510B2 (ja) * 1992-02-10 1999-12-27 ローム株式会社 半導体装置およびその製法
US5894983A (en) * 1997-01-09 1999-04-20 Harris Corporation High frequency, low temperature thermosonic ribbon bonding process for system-level applications
JP3906962B2 (ja) * 2000-08-31 2007-04-18 リンテック株式会社 半導体装置の製造方法
US6414384B1 (en) * 2000-12-22 2002-07-02 Silicon Precision Industries Co., Ltd. Package structure stacking chips on front surface and back surface of substrate
MY145695A (en) * 2001-01-24 2012-03-30 Nichia Corp Light emitting diode, optical semiconductor device, epoxy resin composition suited for optical semiconductor device, and method for manufacturing the same
EP1363325B1 (en) * 2001-02-22 2013-02-20 NGK Insulators, Ltd. Member for electronic circuit, method for manufacturing the member
TW525274B (en) * 2001-03-05 2003-03-21 Samsung Electronics Co Ltd Ultra thin semiconductor package having different thickness of die pad and leads, and method for manufacturing the same
DE10136655C1 (de) * 2001-07-20 2002-08-01 Optosys Technologies Gmbh Multichipmodul in COB Bauweise, insbesondere CompactFlash Card mit hoher Speicherkapazität und Verfahren zur Herstellung desselben
US20050224978A1 (en) * 2002-06-24 2005-10-13 Kohichiro Kawate Heat curable adhesive composition, article, semiconductor apparatus and method
US6995462B2 (en) * 2003-09-17 2006-02-07 Micron Technology, Inc. Image sensor packages
JP4562118B2 (ja) * 2003-12-19 2010-10-13 日東電工株式会社 半導体装置の製造方法
JP4934284B2 (ja) * 2004-03-15 2012-05-16 日立化成工業株式会社 ダイシングダイボンドシート
MY138566A (en) * 2004-03-15 2009-06-30 Hitachi Chemical Co Ltd Dicing/die bonding sheet
JP4443962B2 (ja) * 2004-03-17 2010-03-31 日東電工株式会社 ダイシング・ダイボンドフィルム
US7190058B2 (en) * 2004-04-01 2007-03-13 Chippac, Inc. Spacer die structure and method for attaching
JP4421972B2 (ja) * 2004-04-30 2010-02-24 日東電工株式会社 半導体装置の製法
US7116002B2 (en) * 2004-05-10 2006-10-03 Taiwan Semiconductor Manufacturing Company, Ltd. Overhang support for a stacked semiconductor device, and method of forming thereof
US7675153B2 (en) * 2005-02-02 2010-03-09 Kabushiki Kaisha Toshiba Semiconductor device having semiconductor chips stacked and mounted thereon and manufacturing method thereof
JP2006328205A (ja) * 2005-05-26 2006-12-07 Mitsui Chemicals Inc 接着フィルムおよびその用途

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010147363A3 (ko) * 2009-06-15 2011-03-03 (주)Lg화학 웨이퍼 가공용 시트
KR101385866B1 (ko) * 2009-06-15 2014-04-17 주식회사 엘지화학 웨이퍼 가공용 시트
US9165815B2 (en) 2009-06-15 2015-10-20 Lg Chem, Ltd. Wafer processing sheet
KR101311661B1 (ko) * 2010-03-31 2013-09-25 린텍 코포레이션 칩용 수지막 형성용 시트 및 반도체칩의 제조 방법

Also Published As

Publication number Publication date
TWI396243B (zh) 2013-05-11
JP2007220913A (ja) 2007-08-30
US20100219507A1 (en) 2010-09-02
TW200735238A (en) 2007-09-16
WO2007094418A1 (ja) 2007-08-23
CN101385135A (zh) 2009-03-11
CN101385135B (zh) 2010-12-01
KR20100028133A (ko) 2010-03-11
JP4954569B2 (ja) 2012-06-20

Similar Documents

Publication Publication Date Title
KR20080095283A (ko) 반도체 장치의 제조 방법
KR101140512B1 (ko) 열경화형 다이본드 필름
KR101010418B1 (ko) 다이싱ㆍ다이본드 필름
KR101144415B1 (ko) 열경화형 다이 본드 필름, 다이싱ㆍ다이 본드 필름 및 반도체 장치의 제조 방법
JP5174092B2 (ja) ダイシングシート付き接着フィルム及びその製造方法
JP4939574B2 (ja) 熱硬化型ダイボンドフィルム
KR101749762B1 (ko) 칩 보유 지지용 테이프, 칩 형상 워크의 보유 지지 방법, 칩 보유 지지용 테이프를 사용한 반도체 장치의 제조 방법, 및 칩 보유 지지용 테이프의 제조 방법
WO2010074060A1 (ja) 熱硬化型ダイボンドフィルム
JP4976481B2 (ja) 熱硬化型ダイボンドフィルム、ダイシング・ダイボンドフィルム、及び、半導体装置
JP2011023607A (ja) 放熱性ダイボンドフィルム
KR102273450B1 (ko) 다이싱 테이프 부착 다이본딩 필름 및 반도체 장치의 제조 방법
KR20120104109A (ko) 다이 본드 필름 및 그 용도
JP2011102383A (ja) 熱硬化型ダイボンドフィルム
JP2008135448A (ja) ダイシング・ダイボンドフィルム
KR20130000343A (ko) 적층 필름 및 그 사용 방법
CN104946146B (zh) 芯片接合膜、带有切割片的芯片接合膜、半导体装置及半导体装置的制造方法
JP6073263B2 (ja) ダイシングシート付きダイボンドフィルム、及び、半導体装置の製造方法
KR20140005794A (ko) 반도체 장치용 접착제 조성물, 반도체 장치용 접착 필름, 다이싱 필름을 갖는 접착 필름, 반도체 장치의 제조 방법 및 반도체 장치
JP5749314B2 (ja) 放熱性ダイボンドフィルム
JP5219302B2 (ja) 熱硬化型ダイボンドフィルム、ダイシング・ダイボンドフィルム、及び、半導体装置
JP5976716B2 (ja) 熱硬化型ダイボンドフィルム
JP5456712B2 (ja) 熱硬化型ダイボンドフィルム
JP4954568B2 (ja) ダイシング・ダイボンドフィルム、及びそれを用いた半導体装置の製造方法
JP2012069953A (ja) 半導体装置製造用接着シート、及びそれを用いた半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E601 Decision to refuse application
A107 Divisional application of patent
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20100226

Effective date: 20100629

WITB Written withdrawal of application