KR20080059602A - 스위칭 소자 - Google Patents

스위칭 소자 Download PDF

Info

Publication number
KR20080059602A
KR20080059602A KR1020087010074A KR20087010074A KR20080059602A KR 20080059602 A KR20080059602 A KR 20080059602A KR 1020087010074 A KR1020087010074 A KR 1020087010074A KR 20087010074 A KR20087010074 A KR 20087010074A KR 20080059602 A KR20080059602 A KR 20080059602A
Authority
KR
South Korea
Prior art keywords
electrode
switching element
voltage
insulating substrate
switching
Prior art date
Application number
KR1020087010074A
Other languages
English (en)
Other versions
KR100990504B1 (ko
Inventor
야스히사 나이토
마사요 호리카와
히데카즈 아베
테츠오 시미즈
와타루 미즈타니
시게오 후루타
마사토시 오노
츠요시 다카하시
Original Assignee
내셔날 인스티튜트 오브 어드밴스드 인더스트리얼 사이언스 앤드 테크놀로지
후나이 일렉트릭 어드밴스드 어플라이드 테크놀로지 리서치 인스티튜트 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 내셔날 인스티튜트 오브 어드밴스드 인더스트리얼 사이언스 앤드 테크놀로지, 후나이 일렉트릭 어드밴스드 어플라이드 테크놀로지 리서치 인스티튜트 인코포레이티드 filed Critical 내셔날 인스티튜트 오브 어드밴스드 인더스트리얼 사이언스 앤드 테크놀로지
Publication of KR20080059602A publication Critical patent/KR20080059602A/ko
Application granted granted Critical
Publication of KR100990504B1 publication Critical patent/KR100990504B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명의 스위칭 소자(100)는 절연성 기판(10)과, 상기 절연성 기판(10) 위에 설치된 제1전극(20)과, 상기 절연성 기판(10) 위에 설치된 제2전극(30)과, 그리고 상기 제1전극(20)과 상기 제2전극(30) 사이에 설치되어 상기 제1전극(20)과 상기 제2전극(30)과의 사이의 거리(G)가 O㎚<G≤50㎚인 전극간 간극(40)을 포함한다.
스위칭, 스위칭 소자, 전극, 간극

Description

스위칭 소자{SWITCHING ELEMENT}
본 발명은 나노갭 금속전극을 이용한 스위칭 소자에 관한 것이다.
현재 디바이스의 소형화, 고밀도화에 따라 전기소자의 더 나은 미세화를 바라고 있다. 또한, 기능성 유기분자나 미립자를 대표하는 이른바, 나노구조 연구의 진전도 놀랄만하다. 전기소자에 나노 구조의 특성을 이용하는 것은 소자의 미세화를 위해 유효하다고 생각되어 연구 기관, 기업 등에서 많은 검토가 이루어지고 있다. 예를 들면, 미세한 간극을 사이에 둔 2개의 전극(이하, 이러한 전극의 쌍은, 「나노갭 전극」이라고 함)을 이용하여 그 간극을 기능성 유기분자로 가교한 소자가 주목 받고 있다. 예를 들면, Science, 289(2000) 1172-1175에 기재된 소자는 백금을 이용하여 형성된 나노갭 전극의 간극에 카테난계 분자를 배치한 것이다. 이 전극에 전압을 인가하는 것에 의해 카테난계 분자는 산화 환원 반응을 받아 스위칭 동작이 가능하다고 기재되어 있다.
현재 디바이스의 소형화, 고밀도화에 따라 전기소자의 더 나은 미세화를 바라고 있다. 또한, 기능성 유기분자나 미립자를 대표하는 이른바, 나노구조 연구의 진전도 놀랄만하다. 전기소자에 나노 구조의 특성을 이용하는 것은 소자의 미세화를 위해 유효하다고 생각되어 연구 기관, 기업 등에서 많은 검토가 이루어지고 있 다. 예를 들면, 미세한 간극을 사이에 둔 2개의 전극(이하, 이러한 전극의 쌍은, 「나노갭 전극」이라고 함)을 이용하여 그 간극을 기능성 유기분자로 가교한 소자가 주목 받고 있다. 예를 들면, Science, 289(2000) 1172-1175에 기재된 소자는 백금을 이용하여 형성된 나노갭 전극의 간극에 카테난계 분자를 배치한 것이다. 이 전극에 전압을 인가하는 것에 의해 카테난계 분자는 산화 환원 반응을 받아 스위칭 동작이 가능하다고 기재되어 있다.
그러나, 예시한 어떤 스위칭 소자도 나노갭 전극간에 특수한 합성 분자나 복잡한 금속의 복합계를 필요로 한다. 그리고, 이것들은 분자내의 화학반응 또는 이종 원자간의 반응을 이용하는 기구이므로, 인가 전압의 방향에 의존성이 있고 스위칭 소자로서의 이용에는 제한이 있다. 또한, 스위칭 동작에 화학반응을 이용하기 위해서 소자의 열화가 일어나기 쉽다는 문제가 있다.
또한, 예시한 어떤 스위칭 소자도 나노갭 전극의 간극의 간격을 충분히 작게 작성하는 것은 어렵다. 이 과제에 대해서는 나노갭 전극간의 간극의 간격이 작은 나노갭 전극의 제조 방법으로서, 예를 들면, 특허공개공보 제2005-79335호에 공개된 기술이 있다.
본 발명의 목적은, 구조가 지극히 단순하면서 안정된 반복 스위칭 동작이 가능한 비휘발성 스위칭 소자를 제공하는 것에 있다.
본 발명의 스위칭 소자는,
절연성 기판과,
상기 절연성 기판 위에 설치된, 제1전극과,
상기 절연성 기판 위에 설치된, 제2전극과,
상기 제1전극과 상기 제2전극과의 사이에 설치되어 상기 제1전극과 상기 제2전극과의 사이의 거리(G)가 0㎚<G≤50㎚인 전극간 간극을 포함한다.
이렇게 구성하는 것으로 구조가 지극히 단순하면서 안정된 반복 스위칭 동작이 가능한 비휘발성 스위칭 소자를 제공할 수 있다.
본 발명에 있어서, 상기 거리(G)는 상기 제1전극과 상기 제2전극 사이의 전극간 간극에 있어서의 최접근 부위의 전극간 거리를 나타낸다.
본 발명의 스위칭 소자에 있어서, 상기 제1전극과 상기 제2전극 사이의 거리(G)는 0.1㎚≤G≤20㎚로 할 수 있다.
본 발명의 스위칭 소자에 있어서, 더욱 적어도 상기 전극간 간극을 내포하는 실링부재를 가질 수 있다.
본 발명의 스위칭 소자에 있어서, 상기 실링부재의 내부는 압력이 2×105Pa 이하로 할 수 있다.
본 발명의 스위칭 소자에 있어서, 상기 제1전극의 재질은 금, 은, 백금, 팔라듐, 니켈, 알루미늄, 코발트, 크롬, 로듐, 구리, 텅스텐, 탄탈, 카본, 및 그것들의 합금에서 선택한 적어도 1개로 할 수 있다.
본 발명의 스위칭 소자에 있어서, 상기 제2전극의 재질은 금, 은, 백금, 팔라듐, 니켈, 알루미늄, 코발트, 크롬, 로듐, 구리, 텅스텐, 탄탈, 카본, 및 그것들의 합금에서 선택한 적어도 1개로 할 수 있다.
본 발명의 스위칭 소자에 있어서, 상기 제1전극 및 상기 제2전극의 적어도 한 방향은 다층구조로 할 수 있다.
본 발명에 있어서, 상기 제1전극과 상기 제2전극과의 사이의 전기 저항값은 상기 스위칭 소자가 온(ON) 상태에서는 1㏀~1㏁으로, 상기 스위칭 소자가 오프(OFF) 상태에서는 1㏁~100ΤΩ으로 할 수 있다.
도 1은 본 발명의 실시예에 따른 스위칭 소자(100)의 요부를 모식적으로 나타낸 단면도.
도 2는 본 발명의 실시예에 따른 스위칭 소자(100)의 요부의 확대를 모식적으로 나타낸 단면도.
도 3은 본 발명의 실시예에 따른 스위칭 소자(100)를 모식적으로 나타낸 평면도.
도 4는 본 발명의 실시예에 따른 스위칭 소자(100)에 실링부재를 설치하고 스위칭 디바이스(1000)로 한 예를 나타낸 모식도.
도 5는 본 발명의 실시예에 따른 스위칭 소자(100)의 제조공정에 있어서의 제1의 증착 공정을 모식적으로 나타낸 단면도.
도 6은 본 발명의 실시예에 따른 스위칭 소자(100)의 제조공정에 있어서의 전계파단 공정에 이용하는 회로를 모식적으로 나타낸 회로도.
도 7은 나노갭 전극을 갖는 스위칭 소자의 전류-전압 곡선의 일례를 타낸 모 식도.
도 8은 나노갭 전극을 갖는 스위칭 소자를 동작하기 위한 전압 시퀸스의 일예를 나타낸 모식도.
도 9는 본 발명의 실시예에 따른 스위칭 소자(100)의 전극간 간극(40)의 주사형 전자현미경 관찰결과를 나타낸 도면.
도 10은 본 발명의 실시예에 따른 스위칭 소자(100)의 동작 확인 및 저항 측정을 실시하는 회로를 모식적으로 나타낸 회로도.
도 11은 본 발명의 실시예에 따른 스위칭 소자(100)의 전류-전압 특성의 측정 결과를 나타낸 플롯.
도 12는 본 발명의 실시예에 따른 스위칭 소자(100)의 반복 스위칭 동작을 실시하기 위한 전압 시퀸스를 나타낸 모식도.
도 13은 본 발명의 실시예에 따른 스위칭 소자(100)의 반복 스위칭 동작을 실시했을 때의 저항값 플롯.
도 14는 본 발명의 실시예에 따른 스위칭 소자(100)에 있어서의 오프 펄스의 전압에 대한 오프 상태의 저항값의 플롯.
이하에 본 발명의 바람직한 실시예에 대해서 도면을 참조하여 설명한다.
1. 스위칭 소자
도 1은 본 실시예의 스위칭 소자(100)의 요부를 모식적으로 나타낸 단면도이다. 도 2는 스위칭 소자(100)의 요부를 확대해서 모식적으로 나타낸 단면도이다. 도 3은 본 실시예의 스위칭 소자(100)의 요부를 모식적으로 나타낸 평면도이다. 도 4는 스위칭 소자(100)에 실링부재를 설치하고 스위칭 디바이스(1000)로 한 예를 나타낸 모식도이다.
본 실시예에 따른 스위칭 소자(100)는 절연성 기판(10)과, 절연성 기판(10) 위에 설치된 제1전극(20)과, 절연성 기판(10) 위에 설치된 제2전극(30)과, 제1전극(20)과 제2전극(30)의 사이에 설치되며 또한, 제1전극(20)과 제2전극(30)과의 사이의 거리(G)가 Onm<G≤50nm인 전극간 간극(40)을 갖는다.
절연성 기판(10)은 스위칭 소자(100)의 2개의 전극(20,30)을 사이에 두어 설치하기 위한 지지체로서의 기능을 갖는다. 절연성 기판(10)은 절연 성능을 갖게 되면 구조, 재질에 특별히 한정되지 않는다. 예를 들면, 절연성 기판(10)의 표면의 형상은 평면이든, 요철이든 무관하다. 또한, 예를 들면, Si등 반도체기판의 표면에 산화 막 등을 설치하고 그것을 절연성 기판(10)으로서 이용해도 되고 절연성의 기판으로 이용해도 된다. 절연성 기판(10)의 재질은 유리, 산화규소(SiO2)등의 산화물, 질화규소(Si3N4)등의 질화물이 적합하다. 그 중에서도 절연성 기판(10)의 재질로는 산화규소(SiO2)가 후술되어 있는 전극(20, 30)과의 밀착성의 점과 그 제조에 있어서 자유도가 큰 점에서 적합하다.
제1전극(20)은 절연성 기판(10) 상에 설치된다. 제1전극(20)은 스위칭 소자(100)의 한 방향 전극이며, 후술되어 있는 제2전극(30)과 쌍을 이루어 스위칭 동작을 가능하게 한다. 제1전극(20)의 형상은 임의이지만 적어도 후술되어 있는 제2 전극(30)과 대향하는 부위의 횡방향의 크기(W1)(도 3 참조)는 5㎚≤W1의 범위인 것이 바람직하다. 제1전극(20)의 두께(T1)(도 1, 2 참조)는 임의이지만, 후술되어 있는 제2전극(30)을 형성한 후의 상태에 있어서 5㎚≤T1인 것이 바람직하다. 한편, 도 1, 2에는 후술되어 있는 공정 설명의 편의상 제1전극(20)은, 제1전극 하부(22)와 제1전극 상부(24)와 맞춘 것으로서 그려져 있다. 제1전극(20)의 재질은 금, 은, 백금, 팔라듐, 니켈, 알루미늄, 코발트, 크롬, 로듐, 구리, 텅스텐, 탄탈, 카본, 및 그것들의 합금에서 선택한 적어도 1개인 것이 바람직하다. 또한, 절연성 기판(10)과의 접착성을 강화하기 위해서 다른 금속을 2층 이상 포개서 이용해도 좋다. 예를 들면, 제1전극(20)은, 크롬 및 금의 적층구조로 할 수 있다.
제2전극(30)은 절연성 기판(10) 위에 설치된다. 제2전극(30)은 스위칭 소자(100)의 다른 방면의 전극이며 전술한 제1전극(20)과 한 쌍을 이루고, 스위칭 동작을 가능하게 한다. 제2전극(30)의 형상은 임의이지만 적어도 전술한 제1전극(20)과 대향하는 부위의 제2전극(30)의 횡방향의 크기(W2)(도 3 참조)는 5㎚≤W2≤W1의 범위인 것이 바람직하다. 제2전극(30)의 두께(T2)는 임의이지만 전극의 강도, 지지체로 부터의 박리 강도의 점에서 5㎚≤T2≤T1인 것이 바람직하다. 제2전극(30)의 재질은 금, 은, 백금, 팔라듐, 니켈, 알루미늄, 코발트, 크롬, 로듐, 구리, 텅스텐, 탄탈, 카본, 및 그것들의 합금에서 선택하는 것이 바람직하다. 또한, 절연성 기판(10)과의 접착성을 강화하기 위해서 다른 금속을 2층 이상 포개서 이용해도 좋다. 예를 들면, 제2전극(30)은 크롬 및 금의 적층구조로 할 수 있다.
전극간 간극(40)은 제1전극(20)과 제2전극(30)과의 사이의 거리(G)가 O㎚<G ≤50㎚, 예를 들면 0.1㎚≤G≤20㎚이 되게 설치된다(도 2 참조). 더욱 바람직하게는 0.1㎚≤G≤10㎚로 할 수 있다. 전극간 간극(40)은 스위칭 소자(100)의 스위칭 현상을 발현되는 역할을 한다. 전극간의 최근접 부위는 제1전극(20)과 제2전극(30)이 대향하는 영역에 1개소 또는 복수 개소에 형성되어도 좋다. 상한치는 50㎚을 넘으면 금속 원소가 움직이고 스위칭 소자(100)가 동작하기 위한 전계가 부족하게 된다는 이유 때문에 부적절하다. 하한치는 O㎚로 하면 제1전극(20)과 제2전극(30)이 단락하고 있는 것이 된다. 상기 하한치는 현미경측정에 의해 결정하는 것은 곤란하지만, 터널 전류가 생길 수 있는 최소거리라 할 수 있다. 즉, 해당하는 하한치는 소자가 동작했을 때에 전류-전압 특성이 옴의 법칙을 따르지 않고, 양자 역학적인 터널 효과가 관측되는 거리의 이론값이다.
실링부재(50)는 적어도 전술한 전극간 간극(40)을 내포하도록 설치할 수 있다. 실링부재(50)는 절연성 기판(10)을 포함해 전체가 실링되는 것이 바람직하다. 실링부재(50)는 전극간 간극(40)이 대기에 접촉하지 않도록 하는 기능이 있다. 실링부재(50)는 상기 기능이 있는 한 그 형상, 재질이 임의이다. 실링부재 (50)는 스위칭 소자(100)을 더욱 안정되게 동작시키는 작용을 한다. 실링부재(50)의 재질은 공지의 반도체 실링재료를 이용할 수 있고, 필요에 따라서 공지의 물질로 이루어지는 기체 배리어층 등을 형성해도 좋다. 나노갭 전극의 전체를 예를 들면 적당한 진공 챔버 내에 설치하고 이것을 스위칭 소자로서 사용할 경우에는 이 부재료는 생략할 수 있다.
실링부재(50)의 내부는 감압환경으로 할 수 있는 것 이외에 여러 물질로 채 울 수 있다. 실링부재(50)의 내부는 압력을 2×105Pa 이하로 할 수 있다. 보다 바람직하게는 실링부재(50)의 내부 또는, 나노갭 전극이 설치되는 진공 챔버 내에는 그 압력(P)을 10-9Pa<P<2×105Pa로 한다. 한편, 실링부재(50)의 내부는 건조 공기, 질소, 희가스 등의 불활성 기체 또는, 토루엔 등의 전기적으로 불활성인 유기용제로 채우는 것도 가능하다.
2. 스위칭 소자의 제조 방법
스위칭 소자(100)의 제조 방법은 이하의 공정과 같다.
즉 스위칭 소자(100)의 제조 방법은 (1)절연성 기판(10)을 준비하는 공정, (2)제1의 레지스트 패턴형성 공정, (3)제1의 증착 공정, (4)제1의 리프트 오프 공정, (5)제2의 레지스트 패턴형성 공정, (6)제2의 증착 공정, (7)제2의 리프트 오프공정, (8)전계파단 공정 및, (9)실링공정을 포함한다. 여기서, 공정설명의 편의를 위해 제1전극(20)은 제1전극 하부(22)과 제1전극 상부(24)로 이루어지는 것으로 하고 도 1과 같이 부호를 붙인다.
이들 공정은 특허공개공보 제2005-79335호에 개시되어 있다. 나노갭 전극의 제조 방법으로서는 상기 공보에 기재된 방법뿐만 아니라, 특허공개공보 제2004-259748호 또는, 특특허공개공보 제2005-175164호에 기재된 방법에 의해서도 제조할 수 있다. 본 실시예에서는 특허공개공보 제2005-79335호에 기재된 방법에 준하여 스위칭 소자(100)를 제조한다. 이하에 순서, 그 공정을 도1 내지 도 6을 참조하여 설명한다. 도 5는 제1 증착 공정 설명을 위한 모식도이다. 도 6은, 전계파단 공정 으로 구성되는 회로의 모식도이다.
(1) 절연성 기판(10)을 준비하는 공정
절연성 기판(10)은 시판되는 유리 기판, 산화막이 있는 Si기판, 기타 표면이 절연성 기판을 이용할 수 있다. 또한, Si등의 전도성 기판을 이용할 경우에는 그 표면에 소정의 절연막을 열처리, 산화 처리, 증착, 스팟타 등의 공지 방법에 의해 설치하고 이것을 절연성 기판(10)으로서 이용할 수 있다.
(2) 제1의 레지스트 패턴 형성 공정
준비한 절연성 기판(10)에 공지의 방법, 예를 들면 사진 석판술 등을 이용하여 제1전극 하부(22)를 형성하기 위한 레지스트 패턴(60)을 형성한다. 해당 레지스트 패턴(60)의 두께는 그 기능을 하는 한 임의로 한다. 예를 들면, 해당 레지스트 패턴(60)의 두께는 1㎛로 할 수 있다.
(3) 제1 증착공정
제1 증착 공정은 제1전극 하부(22)를 형성한다. 이 공정은 일반적으로 공지의 증착장치를 이용하여 실행할 수 있다. 이때, 절연성 기판(10)의 피증착면은 증착원에서 피증착면으로 향할 때 경사진 것처럼 배치된다. 도 5에 나타낸 것과 같이, 피증착면과 증착원에서 증산하는 입자의 비례 방향을 이루는 각을 θ1로 했을 때, 0°<θ1<90°가 되도록 한다(해당 증착방법을 이하, '경사 증착'이라 함). 그 결과, 도 5에 나타낸 바와 같이, 제1전극 하부(22)는 그 선단부가 경사진 형상으로 형성된다. 이 때의 제1전극 하부(22)의 선단부의 경사와, 기판(10) 표면을 이루는 각을 θ1'로 한다. 여기서, θ1'은, 레지스트 패턴(60)의 형상, 기판(10)표면의 금 속이 퇴적하는 특성 및 θ1의 크기 등에 의해 변화시킬 수 있다. 이 θ1'은 각 조건이 동일하면 재현성이 잘 형성되므로 동조건의 증착 실시 결과를 별도 측정하는 것으로 θ1'의 크기는 계측할 수 있다.
또한, 증착시, 증착원과 피증착면 사이의 거리는 클수록 증착선의 평행성이 높아지므로 바람직하다. 이 거리는 사용할 증착 장치에 의존하지만 약 500㎜ 이상 떨어져 있으면 본 실시예에 필요한 증착을 실시할 수 있다. 제1 증착 공정은 금, 은, 백금, 팔라듐, 니켈, 알루미늄, 코발트, 크롬, 로듐, 구리, 텅스텐, 탄탈, 카본, 및 그것들의 합금에서 선택한 물질을 1회 또는 복수회 증착한다. 복수회 증착은 예를 들면, 크롬을 증착한 후, 금을 증착하는 2층 구조 형성을 위해서 실시해도 좋다. 제1 증착 공정에 의해 얻은 제1전극 하부(22)의 두께는 전기 전도성이 확보되는 범위에서 임의로 한다. 예를 들면, 재질에서 금을 선택한 경우, 제1전극 하부(22)의 두께는 5㎚ 이상으로 할 수 있다.
(4) 제1 리프트 오프 공정
제1 리프트 오프 공정은 공지의 방법으로 실행한다. 이 공정은 이용한 레지스트 패턴(60)의 재질에 적합한 박리액을 이용한다. 이것에 의해 제1전극 하부(22)가 형성되어 동시에 레지스트 패턴(60) 상에 형성된 희생전극(22a)이 제거된다(도 5 참조).
(5) 제2 레지스트 패턴 형성 공정
제2 레지스트 패턴 형성 방법은 공지의 방법, 예를 들면 사진 석판술 등을 이용한다. 이 공정에 의해, 제2전극(30) 및 부수적으로 제1전극 상부(24)를 형성하 기 위한 레지스트 패턴(미도시)이 형성된다. 해당 레지스트 패턴의 개구부는 전술한 공정에서 얻은 제1전극 하부(22)의 선단부분(나노갭 전극의 한 방향이 되는 부분)을 가로질러 설치된다. 해당 레지스트 패턴의 두께는 임의로 한다.
(6) 제2 증착 공정
제2 증착 공정에 의해 제2전극(30)이 형성된다. 이에 따라 제1전극 상부(24)가 부수적으로 형성된다(도 2 참조). 이 공정은, 일반적으로 공지의 증착 장치를 이용하여 실시할 수 있다. 이 공정은 경사 증착이다. 도 2에 나타낸 바와 같이 피증착면과 증착원에서 증산하는 입자의 비래 방향을 이루는 각을 θ2로 했을 때, θ1'<90°일 때에는, 0°<θ2<θ1'<90°가 되도록 하고, 90°≤θ1'일 때에는, 0<θ2<90°가 되도록 한다. 이 공정에 의해 제2전극(30)의 선단부분 즉, 제1전극(20)에 대향하는 부분이 형성된다. 이에 따라 제1전극 상부(24)가 동시에 형성된다. 제1 증착 공정과 마찬가지로, 증착시, 증착원과 피증착면의 사이의 거리는 클수록 증착 입자의 비행 궤적의 평행성이 높으므로 바람직하다. 이 거리는 사용하는 장치에 의존하지만, 약 500㎜이상 떨어져 있으면 문제없이 증착을 실시할 수 있다. 제2 증착 공정은, 금, 은, 백금, 팔라듐, 니켈, 알루미늄, 코발트, 크롬, 로듐, 구리, 텅스텐, 탄탈, 카본 및, 그것들의 합금에서 선택한 물질을 1회 또는 복수회 증착한다.
여기서, 전극간 간극(40)의 형성은 제2 증착 공정의 경사 증착에 있어서 증착 입자가 형성하는 제1전극 하부(22)의 그림자를 이용하고 있다. 따라서, 제1전극 하부(22)의 두께 또는, 제2증착 공정에 있어서의 경사 증착의 각도θ2의 적어도 한 방향을 조절하는 것에 의해 소정의 전극간 거리(G)가 있는 전극간 간극(40)을 얻을 수 있다. 이로 인해, 제2의 증착 공정에 의해 얻을 수 있는 제2전극(30)의 두께는 제1전극(20)의 두께보다도 작은 것이 바람직하다.
(7) 제2 리프트 오프 공정
제2 리프트 오프 공정은 공지의 방법으로 실시한다. 이 공정은 이용한 레지스트 패턴의 재질에 적합한 박리액을 이용한다. 이것에 의해, 제1전극(20) 및 제2전극(30)이 형성되어 나노갭 전극을 얻을 수 있다.
(8) 전계파단 공정
전술한 바와 같이 하여 얻은 나노갭 전극은 단락되어 있는 경우가 있다. 이로 인해 필요에 따라 새로이 본 공정을 실시할 수 있다. 전계파단 공정은, 문헌Appl.Phys.Lett.,75(1999) 301에 기재된 방법을 이용할 수 있다. 도 6은 전계파단 공정을 실시할 때의 배선의 모식도를 나타낸다. 단락된 전극과 직렬에 가변저항(Rv), 고정저항(Rc) 및 전원을 접속하고 전압을 인가한다. 고정저항(Rc)은 목적량 이상의 전류가 흐르고 전극을 파괴하지 않도록 하기 위해서 설치한다. 전극간의 파단을 위해 필요한 전류량은 수 mA∼수십 mA이다. 가변저항(Rv)의 저항값을 초기값(저항대)에서 부터 천천히 저항이 작아지게 조절하고 전류가 흐르지 않게 되는 시점에서 멈추게 하여 소정 전극간 거리(G)가 있는 나노갭 전극 즉 스위칭 소자(100)를 얻을 수 있다.
(9) 실링공정
본 공정은 공지의 기밀 실링 기술을 이용한다. 세라믹실링, 유리실링, 플라스틱실링 또는 금속 캡에 의한 실링을 이용할 수 있고 소정의 분위기에서 실시할 수도 있다.
3. 작용 효과
본 실시예의 스위칭 소자(100)는 구조가 지극히 단순해서 안정된 반복 스위칭 동작이 가능하다. 즉, 본 실시예의 스위칭 소자(100)는 나노갭 전극만으로 구성되며 다른 유기분자나 무기입자 등이 불필요한 지극히 단순한 구성을 갖는다. 또한, 본 실시예의 스위칭 소자(100)는 열화하는 물질을 포함하지 않기 위해서 스위칭 동작을 안정적으로 반복할 수 있다. 더욱이 본 실시예의 스위칭 소자(100)는 비휘발성을 갖는다.
4. 스위칭 동작
본 실시예의 스위칭 소자(100)의 동작의 일례를 이하에서 설명한다. 도 7은 스위칭 소자(100)의 전류-전압곡선의 일례를 모식적으로 나타낸다. 도 7의 가로축은 스위칭 소자(100)의 나노갭 전극간에 인가되는 전압에 대응하고 세로축은 전류에 대응한다. 도 7에는 설명을 위해 A부터 H 및 0의 부호를 붙였다. 도 8은 스위칭 소자(100)의 나노갭 전극간에 인가되는 전압의 시퀸스를 모식적으로 나타낸다. 도 8의 가로축은 경과시간을 나타내고 세로축은 인가되는 전압을 나타낸다.
도 7에 나타낸 바와 같이, 스위칭 소자(100)의 전류-전압 곡선은 0점에 대해서 점대칭이 되어 있으므로 스위칭 소자(100)에 인가하는 전압 및 전류는 스위칭 소자(100)의 극성에 의존하지 않는다. 이로 인해, 이하의 설명에서는 도 7은 우반분 즉, 전압이 정의 부분에 대해서 설명하고 전압이 부의 부분에 관한 설명은 생략한다. 전압이 부의 부분에 대한 스위칭 동작은 이하 설명의 극성을 경우에 따라 반 대로 하는 것으로 한다. 도 7의 B점을 지나는 A점(저항 최소값의 전압)과 C점 사이의 영역에서는 스위칭 소자(100)는 인가전압을 높이는 것에 따라 저항이 커지는 부성저항 효과를 나타낸다. 이 영역에서는 인가전압에 의존해서 스위칭 소자(100)의 상태가 변화된다. 이하, 이 전압 영역을 천이영역이라 한다. 이 천이영역에 있어서의 전압을 소자에 인가한 상태에서 순시전압을 0점 부근의 값(실용적으로는 A점부근과 E점 부근 사이의 값)으로 변화시키면(이하 이러한 순시전압값을 0점 부근으로 변화시키는 조작을 '전압의 커트'라 함), 전압을 끊기 직전에 인가한 전압값에 대응하는 저항값을 얻을 수 있다. 이때의 저항값을 결정하는 천이 상태의 전압이 A점에 가깝게 설정될수록 소자의 저항값은 작아지고 또한, A점보다 높은 전압으로 설정할수록 저항값은 커진다(천이영역에 있어서의 저항값의 설정 전압의 존성은 후술되는 5. 실시예의 도 14에서 다시 설명한다). 여기서 천이영역 B점은 전압을 끊은 후의 저항이 작은 상태(이하, '온(ON) 상태'라 함)와 저항이 큰 상태(이하, '오프(OFF) 상태'라 함)와의 중간의 상태를 얻을 수 있는 점을 나타내고 있다. 그리고, 천이영역의 저전압측의 단, 즉 A점부근의 전압을 문턱 전압이라고 부른다. 여기서 문턱값을 A점 부근의 값이라 정의한 것은 동작 전압이나 측정 환경 등에 의해 천이영역 중에서 최소의 소자저항을 얻을 수 있는 전압인 문턱값이 도 7의 A점과 반드시 일치하지 않고 경우에 따라서는 다소 벗어나기 때문이다.
다음에 스위칭 소자(100)의 동작 방법 예를 설명한다. 먼저, 도 8의 (Ｉ)와 같은 구형의 펄스를 인가하고 순시 전압을 차단한 상태(J)로 한다. 구형 펄스(I)의 인가전압은 도 7에 있어서의 천이영역 내의 B점에서 고전압측의 위치(C)에 해당한 다. 구형 펄스 폭은 1ns 이상인 것이 바람직하다. 계속해서 전압을 0 부근으로 끊은 상태가 도 8의 J영역이며 도 7에 있어서의 0점 부근에 해당한다. 여기서, 도 7에 측정 전압으로 나타낸 미소전압을 인가하면 전류는 도 7의 곡선(D)에는 일치하지 않고 지극히 작은 전류값을 나타내게 된다. 즉, 오프(OFF) 상태를 얻을 수 있다. 이어서 도 8의 (K)에 나타낸 것과 같은 구형 펄스를 인가하고 전압을 끊은 상태(L)로 한다. 구형 펄스(K)의 인가 전압은 도 7에 있어서 천이영역에 있어서의 B점에서 저전압측, 문턱전압 부근의 영역 전압에 해당한다. 구형 펄스(K)의 펄스 폭은 100ns 이상인 것이 바람직하다. L영역에 있어서 미소전압을 인가하고 그때의 전류값을 측정하면 이번에는 도 7의 곡선(D)과 일치하여 전류가 흐르게 된다. 즉 온(ON) 상태를 얻을 수 있다. 스위칭 동작은 이러한 전압 커트 전의 전압인가의 이력에 의해, 소자의 온 및 오프를 임의로 설정할 수 있는 것에 의해 가능하다.
여기서, 온 상태를 얻는 방법에 있어서는 문턱전압 부근에 체류하는 기간이 중요하다. 즉 문턱전압 부근에 체류하는 기간은 100ns 이상이 바람직하다. 이 체류하는 기간의 조건을 만족하면 온 상태를 얻기 위해 도 8에 있어서의 (N)과 같은 삼각파를 구형파(K) 대신 이용하는 것이 가능하다. 여기서, 삼각파(N)은 문턱전압 부근을 통과시키기 위해서 문턱값 보다도 높은 전압에 정점을 가질 필요가 있다. 이때 문턱값보다도 높은 전압영역에 체류하는 기간은 도 8에 있어서의 삼각파(N)의 경사(Q)에 의해 조정한다. 문턱전압 부근에 체류하는 기간이 100ns 이상이 되도록 경사(Q)를 조정하면 온 상태를 얻을 수 있다. 그리고 반대로, 이 삼각파에 있어서 체류하는 기간이 대단히 짧을 때(이때 문턱값 부근에 체류하는 시간은 100ns 이하 가 바람직하다) 즉, 도 8에 있어서의 삼각파(M)를 인가하면 소자는 오프 상태가 된다. 이렇게, 오프 상태를 얻을 경우에도 구형파(I) 대신 삼각파(M)를 이용하는 것이 가능하다. 삼각파(M)의 정점의 값은 구형파(I)의 경우와 마찬가지로 도 7의 C점에 설정한다. 이 삼각파(M)에 있어서도 문턱값 부근에 체류하는 기간은 도 8에 있어서의 삼각파(M)의 P영역의 경사에 의해 조정한다.
또한 스위칭 소자(100)의 구동 방법은 이상에서 말한 것 같은 구형파나 삼각파의 이외에도 여러가지 시퀸스를 이용할 수 있다.
5. 실시예
절연성 기판(10)은 두께 300㎚의 산화 실리콘층으로 피복된 실리콘 기판을 이용했다. 제1 레지스트 패턴의 두께는 1㎛로 했다. 제1전극 하부(22)의 수평방향의 폭(W1)은 100㎛이 되도록 제1 레지스트 패턴을 형성했다. 제1전극 하부(22)는 절연성 기판(10)과 접촉하는 부분에 2㎚두께의 크롬을 증착하고 이어서 금을 증착하여 합계의 두께가 25㎚가 되도록 했다. 제1의 증착 공정의 경사 증착시의 각도 θ1은 75°로 했다. 제2 레지스트 패턴의 두께는 1㎛로 했다. 제2전극(30)의 수평방향의 폭(W2)은 2㎛가 되도록 제2 레지스트 패턴을 형성했다. 제2전극(30)은 절연성 기판(10)과 접촉하는 부분에 2㎚ 두께의 크롬을 증착하고 그 후에 금을 증착하고 합계의 두께가 15㎚가 되도록 했다. 따라서, 제1전극(20)의 전체의 두께는 약 40㎚가 되었다. 제2 증착 공정의 경사 증착시의 각도 θ2는 60°로 했다. 이어서 제2 리프트 오프공정을 실행했다. 상기의 상태에서 스위칭 소자(100)는 제1전극(20)과 제2전극(30)이 단락된 것을 포함하고 있기 때문에 전계파단 공정을 실시 하고 단락부 제거를 실시했다. 전계파단의 조건은, 부가 전압은 1V, 저항(Rc)값은 100Ω으로 하고 가변저항(Rv)을 100Ω 에서부터 0Ω을 향해 서서히 낮춰 전류량을 서서히 증가시켰다. 전계파단을 일으켰을 때의 전류량은 약4mA이었다. 이상과 같이 하여 스위칭 소자(100)를 얻었다. 얻은 스위칭 소자(100)는 진공 챔버 내에 설치했다. 이때 진공 챔버 내의 압력은 10-5Pa대였다.
본 실시예의 스위칭 소자(100)를 주사형 전자현미경으로 관찰한 결과를 도 9에 나타낸다. 주사형 전자현미경, 히타치제작소 제S-4300을 이용하여 가속전압 15kV에서 촬영했다. 가열 스테이지를 이용하여 주사 속도를 크게 했으므로 분해능은 5㎚정도 이다. 도 9는 제1전극(20)의 일부(상), 제2전극(30)의 일부(하) 및 전극간 간극(40)의 일부(사진의 중앙 횡방향의 암부)가 촬영된 것이다. 도 9에 나타난 바와 같이, 전극간 간극(40)에는 제1 및 제2전극이 접근한 부분이 복수 관찰되었다. 하향의 굵은 화살표는 전극이 접근하고 있는 부분을 나타내고 그 화살표의 좌측에 읽기 위한 보조선으로 간극의 폭을 나타내는 2개의 선을 그렸다. 각 간극의 폭을 계측한바, 관찰한 영역에 있어서의 제1전극(20)과 제2전극(30) 사이의 거리(G)는 약8㎚인 것을 알 수 있었다. 스위칭 소자(100)의 2개의 전극간의 근접부위는 관찰한 영역 이외에도 존재할 것으로 예상된다. 근접부위가 더욱 작은 거리의 경우는 현미경의 분해능이 부족하므로 계측이 불가능하다. 거기서 얻는 저항값에서 2개의 전극간의 최근접 부위의 거리를 예상했다. 2개의 전극간의 전기 저항값은 소자가 온 상태에서 약60㏀ 이었으므로 터널 효과로 계산한바, 적어도 0.1㎚ 이상인 것을 알 수 있었다.
도 10은 소자 특성의 평가를 실행한 회로의 모식도이다. 상기 평가회로는 진공 챔버 내에 있어서 마이크로 프로버 장치를 이용해서 상기 스위칭 소자(100)에 접속하여 형성했다. 도 11은 본 실시예의 스위칭 소자(100)의 I-V특성을 도 10에 나타낸 회로에서 측정한 결과를 나타내는 그래프이다. 도 11의 그래프의 가로축은 회로전압에서 고정저항(Rm)의 양단의 전압을 뺀 스위칭 소자(100)에 인가되는 실제 전압을 나타낸다. 도 10의 세로축은 각 전압 인가 시에 흐르는 전류를 전류계로 측정한 값을 나타낸다. 도11에 있어서의 I-V특성 측정은 인가전압을 측정개시 시에 0V로 하고 그 후, +0.2V/s의 스위프 속도로 +15V까지 스위프하고 다시금 10.2V/s 스위프 속도로 -15V까지 스위프하고 다시금 +0.2V/s의 스위프 속도로 +15V까지 스위프 하여 이 사이클을 반복했다. 도 11은 전술한 도 7에 대응하는 것이다.
도 11을 보면, 본 실시예의 스위칭 소자(100)의 I-V 커브는 인가전압이 +4V 및 -4V일 때, 전류의 절대치가 최대를 나타내고 있다. +4V보다도 큰 전압일 때, 전류의 절대치는 급격하게 저하되고 -4V보다도 작은 전압의 때, 전류의 절대치는 급격하게 저하되었다. 이 현상을 이용하여 4.스위칭 동작의 항목에서 서술한 바와 같이 스위칭 동작을 실시했다. 즉, 전압의 절대치가 4V 부근을 문턱전압으로 했다(도7에 있어서의 A, B, E 및 F부근에 해당).
도 12는 본 실시예의 전압 시퀸스의 모식도이다. 본 실시예에서는 오프 상태로 변화시키기 위한 펄스 전압은 +10V로 하고 온 상태로 변화시키는 삼각파는 +9V부터 +3V로 스위프하고 +3V로 전압을 끊은 삼각파로 했다. 도 12에 나타낸 바와 같 이, 최초로 +10V, 100ms의 구형 펄스(I)를 인가하고 다음 약 24초간 J영역에서 측정 전압 +0.2V에서 저항값을 측정했다. 이어서 도 12의 영역(K)에 나타낸 바와 같이, +9V부터 +3V까지 1초를 들여 전압을 스위프해서 끊었다. 다음 약 24초간 L영역에서 측정 전압 +0.2V로 저항값을 측정했다. 이 일련의 측정을 1 사이클로 해서 저항 측정을 1000 사이클 실시했다.
본 실시예의 저항 측정 결과의 일부를 도 13에 나타냈다. 도 13은 가로축에 경과 시간, 세로축에 +0.2V 전압 인가시의 저항값을 나타낸다. 도 13에 나타낸 바와 같이, 본 실시예의 스위칭 소자(100)는 반복 온, 오프동작을 실시할 경우에 있어서, 온 상태 및 오프 상태에 있어서의 저항값이 시험 시작시부터 거의 변화하지 않는다. 또한, 1000 사이클 측정을 행한 후라도 온 상태 및 오프 상태에 있어서의 저항값이 시험 시작개시부터 거의 변화되지 않았다. 즉, 스위칭 소자(100)의 제1전극(20)과 제2전극(30)의 사이의 저항값은, 온 상태에서는 10㏀~200㏀ 이며 오프 상태에서는 100㏁~10GΩ이었다.
이것은 스위칭 소자(100)가 외부에서의 전압입력에 따라 온, 오프 상태를 자유롭게 선택할 수 있는 것을 나타내고 있다. 또한, 전압 펄스를 준 후에는 전압을 인가하지 않아도 소자의 온 또는 오프 상태를 유지할 수 있으므로 스위칭 소자(100)는 비휘발성을 갖는 스위칭 소자인 것을 알 수 있다.
도 14는 가로축에 오프 상태로 하기 위한 펄스의 전압을 세로축에 해당 펄스 직후의 스위칭 소자(100)의 양단간의 저항값을 플롯한 그래프다. 도 12를 이용해서 설명하면, 도 14는 최초의 100ms의 구형펄스(I)의 전압을 가로축으로 하고, 그 후 의 J영역에서 측정되는 저항을 세로축으로 하여, 이 측정을 반복했을 때의 그래프이다. 도 14를 보면, 펄스의 전압이 +5V 부근보다 커지면, 저항값은 1㏁을 넘고 오프 상태가 달성되는 것을 알 수 있다. 더욱이 펄스의 전압을 크게 하고 +10V 부근을 넘으면 저항값은 1GΩ을 넘고 더욱이 펄스의 전압이 +13V 부근을 넘으면 저항값은 1TΩ을 넘는다. 즉, 스위칭 소자(100)는 오프 상태로 하기 위한 펄스의 전압의 크기에 따라 임의로 오프시의 저항값을 설정할 수 있는 스위칭 소자인 것을 알 수 있다. 이것에 더해서 다시금 온 상태는 +4V 부근에서 얻을 수 있으므로 스위칭 소자(100)는 적어도 4단계의 저항 상태를 임의로 얻을 수 있다. 즉, 스위칭 소자가 온의 상태에서는 1㏀~100㏀ 이며 상기 스위칭 소자가 오프의 상태에서는 1㏁~100TΩ으로 할 수 있다. 또한, 예를 들면, 나노갭 전극을 이용한 스위칭 소자는 온 상태에서는 수 ㏀~100㏀ 이며 오프 상태에서는 수 100㏀ ~ 수 GΩ 으로 할 수 있다. 이것들의 저항값의 상태에서 임의로 2개의 상태를 고르면 상대적으로 작은 저항값과 큰 저항값을 생성 가능한 소자로서도 이용할 수 있는 것을 알 수 있다.
이상 설명한 대로, 본 실시예에 따른 스위칭 소자(100)는 유기분자, 나노 입자 등의 성분을 이용하지 않는 지극히 단순한 스위칭 소자이다. 게다가, 스위칭 소자(100)는 스위칭 동작을 매우 안정되게 반복하는 것이 가능하다. 즉, 본 실시예의 스위칭 소자(100)는 구조가 지극히 단순하면서 안정된 반복 스위칭 동작이 가능한 비휘발성 스위칭 소자이다.

Claims (8)

  1. 절연성 기판과,
    상기 절연성 기판상에 설치된, 제1전극과,
    상기 절연성 기판상에 설치된, 제2전극과,
    상기 제1전극과 상기 제2전극과의 사이에 설치되어, 상기 제1전극과 상기 제2전극 사이의 거리(G)가 O㎚<G≤50㎚인 전극간 간극을 포함하는 스위칭 소자.
  2. 제1항에 있어서,
    상기 전극간 간극은,
    상기 제1전극과 상기 제2전극 사이의 거리(G)가 O.1㎚≤G≤20㎚인 스위칭 소자.
  3. 제1항에 있어서,
    적어도 상기 전극간 간극을 내포하는 실링부재를 더 포함하는 스위칭 소자.
  4. 제3항에 있어서,
    상기 실링부재의 내부는, 압력이 2×105Pa 이하인 스위칭 소자.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 제1전극의 재질은 금, 은, 백금, 팔라듐, 니켈, 알루미늄, 코발트, 크롬, 로듐, 구리, 텅스텐, 탄탈, 카본 및 그것들의 합금에서 선택한 적어도 1개의 스위칭 소자.
  6. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 제2전극의 재질은, 금, 은, 백금, 팔라듐, 니켈, 알루미늄, 코발트, 크롬, 로듐, 구리, 텅스텐, 탄탈, 카본 및 그것들의 합금에서 선택한 적어도 1개의 스위칭 소자.
  7. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 제1전극 및 상기 제2전극의 적어도 한 방향은 다층구조인 스위칭 소자.
  8. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 제1전극과 상기 제2전극과의 사이의 전기 저항값은,
    상기 스위칭 소자가 온(ON)의 상태에서는 1㏀~1㏁ 이며,
    상기 스위칭 소자가 오프(OFF)의 상태에서는 1㏁~100TΩ인 스위칭 소자.
KR1020087010074A 2005-09-27 2006-09-25 스위칭 소자 KR100990504B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00280633 2005-09-27
JP2005280633 2005-09-27
JP2006189380A JP4919146B2 (ja) 2005-09-27 2006-07-10 スイッチング素子
JPJP-P-2006-00189380 2006-07-10

Publications (2)

Publication Number Publication Date
KR20080059602A true KR20080059602A (ko) 2008-06-30
KR100990504B1 KR100990504B1 (ko) 2010-10-29

Family

ID=37899636

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087010074A KR100990504B1 (ko) 2005-09-27 2006-09-25 스위칭 소자

Country Status (6)

Country Link
US (1) US8093518B2 (ko)
EP (1) EP1939941B1 (ko)
JP (1) JP4919146B2 (ko)
KR (1) KR100990504B1 (ko)
CN (1) CN101273461B (ko)
WO (1) WO2007037210A1 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4919146B2 (ja) 2005-09-27 2012-04-18 独立行政法人産業技術総合研究所 スイッチング素子
JP2008311449A (ja) * 2007-06-15 2008-12-25 National Institute Of Advanced Industrial & Technology シリコンによる２端子抵抗スイッチ素子及び半導体デバイス
JP5216254B2 (ja) * 2007-06-22 2013-06-19 株式会社船井電機新応用技術研究所 メモリ素子アレイ
JP5120874B2 (ja) * 2007-06-22 2013-01-16 株式会社船井電機新応用技術研究所 スイッチング素子
JP5190924B2 (ja) 2007-08-09 2013-04-24 独立行政法人産業技術総合研究所 ２端子抵抗スイッチ素子及び半導体デバイス
JP2009049287A (ja) 2007-08-22 2009-03-05 Funai Electric Advanced Applied Technology Research Institute Inc スイッチング素子、スイッチング素子の製造方法及びメモリ素子アレイ
JP5312782B2 (ja) * 2007-12-20 2013-10-09 株式会社船井電機新応用技術研究所 ナノギャップスイッチング素子の駆動方法及びナノギャップスイッチング素子を備える記憶装置
JP4544340B2 (ja) * 2008-01-24 2010-09-15 ソニー株式会社 電子素子およびその製造方法並びに記憶装置
JP5120883B2 (ja) * 2008-02-26 2013-01-16 株式会社船井電機新応用技術研究所 ナノギャップ素子の駆動方法及びナノギャップ素子を備える記憶装置
WO2009150751A1 (ja) * 2008-06-13 2009-12-17 株式会社船井電機新応用技術研究所 スイッチング素子
JP5415049B2 (ja) * 2008-09-26 2014-02-12 株式会社船井電機新応用技術研究所 メモリ素子、メモリ素子の製造方法およびメモリアレイ
JP5419408B2 (ja) * 2008-09-26 2014-02-19 株式会社船井電機新応用技術研究所 メモリ素子、メモリ素子の製造方法、メモリアレイ構成のエレメントおよびメモリアレイ
JP5526341B2 (ja) * 2010-02-25 2014-06-18 独立行政法人産業技術総合研究所 スイッチング素子
JP5527729B2 (ja) * 2010-08-26 2014-06-25 独立行政法人産業技術総合研究所 メモリ素子の駆動方法及びメモリ素子を備える記憶装置
JP5499364B2 (ja) * 2010-08-26 2014-05-21 独立行政法人産業技術総合研究所 メモリ素子の駆動方法及びメモリ素子を備える記憶装置
JP5900872B2 (ja) * 2011-03-08 2016-04-06 国立研究開発法人産業技術総合研究所 電子デバイスおよび電子デバイスの作製方法
US9595604B2 (en) * 2013-03-09 2017-03-14 Japan Science And Technology Agency Electronic element
JP2015060890A (ja) 2013-09-17 2015-03-30 株式会社東芝 記憶装置
US10396175B2 (en) 2014-11-25 2019-08-27 University Of Kentucky Research Foundation Nanogaps on atomically thin materials as non-volatile read/writable memory devices
JP6886304B2 (ja) 2017-01-31 2021-06-16 ヌヴォトンテクノロジージャパン株式会社 気体センサ
SG11202010496WA (en) * 2018-05-18 2020-12-30 Daiichi Sankyo Co Ltd Anti-muc1 antibody-drug conjugate
CN109911838B (zh) * 2019-02-25 2021-01-19 华中科技大学 基于可控纳米裂纹实现的互补电阻开关器件及其控制方法

Family Cites Families (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3971056A (en) 1975-02-18 1976-07-20 Cutler-Hammer, Inc. Semiconductor temperature switches
US4112458A (en) * 1976-01-26 1978-09-05 Cutler-Hammer, Inc. Silicon thyristor sensitive to low temperature with thermal switching characteristics at temperatures less than 50° C
US4814943A (en) 1986-06-04 1989-03-21 Oki Electric Industry Co., Ltd. Printed circuit devices using thermoplastic resin cover plate
US5208693A (en) 1991-03-29 1993-05-04 Raynet Corporation Transmission protocol for clamping receiver
US5412498A (en) 1991-03-29 1995-05-02 Raynet Corporation Multi-RC time constant receiver
US5339211A (en) 1991-05-02 1994-08-16 Dow Corning Corporation Variable capacitor
US5285619A (en) 1992-10-06 1994-02-15 Williams International Corporation Self tooling, molded electronics packaging
US5648296A (en) 1994-07-27 1997-07-15 General Electric Company Post-fabrication repair method for thin film imager devices
JP3062029B2 (ja) 1995-01-31 2000-07-10 日本電気株式会社 ダイオードの順電圧を利用した温度検知方法
US6057038A (en) 1996-08-02 2000-05-02 Sharp Kabushiki Kaisha Substrate for use in display element, method of manufacturing the same, and apparatus for manufacturing the same
JP3030333B2 (ja) 1997-03-14 2000-04-10 工業技術院長 電流及び電場誘起相転移を用いたスイッチング素子及びメモリー素子
US6163055A (en) 1997-03-24 2000-12-19 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and manufacturing method thereof
DE69812425T2 (de) 1997-12-04 2004-01-15 Axon Technologies Corp Programmierbare metallisierungsstruktur mit oberflächennaher verfestigung undherstellungsverfahren dafür
US6548843B2 (en) 1998-11-12 2003-04-15 International Business Machines Corporation Ferroelectric storage read-write memory
US6391675B1 (en) 1998-11-25 2002-05-21 Raytheon Company Method and apparatus for switching high frequency signals
US6635914B2 (en) * 2000-09-08 2003-10-21 Axon Technologies Corp. Microelectronic programmable device and methods of forming and programming the same
JP3595744B2 (ja) 1999-02-26 2004-12-02 キヤノン株式会社 電子放出素子、電子源及び画像形成装置
US6509619B1 (en) * 1999-09-10 2003-01-21 Starmega Corporation Strongly textured atomic ridge and dot Mosfets, sensors and filters
AU3970401A (en) 1999-11-29 2001-06-04 Trustees Of The University Of Pennsylvania, The Fabrication of nanometer size gaps on an electrode
US6483719B1 (en) 2000-03-21 2002-11-19 Spraylat Corporation Conforming shielded form for electronic component assemblies
US6791648B2 (en) 2001-03-15 2004-09-14 Seiko Epson Corporation Liquid crystal device, projection display device and, manufacturing method for substrate for liquid crystal device
US6900383B2 (en) 2001-03-19 2005-05-31 Hewlett-Packard Development Company, L.P. Board-level EMI shield that adheres to and conforms with printed circuit board component and board surfaces
WO2002080280A1 (en) 2001-03-30 2002-10-10 The Regents Of The University Of California Methods of fabricating nanostructures and nanowires and devices fabricated therefrom
US6614102B1 (en) * 2001-05-04 2003-09-02 Amkor Technology, Inc. Shielded semiconductor leadframe package
US6803534B1 (en) 2001-05-25 2004-10-12 Raytheon Company Membrane for micro-electro-mechanical switch, and methods of making and using it
US6919592B2 (en) 2001-07-25 2005-07-19 Nantero, Inc. Electromechanical memory array using nanotube ribbons and method for making same
US6891319B2 (en) 2001-08-29 2005-05-10 Motorola, Inc. Field emission display and methods of forming a field emission display
US6699779B2 (en) * 2002-03-22 2004-03-02 Hewlett-Packard Development Company, L.P. Method for making nanoscale wires and gaps for switches and transistors
US6791441B2 (en) 2002-05-07 2004-09-14 Raytheon Company Micro-electro-mechanical switch, and methods of making and using it
JP4186727B2 (ja) 2002-07-26 2008-11-26 松下電器産業株式会社 スイッチ
JP4224579B2 (ja) * 2003-02-24 2009-02-18 独立行政法人産業技術総合研究所 電極架橋型分子素子の電極製造方法及び電極架橋型分子素子の製造方法
US20050136419A1 (en) 2003-03-28 2005-06-23 The Regents Of The University Of California Method and apparatus for nanogap device and array
US7113426B2 (en) 2003-03-28 2006-09-26 Nantero, Inc. Non-volatile RAM cell and array using nanotube switch position for information state
JP4314867B2 (ja) 2003-04-08 2009-08-19 ソニー株式会社 Ｍｅｍｓ素子の製造方法
US7274064B2 (en) * 2003-06-09 2007-09-25 Nanatero, Inc. Non-volatile electromechanical field effect devices and circuits using same and methods of forming same
EP1634296A4 (en) 2003-06-09 2007-02-14 Nantero Inc NON-VOLATILE ELECTROMECHANICAL FIELD EFFECT BLOCKS AND CIRCUITS THEREFOR AND METHOD FOR THEIR PRODUCTION
US7115960B2 (en) 2003-08-13 2006-10-03 Nantero, Inc. Nanotube-based switching elements
JP3864229B2 (ja) * 2003-08-29 2006-12-27 独立行政法人産業技術総合研究所 ナノギャップ電極の製造方法及び該方法により製造されたナノギャップ電極を有する素子
US7015504B2 (en) 2003-11-03 2006-03-21 Advanced Micro Devices, Inc. Sidewall formation for high density polymer memory element array
KR100565174B1 (ko) 2003-11-20 2006-03-30 한국전자통신연구원 나노갭 전극소자의 제작 방법
JP3864232B2 (ja) * 2003-12-10 2006-12-27 独立行政法人産業技術総合研究所 ナノギャップ電極の製造方法及び該方法により製造されたナノギャップ電極を用いた素子
US7164744B2 (en) 2004-06-18 2007-01-16 Nantero, Inc. Nanotube-based logic driver circuits
JP2006128438A (ja) * 2004-10-29 2006-05-18 National Institute Of Advanced Industrial & Technology ナノギャップ電極の形成方法及びこれによって得られたナノギャップ電極並びに該電極を備えた素子
JP4475098B2 (ja) 2004-11-02 2010-06-09 ソニー株式会社 記憶素子及びその駆動方法
JP4783045B2 (ja) 2004-11-17 2011-09-28 株式会社東芝 スイッチング素子
WO2006070698A1 (ja) * 2004-12-27 2006-07-06 Nec Corporation スイッチング素子、スイッチング素子の駆動方法及び製造方法、集積回路装置並びにメモリ素子
KR100679704B1 (ko) 2005-01-10 2007-02-06 한국과학기술원 분자소자와 바이오 센서를 위한 나노갭 또는 나노 전계효과 트랜지스터 제작방법
JP5211483B2 (ja) 2005-01-17 2013-06-12 日本電気株式会社 固体電解質スイッチング素子およびその製造方法ならびに集積回路
JP4701452B2 (ja) 2005-02-23 2011-06-15 独立行政法人産業技術総合研究所 ナノギャップ電極の製造方法
DE102005009057A1 (de) 2005-02-28 2006-08-31 Patent-Treuhand-Gesellschaft für elektrische Glühlampen mbH Starter für Niederdruckentladungslampen
JP4575837B2 (ja) 2005-05-19 2010-11-04 シャープ株式会社 不揮発性記憶素子及びその製造方法
US7541227B2 (en) 2005-06-02 2009-06-02 Hewlett-Packard Development Company, L.P. Thin film devices and methods for forming the same
US20060278879A1 (en) 2005-06-09 2006-12-14 Cabot Microelectronics Corporation Nanochannel device and method of manufacturing same
JP2007049084A (ja) 2005-08-12 2007-02-22 Toshiba Corp スイッチ素子、メモリ素子および磁気抵抗効果素子
KR100682952B1 (ko) 2005-08-31 2007-02-15 삼성전자주식회사 나노탄성 메모리 소자 및 그 제조 방법
JP4919146B2 (ja) 2005-09-27 2012-04-18 独立行政法人産業技術総合研究所 スイッチング素子
US7449710B2 (en) 2005-11-21 2008-11-11 Macronix International Co., Ltd. Vacuum jacket for phase change memory element
JP4054881B2 (ja) 2006-02-06 2008-03-05 松下電器産業株式会社 単電子半導体素子の製造方法
US8432239B2 (en) 2006-11-20 2013-04-30 Massachusetts Institute Of Technology Micro-electro mechanical tunneling switch
JP4446054B2 (ja) 2007-03-23 2010-04-07 独立行政法人産業技術総合研究所 不揮発性記憶素子
JP2008311449A (ja) 2007-06-15 2008-12-25 National Institute Of Advanced Industrial & Technology シリコンによる２端子抵抗スイッチ素子及び半導体デバイス
JP5120874B2 (ja) * 2007-06-22 2013-01-16 株式会社船井電機新応用技術研究所 スイッチング素子
KR101303579B1 (ko) 2007-07-19 2013-09-09 삼성전자주식회사 전기기계적 스위치 및 그 제조방법
JP5312782B2 (ja) * 2007-12-20 2013-10-09 株式会社船井電機新応用技術研究所 ナノギャップスイッチング素子の駆動方法及びナノギャップスイッチング素子を備える記憶装置
WO2009150751A1 (ja) * 2008-06-13 2009-12-17 株式会社船井電機新応用技術研究所 スイッチング素子

Also Published As

Publication number Publication date
WO2007037210A1 (ja) 2007-04-05
US8093518B2 (en) 2012-01-10
JP4919146B2 (ja) 2012-04-18
KR100990504B1 (ko) 2010-10-29
CN101273461A (zh) 2008-09-24
EP1939941A1 (en) 2008-07-02
EP1939941A4 (en) 2010-09-08
JP2007123828A (ja) 2007-05-17
US20090251199A1 (en) 2009-10-08
EP1939941B1 (en) 2012-06-06
CN101273461B (zh) 2010-07-14

Similar Documents

Publication Publication Date Title
KR100990504B1 (ko) 스위칭 소자
JP4446054B2 (ja) 不揮発性記憶素子
EP2006928B1 (en) Switching element
Liang et al. Resistance switching of an individual Ag2S/Ag nanowire heterostructure
US10170547B2 (en) Nanodevice
Semple et al. Semiconductor-free nonvolatile resistive switching memory devices based on metal nanogaps fabricated on flexible substrates via adhesion lithography
JP2005523386A (ja) Ａｃ電界を用いてナノメータスケール成分を選択的に位置合わせする方法
US8716688B2 (en) Electronic device incorporating memristor made from metallic nanowire
Mahapatro et al. Nanometer scale electrode separation (nanogap) using electromigration at room temperature
US8653912B2 (en) Switching element
JP2008124188A (ja) 電極構造体及びその製造方法、並びに電子デバイス
KR100549227B1 (ko) 유기분자 소자의 제작 방법
KR100822992B1 (ko) 나노선 전계효과 트랜지스터 및 그 제조 방법
JP5120872B2 (ja) スイッチング素子
US8604458B2 (en) Two-terminal resistance switching device and semiconductor device
JP5526341B2 (ja) スイッチング素子
Awais Printed Memristive Devices for Electrical Switching and Memory Applications
Schröter et al. Current transport at the atomic scale
Takikawa et al. Resistive switching effects in electromigrated Ni nanogaps
Grüter Mechanically controllable break junction in liquid environment: a tool to measure electronic transport through single molecules
TW201230036A (en) Driving method of memory element, and storage device having memory element
Pea et al. A route for reliable conductive scanning probe characterization of FIB machined ZnO nanopillars
Chen et al. Nanocontacts and Nanogaps
Chen et al. Electrochemical Fabrication of Metal Nanocontacts and Nanogaps

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130829

Year of fee payment: 4