JP5190924B2 - 2端子抵抗スイッチ素子及び半導体デバイス - Google Patents

2端子抵抗スイッチ素子及び半導体デバイス Download PDF

Info

Publication number
JP5190924B2
JP5190924B2 JP2007207397A JP2007207397A JP5190924B2 JP 5190924 B2 JP5190924 B2 JP 5190924B2 JP 2007207397 A JP2007207397 A JP 2007207397A JP 2007207397 A JP2007207397 A JP 2007207397A JP 5190924 B2 JP5190924 B2 JP 5190924B2
Authority
JP
Japan
Prior art keywords
electrodes
gap width
switch element
terminal resistance
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007207397A
Other languages
English (en)
Other versions
JP2009043942A (ja
Inventor
洋志 菅
泰久 内藤
昌代 堀川
哲夫 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2007207397A priority Critical patent/JP5190924B2/ja
Priority to PCT/JP2008/063176 priority patent/WO2009019980A1/ja
Priority to US12/671,145 priority patent/US8604458B2/en
Publication of JP2009043942A publication Critical patent/JP2009043942A/ja
Application granted granted Critical
Publication of JP5190924B2 publication Critical patent/JP5190924B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/122Single quantum well structures
    • H01L29/125Quantum wire structures
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00Nanotechnology for materials or surface science, e.g. nanocomposites
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/50Bistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221Carbon nanotubes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/823Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Composite Materials (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Semiconductor Memories (AREA)
  • Carbon And Carbon Compounds (AREA)

Description

本発明は、2端子抵抗スイッチ素子特に多層カーボンナノチューブあるいは多層カーボンナノファイバーを用いた2端子抵抗スイッチ素子及び半導体デバイスに関するものである。
現在電気素子の微細化が進み、それぞれの素子の微細化限界が近づきつつある。例えば、現在の主力メモリ素子であるCMOSの場合、その機能を発現するチャネル長の最小値は6nmであると予想されている。この限界を超える新技術開発のため、様々なアイデアを元に新たな素子の開発が世界中で進められている。
メモリ素子に関して例示すると、原子移動や分子の特性変化を介し、On/Off状態間で大きな抵抗変化を生じる2端子抵抗スイッチ素子が研究されている。以下に代表的な例を紹介する。
非特許文献1で紹介された手法は、硫化銀電極と白金電極の間の電気化学反応を利用して銀粒子の伸縮及び収縮を行い、電極間を銀原子で架橋・切断をコントロールし原子スイッチを実現するものである。
非特許文献2で紹介されている手法は、カテナン系分子の酸化還元反応を利用し、電圧でこの分子の酸化還元反応を誘起させチャンネルを開き、スイッチ素子を実現している。
以上のように近年、少数の金属原子の伸縮若しくは分子の酸化還元反応を利用したスイッチ素子が報告されている。
また発明者らは、ナノスケール間隙幅を持った金属電極間に電圧を印加することによる2端子抵抗スイッチ素子を提案している(特許文献1、非特許文献3)。この文献で提案している手法は、0.1nm〜20nm程度のギャップ幅をもつ金電極間に電圧を印加することによってギャップ幅をコントロールするものである。この手法によればギャップ部の抵抗値をコントロールでき、そのギャップ幅のコントロールを利用して不揮発性メモリとして応用できることを示した。
さらに発明者らは、カーボンナノチューブを用いて、20nm以下の空隙幅のギャップ電極を作製することにより、現在のシリコンプロセスの限界配線幅(45nm)をはるかに下回る領域面積でのスイッチングデバイスを作製することを試みた。電極の材料が単層カーボンナノチューブ単体を用いた場合は、スイッチング現象は確実に起こらなかったが、フラーレン分子(C60)やカロテン分子を内包した単層カーボンナノチューブを用いると、スイッチング現象が高い確率で発現することを確認した。
しかし、フラーレン分子やカロテン分子を内包したカーボンナノチューブによるスイッチ素子の作製に当たっては、カーボンナノチューブに分子を内包させる工程が必要になるため、作製効率の点で難点があった。さらに、単層カーボンナノチューブは半導体の性質をもつ場合と金属の性質を持つ場合があるが、電極として適切な金属性質の単層カーボンナノチューブだけを選別する精製コストは非常に高価であり、また、単層カーボンナノチューブは熱や酸化に対して脆弱であるという問題がある。
特願2006−189380号 Nature 433, (2005)47-50. SCIENCE 289, (2000) 1172-1175. Nanotechnology 17,(2007) 5669-5674.
本発明の課題は、多層カーボンナノチューブあるいは多層カーボンナノファイバー自体の直径の小ささを利用し、素子全体として20nm×20nm程度の極めて小さな抵抗スイッチ素子を、分子内包工程を必要としないより簡単な手法で、より優れた電気伝導率で提供することである。
上記課題は次のような手段により解決される。
(1)多層カーボンナノファイバーをナノスケールの間隙幅をもって配置したことを特徴とする2端子抵抗スイッチ素子。
(2)上記間隙幅をもって配置した多層カーボンナノファイバーに電極を設けたことを特徴とする(1)に記載の2端子抵抗スイッチ素子。
(3)多層カーボンナノチューブをナノスケールの間隙幅をもって配置したことを特徴とする2端子抵抗スイッチ素子。
(4)上記間隙幅をもって配置した多層カーボンナノチューブに電極を設けたことを特徴とする(3)に記載の2端子抵抗スイッチ素子。
(5)上記間隙幅は、0.1nm〜20nmの範囲であることを特徴とする(1)ないし(4)のいずれかに記載の2端子抵抗スイッチ素子。
(6)(1)乃至(5)のいずれかに記載の2端子抵抗スイッチ素子を組み込んだ半導体デバイス。
本発明では、多層カーボンナノチューブあるいは多層カーボンナノファイバーを採用しているため、化学気相反応法(CVD)によって、大量に合成可能であり、分子内包などの手間を必要としない。かつ、多層カーボンナノチューブは、次世代LSI配線としても期待されるほど、電気伝導、熱伝導共に優れ、単層カーボンナノチューブよりも流すことができる電流量は大きい利点がある。
本発明の2端子抵抗スイッチ素子は、ナノスケールで向かい合った多層カーボンナノチューブに電圧を印加することにより電気的スイッチを実現するものである。印加した電圧をゆっくりとOVに近づけるとスイッチがOnになり、逆に瞬時に0Vに近づけるとスイッチがOffになる素子である。
図1に、On、Offと繰り返し状態を変化させたときの素子抵抗の変化を示す。2端子抵抗スイッチ素子は、約500kΩのOn状態と約10MΩのOff状態との二つの抵抗状態をとっていることがわかる。+12Vを素子に印加した状態からの印加電庄の下げ方を変えることによって、この2種類の抵抗値を作り分けることができる。
低いオン抵抗(約500kΩ)は、+12VからゆっくりとOVに電圧を落とすこと(例えば電圧の変化速度は約1V/s)で実現する。そして高いオフ抵抗(約10MΩ)は、+12Vから瞬時に0Vに電圧を下げた時(電圧の変化速度は約0.2V/1μs)に実現する。
なおカーボンナノチューブ間の間隙幅は、0.1nm〜20nmの範囲であればよい。
電界の印加方法によりこのように2種類の抵抗を素子に持たせることができる。それぞれの抵抗状態は低電圧領域で抵抗を維持するため、この変化は不揮発性を有する。そして、このOn/Offの変化は可逆的な変化であり、同じ素子に200回以上繰り返し測定を行っても同様のスイッチング特性を示す。
試料の作製方法を図2に模式図として示す。図2aのように、シリコン酸化層を有するシリコン基板上にメタルマスクにて約650nm〜1μmの間隙幅で金もしくはパラジウムの金属電極を蒸着する。その電極上に、SEMの試料室に組み込まれた精密マニピュレーターを使って、図2bに示すように、多層カーボンナノチューブを一本架設する。
多層カーボンナノチューブ架設後の電極の走査型電子顕微鏡像を図3に示す
その後、試料を窒素雰囲気で500℃24時間加熱することにより金属原子をカーボンナノチューブ上を移動させて、カーボンナノチューブと金属電極の界面抵抗を20kΩ程度に安定にさせる。(図2c)最後に、図2dに示すように電極間に数十μA以上の電流をナノチューブに流し、切断する。このとき切断されたナノチューブはわずか数nmの間隙幅を有して切断される。そして、ナノスケールで多層カーボンナノチューブが向かい合った構造が作製される。もしくは、高い抵抗となる局所的な欠陥構造が多層カーボンナノチューブの一部分に形成される。
なお、上記の実施例は、あくまでも本発明の理解を容易にするためのものであり、本発明はこれに限定されるものではない。すなわち、本発明の技術思想に基づく変形、他の態様は、当然本発明に包含されるものである。
例えば実施例では多層カーボンナノチューブを例示しているが、2層以上の構造を持つカーボンナノファイバーなどを用いても、抵抗スイッチ素子とすることができる。
また本発明の2端子抵抗スイッチ素子をメモリやストレージ装置等に組み込んで半導体デバイスが得られることはいうまでもない。
On/Off状態を繰り返し変化させたときの素子抵抗の変化図 試料の作成手順を示す図 作製した試料の走査電子顕微鏡像

Claims (6)

  1. 電極と、該電極間に設置され、ナノスケールの間隙幅をもって配置された多層カーボンナノファイバーとを備える2端子抵抗スイッチ素子であって、
    前記多層カーボンナノファイバーは、電極間に多層カーボンナノファイバーを架設後、電極間に電流を流して切断することにより形成された前記間隙幅をもって向かい合った構造を有し、
    前記電極間に電圧を印加して、抵抗状態を変化させることを特徴とする2端子抵抗スイッチ素子。
  2. 電極と、該電極間に設置され、ナノスケールの間隙幅をもって配置された多層カーボンナノファイバーとを備える2端子抵抗スイッチ素子であって、
    前記間隙幅は、多層カーボンナノファイバーに形成された高い抵抗となる局所的な欠陥構造であり、
    前記電極間に電圧を印加して、抵抗状態を変化させることを特徴とする2端子抵抗スイッチ素子。
  3. 電極と、該電極間に設置され、ナノスケールの間隙幅をもって配置された多層カーボンナノチューブとを備える2端子抵抗スイッチ素子であって、
    前記多層カーボンナノチューブは、電極間に多層カーボンナノチューブを架設後、電極間に電流を流して切断することにより形成された前記間隙幅をもって向かい合った構造を有し、
    前記電極間に電圧を印加して、抵抗状態を変化させることを特徴とする2端子抵抗スイッチ素子。
  4. 電極と、該電極間に設置され、ナノスケールの間隙幅をもって配置された多層カーボンナノチューブとを備える2端子抵抗スイッチ素子であって、
    前記間隙幅は、多層カーボンナノチューブに形成された高い抵抗となる局所的な欠陥構造であり、
    前記電極間に電圧を印加して、抵抗状態を変化させることを特徴とする2端子抵抗スイッチ素子。
  5. 前記間隙幅は、0.1nm〜20nmの範囲であることを特徴とする請求項1ないし4のいずれか1項に記載の2端子抵抗スイッチ素子。
  6. 請求項1乃至5のいずれか1項に記載の2端子抵抗スイッチ素子を組み込んだ半導体デバイス。
JP2007207397A 2007-08-09 2007-08-09 2端子抵抗スイッチ素子及び半導体デバイス Expired - Fee Related JP5190924B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007207397A JP5190924B2 (ja) 2007-08-09 2007-08-09 2端子抵抗スイッチ素子及び半導体デバイス
PCT/JP2008/063176 WO2009019980A1 (ja) 2007-08-09 2008-07-23 2端子抵抗スイッチ素子及び半導体デバイス
US12/671,145 US8604458B2 (en) 2007-08-09 2008-07-23 Two-terminal resistance switching device and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007207397A JP5190924B2 (ja) 2007-08-09 2007-08-09 2端子抵抗スイッチ素子及び半導体デバイス

Publications (2)

Publication Number Publication Date
JP2009043942A JP2009043942A (ja) 2009-02-26
JP5190924B2 true JP5190924B2 (ja) 2013-04-24

Family

ID=40341216

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007207397A Expired - Fee Related JP5190924B2 (ja) 2007-08-09 2007-08-09 2端子抵抗スイッチ素子及び半導体デバイス

Country Status (3)

Country Link
US (1) US8604458B2 (ja)
JP (1) JP5190924B2 (ja)
WO (1) WO2009019980A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5525946B2 (ja) 2010-07-14 2014-06-18 株式会社東芝 不揮発性記憶装置の製造方法
JP5426596B2 (ja) 2011-03-24 2014-02-26 株式会社東芝 不揮発性半導体記憶装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3740295B2 (ja) * 1997-10-30 2006-02-01 キヤノン株式会社 カーボンナノチューブデバイス、その製造方法及び電子放出素子
JP3864229B2 (ja) 2003-08-29 2006-12-27 独立行政法人産業技術総合研究所 ナノギャップ電極の製造方法及び該方法により製造されたナノギャップ電極を有する素子
JP3864232B2 (ja) 2003-12-10 2006-12-27 独立行政法人産業技術総合研究所 ナノギャップ電極の製造方法及び該方法により製造されたナノギャップ電極を用いた素子
JP2006128438A (ja) 2004-10-29 2006-05-18 National Institute Of Advanced Industrial & Technology ナノギャップ電極の形成方法及びこれによって得られたナノギャップ電極並びに該電極を備えた素子
JP2007049084A (ja) * 2005-08-12 2007-02-22 Toshiba Corp スイッチ素子、メモリ素子および磁気抵抗効果素子
JP4919146B2 (ja) 2005-09-27 2012-04-18 独立行政法人産業技術総合研究所 スイッチング素子

Also Published As

Publication number Publication date
JP2009043942A (ja) 2009-02-26
WO2009019980A1 (ja) 2009-02-12
US20100193757A1 (en) 2010-08-05
US8604458B2 (en) 2013-12-10

Similar Documents

Publication Publication Date Title
Tseng et al. Digital memory device based on tobacco mosaic virus conjugated with nanoparticles
Tsai et al. Resistive random access memory enabled by carbon nanotube crossbar electrodes
CN101273461B (zh) 开关元件
Sun et al. A flexible nonvolatile resistive switching memory device based on ZnO film fabricated on a foldable PET substrate
KR101198301B1 (ko) 금속 나노입자를 이용하고 환원된 그래핀 산화물에 기반한 양쪽극 기억소자 및 이의 제조방법
Ielmini et al. Nanowire-based resistive switching memories: devices, operation and scaling
Chaudhary et al. Bipolar resistive switching and nonvolatile memory effect in poly (3-hexylthiophene)–carbon nanotube composite films
Naitoh et al. Resistance switch employing a simple metal nanogap junction
JP4446054B2 (ja) 不揮発性記憶素子
Yao et al. Two-terminal nonvolatile memories based on single-walled carbon nanotubes
US8716688B2 (en) Electronic device incorporating memristor made from metallic nanowire
JP2007049084A (ja) スイッチ素子、メモリ素子および磁気抵抗効果素子
Loh et al. Carbon‐carbon contacts for robust nanoelectromechanical switches
JP2010199215A (ja) スイッチング素子及び不揮発性記憶装置
JP2007103625A (ja) 機能性デバイス及びその製造方法
Sinitskii et al. Lithographic graphitic memories
Rehman et al. 2D nanocomposite of hexagonal boron nitride nanoflakes and molybdenum disulfide quantum dots applied as the functional layer of all-printed flexible memory device
JP2008311449A (ja) シリコンによる2端子抵抗スイッチ素子及び半導体デバイス
KR101490109B1 (ko) 반도체 소자와 그의 제조 및 동작방법
Zhang et al. Fabrication of electronic switches based on low-dimensional nanomaterials: a review
KR101659816B1 (ko) 반도체 소자 및 그 제조 방법
JP5190924B2 (ja) 2端子抵抗スイッチ素子及び半導体デバイス
Zhou et al. Enhanced memristive performance of individual hexagonal tungsten trioxide nanowires by water adsorption based on Grotthuss mechanism
Wu et al. General observation of the memory effect in metal-insulator-ITO structures due to indium diffusion
Batabyal et al. Axial-Junction Nanowires of Ag2Te− Ag As a Memory Element

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090715

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120703

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120903

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121030

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130124

R150 Certificate of patent or registration of utility model

Ref document number: 5190924

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160208

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees