JP5900872B2 - 電子デバイスおよび電子デバイスの作製方法 - Google Patents

電子デバイスおよび電子デバイスの作製方法 Download PDF

Info

Publication number
JP5900872B2
JP5900872B2 JP2011050552A JP2011050552A JP5900872B2 JP 5900872 B2 JP5900872 B2 JP 5900872B2 JP 2011050552 A JP2011050552 A JP 2011050552A JP 2011050552 A JP2011050552 A JP 2011050552A JP 5900872 B2 JP5900872 B2 JP 5900872B2
Authority
JP
Japan
Prior art keywords
gap
nanogap
electronic device
metal wire
crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011050552A
Other languages
English (en)
Other versions
JP2012190840A (ja
Inventor
洋志 菅
洋志 菅
内藤 泰久
泰久 内藤
昌代 堀川
昌代 堀川
哲夫 清水
哲夫 清水
成生 古田
成生 古田
角谷 透
透 角谷
雄一郎 増田
雄一郎 増田
高橋 剛
剛 高橋
雅敏 小野
雅敏 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Funai Electric Co Ltd
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Funai Electric Co Ltd
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Funai Electric Co Ltd, National Institute of Advanced Industrial Science and Technology AIST filed Critical Funai Electric Co Ltd
Priority to JP2011050552A priority Critical patent/JP5900872B2/ja
Publication of JP2012190840A publication Critical patent/JP2012190840A/ja
Application granted granted Critical
Publication of JP5900872B2 publication Critical patent/JP5900872B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明は、電子デバイスおよび電子デバイスの作製方法に関するものである。
革新的な特性の分子デバイス[非特許文献1]や不揮発性メモリ[非特許文献2]、光デバイス[非特許文献3]創成を目指し、ナノギャップ構造を用いたデバイスが研究されている。
ナノ空間を応用した現象では、原子スケールの形状の違いが極めて大きく影響する。例えば、トンネル伝導の場合、原子一個分のギャップの間隔の違いが、抵抗値にして一桁以上もの変化を生じさせてしまう。
それゆえ、精密にギャップを作製するナノギャップの製法は、本研究分野の中核の一つであり、これまでに多くの優れた製法が開発されてきた[非特許文献4]。例えば、電子ビームリソグラフィーを用いて、精密に間隔を制御して、ナノギャップを作製する手法[非特許文献5]、メッキ法を用いて、液相で精密な間隔のナノギャップを作製する方法[非特許文献6]、分子をテンプレートに用いて、分子のサイズのナノギャップを精密に作製する手法[非特許文献7]、そして、エレクトロマイグレーション現象を用いて、ナノワイヤーからナノギャップ構造を作製する方法[非特許文献8]が挙げられる。特に、エレクトロマイグレーションを用いる手法は、ギャップ幅を2nm以下と特に小さく設定でき、有効である。
図3および図4には、一般的なナノギャップ電極におけるナノギャップ部分の形状を示す概念図の上面図および側面図を示す。
金属細線2に設けられた理想的なナノギャップ構造の形状は、ナノギャップ幅6、ナノギャップ長さ7、および、ナノギャップ幅の均一性により定められる。
ナノギャップの幅が2nm以下であれば、電子はナノギャップをトンネルして流れ、多くの種類の機能性有機分子を単体でナノギャップに架橋でき、またナノギャップ構造によるエバネッセント光の増強効果が顕著に発現する。一般的に、多くの機能性有機分子単体のサイズは2 nm以下であり、量子効果によるエバネッセント光増強の効果は金属電極と金属電極の間の間隔(ギャップ幅)が狭いほど大きくなる。
そのギャップ幅が均一なナノギャップほど理想的な形状である(例えば、図5)。物理現象に関わる構造パラメータが均一になるためである。図6のように、局所的に幅が異なる場合や複数あり特定できない場合には、電界集中やトンネル距離が一定にならない。その場合、機能性有機分子の架橋本数や吸着部位を制御することも困難である。
ギャップ長が小さければ、電圧印加時ギャップに強い電界および電流の集中が発生し、ギャップ部の構造変化が起こりやすいという問題がある。(電流密度や電界の大きさが一定以上になると、ギャップ部の金属原子の拡散や蒸発が誘起される。)また、機能性有機分子をギャップ間に配置した素子を作製したとき、数本の分子しかギャップ間に架橋できず、素子間の特性ばらつきが顕著になる恐れがある。
逆に、ギャップ長が長ければ、電流が通過する面積が増え、電流密度や電界が下がり、構造変化を起こしにくい構造を作製できる。また、分子吸着する面積が増え吸着分子数も増加するため、機能性有機分子の架橋成功率が高くなり、機能性有機分子によるデバイス間のばらつきも押さえられる。
既存手法で作製できるナノギャップ構造を考えると、非特許文献8でのエレクトロマイグレーションを用いる手法では、ギャップ幅が2nm以下のものが出来上がる。一方、従来、作製可能なギャップ長は数nmであり、非常に局所的なものができあがる。これでは、素子に極めて小さな電流しか流すことが出来ない。
Bezryadin et al., Appl. Phys. Lett. 71, 1273 (1997). Pile et al., Appl. Phys. Lett. 87, 261114 (2005). Naitoh et al., Nanotechnology 17, 5669 (2006). Li et al., Adv. Mater., 22, 286 (2010). M. A. Guillorn et al., J. Vac. Sci. Technol. B 18, 1117-1181 (2000). Y. Kashimura et al., Thin Solid Films 438-439, 317-321 (2003). R. Negishi et al., Appl. Phys. Lett. 88, 223111 (2006). D. Strachan et al., Appl. Phys. Lett. 86, 043109 (2005).
このように、既存の技術には問題点があり、理想的なナノギャップ構造の理想形状を実現できない。更に、理想的なナノギャップ構造を実現するには、形状だけでなく、単一の結晶面で構成されるような、高い結晶性を持つナノギャップ構造の形態が望まれる。ここで、結晶性とは、ナノギャップを形成している互いに向かい合った金属細線を構成している単結晶が、形状において原子レベルで整い、かつ特定の方向の結晶方位を有することをいい、結晶性の高さとは、各単結晶の結晶方位の特定の方位への揃い具合を示す。仕事関数、抵抗率、原子拡散エネルギーなどの諸物性値は、金属結晶の方位面で異なる値であり、ナノギャップ部の結晶面では単一であることが望まれる。図7における金属細線2の結晶面11〜13に示すように、結晶性が高ければ、ナノギャップ部10には単一の結晶面しか現れない。図8における金属細線2の結晶面11〜13に示すように、結晶性が低いと、ナノギャップ部14に複数の結晶面が現れる。
非特許文献4乃至8のすべての既存製法では、ギャップ近傍の金属表面はアモルファスもしくは多結晶であり、原子スケールで形状が均一なナノギャップは作製できなかった。例えば、100 nmのギャップ長が、均一に2 nmのギャップ幅になっているナノギャップは、これまでに存在しなかった。この不均一性は、形状のみならず、仕事関数のばらつきとして素子特性に悪影響を与える恐れがあった。
本発明の目的は、ナノオーダのギャップを形成している互いに向かい合った金属細線を構成している単結晶が、形状において原子レベルで整い、かつ特定の方向の結晶方位を有するギャップ構造を有する電子デバイス及びその作製方法を提供することである。
本発明は、上記目的を達成するため、請求項1に記載の発明は、
半導体基板と、前記半導体基板上に設けられた金属細線とを備え、
前記金属細線は、局所的に結晶構造が単結晶である領域を備え、前記領域にナノオーダのギャップが形成されている電子デバイスである。
また、請求項2に記載の発明は、請求項1に記載の電子デバイスにおいて、
前記金属細線において、前記ナノオーダのギャップを挟んで対向する部分の結晶構造が単結晶であることを特徴としている。
請求項に記載の発明は、請求項1又は記載の電子デバイスにおいて、
前記ナノオーダのギャップは、2nm以下のギャップ幅であることを特徴としている。
請求項に記載の発明は、請求項1又は2記載の電子デバイスにおいて、
前記ナノオーダのギャップは、ギャップ長が100 nm以上にわたって均一な幅を有することを特徴としている。
請求項に記載の発明は、請求項1又は2記載の電子デバイスにおいて、
前記金属細線を構成する金属は、白金、金、アルミニウム、銅、チタン、タングステン、ルテニウム、銀、タンタル、炭素、及びこれらの合金もしくは化合物であることを特徴としている。
請求項6に記載の発明は、
結晶成長を促進させる所定の雰囲気ガス中で、金属細線に所定の電圧印加および電流を流して前記金属細線において局所的に結晶成長させて、前記金属細線の前記局所的に結晶成長させた領域にナノオーダのギャップを形成する電子デバイスの作製方法である。
また、請求項7に記載の発明は、請求項7に記載の電子デバイスの作製方法において、
前記金属細線において、前記ナノオーダのギャップを挟んで対向する部分の結晶構造が単結晶となるように結晶成長させることを特徴としている。
請求項に記載の発明は、請求項6又は7記載の電子デバイスの作製方法において、
前記金属細線を構成する金属は、白金、金、アルミニウム、銅、チタン、タングステン、ルテニウム、銀、タンタル、炭素、及びこれらの合金もしくは化合物であることを特徴としている。
請求項に記載の発明は、請求項6又は7記載の電子デバイスの作製方法において、
前記雰囲気ガスは、水素、一酸化炭素、硫化水素、ホルムアルデヒド、酸素、オゾン、亜酸化窒素、または、それらの混合ガス、または、不活性元素であることを特徴としている。
本発明に従うと、ナノオーダのギャップを形成している互いに向かい合った金属細線を構成している単結晶が、形状において原子レベルで整い、かつ特定の方向の結晶方位を有するギャップ構造を有するナノギャップ電極、このナノギャップ電極を備える電子デバイス、および、これらの作製方法が得られるという効果がある。
一般的なナノギャップ電極の概念図(上面図)。 一般的なナノギャップ電極の概念図(側面図)。 一般的なナノギャップ電極の概念図(ギャップ部分の拡大上面図)。 一般的なナノギャップ電極の概念図(ギャップ部分の拡大側面図)。 ギャップ幅が均一なナノギャップの概念図。 ギャップ幅が均一ではないナノギャップの概念図。 結晶性の高いナノギャップの概念図。 結晶性の低いナノギャップの概念図。 ナノギャップ作製方法の原理図1。 ナノギャップ作製方法の原理図2。 ナノギャップ作製方法の原理図3。 ナノギャップ作製方法の原理図4。 結晶成長過程における金属細線のSEM像。写真幅900 nm。 作製したナノギャップ構造のSEM写真1。 作製したナノギャップ構造のSEM写真2。
以下に、本発明について、図面を用いて具体的な態様を説明する。ただし、発明の範囲は、図示例に限定されない。
図1および図2には、それぞれ一般的なナノギャップ電極の概念を示す上面図および側面図を示す。ナノギャップ電極は、絶縁体膜4を有した半導体基板5の表面上に設けられた2個の金属層3の間に金属細線2が配置されてなる。金属細線2の幅は、1μm以下が望ましい。このナノギャップ電極に対し、後述する所定のガスを導入しながら、この金属細線2の両端から所定の電圧・電流を印加し、ナノギャップ部1を作るものである。
(金属細線)
絶縁体膜4および半導体基板5上の金属細線2の幅は、1μm以下である。金属細線2の材質としては、白金、金、アルミニウム、銅、チタン、タングステン、ルテニウム、銀、タンタル、炭素、及びこれらの合金もしくは化合物が挙げられる。
次に、ナノギャップ電極の作製方法を説明する。
図3、4、5、7に示したように、ナノギャップ幅6が狭く、且つ、均一であり、ナノギャップ長7が長い形状が理想的な形状である。また、ナノギャップ面を挟む金属細線2における結晶面が単一の結晶面で構成されるような高い結晶性を持つナノギャップが理想的な形態である。
発明者らは、所定の雰囲気ガス中で金属細線2に所定の電圧印加および電流を流して結晶成長させるプロセスを行うことで、金属細線2の結晶粒界が局所的に大きく再構成しやすくなることを見出した。
本発明のナノギャップ電極の作製方法に係る具体的な態様は、結晶成長を促進させる所定の雰囲気ガス中で、金属細線2に所定の電圧を印加して電流を流し、金属細線2の結晶成長をさせつつ、同時に金属細線にナノギャップを形成する手法である。すなわち、この手法では、従来技術と異なり、結晶成長のプロセスと、ナノギャップ形成のプロセスとが、一つのプロセス(操作)で可能となる。結晶成長により、金属細線2は局所的に高い結晶性を有する領域を備え、この領域にナノギャップが形成される。その結果、ナノギャップ部の結晶性が向上し、ナノギャップ電極の作製が達成される。雰囲気ガスは、水素、一酸化炭素、硫化水素、ホルムアルデヒド、酸素、オゾン、亜酸化窒素、または、それらの混合ガス、または、不活性元素である。
上述の手法でナノギャップ電極の作成プロセスを開始すると、先ず、図9に示すように、金属細線の一部16がアモルファス状態15から結晶化(17)する。プロセスを進めると、図10に示すように、結晶粒径が大きくなるように結晶再構成(18)する。続いて、図11に示すように、金属細線2の結晶再構成が更に進み、巨大な粒径に成長する(19)。そして、エレクトロマイグレーションによって、結晶と結晶の間にある原子や原子クラスターが移動する結果、図12に示すように、結晶と結晶の間にナノギャップ20が形成される。
(所定の電圧印加および電流を流すことで、結晶成長とナノギャップ形成プロセス行う方法)
この手法で用いられている所定の電圧・電流を印加する方法では、金属細線2が蒸発もしくは融解する程度の大きなジュール熱を抑制する必要がある。結晶性の向上には高い温度が必要であるが、温度が高すぎると、金属細線2が融解・蒸発などで大きく変形してしまうため、それらの温度以上にならないように温度を制御することが望ましい。この温度の調整には、微分抵抗を制限した電圧掃引印加や、パルス時間幅を抑制した電圧パルス印加法などが好適に用いられる。この温度以下で、この所定の電圧・電流を印加する方法により、結晶粒界の原子に電子の運動エネルギーを与え、結晶粒界の原子をエレクトロマイグレーションで輸送する。結果として、このエレクトロマイグレーションが特に集中して発生した金属細線箇所では、最終的に金属細線2が断線されナノギャップ構造になる。
以上のように、本発明のナノギャップ電極を含むナノ構造デバイスによれば、所定の雰囲気中でのエレクトロマイグレーションによって金属細線2において局所的に結晶の再構成をさせることでナノギャップ面の結晶粒界を大きく再構成し、特定の方向の結晶方位を有するナノギャップ構造をとらせることが出来るので、従来と比較して、高い素子特性を得ることができる。また、ナノギャップ幅の狭いナノギャップ層を有することで、多くの種類の機能性有機分子を単体でナノギャップに架橋でき、またナノギャップ構造によるエバネッセント光の増強効果が顕著に発現する。更に、金属細線2上に局所的に結晶構造を成長させながらこのようなナノギャップ電極を形成することができるので、容易に高品質のナノギャップ構造を得ることができる。
以下では、実施例を用いて本発明に係るナノギャップ構造の作製方法の実施形態をより具体的に説明する。
熱酸化層被膜(300 nm)のシリコン基板上に電子線描画リソグラフィ法と真空蒸着成膜で白金細線(幅400 nm、厚さ20 nm)を作製する。白金細線には、Ti/Pt(3 nm, 20 nm)、または、Cr/Pt(3 nm, 30 nm)の金属層からなる構造を用いる。
到達真空度1×10-4Pa以下の真空チャンバー内で、前記の白金細線にナノギャップ構造の形成プロセスを施す。真空チャンバー内で白金細線に通電した。
このとき、結晶再構成の促進のため、酸素ガス(99.99%)もしくは水素混合ガス(水素4%とアルゴン96%)を真空チャンバーに導入した。前記ガスの導入は、チャンバー内の圧力が0.01〜100kPaの範囲に収まるように設定された。
金属細線中にナノギャップ部を作製する電圧・電流印加操作は、以下の通りである。測定電流を2 msの時間分解能で監視しながら、電圧を0Vから10Vまで掃引印加する。この時に、電流が急激に増加した場合には電流を減少させる操作を伴う。電流と電圧から微分抵抗を逐次計算しておき、その値の増加が直前の値から80%以上に上昇した瞬間に、電流が流れないよう、電圧の大きさを0 Vに戻す操作を行なった。その後再び電圧を、微分抵抗を監視しながら0から10Vまで挿印し、また抵抗が80%になった瞬間に0Vにする。このような、電流値が急激に増加しないような電圧の上げ下げを金属細線が断線されるまで繰り返した。
図13には、結晶成長過程における金属細線のSEM像を示す。結晶の成長に伴い、金属細線は、徐々に断線されていく。
以上の手順により、ナノギャップ構造を作製した。
(実施例1)
図14には、作製したナノギャップ構造のSEM写真を示す。ギャップ幅が2 nm以下、かつ、ギャップ長100 nmのナノギャップ構造が得られている。また、ギャップ部の結晶構造が単一である。
(実施例2)
図15には、作製した他のナノギャップ構造のSEM写真を示す。ギャップ幅が2nm以下、かつ、ギャップ長2 nmのナノギャップ構造である。また、ギャップ部の結晶構造が単一である。
上記の作製手法を用いることにより、ナノギャップ部の電極の結晶性が増した電極の作製を実現した。
本発明は、ナノ電子デバイス、ナノ光デバイス、ナノバイオデバイス等の製造におけるナノギャップ構造の形成工程において、トンネル抵抗および特性の安定化図る上で極めて有用である。また、前記のデバイスのみならず、ナノギャップ構造を有するデバイス、構造体等、種々の構造に有効である。
なお、上記の実施例は、あくまでも本発明の理解を容易にするためのものであり、本発明はこれに限定されるものではない。すなわち、本発明の技術思想に基づく変形、他の態様は、当然本発明に包含されるものである。例えば実施例では白金細線と酸素ガスを例示しているが、白金以外の細線や酸素ガス以外の反応性ガスを用いても、結晶構造を改善することができる。また本発明の特性改善したナノギャップ構造を組み込んでデバイスが得られることはいうまでもない。
1、8、9、10、14、20:ナノギャップ部
2:金属細線
3:金属層
4:半導体基板表面(絶縁層)
5:半導体基板
6:ギャップ幅
7:ギャップ長
11〜13:結晶面
15:アズグロウンの結晶状態(アモルファス)
16:金属結晶が再構成した領域
17〜19:金属結晶

Claims (9)

  1. 半導体基板と、前記半導体基板上に設けられた金属細線とを備え、
    前記金属細線は、局所的に結晶構造が単結晶である領域を備え、前記領域にナノオーダのギャップが形成されている電子デバイス。
  2. 前記金属細線において、前記ナノオーダのギャップを挟んで対向する部分の結晶構造が単結晶であることを特徴とする請求項1記載の電子デバイス。
  3. 前記ナノオーダのギャップは、2nm以下のギャップ幅であることを特徴とする請求項1又は2記載の電子デバイス。
  4. 前記ナノオーダのギャップは、ギャップ長が100 nm以上にわたって均一な幅を有することを特徴とする請求項1又は2記載の電子デバイス。
  5. 前記金属細線を構成する金属は、白金、金、アルミニウム、銅、チタン、タングステン、ルテニウム、銀、タンタル、炭素、及びこれらの合金もしくは化合物であることを特徴とする請求項1又は2記載の電子デバイス。
  6. 結晶成長を促進させる所定の雰囲気ガス中で金属細線に所定の電圧印加および電流を流して前記金属細線において局所的に結晶成長させて、前記金属細線の前記局所的に結晶成長させた領域にナノオーダのギャップを形成する電子デバイスの作製方法。
  7. 前記金属細線において、前記ナノオーダのギャップを挟んで対向する部分の結晶構造が単結晶となるように結晶成長させることを特徴とする請求項6記載の電子デバイスの作製方法。
  8. 前記金属細線を構成する金属は、白金、金、アルミニウム、銅、チタン、タングステン、ルテニウム、銀、タンタル、炭素、及びこれらの合金もしくは化合物であることを特徴とする請求項6又は7記載の電子デバイスの作製方法。
  9. 前記雰囲気ガスは、水素、一酸化炭素、硫化水素、ホルムアルデヒド、酸素、オゾン、亜酸化窒素、または、それらの混合ガス、または、不活性元素であることを特徴とする請求項6又は7記載の電子デバイスの作製方法。
JP2011050552A 2011-03-08 2011-03-08 電子デバイスおよび電子デバイスの作製方法 Expired - Fee Related JP5900872B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011050552A JP5900872B2 (ja) 2011-03-08 2011-03-08 電子デバイスおよび電子デバイスの作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011050552A JP5900872B2 (ja) 2011-03-08 2011-03-08 電子デバイスおよび電子デバイスの作製方法

Publications (2)

Publication Number Publication Date
JP2012190840A JP2012190840A (ja) 2012-10-04
JP5900872B2 true JP5900872B2 (ja) 2016-04-06

Family

ID=47083731

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011050552A Expired - Fee Related JP5900872B2 (ja) 2011-03-08 2011-03-08 電子デバイスおよび電子デバイスの作製方法

Country Status (1)

Country Link
JP (1) JP5900872B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021188910A (ja) * 2020-05-25 2021-12-13 ティーイーアイソリューションズ株式会社 ナノギャップ電極構造体、およびその製造方法、分析装置、分析方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4919146B2 (ja) * 2005-09-27 2012-04-18 独立行政法人産業技術総合研究所 スイッチング素子
JP2008311449A (ja) * 2007-06-15 2008-12-25 National Institute Of Advanced Industrial & Technology シリコンによる2端子抵抗スイッチ素子及び半導体デバイス

Also Published As

Publication number Publication date
JP2012190840A (ja) 2012-10-04

Similar Documents

Publication Publication Date Title
JP5152945B2 (ja) グラフェンの製造方法、基板上に製造されたグラフェン、ならびに、基板上グラフェン
Singh et al. Revisiting the structure zone model for sculptured silver thin films deposited at low substrate temperatures
Devami et al. Synthesis of ZnTe nanostructures by vapor–liquid–solid technique
Saka et al. Formation of metallic nanowires by utilizing electromigration
CN108545705A (zh) 一种过渡金属硫族化合物纳米线及其制备方法与应用
CN100586614C (zh) 一种可控制备金属纳米颗粒的方法
KR101093364B1 (ko) 다원계 나노선 제조방법
JP5900872B2 (ja) 電子デバイスおよび電子デバイスの作製方法
CN114232101A (zh) 一种单层p型半导体相二硒化钒单晶及其盐辅助的生长方法以及其背栅场效应晶体管
Mahmood et al. Study on the enhanced and stable field emission behavior of a novel electrosprayed Al-doped ZnO bilayer film
KR101993365B1 (ko) 전이금속 칼코젠 화합물의 제조 방법
Verrelli et al. Cluster beam synthesis of metal and metal-oxide nanoparticles for emerging memories
JP2006239790A (ja) 金属ナノワイヤ作製法および金属ナノワイヤ
JP6597333B2 (ja) 層状カルコゲナイド膜の成長方法
JP5804415B2 (ja) ナノギャップ電極及びその製造方法
Zhang et al. Fabrication and anomalous transport properties of an Sb/Bi segment nanowire nanojunction array
RU2628220C1 (ru) Способ формирования массива нанопроволок на ступенчатой поверхности Cu2Si
Volkov et al. Formation and possible growth mechanism of bismuth nanowires on various substrates
Park et al. Synthesis of single-crystalline topological insulator Bi 2 Se 3 nanomaterials with various morphologies
KR20110129800A (ko) 나노와이어 제조 방법
KR101122129B1 (ko) Si 과잉 산화막을 이용한 Si/SiOx 코어/쉘 이중구조 나노선 제조 방법
JP4664098B2 (ja) 配列カーボンナノチューブの製造方法
WO2020082023A1 (en) Si2t3 resistive memory
KR102263567B1 (ko) 도핑된 전이금속-칼코젠 화합물 구조체 및 그 제조 방법
Das et al. Implementation of complex nanosystems using a versatile ultrahigh vacuum nonlithographic technique

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140226

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20140226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150324

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20150403

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20150403

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150525

TRDD Decision of grant or rejection written
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160216

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160216

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160301

R150 Certificate of patent or registration of utility model

Ref document number: 5900872

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees