JP4701452B2 - ナノギャップ電極の製造方法 - Google Patents

ナノギャップ電極の製造方法 Download PDF

Info

Publication number
JP4701452B2
JP4701452B2 JP2005046349A JP2005046349A JP4701452B2 JP 4701452 B2 JP4701452 B2 JP 4701452B2 JP 2005046349 A JP2005046349 A JP 2005046349A JP 2005046349 A JP2005046349 A JP 2005046349A JP 4701452 B2 JP4701452 B2 JP 4701452B2
Authority
JP
Japan
Prior art keywords
electrode
electrode material
nanogap
gap
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005046349A
Other languages
English (en)
Other versions
JP2006231432A (ja
Inventor
直人 越崎
毅 佐々木
三世 ウイリアムス・トーマス・ニコルス
ツアイ・ウエイピン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2005046349A priority Critical patent/JP4701452B2/ja
Publication of JP2006231432A publication Critical patent/JP2006231432A/ja
Application granted granted Critical
Publication of JP4701452B2 publication Critical patent/JP4701452B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Physical Vapour Deposition (AREA)

Description

本発明は、電極材料にレーザー光を照射することにより、電極間がナノスケールの距離で離れている電極構造を形成する方法に関する。
一般に、ナノギャップ電極は、多工程を必要とするリソグラフィーの技術を基礎として、さらにナノギャップにするために複数の工程が加えた手法を中心に検討が加えられてきている。
その他、比較的簡便な方法として、機械的な方法や蒸着法を工夫してナノギャップ電極を作成することが行われているが、これらの方法で実現できるギャップは大きいという欠点がある。また、DNAを使った化学的な方法は同様に複雑な工程を経る方法であり、実用的でないという問題がある。
このようなことから、ナノギャップを簡便な手法によりギャップ間隔の小さな電極が求められている。また、電極の形状は平行タイプのもの又は尖った点が向き合った配置のものがほとんどである。様々な形状又は配置の電極ができれば、応用や製品の展開も広がってくるものと考えられる。
本出願をなすに当って、各種文献の調査結果を以下に示す。下記に示すものは、いずれも複雑な工程を経るものか又はギャップの小さい電極が安定して製造できないという問題を有するものである。
特許文献1及び非特許文献1〜5はリソグラフィーの手法を改良・工夫したものであり、特許文献1は収束イオンビームリソグラフィー法、非特許文献1は電子ビームリソグラフィー+エレクトロプレーティング(8nmギャップ)法の利用、非特許文献2はナノインプリントリソグラフィー(5nmギャップ)の利用、非特許文献3は電子ビームリソグラフィー(40nmギャップ)の利用、非特許文献4はフォトリソグラフィによる金属端面の酸化を利用(10nmギャップ)の利用、非特許文献5はスペーサーリソグラフィーとその繰り返し法(80nmギャップ)の利用に関するものである。
非特許文献6及び7は機械的な方法により電極ギャップを形成するものであり、非特許文献6はカーボンナノチューブや金属ナノワイヤーの電界破壊の利用(34nmギャップ)、非特許文献7はAFMチップによる引っ掻き傷の利用 (125nmギャップ)である。
非特許文献8と9は蒸着法を工夫して電極ギャップを形成するものであり、非特許文献8はカーボンナノチューブをマスクにして蒸着(35nmギャップ)したもの、非特許文献9は段差と斜め蒸着を組み合わせた方法(50nmギャップ)に関するものである。
非特許文献10と11は、化学的な方法を利用して電極ギャップを形成するものであり、非特許文献10はDNAをテンプレートとして金ナノ粒子を線状に配列させ化学的にギャップ(15nm)を形成するもの、非特許文献11は金属ワイヤーの電気化学的エッチング (20nmギャップ)を利用したものである。
特開2004-247203公報 Y. Kashimura et al., Thin Solid Films, 438 (2003) 317頁〜320頁 M.D. Austin et al., Appl. Phys. Lett., 84 (2004) 5299頁〜5301頁 V. Haguet et al., Appl. Phys.Lett., 84 (2004) 1213頁〜1215頁 S. Hashioka et al., J. Vac.Sci. Tech., B 21 (2003) 2937頁〜2940頁 Y.K. Choi et al., J. Vac. Sci.Tech., B21 (2003) 2951頁〜2954頁 I. Yagi et al. MicroelectronicEng.73-74 (2004) 675頁〜678頁 T. Miyazaki et al., Jap. J.Appl. Phys., 42 (2003) 4173頁〜4176頁 Z. Chen et al., J. Vac. Sci.Tech. B 22 (2004) 776頁〜780頁 Y. Ohtsuka et al.,Nanotechnology, 15 (2004) 1639頁〜1643頁 A. Ongaro et al., Adv. Mater.,16 (2004) 1799頁〜1801頁 H.X. He et al., J. Electroanal. Chem., 522(2002) 167頁〜172頁
本発明は、上記の問題点を解決することを目的とし、工程数の少ない手法でギャップ間距離が小さく、さらに様々な電極形状が調製可能であるナノギャップ電極の製造方法を得ることを課題とする。
上記の課題に鑑み、下記のナノギャップ電極の製造方法を提供する。
1)先端が90度又は鋭角である角を備えた電極材料を基板上に形成し、この電極材料にレーザー光を照射して、鋭角の角の一部を切り離して微小電極を形成すると共に、該微小電極と残余の電極本体との間に、ナノスケールのギャップを形成することを特徴とするナノギャップ電極の製造方法。
2)先端が90度又は鋭角である角を備え、平面的に見て多角形の電極材料を基板上に形成することを特徴とする上記1)記載のナノギャップ電極の製造方法。
3)電極材料が角錐形の立体構造を備えていることを特徴とする上記2)記載のナノギャップ電極の製造方法。
4)電極材料が金、銀、白金、パラジウム又はこれらの合金又はこれらを基とする合金であることを特徴とする上記1)〜3)のいずれかに記載のナノギャップ電極の製造方法。
5)物理的蒸着法(PVD法)、化学的蒸着法(CVD法)又はリソグラフィー法により、平面的に見て多角形の電極材料を基板上に形成することを特徴とする上記1)〜4)のいずれかに記載のナノギャップ電極の製造方法。
6)レーザー光照射により形成された微小電極及び/又は残余の電極本体が単結晶であることを特徴とする上記1)〜5)のいずれかに記載のナノギャップ電極の製造方法。
7)基板上に10〜100μmのサイズのポリマー又はセラミックスビーズを均一に展開し、次にこの上に電極材料を物理的蒸着法(PVD法)又は化学的蒸着法(CVD法)により被覆し、被覆した材料から前記ビーズを除去することにより基板上にビーズ間に形成されたほぼ三角錐の電極材料を残存させ、この残存した三角錐の電極材料にレーザー光を照射することにより、鋭角の角の一部を切り離して微小電極を形成すると共に、該微小電極と残余の電極本体との間に、ナノスケールのギャップを形成することを特徴とするナノギャップ電極の製造方法。
8)電極材料が金、銀、白金、パラジウム、又はこれらの合金であることを特徴とする上記7)記載のナノギャップ電極の製造方法。
9)レーザー光照射により形成された微小電極及び/又は残余の電極本体が単結晶であることを特徴とする上記7)又は8)記載のナノギャップ電極の製造方法。
10)ギャップが10〜70nmであることを特徴とする上記7)〜9)のいずれかに記載のナノギャップ電極の製造方法。
本発明のナノギャップ電極の製造方法は、レーザーを使って電極の形態をナノギャップ化するものであり、これは本質的には機械的な手法に近いが、はるかに制御性に優れているところに特徴がある。そして、少ない工程数で、ギャップ間距離が小さく、様々な電極形状及びギャップが調製可能であるという優れた効果を有する。また、一度に大量のナノギャップと電極の製造が可能であり、電極物質を選ぶ必要がなく、さらにSTM(走査型トンネル電子顕微鏡)と組合せることにより分子電導を直接測定が可能であるという著しい効果を有する。
本発明のナノギャップ電極の製造方法は、ガラス、セラミックス等の絶縁性基板上に、先端が90度又は鋭角である角を備えた電極材料を形成する。電極材料としては、金、銀、白金、パラジウム又はこれらの合金又はこれらを基とする合金を使用するが、他の導電性材料でも良いことは理解されるべきである。本願発明においては、電極材料を特定のものに限定する必要がなく、どのような電極材料でも適用できるという特徴がある。
また、電極材料の被覆方法にも特に制限がない。微細な電極材料を形成できるものであれば、物理的蒸着法(PVD法)、化学的蒸着法(CVD法)又はリソグラフィー法により形成できる。このように、電極材料を被覆する方法は、既存の方法を採用することができ、特に制限されるものではないことを理解すべきである。
先端が90度又は鋭角である角を備えた電極材料を形成することが重要であり、この形状は、後述するレーザー光の照射によって、微小な電極とナノギャップを形成する際に大きな影響を与える。この先端が90度又は鋭角である角を備えた電極材料として、例えば平面的に見て多角形の電極材料を基板上に形成することによって達成できる。その具体的な形状としては、三角形、四角形、菱形又は五角形等の多角形状とすることができる。
また、この電極材料は、角錐形の立体構造を備えていても良い。その具体的な例としては、三角錐、四角錐、五角錐などである。
次に、この電極材料にレーザー光を照射して、鋭角の角の一部を切り離して微小電極を形成する。この場合に、該微小電極と残余の電極本体との間に、ナノスケールのギャップを形成することができる。電極材料の平面形状が鈍角又は円あるいは楕円形では、このような微小電極の切り離し及びナノギャップの形成が不能である。
レーザー光は例えば三角形の電極材料に照射されるが、三角形の各頂点は、中央の電極から分離してアイランド状に、微小電極が形成される。レーザー光照射の初期の段階では、三角形の電極本体との分離がまだはっきりしないが、レーザー光の照射を続けていくと、次第に小さな電極が分離してくる。そして、中央の電極本体は丸みを帯びてくる。
このように、先端が90度又は鋭角である角を備えた電極材料にレーザー光を照射した場合、なぜ鋭角である角の頂点近傍が分離し、微小な電極が形成されるのか、すなわち比較的大きな中央の電極と分離したアイランド状の微小電極が形成されるのかという問題については、レーザー光による熱の集中と拡散のバランスの変化によるものと推察されるが、その理由は必ずしも明確ではない。しかし、適度なレーザー光の照射により、確実に微小電極が形成され、残余の電極本体との間にギャップが形成されるということについては、再現性があることが確認できた。本発明は、このような再現性のある特異な現象を利用したものである。
また、予め基板に形成した電極材料は多結晶体であるが、レーザー光照射により形成された微小電極及び/又は残余の電極本体はレーザーにより単結晶になるという特異な現象も現れた。
これは、弱いレーザー光に制御して照射されているために、電極材料は光を吸収して熱に変り、これにより単結晶化が進んだ原因と考えられる。このような電極材料の単結晶化は、構造的により安定化するので、電極の耐久性が向上するという好ましい効果がある
なお、レーザー出力を高めた場合には、レーザーアブレーションにより、電極材料を剥ぎ取る現象が生じるので、このような高出力のレーザー照射は、本願発明の目的を達成することができず、好ましくない。
このようにして、中央の電極本体と微小な電極との間は、10〜100nmギャップが形成される。さらに10nm以下のギャップも形成可能である。そして、このような弱い出力でも、さらにレーザー光の照射を続けていくと、微小な電極は消失し、中央のほぼ円形の電極本体のみとなる。この段階では、電極のギャップがなくなるので、本願発明の目的を達する状態ではなくなる。
したがって、レーザー光の出力と照射時間を調整することにより、10〜100nm、さらには10nm以下の任意のギャップを形成することができる。レーザー光の出力は、電極材料の種類に応じて適宜選択できるが、300 mJ/cm以下とするのが望ましい。しかし、この範囲外でも、必要に応じて採用できることは知るべきである。
次に、多数のナノギャップ電極を同時に製造する方法を説明する。予めガラス基板上に100nm〜10μm程度のサイズのポリマー又はセラミックスビーズを薄くかつ均一に展開する。次に、このビーズの上から物理的蒸着法(PVD法)又は化学的蒸着法(CVD法)により電極材料を被覆する。この電極材料の多くはビーズの上に被覆されるが、一部はビーズの間隙を縫って、ガラス基板に到達しこのガラス基板にも被覆される。
次に、前記ビーズを、例えば酸又はアルカリにより溶解除去する。ガラス基板及び電極材料は溶解しないので、ビーズの上に被覆された電極材料は、ビーズと共に除去され、基板上にビーズ間に形成された平面からみて三角形の、立体的に見れば三角錐の電極材料が残存するようになる。
この残存した三角錐の電極材料にレーザー光を照射する。これによって、平面から見た三角形の各頂点から、すなわち60度近い、鋭角の各頂点の一部が本体から切り離されて微小電極を形成するようになる。また残余の電極本体は、少しずつ丸みを帯びるようになる。
そして、この微小電極と残余の電極本体との間に、ナノスケールのギャップが形成される。このギャップは10nm〜70nm程度であり、また10nm以下のものも得ることができる。また、このようにして形成された電極は単結晶であることが確認できた。
以上の工程から明らかなように、ビーズ1個の周囲には平均して3個(隣接ビーズとの共用部分があるので6個ではない)の三角錐の電極が形成され、さらにこの1個の三角錐からなる電極の周囲には、3個の微小電極とナノギャップが作られる。すなわちビーズ1個に対して、平均して9個の微小電極とナノギャップが作られることになる。
このように、本願発明は、少ない工程数で、ギャップ間距離が小さく、電極材料を選択する必要がなく、電極形状及びギャップが調製可能であるという多くの利点があり、さらに一度に大量のナノギャップと電極の製造が可能であるという著しい特徴を備えている。
以下、本発明の実施例について説明する。なお、以下の実施例は、本願発明の理解を容易にするためのものであり、これに制限されるものではない。すなわち、本願発明の技術思想に基づく変形、実施態様、他の例は、本願発明に含まれるものである。
洗浄したガラス基板上に、市販の約100nmサイズの揃ったポリスチレンのビーズを水中に分散し、基板上にスピンコーティング等の手法により均一に展開した。このようにして得られたコロイド薄膜を一旦水中に浮かせた後、再度他のガラス基板上に掬い上げて展開した。これによって、ガラス基板上に100nmサイズの揃ったポリスチレンのビーズを配列させることができた。
次に、この基板上に配列したビーズ上に金を蒸着した。その後、溶剤により前記ポリスチレンビーズを溶解し、それと共にビーズ上に被覆した金電極材料を除去することにより、ビーズの痕跡の周囲に、規則的に配列した三角錐の金電極構造(底面が三角形、高さ70nm)を得た。この状態のSEM画像を図1に示す。この図1から明らかなように、ビーズ部分の被覆した金は除去され、各ビーズを除去した跡の周囲に、6個の三角錐の金電極が整列して得られているのが分かる。
この整列した三角錐の金電極に、レーザー光(Nd:YAGレーザーの3倍波、1 Hz,355 nm、7 ns,15 mJ/cm)を照射した。この時の時間変化を、図2のA〜Dに示す。40レーザーパルス照射後、三角形の各尖った頂点が、本体から離れて約30nmのナノギャップが形成された。
図2のA及びBに、その様子を示す。このような形態は、分子スイッチング素子用基板として利用可能である。パルス数を100に増やすと小さなナノ粒子はさらに小さくなるが、一方本体の大きな粒子は球形に近くなっていく。この様子を図2のCに示す。
透過型電子顕微鏡像ではレーザー照射前では個々の粒子は多結晶体であるが、レーザー照射後、形態変化とともに単結晶に変化した。これは、光吸収スペクトルのレーザー照射に伴う変化の測定結果からもサポートされた。
前記、電極材料として金を使用したが、銀、白金、パラジウム又はこれらの合金又はこれらを基とする合金でも同様の結果が得られた。また、他の電極材料を使用しても同様であり、ビーズ溶解の際に、電極材料が同時に溶解しない材料を選択すれば良いだけである。
また、電極材料を被覆するのに蒸着法を用いたが、スパッタリング法等の他のPVD法あるいはCVD法、その他の被覆方法を用いても同様の結果になる。それは単に被覆方法を替えた程度であり、特に困難性はない。
本実施例では、基板としてガラス基板を用いたが、他のセラミックス基板の使用が可能である。この場合、凹凸又はボイドがない基板が望ましく、セラミックス基板を使用する場合には、平滑基板とすること、すなわち表面の調整が必要である。また、電極を形成するのであるから、基板としては導電性のあるものは望ましくないが、レーザー光又は溶解用の溶液に影響を受けない樹脂又は他の材料の絶縁性基板は同様に使用できることは言うまでもない。
上記においては、約30nmのナノギャップが形成されたが、条件制御により10nm〜100nmのナノギャップ又は10nm以下のギャップの作成も可能である。
本発明のナノギャップ電極の製造方法は、レーザーを使って電極の形態をナノギャップ化するものであり、少ない工程数で、ギャップ間距離が小さく、様々な電極形状及びギャップが調製可能であるという特徴を有する。また、一度に大量のナノギャップと電極の製造が可能であり、電極物質を選ぶ必要がなく、さらにSTM(走査型トンネル電子顕微鏡)と組み合せることにより分子電導を直接測定が可能である。このようなことから、超高感度センサー、分子センサー等のセンサーデバイス及び電子デバイスに有用である。
規則的に配列した三角錐の金電極構造を示すSEM画像である。 A〜Dは、整列した三角錐の金電極にレーザー光照射した場合の時間変化に伴うナノギャップ電極の生成と消滅の過程を示すSEM画像である。

Claims (4)

  1. 先端が鋭角である角を備えた三角錐の電極材料を基板上に形成し、この電極材料にレーザー光を照射して、前記鋭角の先端の角の各頂点の一部を切り離して3個の微小電極を形成すると共に、該3個の微小電極と残余の電極本体との間に、ナノスケールのギャップを形成することを特徴とするナノギャップ電極の製造方法。
  2. 電極材料が金、銀、白金、パラジウム又はこれらの合金又はこれらを基とする合金であることを特徴とする請求項1記載のナノギャップ電極の製造方法。
  3. 物理的蒸着法(PVD法)、化学的蒸着法(CVD法)又はリソグラフィー法により、平面的に見て三角形の電極材料を基板上に形成することを特徴とする請求項1又は2記載のナノギャップ電極の製造方法。
  4. レーザー光照射により形成された微小電極及び/又は残余の電極本体が単結晶であることを特徴とする請求項1〜のいずれかに記載のナノギャップ電極の製造方法。
JP2005046349A 2005-02-23 2005-02-23 ナノギャップ電極の製造方法 Expired - Fee Related JP4701452B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005046349A JP4701452B2 (ja) 2005-02-23 2005-02-23 ナノギャップ電極の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005046349A JP4701452B2 (ja) 2005-02-23 2005-02-23 ナノギャップ電極の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010276651A Division JP5196602B2 (ja) 2010-12-13 2010-12-13 ナノギャップ電極の製造方法

Publications (2)

Publication Number Publication Date
JP2006231432A JP2006231432A (ja) 2006-09-07
JP4701452B2 true JP4701452B2 (ja) 2011-06-15

Family

ID=37039643

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005046349A Expired - Fee Related JP4701452B2 (ja) 2005-02-23 2005-02-23 ナノギャップ電極の製造方法

Country Status (1)

Country Link
JP (1) JP4701452B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4919146B2 (ja) 2005-09-27 2012-04-18 独立行政法人産業技術総合研究所 スイッチング素子
JP4446054B2 (ja) 2007-03-23 2010-04-07 独立行政法人産業技術総合研究所 不揮発性記憶素子
JP5548279B2 (ja) * 2010-03-19 2014-07-16 ▲海▼洋王照明科技股▲ふん▼有限公司 ガラス基材発光素子、その製造方法、並びにその発光方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05273537A (ja) * 1991-12-10 1993-10-22 Canon Inc 強誘電性液晶素子及び該素子の製造方法
JPH0778807A (ja) * 1993-09-08 1995-03-20 Sony Corp マスク及びその形成方法及びこれを用いたエッチング方法
JPH08186245A (ja) * 1994-12-28 1996-07-16 Sony Corp 量子構造の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05273537A (ja) * 1991-12-10 1993-10-22 Canon Inc 強誘電性液晶素子及び該素子の製造方法
JPH0778807A (ja) * 1993-09-08 1995-03-20 Sony Corp マスク及びその形成方法及びこれを用いたエッチング方法
JPH08186245A (ja) * 1994-12-28 1996-07-16 Sony Corp 量子構造の製造方法

Also Published As

Publication number Publication date
JP2006231432A (ja) 2006-09-07

Similar Documents

Publication Publication Date Title
EP2748107B1 (de) Verfahren zur herstellung und ausrichtung von nanowires und anwendungen eines solchen verfahrens
JP4749719B2 (ja) ナノワイヤの成長並びに他の用途のための触媒ナノ粒子の形成方法
TWI272386B (en) Protein and peptide nanoarrays
US7752997B1 (en) Apparatus and method for nanoscale pattern generation
US9487869B2 (en) Pattern transfer with self-assembled nanoparticle assemblies
KR20180118710A (ko) 나노입자 제조
TW201923976A (zh) 將微裝置整合並接合於系統基板
JP2005517537A (ja) 高度に組織化されたカーボン・ナノチューブ構造の指向性アセンブリ
JP2013527103A (ja) 多孔質および非孔質のナノ構造体
JP4701452B2 (ja) ナノギャップ電極の製造方法
She et al. Electrodeposition of gold templated by patterned thiol monolayers
JP5196602B2 (ja) ナノギャップ電極の製造方法
Sulka et al. AAO templates with different patterns and channel shapes
Taleb et al. Electrochemical synthesis using a self-assembled Au nanoparticle template of dendritic films with unusual wetting properties
Berson et al. Parallel-and serial-contact electrochemical metallization of monolayer nanopatterns: A versatile synthetic tool en route to bottom-up assembly of electric nanocircuits
JP2006518543A (ja) 基板上のナノチューブの分散成長
Weigl et al. From self-organized masks to nanotips: A new concept for the preparation of densely packed arrays of diamond field emitters
US8703276B2 (en) Apparatus, system, and method for DNA shadow nanolithography
CN109119332B (zh) 一种采用退火方法制备图案化有序双金属纳米粒子阵列的方法
JP6153856B2 (ja) 生体分子特性解析チップ及びその製造方法
Milazzo et al. Investigation of Ag-assisted chemical etching on (100) and (111) contiguous silicon surfaces
Asoh et al. Pt–Pd-embedded silicon microwell arrays
KR101478604B1 (ko) 충격 부재를 사용한 두드림 기법으로 나노 입자를 배열 방법 및 이러한 방법을 사용한 나노 전극의 제조 방법
RU2628220C1 (ru) Способ формирования массива нанопроволок на ступенчатой поверхности Cu2Si
Augustin et al. Preparation and characterization of low-dimensional nanostructures

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100330

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100526

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100526

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100914

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101213

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101220

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20101220

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110218

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140318

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees