JP5526341B2 - スイッチング素子 - Google Patents
スイッチング素子 Download PDFInfo
- Publication number
- JP5526341B2 JP5526341B2 JP2010040306A JP2010040306A JP5526341B2 JP 5526341 B2 JP5526341 B2 JP 5526341B2 JP 2010040306 A JP2010040306 A JP 2010040306A JP 2010040306 A JP2010040306 A JP 2010040306A JP 5526341 B2 JP5526341 B2 JP 5526341B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- switching element
- gap
- insulating substrate
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Description
その一例として、微細な間隙を隔てた2つの電極(ナノギャップ電極)を用い、その間隙を機能性有機分子にて橋架けした素子が注目されている。この種の素子では、例えば、白金を用いて形成されたナノギャップ電極の間隙に、カテナン系分子を配置したものが知られている(例えば、非特許文献1参照)。当該電極に電圧を印加することにより、カテナン系分子は酸化還元反応を受け、スイッチング動作が可能となっている。
そこで、絶縁基板上に第1と第2の電極を形成すると共に、各電極間に空間的なギャップを形成し、当該ギャップを減圧状態に維持し又は乾燥空気、窒素、希ガス等の不活性ガスの雰囲気で封止するスイッチング素子も案出されている(例えば、特許文献1,2参照)。また、このような空間的なギャップは、絶縁基板上の第1電極の端部段差を利用して第2の電極を斜め蒸着により形成することで、微細加工技術を不要とする形成方法が採用されている(例えば、非特許文献3参照)。
しかしながら、上述したスイッチング素子は、動作電圧が3V、動作電流が1mA程度であり、エレクトロニクスデバイスとして利用するには、その消費電力が高過ぎるという問題を生じていた。
また、当該スイッチング素子は電極間に劣化する物質を含まないため、スイッチング動作を安定的に繰り返すことができる。
加えて、スイッチング素子は不揮発性を有し、スイッチング動作後に外部入力がなくとも、当該スイッチング素子100の動作状態を維持することができる。
また、ピーク電圧とピーク電流とは、封止される酸素ガスの圧力の増加に応じて低減する特性を示すことから、酸素ガス圧力を適宜調整することにより、ピーク電圧及びピーク電流を任意に設定することが可能となる。
ここで、図1は、本発明を適用した一実施形態として例示するスイッチング素子100の要部を模式的に示す断面図である。また、図2は図1の構成に封止部材50を加えた例を示す模式図である。
絶縁性基板10の構造及び材質は、特に限定されるものではない。具体的には、例えば、絶縁性基板10の表面の形状は、平面であってもよいし、凹凸を有していてもよい。また、絶縁性基板10は、例えば、Si等の半導体基板の表面に酸化膜等を設けたものであっても良いし、基板そのものが絶縁性とされたものであってもよい。また、絶縁性基板10の材質としては、例えば、ガラス、酸化珪素(SiO2)などの酸化物、窒化珪素(Si3N4)などの窒化物等が好ましく、このうち、酸化珪素(SiO2)が、後述の電極20、30との密着性と、その製造において自由度が大きい点で好適となっている。
第1電極20の形状は、特に限定されるものではなく、適宜任意に変更することができる。
第1電極20の材質は、特に限定されるものではないが、後述するようにスイッチング素子内部は酸素雰囲気で満たされるので、酸化を生じにくい材質、例えば、金、銀、白金、銅等イオン化傾向が小さいもの或いはこれらの合金から選ばれる少なくとも1つであることが好ましく、特に、金、白金を用いることが特に好ましい。ここで、絶縁性基板10との接着性を強化するために、例えば、異なる金属を2層以上重ねて用いても良い。なお、図1及び図2にあっては、後述の工程説明の便宜上、第1電極20は第1電極下部21と第1電極上部22とをあわせたものとして表している。
第2電極30の形状は、特に限定されるものではなく、適宜任意に変更することができる。
第2電極30の材質は、特に限定されるものではないが、後述するようにスイッチング素子内部は酸素雰囲気で満たされるでの、酸化を生じにくい材質、例えば、金、銀、白金、銅等イオン化傾向が小さいもの或いはこれらの合金から選ばれる少なくとも1つであることが好ましく、特に、金、白金を用いることが特に好ましい。ここで、絶縁性基板10との接着性を強化するために、例えば、異なる金属を2層以上重ねて用いても良い。
第1電極20と第2電極30間(ナノギャップ電極間)の距離(間隔)Gは、例えば、0nm<G≦13nmであるのが好ましく、0.8nm<G<2.2nmであるのがより好ましい。
ここで、距離Gの上限値を13nmとしたのは、例えば、二回の斜め蒸着で作成する場合には、ギャップ間隔が13nmより大きくなるとスイッチングが起きなくなるためである。
一方、距離Gの下限値は、0nmとすると第1電極20と第2電極30とが短絡していることになるが、後述する実施例1のグラフ(図5参照)は0V付近で変化しており、0nmより大きいギャップが存在することが明らかである。なお、下限値を顕微鏡測定によって決定することは困難であるが、トンネル電流が生じうる最小距離であるということができる。即ち、下限値は、素子が動作したときに、電流−電圧特性がオームの法則に従わずに量子力学的なトンネル効果が観測される距離の理論値である。
ここで、トンネル電流の理論式に抵抗値を代入すると、ギャップ幅の計算結果として0.8nm<G<2.2nmの範囲が求められる。
ここで、抵抗の上限値を10TΩとしたのは、10TΩ以上とすると、スイッチングが起きなくなるためである。一方、抵抗の下限値を1kΩとしたのは、現状では1kΩ以下に下がったことがないため、これを下限としている。
なお、スイッチとして使用する場合には、OFF状態での抵抗は高いほど良いため、上限値はより高い値となるのが好ましいが、ON状態での抵抗が1kΩであると、mAオーダーの電流が簡単に流れてしまい、他の素子を破壊する可能性があるため、下限値は100kΩ程度とするのが好ましい。
また、第1電極20と第2電極30間には、例えば、当該第1電極20及び第2電極30の構成材料等からなる島部分(中州部分)が形成されていても良い。この場合には、例えば、第1電極20と島部分間、第2電極30と島部分間に所定の間隙が形成されて、第1電極20と第2電極30が短絡していなければ良い。
また、第1電極20及び第2電極30の各々には、リード線L1,L2が接続されており、当該リード線L1,L2は封止部材50の外側に延出されている(図2参照)。
封止部材50の形状及び材質は、電極間間隙部40を大気に接触しないようにし、酸素ガスが漏洩しないよう密封する機能を具備する限り、適宜任意に変更することができる。封止部材50の材質は、例えば、絶縁性基板10と同じ材質を採用しても良いし、公知の半導体封止材料を用いることもでき、必要に応じて、公知の物質からなる気体バリヤ層等を設けても良い。
なお、電極間間隙部40の周囲を酸素で満たすことにより効果については、上述する実施例の記載において実測データに基づいて説明する。
スイッチング素子100は、例えば、(1)絶縁性基板10の準備工程、(2)第1のレジストパターン形成工程、(3)第1の蒸着工程、(4)第1のリフトオフ工程、(5)第2のレジストパターン形成工程、(6)第2の蒸着工程、(7)第2のリフトオフ工程、(8)電界破断工程、及び(9)封止工程を行うことにより製造される。
絶縁性基板10としては、例えば、酸化膜付きSi基板、その他表面が絶縁性の基板等が用いられる。具体的には、例えば、Si等の導電性の基板を用いる場合には、その表面に所望の絶縁膜を、熱処理、酸化処理、蒸着、スパッタ等の公知の方法によって設け、絶縁膜を絶縁性基板10とする。また、例えば、ガラス等の絶縁性の基板を絶縁性基板10として用いる場合は絶縁膜の形成は不要である。
第1のレジストパターン形成工程は、例えば、フォトリソグラフィー等を用いて行われ、絶縁性基板10に第1電極下部21を形成するためのレジストパターン60を形成する(図3参照)。
なお、レジストパターン60の厚さは、例えば、適宜任意に変更することができ、具体的には、1μmとされている。
第1の蒸着工程は、例えば、所定の蒸着装置を用いて行われ、第1電極下部21を形成する。
絶縁性基板10の被蒸着面は、例えば、蒸着源から被蒸着面を臨むとき傾斜するように配置される。即ち、絶縁性基板10は、例えば、図3に示すように、被蒸着面と、蒸着源から蒸散する粒子の飛来方向とのなす角をθ1としたとき、0°<θ1<90°となるように配置される(当該蒸着方法を、以下、「傾斜蒸着」と言う)。この結果、第1電極下部21は、その先端部が絶縁性基板10(被蒸着面)に対して傾斜した形状に形成される。
なお、第1電極下部21の先端部の傾斜方向と、絶縁性基板10表面とのなす角をθ1’は、例えば、レジストパターン60の形状、絶縁性基板10表面の金属が堆積する特性及び角度θ1の大きさなどによって変更することができる。
第1電極下部21の厚さは、例えば、適宜任意に変更することができ、ここでは5nm以上としている。
第1のリフトオフ工程は、例えば、レジストパターン60の材質に適合する剥離液を用い行われ、当該工程の結果、第1電極下部21が形成されるとともに、レジストパターン60上に形成された犠牲電極21aが除去される。
第2のレジストパターン形成方法は、例えば、フォトリソグラフィー等を用いて行われ、第2電極30及び第1電極上部22を形成するためのレジストパターン(図示略)を形成する。
第2の蒸着工程は、例えば、所定の蒸着装置を用いて行われ、第2電極30を形成するとともに、付随的に第1電極上部22を形成する(図4参照)。
また、第2の蒸着工程は、例えば、傾斜蒸着により行われ、例えば、図4に示すように、被蒸着面と、蒸着源から蒸散する粒子の飛来方向とのなす角をθ2としたとき、θ1’<90°のときは、0°<θ2<θ1’<90°となるように、また、90°≦θ1’のときは、0°<θ2<90°となるように絶縁性基板10が配置される。
さらに、第2の蒸着工程は、例えば、金、銀、白金、銅或いはそれらの合金から選ばれる少なくとも何れか一つの物質を1回又は複数回蒸着するようになっている。
即ち、電極間間隙部40の形成は、例えば、第2の蒸着工程の傾斜蒸着における、蒸着粒子により形成される第1電極下部21の影を利用している。従って、第1電極下部21の厚さ及び第2の蒸着工程における傾斜蒸着の角度θ2のうち、少なくとも何れか一方を調整することにより、所望の電極間距離Gを有する電極間間隙部40を得ることができる。
第2のリフトオフ工程は、例えば、レジストパターンの材質に適合する剥離液を用い行われ、当該工程の結果、第1電極20及び第2電極30が形成され、ナノギャップ電極が得られる。
ナノギャップ電極は短絡している場合があるため、必要に応じて、当該電界破断工程を行うことが好ましい。
電界破断工程は、例えば、短絡している電極と直列に可変抵抗、固定抵抗及び電源(何れも図示略)を接続して電圧を印加する。そして、可変抵抗の抵抗値を初期値(抵抗大)からゆっくり抵抗が小さくなるように調節して、電流が流れなくなる時点で止めることにより、所望の電極間距離Gを有するナノギャップ電極を得ることができる。
封止工程は、例えば、所定の気密封止技術を利用して行われ、酸素雰囲気中で、セラミック封止、ガラス封止、プラスチツク封止又は金属キャップによる封止等により行われる。
まず、ナノギャップ電極間に矩形パルスIのON電圧(図5におけるA−B間でAに近い大きさの電圧)を印加して、その後、読出電圧R1を印加すると(図6(a)参照)、ナノギャップ電極間に大きな電流が流れ、スイッチング素子100がON状態になったことが確認される(図6(b)参照)。
次に、ナノギャップ電極間に矩形パルスJのOFF電圧(図5におけるB−C間でCに近い大きさの電圧)を印加して、その後、読出電圧R2を印加すると(図6(a)参照)、ナノギャップ電極間には電流が流れず、スイッチング素子100がOFF状態になったことが確認される(図6(b)参照)。
実施例としてのスイッチング素子100は、その絶縁性基板10として、厚さ300nmの酸化シリコン層で被覆されたシリコン基板を用いた。第1のレジストパターンの厚みは、1μmとした。第1電極下部22の水平方向の幅は、100μmとなるように第1のレジストパターンを形成した。第1電極下部22は、白金を蒸着し、その厚みが25nmとなるようにした。第1の蒸着工程の傾斜蒸着時の角度θ1は、75°とした。第2のレジストパターンの厚みは、1μmとした。第2電極30の水平方向の幅は、2μmとなるように第2のレジストパターンを形成した。第2電極30は、白金を蒸着し、その厚みが15nmとなるようにした。したがって、第1電極20の全体の厚みは、約40nmとなった。第2の蒸着工程の傾斜蒸着時の角度θ2は、60°とした。次いで、第2のリフトオフ工程をおこなった。前記の状態でスイッチング素子100は、第1電極20と第2電極30が短絡しているものを含んでいたため、電界破断工程を実施し、短絡部の除去をおこなった。電界破断の条件は、付加電圧は、1V、抵抗Rc値は、100Ωとし、可変抵抗Rvを100kΩから0Ωへ向かって、徐々に下げ、電流量を徐々に増加させた。電界破断を起こした時の、電流量は約4mAであった。以上のようにしてスイッチング素子100を得た。
そして、上記スイッチング素子100を真空プローバー内に入れ、真空ポンプで0.1Paまで減圧し、内部に酸素ガスを導入することで、任意の真空圧力を維持しつつ酸素雰囲気を実現した。かかる酸素雰囲気下のスイッチング素子の電流電圧特性を半導体パラメータアナライザー(Keithley4200)により測定した。なお、酸素の圧力を任意に変更して上記測定を行うため、このスイッチング素子100は便宜上、封止部材50を設けていないが、電極間間隙部40を含むスイッチング素子100全体を酸素雰囲気中に暴露し、外気を遮断しているので、封止部材により酸素を封入したスイッチング素子と同等に見なすことができる。
これらの比較によれば、スイッチング素子に酸素封入により、従来の窒素封入のスイッチング素子に比べてピーク電圧を低減する効果が得られることが観測された。
さらに、図8によれば、封入される酸素ガスの圧力が高くなるにつれてピーク電圧が低減することが観測された。また、図9によれば、封入される酸素ガスの圧力が105Paを超えると一部上昇するが、それよりも低圧の範囲では酸素ガスの圧力が高くなるにつれてピーク電圧が低減することが観測された。
以上のように、本実施形態のスイッチング素子100によれば、当該スイッチング素子100の構造をより単純なものとすることができ、スイッチング動作を安定的に繰り返すことができる。即ち、ナノメートルオーダーの空間的な間隙を空けて配設されたナノギャップ電極(第1電極20及び第2電極30)と封止部材50とによって構成されているので、有機分子や無機粒子などが不要で、より単純な構造で構成することができる。
さらに、当該スイッチング素子100は劣化する物質を含まないため、スイッチング動作を安定的に繰り返すことができる。
加えて、スイッチング素子100は不揮発性を有し、スイッチング動作後に外部入力がなくとも、当該スイッチング素子100の動作状態を維持することができる。
また、ピーク電圧とピーク電流とは、封止される酸素ガスの圧力の増加に応じて低減する特性を示すことから、酸素ガス圧力を適宜調整することにより、ピーク電圧及びピーク電流を任意に設定することが可能となる。
なお、本発明は、上記実施形態に限定されることなく、本発明の趣旨を逸脱しない範囲において、種々の改良並びに設計の変更を行っても良い。
以下に、本発明に係るスイッチング素子の変形例について説明する。なお、以下に説明する複数の変形例について、前述したスイッチング素子100と共通する構成については同符号を付して説明を省略するものとする。
具体的には、絶縁体260が絶縁性基板10の上面に設けられることにより段部を構成しており、当該絶縁体260により、第一電極220と台に電極230とが高低差をもって基板10上に配置されている。そして、第1電極220は、絶縁性基板10の上面と絶縁体260の側面261の下側部分とに接して設けられており、第2電極230は、絶縁体260の上面と絶縁体260の側面261上側部分とに接して設けられている。そして、電極間間隙部240は、絶縁体260の側面261下側部分に設けられた第1電極220と、絶縁体260の側面261上側部分に設けられた第2電極230との間に設けられている。つまり、電極間間隙部240は絶縁体260により形成される段部の高さ方向に沿ってギャップGが形成されている。
また、絶縁体260は、電極間間隙部240を構成する第1電極220の対向部位と第2電極230の対向部位とが基板10の平面に対する高さ方向に沿って並ぶように配置するためのものである。従って、上記機能を具備する限り、他の構造を採っても良い。
また、絶縁体260は、例えば、絶縁性基板10の一部に酸化膜等を設けたものであってもよいし、絶縁性基板10全面に酸化膜等を設け、その一部を取り去ることで形成されるものであってもよい。また、絶縁体260の材質としては、例えば、ガラス、酸化珪素(SiO2)などの酸化物、窒化珪素(Si3N4)などの窒化物等が好ましく、このうち、酸化珪素(SiO2)が、第1電極220及び第2電極230との密着性と、その製造における自由度と、が大きい点で好適となっている。
絶縁性基板10の上面に対して絶縁体260により形成される段部により第1電極220及び第2電極230が高低差をもって配置され、その高さ方向に沿って電極間間隙部240が形成されているため、第1電極220、第2電極230及び電極間間隙部240を同一平面上に並べて配置する場合に比べて当該電極間間隙部240が絶縁性基板10の平面視での占有面積を低減することが可能となる。これにより、例えば、単一の絶縁性基板10を共有して多数のスイッチング素子200を集積化することでメモリ素子を形成する場合に、集積化に有利であり、メモリ素子の小型化を図ることが可能となる。
本発明に係るスイッチング素子の変形例2について説明する。なお、以下に説明する複数の変形例について、前述したスイッチング素子100と共通する構成については同符号を付して説明を省略するものとする。
具体的には、スイッチング素子300は、第1電極320と第2電極330の間に絶縁体360が介在し、第1電極320から第2電極330にかけて貫通する孔部としてのホール361を絶縁体360に形成し、当該ホール361の内部空間に電極間間隙部340を形成するという構造を採っている。
そして、電極間間隙部340は、第1電極320からホール361の内面に沿って第2電極330に向かって延出された延出端部321と、第2電極330からホール361の内面に沿って第1電極320に向かって延出された延出端部331とから構成されている。また、当該各延出端部の先端に所定のギャップGが形成される点は前述したスイッチング素子100と同様である。
また、絶縁体360は、第1電極320と第2電極330とが基板10の平面に対して直交する方向(上下方向)に並んで配置されるように支持するためのものであり、当該配置を実現するための支持構造であれば他の構造を採用しても良い。
また、この絶縁体360は、絶縁性基板10と共に各電極320及び330を保持する機能を果たすものであり、機能的には絶縁性基板10の一部と見なすことができる。
また、絶縁体360は、例えば、絶縁性基板10の一部に酸化膜等を設けたものであってもよいし、絶縁性基板10全面に酸化膜等を設け、その一部を取り去ることで形成されるものであってもよい。また、絶縁体360の材質としては、例えば、ガラス、酸化珪素(SiO2)などの酸化物、窒化珪素(Si3N4)などの窒化物等が好ましく、このうち、酸化珪素(SiO2)が、第1電極320及び第2電極330との密着性と、その製造における自由度と、が大きい点で好適となっている。
また、絶縁性基板10の平面に対して交差する方向(上下方向)に沿って第一の電極320と第二の電極330とを配置することが可能であるため、例えば、メモリ素子を製造する場合に、各スイッチング素子300を絶縁性基板10の平面に沿って互いに交差(直交)する二方向に沿って平面状に並べて配置する場合に、互いに交差する二方向の内の一方向について第一の電極320の共通一体化を図ることができると共に、互いに交差する二方向の内の他の方向について第二の電極330の共通一体化を図ることができ、集積化にさらなる有利な構造を採ることが可能となる。
20,220,320 第1電極
30,230,330 第2電極
40,240,340 電極間間隙部
50,350 封止部材
100,200,300 スイッチング素子
260 絶縁体(段部)
361 ホール(孔部)
Claims (4)
- 絶縁性基板と、
前記絶縁性基板に設けられた第1電極及び第2電極と、
前記第1電極と前記第2電極との間に設けられ、前記第1電極と前記第2電極との間への所定電圧の印加により抵抗のスイッチング現象が生じるナノメートルオーダーの間隙を有する電極間間隙部と、
前記電極間間隙部に気体の酸素が満たされた状態で少なくとも前記電極間間隙部を密封する封止部材と、
を備え、
前記封止部材は102[Pa]以上かつ10 5 [Pa]以下の圧力で酸素を封止することを特徴とするスイッチング素子。 - 前記第1電極及び第2電極を金、白金又はこれらの合金のいずれかにより形成したことを特徴とする請求項1記載のスイッチング素子。
- 前記絶縁性基板は段部を有し、前記第1電極と前記第2電極とは前記段部の段差により高低差をもって配置され、
前記段部の高さ方向に沿って前記電極間間隙部が形成されたことを特徴とする請求項1又は2記載のスイッチング素子。 - 前記絶縁性基板は、前記第1電極から前記第2電極に通じる孔部を有し、
当該孔部内に前記電極間間隙部が形成されると共に、前記封止部材は、当該孔部を密封することを特徴とする請求項1又は2記載のスイッチング素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010040306A JP5526341B2 (ja) | 2010-02-25 | 2010-02-25 | スイッチング素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010040306A JP5526341B2 (ja) | 2010-02-25 | 2010-02-25 | スイッチング素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011176211A JP2011176211A (ja) | 2011-09-08 |
JP5526341B2 true JP5526341B2 (ja) | 2014-06-18 |
Family
ID=44688797
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010040306A Expired - Fee Related JP5526341B2 (ja) | 2010-02-25 | 2010-02-25 | スイッチング素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5526341B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102150053B1 (ko) * | 2013-09-06 | 2020-08-31 | 고쿠리츠켄큐카이하츠호진 카가쿠기쥬츠신코키코 | 전극쌍, 그 제작 방법, 디바이스용 기판 및 디바이스 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4224579B2 (ja) * | 2003-02-24 | 2009-02-18 | 独立行政法人産業技術総合研究所 | 電極架橋型分子素子の電極製造方法及び電極架橋型分子素子の製造方法 |
JP3864229B2 (ja) * | 2003-08-29 | 2006-12-27 | 独立行政法人産業技術総合研究所 | ナノギャップ電極の製造方法及び該方法により製造されたナノギャップ電極を有する素子 |
JP3864232B2 (ja) * | 2003-12-10 | 2006-12-27 | 独立行政法人産業技術総合研究所 | ナノギャップ電極の製造方法及び該方法により製造されたナノギャップ電極を用いた素子 |
JP2006128438A (ja) * | 2004-10-29 | 2006-05-18 | National Institute Of Advanced Industrial & Technology | ナノギャップ電極の形成方法及びこれによって得られたナノギャップ電極並びに該電極を備えた素子 |
JP4919146B2 (ja) * | 2005-09-27 | 2012-04-18 | 独立行政法人産業技術総合研究所 | スイッチング素子 |
JP4446054B2 (ja) * | 2007-03-23 | 2010-04-07 | 独立行政法人産業技術総合研究所 | 不揮発性記憶素子 |
JP5170615B2 (ja) * | 2007-03-26 | 2013-03-27 | 株式会社船井電機新応用技術研究所 | スイッチング素子 |
JP5120872B2 (ja) * | 2007-03-26 | 2013-01-16 | 独立行政法人産業技術総合研究所 | スイッチング素子 |
JP2008311449A (ja) * | 2007-06-15 | 2008-12-25 | National Institute Of Advanced Industrial & Technology | シリコンによる2端子抵抗スイッチ素子及び半導体デバイス |
CN102084512B (zh) * | 2008-06-13 | 2014-06-04 | 株式会社船井电机新应用技术研究所 | 开关元件 |
-
2010
- 2010-02-25 JP JP2010040306A patent/JP5526341B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011176211A (ja) | 2011-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4919146B2 (ja) | スイッチング素子 | |
JP4366449B2 (ja) | 抵抗変化型不揮発性メモリ素子とその作製方法 | |
JP5553478B2 (ja) | ナノワイヤーチャンネルとナノ粒子―フローティングゲートノードを具備した非揮発性メモリ電子素子及びその製造方法 | |
JP5170615B2 (ja) | スイッチング素子 | |
JP4446054B2 (ja) | 不揮発性記憶素子 | |
KR101027074B1 (ko) | 금속산화물층을 갖는 나노구조물 가스센서, 나노구조물 가스센서 어레이 및 그 제조 방법 | |
KR100745769B1 (ko) | 나노와이어 전기기계 스위칭 소자 및 그 제조방법, 상기나노와이어 전기기계 소자를 이용한 전기기계 메모리 소자 | |
JP5120874B2 (ja) | スイッチング素子 | |
KR101198301B1 (ko) | 금속 나노입자를 이용하고 환원된 그래핀 산화물에 기반한 양쪽극 기억소자 및 이의 제조방법 | |
US9627402B2 (en) | Semiconductor memory device and method for manufacturing the same | |
US20070045704A1 (en) | Non-volatile, resistive memory cell based on metal oxide nanoparticles, process for manufacturing the same and memory cell arrangement of the same | |
JP5477281B2 (ja) | 抵抗変化素子、半導体記憶装置、その製造方法及び駆動方法 | |
US8653912B2 (en) | Switching element | |
JP2007520066A (ja) | 半導体電源スイッチ、および、半導体電源スイッチの製造に適した方法 | |
JP5526341B2 (ja) | スイッチング素子 | |
JP2009004641A (ja) | メモリ素子アレイ | |
JP5120872B2 (ja) | スイッチング素子 | |
JP2009049287A (ja) | スイッチング素子、スイッチング素子の製造方法及びメモリ素子アレイ | |
US8604458B2 (en) | Two-terminal resistance switching device and semiconductor device | |
JP5251349B2 (ja) | 抵抗変化型素子および抵抗変化型素子製造方法 | |
US9236569B2 (en) | Storage element | |
JP4981307B2 (ja) | 電子装置、電子回路及び電子機器 | |
JP2007142180A5 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130129 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20130129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131105 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140114 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140224 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140311 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140318 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5526341 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |