KR100745769B1 - 나노와이어 전기기계 스위칭 소자 및 그 제조방법, 상기나노와이어 전기기계 소자를 이용한 전기기계 메모리 소자 - Google Patents
나노와이어 전기기계 스위칭 소자 및 그 제조방법, 상기나노와이어 전기기계 소자를 이용한 전기기계 메모리 소자 Download PDFInfo
- Publication number
- KR100745769B1 KR100745769B1 KR1020060087426A KR20060087426A KR100745769B1 KR 100745769 B1 KR100745769 B1 KR 100745769B1 KR 1020060087426 A KR1020060087426 A KR 1020060087426A KR 20060087426 A KR20060087426 A KR 20060087426A KR 100745769 B1 KR100745769 B1 KR 100745769B1
- Authority
- KR
- South Korea
- Prior art keywords
- nanowire
- electrode
- gate electrode
- nanowires
- electromechanical
- Prior art date
Links
- 239000002070 nanowire Substances 0.000 title claims abstract description 319
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 39
- 238000000034 method Methods 0.000 claims abstract description 79
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 239000000463 material Substances 0.000 claims description 65
- 239000003990 capacitor Substances 0.000 claims description 41
- 229910052697 platinum Inorganic materials 0.000 claims description 18
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 16
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 16
- 239000002041 carbon nanotube Substances 0.000 claims description 16
- 229910021393 carbon nanotube Inorganic materials 0.000 claims description 16
- 229910052719 titanium Inorganic materials 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 11
- 229910052804 chromium Inorganic materials 0.000 claims description 10
- 229910052750 molybdenum Inorganic materials 0.000 claims description 10
- 229910052758 niobium Inorganic materials 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 229910052721 tungsten Inorganic materials 0.000 claims description 10
- 229920000049 Carbon (fiber) Polymers 0.000 claims description 8
- 229910002601 GaN Inorganic materials 0.000 claims description 8
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 8
- 239000004917 carbon fiber Substances 0.000 claims description 8
- 239000003575 carbonaceous material Substances 0.000 claims description 8
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 claims description 8
- 239000002210 silicon-based material Substances 0.000 claims description 8
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 238000000926 separation method Methods 0.000 claims description 6
- 229910002367 SrTiO Inorganic materials 0.000 claims description 5
- 229910052726 zirconium Inorganic materials 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 4
- JHIVVAPYMSGYDF-UHFFFAOYSA-N cyclohexanone Chemical compound O=C1CCCCC1 JHIVVAPYMSGYDF-UHFFFAOYSA-N 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 16
- 239000003054 catalyst Substances 0.000 description 3
- 230000005489 elastic deformation Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 229910001374 Invar Inorganic materials 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000012779 reinforcing material Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000007736 thin film deposition technique Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
- G11C13/025—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change using fullerenes, e.g. C60, or nanotubes, e.g. carbon or silicon nanotubes
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C23/00—Digital stores characterised by movement of mechanical parts to effect storage, e.g. using balls; Storage elements therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
- H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
- H10K85/221—Carbon nanotubes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S977/00—Nanotechnology
- Y10S977/902—Specified use of nanostructure
- Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
- Y10S977/943—Information storage or retrieval using nanostructure
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Semiconductor Memories (AREA)
Abstract
상호 접촉하여 스위칭되는 두 가닥의 나노와이어 간에 안정적인 온오프(on-off) 스위칭 특성 및 저전압 구동특성을 갖도록 그 구조가 개선된 나노와이어 전기기계 스위칭 소자가 개시된다. 본 발명에 따른 나노와이어 전기기계 스위칭 소자는, 절연기판 상에 상호 이격되어 배치된 소오스 전극과 드레인 전극, 상기 소오스 전극 위에 수직성장되어 V1 전압이 인가되는 제1 나노와이어, 상기 드레인 전극 위에 수직성장되어 상기 V1 전압과 반대극성의 V2 전압이 인가되는 제2 나노와이어 및 상기 제2 나노와이어로부터 이격되어 제2 나노와이어를 에워싸되, 상기 제1 나노와이어와 제2 나노와이어의 상호 스위칭 동작을 방해하지 않도록 상기 제1 나노와이어와 마주하는 면이 개방된 구조로 형성된 것으로, 상기 V2 전압과 동일극성의 V3 전압이 인가되는 게이트 전극을 구비한다.
Description
도 1은 종래 스위칭 소자의 개략적인 단면도이다.
도 2는 종래 스위칭 소자의 동작을 보여주는 단면도이다.
도 3은 본 발명에 따른 나노와이어 전기기계 스위칭 소자의 개략도이다.
도 4는 도 3에서 본 발명에 따른 나노와이어 전기기계 스위칭 소자의 동작을 보여주는 개략도이다.
도 5는 본 발명에 따른 나노와이어 전기기계 스위칭 소자의 I-V (current-voltage) 특성을 보여주는 그래프이다.
도 6a 내지 도 6i는 본 발명에 따른 나노와이어 전기기계 스위칭 소자의 제조방법을 보여주는 공정도이다.
도 7은 본 발명에 따른 전기기계 메모리 소자의 개략도이다.
도 8a 내지 도 8d는 본 발명에 따른 전기기계 메모리 소자에서 제1 실시예에 따른 쓰기/읽기 동작을 단계적으로 보여주는 개략도이다.
도 9a 내지 도 9d는 본 발명에 따른 전기기계 메모리 소자에서 제2 실시예에 따른 쓰기/읽기 동작을 단계적으로 보여주는 개략도이다.
도 10a 내지 도 10h는 본 발명에 따른 전기기계 메모리 소자의 제조방법을 보여주는 공정도이다.
도 11a는 종래 SRAM 소자의 회로구성도이고, 도 11b는 본 발명에 따른 나노와이어 전기기계 스위칭 소자를 이용한 SRAM 소자의 회로구성도이다.
전기기계 메모리 소자의 회로도이다.
< 도면의 주요부분에 대한 부호의 설명 >
12:절연기판 13:전극층
14:소오스 전극 15:드레인 전극
16:접지 전극 24:제1 나노와이어
25:제2 나노와이어 26:제3 나노와이어
34:제1 유전체층 35:제2 유전체층
40:전극층 40a:제1 식각영역
40b:제2 식각영역 44:플로우팅 전극
50:게이트 전극 100:나노와이어 커패시터
본 발명은 스위칭소자에 관한 것으로, 보다 상세하게는 상호 접촉하여 스위칭되는 두 가닥의 나노와이어 간에 안정적인 온오프(on-off) 스위칭 특성 및 저전 압 구동특성을 갖도록 그 구조가 개선된 나노와이어 전기기계 스위칭 소자 및 그 제조방법에 관한 것이다.
도 1은 종래의 스위칭소자의 개략적인 단면도이고, 도 2는 종래 스위칭소자의 동작을 보여주는 단면도이다.
도 1을 참조하면, 종래의 나노와이어 스위칭소자는 절연기판(2), 상기 절연기판(2) 위에 마련된 2개의 전극(4, 5)과 이들 각각 위에 수직성장된 2개의 나노와이어(7, 8)를 구비한다. 상기 제1 전극(4)과 제2 전극(5) 사이에 소정의 전압차가 인가되면, 상기 제1 나노와이어(7)와 제2 나노와이어(8)에 각각 양(+)전하와 음(-)전하가 축적된다. 따라서, 상기 제1 나노와이어(7)와 제2 나노와이어(8) 사이에 정전력(electrostatic force)이, 즉 인력이 작용하게 되어 상기 제1 나노와이어(7)와 제2 나노와이어(8)가 탄성변형됨으로써, 이들의 끝부분이 상호 접촉하여 스위칭될 수 있다. 그러나, 이와 같은 2전극 구조의 스위칭소자에서, 나노와이어의 탄성변형을 유도하기 위해, 제1 및 제2 전극(4, 5) 사이에 25V 내지 50V 정도의 높은 구동전압이 요구된다. 이와 같이 구동전압이 높을 경우, 높은 전류가 나노와이어에 흐르기 때문에, 상기 나노와이어의 접촉부분에서 아크현상(arching) 및 버닝현상(burning)이 발생하는 문제점이 있었으며, 이러한 현상은 스위칭특성을 저하시키고 스위칭소자의 수명을 단축하는 요인이 되었다.
본 발명이 이루고자 하는 기술적 과제는 상술한 종래기술의 문제점을 개선하기 위한 것으로, 상호 접촉하여 스위칭되는 두 가닥의 나노와이어 간에 안정적인 온오프(on-off) 스위칭 특성 및 저전압 구동특성을 갖도록 그 구조가 개선된 나노와이어 전기기계 스위칭 소자 및 그 제조방법, 그리고 상기 나노와이어 전기기계 소자를 이용한 전기기계 메모리 소자를 제공함에 있다.
본 발명에 따른 나노와이어 전기기계 스위칭 소자는,
절연기판 상에 상호 이격되어 배치된 소오스 전극과 드레인 전극;
상기 소오스 전극 위에 수직성장되어 V1 전압이 인가되는 제1 나노와이어;
상기 드레인 전극 위에 수직성장되어 상기 V1 전압과 반대극성의 V2 전압이 인가되는 제2 나노와이어; 및
상기 제2 나노와이어로부터 이격되어 제2 나노와이어를 에워싸되, 상기 제1 나노와이어와 제2 나노와이어의 상호 스위칭 동작을 방해하지 않도록 상기 제1 나노와이어와 마주하는 면이 개방된 구조로 형성된 것으로, 상기 V2 전압과 동일극성의 V3 전압이 인가되는 게이트 전극;을 구비하여,
상기 제1, 제2 나노와이어 및 상기 게이트 전극 사이의 정전력과 상기 제2 나노와이어의 탄성복원력의 작용에 의해, 상기 제1, 제2 나노와이어가 상호 접촉 또는 비접촉됨으로써 스위칭될 수 있다.
본 발명에 따른 나노와이어 전기기계 스위칭 소자의 제조방법은,
절연기판 상에 전극층을 형성하는 단계;
상기 전극층을 패터닝하여 소오스 전극과 드레인 전극을 형성하는 단계;
상기 소오스 전극, 드레인 전극 위에 각각 제1, 제2 나노와이어를 수직성장시키는 단계; 및
상기 제2 나노와이어로부터 이격되어 제2 나노와이어를 에워싸되, 상기 제1 나노와이어와 제2 나노와이어의 상호 스위칭 동작을 방해하지 않도록 상기 제1 나노와이어와 마주하는 면이 개방된 구조를 갖는 게이트 전극을 형성하는 단계;를 포함한다.
여기에서, 상기 게이트 전극을 형성하는 단계는,
상기 절연기판 상에 상기 소오스 전극 및 제1 나노와이어를 둘러싸는 제1 유전체층, 상기 드레인 전극 및 제2 나노와이어를 둘러싸는 제2 유전체층을 각각 형성하는 단계;
상기 제2 유전체층 상에 상기 제2 나노와이어를 에워싸되, 상기 제1 나노와이어와 마주하는 면이 개방된 구조를 갖는 게이트 전극을 형성하는 단계; 및
상기 제1, 제2 유전체층을 식각하여 제거하는 단계;를 포함할 수 있다.
본 발명에 따른 전기기계 메모리 소자는,
절연기판 상에 상호 이격되어 배치된 소오스 전극과 드레인 전극;
상기 소오스 전극 위에 형성되는 것으로, 상기 소오스 전극 위에 수직성장되어 V1 전압이 인가되는 제1 나노와이어, 상기 소오스 전극 및 제1 나노와이어를 둘러싸는 제1 유전체층 및 상기 제1 유전체층의 외면에 형성된 플로우팅 전극을 포함하는 나노와이어 커패시터;
상기 드레인 전극 위에 수직성장되어 상기 V1 전압과 반대극성의 V2 전압이 인가되는 제2 나노와이어; 및
상기 제2 나노와이어로부터 이격되어 제2 나노와이어를 에워싸되, 상기 나노와이어 커패시터와 제2 나노와이어의 상호 스위칭 동작을 방해하지 않도록 상기 나노와이어 커패시터와 마주하는 면이 개방된 구조로 형성된 것으로, 상기 V2 전압과 동일극성의 V3 전압이 인가되는 게이트 전극;을 구비하여,
상기 제1, 제2 나노와이어 및 상기 게이트 전극 사이의 정전력과 상기 제2 나노와이어의 탄성복원력의 작용에 의해, 상기 제2 나노와이어가 나노와이어 커패시터와 접촉 또는 비접촉됨으로써 스위칭될 수 있다.
본 발명에 따른 전기기계 메모리 소자의 제조방법은,
절연기판 상에 전극층을 형성하는 단계;
상기 전극층을 패터닝하여 소오스 전극과 드레인 전극을 형성하는 단계;
상기 소오스 전극, 드레인 전극 위에 각각 제1, 제2 나노와이어를 수직성장시키는 단계;
상기 절연기판 상에 상기 소오스 전극 및 제1 나노와이어를 둘러싸는 제1 유전체층과, 상기 드레인 전극 및 제2 나노와이어를 둘러싸는 제2 유전체층을 형성하는 단계;
상기 제1 유전체층의 외면에 플로우팅 전극을 형성함으로써, 상기 소오스 전극 상에 상기 제1 나노와이어, 제1 유전체층 및 플로우팅 전극을 포함하는 나노와 이어 커패시터를 구현하는 단계;
상기 제2 유전체층 상에 상기 제2 나노와이어를 에워싸되, 상기 나노와이어 커패시터와 마주하는 면이 개방된 게이트 전극을 형성하는 단계; 및
상기 제2 유전체층을 식각하여 제거하는 단계;를 포함한다.
여기에서, 상기 제1 유전체층의 외면에 플로우팅 전극을 형성함으로써, 상기 소오스 전극 상에 상기 제1 나노와이어, 제1 유전체층 및 플로우팅 전극을 포함하는 나노와이어 커패시터를 구현하는 단계와
상기 제2 유전체층 상에 상기 제2 나노와이어를 에워싸되, 상기 나노와이어 커패시터와 마주하는 면이 개방된 게이트 전극을 형성하는 단계가 동시에 수행될 수 있다.
본 발명에 따르면, 상호 접촉하여 스위칭되는 두 가닥의 나노와이어 간에 안정적인 온오프(on-off) 스위칭 특성 및 저전압 구동특성을 갖도록 그 구조가 개선된 나노와이어 전기기계 스위칭 소자가 제조될 수 있다.
이하에서는, 본 발명에 따른 나노와이어 전기기계 스위칭 소자 및 그 제조방법, 상기 나노와이어 전기기계 소자를 이용한 전기기계 메모리 소자 및 상기 전기기계 메모리 소자의 제조방법의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다. 이 과정에서 도면에 도시된 층이나 영역들의 두께는 명세서의 명확성을 위하여 과장되게 도시된 것이다.
도 3은 본 발명에 따른 나노와이어 전기기계 스위칭 소자의 개략도이며, 도 4는 본 발명에 따른 나노와이어 전기기계 스위칭 소자의 동작을 보여주는 개략도이 다.
도 3 및 도 4를 함께 참조하면, 본 발명에 따른 나노와이어 전기기계 스위칭 소자는 절연기판(12) 위에 형성된 소오스 전극(14), 드레인 전극(15), 게이트 전극(50) 및 상기 소오스, 드레인 전극(14,15) 위에 각각 수직성장된 제1, 제2 나노와이어(24, 25)를 구비한다. 여기에서, 상기 제1 나노와이어(24)에는 V1 전압이 인가되며, 상기 제2 나노와이어(25)에는 상기 V1 전압과 반대극성의 V2 전압이 인가된다. 그리고, 상기 절연기판(12)으로 글라스기판, 플라스틱 기판 또는 기타의 절연특성을 갖도록 설계된 기판 등이 이용될 수 있다. 예를 들어, 상기 절연기판(12)은 Si 기판(10)과 그 위에 형성된 SiO2 절연층(11)을 포함한다. 상기 소오스 전극(14), 드레인 전극(15) 및 게이트 전극(50) 각각은 Nb, Cr, Mo, W, Ti, Pt, Au, ITO 및 Ag으로 이루어지는 그룹에서 선택된 적어도 어느 하나의 물질로 형성될 수 있다.
본 발명에 따른 나노와이어 전기기계 스위칭 소자의 구조를 구체적으로 살펴보면, 상기 절연기판(12) 상에 소오스 전극(S, 14)과 드레인 전극(D, 15)이 상호 이격되어 배치되었다. 특히, 상기 게이트 전극(50)은 상기 제2 나노와이어(25)로부터 이격되어 제2 나노와이어(25)를 에워싸되, 상기 제1 나노와이어(24)와 제2 나노와이어(25)의 상호 스위칭 동작을 방해하지 않도록 상기 제1 나노와이어(24)와 마주하는 면이 개방된 구조로 형성되었다. 바람직하게, 상기 게이트 전극(50)은 반원통형(half-cylinder type) 구조로 형성되며, 0.1㎛ 내지 100㎛의 높이로 형성될 수 있다. 상기 게이트 전극(50)은 제2 나노와이어(25)와 상호 5㎚ 내지 5000㎚의 거리 를 유지하도록 형성되며, 상기 게이트 전극(50)에는 상기 V2 전압과 동일극성의 V3 전압이 인가된다. 상기 게이트 전극(50)과 드레인 전극(15)은 상호 절연되도록 형성된다.
상기 제1, 제2 나노와이어(24, 25) 각각은 탄소계열 물질, Pt계열 물질, Si계열 물질, GaN계열 물질, GaAs계열 물질 및 ZnO계열 물질로 이루어지는 그룹에서 선택된 어느 하나의 물질로 형성될 수 있다. 예를 들어, 상기 제1, 제2 나노와이어(24, 25) 각각은 탄소섬유, 탄소나노튜브(CNT), Pt, Si, GaN, GaAs 및 ZnO으로 이루어지는 그룹에서 선택된 어느 하나의 물질로 형성된다. 바람직하게, 상기 제1, 제2 나노와이어(24, 25) 각각은 1nm 내지 200nm의 직경과 0.1㎛ 내지 100㎛의 높이로 형성될 수 있다. 도 3 및 도 4에서 참조번호 "34", "35" 각각은 상기 나노와이어 전기기계 스위칭 소자를 제조하는 과정에서 식각되지 않은 채, 소오스, 드레인 전극(14, 15)의 외면에 잔유된 제1, 제2 유전체층(34, 35)이며, 상기 잔유된 유전체층(34, 35)은 상기 제1, 제2 나노와이어(24, 25)를 지지하는 보강재로 이용될 수 있다. 필요에 따라, 상기 소오스, 드레인 전극(14, 15)의 외면에 잔유된 제1, 제2 유전체층(34, 35)은 완전히 식각하여 제거될 수 있다.
본 발명에 따른 나노와이어 전기기계 스위칭 소자에서, 상기 제1, 제2 나노와이어(24, 25) 및 게이트 전극(50) 각각에 V1, V2, V3 전압이 인가될 경우, 상기 제1, 제2 나노와이어(24, 25) 및 상기 게이트 전극(50) 사이에 정전력(electrostatic force)이 작용할 수 있다. 구체적으로, 상기 제1, 제2 나노와이 어(24, 25) 사이에는 인력이, 그리고 상기 제2 나노와이어(25)와 게이트 전극(50) 사이에는 척력이 작용한다. 따라서, 상기 정전력에 의해 상기 제1, 제2 나노와이어(24, 25)가 탄성변형되어, 즉 휘어져서 상호 접촉될 수 있으며, 스위칭 온(on) 동작을 한다. 그리고, 상기 V1, V2, V3 전압 중 적어도 어느 한 전압이 제거될 경우, 탄성복원력에 의해 상기 제2 나노와이어(25)의 탄성변형은 원래대로 복원되어 상기 스위칭 소자는 스위칭 오프(off) 동작을 하게 된다. 따라서, 상기 V1, V2, V3 전압의 크기를 조절하여, 상기 제1, 제2 나노와이어(24, 25)가 상호 접촉 또는 비접촉될 수 있도록 온/오프 스위칭 동작을 제어할 수 있게 된다.
본 발명에 따르면, 상기 게이트 전극(50)과 제2 나노와이어(25)가 5㎚ 내지 5000㎚의 범위로 매우 좁은(narrow) 이격거리를 유지하기 때문에, 제1, 제2 나노와이어와 게이트 전극 사이에 유도되는 정전력의 이용효율을 최대화 할 수 있으며, 그 결과 전기기계 스위칭 소자의 구동전압을 5V 이하로 현저히 낮출 수 있다. 구체적으로, 본 발명의 실시예에서, 상기 소오스, 드레인, 게이트 전극(14, 15, 50)에 각각 0V, 0.1V, 5V의 전압을 인가하여, 상기 나노와이어 전기기계 스위칭 소자의 온/오프 동작을 구현하였다. 이와 같이, 본 발명에 따른 전기기계 스위칭 소자는 저전압으로 구동될 뿐만 아니라, 상기 제1 및 제2 나노와이어(24, 25)간의 전압차가 충분히 작기 때문에, 스위칭 온(on) 동작시에 상기 제1, 제2 나노와이어(24, 25)간에 버닝(burning) 현상이 일어나지 않으며, 안정적인 온오프(on-off) 스위칭 특성을 가질 수 있다. 본 발명에 따른 나노와이어 전기기계 스위칭 소자는 종래의 실리콘 트랜지스터에 비해 우수한 스위칭 특성과, 고이동성(high mobility) 및 고성능(high performance) 특성을 가질 뿐만 아니라, 나노 사이즈로 제조될 수 있어 초고집적화가 가능하다.
도 5는 본 발명에 따른 나노와이어 전기기계 스위칭 소자의 I-V (current-voltage) 특성을 보여주는 그래프이다. 여기에서, ID는 드레인 전극(15)에 흐르는 전류량이며, VG는 게이트 전극(50)에 인가되는 전압을 의미한다. 그래프에서 나타나는 바와 같이, 온-오프(on-off) 스위칭 특성이 매우 명확하게 구분되며, 특히 누설전류가 거의 없다는 것을 알 수 있다.
도 6a 내지 도 6i는 본 발명에 따른 나노와이어 전기기계 스위칭 소자의 제조방법을 보여주는 공정도이다. 여기에서, 각각의 물질층은 반도체 제조공정에서 통상 이용되는 박막 증착법, 예를 들어 PVD(Physical Vapor Deposition), CVD(Chemical Vapor Deposition) 또는 스핀코팅 등이 이용될 수 있으며, 이들 방법들은 이미 널리 알려져 있으므로 그에 대한 상세한 설명은 생략하기로 한다.
도 6a 및 도 6b를 함께 참조하면, 먼저 절연기판(12)을 준비하여, 상기 절연기판(12) 위에 전극층(13)을 형성한다. 상기 절연기판(12)은 Si 기판(10)과 그 위에 형성된 SiO2 절연층(11)을 포함할 수 있다. 이 밖에, 상기 절연기판(12)으로 글라스 기판 또는 플라스틱 기판이 이용될 수 있다. 그리고, 상기 전극층(13)은 Nb, Cr, Mo, W, Ti, Pt, Au, ITO 및 Ag으로 이루어지는 그룹에서 선택된 적어도 어느 하나의 물질로 형성된다. 그리고나서, 상기 전극층(13)을 패터닝하여 상호 이격되 어 배치되는 소오스 전극(14)과 드레인 전극(15)을 형성한다.
도 6c 및 도 6d를 함께 참조하면, 상기 소오스 전극(14), 드레인 전극(15) 위에 각각 제1, 제2 나노와이어(24, 25)를 수직성장시킨다. 여기에서, 상기 제1, 제2 나노와이어(24, 25) 각각은 탄소계열 물질, Pt계열 물질, Si계열 물질, GaN계열 물질, GaAs계열 물질 및 ZnO계열 물질로 이루어지는 그룹에서 선택된 어느 하나의 물질로 형성될 수 있다. 예를 들어, 상기 제1, 제2 나노와이어(24, 25) 각각은 탄소섬유, 탄소나노튜브(CNT), Pt, Si, GaN, GaAs 및 ZnO으로 이루어지는 그룹에서 선택된 어느 하나의 물질로 형성된다. 바람직하게, 상기 제1, 제2 나노와이어(24, 25) 각각은 1nm 내지 200nm의 직경과 0.1㎛ 내지 100㎛의 높이로 형성될 수 있다.
바람직하게, 상기 제1, 제2 나노와이어(24, 25)의 성장을 용이하게 하기 위해, 상기 소오스 전극(14), 드레인 전극(15) 각각 위에 먼저 촉매물질(catalyst)을 더 증착한 후, 상기 촉매물질 위에 제1, 제2 나노와이어(24, 25)를 성장시킬 수 있다. 상기 촉매물질은 Ni, 인바(invar), Fe, Co 및 Au 으로 이루어지는 그룹으로부터 선택된 적어도 어느 하나일 수 있다.
그리고나서, 상기 절연기판(12) 상에 상기 소오스 전극(14) 및 제1 나노와이어(24)를 둘러싸는 제1 유전체층(34), 상기 드레인 전극(15) 및 제2 나노와이어(25)를 둘러싸는 제2 유전체층(35)을 각각 형성한다. 상기 제1, 제2 유전체층(34, 35)은 한번의 증착공정에서 동시에 형성되는 것이 바람직하다. 상기 제1, 제2 유전체층(34, 35) 각각은 5㎚ 내지 5000㎚의 두께로 형성되며, SiO2, Si3N4, Ta2O5, HfO, SrTiO3, (Ba,Sr)TiO3, BaTiO3 및 Pb(Zr,Ti)O3 으로 이루어지는 그룹으로부터 선택된 어느 하나로 형성될 수 있다. 상기 제1, 제2 유전체층(34, 35)은 PECVD(plasma enhanced chemical vapor deposition) 또는 스핀코팅에 의해 형성될 수 있다.
도 6e 내지 도 6h를 참조하여, 상기 제2 나노와이어(25)로부터 이격되어 제2 나노와이어(25)를 에워싸되, 상기 제1 나노와이어(24)와 제2 나노와이어(25)의 상호 스위칭 동작을 방해하지 않도록 상기 제1 나노와이어(24)와 마주하는 면이 개방된 구조를 갖는 게이트 전극(50)을 형성한다.
구체적으로 설명하면, 먼저 상기 제1, 제2 유전체층(34, 35) 상에 Nb, Cr, Mo, W, Ti, Pt, Au, ITO 및 Ag으로 이루어지는 그룹에서 선택된 적어도 어느 하나의 물질로 전극층(40)을 형성한다. 그리고나서, 상기 전극층(40)의 전영역 중에서 상기 제1 나노와이어(24)와 제2 나노와이어(25)의 상호 스위칭 동작을 방해할 수 있는 제1 영역(40a)를 선택적으로 식각하여 제거함으로써, 상기 제1 나노와이어(24)와 마주하는 면이 개방된 구조를 갖는 게이트 전극(50)을 형성한다. 상기 게이트 전극(50)은 0.1㎛ 내지 100㎛의 높이의 반원통형(half-cylinder type) 구조로 형성되어, 상기 제2 나노와이어(25)를 부분적으로 에워쌀 수 있다.
상기 전극층(40)의 제1 영역(40a)이 제거됨으로써, 상기 제1, 제2 유전체층(34, 35)이 노출될 수 있으며, 상기 제1, 제2 유전체층(34, 35)의 노출면에 에천트를 주입하여 상기 제1, 제2 유전체층(34, 35)을 식각하여 제거한다. 상기 에천트 로서 HF 용액(HF solution)과 같은 BOE(Buffered Oxide Etchant)가 이용될 수 있다.
상기 제2 유전체층(35)이 제거됨으로써, 상기 게이트 전극(50)과 제2 나노와이어(25)를 상호 5㎚ 내지 5000㎚의 이격거리로 유지될 수 있으며, 그 사이에는 빈 공간이 형성될 수 있다. 따라서, 상기 제2 나노와이어(25)가 탄성변형할 수 있는 유격 공간을 확보할 수 있게 된다. 바람직하게, 상기 게이트 전극(50)과 제2 나노와이어(25)의 이격거리는, 상기 제2 유전체층의 형성두께를 조절함으로써 제어될 수 있다. 이와 같은 공정과정을 통하여 본 발명에 따른 나노와이어 전기기계 스위칭 소자가 제조될 수 있으며, 상기 공정은 메모리 소자의 제조에도 그대로 이용될 수 있다. 본 발명에 따른 나노와이어 전기기계 스위칭 소자를 메모리 소자에 제조에 응용할 경우, 기존의 DRAM 소자 또는 SRAM 소자를 대체할 수 있는 새로운 구조의 전기기계 메모리 소자를 얻을 수 있다. 이하에서는 상기 나노와이어 스위칭 전기기계 소자를 이용한 전기기계 메모리 소자에 대해 기술하기로 한다.
도 7은 본 발명에 따른 전기기계 메모리 소자의 개략도이다.
도 7을 참조하면, 본 발명에 따른 전기기계 메모리 소자는 절연기판(12) 위에 형성된 소오스 전극(14), 드레인 전극(15), 게이트 전극(50) 및 상기 소오스 전극(14) 위에 형성된 나노와이어 커패시터(100), 상기 드레인 전극(15) 위에 수직성장되어 상기 나노와이어 커패시터(100)와 기계적으로 스위칭되는 제2 나노와이어(25)를 구비한다. 상기 나노와이어 커패시터(100)는 상기 소오스 전극(14) 위에 수직성장되어 V1 전압이 인가되는 제1 나노와이어(24), 상기 소오스 전극(14) 및 제1 나노와이어(24)를 둘러싸는 제1 유전체층(34) 및 상기 제1 유전체층(34)의 외면에 형성된 플로우팅 전극(44)으로 구성되며, 본 발명에 따른 전기기계 메모리 소자에서 상기 나노와이어 커패시터(100)는 전하의 저장매체로서 기능할 수 있다.
여기에서, 상기 제1 나노와이어(24)에는 V1 전압이 인가되며, 상기 제2 나노와이어(25)에는 상기 V1 전압과 반대극성의 V2 전압이 인가된다. 그리고, 상기 절연기판(12)으로 글라스기판, 플라스틱 기판 또는 기타의 절연특성을 갖도록 설계된 기판 등이 이용될 수 있다. 예를 들어, 상기 절연기판(12)은 Si 기판(10)과 그 위에 형성된 SiO2 절연층(11)을 포함한다. 상기 소오스 전극(14), 드레인 전극(15), 게이트 전극(50) 및 플로우팅 전극(44) 각각은 Nb, Cr, Mo, W, Ti, Pt, Au, ITO 및 Ag으로 이루어지는 그룹에서 선택된 적어도 어느 하나의 물질로 형성될 수 있다. 그리고, 상기 제1 유전체층(34)은 5㎚ 내지 5000㎚의 두께로 형성되며, SiO2, Si3N4, Ta2O5, HfO, SrTiO3, (Ba,Sr)TiO3, BaTiO3 및 Pb(Zr,Ti)O3 으로 이루어지는 그룹으로부터 선택된 어느 하나로 형성될 수 있다.
본 발명에 따른 전기기계 메모리 소자의 구조를 구체적으로 살펴보면, 상기 절연기판(12) 상에 소오스 전극(S, 14)과 드레인 전극(D, 15)이 상호 이격되어 배치되었다. 특히, 상기 게이트 전극(50)은 상기 제2 나노와이어(25)로부터 이격되어 제2 나노와이어(25)를 에워싸되, 상기 나노와이어 커패시터(100)와 제2 나노와이 어(25)의 상호 스위칭 동작을 방해하지 않도록 상기 나노와이어 커패시터(100)와 마주하는 면이 개방된 구조로 형성되었다. 바람직하게, 상기 게이트 전극(50)은 반원통형(half-cylinder type) 구조로 형성되며, 0.1㎛ 내지 100㎛의 높이로 형성될 수 있다. 상기 게이트 전극(50)은 제2 나노와이어(25)와 상호 5㎚ 내지 5000㎚의 거리를 유지하도록 형성되며, 상기 게이트 전극(50)에는 상기 V2 전압과 동일극성의 V3 전압이 인가된다. 상기 게이트 전극(50)과 드레인 전극(15)은 상호 절연되도록 형성된다.
상기 제1, 제2 나노와이어(24, 25) 각각은 탄소계열 물질, Pt계열 물질, Si계열 물질, GaN계열 물질, GaAs계열 물질 및 ZnO계열 물질로 이루어지는 그룹에서 선택된 어느 하나의 물질로 형성될 수 있다. 예를 들어, 상기 제1, 제2 나노와이어(24, 25) 각각은 탄소섬유, 탄소나노튜브(CNT), Pt, Si, GaN, GaAs 및 ZnO으로 이루어지는 그룹에서 선택된 어느 하나의 물질로 형성된다. 바람직하게, 상기 제1, 제2 나노와이어(24, 25) 각각은 1nm 내지 200nm의 직경과 0.1㎛ 내지 100㎛의 높이로 형성될 수 있다.
본 발명에 따른 전기기계 메모리 소자에서, 상기 제1, 제2 나노와이어(24, 25) 및 게이트 전극(50) 각각에 V1, V2, V3 전압이 인가될 경우, 상기 제1, 제2 나노와이어(24, 25) 및 상기 게이트 전극(50) 사이에 정전력(electrostatic force)이 작용할 수 있다. 구체적으로, 상기 제1, 제2 나노와이어(24, 25) 사이에는 인력이, 그리고 상기 제2 나노와이어(25)와 게이트 전극(50) 사이에는 척력이 작용한다. 따 라서, 상기 정전력에 의해 상기 제2 나노와이어(25)가 탄성변형되어, 즉 휘어져서 상기 나노와이어 커패시터(100)에 접촉될 수 있으며, 스위칭 온(on) 동작을 한다. 그리고, 상기 V1, V2, V3 전압 중 적어도 어느 한 전압이 제거될 경우, 탄성복원력에 의해 상기 제2 나노와이어(25)의 탄성변형은 원래대로 복원되어 상기 스위칭 소자는 스위칭 오프(off) 동작을 하게 된다. 따라서, 상기 V1, V2, V3 전압의 크기를 조절하여, 상기 제2 나노와이어(25)가 나노와이어 커패시터(100)와 접촉 또는 비접촉될 수 있도록 온/오프 스위칭 동작을 제어할 수 있게 된다. 그리고, 이와 같은 온/오프 스위칭 동작으로 상기 나노와이어 커패시터(100)에 데이터를 저장하거나 또는 상기 나노와이어 커패시터(100)에 저장된 데이터를 읽어들일 수 있다.
본 발명에 따르면, 기존의 DRAM 소자를 대체할 수 있는 새로운 구조의 전기기계 메모리 소자를 얻을 수 있다. 특히, 본 발명에 따른 전기기계 메모리 소자는 나노와이어의 기계적 움직임을 이용함으로써 온/오프 상태가 명확히 구분되기 때문에, 안정적인 스위칭 특성을 가질 뿐만 아니라 누설전류가 최소화 될 수 있다. 따라서, 메모리 소자의 구동전압을 낮출 수 있으며, 기존의 DRAM 소자 보다 고이동성 및 고성능의 구현이 가능할 수 있다.
이하에서는, 본 발명에 따른 메모리 소자에서 데이터의 쓰기/읽기 동작을 도면을 참조하여 상세히 설명하기로 한다.
도 8a 내지 도 8d는 본 발명에 따른 전기기계 메모리 소자에서 제1 실시예에 따른 쓰기/읽기 동작을 단계적으로 보여주는 개략도이다.
도 8a 및 도 8b를 참조하면, 도 7의 메모리 소자에서, 상기 제1, 제2 나노와이어(24, 25) 및 게이트 전극(50) 각각에 V1("-"), V2("+"), V3("+") 전압이 인가된 경우, 제2 나노와이어(25)가 정전력에 의해 탄성변형되어 나노와이어 커패시터(100)에 접촉하여 스위칭 온상태(on state)로 되고, 그 결과 상기 나노와이어 커패시터(100)에 전하가 저장된다.
도 8c를 참조하면, 상기 제2 나노와이어(25) 및 게이트 전극(50) 각각으로부터 V2, V3 전압을 제거하면, 상기 제2 나노와이어(50)는 원래형태로 복원되며, 나노와이어 커패시터(100)는 전하가 저장된 상태, 즉 정보저장 상태("1" 상태)로 남겨진다.
도 8d를 참조하면, 상기 제1, 제2 나노와이어(24, 25) 및 게이트 전극(50) 각각에 다시 V1("-"), V2("+"), V3("+") 전압을 인가함으로써 상기 메모리 소자를 스위칭 온상태로 구동시켜, 상기 나노와이어 커패시터(100)에 저장된 데이터("1" 상태)를 읽어들일 수 있다. 구체적으로, 상기 나노와이어 커패시터(30)에 정보가 저장된 경우("1" 상태)와 정보가 저장되지 않은 경우("0" 상태)에 있어서, 상기 나노와이어 커패시터(100)와 제2 나노와이어(25) 사이에 흐르는 전류의 양이 다르다. 예를 들어, "1" 상태의 경우, 상기 커패시터에 "+" 전하가 이미 저장되어 있기 때문에, 척력이 작용하므로 스위칭 온상태가 구현되지 않거나 또는 스위칭 온상태의 경우라고 하더라도, "0" 상태의 경우 보다 더 적은 양의 전류가 흐르게 된다. 따라서, 상기 전류량의 차이로부터, 데이터 저장 유무를 알 수 있다.
도 9a 내지 도 9d는 본 발명에 따른 전기기계 메모리 소자에서 제2 실시예에 따른 쓰기/읽기 동작을 단계적으로 보여주는 개략도이다. 도 9a 내지 도 9c는 전술한 제1 실시예에 따른 데이터의 쓰기 동작과 동일하므로, 이에 대한 중복되는 설명은 생략하기로 한다.
도 9d를 참조하면, 상기 메모리 소자를 다시 스위칭 온상태로 구동시킬 경우, 제1, 제2 나노와이어(24, 25) 및 게이트 전극(50) 각각에 최초 스위칭 온상태로 구동시킬 경우와 반대되는 극성의 전압을 인가한다. 예를 들어, 상기 제1, 제2 나노와이어(24, 25) 및 게이트 전극(50) 각각에 V1("+"), V2("-"), V3("-") 전압을 인가하여, 상기 메모리 소자를 스위칭 온상태로 구동시킨다. 이 경우에도, 상기 제1 실시예에 따른 데이터의 쓰기/읽기 동작에서와 마찬가지로, 상기 나노와이어 커패시터(100)에 정보가 저장된 경우("1" 상태)와 정보가 저장되지 않은 경우("0" 상태)에 있어서, 상기 나노와이어 커패시터(100)와 제2 나노와이어(25) 사이에 흐르는 전류의 양이 달라지기 때문에, 상기 전류량의 차이로부터 상기 나노와이어 커패시터(100)에 저장된 데이터("1" 상태)를 읽어들일 수 있다. 예를 들어, "1" 상태의 경우, 상기 커패시터에 "+" 전하가 이미 저장되어 있기 때문에, 상기 커패시터(100)에 저장된 "+" 전하를 V2("-")으로 상쇄시키기 위해서 "0" 상태의 경우 보다 더 많은 양의 전류가 흐르게 된다. 따라서, 상기 전류량의 차이로부터, 데이터 저장 유무를 알 수 있다.
도 10a 내지 도 10h는 본 발명에 따른 전기기계 메모리 소자의 제조방법을 보여주는 공정도이다. 여기에서, 도 10a 내지 도 10d의 공정은 전술한 도 6a 내지 도 6d의 공정과 동일하므로, 중복되는 설명은 생략하기로 한다.
도 10a 내지 도 10d의 공정을 실시하여, 상기 절연기판(12) 상에 상기 소오스 전극(14) 및 제1 나노와이어(24)를 둘러싸는 제1 유전체층(34), 상기 드레인 전극(15) 및 제2 나노와이어(25)를 둘러싸는 제2 유전체층(35)을 각각 형성한다.
도 10e 및 도 10f를 함께 참조하면, 먼저 상기 제1, 제2 유전체층(34, 35) 상에 Nb, Cr, Mo, W, Ti, Pt, Au, ITO 및 Ag으로 이루어지는 그룹에서 선택된 적어도 어느 하나의 물질로 전극층(40)을 형성한다. 그리고나서, 상기 전극층(40)의 전영역 중에서 상기 제2 나노와이어(25)의 스위칭 동작을 방해할 수 있는 제2 영역(40b)을 선택적으로 식각하여 제거한다. 상기 제2 영역(40b)을 선택적으로 제거함으로써, 상기 나노와이어 커패시터(100)와 마주하는 면이 개방된 구조를 갖는 게이트 전극(50)을 형성한다. 상기 게이트 전극(50)은 0.1㎛ 내지 100㎛의 높이의 반원통형(half-cylinder type) 구조로 형성되어, 상기 제2 나노와이어(25)를 부분적으로 에워쌀 수 있다. 또한, 상기 제2 영역(40b)이 선택적으로 제거됨으로써, 상기 제1 유전체층(34) 상에 플로우팅 전극(44)이 형성될 수 있으며, 상기 플로우팅 전극(44)은 상기 제1 나노와이어(24) 및 제1 유전체층(34)과 함께 나노와이어 커패시터(100)을 구성할 수 있다.
도 10g 및 도 10h를 함께 참조하면, 상기 전극층(40)의 제2 영역(40b)이 제거됨으로써, 상기 제2 유전체층(35)이 노출될 수 있으며, 상기 제2 유전체층(35)의 노출면에 에천트를 주입하여 상기 제2 유전체층(35)을 식각하여 제거한다. 상기 에 천트로서 HF 용액(HF solution)과 같은 BOE(Buffered Oxide Etchant)가 이용될 수 있다. 상기 제2 유전체층(35)이 제거됨으로써, 상기 게이트 전극(50)과 제2 나노와이어(25)를 상호 5㎚ 내지 5000㎚의 이격거리로 유지될 수 있으며, 그 사이에는 빈 공간이 형성될 수 있다. 따라서, 상기 제2 나노와이어(25)가 탄성변형할 수 있는 유격 공간을 확보할 수 있게 된다. 바람직하게, 상기 게이트 전극(50)과 제2 나노와이어(25)의 이격거리는, 상기 제2 유전체층의 형성두께를 조절함으로써 제어될 수 있다. 이와 같은 공정과정을 통하여 본 발명에 따른 전기기계 메모리 소자가 제조될 수 있다.
도 11a는 종래 SRAM 소자의 회로구성도이고, 도 11b는 본 발명에 따른 나노와이어 전기기계 스위칭 소자를 이용한 SRAM 소자의 회로구성도이다.
SRAM(Static Random Access Memory)이란, 전원이 공급되는 동안은 항상 한번 기억된 내용이 그대로 저장되어 있는 메모리 소자로서, 종래 하나의 단위 기억소자는 4개의 스위칭 소자와 2개의 저항으로 구성되어 있었다. 종래, 상기 스위칭 소자로 트랜지스터를 이용하는 것이 일반적이었다.
도 11a를 참조하면, 래치(latch) 구조의 플립-플롭(flip-flop) 방식으로 서로 연결된 4개의 트랜지스터 소자와 2개의 부하저항(road resistance)을 포함하는 SRAM 소자의 회로도가 개시되었다. 이와 같은 구조를 같는 SRAM 소자의 작동 및 그 구조는 이미 널리 알려져 있으므로 이에 대한 상세한 설명은 생략하기로 한다.
본 발명에 따르면, 종래 스위칭 소자로 이용되었던 트랜지스터를 본 발명에 따른 나노와이어 전기기계 스위칭 소자로 대체함으로써, 나노와이어 전기기계 스위 칭 소자와 저항을 포함하는 새로운 구조의 SRAM 소자를 구현할 수 있었다. 그리고, 이와 같은 본 발명에 따른 SRAM 소자의 회로구성도를 도 11b에 도시하였다.
본 발명에 따른 SRAM 소자에서, 상기 나노와이어 전기기계 스위칭 소자의 구조, 작동 및 제조방법은 이미 전술한 바 있으므로, 중복되는 설명은 생략하기로 한다. 도 11b를 참조하면, 본 발명의 실시예에 따른 SRAM 소자는 4개의 나노와이어 전기기계 스위칭 소자(S1, S2, S3, S4)와 2개의 부항저항(R1, R2)을 포함한다. 구체적으로, 본 발명의 실시예에 따른 SRAM 소자는 비트라인에 연결된 제1, 제2 스위칭 소자(S1, S2)와, 2개의 부하저항(R1, R2) 각각에 연결된 제3, 제4 스위칭 소자(S3, S4)를 포함하며, 여기에서 상기 제3, 제4 스위칭 소자는 래치구조(S3, S4)로 연결되었다. 여기에서, 제1, 제2, 제3 및 제4 스위칭 소자(S1, S2, S3, S4) 각각은 본 발명에 따른 나노와이어 전기기계 스위칭 소자를 이용하였다.
바람직하게, 상기 제3, 제4 스위칭 소자(S3, S4) 각각은 접지전극(16) 및 상기 접지전극(16) 위에 수직성장된 제3 나노와이어(26)를 더 포함한다. 상기 접지전극(16)은 소오스 전극과 드레인 전극 사이에 배치되어, 상기 제1, 제2 나노와이어가 스위칭시에 상기 접지전극 위에 형성된 제3 나노와이어(26)가 이들에 함께 스위칭되는 구조로 형성될 수 있다. 상기 접지전극(16)의 형성물질 및 형성방법은 상기 소오스 전극, 드레인 전극의 형성물질 및 형성방법과 동일하며, 마찬가지로 상기 제3 나노와이어(26)의 형성물질 및 형성방법은 상기 제1, 제2 나노와이어의 형성물 질 및 형성방법과 동일하다. 따라서, 이에 대한 중복되는 설명은 생략하기로 한다.
본 발명에 따르면, 상호 접촉하여 스위칭되는 두 가닥의 나노와이어 간에 버닝(burning) 현상이 일어나지 않고 안정적인 온오프(on-off) 스위칭 특성 및 저전압 구동특성을 갖는 나노와이어 전기기계 스위칭 소자를 얻을 수 있다. 특히, 본 발명에 따르면, 나노와이어와 게이트 전극 간의 이격거리를 매우 좁게(narrow) 형성할 수 있는 제조기술을 제공하기 때문에, 제1, 제2 나노와이어와 게이트 전극 사이에 유도되는 정전력의 이용효율을 최대화 할 수 있으며, 그 결과 전기기계 스위칭 소자의 구동전압을 5V 이하로 현저히 낮출 수 있다. 본 발명에 따른 나노와이어 전기기계 스위칭 소자는 종래의 실리콘 트랜지스터에 비해 우수한 스위칭 특성과, 고이동성(high mobility) 및 고성능(high performance) 특성을 가질 뿐만 아니라, 나노 사이즈로 제조될 수 있어 초고집적화가 가능하다.
또한, 본 발명에 따른 나노와이어 전기기계 스위칭 소자를 메모리 소자에 제조에 응용할 경우, 기존의 DRAM 소자 또는 SRAM 소자를 대체할 수 있는 새로운 구조의 전기기계 메모리 소자를 얻을 수 있다. 특히, 본 발명에 따른 전기기계 메모리 소자는 나노와이어의 기계적 움직임을 이용함으로써 온/오프 상태가 명확히 구분되기 때문에, 안정적인 스위칭 특성을 가질 뿐만 아니라 누설전류가 최소화 될 수 있다. 따라서, 메모리 소자의 구동전압을 낮출 수 있으며, 기존의 DRAM 소자 또는 SRAM 소자 보다 고이동성 및 고성능의 구현이 가능할 수 있다. 또한, 본 발명에 따른 전기기계 메모리 소자는 그 구조가 매우 간단하고, 제조공정이 용이하여, 그 제조에 따른 재현성 및 신뢰성이 우수하다.
이상에서, 이러한 본원 발명의 이해를 돕기 위하여 몇몇의 모범적인 실시예가 설명되고 첨부된 도면에 도시되었으나, 이러한 실시예들은 예시적인 것에 불과하며 당해 분야에서 통상적 지식을 가진 자라면 상기 실시예로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점이 이해되어야 할 것이다. 따라서, 본 발명은 도시되고 설명된 구조와 공정순서에만 국한되는 것은 아니며, 특허청구범위에 기재된 발명의 기술사상을 중심으로 보호되어야 할 것이다.
Claims (60)
- 절연기판 상에 상호 이격되어 배치된 소오스 전극과 드레인 전극;상기 소오스 전극 위에 수직성장되어 V1 전압이 인가되는 제1 나노와이어;상기 드레인 전극 위에 수직성장되어 상기 V1 전압과 반대극성의 V2 전압이 인가되는 제2 나노와이어; 및상기 제2 나노와이어로부터 이격되어 제2 나노와이어를 에워싸되, 상기 제1 나노와이어와 제2 나노와이어의 상호 스위칭 동작을 방해하지 않도록 상기 제1 나노와이어와 마주하는 면이 개방된 구조로 형성된 것으로, 상기 V2 전압과 동일극성의 V3 전압이 인가되는 게이트 전극;을 구비하여,상기 제1, 제2 나노와이어 및 상기 게이트 전극 사이의 정전력과 상기 제2 나노와이어의 탄성복원력의 작용에 의해, 상기 제1, 제2 나노와이어가 상호 접촉 또는 비접촉됨으로써 스위칭되는 것을 특징으로 하는 나노와이어 전기기계 스위칭 소자.
- 제 1 항에 있어서,상기 게이트 전극은 반원통형(half-cylinder type) 구조로 형성된 것을 특징으로 하는 나노와이어 전기기계 스위칭 소자.
- 제 1 항에 있어서,상기 게이트 전극과 드레인 전극은 상호 절연된 것을 특징으로 하는 나노와이어 전기기계 스위칭 소자.
- 제 1 항에 있어서,상기 게이트 전극과 제2 나노와이어는 상호 5㎚ 내지 5000㎚의 거리로 이격된 것을 특징으로 하는 나노와이어 전기기계 스위칭 소자.
- 제 1 항에 있어서,상기 소오스 전극, 드레인 전극 및 게이트 전극 각각은 Nb, Cr, Mo, W, Ti, Pt, Au, ITO 및 Ag으로 이루어지는 그룹에서 선택된 적어도 어느 하나의 물질로 형성된 것을 특징으로 하는 나노와이어 전기기계 스위칭 소자.
- 제 1 항에 있어서,상기 제1, 제2 나노와이어 각각은 탄소계열 물질, Pt계열 물질, Si계열 물질, GaN계열 물질, GaAs계열 물질 및 ZnO계열 물질로 이루어지는 그룹에서 선택된 어느 하나의 물질로 형성된 것을 특징으로 하는 나노와이어 전기기계 스위칭 소자.
- 제 6 항에 있어서,상기 제1, 제2 나노와이어 각각은 탄소섬유, 탄소나노튜브(CNT), Pt, Si, GaN, GaAs 및 ZnO으로 이루어지는 그룹에서 선택된 어느 하나의 물질로 형성된 것을 특징으로 하는 나노와이어 전기기계 스위칭 소자.
- 제 1 항에 있어서,상기 제1, 제2 나노와이어 각각의 높이는 0.1㎛ 내지 100㎛인 것을 특징으로 하는 나노와이어 전기기계 스위칭 소자.
- 제 1 항에 있어서,상기 제1, 제2 나노와이어 각각의 직경은 1nm 내지 200nm인 것을 특징으로 하는 나노와이어 전기기계 스위칭 소자.
- 제 1 항에 있어서,상기 게이트 전극의 높이는 0.1㎛ 내지 100㎛인 것을 특징으로 하는 나노와이어 전기기계 스위칭 소자.
- 절연기판 상에 전극층을 형성하는 단계;상기 전극층을 패터닝하여 소오스 전극과 드레인 전극을 형성하는 단계;상기 소오스 전극, 드레인 전극 위에 각각 제1, 제2 나노와이어를 수직성장시키는 단계; 및상기 제2 나노와이어로부터 이격되어 제2 나노와이어를 에워싸되, 상기 제1 나노와이어와 제2 나노와이어의 상호 스위칭 동작을 방해하지 않도록 상기 제1 나노와이어와 마주하는 면이 개방된 구조를 갖는 게이트 전극을 형성하는 단계;를 포함하는 것을 특징으로 하는 나노와이어 전기기계 스위칭 소자의 제조방법.
- 제 11 항에 있어서,상기 게이트 전극을 형성하는 단계는,상기 절연기판 상에 상기 소오스 전극 및 제1 나노와이어를 둘러싸는 제1 유전체층, 상기 드레인 전극 및 제2 나노와이어를 둘러싸는 제2 유전체층을 각각 형성하는 단계;상기 제2 유전체층 상에 상기 제2 나노와이어를 에워싸되, 상기 제1 나노와이어와 마주하는 면이 개방된 구조를 갖는 게이트 전극을 형성하는 단계; 및상기 제1, 제2 유전체층을 식각하여 제거하는 단계;를 포함하는 것을 특징으로 하는 나노와이어 전기기계 스위칭 소자의 제조방법.
- 제 12 항에 있어서,상기 게이트 전극은 반원통형(half-cylinder type) 구조로 형성되는 것을 특징으로 하는 나노와이어 전기기계 스위칭 소자의 제조방법.
- 제 12 항에 있어서,상기 제1, 제2 유전체층 각각은 SiO2, Si3N4, Ta2O5, HfO, SrTiO3, (Ba,Sr)TiO3, BaTiO3 및 Pb(Zr,Ti)O3 으로 이루어지는 그룹으로부터 선택된 어느 하나로 형성되는 것을 특징으로 하는 나노와이어 전기기계 스위칭 소자의 제조방법.
- 제 12 항에 있어서,상기 제1, 제2 유전체층 각각은 5㎚ 내지 5000㎚의 두께로 형성되는 것을 특징으로 하는 나노와이어 전기기계 스위칭 소자의 제조방법.
- 제 15 항에 있어서,상기 제2 유전체층을 식각하여 제거함으로써, 상기 게이트 전극과 제2 나노와이어를 상호 5㎚ 내지 5000㎚의 거리로 이격시키는 것을 특징으로 하는 나노와이어 전기기계 스위칭 소자의 제조방법.
- 제 16 항에 있어서,상기 제2 유전체층의 형성두께를 조절하여, 상기 게이트 전극과 제2 나노와이어의 이격거리를 제어하는 것을 특징으로 하는 나노와이어 전기기계 스위칭 소자의 제조방법.
- 제 11 항에 있어서,상기 소오스 전극, 드레인 전극 및 게이트 전극 각각은 Nb, Cr, Mo, W, Ti, Pt, Au, ITO 및 Ag으로 이루어지는 그룹에서 선택된 적어도 어느 하나의 물질로 형성되는 것을 특징으로 하는 나노와이어 전기기계 스위칭 소자의 제조방법.
- 제 11 항에 있어서,상기 제1, 제2 나노와이어 각각은 탄소계열 물질, Pt계열 물질, Si계열 물질, GaN계열 물질, GaAs계열 물질 및 ZnO계열 물질로 이루어지는 그룹에서 선택된 어느 하나의 물질로 형성되는 것을 특징으로 하는 나노와이어 전기기계 스위칭 소자의 제조방법.
- 제 19 항에 있어서,상기 제1, 제2 나노와이어 각각은 탄소섬유, 탄소나노튜브(CNT), Pt, Si, GaN, GaAs 및 ZnO으로 이루어지는 그룹에서 선택된 어느 하나의 물질로 형성되는 것을 특징으로 하는 나노와이어 전기기계 스위칭 소자의 제조방법.
- 제 11 항 또는 제 12 항에 있어서,상기 제1, 제2 나노와이어 각각은 0.1㎛ 내지 100㎛의 높이로 형성되는 것을 특징으로 하는 나노와이어 전기기계 스위칭 소자의 제조방법.
- 제 11 항 또는 제 12 항에 있어서,상기 제1, 제2 나노와이어 각각은 1nm 내지 200nm의 직경으로 형성되는 것을 특징으로 하는 나노와이어 전기기계 스위칭 소자의 제조방법.
- 제 11 항 또는 제 12 항에 있어서,상기 게이트 전극은 0.1㎛ 내지 100㎛의 높이로 형성되는 것을 특징으로 하는 나노와이어 전기기계 스위칭 소자의 제조방법.
- 절연기판 상에 상호 이격되어 배치된 소오스 전극과 드레인 전극;상기 소오스 전극 위에 형성되는 것으로, 상기 소오스 전극 위에 수직성장되어 V1 전압이 인가되는 제1 나노와이어, 상기 소오스 전극 및 제1 나노와이어를 둘러싸는 제1 유전체층 및 상기 제1 유전체층의 외면에 형성된 플로우팅 전극을 포함하는 나노와이어 커패시터;상기 드레인 전극 위에 수직성장되어 상기 V1 전압과 반대극성의 V2 전압이 인가되는 제2 나노와이어; 및상기 제2 나노와이어로부터 이격되어 제2 나노와이어를 에워싸되, 상기 나노와이어 커패시터와 제2 나노와이어의 상호 스위칭 동작을 방해하지 않도록 상기 나노와이어 커패시터와 마주하는 면이 개방된 구조로 형성된 것으로, 상기 V2 전압과 동일극성의 V3 전압이 인가되는 게이트 전극;을 구비하여,상기 제1, 제2 나노와이어 및 상기 게이트 전극 사이의 정전력과 상기 제2 나노와이어의 탄성복원력의 작용에 의해, 상기 제2 나노와이어가 나노와이어 커패시터와 접촉 또는 비접촉됨으로써 스위칭되는 것을 특징으로 하는 전기기계 메모리 소자.
- 제 24 항에 있어서,상기 게이트 전극은 반원통형(half-cylinder type) 구조로 형성된 것을 특징으로 하는 전기기계 메모리 소자.
- 제 24 항에 있어서,상기 게이트 전극과 드레인 전극은 상호 절연된 것을 특징으로 하는 전기기계 메모리 소자.
- 제 24 항에 있어서,상기 게이트 전극과 제2 나노와이어는 상호 5㎚ 내지 5000㎚의 거리로 이격된 것을 특징으로 하는 전기기계 메모리 소자.
- 제 24 항에 있어서,상기 소오스 전극, 드레인 전극, 게이트 전극 및 플로우팅 전극 각각은 Nb, Cr, Mo, W, Ti, Pt, Au, ITO 및 Ag으로 이루어지는 그룹에서 선택된 적어도 어느 하나의 물질로 형성된 것을 특징으로 하는 전기기계 메모리 소자.
- 제 24 항에 있어서,상기 제1, 제2 나노와이어 각각은 탄소계열 물질, Pt계열 물질, Si계열 물질, GaN계열 물질, GaAs계열 물질 및 ZnO계열 물질로 이루어지는 그룹에서 선택된 어느 하나의 물질로 형성된 것을 특징으로 하는 전기기계 메모리 소자.
- 제 29 항에 있어서,상기 제1, 제2 나노와이어 각각은 탄소섬유, 탄소나노튜브(CNT), Pt, Si, GaN, GaAs 및 ZnO으로 이루어지는 그룹에서 선택된 어느 하나의 물질로 형성된 것을 특징으로 하는 전기기계 메모리 소자.
- 제 24 항에 있어서,상기 제1, 제2 나노와이어 각각의 높이는 0.1㎛ 내지 100㎛인 것을 특징으로 하는 전기기계 메모리 소자.
- 제 24 항에 있어서,상기 제1, 제2 나노와이어 각각의 직경은 1nm 내지 200nm인 것을 특징으로 하는 전기기계 메모리 소자.
- 제 24 항에 있어서,상기 게이트 전극의 높이는 0.1㎛ 내지 100㎛인 것을 특징으로 하는 전기기계 메모리 소자.
- 제 24 항에 있어서,상기 제1 유전체층의 두께는 5㎚ 내지 5000㎚인 것을 특징으로 하는 전기기계 메모리 소자.
- 제 24 항에 있어서,상기 제1 유전체층은 SiO2, Si3N4, Ta2O5, HfO, SrTiO3, (Ba,Sr)TiO3, BaTiO3 및 Pb(Zr,Ti)O3 으로 이루어지는 그룹으로부터 선택된 어느 하나로 형성된 것을 특징으로 하는 전기기계 메모리 소자.
- 절연기판 상에 전극층을 형성하는 단계;상기 전극층을 패터닝하여 소오스 전극과 드레인 전극을 형성하는 단계;상기 소오스 전극, 드레인 전극 위에 각각 제1, 제2 나노와이어를 수직성장시키는 단계;상기 절연기판 상에 상기 소오스 전극 및 제1 나노와이어를 둘러싸는 제1 유전체층과, 상기 드레인 전극 및 제2 나노와이어를 둘러싸는 제2 유전체층을 형성하는 단계;상기 제1 유전체층의 외면에 플로우팅 전극을 형성함으로써, 상기 소오스 전극 상에 상기 제1 나노와이어, 제1 유전체층 및 플로우팅 전극을 포함하는 나노와이어 커패시터를 구현하는 단계;상기 제2 유전체층 상에 상기 제2 나노와이어를 에워싸되, 상기 나노와이어 커패시터와 마주하는 면이 개방된 게이트 전극을 형성하는 단계; 및상기 제2 유전체층을 식각하여 제거하는 단계;를 포함하는 것을 특징으로 하는 전기기계 메모리 소자의 제조방법.
- 제 36 항에 있어서,상기 제1 유전체층의 외면에 플로우팅 전극을 형성함으로써, 상기 소오스 전극 상에 상기 제1 나노와이어, 제1 유전체층 및 플로우팅 전극을 포함하는 나노와이어 커패시터를 구현하는 단계와상기 제2 유전체층 상에 상기 제2 나노와이어를 에워싸되, 상기 나노와이어 커패시터와 마주하는 면이 개방된 게이트 전극을 형성하는 단계가 동시에 수행되는 것을 특징으로 하는 전기기계 메모리 소자의 제조방법.
- 제 36 항에 있어서,상기 게이트 전극은 반원통형(half-cylinder type) 구조로 형성되는 것을 특징으로 하는 전기기계 메모리 소자의 제조방법.
- 제 36 항에 있어서,상기 제1, 제2 유전체층 각각은 SiO2, Si3N4, Ta2O5, HfO, SrTiO3, (Ba,Sr)TiO3, BaTiO3 및 Pb(Zr,Ti)O3 으로 이루어지는 그룹으로부터 선택된 어느 하나로 형성되는 것을 특징으로 하는 전기기계 메모리 소자의 제조방법.
- 제 36 항에 있어서,상기 제1, 제2 유전체층 각각은 5㎚ 내지 5000㎚의 두께로 형성되는 것을 특징으로 하는 전기기계 메모리 소자의 제조방법.
- 제 40 항에 있어서,상기 제2 유전체층을 식각하여 제거함으로써, 상기 게이트 전극과 제2 나노와이어를 상호 5㎚ 내지 5000㎚의 거리로 이격시키는 것을 특징으로 하는 전기기계 메모리 소자의 제조방법.
- 제 41 항에 있어서,상기 제2 유전체층의 형성두께를 조절하여, 상기 게이트 전극과 제2 나노와이어의 이격거리를 제어하는 것을 특징으로 하는 전기기계 메모리 소자의 제조방법.
- 제 36 항에 있어서,상기 소오스 전극, 드레인 전극, 게이트 전극 및 플로우팅 전극 각각은 Nb, Cr, Mo, W, Ti, Pt, Au, ITO 및 Ag으로 이루어지는 그룹에서 선택된 적어도 어느 하나의 물질로 형성되는 것을 특징으로 하는 전기기계 메모리 소자의 제조방법.
- 제 36 항에 있어서,상기 제1, 제2 나노와이어 각각은 탄소계열 물질, Pt계열 물질, Si계열 물질, GaN계열 물질, GaAs계열 물질 및 ZnO계열 물질로 이루어지는 그룹에서 선택된 어느 하나의 물질로 형성되는 것을 특징으로 하는 전기기계 메모리 소자의 제조방법.
- 제 44 항에 있어서,상기 제1, 제2 나노와이어 각각은 탄소섬유, 탄소나노튜브(CNT), Pt, Si, GaN, GaAs 및 ZnO으로 이루어지는 그룹에서 선택된 어느 하나의 물질로 형성되는 것을 특징으로 하는 전기기계 메모리 소자의 제조방법.
- 제 36 항에 있어서,상기 제1, 제2 나노와이어 각각은 0.1㎛ 내지 100㎛의 높이로 형성되는 것을 특징으로 하는 전기기계 메모리 소자의 제조방법.
- 제 36 항에 있어서,상기 제1, 제2 나노와이어 각각은 1nm 내지 200nm의 직경으로 형성되는 것을 특징으로 하는 전기기계 메모리 소자의 제조방법.
- 제 36 항에 있어서,상기 게이트 전극은 0.1㎛ 내지 100㎛의 높이로 형성되는 것을 특징으로 하는 전기기계 메모리 소자의 제조방법.
- 비트라인에 연결된 제1, 제2 스위칭 소자와 2개의 부하저항 각각에 연결된 제3, 제4 스위칭 소자를 포함하는 SRAM 소자에 있어서,상기 제3, 제4 스위칭 소자는 래치구조로 연결되고,상기 제1, 제2, 제3 및 제4 스위칭 소자 각각은,절연기판 상에 상호 이격되어 배치된 소오스 전극과 드레인 전극;상기 소오스 전극 위에 수직성장되어 V1 전압이 인가되는 제1 나노와이어;상기 드레인 전극 위에 수직성장되어 상기 V1 전압과 반대극성의 V2 전압이 인가되는 제2 나노와이어; 및상기 제2 나노와이어로부터 이격되어 제2 나노와이어를 에워싸되, 상기 제1 나노와이어와 제2 나노와이어의 상호 스위칭 동작을 방해하지 않도록 상기 제1 나노와이어와 마주하는 면이 개방된 구조로 형성된 것으로, 상기 V2 전압과 동일극성 의 V3 전압이 인가되는 게이트 전극;을 구비하여,상기 제1, 제2 나노와이어 및 상기 게이트 전극 사이의 정전력과 상기 제2 나노와이어의 탄성복원력의 작용에 의해, 상기 제1, 제2 나노와이어가 상호 접촉 또는 비접촉됨으로써 스위칭되는 것을 특징으로 하는 SRAM 소자.
- 제 49 항에 있어서,상기 제3, 제4 스위칭 소자 각각은 접지전극 및 상기 접지전극 위에 수직성장된 제3 나노와이어를 더 포함하는 것을 특징으로 하는 SRAM 소자.
- 제 50 항에 있어서,상기 접지전극은 소오스 전극과 드레인 전극 사이에 배치되는 것을 특징으로 하는 SRAM 소자.
- 제 51 항에 있어서,상기 제3, 제4 스위칭 소자 각각에서,상기 제1, 제2 나노와이어가 함께 상기 제3 나노와이어에 접촉 또는 비접촉됨으로써 스위칭 동작되는 것을 특징으로 하는 SRAM 소자.
- 제 49 항에 있어서,상기 게이트 전극은 반원통형(half-cylinder type) 구조로 형성된 것을 특징으로 하는 SRAM 소자.
- 제 49 항에 있어서,상기 게이트 전극과 제2 나노와이어는 상호 5㎚ 내지 5000㎚의 거리로 이격된 것을 특징으로 하는 SRAM 소자.
- 제 49 항에 있어서,상기 소오스 전극, 드레인 전극 및 게이트 전극 각각은 Nb, Cr, Mo, W, Ti, Pt, Au, ITO 및 Ag으로 이루어지는 그룹에서 선택된 적어도 어느 하나의 물질로 형성된 것을 특징으로 하는 SRAM 소자.
- 제 49 항에 있어서,상기 제1, 제2 나노와이어 각각은 탄소계열 물질, Pt계열 물질, Si계열 물질, GaN계열 물질, GaAs계열 물질 및 ZnO계열 물질로 이루어지는 그룹에서 선택된 어느 하나의 물질로 형성된 것을 특징으로 하는 SRAM 소자.
- 제 56 항에 있어서,상기 제1, 제2 나노와이어 각각은 탄소섬유, 탄소나노튜브(CNT), Pt, Si, GaN, GaAs 및 ZnO으로 이루어지는 그룹에서 선택된 어느 하나의 물질로 형성된 것 을 특징으로 하는 SRAM 소자.
- 제 49 항에 있어서,상기 제1, 제2 나노와이어 각각의 높이는 0.1㎛ 내지 100㎛인 것을 특징으로 하는 SRAM 소자.
- 제 49 항에 있어서,상기 제1, 제2 나노와이어 각각의 직경은 1nm 내지 200nm인 것을 특징으로 하는 SRAM 소자.
- 제 49 항에 있어서,상기 게이트 전극의 높이는 0.1㎛ 내지 100㎛인 것을 특징으로 하는 SRAM 소자.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060087426A KR100745769B1 (ko) | 2006-09-11 | 2006-09-11 | 나노와이어 전기기계 스위칭 소자 및 그 제조방법, 상기나노와이어 전기기계 소자를 이용한 전기기계 메모리 소자 |
| US11/889,515 US8064249B2 (en) | 2006-09-11 | 2007-08-14 | Nanowire electromechanical switching device, method of manufacturing the same and electromechanical memory device using the nanowire electromechanical switching device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060087426A KR100745769B1 (ko) | 2006-09-11 | 2006-09-11 | 나노와이어 전기기계 스위칭 소자 및 그 제조방법, 상기나노와이어 전기기계 소자를 이용한 전기기계 메모리 소자 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100745769B1 true KR100745769B1 (ko) | 2007-08-02 |
Family
ID=38601792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060087426A KR100745769B1 (ko) | 2006-09-11 | 2006-09-11 | 나노와이어 전기기계 스위칭 소자 및 그 제조방법, 상기나노와이어 전기기계 소자를 이용한 전기기계 메모리 소자 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8064249B2 (ko) |
| KR (1) | KR100745769B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8080839B2 (en) | 2009-08-28 | 2011-12-20 | Samsung Electronics Co. Ltd. | Electro-mechanical transistor |
| US8928080B2 (en) | 2011-12-06 | 2015-01-06 | Samsung Electronics Co., Ltd. | Field-effect transistor having back gate and method of fabricating the same |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7667260B2 (en) * | 2006-08-09 | 2010-02-23 | Micron Technology, Inc. | Nanoscale floating gate and methods of formation |
| WO2008124084A2 (en) * | 2007-04-03 | 2008-10-16 | Pinkerton Joseph F | Nanoelectromechanical systems and methods for making the same |
| US8546863B2 (en) * | 2007-04-19 | 2013-10-01 | Nxp B.V. | Nonvolatile memory cell comprising a nanowire and manufacturing method thereof |
| US8604898B2 (en) * | 2009-04-20 | 2013-12-10 | International Business Machines Corporation | Vertical integrated circuit switches, design structure and methods of fabricating same |
| US8455334B2 (en) | 2009-12-04 | 2013-06-04 | International Business Machines Corporation | Planar and nanowire field effect transistors |
| US8129247B2 (en) | 2009-12-04 | 2012-03-06 | International Business Machines Corporation | Omega shaped nanowire field effect transistors |
| US8722492B2 (en) | 2010-01-08 | 2014-05-13 | International Business Machines Corporation | Nanowire pin tunnel field effect devices |
| US8324940B2 (en) * | 2010-04-13 | 2012-12-04 | International Business Machines Corporation | Nanowire circuits in matched devices |
| US8361907B2 (en) | 2010-05-10 | 2013-01-29 | International Business Machines Corporation | Directionally etched nanowire field effect transistors |
| US8324030B2 (en) | 2010-05-12 | 2012-12-04 | International Business Machines Corporation | Nanowire tunnel field effect transistors |
| US8835231B2 (en) | 2010-08-16 | 2014-09-16 | International Business Machines Corporation | Methods of forming contacts for nanowire field effect transistors |
| US8605499B2 (en) | 2011-04-22 | 2013-12-10 | International Business Machines Corporation | Resonance nanoelectromechanical systems |
| EP2557569A1 (en) * | 2011-08-10 | 2013-02-13 | Thomson Licensing | Field programmable read-only memory device |
| DE112013006479B4 (de) | 2013-03-14 | 2023-03-16 | Intel Corporation | Mechanische Schaltvorrichtung auf Nanodrahtbasis |
| KR102191215B1 (ko) | 2013-12-20 | 2020-12-16 | 삼성전자주식회사 | 에스램 셀 및 그 제조 방법 |
| US9349860B1 (en) * | 2015-03-31 | 2016-05-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Field effect transistors and methods of forming same |
| US10483105B2 (en) | 2015-05-13 | 2019-11-19 | Stc.Unm | Nanowire bending for planar device process on (001) Si substrates |
| CN107634060B (zh) * | 2016-07-18 | 2020-04-10 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件及其制作方法、电子装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040043043A (ko) * | 2002-11-15 | 2004-05-22 | 삼성전자주식회사 | 수직 나노튜브를 이용한 비휘발성 메모리 소자 |
| KR20040060370A (ko) * | 2002-12-30 | 2004-07-06 | 삼성전자주식회사 | 수직나노튜브를 이용한 메모리 |
| JP2004193325A (ja) | 2002-12-11 | 2004-07-08 | Matsushita Electric Ind Co Ltd | 電子デバイスおよびその製造方法 |
| JP2006228864A (ja) | 2005-02-16 | 2006-08-31 | Nec Corp | Ｔ型構造のナノチューブおよび電界効果トランジスタ並びにそれらの製造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0770222B2 (ja) * | 1984-06-04 | 1995-07-31 | 株式会社日立製作所 | Ｍｏｓスタテイツク型ｒａｍ |
| US6625047B2 (en) * | 2000-12-31 | 2003-09-23 | Texas Instruments Incorporated | Micromechanical memory element |
| US7382648B2 (en) * | 2004-09-30 | 2008-06-03 | California Institute Of Technology | Nanomechanical switching device |
| JP2007049084A (ja) * | 2005-08-12 | 2007-02-22 | Toshiba Corp | スイッチ素子、メモリ素子および磁気抵抗効果素子 |
| KR100723384B1 (ko) * | 2005-09-06 | 2007-05-30 | 삼성에스디아이 주식회사 | 나노와이어 전자기기소자 및 그 제조방법 |
| KR100657973B1 (ko) * | 2005-12-02 | 2006-12-14 | 삼성에스디아이 주식회사 | 기계적 메모리 소자 및 그 제조방법 |
| US7336527B1 (en) * | 2005-12-14 | 2008-02-26 | International Business Machines Corporation | Electromechanical storage device |
| US7612270B1 (en) * | 2008-04-09 | 2009-11-03 | International Business Machines Corporation | Nanoelectromechanical digital inverter |
-
2006
- 2006-09-11 KR KR1020060087426A patent/KR100745769B1/ko active IP Right Grant
-
2007
- 2007-08-14 US US11/889,515 patent/US8064249B2/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040043043A (ko) * | 2002-11-15 | 2004-05-22 | 삼성전자주식회사 | 수직 나노튜브를 이용한 비휘발성 메모리 소자 |
| JP2004193325A (ja) | 2002-12-11 | 2004-07-08 | Matsushita Electric Ind Co Ltd | 電子デバイスおよびその製造方法 |
| KR20040060370A (ko) * | 2002-12-30 | 2004-07-06 | 삼성전자주식회사 | 수직나노튜브를 이용한 메모리 |
| JP2006228864A (ja) | 2005-02-16 | 2006-08-31 | Nec Corp | Ｔ型構造のナノチューブおよび電界効果トランジスタ並びにそれらの製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8080839B2 (en) | 2009-08-28 | 2011-12-20 | Samsung Electronics Co. Ltd. | Electro-mechanical transistor |
| KR101620456B1 (ko) | 2009-08-28 | 2016-05-12 | 삼성전자주식회사 | 전자적 기계적 트랜지스터 |
| US8928080B2 (en) | 2011-12-06 | 2015-01-06 | Samsung Electronics Co., Ltd. | Field-effect transistor having back gate and method of fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US20080061351A1 (en) | 2008-03-13 |
| US8064249B2 (en) | 2011-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100745769B1 (ko) | 나노와이어 전기기계 스위칭 소자 및 그 제조방법, 상기나노와이어 전기기계 소자를 이용한 전기기계 메모리 소자 | |
| KR100723384B1 (ko) | 나노와이어 전자기기소자 및 그 제조방법 | |
| JP4911037B2 (ja) | 抵抗記憶素子及びその製造方法 | |
| KR100652410B1 (ko) | 탄소나노튜브의 전기역학적 특성을 이용한 나노 반도체스위치소자 및 그의 제조방법과 탄소나노튜브의 전기역학적특성을 이용한 메모리소자 및 그의 구동방법 | |
| CN100573897C (zh) | 纳米弹性存储装置及其制造方法 | |
| US10636552B2 (en) | Multi-function electronic device having memristor and memcapacitor and method for manufacturing the same | |
| JP4171304B2 (ja) | 分子メモリシステムおよび方法 | |
| US20040164289A1 (en) | Electromechanical three-trace junction devices | |
| US20110317325A1 (en) | Electrodes to improve reliability of nanoelectromechanical systems | |
| US8063454B2 (en) | Semiconductor structures including a movable switching element and systems including same | |
| KR101198301B1 (ko) | 금속 나노입자를 이용하고 환원된 그래핀 산화물에 기반한 양쪽극 기억소자 및 이의 제조방법 | |
| KR100657973B1 (ko) | 기계적 메모리 소자 및 그 제조방법 | |
| KR100799722B1 (ko) | 메모리 소자 및 그 제조 방법 | |
| CN110911560B (zh) | 一种平面型忆阻器及其制备方法 | |
| KR20180106868A (ko) | 멤리스터 및 멤커패시터 다기능 전자소자 및 그 제조방법 | |
| JP5622769B2 (ja) | 半導体装置 | |
| US9102516B2 (en) | Nanoelectromechanical logic devices | |
| KR20090039610A (ko) | 반도체 소자와 그의 제조 및 동작방법 | |
| CN101060111A (zh) | 熔丝结构的操作方法 | |
| US20140284730A1 (en) | Mems device and method of manufacturing the same | |
| CN117795688A (zh) | 薄膜半导体开关器件 | |
| KR101290003B1 (ko) | 플렉서블 메모리 소자 제조방법 및 이에 의하여 제조된 플렉서블 메모리 소자 | |
| JP5227566B2 (ja) | アクチュエータ | |
| JP5120872B2 (ja) | スイッチング素子 | |
| JP5289678B2 (ja) | 電界効果型トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130624 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140619 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20150624 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20160617 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20170619 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20180620 Year of fee payment: 12 |