KR101290003B1 - 플렉서블 메모리 소자 제조방법 및 이에 의하여 제조된 플렉서블 메모리 소자 - Google Patents

플렉서블 메모리 소자 제조방법 및 이에 의하여 제조된 플렉서블 메모리 소자 Download PDF

Info

Publication number
KR101290003B1
KR101290003B1 KR1020110088045A KR20110088045A KR101290003B1 KR 101290003 B1 KR101290003 B1 KR 101290003B1 KR 1020110088045 A KR1020110088045 A KR 1020110088045A KR 20110088045 A KR20110088045 A KR 20110088045A KR 101290003 B1 KR101290003 B1 KR 101290003B1
Authority
KR
South Korea
Prior art keywords
memory device
flexible
layer
substrate
silicon
Prior art date
Application number
KR1020110088045A
Other languages
English (en)
Other versions
KR20130025010A (ko
Inventor
이건재
김승준
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020110088045A priority Critical patent/KR101290003B1/ko
Priority claimed from US13/401,449 external-priority patent/US8822970B2/en
Publication of KR20130025010A publication Critical patent/KR20130025010A/ko
Application granted granted Critical
Publication of KR101290003B1 publication Critical patent/KR101290003B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H01L27/112Read-only memory structures [ROM] and multistep manufacturing processes therefor
    • H01L27/115Electrically programmable read-only memories; Multistep manufacturing processes therefor
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/24Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including solid state components for rectifying, amplifying or switching without a potential-jump barrier or surface barrier, e.g. resistance switching non-volatile memory structures
    • H01L27/2409Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including solid state components for rectifying, amplifying or switching without a potential-jump barrier or surface barrier, e.g. resistance switching non-volatile memory structures comprising two-terminal selection components, e.g. diodes
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/24Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including solid state components for rectifying, amplifying or switching without a potential-jump barrier or surface barrier, e.g. resistance switching non-volatile memory structures
    • H01L27/2436Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including solid state components for rectifying, amplifying or switching without a potential-jump barrier or surface barrier, e.g. resistance switching non-volatile memory structures comprising multi-terminal selection components, e.g. transistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0277Bendability or stretchability details
    • H05K1/028Bending or folding regions of flexible printed circuits

Abstract

플렉서블 메모리 소자 제조방법 및 이에 의하여 제조된 플렉서블 메모리 소자가 제공된다.
본 발명의 일 실시예에 따르면, 상기 방법은 플렉서블 기판에 고성능 다결정 또는 단결정 실리콘 스위칭 소자를 제조하는 단계; 및 상기 제조된 스위칭 소자를 포함하는 메모리 소자를 제조하는 단계를 포함하는 것을 특징으로 하며, 본 발명에 따르면, 고성능 실리콘 소자를 스위칭으로 활용하여, 플렉서블한 형태의 다양한 메모리 소자를 제조할 수 있다. 특히 본 발명에 따르면 하나의 스위칭 소자와 하나의 메모리 구조를 통하여 메모리 어레이를 플렉서블 기판 상에 구현시킬 수 있으며, 더 나아가 RRAM, PRAM, DRAM,의 경우, 고성능 플렉서블 실리콘 트랜지스터가 비정형 TiO2(α-TiO2) 기반 쌍극자 저항 메모리, GST 상변화 메모리, ZrO2 캐패시터 메모리 요소등과 집적되어, 메모리의 논리 상태를 제어할 수 있다.

Description

플렉서블 메모리 소자 제조방법 및 이에 의하여 제조된 플렉서블 메모리 소자{Manufacturing method for flexible memory device and flexible memory device manufactured by the same}

본 발명은 플렉서블 메모리 소자 제조방법 및 이에 의하여 제조된 플렉서블 메모리 소자에 관한 것으로, 보다 상세하게는 고성능 실리콘 소자를 스위칭으로 활용하여, 플렉서블한 형태의 다양한 메모리 소자를 제조할 수 있는, 플렉서블 메모리 소자 제조방법 및 이에 의하여 제조된 플렉서블 메모리 소자에 관한 것이다.

플렉서블 전자소자 시스템은 일반적인 벌크 실리콘 기술에 비하여, 우수한 이동성, 곡면 표면과의 균일한 접촉, 가벼운 무게 및 사용자 친화적인 인터페이스 등으로 많은 관심을 받고 있다. 하지만, 이러한 플렉서블 전자소자 기술은 몇몇 소자만 제한적으로 적용되고 있으며, 여전히 플렉서블 시스템에 기반한 소자에 대한 연구가 필요한 사황이다. 특히 소자들이 가지는 고유 기능을 하나의 플랫폼으로 집적시키는 올-인-원 기술이 필요로 하며, 이러한 올-인-원 플렉서블 시스템을 구현하기 위해서는 데이터 프로세싱, 저장 등에 사용되는 플렉서블 메모리의 제조가 가장 중요하다.

본 발명이 해결하려는 과제는 RRAM PRAM DRAM 등과 같은 메모리 소자를 플렉서블 기판상에 구현할 수 있는 방법 및 구조를 제공하는 것이다.

본 발명에 따르면, 고성능 실리콘 소자를 스위칭으로 활용하여, 플렉서블한 형태의 다양한 메모리 소자를 제조할 수 있다. 특히 본 발명에 따르면 하나의 스위칭 소자와 하나의 메모리 구조를 통하여 메모리 어레이를 플렉서블 기판 상에 구현시킬 수 있으며, 더 나아가 RRAM, PRAM, DRAM,의 경우, 고성능 플렉서블 실리콘 트랜지스터가 비정형 TiO2(α-TiO2) 기반 쌍극자 저항 메모리, GST 상변화 메모리, ZrO2 캐패시터 메모리 요소등과 집적되어, 메모리의 논리 상태를 제어할 수 있다.

도 1은 본 발명의 일 실시예에 따른 플라스틱 기판 상의 8 x 8 매트릭스 1T-1R 플렉서블 RRAM의 제조방법을 단계별로 나타내는 도면이다.
도 2a는 플라스틱 기판 상의 8 x 8 매트릭스 1T-1R 플렉서블 RRAM 구조를 나타내는 모식도이다.
도 2b는 1T-1R 어레이의 확대된 광학 이미지이다.
도 2c는 본 발명에 따라 플라스틱 기판 상에 형성된 플렉서블 소자의 BFTEM 이미지이다.
도 2d는 본 발명에 따른 플렉서블 1T-1R RRAM 소자 및 그것의 확대도를 나타낸다.
도 2e는 곡선 표면에서 본 발명에 따른 플렉서블 RRAM이 균일한 접촉면적을 제공할 수 있는 것을 나타내는 사진이다.
도 3a는 2 개의 전자 요소로 이루어진 RRAM 단우 셀의 모식 구조이다.
도 3b는 NMOSFET의 출력 성능을 나타내는 그래프이다.
도 3c는 본 발명에 따른 플렉서블 RRAM 소자의 전형적인 드레인 전류-전압곡선(I D - V D )을 나타내는 그래프이다.
도 3d는 LRS 및 HRS에서 -0.5 V의 리딩 전압에서 본 발명에 따른 1T-1R 플렉서블 RRAM 소자의 드레인 전류-게이트 전압(I D - V G ) 커브를 나타내는 그래프이다.
도 3e는 반복되는 온/오프 스위핑 동작에 의하여 얻어진 0.5 v 리딩 전압에서의 내구성 싸이클링 테스트 결과를 나타낸다.
도 3f에 도시된 바와 같이 데이터 저장 능력의 평가 결과이다.
도 4a 및 4b는 실리콘 기판에서 전사된 단결정 실리콘 및 플라스틱 기판에서 결정화된 다결정 실리콘 고성능 스위칭 소자를 이용한 1T-1C ZrO2 캐패시터 DRAM 및 1D-1R GST 상변화 메모리를 나타낸다.

이하, 본 발명을 도면을 참조하여 상세하게 설명하고자 한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서 본 발명은 이하 설명된 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.

본 발명은 플렉서블 메모리 소자의 제조방법으로, 먼저 다이오드나 트랜지스터와 같은 스위칭 소자를 실리콘 기판으로부터 플렉서블 기판에 전사하거나, 또는 비정질 실리콘을 플렉서블 기판에 증착한 후 레이져 결정화를 통하여 고성능 실리콘 소자를 플렉서블 기판에 구현한다. 근접 셀간의 방해(interference)에 의한 장애를 극복하고 메모리 소자로서 완전히 작동하는 매트릭스 형태의 플렉서블 PRAM, DRAM, RRAM 메모리를 제조하는 경우, 메모리 요소의 구동을 위해서는 고성능 스위치 요소가 필요하며, 아직까지 이를 완전히 작동시키는 메모리소자는 플렉서블 기판 및 소자 기술의 한계로 인하여 구현되지 못했다. 본 발명에서는 이를 고성능 단결정 실리콘 소자의 플라스틱 기판으로의 전사 및 비정질 실리콘의 결정화를 통하여 구현하고자 한다.

본 발명의 일 실시예에서 고온의 공정이 필요한 실리콘 소자 제조 공정을 벌크 SOI 희생 기판에서 진행한 후, 상기 스위칭 소자를 플렉서블한 특성의 플라스틱 기판에 전사시킨다. 상기 전사는 스위칭 소자 영역을 둘러싸는 주변의 희생 기판을 먼저, 수직 식각한 후, 다시 비등방 식각을 진행하고, 다시 하부 희생기판으로부터 분리된 스위칭 소자를 PDMS와 같은 전사기판을 통하여 플렉서블 기판으로 전사시키는 단계로 진행된다. 이후, 상기 전사된 스위칭 소자에 대하여 상기 스위칭 소자를 온-오프시킬 수 있는 구성요소(온-오프 요소)를 더 형성시키는데, 본 발명의 일 실시예에서 상기 메모리 소자는 RRAM, DRAM 또는 PRAM이 될 수 있으며, 이때 각각의 온-오프 요소는 RRAM의 경우 저항 메모리, DRAM인 경우 커패시터, 그리고 PRAM인 경우 상변화 메모리일 수 있다. 또한 스위칭 소자가 소스-게이트-드레인 영역을 갖는 트랜지스터인 경우, 상기 온-오프 요소는 드레인 영역에 적층될 수 있으며, 이때 상기 트랜지스터는 희생기판에서 제조된 후, 식각, 박리된 박막(멤브레인) 형태이다. 따라서, 본 발명에 따라 제조된 플렉서블 메모리 소자는 희생기판에서 제조된 후, 플렉서블 기판으로 전사되며, 상기 전사 후 상기 스위칭 소자를 온-오프시키는 온-오프 요소를 더 포함한다.

본 발명의 또 다른 실시예인 플렉서블 메모리 스위칭 소자 제조방법으로, 먼저 비정질 실리콘을 플렉서블 기판에 증착한 후 엑시머 레이져 결정화를 이용하여 비정질 실리콘을 다결정 또는 단결정 실리콘으로 결정화하여 고성능 실리콘 소자를 플렉서블 기판에 구현한다.

본 발명의 일 실시예로 이하, RRAM을 이용한 메모리 소자 제조방법을 설명한다. 하지만, 본 발명의 범위는 하기 실시예에 의하여 제한되지 않으며, DRAM 또는 PRAM 역시 본 발명의 범위에 속한다.

본 발명의 일 실시예는 하나의 트랜지스터와 하나의 저항(1T-1R) 구조의 NOR 타입 어레이를 플렉서블 기판 상에 구현시키는, 플렉서블 RRAM 소자를 제공한다. 즉, 고효율 플렉서블 단결정 실리콘 트랜지스터가 비정형 TiO2(α-TiO2) 기반 쌍극자 저항 메모리 요소에 집적되어, 메모리의 논리 상태를 제어한다. 1T-1R RRAM 단위 셀은 8 x 8 NOR 타입 어레이의 워드, 비트 및 소스라인을 통하여 서로 연결되어, 각 단위 메모리 셀을 독립적으로 제어한다. 본 발명에 따른 소자의 유연성은 벤딩 테스트를 통하여 테스트되어, 기계적 안정성과 플라스틱 기판에서의 신뢰성을 증명하였는데, 이는 다음에 보다 상세히 설명한다. 마지막으로, 플렉서블 기판 상의 RRAM 소자의 RAM 동작이 구현되었다. 이들 결과로부터, 본 발명에 따른 플렉서블 소자는 높은 성능의 새로운 비휘발성 메모리 소자의 가능성을 보여주었다.

도 1은 본 발명의 일 실시예에 따른 플라스틱 기판 상의 8 x 8 매트릭스 1T-1R 플렉서블 RRAM의 제조방법을 단계별로 나타내는 도면이다.

도 1을 참조하면, 먼저 SOI 기판 상에 패턴, 도핑된 실리콘 나노멤브레인이 SOI 기판으로부터 폴리이미드 기판(Dupont, Kapton)상에 전사되었으며, 이때 스핀-캐스트된 PI 전구체(폴리(아믹산), Sigma Aldrich)이 접착층으로 사용되었다.

전사 후, 트랜지스터의 액티브 영역이 포토리쏘그래피 및 SF6 플라즈마 메칭을 통하여 아이솔레이션되었으며, PI 전구체는 질소 분위기에서 250°C에서 1시간 경화되었다(도 1의 (a) 참조). 게이트 절연층인 SiO2(~120 nm)가 300°C에서 PECVD에 의하여 증착시켰다. 소스 및 드레인 컨택을 리쏘그래피 및 BOE(buffered oxide etchant)으로 패턴하였다. 크롬/금(10nm/200nm)의 드레인 및 게이트 전극을 RF 스퍼터링으로 증착하고, 포토리쏘그래피 및 습식 식각 공정으로 정의하였다(도 1의 (b) 참조). 스위칭 트랜지스터 형성 후, Al 하부 전극을 RF 스퍼터링 및 리프트-오프 공정을 통하여 드레인 영역에 증착하였다(도 1의 (c)). 비정형 TiO2(α-TiO2) 박막을 플라즈마 원자층 증착(PEALD, ASM Genitech MP-1000)으로 100°C의 기판 온도에서 증착하였다. 박막의 두께는 270 싸이클 프로세스를 거친 후 ~ 14 nm 이었다. 티타늄 테트라-이소-프로폭사이드(TI(OCH(CH3)2)4; TTIP) 및 산소 플라즈마를 Ti 전구체 및 산소 소스로 사용하였다(도 1의 (d)). 가변저항층인 α-TiO2 층 증착 후, Al 상부 전극을 하부 전극과 동일한 방식으로 증착하였다(도 1의 (e)). 크롬/금(10nm/200nm)의 비트 라인, 소스 라인 및 워드 라인을 RF 스퍼터링 및 습식 식각 공정으로 연속적으로 패터닝하였다(도 1의 (e)). 스핀캐스트된 SU-8 층을 포토-리쏘그래피 공정으로 개구시켜, 금속 층간 사이의 층간 졀연층을 제공하였다.

도 2a는 플라스틱 기판 상의 8 x 8 매트릭스 1T-1R 플렉서블 RRAM 구조를 나타내는 모식도이다.

도 2a를 참조하면, 제조된 n-채널 금속-산화물 반도체 전계 효과 트랜지스터(NMOSFET)는 10의 채널 길이를 나타냈으며, 컨택 중첩(Lo)는 20㎛이었고, 채널 너비는 200 ㎛이었다. 실리콘-온-인슐레이터(SOI) 웨이퍼로부터 플라스틱 기판으로 전사된 도핑 실리콘 멤브레인(100 nm 두께)은 트랜지스터의 활성층으로 사용되었다. 또한 메모리 소자의 온-오프 요소인 저항 스위칭을 위하여, α-TiO2 층을 하부 및 상부 전극 사이에 구비시켰으며, 이때 α-TiO2 층은 드레인 영역에 형성시켰다. 전체 메모리 셀은 NOR 타입 어레이에서 워드, 비트 및 소스 라인을 통하여 상호 연결되었다.

도 2b는 1T-1R 어레이의 확대된 광학 이미지이다.

도 2b를 참조하면, 게이트 소스 전극이 각각 워드라인(WL)과 소스라인(SL)에 연결되어 트랜지스터를 제어하며, Al 상부전극은 비트라인(BL)에 연결되어, 메모리 단위 셀의 논리 상태를 제어한다. 집적된 트랜지스터는 다른 셀이 액세스되었을 때 메모리 셀의 논리 상태를 유지하는 역할을 수행한다.

도 2c는 본 발명에 따라 플라스틱 기판 상에 형성된 플렉서블 소자의 BFTEM 이미지이다. 도 2c를 참조하면, 균일한 높이의 금속-절연층-금속(MIM) 층(120 nm Al/14 nm α-TiO2/120 nm Al)이 플라스틱 기판 상에 형성되었음을 알 수 있다. 또한 삽입된 그림을 통하여 두 개의 알루미늄 전극 사이에 티타늄 산화물 층이 명확히 존재하는 것을 알 수 있다.

도 2d는 본 발명에 따른 플렉서블 1T-1R RRAM 소자 및 그것의 확대도를 나타낸다.

도 2d 를 참조하면, 본 발명에 따른 플렉서블 RRAM은 NOR 타입의 8 x 8 메모리 셀 매트릭스를 나타내며, 25 ㎛ 두께의 폴리이미드 필름 상의 액티브 영역은 1 x 1 cm2 이었다. 금속(Au 패드는 WL, BL, 및 SL과 접속되어, 각 1T-1R 메모리 단위 셀 각각이 액세스되게 한다. 내삽된 그림은 4 메모리 단위 셀의 확대도를 나타내며, 구부러진 형태에서도 본 발명에 따른 메모리 소자가 가지는 기계적 안정도를 나타낸다. 도 2e는 깨어지는 현상 없이 우수한 기계적 가요성을 가지는 본 발명에 따른 소자를 나타낸다. 도 2e를 참조하면, 10 mm 직경의 석영 로드를 감쌀 수 있는 수준의 가요성을 갖는 것을 알 수 있다. 금속 라인 및 초박막 무기물질(실리콘 멤브레인과 비정형 티탄늄 산화물)의 연성은 본 발명에 따른 RRAM 소자가 플렉서블 기판 위에서 우수한 안정성을 제공한다. 도 2e는 곡선 표면에서 본 발명에 따른 플렉서블 RRAM이 균일한 접촉면적을 제공할 수 있는 것을 나타내는 사진이다. 이러한 플렉서블 특성은 특히 뇌나 장기 등과 같은 인체 기관에 효과적이다.

도 3a는 2 개의 전자 요소로 이루어진 RRAM 단우 셀의 모식 구조이다. 여기에서 2개의 전자 요소는 쌍극자 저항 메모리 소자에 기초한 NMOSFET 및 α-TiO2 층이다. 소스/드레인/게이트 전극 상에 전압을 인가함에 따라, 메모리 소자의 논리 상태는 제어될 수 있다. 도 3b는 NMOSFET의 출력 성능을 나타내는 그래프이다. 본 발명에 따른 트랜지스터의 유효 소자 모빌리티는 선형 영역에서 340 cm2/V?s이었는데, 이것은 도 3b의 내삽된 그림의 트랜스퍼 곡선을 통하여 유도될 수 있다. α-TiO2 층의 저항 스위칭을 위하여, 두 전극 사이에서의 스위칭을 위한 필요 전압을 인가하기 위하여 적어도 500 μA의 전류가 요구된다. NMOSFET 소자는 낮은 구동 전압((ID~500 μA at VD=1 V, VG=4 V)에서 이러한 조건을 용이하게 만족시킬 수 있다. 이들 결과는 초박막 단결정 실리콘을 액티브 층으로 사용하는 본 발명에 따른 플렉서블 트랜지스터는 충분한 전류 수준 및 온/오프 비율 측면에서 효과적인 스위칭 메모리 소자로 활용될 수 있음을 나타낸다.

도 3c는 본 발명에 따른 플렉서블 RRAM 소자의 전형적인 드레인 전류-전압곡선(I D - V D )을 나타내며, 이때 게이트 전극에서는 10 V가 인가되며, 채널 개방을 위하여 소스 전극은 접지된다. 상기 소자는 드레인 전압이 0V에서 SET 전압에 대한 음전압으로 스위핑됨에 따라 고저항 상태(HRS)로부터 저저항 상태(LRS) 상태로 스위칭된다. LRS는 다시 포지티브 RESET 전압으로 회복됨에도 여전히 유지된다. 이것은 본 발명에 따른 RRAM 메모리 소자가 비대칭적인 쌍극자 저항 스위칭(BRS) 거동을 나타낸다. 전류 전도 메커니즘을 보다 면밀히 분석하기 위하여, 음전압 영역에 대한 I D - V D 커브의 이중 로그 플롯이 도 2c의 내삽그림에 표시되었다. HRS의 I D - V D 플롯은 저전압 영역(<0.2 V)에서는 오믹 전도 거동(| I D | ∝ | V D |)을 보였으며, 도 3c 내에 표시된 바와 같이 제곱의존특성(|I D | ∝ | VD | 2 )으로 서서히 변화되었다. 2.1 V인 SET 전압에서의 갑작스러운 전류 증가 후, 메모리 상태는 LRS로 변화되었다. 특히 LRS의 고전압 영역에서 log I- log V 플롯의 기울기가 2보다 다소 작았다(1.7). 이것은 전류 전도가 전자적인 트랩핑과 디트랩핑 현상으로 단순히 설명될 수 없다는 것을 의미한다. 따라서, 이것은 외부 바이어스에 의하여 산호 이온의 거동으로부터 발생하는 상부 인터페이스 층(Al-Ti-O)에서의 트랩 분포의 변화로 설명될 수 있다.

도 3d는 LRS 및 HRS에서 -0.5 V의 리딩 전압에서 본 발명에 따른 1T-1R 플렉서블 RRAM 소자의 드레인 전류-게이트 전압(I D - V G ) 커브를 나타낸다. 도 3d를 참조하면, 드레인 전류는 메모리의 상태에 의존하는 명확한 구별특성을 나타내며, 이것은 단위 셀의 논리 상태가 고정된 리딩 전압에서 용이하게 식별될 수 있음을 나타낸다.

내구성 및 보유 능력에 대한 테스트를 실시하여 본 발명에 따른 플렉서블 RRAM의 신뢰도를 조사하였다.

도 3e는 반복되는 온/오프 스위핑 동작에 의하여 얻어진 0.5 v 리딩 전압에서의 내구성 싸이클링 테스트 결과를 나타낸다. 100회 싸이클 동안 HRS 및 LRS 둘 다 리딩 전압에서의 특별한 변화 없이 이것의 저항을 유지하였으며, 이것은 재현가능한 저항 스위칭 특성을 나타낸다. 1T-1R RRM의 보유/유지 특성은 상온에서 분석되어, 도 3f에 도시된 바와 같이 데이터 저장 능력을 평가하였는데, 이때 HRS과 LRS의 저항값은 게이트 개방 전압이 10 V이며, -0.5 V의 리딩 전압 조건에서 300초 마다 분석되었다. 도 3f를 참조하면, LRS와 HRS 상태에서 전기적인 열화없이도 104초 동안 우수한 보유 특성을 나타내었다.

본 발명의 또 다른 실시예로, 실리콘 기판에서 전사된 단결정 실리콘 및 플라스틱 기판에서 결정화된 다결정 실리콘 고성능 스위칭 소자를 이용하여 1T-1C ZrO2 캐패시터 DRAM 및 1D-1R GST 상변화 메모리를 도 4a 내지 4b에 각각 나타내었다.

이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (19)

  1. 플렉서블 메모리 소자 제조방법으로,
    비정질 실리콘층 상에 제조된 플렉서블 메모리 소자를, 플라스틱 기판상에서 결정화시켜, 다결정 또는 단결정 실리콘층 기반 플렉서블 메모리 소자를 플라스틱기판 상에서 제조하는 단계를 포함하는 것을 특징으로 하는 플렉서블 메모리 소자 제조방법.
  2. 제 1항에 있어서,
    상기 결정화는 레이저에 의하여 진행되는 것을 특징으로 하는 플렉서블 메모리 소자 제조방법.
  3. 제 1항에 있어서,
    상기 플렉서블 메모리 소자는, 비정질 실리콘 기판에 제조된 후 전사되며,
    상기 전사는, 상기 메모리 소자가 제조된 비정질 실리콘 기판을 수직 식각한 후, 비등방 식각하고, 이후, 상기 비정질 실리콘 기판으로부터 분리된 비정질 실리콘 멤브레인 층을 전사기판에 접착시킨 후, 상기 플라스틱 기판으로 전사시키는 방식으로 진행되는 것을 특징으로 하는 플렉서블 메모리 소자 제조방법.
  4. 플라스틱 기판상에 제조된 다결정 또는 단결정 실리콘층 기반 플렉서블 메모리 소자를 포함하며, 상기 다결정 또는 단결정 실리콘층은, 상기 플라스틱 기판 상에서 비정질 실리콘층이 결정화된 것을 특징으로 하는 플렉서블 메모리 소자.
  5. 제 4항에 의해서,
    상기 메모리 소자는 RRAM, DRAM 또는 PRAM인 것을 특징으로 하는 플렉서블 메모리 소자.
  6. 제 5항에 있어서,
    상기 메모리 소자는 다이오드 또는 소스-게이트-드레인 영역을 갖는 트랜지스터인 것을 특징으로 하는 플렉서블 메모리 소자.
  7. 비정질 실리콘 기판을 수직 식각한 후, 비등방 식각하는 단계;
    상기 비등방 식각에 따라 실리콘 기판으로부터 분리된 실리콘 멤브레인 층을 전사기판에 접착시킨 후, 플라스틱 기판으로 전사시키는 단계;
    상기 실리콘 멤브레인층을 단결정 또는 다결정 실리콘층으로 결정화시키는 단계;
    상기 플라스틱 기판상의 실리콘 멤브레인층을 복수 개의 단위 소자 영역으로 아이솔레이션하는 단계;
    상기 단위 소자 영역 상에 게이트 절연층을 증착시키는 단계;
    상기 게이트 절연층에 소스 및 드레인 컨택을 형성시키는 단계;
    상기 게이트 절연층상에 금속을 적층하여, 소스-게이트-드레인 전극을 형성시켜 선택 트랜지스터를 제조하는 단계;
    상기 선택 트랜지스터의 드레인 영역 상에 하부 전극을 적층하는 단계;
    상기 선택 트랜지스터와 온-오프 요소를 집적화하는 단계;
    상기 집적화된 복수 개의 트랜지스터와 온-오프 요소를 상호연결하는 단계를 포함하는 것을 특징으로 하는 플렉서블 메모리 제조방법.
  8. 비정질 실리콘 기판을 수직 식각한 후, 비등방 식각하는 단계;
    상기 비등방 식각에 따라 실리콘 기판으로부터 분리된 실리콘 멤브레인 층을 전사기판에 접착시킨 후, 플라스틱 기판으로 전사시키는 단계;
    상기 실리콘 멤브레인층을 단결정 또는 다결정 실리콘층으로 결정화시키는 단계;
    상기 플라스틱 기판 상의 실리콘 멤브레인층을 복수 개의 단위 소자 영역으로 아이솔레이션하는 단계;
    상기 단위 소자 영역 상에 게이트 절연층을 증착시키는 단계;
    상기 게이트 절연층에 소스 및 드레인 컨택을 형성시키는 단계;
    상기 게이트 절연층상에 금속을 적층하여, 소스-게이트-드레인 전극을 형성시켜 스위칭 트랜지스터를 제조하는 단계;
    상기 스위칭 트랜지스터의 드레인 영역 상에 하부 전극을 적층하는 단계;
    상기 하부 전극 상에 메모리층을 적층하는 단계;
    상기 메모리층상에 상부 전극을 적층하는 단계;
    상기 복수 개의 단위 소자 영역의 상부 전극을 비트 라인으로 연결하는 단계;
    상기 복수 개의 단위 소자 영역의 소스 전극을 소스 라인으로 연결하는 단계; 및
    상기 복수 개의 단위 소자 영역의 게이트 전극을 워드 라인으로 연결하는 단계를 포함하는 것을 특징으로 하는 플렉서블 메모리 소자 제조방법.
  9. 제 8항에 있어서,
    상기 실리콘 멤브레인 층은 실리콘 기판으로부터 접착층이 도포된 플라스틱 기판으로 전사되며, 상기 전사는,
    상기 실리콘 기판을 수직 식각한 후, 비등방 식각하는 단계; 및
    상기 실리콘 기판으로부터 분리된 실리콘 멤브레인 층을 전사기판에 접착시킨 후, 상기 플렉서블 기판으로 전사시키는 단계를 포함하는 것을 특징으로 하는 플렉서블 메모리 제조방법.
  10. 제 9항에 있어서,
    상기 비트 라인, 소스 라인 및 워드 라인의 층간에는 절연층이 적층된 것을 특징으로 하는 플렉서블 메모리 소자 제조방법.
  11. 제 10항에 있어서,
    상기 하부 및 상부 전극은 Al이며, 상기 메모리층은 가변저항층으로, 비정질 티타늄산화물을 포함하는 것을 특징으로 하는 플렉서블 메모리 소자 제조방법.
  12. 제 8항 내지 제 11항 중 어느 한 항에 따른 방법에 의하여 제조된 플렉서블 메모리 소자로서, 상기 플렉서블 메모리 소자는 플렉서블 RRAM인 것을 특징으로 하는 플렉서블 메모리 소자.
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
KR1020110088045A 2011-08-31 2011-08-31 플렉서블 메모리 소자 제조방법 및 이에 의하여 제조된 플렉서블 메모리 소자 KR101290003B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110088045A KR101290003B1 (ko) 2011-08-31 2011-08-31 플렉서블 메모리 소자 제조방법 및 이에 의하여 제조된 플렉서블 메모리 소자

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020110088045A KR101290003B1 (ko) 2011-08-31 2011-08-31 플렉서블 메모리 소자 제조방법 및 이에 의하여 제조된 플렉서블 메모리 소자
US13/401,449 US8822970B2 (en) 2011-02-21 2012-02-21 Phase-change memory device and flexible phase-change memory device insulating nano-dot

Publications (2)

Publication Number Publication Date
KR20130025010A KR20130025010A (ko) 2013-03-11
KR101290003B1 true KR101290003B1 (ko) 2013-07-31

Family

ID=48176800

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110088045A KR101290003B1 (ko) 2011-08-31 2011-08-31 플렉서블 메모리 소자 제조방법 및 이에 의하여 제조된 플렉서블 메모리 소자

Country Status (1)

Country Link
KR (1) KR101290003B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9960192B2 (en) 2015-04-06 2018-05-01 Samsung Display Co., Ltd. Flexible display device and method of manufacturing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070084394A (ko) * 2004-10-18 2007-08-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그것의 구동 방법
KR20070115441A (ko) * 2006-06-02 2007-12-06 삼성전자주식회사 유기물층 및 버크민스터 플러렌층의 적층을 정보저장요소로 채택하는 유기 메모리 소자 및 그 제조방법.
JP2011065737A (ja) * 2009-09-18 2011-03-31 Toshiba Corp 抵抗変化型メモリ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070084394A (ko) * 2004-10-18 2007-08-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그것의 구동 방법
KR20070115441A (ko) * 2006-06-02 2007-12-06 삼성전자주식회사 유기물층 및 버크민스터 플러렌층의 적층을 정보저장요소로 채택하는 유기 메모리 소자 및 그 제조방법.
JP2011065737A (ja) * 2009-09-18 2011-03-31 Toshiba Corp 抵抗変化型メモリ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9960192B2 (en) 2015-04-06 2018-05-01 Samsung Display Co., Ltd. Flexible display device and method of manufacturing the same
US10147746B2 (en) 2015-04-06 2018-12-04 Samsung Display Co., Ltd. Flexible display device and method of manufacturing the same

Also Published As

Publication number Publication date
KR20130025010A (ko) 2013-03-11

Similar Documents

Publication Publication Date Title
EP1484799B1 (en) Nonvolatile memory device comprising a switching device and a resistant material and method of manufacturing the same
US7507986B2 (en) Thermal isolation for an active-sidewall phase change memory cell
US7459717B2 (en) Phase change memory cell and manufacturing method
JP4527170B2 (ja) 不揮発性記憶素子、不揮発性記憶装置、不揮発性半導体装置、および不揮発性記憶素子の製造方法
US8198144B2 (en) Pillar structure for memory device and method
KR101402189B1 (ko) Zn 산화물계 박막 트랜지스터 및 Zn 산화물의 식각용액
CN101197317B (zh) 具有热障的相变化存储单元及其制造方法
US8981331B2 (en) Memory cells having storage elements that share material layers with steering elements and methods of forming the same
Celano et al. Three-dimensional observation of the conductive filament in nanoscaled resistive memory devices
JP5863302B2 (ja) 二端子抵抗性スイッチングデバイス構造及びその製造方法
US7405418B2 (en) Memory device electrode with a surface structure
US7820996B2 (en) Nonvolatile memory device made of resistance material and method of fabricating the same
EP1470589B1 (en) Methods of forming non-volatile resistance variable devices and methods of forming silver selenide comprising structures
US8697533B2 (en) Method for obtaining smooth, continuous silver film
TWI462160B (zh) 用於相變化隨機存取記憶體之相同關鍵尺寸的孔洞
JP5281267B2 (ja) 修正可能なゲートスタックメモリ素子
Cheng et al. Low‐Power High‐Performance Non‐Volatile Memory on a Flexible Substrate with Excellent Endurance
JP2008153624A (ja) 炭素フィラメントメモリおよびその形成方法
US8168506B2 (en) On/off ratio for non-volatile memory device and method
US7161167B2 (en) Lateral phase change memory
US7952163B2 (en) Nonvolatile memory devices that use resistance materials and internal electrodes, and related methods and processing systems
JP5396002B2 (ja) 多端子カルコゲニドスイッチングデバイス
Choi et al. In Situ Observation of Voltage‐Induced Multilevel Resistive Switching in Solid Electrolyte Memory
KR101583685B1 (ko) 그라핀 메모리 셀 및 그것의 제조 방법
Wu et al. Piezotronic nanowire-based resistive switches as programmable electromechanical memories

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160627

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170627

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180626

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190625

Year of fee payment: 7