KR20080027849A - 고주파 스위치 회로 - Google Patents

고주파 스위치 회로 Download PDF

Info

Publication number
KR20080027849A
KR20080027849A KR1020087001385A KR20087001385A KR20080027849A KR 20080027849 A KR20080027849 A KR 20080027849A KR 1020087001385 A KR1020087001385 A KR 1020087001385A KR 20087001385 A KR20087001385 A KR 20087001385A KR 20080027849 A KR20080027849 A KR 20080027849A
Authority
KR
South Korea
Prior art keywords
high frequency
terminal
field effect
switch circuit
effect transistor
Prior art date
Application number
KR1020087001385A
Other languages
English (en)
Other versions
KR101318763B1 (ko
Inventor
유타 스기야마
시게키 코야
이레이 큐
Original Assignee
히다찌긴조꾸가부시끼가이사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 히다찌긴조꾸가부시끼가이사 filed Critical 히다찌긴조꾸가부시끼가이사
Publication of KR20080027849A publication Critical patent/KR20080027849A/ko
Application granted granted Critical
Publication of KR101318763B1 publication Critical patent/KR101318763B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K2017/0806—Modifications for protecting switching circuit against overcurrent or overvoltage against excessive temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K2017/6875—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors using self-conductive, depletion FETs

Abstract

본 발명의 고주파 회로는 제어 전압 발생 회로부(100)를 포함한다. 상기 제어 전압 발생 회로부(100)은 공핍형 전계 효과 트랜지스터(101), 외부 제어 신호 입력 단자(111), 내부 제어 전압 출력 단자(112) 및 제어 전압 발생 회로부의 전력취입 단자(113)를 포함한다. 전계 효과 트랜지스터(101)는 접지된 게이트, 외부 제어 신호 입력 단자(111)와 연결되어 있는 소스, 전력 취입 단자(113)과 연결되어 있는 드레인으로 구성되어 있다. 내부 제어 전압 출력 단자(112)는 전계 효과 트랜지스터(101)의 드레인과 전력 취입 단자(113) 간의 전기적 접속에 연결되어 있다.
전계 효과 트랜지스터, 고주파 스위치 회로, 스위칭, 공핍형, HEMT

Description

고주파 스위치 회로{HIGH FREQUENCY SWITCH CIRCUIT}
본 발명은 고주파신호의 접속경로를 변경하는 스위치회로에 관한 것으로서, 특히 특히 고전자 이동도 트랜지스터(a high electron mobility transistor)와 같은 공핍형 전계효과 트랜지스터(depletion type field-effect transistor)를 사용하여 구성된 고주파 스위치 회로에 관한 것이다.
시분할로 송수신을 전환하는 무선통신기기에 있어서, 안테나와 송수신회로간의 접속을 전환(스위칭)하는 것이 필요하다.혹은 복수의 주파수대를 이용하는 단말에서는 일반적으로 주파수대마다 송수신회로를 복수로 내장하고 있기 때문에 안테나와 송수신 회로의 신호경로를 전환(스위칭)하는 것이 필요하다.
혹은, 다이버시티 수신이나 MIMO(Multi Input Multi Output, 다입력 다출력)방식을 이용한 무선통신기기에서는, 복수의 안테나와 송수신 회로의 신호경로를 스위칭하는 것이 필요하다. 고주파 스위치 회로는 신호경로를 스위칭하는데 사용된다
스위치로서 공핍형 HEMT(High Electron-Mobility Transistor, 고전자 이동도 트랜지스터)를 사용하는 고주파 회로는 우수한 특성을 나타내며 광범위하게 사용된다.
일반적으로 공핍형 고전자 이동도 트랜지스터(HEMT)는 통상 게이트 전위가 드레인/소스 전위와 동일한 경우 상기 드레인과-소스 사이가 저저항에서 서로 연결되면서 온 상태가 되며, 게이트 전압이 드레인/소스 전압보다 문턱전압(threshold voltage)(약 1v정도)이하인 경우에는 드레인과 소스가 고임피던스에서 연결될 때 오프상태가 된다.
그러므로, 고주파 스위치 회로를 집적하는 경우에 회로 내의 모든 트렌지스터를 공핍형 전계효과 트렌지스터로 사용하는 것이 제조상 유리하다.
네가티브 전원(negative power source)을 사용하지 않는 공핍형 전계 효과 트랜지스터를 사용하여 고주파 스위치 회로를 구성하는 것은 일본 특허공보 9-98078(특허문헌 1)에 그 구성이 기재되어 있다. 또한 일본 특허공보 2000-004149호(특허문헌 2)에는 공핍형 전계효과 트렌지스터를 사용하여 제어전압을 발생하는 회로가 제시되어 있다.
또한, 제어 전압으로서는 상기의 문턱 전압(threshold voltage)보다 충분히 큰 전압을 주는 것이 바람직하지만, 최근의 무선통신 기기에서는, 저전압화가 진행되고 있어 제어 전압도 저하하는 경향에 있다. 예를 들면, 휴대 전화로 대표되는 이동 가능한 무선 단말에 대해서는, 전원으로서 전지를 이용하고 있기 때문에, 단말의 동작시간을 연장시키기 위해서는 소비 전력의 억제가 강하게 요구되고 있다.
디지털 논리회로는 무선 단말에서 다양한 제어 및 변복조를 수행하는데 사용된다. 논리회로에서 소비전력(power consumption)을 억제하기 위해서는 논리회로의 동작전압(operating voltage)를 낮게 유지하도록 설계하는 것이 효과적이다. 따라 서 고주파 스위치 회로가 논리회로에 의해서 직접적으로 제어되는 경우에 고주파 스위치회로에 필요한 제어전압이 낮게 설정되는 것이 바람직하다.
그러나, 일반적으로 HEMT 트랜지스터가 차단할 수 있는 전력은, 게이트 전위와 드레인/소스 전위의 차이의 제곱에 비례한다. 따라서, 제어 전압이 저하되면, 이러한 전위차도 작아져, 고주파 스위치 회로에 의해 다루어지는 전력도 저하된다. 이를 방지하기 위해, 일본 특허공보 제10-84267호(특허 문헌 3) 및 일본 특허공보 제2004-48692호(특허 문헌 4)에 대해서는, 고주파 신호를 정류하고 제어신호에 가산하여 내부제어신호를 증폭시키는 방법이 제안되고 있다.
그렇지만, 특허 문헌 1에 개시되고 있는 고주파 스위치 회로에 있어서는, 제어 전압의 변동이, 회로에 사용되고 있는 공핍형 전계 효과 트랜지스터의 핀치오프(pinch-off) 전압의 절대치와 비교해 충분히 크지 않은 경우에는, 상기 회로는 스위치로서 기능하지 않게 된다. 이 문제에 하기와 같이 대해 상세히 설명하도록 한다.
도 1은, 특허 문헌 1에 공개되어 있는 고주파 스위치 회로이다. 상기 도 1에 있어서, 부호 6 및 부호 7은 공핍형 전계 효과 트랜지스터를 나타낸다. 또한 부호 11a 및 11b는 외부 제어 신호 입력 단자를 나타낸다. 부호 14 및 15는 각각 고주파 신호의 입력 단자(14) 및 출력 단자 (15)를 나타낸다. 부호 21a 및 21b는 저항, 그리고, 부호 24a, 24b, 및 24c는 각각 커패시터(capacitor)를 나타낸다.
상기 제어는 단자(11a)와 단자(11b)간의 차동전압에 의해서 수행된다. 이때, 논리 회로의 동작 전압이 1.6 V으로, 고주파 스위치 회로에 사용되고 있는 공핍형 전계 효과 트랜지스터의 핀치오프(pinch-off) 전압은 -1.5 V로 설정한다. 또한 단자(11a)에 고전압 1.6 V, 단자(11b)에 저전압 0 V를 인가해, 고주파 스위치 회로로 오프 상태가 되게 한다. 이 때, 전계 효과 트랜지스터(6, 7)의 각각의 드레인 및 소스의 전압은, 전계 효과 트랜지스터(6)의 쇼트키 접합(schottky junction)의 순방향 전류에 의해서 승압되어 양쪽 모두 1.6 V가 된다. 따라서, 전계 효과 트랜지스터(7)의 게이트 소스간 전압은 -1.6 V 밖에 되지 않는다.
이 때문에, 전계 효과 트랜지스터(7)의 소스 드레인간 전압을 0.2 V정도 변동시키는 고주파가 입력되면, 상기 전계 효과 트랜지스터는 온 상태가 되므로 고주파 스위치 회로가 충분한 고립을 확보하지 못하게 된다. 그 결과, 내전력(耐電力) 특성이 감소되는 문제점이 발생한다.
상기의 내전력 특성의 문제점은 핀치오프 전압을 0 V에 근접하도록 하여 해결이 가능하다. 그러나 핀치오프 전압이 0 V에 가까워지면 전계 효과 트랜지스터의 온(on)저항이 증가되기 때문에 고주파 스위치 회로의 삽입 손실이 증가해 버린다. 상기와 같은 이유 때문에 특허 문헌 1에서 공개된 고주파 스위치 회로에서는, 저전압화된 논리 회로의 출력을 그대로 고주파 스위치 회로의 제어에 사용하는 경우에 문제가 발생할 가능성이 높다.
또한, 특허 문헌 2 기재된 인버터 회로 구성에 있어서, 인버터의 출력 단자가 저전압상태(Low 상태)에 있는 경우, 다이오드의 온(on)전압의 2배가 되는 전압이 출력되어 출력전압의 변동이 작아진다. 상기 인버터를 이용해 차동전압을 생성하더라도 현재 휴대 전화로 이용되고 있는 리튬 이온 배터리의 전압인 3 V를 전원 전압으로 했을 경우에는, 다이오드의 온(on)전압이 약 0.7 V이므로, 저전압 출력의 경우에서도 1.4 V의 정전압을 출력한다. 고전압의 출력이 단지 전원 전압의 3 V인 것을 고려하면, 얻을 수 있는 전압차이는 불과 1.6 V이며, 따라서, 전계 효과 트랜지스터의 오프 상태를 충분히 확보하지 못한다. 상기의 문제점은 특허문헌 1에 기재된 것과 같이 내전력 특성이 저하되는 문제점을 야기한다.
특허 문헌 3에서 제안된 방식에 있어서, 제어 신호를 전환하는 전환 회로를 갖추는 것이 필요하다. 이것은 스위치 회로를 위한 별도의 전원이 필요하거나 회로를 구성하는 소자가 많이 필요하다는 문제점을 발생시킨다.
또한, 특허 문헌 4에서는, 제안된 모든 방식의 승압 회로(특허 문헌 4의 그림 11, 그림 12, 그림 13, 그림 14)에 있어서, 외부 제어 전압을 저전위로 했을 경우에서도 대전력(high power) 고주파 신호가 고주파 검출 단자에 인가되었을 경우, 정류 작용에 의한 전위가 가산되어 출력전압이 높아져 버려, 충분한 신호 차단 능력을 얻을 수 없다고 하는 문제가 있다.
본 발명의 과제는 상기의 문제를 해결하고, 낮은 제어 전압을 이용해도 대전력 신호를 제어할 수 있고, 공핍형 전계 효과 트랜지스터용 집적회로 프로세스로 용이하게 집적화 가능한 고주파 스위치 회로를 제공하는 것이다.
상기와 같은 문제점을 해결하기 위해, 본 발명의 고주파 스위치 회로는 하기와 같이 구성되어 있다.
본 발명 중 제 1 발명에 해당하는 고주파 스위치 회로는, 고주파 신호 경로의 접속 상태와 비접속 상태를 스위칭하는데 적용되는 스위치 회로부와 외부 제어 신호에 근거해 스위치 회로부 제어용의 내부 제어 전압을 발생하는 제어 전압 발생 회로부를 가지는 고주파 스위치 회로로서 제어 전압 발생 회로는 제어 전압 발생 회로의 전력취입단자, 공핍형 전계 효과 트랜지스터, 외부 제어 신호 입력 단자, 내부 제어 전압 출력 단자를 포함하고, 전계 효과 트랜지스터는 접지된 게이트, 외부 제어 신호 입력 단자에 접속된 소스 및 전력취입단자에 접속된 드레인을 가지며, 내부 제어 전압 출력 단자는 전계 효과 트랜지스터의 드레인과 전력취입단자와의 전기적 접속 경로에 접속되어 있는 것을 특징으로 한다.
바람직하게는, 전계 효과 트랜지스터의 게이트는 저항을 통하여 접지되고, 드레인은 제 1 저항을 통하여 전력취입단자에 접속된다.
본 발명의 제 2 발명에 해당하는 고주파 스위치 회로는 고주파 신호 경로의 접속 상태와 비접속 상태의 전환을 실시하는 스위치 회로부와 외부 제어 신호에 근거한 스위치 회로부 제어용의 내부 제어 전압을 발생하는 제어 전압 발생 회로부를 가지는 고주파회로로서 제어 전압 발생 회로는 제어 전압 발생 회로의 전원 단자, 공핍형 전계 효과 트랜지스터, 제 1 저항, 외부 제어 신호 입력 단자 및 내부 제어 전압 출력 단자를 포함하며, 전계 효과 트렌지스터는 접지된 게이트, 외부 신호 입력 단자에 접속된 소스 및 제 1 저항의 일 단자에 접속된 드레인을 가지며, 제 1 저항의 다른 단자는 전원 단자에 접속되고 있고, 내부 제어 전압 출력 단자는 전계 효과 트랜지스터의 드레인과 제 1 저항의 일 단자와의 전기적 접속 경로에 접속되어 있는 것을 특징으로 한다.
상기 제 2 발명에 있어서, 전계 효과 트랜지스터의 게이트는, 제 2 저항을 통하여 접지하는 것이 바람직하다.
단극다투형(single pole multiple throw type) 고주파 스위치 회로는 본 발명의 제 1 발명 및 제 2 발명에 의한 복수의 고주파 스위치 회로를 이용하여 구성될 수 있으며, 각 고주파 스위치 회로의 고주파 신호 경로의 일단은 공통 고주파 포트에 접속된다.
본 발명의 제 3 발명에 해당하는 고주파 스위치 회로는 고주파 신호 경로의 접속 상태와 비접속 상태를 스위칭하는 스위치 회로부와 외부 제어 신호에 근거해 스위치 회로부 제어용 내부 제어 전압을 발생하는 제어 전압 발생 회로부를 가지는 고주파 스위치 회로로서 제어 전압 발생 회로부는 고주파 회로 접속 단자, 외부 제어 신호 입력 단자, 공핍형 전계 효과 트랜지스터, 제 1 저항 및 제 2 저항, 내부 제어 전압 출력 단자, 커패시터(capacitor) 및 다이오드를 포함하며, 전계 효과 트랜지스터는 접지된 게이트, 외부 제어 신호 입력 단자에 접속되어 있는 소스 및 노드 1을 통하여 내부 제어 전압 출력 단자에 접속되어 있는 드레인을 가지고, 제 1저항은 한쪽 단자가 노드 1에 접속되고 다른쪽 단자가 노드 2에 접속되고 있고, 제2저항은 한쪽 단자가 노드 2에 접속되고 다른쪽 단자가 외부 제어 신호 입력 단자에 접속되고 있고, 커패시터는 한쪽 단자가 고주파 회로 접속 단자를 통하여 고주파 신호 경로에 접속되고 다른 쪽 단자가 노드 2에 접속되고 있고, 다이오드는 음극이 노드 2에 접속되는 것과 동시에 양극이 외부 제어 신호 입력 단자에 접속되고 있고, 내부 제어 전압 출력 단자는 스위치 회로부에 접속되어 있는 것을 특징으로 한다.
제 3 발명의 고주파 스위치 회로에 있어서, 전계 효과 트랜지스터의 게이트는, 제 3 저항을 통하여 접지 하는 것이 바람직하다.
본 발명의 제 4 발명에 해당하는 고주파 스위치 회로는 고주파 신호 경로의 접속 상태와 비접속 상태를 스위칭하는 스위치 회로부와 외부 제어 신호에 근거해 스위치 회로부 제어용의 내부 제어 전압을 발생하는 제어 전압 발생 회로부를 가지는 고주파 스위치 회로서 상기 제어 전압 발생 회로부는 고주파 회로 접속 단자, 외부 제어 신호 입력 단자, 공핍형 전계 효과 트랜지스터, 제 1 저항, 내부 제어 전압 출력 단자, 커패시터 및 다이오드를 포함하며, 전계 효과 트랜지스터는 접지된 게이트, 외부 제어 신호 입력 단자에 접속되어 있는 소스, 노드 2에 접속되어 있는 드레인을 가지고, 다이오드는 음극이 노드 2에 접속되고 양극이 노드 1에 접속되어 있고, 제 1 저항은 한쪽 단자가 노드 1과 내부 제어 전압 출력 단자와의 전기적 접속 경로에 접속되어 있고 다른 쪽 단자가 외부 제어 신호 입력 단자에 접속되어 있고, 커패시터는 한쪽 단자가 고주파 회로 접속 단자를 통하여 고주파 신호 경로에 접속되어 있고 다른쪽 단자가 노드 1에 접속되어 있고, 내부 제어 전압 출력 단자는 스위치 회로부에 접속되어 있는 것을 특징으로 한다.
상기 제 4 발명에 해당하는 고주파 스위치 회로에 있어서, 전계 효과 트랜지스터의 게이트는, 제 2 저항을 통하여 접지 하는 것이 바람직하다.
단극다투형(single pole multiple throw type) 고주파 스위치 회로는 본 발명의 제 3 및 제 4 발명에 의한 복수의 고주파 스위치 회로를 이용하여 구성될 수 있으며, 각 고주파 스위치 회로의 고주파 신호 경로의 일단은 공통 고주파 포트에 접속되고, 제어 전압 발생 회로에 설치된 커패시터 한쪽 단자는 고주파 회로 접속 단자를 통하여 공통 고주파 포트에 연결되도록 한다.
본 발명의 고주파 스위치 회로의 바람직한 실시태양에 있어서, 고주파 스위치 회로내에서 이용되는 능동 소자는 모두 공핍형 전계 효과 트랜지스터이며, 이 공핍형 전계효과 트렌지스터는 실질적으로 상기 전계 효과 트렌지스터와 동일한 핀치오프 전압을 갖는다.
또한 본 발명의 고주파 스위치 회로에 설치되는 제 1 저항은 능동 부하로 할 수 있으며, 내부 제어 전압 출력 단자는 LPF(low pass filter, 저주파 통과 필터)를 통하여 스위치 회로부에 접속될 수 있다. 이러한 LPF는, 예를 들면, 저항과 커패시터에 의해 구성된다.
덧붙여 본 발명의 고주파 스위치 회로를 단극다투형 것으로 하는 경우에는, 각각 서로 결합되는 고주파 스위치 회로의 어느 것도 독립된 「고주파 스위치 회로」로서 기능을 할 필요는 없다. 단극다투형 고주파 스위치 회로는 또한 상기 다수의 제어 전압 발생 회로를 사용하고 이들이 공통 고주파 포트에 연결된 방식으로 구성될 수 있다.
본 발명에 의하면, 낮은 전압을 동작 전압으로 하여 논리 회로에 의해 직접 고주파 스위치 회로를 제어를 실시하는 것이 가능하다. 이는 무선 통신 단말의 논리 회로의 저전압화에 기여해, 나아가서는 무선 통신 단말의 소비전력 저감에 기여할 수 있다.
게다가, 이 회로는 이미 실용화되고 있는 공핍형 pHEMT(Pseudomorphic　High　Electron-Mobility　Transistor) 반도체 프로세스로 소자를 집적화 하는 것이 가능하므로 제조비용을 줄일 수 있다.
또, 상기의 공핍형 전계 효과 트랜지스터의 게이트를 저항을 통하여 접지 함으로써 외부 제어 신호 입력 단자에 과도 전압이 걸렸을 때에도, 전류를 억제해 열화를 피할 수 있기 때문에 신뢰성의 향상에 기여할 수 있다.
게다가 능동 소자로서 핀치오프 전압이 실질적으로 동일한 공핍형 전계 효과 트랜지스터만을 이용해 고주파 스위치 회로를 구성하기 때문에 집적화 시에 새로운 프로세스를 추가하지 않고 회로를 설계할 수 있으므로 제조비용이 저렴하다. 혹은 제어 전압 발생 회로에 있어서 저항을 능동 부하로 대용함으로써, 집적회로화 때의 칩(chip) 면적을 절약할 수 있어 비용 절감이 가능하다.
또한 본 발명에 있어서, 내부 제어 전압 출력 단자를 저항과 커패시터로 구성되어 있는 LPF를 통하여 스위치 회로부에 접속함으로써, 신호의 피드백 및 고조파(高調波)의 발생에 의한 불안정화을 방지하기 위한 수단을 집적화를 방해하지 않고 용이하게 실현 할 수 있다.
상기와 같은 본 발명의 고주파 스위치 회로는, 송수신 시분할 방식이나 멀티 밴드에 대응한 휴대 전화, 무선 LAN 단말 등 고주파 신호 경로의 변경이 필요한 고주파 무선 통신 기기에 이용할 수 있다.
도 1은 종래의 고주파 스위치 회로 구성예이다.
도 2는 본 발명의 제 1 실시예인 고주파 스위치 회로의 회로도이다.
도 3은 도 2에 도시된 회로를 사용한 전계 효과 트랜지스터의 드레인 전류의 게이트 전압 의존성을 설명하기 위해 도시한 것이다.
도 4는 본 발명의 제 2 실시예인 고주파 스위치 회로의 회로도를 도시한 것이다.
도 5는 본 발명의 제 3 실시예인 고주파 스위치 회로의 회로도를 도시한 것이다.
도 6은 본 발명의 제 4 실시예인 고주파 스위치 회로의 회로도를 도시한 것이다.
도 7은 본 발명의 제 5 실시예인 고주파 스위치 회로의 회로도를 도시한 것이다.
도 8은 본 발명의 제 6 실시예인 고주파 스위치 회로의 회로도를 도시한 것이다.
도 9는 본 발명의 제 7 실시예인 고주파 스위치 회로의 회로도를 도시한 것이다.
도 10은 본 발명의 제 8 실시예인 고주파 스위치 회로의 회로도를 도시한 것이다.
도 11은 본 발명의 제 9 실시예인 고주파 스위치 회로의 회로도를 도시한 것 이다.
도 12는 본 발명의 제 10 실시예인 고주파 스위치 회로의 회로도를 도시한 것이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시의 최선의 실시태양을 하기 실시예와 함께 설명한다.
[실시예 1]
도 2는 본 발명의 제1 실시예인 고주파 스위치 회로의 회로도이다. 상기 회로도에서 부호 114 및 부호115는 각각 이 고주파 스위치 회로의 고주파 신호의 입력 단자(114) 및 출력 단자(115)를 나타낸다. 또한 부호 101 및 부호102는 공핍형 전계 효과 트랜지스터, 부호 121a 내지 부호 112d는 저항을 나타낸다. 고주파 신호의 입력 단자(114) 및 출력 단자(115)는 고주파 신호 경로의 접속 상태와 비접속 상태를 스위칭하는 공핍형 전계 효과 트랜지스터(102)를 포함한 스위치 회로부를 통하여 설치되어 있다.
상기 실시예의 제어 전압 발생 회로(100)내에서 이용한 저항(121a)은 질화 탄탈룸 박막으로 형성된 것이다. 또, 부호 124a 및 부호 124b는 사용되는 고주파대에 대해 충분히 작은 임피던스(impedance)를 갖는 커패시터이고, 부호 122는 전원이다.
본 도에 따른 실시예에서, 각 저항(121a, 121b, 121c, 121d)이 가지는 저항값은 30kΩ 각 커패시터(124a, 124b)의 용량값은 10pF이다. 또, 이 고주파 스위치 회로를 제어하는 논리 회로의 동작 전압은 1.6 V이다. 전원(122)은 리튬 이온 배터리이며 그 전압은 3 V이다.
본 도에서 부호 100으로 표시되는 부분은 본 고주파 스위치 회로에 설치된 제어 전압 발생 회로(승압(booster) 회로)이다. 이 제어 전압 발생 회로(100)에는 공핍형 전계 효과 트랜지스터(101), 외부 제어 신호 입력 단자(111), 내부 제어 전압 출력 단자(112) 및 해당 제어 전압 발생 회로의 전력 취입 단자(113)이 설치되어 있다. 상기 공핍형 전계 효과 트랜지스터(101)는 게이트가 접지되어 있으며, 소스가 외부 제어 신호 입력 단자(111)에, 드레인이 전력취입단자 (113)에 전기적으로 접속되어 있다. 상기 내부 제어 전압 출력 단자(112)는 공핍형 전계 효과 트랜지스터(101)의 드레인과 전력취입단자(113)간의 전기적 접속 경로에 접속되고 있다.
제어 전압 발생 회로(100)을 하기와 같이 상세히 설명한다. 상기 제어 전압 발생 회로(100)는 외부 제어 신호 입력 단자(111)에서 나온 외부 제어 신호에 근거해 스위치 회로부를 제어하기 위해 내부 제어 전압을 발생시키는 회로로서, 상기 전계 효과 트랜지스터(101)의 소스에는 외부 제어 신호 입력 단자(111)으로부터 해당 전계 효과 트랜지스터(101)의 핀치오프 전압의 절대치 이상의 바이어스 전압(Vb)이 인가된다. 한편, 전계 효과 트랜지스터(101)의 드레인은 전력취입단자(113)에 접속되어 있고, 전력취입단자(113)로부터 전계 효과 트랜지스터(101)의 핀치오프 전압의 절대치와 비교해 충분히 큰 바이어스 전압 (Va：Va＞Vb)이 드레인에 인가된다.
본 실시예에 있어서, 고주파 신호의 주파수는 2.5 GHz이다. 또한, 각 전계 효과 트랜지스터(101, 102)는 의사 격자 정합형 고전자 이동도 트랜지스터(pHEMT：Pseudomorphic　High　Electron-Mobility　Transistor) 프로세스에 의해 동일한 칩(ctip)상에 제작된 FET로서, 거의 동일한 핀치오프 전압을 가진다. 덧붙여 전계 효과 트랜지스터(101)의 게이트 길이(gate length)는 100㎛이며, 전계 효과 트랜지스터(102)의 게이트 길이는 1 mm이다. 상기 두 전계 효과 트랜지스터의 게이트폭은 모두 1㎛이다.
도 3은 드레인 소스간 전압(Vds)을 3 V로 한 조건하에서의, 게이트 전압을 변화시켰을 경우 전계 효과 트랜지스터(101)의 드레인 전류를 나타낸 것이다. 게이트 소스간 전압(Vgs)이 -1.6 V 때의 드레인 전류는 0.1㎂이하이며, 게이트 드레인 간 전압(Vgs)이 0 v인 경우에는 드레인 전류는 약 27 mA이다.
이하, 고주파 스위치 회로의 동작에 대해 설명한다. 만약, 논리 회로에 있어서 고전압 1.6 V가 외부 제어 신호 입력 단자(111)에 인가되었을 경우를 생각한다. 전계 효과 트랜지스터(101)의 게이트가 접지 되어 있으므로, 게이트 소스간 전압은 -1.6 V가 되어 드레인 전류는 0.1㎂이하가 된다. 이에 따라 저항(121a)에 흐르는 전류도 0.1㎂ 이하이기 때문에 상기 저항에 있어서 전압강하도 3 mV(0.1㎂×30㏀) 이하가 된다. 그 결과, 내부 제어 전압 출력 단자(112)의 전압은 전원 전압에 실질적으로 동일한 3 V가 된다. 이로부터, 내부 제어 전압 출력 단자(112)로부터 전원 전압에 실질적으로 동일한 전압을 출력시키기 위해서는, 논리 회로의 동작 전압은 핀치오프 전압의 절대치 이상이면 좋은 것을 알 수 있다. 또, 이 때의 제어 전압 발생 회로(100)의 소비 전류는 0.1㎂ 이하임을 분명하게 알 수 있다.
도 2에 도시된 바와 같이, 제어 전압 발생 회로(100)의 내부 제어 전압 출력 단자(112)는 전계 효과 트랜지스터 (102)의 게이트에 접속되고 있다. 이로 인하여 내부 제어 전압 출력 단자(112)의 전압이 전원 전압과 실질적으로 동일한 상기와 같은 조건하에서는 전계 효과 트랜지스터(102)의 게이트에는 약 3 V가 인가되게 된다.
또, 전계 효과 트랜지스터(102)의 소스 드레인 단자간에는, 양단자의 전위를 동일하게 하기 위해서 저항(121d)가 설치되고 있다. 상기 저항(121d)는 30㏀ 정도의 저항값을 갖기 때문에, 전계 효과 트랜지스터(102)의 소스 드레인 단자간에 고주파 신호 전류가 흐르지 않는다. 그리고, 전계 효과 트랜지스터 (102)의 드레인은 저항(121b)를 통하여 전원(122)에 접속되어 있기 때문에, 전계 효과 트랜지스터(102)의 드레인 전압 및 소스 전압은 모두 약 3 V이다.
즉, 이 상태에서는 전계 효과 트랜지스터(102)의 게이트 소스간 전압은 0 V가 되어, 전계 효과 트랜지스터(102)는 온 상태가 된다. 그 결과, 각 고주파 신호 단자(114, 115)가 서로 접속되어 이 고주파 스위치 회로는 고주파 신호를 통과시키는 상태(온 상태)가 된다.
다음으로, 논리 회로로부터 저전압 0 V가 외부 제어 신호 입력 단자(111)에 인가되었을 경우를 생각한다. 이 때 전계 효과 트랜지스터(101)의 게이트 소스간 전압은 0 V가 되고, 드레인 소스간에는 3 V의 전압이 인가되는 결과, 27mA의 드레인 전류가 흐른다. 상기와 같이, 저항(121a)의 저항값은 30㏀이고, 드레인 전류27mA는 저항(121a)에 흐르는 전류의 100배 이상의 전류값이기 때문에, 근사적으로 전계 효과 트랜지스터(102)를 쇼트로 간주할 수 있다. 따라서, 내부 제어 전압 출력 단자(112)의 전압은 대략 0 V가 된다.
이 상태에서, 전계 효과 트랜지스터(102)의 게이트의 전위는 0 V가 되므로, 게이트 소스간 전압은 -3 V가 된다. 따라서 전계 효과 트랜지스터(102)는 오프 상태가 된다. 그러므로 각 고주파 신호 단자(114, 115)가 서로 차단되어 고주파 스위치 회로는 오프 상태가 된다. 또한 전계 효과 트랜지스터(102)의 핀치오프 전압(1.6 V)와 비교해 충분히 큰 역전압이 인가되고 있어 고주파 신호에 기인한 소스 전위의 변동이 생겨도 전계 효과 트렌지스터(102)는 쉽게 온 상태가 되지 않고, 큰 내전력성을 얻을 수 있다.
아울러, 이때의 제어 전압 발생 회로(100)의 소비 전류는 0.1mA(= 3 V/30㏀)정도로 작다.
[실시예 2]
도4는 본 발명의 제2 실시예인 고주파 스위치 회로의 회로도이다. 도 4에 있어서 도 2에 도시된 요소(element)와 동일한 요소에 대해서는 같은 부호를 사용한다. 이 고주파 스위치 회로에 대해서는, 제어 전압 발생 회로(100)에 이용되고 있는 전계 효과 트랜지스터(101)의 게이트는, 저항(121e)을 통하여 접지되어 있다.
이와 같이 저항(121e)을 통하여 전계효과 트랜지스터(101)의 게이트가 접지되므로 외부 제어 신호 입력 단자 (111)로부터 과대한 전압이 입력되었다고 해도, 이 과대 전압에 기인해 생기는 전류는 반드시 저항(121a 혹은 121e)을 흐르게 되기 때문에, 전계 효과 트랜지스터(101)에 인가되는 전압(트랜지스터를 흐르는 전류)이 억제된다.
이와 같이, 과대 전압의 입력에 대해, 전계 효과 트랜지스터(101)가 어느 정도 보호되므로, 고주파 스위치 회로로서의 신뢰성의 향상이 기대된다.
다음으로, 본 실시예의 고주파 스위치 회로의 동작에 대해 설명한다. 논리 회로에 있어서 고전압 1.6 V가 외부 제어 신호 입력 단자(111)에 인가되었을 경우를 고려해본다. 전계 효과 트랜지스터(101)의 쇼트 키 접속의 역방향 전류는 게이트 소스간 전압 -1.6 V에 대해 0.1㎂ 이하이므로, 저항(121e)의 양단의 전압은 3 mV이하이다. 따라서 전계 효과 트랜지스터(101)의 게이트는 접지 전위와 실질적으로 동일하다. 이러한 이유 때문에 실시예 1의 제어 전압 발생 회로와 동일하게 내부 제어 전압 출력 단자(112)는 3 V가 되고, 저항(121b)를 통해 커패시터(124a)가 충전되므로 전계 효과 트랜지스터(102)의 소스 드레인간 전압은 3 V가 된다.
전계 효과 트랜지스터(102)의 게이트에 흐르는 전류는, 쇼트키 접속이 역방향이 되기 때문에 무시할 수 있다. 따라서 전계 효과 트랜지스터(102)의 게이트 소스간 전압은 -3 V가 되어, 고주파 스위치 회로는 오프 상태가 된다.
다음으로 논리 회로가 외부 제어 신호 입력 단자(111)에 0 V를 인가했을 경우를 가정하면, 실시예 1과 같이, 내부 제어 전압 출력 단자(112)는 0 V를 출력한 다. 이 때, 커패시터(124a)의 전하도 저항(121b)을 통해 방전되기 때문에 전계 효과 트랜지스터(102)의 소스 드레인간 전압은 0V가 되어, 전계 효과 트랜지스터 (102)의 게이트 소스간 전압은 0 V가 된다. 따라서 전계 효과 트랜지스터(102)의 소스 드레인간은 접속이 되어 고주파 스위치 회로는 온 상태가 된다.
[실시예 3]
도 5는 본 발명의 제 3 실시예인 고주파 스위치 회로의 회로도이다. 본 실시예에서는 단극쌍투(SPDT) 회로를 구현했다. 또한 도 5에 있어서, 도 2에 도시한 요소와 동일한 요소에 대해서는 같은 부호를 부여하였다. 그러나 상기의 고주파 스위치 회로가 2개의 제어 전압 발생 회로(100a, 100b)를 갖추고 있는 것에 대응하여, 외부 제어 신호 입력 단자(111a, 111b)와 같이, 각 제어 전압 발생 회로의 구성요소에 대해 각각 첨자 a 및 첨자 b를 부여하였다.
이하, 본 실시예의 고주파 스위치 회로의 동작을 설명한다. 본 실시예의 고주파 스위치 회로는, 2개의 제어 전압 발생 회로(100a 및 100b)를 갖추고 있어 논리회로로부터 각각의 외부 제어 신호 입력 단자(111a 및 111b)에 상보적인 외부 제어 신호 전압이 인가된다.
또한 제어 전압 발생 회로의 전력취입단자(113a 및 113b)는 모두 단일의 전원(122)에 접속되어 있고, 저항(121a 및 121b)을 통하여 각각의 제어 전압 발생 회로내에 설치된 전계 효과 트랜지스터(101a 및 101b)의 드레인측 단자에 전기적으로 접속되어 있다.
논리회로로부터 외부 제어 신호 입력 단자(111a)에 고전압 1.6 V가 인가되고, 외부 제어 신호 입력 단자(111b)에 0 V가 인가되었을 경우, 내부 제어 전압 출력 단자(112 a 및 112 b)에서는 각각 3 V 및 0 V가 출력된다.
내부 제어 전압 출력 단자(112a)로부터 3 V의 출력에 의한 전계 효과 트랜지스터(102a)의 쇼트키 접속의 순방향 전류에 의해서 커패시터(124a)가 충전되어 노드(n1)의 전위는 3 V가 된다. 이와 동일하게 내부 제어 전압 출력 단자(112a)에 접속된 노드(n2)의 전위도＋3V가 된다. 반면, 노드(n3)의 전위는 내부 제어 전압 출력 단자(112b)로부터의 0 V의 출력에 의해 0 V가 된다.
따라서 전계 효과 트랜지스터(102a), 전계 효과 트랜지스터(102b), 전계 효과 트랜지스터(103a) 및, 전계 효과 트랜지스터(103b)의 게이트 소스간 전압은 각각, 0 V, -3 V, -3 V 및 0 V가 된다. 따라서 스위치의 상태는 각각 온(전계 효과 트랜지스터(102a)), 오프(전계 효과 트랜지스터(102b)), 오프(전계 효과 트랜지스터(103a)), 온(전계 효과 트랜지스터(103b))의 접속 상태가 된다.
이 결과, 고주파 신호 단자(114 및 116)는 고주파 상태로 접속되고 고주파 신호 단자(115)는 절연된다. 또한, 전계 효과 트랜지스터(103b)가 온 상태가 되고 있기 때문에, 고주파 신호 단자(115)는 고주파에 있어서 접지된다. 이 고주파 신호 단자(115)의 접지에 의해 오프 상태의 전계 효과 트랜지스터(102b)로부터의 고주파 신호 전류가 접지로 방전되어 좋은 절연 상태를 유지할 수 있다.
또한, 논리 회로에 의해서 외부 제어 신호 입력 단자(111a)에 저전압 0 V가 인가되고, 외부 제어 신호 입력 단자(111b)에 1.6 V를 인가했을 경우에는, 상기와 같은 이유에 의해, 이때에는 고주파 신호 단자(115 와 116)가 서로 접속되는 한편, 고주파 신호 단자(114)가 절연된다.
[실시예 4]
도 6은 본 발명의 고주파 스위치 회로에 포함된 제 4 제어 전압 발생 회로의 실시예를 설명하기 위한 회로도이다. 상기 실시예 1의 반도체 프로세스에서는, 제어 전압 발생 회로내에서 사용하고 있는 저항은 질화탄탈룸 박막을 이용한 것으로서 그 최소 선폭은 5㎛이며, 시트 저항은 50Ω/이다. 따라서, 30㏀ 저항값을 갖는 저항에 박막을 형성하기 위해서는 길이가 3 mm일 것이 요구된다.
따라서, 본 실시예에 대해서는, 도 6에 도시한 것과 같이 게이트(단자)가 소스(단자)와 접속되어 있는 공핍형 전계 효과 트랜지스터(104)를 능동 부하(active load)로서 사용하여 도 2에 도시된 저항(121a)을 대신 사용한다. 그 외의 구성은, 도 2에 도시한 제어 전압 발생 회로(100)과 같다. 또한 능동 부하로 사용한 전계 효과 트랜지스터(104)의 게이트폭은 5㎛이다. 또, 전계 효과 트랜지스터(101)의 게이트폭은, 실시예 1과 동일하게 100㎛이다.
외부 제어 신호 입력 단자(111)에 고전압 1.6 V가 인가되었을 경우, 전계 효과 트랜지스터(101)는 오프 상태이며, 능동 부하로 사용되는 전계 효과 트랜지스터 (104)는 온 상태에 있으므로, 내부 제어 전압 출력 단자(112)에서는 전원(122)과 같은 전위인 3 V가 출력된다.
외부 제어 신호 입력 단자(111)에 저전압 0 V가 더해졌을 경우, 전계 효과 트랜지스터(101)와 전계 효과 트랜지스터(104)는 함께 온 상태에 있지만, 능동 부하로 사용되는 전계 효과 트랜지스터(104)는 게이트 폭이 좁아(5㎛) 포화 영역에서 동작이 되어 전계 효과 트랜지스터(104)의 소스 단자에 흐르는 전류는 약 2 mA가 된다.
한편, 전계 효과 트랜지스터(101)는 게이트폭이 넓어(100㎛) 비포화 영역에서 동작이 되어, 상기의 전계 효과 트랜지스터(104)의 소스 단자에 흐르는 전류와 비교해 큰 드레인 전류가 흐른다. 이것은 전계 효과 트랜지스터(101)의 드레인 소스간에 0.05 V의 전압강하를 유발시키고 그 결과, 내부 제어 전압 출력 단자 (112)에서는 0.05 V가 출력된다.
[실시예 5]
도 7은, 본 발명의 제5 실시예의 고주파 스위치 회로의 회로도이다. 도 5에서, 부호 202는 고주파 포트 RF1(입력측) 및 RF2(출력측) 간의 고주파 신호를 통과·차단을 스위칭 하기 위한 스위치 회로부를 구성하는 공핍형 전계 효과 트랜지스터이다. 이 스위치 회로부는, 공핍형의 전계 효과 트랜지스터(202)의 소스 단자와 드레인 단자가 고주파 신호 경로에 접속되어 있고, 저항(214)이 소스 드레인간에 접속되어 있기 때문에 소스와 드레인간의 DC 전위가 서로 동일하게 유지되어 있다. 또, 전계 효과 트랜지스터(202)의 게이트 단자는 저항(215)을 통하여 접지되어 있다.
전계 효과 트랜지스터(202)는 공핍형이므로, 게이트 단자의 전위가 소스 드레인 단자간의 전위보다 문턱전압 이상 높은 경우에는, 전계 효과 트랜지스터(202)의 소스 드레인 단자간은 온 상태가 된다. 한편, 게이트 단자의 전압이 소스/드레인 단자의 전압에 비해 문턱 전압보다 낮아졌을 경우에는 오프 상태가 된다. 덧붙여 본 실시예의 경우의 전계 효과 트랜지스터(202)의 문턱전압은 -1.1 V이다.
도 7에서, 부호 200은 제어 전압 발생 회로이며, 부호 L1은 외부 제어 신호 입력 단자, 부호 T2는 내부 제어 전압 출력 단자, 부호 T1은 고주파 회로 접속 단자, 부호 221은 커패시터, 부호 231은 쇼트키 장벽 다이오드, 부호 211 및 부호 212는 각각 저항값 10㏀인 저항이다. 또, 부호 201은 공핍형 전계 효과 트랜지스터로, 공핍형 전계 효과 트랜지스터(202)와 동일한 공핍형으로서 동일한 프로세스에 의해서 제작된 FET(전계 효과 트랜지스터)이며, 문턱전압 전압은 -1.1 V이다. 또한 부호 n1는 노드 1, 부호 n2는 노드 2의 위치를 나타내고 있다.
이 제어 전압 발생 회로(200)에 설치된 공핍형 전계 효과 트랜지스터(201)는, 게이트가 접지 되어 있고, 소스 단자가 외부 제어 신호 입력 단자(L1)에 접속되어 있고, 드레인 단자는 노드 1(n1)에 접속되어 있다.
제 1 저항(211)의 한쪽 단자는 노드 1(n1)에 접속되어 있고, 다른쪽 단자는 노드 2(n2)에 접속되어 있다. 또, 내부 제어 전압 출력 단자(T2)는 노드 1(n1)에 접속되어 있다. 커패시터(221)의 한쪽 단자는 고주파 회로 접속 단자(T1)를 통하여 고주파 신호 경로에 접속되어 있고, 다른 쪽 단자는 노드 2(n2)에 접속되어 있다.
다이오드(231)의 음극은 노드 2(n2)에 접속되어 있고, 다이오드(231)의 양극 은 외부 제어 신호 입력 단자(L1)에 접속되어 있다. 또, 제 2 저항(212)의 한쪽 단자는 노드 2(n2)에 접속되어 있고, 다른 쪽 단자는 외부 제어 신호 입력 단자(L1)에 접속되고 있다. 그리고, 이 제어 전압 발생 회로(200)의 내부 제어 전압 출력 단자(T2)가 저항(216)을 통해 스위치 회로부를 구성하는 공핍형 전계 효과 트랜지스터(202)의 드레인 단자에 접속되고 있다.
저항(216)은, 제어 전압 발생 회로 (200)이 고주파 신호에게 주는 영향을 억제하기 위해서 설치된 부하이며, 고주파 신호 경로의 특성 임피던스(impedance)보다 충분히 큰 저항값을 가지고 있다. 고주파 신호 경로의 특성 임피던스(impedance)는 50Ω 혹은 75Ω이며, 본 실시예에서는 저항(216)의 저항값을 10㏀로 설정했다.
덧붙여 내부 제어 전압 출력 단자(T2)와 스위치 회로부와의 접속은 저항(216)이 공핍형 전계 효과 트랜지스터(202)의 드레인 단자에 연결되어 있는 것보다 공핍형 전계효과 트렌지스터(202)의 소스 단자나 게이트 단자에 연결되어 있는 것에 의해 영향을 받을 수 있다.
또한 제어 전압 발생 회로(200)가 고주파 신호에게 주는 영향을 무시할 수 있는 정도로 억제하기 위해서는, 커패시터(221)의 용량값을 충분히 작게 할 필요가 있다. 그러나 커패시터가 너무 작은 경우, 정류 작용이 일어나지 않고 충분한 전압이 발생하지 않게 된다. 따라서, 커패시터(221)의 용량값은 쇼트키 장벽 다이오드(231)(Schottky barrier diode(231))가 가지는 용량값보다 크게 하는 것이 바람직하다. 본 실시예에서는 커패시터(221)의 용량값을 0.1pF로 하였다.
다음으로 본 실시예의 고주파 스위치 회로의 동작에 대해 설명한다.
먼저, 논리 회로의 고전압 1.6 V가 외부 제어 신호 입력 단자(L1)에 인가되는 한편, 고주파 포트(RF1)에 입력되는 고주파 신호가 소전력인 경우에는, 고주파 신호가 소전력이기 때문에 노드 2(n2)의 전압 진폭도 충분히 작고, 따라서 쇼트키 장벽 다이오드(Schottky barrier diode)(231)에 의한 정류 작용도 발생하지 않는다. 이 때문에, 공핍형 전계 효과 트랜지스터(201)의 게이트 소스 단자간의 전위차는 -1.6 V가 되어 공핍형 전계 효과 트랜지스터(201)은 오프 상태가 된다.
한편, 노드 1(n1)의 전위는 1.6 V가 되고, 이것이 내부 제어 전압 출력 단자(T2)로부터 저항(216)을 통해 공핍형의 전계 효과 트랜지스터(202)의 드레인 단자로 출력된다. 전계 효과 트랜지스터(202)의 드레인과 소스와는 저항(214)을 통하여 연결되어 있어 때문에 그 전위는 동일하게 유지되기 때문에 전계 효과 트랜지스터(202)의 소스의 전위도 1.6 V가 된다. 따라서, 전계 효과 트랜지스터 (202)의 게이트 소스 단자간의 전위차는 -1.6 V가 되고, 전계 효과 트랜지스터 (202)는 오프 상태가 된다. 이 결과 각 고주파 포트(RF1와 RF2)는 차단된 상태가 된다.
다음으로, 논리 회로의 고전압 1.6 V가 외부 제어 신호 입력 단자(L1)에 인가되고, 고주파 포트(RF1)에 입력되는 고주파 신호가 대전력인 경우를 고려한다. 이 경우에는 고주파 신호가 대전력이기 때문에 커패시터(221)를 통해 노드 2(n2)의 전압 진폭도 충분히 커져, 쇼트키 장벽 다이오드(Schottky barrier diode)(231)에 의한 정류 작용이 발생한다. 이 때문에, 노드 2(n2)의 직류 전위도 고주파 신호의 전력에 따라 상승한다.
이때, 공핍형의 전계 효과 트랜지스터(201)은, 게이트 소스 단자간의 전위차가 -1.6 V가 되어 오프 상태가 된다. 따라서, 내부 제어 전압 출력 단자(T2)에서는, 정류 작용에 의해서 1.6 V보다 높은 전위가 출력되어 공핍형 전계 효과 트랜지스터(202)의 게이트 소스 단자간 전위차도 외부 제어 신호 전위 1.6 V보다 높아진다.
덧붙여 일반적으로, HEMT 트랜지스터에 의해 차단될 수 있는 전력은 게이트 전위와 드레인/소스 전위의 차이의 제곱에 비례하기 때문에 공핍형 전계 효과 트랜지스터(202)의 차단 가능 전력도 커진다.
논리 회로의 저전압 0 V가 외부 제어 신호 입력 단자(L1)에 인가되고, 고주파 포트(RF1)에 입력되는 고주파 신호가 소전력인 경우에는, 고주파 신호가 소전력이기 때문에 노드 2(n2)의 전압 진폭도 충분히 작아 쇼트키 장벽 다이오드(Schottky barrier diode)(231)에 의한 정류 작용도 발생하지 않는다. 그 결과, 공핍형 전계 효과 트랜지스터(201)는 게이트 소스 단자간 전위차가 0 V가 되어, 공핍형 전계 효과 트랜지스터(201)는 온 상태가 된다.
그리고, 노드 1(n1)의 전위는 0 V가 된다. 이 전위가 내부 제어 전압 출력 단자(T2)로부터 저항(216)을 통하여 공핍형 전계 효과 트랜지스터(202)의 드레인 단자로 출력되면, 전계 효과 트랜지스터(202)의 게이트 소스 단자간 전위차는 0 V가 된다. 그 결과, 공핍형 전계 효과 트랜지스터(202)는 온 상태가 되고 각 고주파 포트(RF1와 RF2)는, 고주파적으로 접속된 상태가 된다.
논리 회로의 저전압 0 V가 외부 제어 신호 입력 단자(L1)에 인가되고, 고주 파 포트(RF1)에 입력되는 고주파 신호가 대전력의 경우에는, 고주파 신호가 대전력이기 때문에 커패시터(221)을 통해 노드 2(n2)의 전압 진폭이 충분히 커지고, 이로 인하여 쇼트키 장벽 다이오드(Schottky barrier diode)(231)에 의한 정류 작용이 발생한다. 따라서, 노드 2(n2)의 직류 전위도 고주파 신호의 전력에 따라 상승한다.
그러나, 이때 공핍형의 전계 효과 트랜지스터(201)는 게이트 소스 단자간 전위차가 0 V로 온 상태가 되기 때문에, 소스 드레인간의 저항(온 저항)은 충분히 작다. 따라서, 노드 1(n1)의 전위는, 외부 제어 신호 단자(L1)의 전위 0 V와 거의 동일하다.
이 전위가 내부 제어 전압 출력 단자(T2)로부터 저항(216)을 통해 공핍형 전계 효과 트랜지스터(202)의 드레인 단자로 출력되고 그 결과, 공핍형 전계 효과 트랜지스터(202)의 게이트 소스 단자간 전위차도 0 V가 된다. 따라서 이 전계 효과 트랜지스터(202)는 온 상태가 되어, 각 고주파 포트(RF1와 RF2)는 고주파적으로 접속된 상태가 된다.
이와 같이, 본 실시예의 고주파 스위치 회로는, 저전압 외부 제어 신호에 의해서 대전력 고주파 신호의 차단·통과를 제어할 수 있는 고주파 스위치 회로로서 동작한다.
[실시예 6]
도 8은 본 발명의 제 6 실시예인 고주파 스위치 회로의 회로도로서, 도 7에 도시된 제 5 실시예의 공핍형 전계 효과 트랜지스터(201)의 게이트를 저항(213)을 통해 접지시키고 있다. 이와 같이, 전계 효과 트랜지스터(201)의 게이트를 저항(213)을 통해 접지시킴으로써 과잉인 전압이 외부 제어 신호 입력 단자(L1)에 입력되었을 경우에서도, 전계 효과 트랜지스터(201)의 게이트에 대전류가 흐르는 것을 방지할 수 있으므로 전계 효과 트랜지스터(201)가 파괴되는 것을 방지할 수 있다.
[실시예 7]
도 9는 본 발명의 제7 실시예인 단극쌍투(SPDT) 형 고주파 스위치 회로의 회로도이다. 도 9에서 부호 202a 및 202b는 고주파 신호 경로를 온·오프하기 위한 스위치 회로부를 구성하는 쇼트 키 접합 공핍형 전계 효과 트랜지스터이며, 그 소스와 드레인은 각각, 저항(214a 및 214b)을 통해 연결된다.
이러한 전계 효과 트랜지스터(202a 및 202b)의 각 드레인 단자는 각 고주파 포트 (RF1 및 RF2)에 고주파대에서 충분히 작은 임피던스를 제공하는 커패시터 (224a와 224b)를 통해 연결되어 있다.
덧붙여 제어 전압 발생 회로부(200a 및 200b)는 제6 실시예의 제어 전압 발생 회로(도 8의 200)와 같은 구성의 제어 전압 발생 회로이므로, 회로 구성의 자세한 것은 생략하였다.
부호 L1a 및 부호 L1b는 제어 전압 발생 회로부(200a 및 200b)의 외부 제어 신호 입력 단자이며, 외부 회로(도 생략)로부터 상보적인 제어 신호 전압이 인가된 다. 또, 저항(217a및 217b)과 커패시터(232a 및 232b)로 구성되는 LPF(Low Pass Filter, 저주파 통과 필터)와 저항(215a및 215b)을 통하여, 제어 전압 발생 회로부(200a 및 200b)의 내부 제어 전압 출력 단자(T2a 및 T2b)는 스위치 회로의 공핍형 쇼트키 접합 전계 효과 트랜지스터(202a와 202b)의 게이트 단자에 각각 연결되어 있다.
제어 전압 발생 회로부(200a 및 200b)의 고주파 회로 접속 단자(T1a 및 T1b)는 고주파 포트(RF3)에 접속되고 있다. 본 실시예의 고주파 스위치 회로는 고주파 포트(RF3)를 공통 단자로 하는 SPDT형 고주파 스위치 회로이므로, 고주파 포트(RF1)와 고주파 포트(RF3)가 접속되고 있는 경우나 고주파 포트(RF2)와 고주파 포트(RF3)가 접속되고 있는 경우에도 각 고주파 회로 접속 단자(T1a와 T1b)는 고주파 신호 경로에 접속하고 있게 된다.
이 고주파 스위치 회로에 대해서는, 상보적인 제어 신호가 외부 제어 신호 입력 단자(L1a와 L1b)에 입력되기 때문에 제어 전압 발생 회로부(200a와 200b)의 어느 한쪽의 내부 제어 전압 출력 단자(T2a, T2b)로부터 고전위가 출력 된다.
여기서, 외부 제어 신호 입력 단자(L1b)가 고전위이면, 상기 실시예 5와 같은 이유에 의해 내부 제어 전압 출력 단자(T2b)가 고전위가 된다. 따라서, 쇼트키 접합 공핍형 전계 효과 트랜지스터(202b)의 게이트 단자도 고전위가 되고, 쇼트키 접합을 통해 소스·드레인 단자도 고전위가 된다.
이때, 공핍형의 전계 효과 트랜지스터(202b)의 게이트 소스 단자간 전압은 문턱전압보다 높기 때문에 전계 효과 트랜지스터(202b)는 온 상태가 되고 이로 인 하여 드레인 소스 단자간이 접속이 영향을 받는다. 한편, 내부 제어 전압 출력 단자(T2a)는 저전위가 되어, 공핍형 전계효과 트랜지스터(202a)의 게이트 단자는 저전위가 된다. 또한, 이 전계 효과 트랜지스터(202a)의 드레인 단자 및 소스 단자는 공핍형의 전계 효과 트랜지스터(202b)의 소스 단자와 직류로 연결되어 있어 공핍형 전계 효과 트랜지스터(202b)의 소스 단자와 동전위(고전압)가 된다. 그 결과, 공핍형의 전계 효과 트랜지스터(202a)의 게이트 단자의 쇼트 키 접합은 역전압이 되어, 전류는 흐르지 않는다.
이때, 공핍형의 전계 효과 트랜지스터(202a)의 게이트 소스 단자간 전압은 문턱전압 보다 낮아져 전계 효과 트랜지스터(202a)는 오프상태가 되고 이 전계 효과 트랜지스터(202a)의 소스 단자와 드레인 단자는 비접속 상태가 된다. 그 결과, 고주파 포트(RF2)와 고주파 포트(RF3)가 서로 연결되는 한편, 고주파 포트(RF1)는 비접속 상태가 된다.
전계 효과 트랜지스터(202b)의 소스 드레인 단자간을 통과하는 고주파 신호 전력이 증대하면, 제어 전압 발생 회로부(200b)로부터 출력되는 고전위가 증대되며, 따라서 공핍형 전계 효과 트랜지스터(202 a, 202 b)의 소스 단자 및 드레인 단자의 전위도 상승한다.
한편, 제어 전압 발생 회로부(200a)의 출력 전위는 고주파 전력에 의존하지 않고 0 V를 유지하기 때문에, 전계 효과 트랜지스터(202a)의 게이트 단자의 전위에는 변동이 없다. 따라서, 이 전계 효과 트랜지스터(202a)의 게이트 소스간 전위차가 커져, 대전력의 고주파 신호인 경우에도 고주파 포트(RF1)와 고주파 포트(RF3) 간의 고립을 악화시키는 일 없이 차단 상태가 유지될 수 있다.
또, 외부 제어 신호 입력 단자(L1a)가 고전위가 되었을 경우에는, 상기와 달리, 고주파 포트(RF1)와 고주파 포트(RF3)가 접속된다. 이 경우에서도, 공통 고주파 포트(RF3)를 고주파 신호가 통과하므로, 고주파 회로 접속 단자(T1a) 및 (T1b)는 모두 고주파 신호 경로에 접속되어 제어 전압 발생 회로부(200a, 200b)가 효과적으로 작동될 수 있다. 그 결과, 공핍형 전계 효과 트랜지스터(202b)의 게이트 소스간 전위차가 커져, 대전력의 고주파 신호인 경우에도 고주파 포트(RF2)와 고주파 포트(RF3)간의 고립을 악화시키는 일 없이 차단 상태를 유지할 수 있다.
[실시예 8]
도 10은 본 발명의 제 8 실시예의 고주파 스위치 회로의 회로도이다. 도 8에서 부호 302는 고주파 포트(RF1) 및 고주파 포트(RF2)간의 고주파 신호의 통과·차단을 스위칭하기 위한 스위치 회로부를 구성하는 공핍형의 전계 효과 트랜지스터이다. 이 스위치 회로에서 공핍형의 전계 효과 트랜지스터(302)의 소스 단자와 드레인 단자는 고주파 신호 경로에 연결되고, 저항(314)는 소스와 드레인 사이에 연결되어 소스와 드레인 사이의 직류 전위가 각각 동일하게 유지된다.
또한, 이 전계 효과 트랜지스터(302)의 드레인 단자는, 저항(318)을 통하여 2.0 V의 전위까지 급상승 된다.
전계효과 트랜지스터(302)는 공핍형이기 때문에, 게이트 단자의 전위가 소스단자와 드레인 단자간 전위보다 문턱접압 이상 높으면, 전계효과 트랜지스터(302) 는 소스와 드레인 단자 사이에서 온 상태가 된다. 만일 게이트 단자의 전위가 소스/드레인 단자간 전위보다 문턱전압 이하이면 전계효과 트랜지스터(202)는 오프 상태가 된다. 본 실시예에서는 전계효과 트랜지스터(302)의 문턱전압이 -1.1 V 이다.
부호 300은 본 실시예의 고주파 스위치 회로가 갖추는 제어 전압 발생 회로부이며, 부호 L1는 외부 제어 신호 입력 단자, 부호T2는 내부 제어 전압 출력 단자, 부호 T1은 고주파 회로 접속 단자이다. 부호 321은 커패시터, 부호 331은 쇼트키 장벽 다이오드(Schottky barrier diode), 부호 311은 10㏀의 저항값을 가지는 저항, 부호 301은 공핍형의 전계 효과 트랜지스터이다. 덧붙여 부호 n1는 노드 1, 부호 n2는 노드 2의 위치를 나타내고 있다.
이 제어 전압 발생 회로부(300)은, 공핍형 전계 효과 트랜지스터(301)의 게이트 단자가 접지 되어 있어 이 전계 효과 트랜지스터(301)의 소스 단자와 외부 제어 신호 입력 단자(L1)가 접속되어 있고, 공핍형 전계 효과 트랜지스터 (301)의 드레인 단자는 노드 2(n2)에 접속되고 있다.
저항(311)은 한쪽 단자가 노드 1(n1)에 연결되어 있고, 다른 한쪽 단자는 외부 제어 신호 입력 단자(L1)에 접속되고 있다. 노드 1(n1)은, 내부 제어 전압 출력 단자(T2)에 접속되어 있다. 이 내부 제어 전압 출력 단자(T2)가 공핍형의 전계 효과 트랜지스터(302)의 게이트 단자에 저항(315)를 통해 연결되어 있다.
커패시터(321)은, 그 한쪽 단자가 고주파 회로 접속 단자(T1)에 접속되어 고주파 신호 경로에 접속되어 있고, 다른 한쪽의 단자는 노드 1(n1)에 접속되어 있다. 다이오드(331)는, 음극이 노드 2(n2)에 접속되어 있고 양극은 노드 1(n1)에 접 속되어 있다.
상기 저항(315)는, 제어 전압 발생 회로(300)이 고주파 신호에 영향을 주지 않기 위해 설치된 것이며, 고주파 신호 경로의 특성 임피던스(impedance)보다 충분히 큰 저항값을 갖는다. 고주파 신호 경로의 특성 임피던스(impedance)는 50Ω 혹은 75Ω이므로 본 실시예의 저항(315)의 저항값을 10 ㏀로 하고 있다.
제어 전압 발생 회로(300)이 고주파 신호에게 주는 영향을 무시할 수 있는 정도로 억제하기 위해서는, 커패시터(321)의 용량값을 충분히 작게 할 필요가 있다. 그러나, 용량이 너무 작으면 정류 작용이 일어나지 않고 충분한 전압이 발생하지 않게 된다. 따라서, 커패시터(321)의 용량값은 쇼트키 장벽 다이오드(Schottky barrier diode)(331)가 가지는 용량값보다 크게 하는 것이 바람직하다. 본 실시예에 대해서는, 커패시터(321)의 용량값을 0.1 pF로 하였다.
공핍형 전계 효과 트랜지스터(301)은, 같은 공핍형인 전계 효과 트랜지스터 (302)와 동일한 프로세스에 의해서 제작되는 것이어서 그 문턱전압은 -1.1 V이다.
부호 324a 및 부호 324b는, 직류 성분을 차단하고, 공핍형의 전계 효과 트랜지스터(302)의 소스 단자 및 드레인 단자에 2.0 V의 바이어스 전압을 인가시키기 위해 설치된 커패시터이다. 그러나 상기 커패시터는 고주파 신호를 통과시켜야 하므로 충분히 큰 용량값을 가져야 한다. 본 실시예에서는 각 커패시터(324a 및 324b)의 용량값을 10 pF로 하였다.
다음으로 본 실시예의 고주파 스위치 회로의 동작에 대해 설명한다.
먼저, 논리 회로의 고전압 2.0 V가 외부 제어 신호 입력 단자(L1)에 인가되 고 고주파 포트(RF1)에 입력되는 고주파 신호가 소전력의 경우에는, 고주파 신호가 소전력이기 때문에 노드 1(n1)의 전압 진폭도 충분히 작고, 쇼트키 장벽 다이오드(Schottky barrier diode)(331)에 의한 정류 작용도 발생하지 않는다.
이 때문에, 외부 제어 신호 입력 단자(L1)의 전위가 저항(311)와 저항(315)를 통해 내부 제어 전압 출력 단자(T2)로부터 공핍형 전계 효과 트랜지스터(302)의 게이트 단자로 출력되어 전계 효과 트랜지스터(302)의 게이트 소스 단자간의 전위차는 0 V가 된다.
그 결과, 공핍형 전계 효과 트랜지스터(302)는 온 상태가 되어, 고주파 포트 (RF1)와 고주파 포트(RF2)는 서로 연결상태가 된다.
다음으로, 논리 회로에 있어서 고전압 2.0 V가 외부 제어 신호 입력 단자(L1)에 인가되고 고주파 포트(RF1)에 입력되는 고주파 신호가 대전력인 경우를 고려해 본다. 이 경우, 고주파 신호가 대전력이기 때문에, 커패시터(321)을 통해 노드 1(n1)의 전압 진폭도 충분히 커져, 쇼트키 장벽 다이오드(Schottky barrier diode)(331)에 의한 정류 작용이 유발된다. 여기서, 쇼트키 장벽 다이오드(Schottky barrier diode)(331)를 통해 순방향 전류가 흐르려고 하는 경우, 노드 2(n2)의 전위는 공핍형의 전계 효과 트랜지스터(301)의 소스 단자의 전위보다 높아질 필요가 있다.
그러나, 이 경우는, 공핍형의 전계 효과 트랜지스터(301)의 소스 단자에는 2.0 V가 인가되어 있으므로, 드레인 단자도 2.0 V이상의 전위가 되어, 결국 게이트 단자와의 전위차가 -2.0 V가 되어, 이 전계 효과 트랜지스터(301)은 오프 상태가 된다. 이 때문에, 순방향 전류는 흐르지 않는다. 또한 다이오드의 특성 때문에 인가된 전압이 다이오드의 내전압(withstand voltage)보다 크지 않으면, 쇼트키 장벽 다이오드(Schottky barrier diode)(331)로 역방향 전류가 흐르지 않게 된다. 이와 같이, 쇼트키 장벽 다이오드(Schottky barrier diode)(331)에는, 순방향 전류도 역방향 전류도 흐르지 않고, 실제로는 정류 작용은 생기지 않는 것을 알 수 있다.
그리고, 외부 제어 신호 출력 단자(L1)에 인가된 전위는 저항(311)을 통해 내부 제어 전압 출력 단자(T2)로부터 출력된다. 따라서 공핍형 전계 효과 트랜지스터(302)의 소스와 게이트 단말 사이의 전위 차는 0 V이다. 따라서 전계 효과 트랜지스터(302)는 온 상태가 되고 각 고주파 포트(RF1 및 RF2)는 서로 연결된다.
논리 회로에 있어서 저전압 0 V가 외부 제어 신호 입력 단자(L1)에 인가되고 고주파 포트(RF1)에 입력되는 고주파 신호가 소전력의 경우에는, 고주파 신호가 소전력이기 때문에 노드 1(n1)의 전압 진폭도 충분히 작아 쇼트키 장벽 다이오드(Schottky barrier diode)(331)에 의한 정류 작용도 발생하지 않는다. 노드 1(n1)은 저항(311)을 통해 외부 제어 신호 입력 단자(L1)에 0 V로 접속된 상태이다. 이 전압은 저항(315)을 통해 내부 제어 전압 출력 단자로부터 공핍형 전계 효과 트랜지스터의 게이트 단말로 출력된다.
따라서, 공핍형 전계 효과 트랜지스터(302)의 게이트의 전위도 0 V가 되어, 게이트 소스 단자간의 전위차는 -2.0 V가 된다. 그 결과, 전계 효과 트랜지스터 (302)는 오프 상태가 되어, 고주파 포트(RF1)와 고주파 포트(RF2)는 고주파적으로 단절 된 상태가 된다.
논리 회로의 저전압 0 V가 외부 제어 신호 입력 단자(L1)에 인가되고 고주파 포트(RF1)에 입력되는 고주파 신호가 대전력의 경우에는, 고주파 신호가 대전력이기 때문에 커패시터(321)을 통해 노드 1(n1)의 전압 진폭이 충분히 커지면, 쇼트키 장벽 다이오드(Schottky barrier diode)(331)에 의한 정류 작용이 발생한다.
공핍형 전계 효과 트랜지스터(301)의 게이트 소스 단자간의 전위차가 0 V가 되기 때문에 공핍형 전계 효과 트랜지스터(301)은 온상태가 된다. 이 때문에, 쇼트키 장벽 다이오드(Schottky barrier diode)(331)에 전류가 흐르는 것을 방지하지 못하므로 쇼트키 장벽 다이오드(Schottky barrier diode)(331)의 정류 작용에 의해 노드 1(n1)의 직류 전위는 0 V보다 낮아진다. 이 전위가 내부 제어 전압 출력 단자(T2)로부터 공핍형의 전계 효과 트랜지스터(302)의 게이트 단자로 저항(315)을 통하여 출력된다. 이 때문에, 공핍형 전계 효과 트랜지스터 (302)의 게이트 소스 단자간의 전위차는 -2.0 V보다 낮아져, 이 전계 효과 트랜지스터(302)는 오프 상태가 되고 결과적으로 고주파 포트(RF1)와 고주파 포트(RF2)는 고주파적으로 차단된 상태가 된다.
또, 공핍형 전계 효과 트랜지스터(302)의 게이트 소스 단자간의 전위차가 -2.0 V보다 낮아져 보다 큰 전력을 차단할 수 있다.
이와 같이, 본 실시예의 고주파 스위치 회로는, 저전압 외부 제어 신호에 의해서, 대전력 고주파 신호의 차단·통과를 제어할 수 있는 고주파 스위치 회로로서 작동한다.
[실시예 9]
도 11은 본 발명의 제9 실시예의 고주파 스위치 회로의 회로도이다. 이 회로에서 도 10으로 도시한 제 8 실시예의 공핍형 전계 효과 트랜지스터(301)의 게이트를 저항(313)을 통해 접지시켰다. 이와 같이, 전계 효과 트랜지스터(301)의 게이트를 저항(313)을 통해 접지 하여 과잉 전압이 외부 제어 신호 입력 단자(L1)에 입력되었을 경우에서도, 전계 효과 트랜지스터(301)의 게이트에 대전류가 흐르지 않아 전계 효과 트랜지스터 (301)의 파괴를 방지할 수 있다.
[실시예 10]
도 12는 본 발명의 제10 실시예인 단극쌍투(SPDT)형 고주파 스위치 회로의 회로도이다. 도 12에서 부호 302a 및 302b는 고주파 신호 경로를 온·오프하기 위한 스위치 회로부를 구성하는 쇼트키 접합 공핍형 전계 효과 트랜지스터이며, 그 소스와 드레인은 각각, 저항(314a) 및 저항(314b)를 통해 연결되어 있다.
이러한 전계 효과 트랜지스터(302a 및 302b)의 드레인 단자는 각각 고주파대에 대해 충분히 작은 임피던스(impedance)가 되는 커패시터(324a 및 324b)를 통해 고주파 포트(RF1) 및 고주파 포트(RF2)에 연결되어 있다.
또한 제어 전압 발생 회로부(300a 및 300b)는, 제9 실시예의 제어 전압 발생 회로(도 11의 300)와 같은 구성의 제어 전압 발생 회로이므로, 회로 구성의 자세한 내용은 생략한다.
부호 L1a 및 부호 L1b는 제어 전압 발생 회로부(300a 및 300b)의 외부 제어 신호 입력 단자이며, 외부 회로(도 생략)로부터의 상보적인 제어 신호 전압이 인가된다. 또한, 제어 전압 발생 회로부(300a 및 300b)의 내부 제어 전압 출력 단자(T2a 및 T2b)는 저항(317a 및 317b)과 커패시터(332a 및 332b)로 구성된 LPF 및 저항(315a 및 315b)을 통하여 각각 스위치 회로부의 쇼트키 접합 공핍형 전계 효과 트랜지스터(302a 및 302b)의 게이트 단자에 접속되어 있다.
제어 전압 발생 회로부(300a 및 300b)의 고주파 회로 접속 단자(T1a 및 T1b)는 고주파 포트(RF3)에 접속되고 있다. 본 실시예의 고주파 스위치 회로는 고주파 포트(RF3)를 공통 단자로 하는 SPDT형 고주파 스위치 회로이므로, 고주파 포트(RF1)와 고주파 포트(RF3)가 서로 연결되어 있거나 고주파 포트(RF2)와 고주파 포트(RF3)가 서로 연결되어 있는 경우 모두 고주파 회로 접속 단자(T1a와 T1b)는 고주파 신호 경로에 연결된다.
이 고주파 스위치 회로에 있어서, 상보적인 제어 신호가 외부 제어 신호 입력 단자(L1a와 L1b)에 입력되면 제어 전압 발생 회로부(300a와 300b)의 어느 한 쪽의 내부 제어 전압 출력 단자(T2a, T2b)로부터 고전위가 출력된다.
여기서, 외부 제어 신호 입력 단자(L1b)가 고전위가 되었다고 하면, 상기 실시예 8의 경우와 같은 이유로, 내부 제어 전압 출력 단자(T2b)가 고전위가 되어, 쇼트 키 접합 공핍형 전계 효과 트랜지스터(302b)의 게이트 단자도 고 전위가 되며 쇼트 키 접합을 통해 소스·드레인 단자도 고전위가 된다.
이 때, 공핍형의 전계 효과 트랜지스터(302b)의 게이트 소스 단자간 전압은 문턱전압보다 높아지므로 전계 효과 트랜지스터(302b)는 온 상태가 되고 드레인 소 스 단자에 영향을 미친다. 한편, 내부 제어 전압 출력 단자(T2a)는 저전위가 되고, 이로 인해 공핍형의 전계 효과 트랜지스터(302a)의 게이트 단자는 저전위가 된다. 또, 이 전계 효과 트랜지스터(302a)의 드레인 단자 및 소스 단자는 공핍형의 전계 효과 트랜지스터(302b)의 소스 단자와 직류로 연결되어 있으므로 동전위(고전위)가 된다. 그 결과, 공핍형의 전계 효과 트랜지스터(302a)의 게이트 단자의 쇼트 키 접합은 역전압이 되어, 전류가 흐르지 않는다.
이 때, 공핍형 전계 효과 트랜지스터(302a)의 게이트 소스 단자간 전압은 문턱전압보다 낮아져 공핍형 전계 효과 트랜지스터는 오프상태가 된다. 이로 인해 이 전계 효과 트랜지스터(302a)의 소스 단자와 드레인 단자는 비접속 상태가 된다. 그 결과, 고주파 포트(RF2)와 고주파 포트(RF3)가 서로 연결되나 고주파 포트(RF1)는 비접속 상태가 된다.
전계 효과 트랜지스터(302b)의 소스 드레인 단자간을 통과하는 고주파 신호 전력이 증대하면, 제어 전압 발생 회로부(300a)로부터 출력되는 저전위는 저하되기 때문에 공핍형 전계 효과 트랜지스터(302a)의 게이트의 전위도 저하된다.
한편, 제어 전압 발생 회로부(300b)의 출력 전위는, 고주파 전력에 의존하지 않고, 2.0 V를 유지하기 때문에, 전계 효과 트랜지스터(302b)의 게이트 단자의 전위에는 변동이 없다. 따라서, 이 전계 효과 트랜지스터(302b)의 게이트 소스간 전위차가 커져, 대전력의 고주파 신호인 경우에도 고주파 포트(RF1) 고주파 포트(RF3)간의 고립을 악화시키는 일 없이 차단 상태를 유지할 수 있다.
또한 외부 제어 신호 입력 단자(L1a)가 고전위가 되었을 경우에는, 상기와 반대로 고주파 포트(RF1)와 고주파 포트(RF3)가 접속된다. 이 경우에서도, 공통 고주파 포트(RF3)를 고주파 신호가 통과하므로, 고주파 회로 접속 단자(T1a 와 T1b)는 모두 고주파 신호 경로에 연결되어 제어 전압 발생 회로부(300a, 300b)가 효과적으로 작동할 수 있다. 그 결과, 공핍형 전계 효과 트랜지스터(302b)의 게이트 소스간 전위차가 커져, 대전력의 고주파 신호인 경우에도 고주파 포트(RF2)와 고주파 포트(RF3)간의 고립을 악화시키는 일 없이 차단 상태를 유지할 수 있다.
본 실시예에서는, 각각 저항(317a, 317b) 및 커패시터(332a, 332b)으로부터 구성되는 LPF를 공핍형 전계 효과 트랜지스터(302a, 302b)의 게이트 단자에 접속하였다. 이것은 제어 전압 발생 회로부(300a, 300b)로부터 발생하는 고조파를 감쇠시키고, 고주파 신호에의 고조파 혼입을 막거나 양성 피드백(positive feedback)에 의한 발진을 방지하는 등의 효과를 얻을 수 있다.
상기의 내용과 같이 실시예에 의해 본 발명의 고주파 스위치 회로에 대해 상세하게 설명하였으나 상기 실시예는 본 발명을 실시하기 위한 예에 지나지 않으며 본 발명은 실시예에 의해 한정되는 것은 아니다.
예를 들면, 본 발명에 따른 고주파 스위치 회로의 모든 실시예에서는 제어 전압 발생 회로에 설치되는 전계 효과 트랜지스터의 게이트를 저항을 통해 접지 할 수 있으며, 저항을 통해 전력 취입 단자(혹은 전원 단자)에 전계 효과 트랜지스터의 드레인을 연결할 수 있다.
또한, 본 발명에 의한 모든 실시예에서는, 본 발명의 고주파 스위치 회로에 설치되는 저항을 능동 부하로 대체하거나, 고주파 스위치 회로에서 사용되는 능동 소자로 거의 동일한 핀치오프 전압을 갖는 공핍형 전계효과 트랜지스터를 적용하거나, 내부 제어 전압 출력 단자를 LPF를 통해 스위치 회로에 연결하는 방식의 스위치 회로를 구성하는 것이 가능하다.
또한 본 발명의 고주파 스위치 회로의 모든 실시예에서, 본 발명에 따른 고주파 스위치 회로를 2개 이상 이용해 단극다투형 스위치 회로를 구성할 수 있는데, 특히 각 고주파 스위치 회로의 각 고주파 신호 경로 말단(end)을 공통 고주파 포트에 연결하여 단극다투형 고주파 스위치 회로를 구성하는 것도 가능하다.
또한, 본 발명의 고주파 스위치 회로를 단극다투형으로 하는 경우에 각각 결합되는 고주파 스위치 회로 모두가 「고주파 스위치 회로」로서 기능을 할 수 있어야 하는 것은 아니다. 어느 일 실시예인 단극다투형 고주파 스위치 회로의 경우에는 상기의 구성을 사용해서 공통 고주파 포트에 연결되도록 다수의 제어 전압 발생 회로를 사용하는 방식으로 구성될 수도 있다.
이와 같이, 본 발명의 범위에는 상기의 실시예의 변형된 형태인 다양한 실시태양이 포함되며, 다른 실시예도 본 발명의 범위에 포함된다.
본 발명의 고주파 스위치 회로는, 송수신 시분할 방식이나 멀티 밴드에 대응한 휴대 전화, 무선 LAN 단말 등 고주파 신호 경로의 변경이 필요한 고주파 무선통신 기기에 사용될 수 있다.

Claims (15)

  1. 고주파 신호 경로의 접속 상태와 비접속 상태를 스위칭하는 스위치 회로부와 외부 제어 신호에 따라 전기 스위치 회로부 제어용의 내부 제어 전압을 발생하는 제어 전압 발생 회로부를 가지는 고주파 스위치 회로로서,
    상기 제어 전압 발생 회로는 제어 전압 발생 회로의 전력취입단자, 공핍형 전계 효과 트랜지스터, 외부 제어 신호 입력 단자 및 내부 제어 전압 출력 단자를 포함하고,
    상기 전계 효과 트랜지스터는, 게이트가 접지되어 있고 소스는 상기 외부 제어 신호 입력 단자에 접속되어 있으며 드레인이 상기 전력취입단자에 접속되고 있으며,
    상기 내부 제어 전압 출력 단자는, 상기 전계 효과 트랜지스터의 드레인과 상기 전력취입단자와의 전기적 접속 경로에 연결되어 있는 고주파 스위치 회로.
  2. 제 1항에 있어서,
    상기 전계 효과 트랜지스터의 게이트는, 저항을 통해 접지되어 있는 것을 특징으로 하는 고주파 스위치 회로.
  3. 제1항 또는 제2항에 있어서,
    상기 전계 효과 트랜지스터의 드레인은 제1 저항을 통해 상기 전력취입단자에 접속되어 있는 것을 특징으로 하는 고주파 스위치 회로.
  4. 고주파 신호 경로의 접속 상태와 비접속 상태를 스위칭하는 스위치 회로부와 외부 제어 신호에 따라 상기 스위치 회로부 제어용 내부 제어 전압을 발생하는 제어 전압 발생 회로부를 가지는 고주파 스위치 회로로서,
    상기 제어 전압 발생 회로는, 제어 전압 발생 회로의 전원 단자, 공핍형 전계 효과 트랜지스터, 제1 저항, 외부 제어 신호 입력 단자 및 내부 제어 전압 출력 단자를 포함하고,
    상기 전계 효과 트랜지스터는, 게이트가 접지 되어 있고, 소스가 외부 신호 입력 단자에 접속되어 있고, 드레인은 상기 제 1 저항의 한쪽 단자에 접속되어 있고,
    상기 제 1의 저항의 다른 쪽 단자는 상기 전원 단자에 접속되어 있으며,
    상기 내부 제어 전압 출력 단자는, 상기 전계 효과 트랜지스터의 드레인과 상기 제 1 저항의 한쪽 단자 사이의 전기적 접속 경로에 연결되어 있는 것을 특징으로 하는 고주파 스위치 회로.
  5. 제 4항에 있어서,
    상기 전계 효과 트랜지스터의 게이트는, 제2 저항을 통해 접지되어 있는 것을 특징으로 하는 고주파 스위치 회로.
  6. 적어도 제1 고주파 스위치 회로부와 제2 고주파 스위치 회로부를 갖춘 단극다투형 고주파 스위치 회로로서,
    상기 제 1 및 제2의 고주파 스위치 회로부는 청구항 1 내지 청구항 5중 어느 한 항에 따른 스위치 회로이며,
    상기 제 1 및 제2 고주파 스위치 회로부는 모두 상기 고주파 신호 경로의 일단이 공통 고주파 포트에 접속되어 있는 것을 특징으로 하는 단극다투형 고주파 스위치 회로.
  7. 고주파 신호 경로의 접속 상태와 비접속 상태를 스위칭하는 스위치 회로부와 외부 제어 신호에 따라 상기 스위치 회로부 제어용의 내부 제어 전압을 발생하는 제어 전압 발생 회로부를 가지는 고주파 스위치 회로로서,
    상기 제어 전압 발생 회로부는, 고주파 회로 접속 단자, 외부 제어 신호 입력 단자, 공핍형의 전계 효과 트랜지스터, 제1및 제2 저항, 내부 제어 전압 출력 단자, 커패시터 및 다이오드를 포함하며,
    상기 전계 효과 트랜지스터는, 게이트가 접지 되어 있고, 소스가 상기 외부 제어 신호 입력 단자에 접속되어 있고, 드레인이 노드 1을 통해 상기 내부 제어 전압 출력 단자에 접속되어 있고,
    상기 제 1 저항은, 한쪽 단자는 상기 노드 1에 연결되어 있으며 다른 한쪽 단자는 노드 2에 접속되고 있으며,
    상기 제 2 저항은, 한쪽 단자가 상기 노드 2에 접속되어 있고, 다른 한쪽 단자가 상기 외부 제어 신호 입력 단자에 접속되어 있고,
    상기 커패시터는 한쪽 단자가 상기 고주파 회로 접속 단자를 통해 상기 고주파 신호 경로에 접속되어 있고 다른 한쪽 단자는 상기 노드 2에 접속되어 있으며,
    상기 다이오드는, 음극이 상기 노드 2에 접속되어 있고 양극이 상기 외부 제어 신호 입력 단자에 접속되고 있으며,
    상기 내부 제어 전압 출력 단자는, 상기 스위치 회로부에 접속되고 있는 것을 특징으로 하는 고주파 스위치 회로.
  8. 제7항에 있어서,
    상기 전계 효과 트랜지스터의 게이트는, 제3 저항을 통해 접지되어 있는 것을 특징으로 하는 고주파 스위치 회로.
  9. 고주파 신호 경로의 접속 상태와 비접속 상태를 스위칭하는 스위치 회로부와 외부 제어 신호에 따라 상기 스위치 회로부 제어용의 내부 제어 전압을 발생하는 제어 전압 발생 회로부를 가지는 고주파 스위치 회로로서,
    상기 제어 전압 발생 회로부는, 고주파 회로 접속 단자, 외부 제어 신호 입력 단자, 공핍형의 전계 효과 트랜지스터, 제1 저항, 내부 제어 전압 출력 단자, 커패시터 및 다이오드를 포함하며,
    상기 전계 효과 트랜지스터는, 게이트가 접지 되어 있고, 소스가 상기 외부 제어 신호 입력 단자에 접속되어 있으며, 드레인이 노드 2에 접속되어 있고,
    상기 다이오드는, 음극이 상기 노드 2에 접속되어 있고 양극이 노드 1에 접속되고 있고,
    상기 제 1 저항은, 한쪽 단자가 상기 노드 1과 내부 제어 전압 출력 단자와의 전기적 접속 경로에 접속되어 있고 다른 한쪽 단자가 상기 외부 제어 신호 입력 단자에 접속되고 있고,
    상기 커패시터는 한쪽 단자가 상기 고주파 회로 접속 단자를 통하여 상기 고주파 신호 경로에 접속되어 있고 다른 한쪽 단자가 상기 노드 1에 접속되어 있고,
    상기 내부 제어 전압 출력 단자는, 상기 스위치 회로부에 연결되어 있는 것을 특징으로 하는 고주파 스위치 회로.
  10. 제9항에 있어서,
    상기 전계 효과 트랜지스터의 게이트는, 제2 저항을 통해 접지되어 있는 것을 특징으로 하는 고주파 스위치 회로.
  11. 적어도 제1 고주파 스위치 회로부와 제2 고주파 스위치 회로부를 갖춘 단극다투형 고주파 스위치 회로로서,
    상기 제 1 및 제2의 고주파 스위치 회로부는 청구항 7 내지 10 중 어느 한 항에 따른 고주파 스위치 회로이며,
    상기 제 1 및 제2의 고주파 스위치 회로부는 모두 상기 고주파 신호 경로의 일단이 공통 고주파 포트에 접속되어 있고, 상기 제어 전압 발생 회로에 설치된 상기 커패시터의 한쪽 단자가 상기 고주파 회로 접속 단자를 통해 상기 공통 고주파 포트에 접속되어 있는 것을 특징으로 하는 단극다투형 고주파 스위치 회로.
  12. 제 1항 내지 제11항 중 어느 한 항에 있어서,
    상기 고주파 스위치 회로에 이용되는 능동 소자는 모두 상기 전계 효과 트랜지스터와 실질적으로 동일한 핀치오프 전압을 갖는 공핍형 전계 효과 트랜지스터인 것을 특징으로 하는 고주파 스위치 회로.
  13. 제3항 내지 제12항 중 어느 한 항에 있어서,
    상기 제 1 저항은, 능동 부하인 것을 특징으로 하는 고주파 스위치 회로.
  14. 제1항 내지 제13항 중 어느 한 항에 있어서,
    상기 내부 제어 전압 출력 단자는, LPF(low pass filter, 저주파 통과 필터)를 통해 상기 스위치 회로부에 접속되고 있는 것을 특징으로 하는 고주파 스위치 회로.
  15. 제14항에 있어서,
    상기 LPF는, 저항과 커패시터로 구성되어 있는 것을 특징으로 하는 고주파 스위치 회로.
KR1020087001385A 2005-08-09 2006-07-26 고주파 스위치 회로 KR101318763B1 (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2005230354 2005-08-09
JPJP-P-2005-00230354 2005-08-09
JP2006078355 2006-03-22
JPJP-P-2006-00078355 2006-03-22
JPJP-P-2006-00116255 2006-04-20
JP2006116255 2006-04-20
PCT/JP2006/314799 WO2007018037A1 (ja) 2005-08-09 2006-07-26 高周波スイッチ回路

Publications (2)

Publication Number Publication Date
KR20080027849A true KR20080027849A (ko) 2008-03-28
KR101318763B1 KR101318763B1 (ko) 2013-10-16

Family

ID=37727226

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087001385A KR101318763B1 (ko) 2005-08-09 2006-07-26 고주파 스위치 회로

Country Status (7)

Country Link
US (1) US8159283B2 (ko)
EP (1) EP1914890A1 (ko)
JP (1) JP4760832B2 (ko)
KR (1) KR101318763B1 (ko)
CN (1) CN101228694B (ko)
TW (1) TWI390844B (ko)
WO (1) WO2007018037A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101319731B1 (ko) * 2012-04-26 2013-10-17 삼성전기주식회사 무선통신 시스템에서의 송수신 신호 스위칭 타임 제어회로
KR20190014956A (ko) * 2017-08-04 2019-02-13 삼성전기주식회사 션트 및 바이어스 복합형의 고주파 스위치 장치

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010143472A1 (ja) * 2009-06-11 2010-12-16 株式会社村田製作所 高周波スイッチモジュール
JP2011103537A (ja) * 2009-11-10 2011-05-26 Mitsubishi Electric Corp 高周波半導体スイッチ
US20130252562A1 (en) * 2010-09-21 2013-09-26 Dsp Group, Ltd. High power high isolation low current cmos rf switch
US9136838B2 (en) * 2010-09-21 2015-09-15 Dsp Group Ltd. RF switch implementation in CMOS process
JP2012205006A (ja) * 2011-03-24 2012-10-22 Semiconductor Components Industries Llc スイッチおよびそのスイッチを用いたスイッチ回路
EP2549655A1 (en) * 2011-07-21 2013-01-23 Nederlandse Organisatie voor toegepast -natuurwetenschappelijk onderzoek TNO RF device with a transmit/receive switch circuit
KR20130127782A (ko) * 2012-05-15 2013-11-25 삼성전기주식회사 스위칭 회로 및 이를 포함하는 무선통신 시스템
US8829967B2 (en) 2012-06-27 2014-09-09 Triquint Semiconductor, Inc. Body-contacted partially depleted silicon on insulator transistor
US8729952B2 (en) * 2012-08-16 2014-05-20 Triquint Semiconductor, Inc. Switching device with non-negative biasing
US8847672B2 (en) 2013-01-15 2014-09-30 Triquint Semiconductor, Inc. Switching device with resistive divider
US9214932B2 (en) 2013-02-11 2015-12-15 Triquint Semiconductor, Inc. Body-biased switching device
US8923782B1 (en) 2013-02-20 2014-12-30 Triquint Semiconductor, Inc. Switching device with diode-biased field-effect transistor (FET)
US8977217B1 (en) 2013-02-20 2015-03-10 Triquint Semiconductor, Inc. Switching device with negative bias circuit
US9203396B1 (en) 2013-02-22 2015-12-01 Triquint Semiconductor, Inc. Radio frequency switch device with source-follower
US9379698B2 (en) 2014-02-04 2016-06-28 Triquint Semiconductor, Inc. Field effect transistor switching circuit
US9768770B2 (en) * 2014-03-04 2017-09-19 Qorvo Us, Inc. Bias circuit for a high power radio frequency switching device
US20160248400A1 (en) * 2015-02-25 2016-08-25 Analog Devices, Inc. Apparatus and methods for radio frequency switching
CN106160717B (zh) * 2015-04-03 2020-08-18 恩智浦美国有限公司 传输门电路
US10211789B2 (en) * 2016-04-21 2019-02-19 Skyworks Solutions, Inc. PHEMT components with enhanced linearity performance
JP2018050127A (ja) * 2016-09-20 2018-03-29 株式会社東芝 半導体スイッチ
US11575373B2 (en) 2018-10-18 2023-02-07 Qorvo Us, Inc. Switch circuitry
JP7357562B2 (ja) 2020-02-04 2023-10-06 日清紡マイクロデバイス株式会社 高周波スイッチ回路
TWI714467B (zh) * 2020-03-02 2020-12-21 盛群半導體股份有限公司 電壓監控裝置以及其電壓偵測電路
CN111988022A (zh) * 2020-07-31 2020-11-24 重庆智行者信息科技有限公司 一种汽车pwm输出电路
CN115117025A (zh) * 2021-03-23 2022-09-27 华为技术有限公司 一种集成电路、芯片及电子设备

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01120123A (ja) * 1987-11-02 1989-05-12 Toshiba Corp 半導体集積回路の入力回路
JPH086653A (ja) 1994-06-16 1996-01-12 Sony Corp レファレンス電圧発生回路
JPH0851318A (ja) * 1994-08-08 1996-02-20 Oki Electric Ind Co Ltd 利得可変回路とその集積回路
JP3169775B2 (ja) 1994-08-29 2001-05-28 株式会社日立製作所 半導体回路、スイッチ及びそれを用いた通信機
US5903178A (en) * 1994-12-16 1999-05-11 Matsushita Electronics Corporation Semiconductor integrated circuit
JP3288209B2 (ja) * 1994-12-16 2002-06-04 松下電器産業株式会社 半導体集積回路
JPH08330996A (ja) * 1995-05-30 1996-12-13 Sony Corp アンテナ共用器
JP3249393B2 (ja) * 1995-09-28 2002-01-21 株式会社東芝 スイッチ回路
JP3238616B2 (ja) 1995-09-29 2001-12-17 松下電器産業株式会社 半導体スイッチ回路
JPH09116408A (ja) * 1995-10-19 1997-05-02 Hitachi Ltd 半導体集積回路
JPH1084267A (ja) * 1996-09-06 1998-03-31 Hitachi Ltd Ｒｆスイッチおよび移動体通信装置
JP3711193B2 (ja) * 1998-01-16 2005-10-26 三菱電機株式会社 送受信切り換え回路
JP2000004149A (ja) 1998-06-16 2000-01-07 New Japan Radio Co Ltd Ｓｐｄｔスイッチ半導体集積回路
JP2000307413A (ja) * 1999-04-19 2000-11-02 Sony Corp 電圧変換回路及び通信回路網
TWI252582B (en) 2001-02-27 2006-04-01 Sanyo Electric Co Switch circuit device
JP2003283258A (ja) 2002-03-20 2003-10-03 Ricoh Co Ltd 低電圧動作の基準電圧源回路
JP4009553B2 (ja) * 2002-05-17 2007-11-14 日本電気株式会社 高周波スイッチ回路
JP2004096441A (ja) * 2002-08-30 2004-03-25 Fujitsu Quantum Devices Ltd スイッチング回路、スイッチングモジュール及びその制御方法
JP2005005858A (ja) 2003-06-10 2005-01-06 Sanyo Electric Co Ltd スイッチ回路装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101319731B1 (ko) * 2012-04-26 2013-10-17 삼성전기주식회사 무선통신 시스템에서의 송수신 신호 스위칭 타임 제어회로
US9037097B2 (en) 2012-04-26 2015-05-19 Samsung Electro-Mechanics Co., Ltd. Circuit for controlling switching time of transmitting and receiving signal in wireless communication system
KR20190014956A (ko) * 2017-08-04 2019-02-13 삼성전기주식회사 션트 및 바이어스 복합형의 고주파 스위치 장치

Also Published As

Publication number Publication date
JP4760832B2 (ja) 2011-08-31
WO2007018037A1 (ja) 2007-02-15
TWI390844B (zh) 2013-03-21
EP1914890A1 (en) 2008-04-23
CN101228694B (zh) 2010-12-08
KR101318763B1 (ko) 2013-10-16
US8159283B2 (en) 2012-04-17
US20100090747A1 (en) 2010-04-15
JPWO2007018037A1 (ja) 2009-02-19
CN101228694A (zh) 2008-07-23
TW200713817A (en) 2007-04-01

Similar Documents

Publication Publication Date Title
KR101318763B1 (ko) 고주파 스위치 회로
US7161197B2 (en) RF switching circuit for use in mobile communication systems
US7391282B2 (en) Radio-frequency switch circuit and semiconductor device
US7561853B2 (en) Radio frequency switch
US20070290744A1 (en) Radio frequency switching circuit, radio frequency switching device, and transmitter module device
EP1261130B1 (en) High-frequency switching device incorporating an inverter circuit
US20100207679A1 (en) Conduction switching circuit, conduction switching circuit block, and operating method of conduction switching circuit
KR20040107426A (ko) 고주파 스위칭 장치 및 반도체 장치
US7893749B2 (en) High frequency switch circuit having reduced input power distortion
JP2009194891A (ja) 高周波スイッチ回路
US20120068757A1 (en) Semiconductor switch
US20140049312A1 (en) Rf switch with complementary switching devices
US20140125402A1 (en) Switching circuit, radio switching circuit, and switching method thereof
JP2007096609A (ja) 半導体スイッチ回路装置
JP3426993B2 (ja) スイッチ回路装置
KR101335085B1 (ko) 고전력 스위칭을 위한 방법 및 시스템
JP4868275B2 (ja) 高周波スイッチ回路
US11088685B2 (en) High-frequency switch
JP4538016B2 (ja) 高周波スイッチ装置および半導体装置
JP2016174240A (ja) 半導体スイッチ
US20050190691A1 (en) High-frequency switch apparatus
JP5052215B2 (ja) 半導体スイッチ回路
JP2008017170A (ja) 半導体スイッチ回路並びに通信機器
KR102117478B1 (ko) 고주파 스위치
JP4851758B2 (ja) スイッチ回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
E90F Notification of reason for final refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160921

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170920

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180920

Year of fee payment: 6