KR20080010387A

KR20080010387A - 스위칭 레귤레이터 및 이것을 구비한 전자 기기

Info

Publication number: KR20080010387A
Application number: KR1020077020384A
Authority: KR
Inventors: 마사끼 오미
Original assignee: 로무 가부시키가이샤
Priority date: 2005-05-09
Filing date: 2006-04-18
Publication date: 2008-01-30
Also published as: WO2006120842A1; JP4573697B2; CN101142736A; US20090091308A1; US7759911B2; TW200701614A; JP2006314160A

Abstract

본 발명에 따른 스위칭 레귤레이터(20)는, 동기 정류 트랜지스터(P1)의 양단 전압이 게이트/소스간에 인가되는 역류 검출 트랜지스터(P2)를 갖고 이루어지며, 동기 정류 트랜지스터(P1)의 온 기간 중에 역류 검출 트랜지스터(P2)가 역방향 전류의 검출을 나타내는 개폐 상태(온 상태)로 되었을 때, 그 온 기간의 만료를 기다리지 않고 동기 정류 트랜지스터(P1)를 오프시키는 구성으로 되어 있다.

스위칭 레귤레이터, 역류 검출 트랜지스터, 동기 정류 트랜지스터, 역류 검출 트랜지스터

Description

스위칭 레귤레이터 및 이것을 구비한 전자 기기{SWITCHING REGULATOR AND ELECTRONIC DEVICE HAVING SAME}

본 발명은, 동기 정류형의 스위칭 레귤레이터(쵸퍼형 레귤레이터) 및 이것을 구비한 전자 기기에 관한 것이다.

종래부터, 열 손실이 적고, 또한, 입출력 교차가 큰 경우에 비교적 효율이 좋은 안정화 전원 수단의 하나로서, 출력 트랜지스터의 온/오프 제어(듀티 제어)에 의해 에너지 저장 소자(컨덴서나 인덕터 등)를 구동함으로써, 입력 전압으로부터 원하는 출력 전압을 생성하는 스위칭 레귤레이터가 널리 이용되고 있다.

또한, 높은 변환 효율이 요구되는 스위칭 레귤레이터에 대해서는, 정류 소자의 온 저항을 최대한 저감하기 위해, 정류 소자로서 동기 정류 트랜지스터를 이용하고, 이것을 출력 트랜지스터에 대하여 상보적으로 온/오프 제어하는 구성이 채용되고 있었다.

단，상기한 동기 정류형의 스위칭 레귤레이터에서는, 부하 변동에 의하지 않는 일률적인 스위칭 제어를 행하면, 그 경부하 시에 전력 손실이 커진다고 하는 과제가 있었다. 이러한 전력 손실의 증대는, 부하가 가벼워지면 인덕터에 축적되는 에너지량이 감소되어, 동기 정류 트랜지스터의 온 기간(동기 정류 트랜지스터를 온 해야 할 기간, 즉 축적 에너지의 방출 기간)보다도 단기간에 그 축적 에너지를 모두 방출하고, 이후, 동기 정류 트랜지스터의 온 기간이 만료될 때까지의 동안, 출력단으로부터 역방향 전류가 흐르기 때문에 생기는 것이다.

따라서, 상기 과제를 해결하는 수단으로서, 종래부터, 출력 트랜지스터와 동기 정류 트랜지스터와의 중간 접속 노드로부터 전압 입력 단자를 향하여 흐르는 역방향 전류를 검출하는 역류 검출 회로를 설치하고, 동기 정류 트랜지스터의 온 기간에 역류가 검출되었을 때에는, 적어도 다음에 동기 정류 트랜지스터를 온해야 할 기간이 도래해도, 해당 동기 정류 트랜지스터를 온시키지 않도록 한 동기 정류형 스위칭 레귤레이터가 개시·제안되어 있다(예를 들면, 특허 문헌 1을 참조).

또한, 본원 발명에 관한 그 밖의 종래 기술로서는, 출력 트랜지스터 및 동기 정류 트랜지스터의 온 저항을 이용하여 각 온 시에 부하 전류를 검출하고, 그 검출 결과에 기초하여 경부하로 판단되는 경우에 동기 정류 트랜지스터를 오프하는 전원 회로나, 출력 트랜지스터의 온 직후의 소스·드레인간 전위차로부터 부하 전류를 검출하고, 그 검출 결과에 기초하여 PWM[Pulse Width Modulation] 제어와 PFM[Pulse Frequency Modulation] 제어를 절환하는 전압 변환 회로가 개시·제안되어 있다(예를 들면, 특허 문헌 2, 3을 참조).

특허 문헌 1: 일본 특개2002-281743호 공보

특허 문헌 2: 일본 특개평11-146637호 공보

특허 문헌 3: 일본 특허 제3511195호 명세서

<발명의 개시>

<발명이 해결하고자 하는 과제>

확실히, 상기 종래의 스위칭 레귤레이터이면, 경부하 시의 역방향 전류를 억제하여, 전력 손실을 저감하는 것이 가능하다.

그러나, 특허 문헌 1에 개시된 종래 기술은, 어디까지나, 동기 정류 트랜지스터의 온 기간에 역방향 전류가 검출되었을 때, 다음에 도래하는 동기 정류 트랜지스터의 온 기간을 캔슬하여 인덕터에의 에너지 축적을 우선적으로 행함으로써, 이후의 역류 발생을 회피하는 기술로서, 동기 정류 트랜지스터의 온 기간에 역방향 전류가 검출되었을 때에, 그 역방향 전류를 차단하는 기술은 아니었다.

또한, 특허 문헌 1∼3에 개시된 어떤 종래 기술도, 역류 검출 수단으로서, 역방향 전류에 따른 참조 전압과 소정의 기준 전압을 비교하는 컴퍼레이터를 이용하는 구성으로 되어 있어, 회로 규모의 증대나 신호 지연(역류 차단의 지연)이 초래되었다. 또한, 회로 규모가 큰 컴퍼레이터는, 그 집적화 시에, 소자 사이즈가 큰 출력 트랜지스터나 동기 정류 트랜지스터의 근방에 배치하기 어렵기 때문에, 역방향 전류와는 무관계한 노이즈의 영향을 받기 쉬워, 열악한 노이즈 환경 하에서의 사용 시(예를 들면 휴대 전화 단말기에의 탑재 시)에는, 역류 검출 정밀도가 저하될 우려가 있었다.

본 발명은, 상기한 문제점을 감안하여, 회로 규모의 증대나 역류 차단의 지연을 초래하지 않고, 고정밀도로 역류 전류의 검출 및 차단을 행하고, 또한 경부하 시의 전력 손실을 저감하는 것이 가능한 스위칭 레귤레이터 및 이것을 구비한 전자 기기를 제공하는 것을 목적으로 한다.

<과제를 해결하기 위한 수단>

상기 목적을 도달하기 위해, 본 발명에 따른 스위칭 레귤레이터는, 출력 트랜지스터 및 동기 정류 트랜지스터의 상보적인 스위칭 제어에 의해 에너지 저장 소자의 일단을 구동함으로써, 입력 전압으로부터 원하는 출력 전압을 생성하는 스위칭 레귤레이터로서, 상기 동기 정류 트랜지스터의 양단 전압이 게이트·소스간에 인가되는 역류 검출 트랜지스터와, 상기 동기 정류 트랜지스터의 온 기간 중에 상기 역류 검출 트랜지스터가 역방향 전류의 검출을 나타내는 개폐 상태로 되었을 때, 그 온 기간의 만료를 기다리지 않고 상기 동기 정류 트랜지스터를 오프시키는 온 기간 중단부를 갖고 이루어지는 구성(제1 구성)으로 되어 있다.

승압형을 예시하면, 본 발명에 따른 스위칭 레귤레이터는, 인덕터를 통하여 입력 전압이 인가되는 입력 단자와, 부하에의 출력 전압이 인출되는 출력 단자와, 드레인이 상기 입력 단자에 접속되고, 소스가 접지단에 접속된 N 채널 전계 효과형의 출력 트랜지스터와, 드레인이 상기 입력 단자에 접속되고, 소스가 상기 출력 단자에 접속된 P 채널 전계 효과형의 동기 정류 트랜지스터와, 상기 출력 전압에 따라 변동하는 귀환 전압과 소정의 목표 설정 전압과의 차분을 증폭하여 오차 전압을 생성하는 오차 증폭기와, 램프 파형 혹은 삼각 파형의 슬로프 전압을 생성하는 발진기와, 상기 오차 전압과 상기 슬로프 전압을 비교하여 PWM 신호를 생성하는 PWM 컴퍼레이터와, 데이터 입력단이 전원 라인에 접속된 D 플립플롭과, 게이트가 상기 입력 단자에 접속되고, 소스가 상기 출력 단자에 접속되고, 드레인이 상기 D 플립플롭의 클럭 입력단에 접속된 P 채널 전계 효과형의 역류 검출 트랜지스터와, 상기 D 플립플롭의 클럭 입력단과 접지단 사이에 접속된 저항과, 입력단이 상기 PWM 컴퍼레이터의 출력단에 접속되고, 출력단이 상기 D 플립플롭의 리세트 입력단에 접속된 제1 인버터와, 입력단이 제1 인버터의 출력단에 접속되고, 출력단이 상기 출력 트랜지스터의 게이트에 접속된 제2 인버터와, 일 입력단이 상기 D 플립플롭의 출력단에 접속되고, 타 입력단이 제2 인버터의 출력단에 접속되고, 출력단이 상기 동기 정류 트랜지스터의 게이트에 접속된 논리합 회로를 갖고 이루어지는 구성(제2 구성)으로 하면 된다.

이러한 구성으로 함으로써, 단일의 트랜지스터 소자를 이용하여 역방향 전류의 발생 유무를 검출할 수 있으므로, 회로 규모 증대나 역류 차단 지연을 초래하지 않고, 고정밀도로 역류 전류의 검출 및 차단을 행하여, 경부하 시의 전력 손실을 저감하는 것이 가능하게 된다.

또한, 상기한 제1 또는 제2 구성으로 이루어지는 스위칭 레귤레이터에서, 상기 역류 검출 트랜지스터는, 상기 동기 정류 트랜지스터에 인접하여 집적 배치되어 있는 구성(제3 구성)으로 하면 된다. 이러한 구성으로 함으로써, 역류 검출 시에 무관계한 노이즈의 영향을 받기 어려워지므로, 노이즈 환경 하에서도 안정된 역류 검출을 행하는 것이 가능하게 된다.

또한, 본 발명에 따른 전자 기기는, 장치 전원의 출력 변환 수단으로서, 상기 제1∼제3 중 어느 하나의 구성으로 이루어지는 스위칭 레귤레이터를 구비하여 이루어진다. 또한, 상기 장치 전원으로서는, 배터리를 이용할 수 있다. 이러한 구성으로 함으로써, 배터리의 낭비를 억제하여, 그 동작 가능 시간을 연장시키는 것이 가능하게 된다.

<발명의 효과>

상기한 바와 같이, 본 발명에 따른 스위칭 레귤레이터이면, 회로 규모의 증대를 초래하지 않고, 고정밀도로 경부하 시의 전력 손실을 저감하는 것이 가능해지고, 나아가서는, 이것을 구비한 전자 기기의 소비 전력 저감을 도모하는 것이 가능하게 된다.

도 1은 본 발명에 따른 휴대 전화 단말기의 일 실시예를 도시하는 블록도.

도 2는 DC/DC 컨버터(20)의 일 구성예를 도시하는 회로도.

도 3a 및 도 3b는, 스위칭 전원 IC(21)에서의 역류 방지 동작의 일례를 설명하기 위한 도면.

도 4는 스위칭 전원 IC(21)의 소자 레이아웃 예를 도시하는 도면.

<부호의 설명>

10: 배터리

20: DC/DC 컨버터(스위칭 레귤레이터)

30: TFT 액정 패널

21: 스위칭 전원 IC

211: 스위치 구동 회로

212: 출력 귀환 회로

CTRL: 스위칭 제어부

N1: N 채널 전계 효과 트랜지스터(출력 트랜지스터)

P1: P 채널 전계 효과 트랜지스터(동기 정류 트랜지스터)

P2: P 채널 전계 효과 트랜지스터(역류 검출 트랜지스터)

INV1∼INV2: 인버터

FF: D 플립플롭

OR: 논리합 회로

ERR: 오차 증폭기

E1: 직류 전압원

OSC: 발진기

CMP: 컴퍼레이터

T1∼T3: 외부 단자

Lex: 인덕터(외장)

Cex: 평활 컨덴서(외장)

Rex1∼Rex2: 저항(외장)

<발명을 실시하기 위한 최량의 형태>

이하에서는, 휴대 전화 단말기에 탑재되고、배터리의 출력 전압을 변환하여 단말기 각 부(예를 들면 TFT[Thin Film Transistor] 액정 패널)의 구동 전압을 생성하는 DC/DC 컨버터에 본 발명을 적용한 경우를 예로 들어 설명한다.

도 1은, 본 발명에 따른 휴대 전화 단말기의 일 실시예를 도시하는 블록도(특히, TFT 액정 패널에의 전원계 부분)이다. 본 도면에 도시한 바와 같이 본 실 시예의 휴대 전화 단말기는, 장치 전원인 배터리(10)와, 배터리(10)의 출력 변환 수단인 DC/DC 컨버터(20)와, 휴대 전화 단말기의 표시 수단인 TFT 액정 패널(30)을 갖고 이루어진다. 또한, 본 도면에는 명시되어 있지 않지만, 본 실시예의 휴대 전화 단말기는, 상기 구성 요소 외에, 그 본질 기능(통신 기능 등)을 실현하는 수단으로서, 송수신 회로부, 스피커부, 마이크부, 표시부, 조작부, 메모리부 등을 당연히 갖고 이루어진다.

DC/DC 컨버터(20)는, 배터리(10)로부터 인가되는 입력 전압(Vin)으로부터 일정한 출력 전압(Vout)을 생성하고, 그 출력 전압(Vout)을 TFT 액정 패널(30)에 공급한다.

도 2는, DC/DC 컨버터(20)의 일 구성예를 도시하는 회로도(일부에 블록을 포함함)이다. 본 도면대로, 본 실시예의 DC/DC 컨버터(20)는, 스위칭 전원 IC(21) 외에, 외장의 인덕터(Lex), 평활 컨덴서(Cex), 및, 저항(Rex1∼Rex2)을 갖고 이루어지는 승압형 스위칭 레귤레이터이다.

스위칭 전원 IC(21)는, 회로 블록적으로 보면, 스위치 구동 회로(211)와, 출력 귀환 회로(212)를 갖는 것 외에, 외부와의 전기적인 접속 수단으로서, 외부 단자(T1∼T3)를 갖고 이루어진다. 또한, 스위칭 전원 IC(21)에는, 상기한 회로 블록 외에, 그 밖의 보호 회로 블록(저입력 오동작 방지 회로나 열 보호 회로 등)을 적절히 내장해도 된다.

스위치 구동 회로(211)는, N 채널 전계 효과 트랜지스터(N1)와, P 채널 전계 효과 트랜지스터(P1)와, 스위칭 제어부(CTRL)를 갖고 이루어진다. 스위칭 제어 부(CTRL)는, P 채널 전계 효과 트랜지스터(P2)와, 인버터(INV1∼INV2)와, D 플립플롭(FF)과, 논리합 회로(OR)와, 저항(R1)을 갖고 이루어진다.

출력 귀환 회로(212)는, 오차 증폭기(ERR)와, 직류 전압원(E1)과, 발진기(OSC)와, 컴퍼레이터(CMP)를 갖고 이루어진다.

트랜지스터(N1)의 드레인은, 외부 단자(T1)(입력 단자)에 접속되어 있다. 트랜지스터(N1)의 소스는 접지되어 있다.

트랜지스터(P1)의 드레인은, 외부 단자(T1)에 접속되어 있다. 트랜지스터(P1)의 소스는, 외부 단자(T2)(출력 단자)에 접속되어 있다.

오차 증폭기(ERR)의 반전 입력단(-)은, 외부 단자(T3)(출력 귀환 단자)에 접속되어 있다. 오차 증폭기(ERR)의 비반전 입력단(+)은, 직류 전압원(E1)의 정극단에 접속되어 있다. 직류 전압원(E1)의 부극단은, 접지되어 있다. 컴퍼레이터(CMP)의 비반전 입력단(+)은, 오차 증폭기(ERR)의 출력단에 접속되어 있다. 컴퍼레이터(CMP)의 반전 입력단(-)은, 발진기(OSC)의 출력단에 접속되어 있다.

스위칭 제어부(CTRL)에서, 트랜지스터(P2)의 드레인은, 저항(R1)을 통하여 접지되는 한편, 플립플롭(FF)의 클럭 입력단에도 접속되어 있다. 트랜지스터(P2)의 소스는 외부 단자(T2)에 접속되어 있다. 트랜지스터(P2)의 게이트는, 외부 단자(T1)에 접속되어 있다. 인버터(INV1)의 입력단은, 스위칭 제어부(CTRL)의 PWM 신호 입력단으로서, 컴퍼레이터(CMP)의 출력단에 접속되어 있다. 인버터(INV1)의 출력단은, 플립플롭(FF)의 리세트 입력단에 접속되는 한편, 인버터(INV2)의 입력단에도 접속되어 있다. 인버터(INV2)의 출력단은, 스위칭 제어부(CTRL)의 제1 제어 신호 출력단으로서, 트랜지스터(N1)의 게이트에 접속되는 한편, 논리합 회로(OR)의 일 입력단에도 접속되어 있다. 플립플롭(FF)의 데이터 입력단은, 전원 라인에 접속되어 있다. 플립플롭(FF)의 출력단은, 논리합 회로(OR)의 타 입력단에 접속되어 있다. 논리합 회로(OR)의 출력단은, 스위칭 제어부(CTRL)의 제2 제어 신호 출력단으로서, 트랜지스터(P1)의 게이트에 접속되어 있다.

외부 단자(T1)는, 스위칭 전원 IC(21)의 외부에서, 인덕터(Lex)를 통하여, 배터리(10)로부터 공급되는 입력 전압(Vin)의 인가단에 접속되어 있다. 외부 단자(T2)는, 평활 컨덴서(Cex)를 통하여 접지되는 한편, 저항(Rex1, Rex2)을 통해서도 접지되어 있다. 또한, 외부 단자(T2)는, 출력 전압(Vout)의 인출단(부하인 TFT 액정 패널(30)의 전원 입력단)에도 접속되어 있다. 외부 단자(T3)는, 저항(Rex1)과 저항(Rex2)의 접속 노드에 접속되어 있다.

우선, 상기 구성으로 이루어지는 스위칭 전원 IC(21)의 기본 동작(직류/직류 변환 동작)에 대하여 설명한다.

스위치 구동 회로(211)에서, 트랜지스터(N1)는, 스위칭 제어부(CTRL)에 의해 스위칭 제어되는 출력 트랜지스터이며, 트랜지스터(P1)는, 동일하게 스위칭 제어부(CTRL)에 의해 스위칭 제어되는 동기 정류 트랜지스터이다. 스위칭 제어부(CTRL)는, 입력 전압(Vin)을 승압하여 출력 전압(Vout)을 얻을 시에, 트랜지스터(N1, P1)를 상보적으로 스위칭 제어하는 수단이다.

또한, 본 명세서 중에서 이용하고 있는 「상보적」이라고 하는 문구는, 트랜지스터(N1, P1)의 온/오프가 완전하게 역전하고 있는 경우 외에, 관통 전류 방지의 관점으로부터 트랜지스터(N1, P1)의 온/오프 천이 타이밍에 소정의 지연을 부여하고 있는 경우도 포함하는 것으로 한다.

트랜지스터(N1)가 온 상태로 되면, 인덕터(Lex)에는 트랜지스터(N1)를 통하여 접지단을 향한 스위치 전류(Isw)가 흐르고, 그 전기 에너지가 축적된다. 또한, 트랜지스터(N1)의 온 기간에서, 이미 평활 컨덴서(Cex)에 전하가 축적되어 있던 경우, 부하(본 도면에는 도시하지 않은 TFT 액정 패널(30))에는, 평활 컨덴서(Cex)로부터의 전류가 흐르게 된다. 또한, 이 때, 동기 정류 소자인 트랜지스터(P1)는, 트랜지스터(N1)의 온 상태에 대하여 상보적으로 오프 상태로 되기 때문에, 평활 컨덴서(Cex)로부터 트랜지스터(N1)를 향하여 전류가 유입되지는 않는다.

한편, 트랜지스터(N1)가 오프 상태로 되면, 인덕터(Lex)에 생긴 역기 전압에 의해, 그곳에 축적되어 있었던 전기 에너지가 방출된다. 이 때, 트랜지스터(P1)는, 트랜지스터(N1)의 오프 상태에 대하여 상보적으로 온 상태로 되기 때문에, 외부 단자(T1)로부터 트랜지스터(P1)를 통하여 흐르는 전류(Ip)는, 부하인 TFT 액정 패널(30)에 유입됨과 함께, 평활 컨덴서(Cex)를 통하여 접지단에도 유입되어, 그 평활 컨덴서(Cex)를 충전하게 된다. 상기한 동작이 반복됨으로써, 부하인 TFT 액정 패널(30)에는, 평활 컨덴서(Cex)에 의해 평활된 직류 출력이 공급된다.

이와 같이, 본 실시예의 스위칭 전원 IC(21)은, 트랜지스터(N1, P1)의 스위칭 제어에 의해 에너지 저장 소자인 인덕터(Lex)를 구동함으로써, 입력 전압(Vin)을 승압하여 출력 전압(Vout)을 생성하는 쵸퍼형 승압 회로의 일 구성 요소로서 기능하는 것이다.

다음으로, 상기 구성으로 이루어지는 스위칭 전원 IC(21)의 출력 귀환 제어에 대하여 설명한다.

출력 귀환 회로(212)에서, 오차 증폭기(ERR)는, 외장의 저항(Rex1, Rex2)의 접속 노드로부터 인출되는 출력 귀환 전압(Vfb)(출력 전압(Vout)의 실제값에 상당)과, 직류 전압원(E1)에서 생성되는 참조 전압(Vref)(출력 전압(Vout)의 목표 설정값(Vtarget)에 상당)과의 차분을 증폭하여 오차 전압 신호(Verr)를 생성한다. 즉, 오차 전압 신호(Verr)의 전압 레벨은, 출력 전압(Vout)이 그 목표 설정값(Vtarget)보다도 낮을수록, 고레벨로 된다. 한편, 발진기(OSC)는, 램프 파형(톱니파형)의 슬로프 전압 신호(Vslope)를 생성한다. 또한, 슬로프 전압 신호(Vslope)는, 삼각 파형의 전압 신호로 해도 된다.

컴퍼레이터(CMP)는, 오차 전압 신호(Verr)와 슬로프 전압 신호(Vslope)를 비교하여 PWM[Pulse Width Modulation] 신호를 생성하는 PWM 컴퍼레이터이다. 즉, PWM 신호의 온 듀티(단위 기간에 차지하는 트랜지스터(N1)의 온 기간의 비)는, 오차 전압 신호(Verr)와 슬로프 전압 신호(Vslope)의 상대적인 고저에 따라 축차 변동한다. 구체적으로 설명하면, 출력 전압(Vout)이 그 목표 설정값(Vtarget)보다도 낮을수록, PWM 신호의 온 듀티는 커지고, 출력 전압(Vout)이 그 목표 설정값(Vtarget)에 접근함에 따라, PWM 신호의 온 듀티는 작아진다.

스위칭 제어부(CTRL)는, 입력 전압(Vin)을 승압하여 출력 전압(Vout)을 얻을 시에, PWM 신호에 따라 트랜지스터(N1) 및 트랜지스터(P1)를 상보적으로 스위칭 제어한다. 구체적으로 설명하면, 스위칭 제어부(CTRL)는, PWM 신호의 온 기간에는, 트랜지스터(N1)를 온 상태, 트랜지스터(P1)를 오프 상태로 하는 한편，PWM 신호의 오프 기간에는, 트랜지스터(N1)를 오프 상태, 트랜지스터(P1)를 온 상태로 한다.

이와 같이, 본 실시예의 스위칭 전원 IC(21)는, 오차 전압 신호(Ven)에 기초하는 출력 귀환 제어에 의해, 출력 전압(Vout)을 그 목표 설정값(Vtarget)에 맞추어 넣을 수 있다.

다음으로, 상기 구성으로 이루어지는 스위칭 전원 IC(21)의 역류 방지 동작에 대해서, 도 3a∼도 3b를 참조하면서 상세하게 설명한다. 도 3a∼도 3b는, 스위칭 전원 IC(21)에서의 역류 방지 동작의 일례를 설명하기 위한 도면이며, 도 3a는 중부하의 경우, 도 3b는 경부하의 경우를 각각 도시하고 있다.

도 3a∼도 3b에서의 부호(A)∼(E)는, 도 2에 도시하는 장치 각 부(A)∼(E)의 전압 파형을 각각 나타내고 있다. 보다 구체적으로 설명하면, 부호(A)는, 플립플롭(FF)의 클럭 신호를 나타내고 있으며, 그 논리는, 역류 검출 수단인 트랜지스터(P2)의 개폐 상태에 따라 변천되는 것으로 되어 있다. 부호(B)는, 플립플롭(FF)의 리세트 신호를 나타내고 있으며, 그 논리는, 인버터(INV1)에 의한 논리 반전을 거쳐, PWM 신호의 논리를 반전한 것으로 되어 있다. 부호(C)는, 플립플롭(FF)의 출력 신호를 나타내고 있으며, 그 논리는, 클럭 신호(A)의 상승 엣지에서 하이 레벨로 천이되고, 리세트 신호(B)의 하강 엣지에서 로우 레벨로 천이되는 것으로 되어 있다. 부호(D)는, 트랜지스터(N1)의 게이트 신호를 나타내고 있으며, 그 논리는, 인버터(INV1, INV2)에 의한 2회의 논리 반전을 거쳐, PWM 신호 그것으로 되어 있다. 부호(E)는, 트랜지스터(P1)의 게이트 신호를 나타내고 있으며, 그 논리는, 논리합 회로(OR)에서의 논리합 연산에 의해, 신호(C), (D) 중 적어도 한 쪽이 하이 레벨이면 하이 레벨로 되고, 양방이 로우 레벨일 때에 로우 레벨로 되는 것으로 되어 있다.

또한, 도 3a∼도 3b 중의 부호(PWM, Vsw, Vout, 및, Ip)에 대해서는, 도 2에 도시하는 PWM 신호, 스위치 전압(Vsw)(외부 단자)(T1로 나타내는 전압), 출력 전압(Vout), 및, 전류(Ip)의 전압 파형, 혹은 전류 파형을 각각 나타내는 것이다.

우선, 도 3a를 참조하면서, 중부하 시의 동작에 대하여 상세하게 설명한다.

시각(t1∼t2)에서，PWM 신호가 하이 레벨로 되어 있을 때, 트랜지스터(N1)의 게이트 신호(D)는 물론, 트랜지스터(P1)의 게이트 신호(E)에 대해서도, 플립플롭(FF)의 출력 신호(C)의 논리에 의존하지 않고, 하이 레벨로 된다. 그 결과, 시각(tl∼t2)에는, 트랜지스터(N1)가 온 상태, 트랜지스터(P1)가 오프 상태로 되고, 인덕터(Lex)에 대한 전기 에너지의 축적이 행해지게 된다. 또한, 해당 기간 중, 플립플롭(FF)은, 로우 레벨의 리세트 신호(B)에 의해 리세트되어 있으며, 그 출력 신호(C)의 논리는 로우 레벨로 유지되고 있다.

한편, 시각(t2∼t3)에서，PWM 신호가 로우 레벨로 천이되면, 플립플롭(FF)의 리세트 신호(B)가 하이 레벨로 복귀하여, 그 리세트가 해제된다. 또한, 해당 기간 중, 스위치 전압(Vsw)은, 출력 전압(Vout)을 상회한 상태로 유지되기 때문에, 트랜지스터(P2)는, 항상 오프 상태(역류 미검출 상태)로 된다. 따라서, 플립플롭(FF)의 클럭 신호(A)는, 저항(R1)을 통하여 로우 레벨로 유지되고, 출력 신호(C), 나아가서는, 트랜지스터(P1)의 게이트 신호(E)도 로우 레벨로 유지된다. 그 결과, 시 각(t2∼t3)에는, 트랜지스터(N1)가 오프 상태, 트랜지스터(P1)가 온 상태로 되어, 인덕터(Lex)로부터 전기 에너지의 방출이 행해지게 된다.

이와 같이, 중부하 시에 대해서는, 종전과 아무것도 다른 점이 없는 직류/직류 변환 동작이 행해진다.

다음으로, 도 3b를 참조하면서, 경부하 시의 동작에 대하여 상세하게 설명한다.

시각(t4∼t5)에서，PWM 신호가 하이 레벨로 될 때에는, 중부하 시와 마찬가지로, 트랜지스터(N1)의 게이트 신호(D)는 물론, 트랜지스터(P1)의 게이트 신호(E)에 대해서도, 플립플롭(FF)의 출력 신호(C)의 논리에 의존하지 않고, 하이 레벨로 된다. 그 결과, 시각(t4∼t5)에는, 트랜지스터(N1)가 온 상태, 트랜지스터(P1)가 오프 상태로 되어, 인덕터(Lex)에 대한 전기 에너지의 축적이 행해지게 된다. 또한, 해당 기간 중, 플립플롭(FF)은 로우 레벨의 리세트 신호(B)에서 리세트되어 있고, 그 출력 신호(C)의 논리는 로우 레벨로 유지되고 있다.

한편, 시각(t5)에서，PWM 신호가 로우 레벨로 천이되면, 플립플롭(FF)의 리세트 신호(B)가 하이 레벨로 복귀하여, 그 리세트가 해제된다. 이 때, 논리가 천이된 직후의 시각(t5)에는, 인덕터(Lex)에 전기 에너지가 축적되어 있기 때문에, 스위치 전압(Vsw)은, 출력 전압(Vout)을 상회한 상태로 되어 있으며, 트랜지스터(P2)는 오프 상태(역류 미검출 상태)로 된다. 따라서, 플립플롭(FF)의 클럭 신호(A)는, 저항(R1)을 통하여 로우 레벨로 유지되며, 출력 신호(C), 나아가서는, 트랜지스터(P1)의 게이트 신호(E)도 로우 레벨로 유지된다. 그 결과, 시각(t5) 직후 에는, 중부하 시와 마찬가지로, 트랜지스터(N1)가 오프 상태, 트랜지스터(P1)가 온 상태로 되어, 인덕터(Lex)로부터 전기 에너지의 방출이 행해지게 된다.

단, 경부하의 경우, 인덕터(Lex)에 축적되는 전기 에너지가 적기 때문에, 트랜지스터(P1)의 온 기간(PMW 신호가 로우 레벨로 되는 시각(t5∼t7))보다도 단기간에, 그 축적 에너지를 모두 방출하여, 스위치 전압(Vsw)이 출력 전압(Vout)을 하회하고 이후, 트랜지스터(P1)의 온 기간이 만료될 때까지의 동안, 전류(Ip)로서 출력 단자(T2)로부터 역방향 전류가 흐르게 된다.

여기에서, 상기 역방향 전류에 의해 스위치 전압(Vsw)이 더욱 저하하고, 시각(t6)에서, 출력 전압(Vout)을 소정의 임계값 전압(Vth)(트랜지스터(P2)를 온하기 위하여 필요한 게이트·소스간 전위차)만큼 하회하면, 트랜지스터(P2)가 온 상태(역류 검출 상태)로 천이된다. 따라서, 플립플롭(FF)의 클럭 신호(A)는, 트랜지스터(P2)를 통하여 출력 전압(Vout)에까지 인상되어, 출력 신호(C)로서는, 그 상승 엣지에서의 데이터 신호(즉 하이 레벨)가 얻어지게 된다. 그 결과, 트랜지스터(P1)의 게이트 신호(E)는, PWM 신호의 논리(보다 직접적으로는 게이트 신호(D)의 논리)에 의존하지 않고 하이 레벨로 천이되어, 트랜지스터(P1)가 그 온 기간의 만료를 기다리지 않고 오프 상태로 되어, 부하측으로부터 역방향으로 흐르는 전류(Ip)가 차단되게 된다(도면에서의 해칭 부분을 참조).

또한, 시각(t7)에서，PWM 신호가 하이 레벨로 천이되면, 플립플롭(FF)은 로우 레벨의 리세트 신호(B)에서 리세트되고, 전술한 시각(t4∼t5)과 마찬가지로, 트랜지스터(N1)가 온 상태, 트랜지스터(P1)가 오프 상태로 되어, 인덕터(Lex)에 대한 전기 에너지의 축적이 행해지게 된다.

상기한 바와 같이, 본 실시예의 DC/DC 컨버터(20)는, 역류 검출 수단 및 역류 차단 수단으로서, 트랜지스터(P1)의 양단 전압이 게이트·소스간에 인가되는 트랜지스터(P2)와, 트랜지스터(P1)의 온 기간 중에 트랜지스터(P2)가 역방향 전류의 검출을 나타내는 개폐 상태(온 상태)로 되었을 때, 그 온 기간의 만료를 기다리지 않고 트랜지스터(P2)를 오프시키는 온 기간 중단부(플립플롭(FF), 저항(R1), 인버터(INV1∼INV2), 및, 논리합 회로(OR)를 갖고 이루어지는 구성으로 하고 있다.

마지막으로, 상기 구성으로 이루어지는 스위칭 전원 IC(21)의 소자 레이아웃에 대해서, 도 4를 참조하면서 상세하게 설명한다. 본 도면에 도시한 바와 같이, 역류 검출 트랜지스터(P2)는, 트랜지스터(N1) 및 트랜지스터(P1)에 인접하여 집적 배치되어 있다. 이러한 구성으로 함으로써, 역류 검출 시에 무관계한 노이즈의 영향을 받기 어려워지므로, 노이즈 환경 하에서도 안정된 역류 검출을 행하는 것이 가능하게 된다. 특히, 트랜지스터(N1)나 트랜지스터(P1)에서 트랜지스터(P2)를 끼워넣은(혹은 내포한) 소자 레이아웃을 채용하면, 트랜지스터(N1, P1)를 노이즈 간섭 소자로서 기능시켜, 트랜지스터(P2)에의 노이즈 중첩을 억제하여, 보다 정밀도가 높은 역류 검출을 행하는 것이 가능하게 된다. 또한, 역류 검출 트랜지스 터(P2)를 외부 단자(T1, T2)의 근방에 배설할 수 있으므로 노이즈에 강해진다.

또한, 상기한 실시예에서는, 휴대 전화 단말기에 탑재되고, 배터리의 출력 변환 수단으로서 이용되는 DC/DC 컨버터에 본 발명을 적용한 경우를 예로 들어 설명하였지만, 본 발명의 적용 대상은 이것에 한정되는 것은 아니며, 본 발명은, 그 밖의 전자 기기에 탑재되는 DC/DC 컨버터에도 널리 적용하는 것이 가능하다.

또한, 상기한 실시예에서는, 승압형의 스위칭 레귤레이터에 본 발명을 적용한 경우를 예로 들어 설명하였지만, 본 발명의 적용 대상은 이것에 한정되는 것은 아니고, 강압형이나 승강압형의 스위칭 레귤레이터에도 마찬가지로 적용하는 것이 가능하다.

또한, 본 발명의 구성은, 상기 실시예 외에, 발명의 주지를 일탈하지 않는 범위에서 다양한 변경을 가하는 것이 가능하다. 예를 들면, 출력 트랜지스터나 동기 정류 트랜지스터, 혹은, 역류 검출 트랜지스터로서, 단일의 전계 효과 트랜지스터가 아니라, 복수의 전계 효과 트랜지스터를 이용하는 구성으로 해도 된다.

본 발명은, 동기 정류형 스위칭 레귤레이터의 변환 효율 향상을 도모하는 데에 있어서 유용한 기술이며, 모든 전자 기기(특히 배터리 사양의 전자 기기)의 소비 전력 저감 기술로서, 적합하게 이용할 수 있다.

Claims

출력 트랜지스터 및 동기 정류 트랜지스터(synchronous-rectification transistor)의 상보적인 스위칭 제어에 의해 에너지 저장 소자의 일단을 구동함으로써, 입력 전압으로부터 원하는 출력 전압을 생성하는 스위칭 레귤레이터(switching regulator)로서,

상기 동기 정류 트랜지스터의 양단 전압이 게이트·소스간에 인가되는 역류(reverse current) 검출 트랜지스터와,

상기 동기 정류 트랜지스터의 온(on) 기간 중에 상기 역류 검출 트랜지스터가 역방향 전류의 검출을 나타내는 개폐 상태로 되었을 때, 그 온 기간의 만료를 기다리지 않고 상기 동기 정류 트랜지스터를 오프(off)시키는 온 기간 중단부

를 포함하는 것을 특징으로 하는 스위칭 레귤레이터.
승압형의 스위칭 레귤레이터(step-up switching regulator)로서,

인덕터를 통하여 입력 전압이 인가되는 입력 단자와,

부하에의 출력 전압이 인출되는 출력 단자와,

드레인이 상기 입력 단자에 접속되고, 소스가 접지단에 접속된 N 채널 전계 효과형의 출력 트랜지스터와,

드레인이 상기 입력 단자에 접속되고, 소스가 상기 출력 단자에 접속된 P 채널 전계 효과형의 동기 정류 트랜지스터와,

상기 출력 전압에 따라 변동하는 귀환 전압과 소정의 목표 설정 전압과의 차분을 증폭하여 오차 전압을 생성하는 오차 증폭기와,

램프 파형 혹은 삼각 파형의 슬로프 전압(slope voltage)을 생성하는 발진기와,

상기 오차 전압과 상기 슬로프 전압을 비교하여 PWM(Pulse Width Modulation) 신호를 생성하는 PWM 컴퍼레이터(comparator)와,

데이터 입력단이 전원 라인에 접속된 D 플립플롭과,

게이트가 상기 입력 단자에 접속되고, 소스가 상기 출력 단자에 접속되고, 드레인이 상기 D 플립플롭의 클록 입력단에 접속된 P 채널 전계 효과형의 역류 검출 트랜지스터와,

상기 D 플립플롭의 클록 입력단과 접지단 사이에 접속된 저항과,

입력단이 상기 PWM 컴퍼레이터의 출력단에 접속되고, 출력단이 상기 D 플립플롭의 리세트 입력단에 접속된 제1 인버터와,

입력단이 상기 제1 인버터의 출력단에 접속되고, 출력단이 상기 출력 트랜지스터의 게이트에 접속된 제2 인버터와,

하나의 입력단이 상기 D 플립플롭의 출력단에 접속되고, 다른 입력단이 상기 제2 인버터의 출력단에 접속되고, 출력단이 상기 동기 정류 트랜지스터의 게이트에 접속된 논리합 회로(OR circuit)

를 포함하는 것을 특징으로 하는 승압형의 스위칭 레귤레이터.
제2항에 있어서,

상기 역류 검출 트랜지스터는, 상기 동기 정류 트랜지스터에 인접하여 집적배치되어 있는 것을 특징으로 하는 승합형의 스위칭 레귤레이터.
장치 전원의 출력 변환 수단으로서 스위칭 레귤레이터를 포함하는 전자 기기로서,

상기 스위칭 레귤레이터는, 출력 트랜지스터 및 동기 정류 트랜지스터의 상보적인 스위칭 제어에 의해 에너지 저장 소자의 일단을 구동함으로써, 입력 전압으로부터 원하는 출력 전압을 생성하는 스위칭 레귤레이터이며,

상기 동기 정류 트랜지스터의 양단 전압이 게이트·소스간에 인가되는 역류 검출 트랜지스터와,

상기 동기 정류 트랜지스터의 온 기간 중에 상기 역류 검출 트랜지스터가 역방향 전류의 검출을 나타내는 개폐 상태로 되었을 때, 그 온 기간의 만료를 기다리지 않고 상기 동기 정류 트랜지스터를 오프시키는 온 기간 중단부

를 포함하는 것을 특징으로 하는 전자 기기.
장치 전원의 출력 변환 수단으로서 스위칭 레귤레이터를 포함하는 전자 기기로서,

상기 스위칭 레귤레이터는, 인덕터를 통하여 입력 전압이 인가되는 입력 단자와,

부하에의 출력 전압이 인출되는 출력 단자와,

드레인이 상기 입력 단자에 접속되고, 소스가 접지단에 접속된 N 채널 전계 효과형의 출력 트랜지스터와,

드레인이 상기 입력 단자에 접속되고, 소스가 상기 출력 단자에 접속된 P 채널 전계 효과형의 동기 정류 트랜지스터와,

상기 출력 전압에 따라 변동하는 귀환 전압과 소정의 목표 설정 전압과의 차분을 증폭하여 오차 전압을 생성하는 오차 증폭기와,

램프 파형 혹은 삼각 파형의 슬로프 전압을 생성하는 발진기와,

상기 오차 전압과 상기 슬로프 전압을 비교하여 PWM 신호를 생성하는 PWM 컴퍼레이터와,

데이터 입력단이 전원 라인에 접속된 D 플립플롭과,

게이트가 상기 입력 단자에 접속되고, 소스가 상기 출력 단자에 접속되고, 드레인이 상기 D 플립플롭의 클록 입력단에 접속된 P 채널 전계 효과형의 역류 검출 트랜지스터와,

상기 D 플립플롭의 클록 입력단과 접지단 사이에 접속된 저항과,

입력단이 상기 PWM 콤퍼레이터의 출력단에 접속되고, 출력단이 상기 D 플립플롭의 리세트 입력단에 접속된 제1 인버터와,

입력단이 상기 제1 인버터의 출력단에 접속되고, 출력단이 상기 출력 트랜지스터의 게이트에 접속된 제2 인버터와,

하나의 입력단이 상기 D 플립플롭의 출력단에 접속되고, 다른 입력단이 상기 제2 인버터의 출력단에 접속되고, 출력단이 상기 동기 정류 트랜지스터의 게이트에 접속된 논리합 회로

를 포함하는 것을 특징으로 하는 전자 기기.
제5항에 있어서,

상기 장치 전원은 배터리인 것을 특징으로 하는 전자 기기.