JP2013099186A - 昇降圧回路及び電力変換方法 - Google Patents

Abstract

【課題】三角波信号を利用した昇降圧回路の出力におけるリップル電圧を低減する。
【解決手段】本発明による昇降圧回路は、三角波信号２００の上限値ＶＰＨ及び下限値ＶＰＬを決める電圧ＶＨ、ＶＬに基づいて設定されるシフト量ＥｐＬで、第１制御信号２０１の電圧をシフトして第２制御信号２０２を生成するレベルシフト回路１０２と、第１制御信号２０１と三角波信号２００との比較結果によって、降圧用スイッチング素子１１のスイッチング動作を制御する第１コンパレータ１０３と、第２制御信号２０２と三角波信号３００との比較結果によって昇圧用スイッチング素子１２のスイッチング動作を制御する第２コンパレータ１０４を具備する。
【選択図】図４

Description

本発明は、昇降圧回路に関し、特に昇降圧回路におけるＰＷＭ（Ｐｕｌｓｅ Ｗｉｔｈ Ｍｏｄｕｌａｔｉｏｎ）信号生成回路及び電圧変換方法に関する。

スイッチングコンバータは、高効率で、入力電圧ＶＩＮを所望の出力電圧ＶＯＵＴへ変換できることから、様々な分野で使用されている。例えば、昇降圧型ＤＣ−ＤＣコンバータは、デジタルスチールカメラ（以下、ＤＳＣと称す）や携帯電話などの携帯機器用の電源ＩＣに使用されている。

昇降圧型ＤＣ−ＤＣコンバータでは、降圧用スイッチング素子又は昇圧用スイッチング素子のスイッチング動作をＰＷＭ（Ｐｕｌｓｅ Ｗｉｔｈ Ｍｏｄｕｌａｔｉｏｎ）信号により制御することで、入力電圧ＶＩＮを所望の出力電圧ＶＯＵＴに昇圧又は降圧する。図１は、従来技術による昇降圧型ＤＣ−ＤＣコンバータで用いられるＰＷＭ信号生成回路の構成の一例を示す図である。図１を参照して、従来技術によるＰＷＭ信号生成回路は、誤差アンプ８０１、降圧用ＰＷＭコンパレータ８０２、昇圧用ＰＷＭコンパレータ８０３、及びレベルシフト回路６００を備える。誤差アンプは、昇降圧型ＤＣ−ＤＣコンバータの出力電圧（図示なし）と所望の電圧（目的電圧）との比較結果（電位差）に応じた信号（以下、制御信号７０１）を降圧用コンパレータ８０２の非反転入力端子及びレベルシフト回路６００に出力する。レベルシフト回路６００は、制御信号７０１の信号レベルを所定のシフト量ＥｐＬだけシフトしてレベルシフト信号７０２として昇圧用コンパレータ８０３の非反転入力端子に出力する。降圧用コンパレータ８０２は、非反転入力端子に入力される制御信号７０１と、反転入力端子に入力される三角波信号７００との比較結果に応じた信号レベルの信号を、降圧用ＰＷＭ信号として図示しない降圧用スイッチング素子に出力する。昇圧用コンパレータ８０３は、非反転入力端子に入力されるレベルシフト信号７０２と、反転入力端子に入力される三角波信号７００との比較結果に応じた信号レベルの信号を、昇圧用ＰＷＭ信号として図示しない昇圧用スイッチング素子に出力する。

従来技術によるレベルシフト回路６００は、定電圧源から供給された電圧に基づいて設定されるシフト量ＥｐＬを制御信号７０１の電圧から減じることで、レベルシフト信号７０２を生成する。詳細には、レベルシフト回路６００は、減算回路６１０及びシフト量設定回路６２０を備える。

減算回路６１０は、制御信号７０１の電圧からシフト量設定回路６で設定されたシフト量ＥｐＬを減じ、レベルシフト信号７０２として出力する。詳細には、減算回路６１０は、アンプ６１１、抵抗６１２及び抵抗６１３を含む抵抗分圧回路、抵抗６１４及び抵抗６１５を含む抵抗分圧回路を備える。抵抗６１２の一端は誤差アンプ８０１の出力に接続され、他端は抵抗６１３を介して電源ＶＳＳに接続される。抵抗６１２及び抵抗６１３の抵抗値は両者ともＲ１０（抵抗比１：１）であり、両者の接続ノードはアンプ６１１の非反転入力端子に接続される。抵抗６１４の一端はアンプ６１１の出力に接続され、他端は抵抗６１５を介してシフト量設定回路６２０の出力（アンプ６２１の出力）に接続される。抵抗６１４及び抵抗６１５の抵抗値は両者ともＲ２０（抵抗比１：１）であり、両者の接続ノードはアンプ６１１の反転入力端子に接続される。アンプ６１１の出力は、昇圧用ＰＷＭコンパレータ８０３の非反転入力端子に接続される。このような構成により、減算回路６１０の出力電圧（レベルシフト電圧７０２）は、制御信号７０１の電圧からシフト量設定回路６２０の出力電圧（シフト量ＥｐＬ）を減じた値となる。

シフト量設定回路６２０は、アンプ６２１、抵抗６２２及び抵抗６２３を含む抵抗分圧回路を備える。抵抗６２２の一端は定電圧源６３０に接続され、他端は抵抗６２３を介して電源ＶＳＳに接続される。抵抗６２２及び抵抗６２３の接続ノードはアンプ６２１の非反転入力端子に接続される。アンプ６１１はボルテージフォロワ接続され、その出力は抵抗６１５の一端に接続される。このような構成により、減算回路６２０は、定電圧源６３０からの電圧に応じて決まる所定の電圧を、シフト量ＥｐＬ（減算量）として減算回路６１０に供給することとなる。

昇降圧型ＤＣ−ＤＣコンバータでは、三角波信号７００と制御信号７０１の信号レベルの比較結果（降圧用ＰＷＭ信号）に応じて降圧動作が制御され、三角波信号７００とレベルシフト信号７０２の信号レベルの比較結果（昇圧用ＰＷＭ信号）に応じて昇圧動作が制御される。

例えば、昇降圧型ＤＣ−ＤＣコンバータの出力電圧が入力電圧よりも低い場合、レベルシフト回路６００は、三角波信号７００の低電圧側ピーク値よりも低いレベルシフト信号７０２を出力するため、昇圧用コンパレータ８０３は、ローレベルの昇圧用ＰＷＭ信号を出力する。これにより、図示しない昇圧用スイッチング素子はオフ状態となる。この間、誤差アンプ８０１は、三角波信号７００の高電圧側ピーク値よりも低く、低電圧側ピーク値よりも高い電圧の制御信号７０１を出力する。降圧用コンパレータ８０２は、三角波信号７００が制御信号７０１よりも高い期間においてハイレベルの降圧用ＰＷＭ信号を出力し、三角波信号７００が制御信号７０１よりも低い期間においてローレベルの降圧用ＰＷＭ信号を出力する。これにより、図示しない降圧用スイッチング素子は、三角波信号７００が制御信号７０１よりも高い期間においてオフ状態となり、三角波信号７００が制御信号７０１よりも低い期間においてオン状態となる。この結果、昇降圧型ＤＣ−ＤＣコンバータの出力電圧は、降圧用スイッチング素子がオン状態となるオンデューティ比に応じて降下する。すなわち、昇降圧型ＤＣ−ＤＣコンバータの出力電圧が入力電圧よりも低い場合、昇降圧ＤＣ−ＤＣコンバータは降圧コンバータとして動作する。

あるいは、昇降圧型ＤＣ−ＤＣコンバータの出力電圧が入力電圧より高い場合、誤差アンプ回路８０１は、三角波信号７００の高電圧側ピーク値よりも高い制御信号７０１を出力するため、降圧用コンパレータ８０２は、ハイレベルの降圧用ＰＷＭ信号を出力する。これにより、図示しない降圧用スイッチング素子はオフ状態となる。この間、レベルシフト回路６００は、三角波信号７００の高電圧側ピーク値よりも低く、低電圧側ピーク値よりも高い電圧のレベルシフト信号７０２を出力する。昇圧用コンパレータ８０３は、三角波信号７００がレベルシフト信号７０２よりも低い期間においてハイレベルの昇圧用ＰＷＭ信号を出力し、三角波信号７００がレベルシフト信号７０２よりも低い期間においてローレベルの昇圧用ＰＷＭ信号を出力する。これにより、図示しない昇圧用スイッチング素子は、三角波信号７００がレベルシフト信号７０２よりも低い期間オン状態となり、三角波信号７００がレベルシフト信号７０２よりも高い期間オフ状態となる。この結果、昇降圧型ＤＣ−ＤＣコンバータの出力電圧は、昇圧用スイッチング素子がオン状態となるオンデューティ比に応じて上昇する。すなわち、昇降圧型ＤＣ−ＤＣコンバータの出力電圧が入力電圧よりも高い場合、昇降圧ＤＣ−ＤＣコンバータは昇圧コンバータとして動作する。

昇降圧型ＤＣ−ＤＣコンバータに対する入力電圧と出力電圧が等しい、あるいは近似した値を示す場合、図２に示すように、制御信号７０１及びレベルシフト信号７０２は、両者とも三角波信号７００の高電圧側ピーク値ＶＰＨと低電圧側ピーク値ＶＰＬの間の電圧値を示す。この間、昇降圧型ＤＣ−ＤＣコンバータは、降圧動作及び昇圧動作を同時的に行うこととなる。

以上のように、従来例に係る昇降圧型ＤＣ−ＤＣコンバータは、三角波信号７００、制御信号７０１、レベルシフト信号７０２によって制御されるオンデューティ比を調整することで、入力電圧に対して出力電圧を昇降圧制御することができる。

三角波信号に応じたＰＷＭ信号によって出力電圧の昇降圧制御を実現する昇降圧型ＤＣ−ＤＣコンバータが、例えば、特開２０１１−５５７０７に記載されている（特許文献１参照）。

特許文献１では、２つの降圧用三角波信号と昇圧用三角波信号を利用した昇降圧型ＤＣ−ＤＣコンバータにおいて、確実な昇降圧動作を実現するための技術が提案されている。ここでは、２つの三角波信号の重なる期間が降圧用コンパレータ及び昇圧用コンパレータの遅延時間よりも長くなるように設定することで、両者が重なる期間においても確実な出力電圧の昇降圧動作が実現される。

特開２０１１−５５７０７

図１に示すＰＷＭ信号生成回路を利用した昇降圧型ＤＣ−ＤＣコンバータでは、入力電圧を変化させることにより昇圧動作から降圧動作への移行、又はその逆の移行が行われる。昇降圧型ＤＣ−ＤＣコンバータにおいて昇圧動作から降圧動作への移行、又はその逆の移行が行われる際、すなわち、昇降圧型ＤＣ−ＤＣコンバータへの入力電圧と出力電圧が等しくなったとき、図２に示すように昇圧動作と降圧動作が混在する期間が発生する。このとき、降圧用スイッチング素子のオフ期間Ｔ１０及び昇圧用スイッチング素子のオン期間Ｔ２０を小さくすることで、昇降圧型ＤＣ−ＤＣコンバータの効率（電力変換効率）を上げることができる。

このため、入力電圧と出力電圧が等しいときに、制御信号７０１の電圧が三角波信号７００の高電圧側ピーク値ＶＰＨの近くとなり、レベルシフト信号７０２の電圧が三角波信号７００の低電圧側ピーク値ＶＰＬに近くなるように、レベルシフト回路６００におけるシフト量ＥｐＬが設定される。これにより、降圧用スイッチング素子のオフ期間Ｔ１０及び昇圧用スイッチング素子のオン期間Ｔ２０を小さくすることができる。

しかし、図１に示すＰＷＭ信号生成回路では、定電圧源６３０から供給される電圧が変動する場合や、アンプ６２１における非反転入力端子及び反転入力端子の入力抵抗が相対的にばらつく場合等、制御信号７０１、レベルシフト信号７０２、又は三角波信号７００三角波信号７００が変動してしまう。例えば、昇降圧型ＤＣ−ＤＣコンバータの入力電圧と出力電圧が等しいときに、制御信号７０１、レベルシフト信号７０２、三角波信号７００のいずれかが変動し、図３に示すように、制御信号７０１が三角波信号７００の高電圧側ピーク値ＶＰＨよりも高く、且つレベルシフト信号７０２が三角波信号７００の低電圧側ピーク値ＶＰＬよりも低くなることがある。すなわち、制御信号７０１、レベルシフト信号７０２、三角波信号７００が変動することでシフト量ＥｐＬが三角波信号７００のピーク間電圧ＥｐＴよりも大きくなることがある。このとき、図示しない降圧スイッチング素子及び昇圧スイッチング素子の両者がオフとなり、昇降圧型ＤＣ−ＤＣコンバータは降圧動作も昇圧動作も行わない状態（以下、動作停止状態と称す）となる。この動作停止状態となった昇降圧型ＤＣ−ＤＣコンバータの動作は不安定となり、入出力条件や環境条件のわずかな変動によって、動作停止状態と、昇圧動作又は降圧動作とが交互に切り替わる。このような動作状態の変化によって、昇降圧型ＤＣ−ＤＣコンバータの出力におけるリップル電圧は増大してしまう。

一方、入力電圧と出力電圧が等しいときに、制御信号７０１、レベルシフト信号７０２、三角波信号７００のいずれかが変動することで、制御信号７０１が三角波信号７００の高電圧側ピーク値ＶＰＨよりも低電圧側に変位し、又はレベルシフト信号７０２が三角波信号７００の低電圧側ピーク値ＶＰＬよりも高電圧側に変位することがある。すなわち、制御信号７０１、レベルシフト信号７０２、三角波信号７００が変動することでシフト量ＥｐＬが、予め目標値として設定されたシフト量ＥｐＬよりも小さくなることがある。この場合、図２に示す降圧用スイッチング素子のオフ期間Ｔ１０及び昇圧用スイッチング素子のオン期間Ｔ２０が増大するため、昇降圧型ＤＣ−ＤＣコンバータの効率が低下してしまう。

上記の課題を解決するために、本発明は、以下に述べられる手段を採用する。その手段を構成する技術的事項の記述には、［特許請求の範囲］の記載と［発明を実施するための形態］の記載との対応関係を明らかにするために、［発明を実施するための形態］で使用される番号・符号が付加されている。ただし、付加された番号・符号は、［特許請求の範囲］に記載されている発明の技術的範囲を限定的に解釈するために用いてはならない。

本発明による昇降圧回路は、誤差アンプ（１０１）、レベルシフト回路（１０２）、第１コンパレータ（１０３）、第２コンパレータ（１０４）を具備する。誤差アンプ（１０１）は、降圧用スイッチング素子（１１）又は昇圧用スイッチング素子（１２）によるスイッチング動作によって降圧又は昇圧される出力電圧（Ｖｏ）と所定の目標電圧との比較結果を第１制御信号（２０１）として出力する。レベルシフト回路（１０２）は、三角波信号（２００）の上限値（ＶＰＨ）及び下限値（ＶＰＬ）を決める電圧（ＶＨ、ＶＬ）に基づいて設定されるシフト量（ＥｐＬ）で、第１制御信号（２０１）の電圧をシフトして第２制御信号（２０２）を生成する。第１コンパレータ（１０３）は、第１制御信号（２０１）と三角波信号（２００）との比較結果を第１ＰＷＭ（Ｐｕｌｓｅ Ｗｉｔｈ Ｍｏｄｕｌａｔｉｏｎ）信号（２０３）として降圧用スイッチング素子（１１）に出力し、降圧用スイッチング素子（１１）のスイッチング動作を制御する。第２コンパレータ（１０４）は、第２制御信号（２０２）と三角波信号（３００）との比較結果を第２ＰＷＭ信号（２０２）として昇圧用スイッチング素子（１２）に出力し、昇圧用スイッチング素子（１２）のスイッチング動作を制御する。

本発明による電力変換方法は、降圧用スイッチング素子（１１）又は昇圧用スイッチング素子（１２）によるスイッチング動作によって降圧又は昇圧される出力電圧（Ｖｏ）と所定の目標電圧との比較結果を第１制御信号（２０１）として出力するステップと、三角波信号（２００）の上限値（ＶＨＰ）及び下限値（ＶＰＬ）を決める電圧に基づいて設定されるシフト量（ＥｐＬ）で、第１制御信号（２０１）の電圧をシフトして第２制御信号（２０２）を生成するステップと、第１制御信号（２０１）と三角波信号（２００）との比較結果を第１ＰＷＭ信号（２０３）として降圧用スイッチング素子（１１）に出力し、降圧用スイッチング素子（１１）のスイッチング動作を制御するステップと、第２制御信号（２０２）と三角波信号（２００）との比較結果を第２ＰＷＭ信号（２０４）として昇圧用スイッチング素子（１２）に出力し、昇圧用スイッチング素子（１２）のスイッチング動作を制御するステップとを備える。

本発明では、三角波信号（２００）の上限（ＶＰＨ）及び下限（ＶＰＬ）を決める基準電圧（ＶＨ、ＶＬ）に基づいてシフト量（ＥｐＬ）が設定される。このため、シフト量（ＥｐＬ）は、基準電圧（ＶＨ、ＶＬ）等のばらつきに起因する三角波信号（２００）の変動に連動して変動する。

本発明によれば、三角波信号を利用した昇降圧回路の出力におけるリップル電圧を低減できる。

又、昇降圧回路の電力変換効率を向上させることができる。

図１は、従来技術による昇降圧型ＤＣ−ＤＣコンバータにおけるＰＷＭ信号生成回路の構成の一例を示す図である。 図２は、図１に示すＰＷＭ信号生成回路の動作の一例を示すタイミングチャートである。 図３は、図１に示すＰＷＭ信号生成回路の問題動作の一例を示すタイミングチャートである。 図４は、本発明による昇降圧型回路の構成の一例を示す図である。 図５は、本発明に係る三角波生成回路の構成の一例を示す図である。 図６は、本発明によるＰＷＭ信号生成回路の第１の実施の形態における構成を示す図である。 図７は、本発明による昇降圧回路の降圧動作の一例を示すタイミングチャートである。 図８は、本発明による昇降圧回路の昇圧動作の一例を示すタイミングチャートである。 図９は、入力電圧と出力電圧が等しいときの本発明による昇降圧回路の動作の一例を示すタイミングチャートである。 図１０は、本発明によるＰＷＭ信号生成回路の第２の実施の形態における構成を示す図である。

以下、添付図面を参照しながら本発明の実施の形態を説明する。図面において同一、又は類似の参照符号は、同一、類似、又は等価な構成要素を示している。

（全体構成）
図４は、本発明による昇降圧型ＤＣ−ＤＣコンバータ（以下、昇降圧型回路と称す）の構成の一例を示す図である。図４を参照して本発明による昇降圧回路の全体構成の一例を説明する。本発明による昇降圧回路は、ＰＷＭ信号生成回路１００、降圧用スイッチング素子１１、昇圧用スイッチング素子１２、ダイオード１３、１５、インダクタ１４（例えばコイル）、出力容量１６、抵抗１７、１８を具備する。

ＰＷＭ信号生成回路１００は、誤差アンプ１０１、レベルシフト回路１０２、降圧用コンパレータ１０３（第１コンパレータ）、昇圧用コンパレータ１０４（第２コンパレータ）、ドライバ回路１０５、１０６、三角波生成回路５００を備える。誤差アンプ１０１は、昇降圧回路の出力電圧Ｖｏに応じた帰還電圧と所定の目標電圧との誤差を増幅し、第１制御信号２０１として出力する。第１制御信号２０１は、レベルシフト回路１０２及び降圧用コンパレータ１０３の非反転入力端子に入力される。レベルシフト回路１０２は、第１制御信号２０１を所定のシフト量ＥｐＬだけレベルシフトし、第２制御信号２０２として出力する。詳細は後述するが、シフト量ＥｐＬは、三角波信号２００の上限値を決める第１電圧ＶＨと下限値を決める第２電圧ＶＬに基づいて設定される。第２制御信号２０２は、昇圧用コンパレータ１０４の非反転入力端子に入力される。降圧用コンパレータ１０３及び昇圧用コンパレータ１０４の反転入力端子には、三角波生成回路５００で生成された三角波信号２００が入力される。

降圧用コンパレータ１０３は、三角波信号２００と第１制御信号２０１との比較結果を、ドライバ回路１０５を介して降圧用ＰＷＭ信号２０３（第１ＰＷＭ信号）として出力する。降圧用ＰＷＭ信号２０３は、降圧用スイッチング素子１１のスイッチング制御端子に入力される。昇圧用コンパレータ１０４は、三角波信号２００と第２制御信号２０２との比較結果に応じた信号レベルの信号を、ドライバ回路１０６を介して昇圧用ＰＷＭ信号２０４（第２ＰＷＭ信号）として出力する。昇圧用ＰＷＭ信号２０４は、昇圧用スイッチング素子１２のスイッチング制御端子に入力される。本一例では、ドライバ回路１０５として、降圧用コンパレータ１０３から出力された信号を反転出力する反転バッファが利用され、ドライバ回路１０６として、昇圧用コンパレータ１０４から出力された信号を正転出力するバッファ（偶数個の反転バッファ）が利用される。

降圧用スイッチング素子１１は、スイッチング制御端子に入力される降圧用ＰＷＭ信号２０３に応じて第１電源（ＤＣ電源：入力電圧ＶＩＮ）と、ダイオード１３のカソード及びインダクタ１４の一端との接続を制御する。図４に示す一例では、降圧用スイッチング素子１１としてＰチャネル型トランジスタが利用される。この場合、降圧用スイッチング素子１１のソースはＤＣ電源（入力電圧ＶＩＮ）に接続され、ドレインはダイオード１３のカソード及びインダクタ１４の一端に接続され、ゲートには降圧用ＰＷＭ信号２０３が入力される。ダイオード１３のアノードは第２電源（電源電圧ＶＳＳ）に接続される。インダクタ１４の他端は、ダイオード１５を介して出力端子１９に接続される。

昇圧用スイッチング素子１２は、スイッチング制御端子に入力される昇圧用ＰＷＭ信号２０４に応じてインダクタ１４の他端及びダイオード１５のアノードと第２電源（電源電圧ＶＳＳ）との接続を制御する。図４に示す一例では、昇圧用スイッチング素子１２としてＮチャネル型トランジスタが利用される。この場合、昇圧用スイッチング素子１２のソースは第２電源（電源電圧ＶＳＳ）に接続され、ドレインはインダクタ１４の他端及びダイオード１５のアノードに接続され、ゲートには昇圧用ＰＷＭ信号２０４が入力される。ダイオード１５のカソードは出力端子１９に接続される。

出力端子１９と第２電源（電源電圧ＶＳＳ）との間には、出力容量１６と、抵抗分圧回路が並列接続される。抵抗分圧回路は、出力端子１９と第２電源との間に直列接続された抵抗１７、１８を備える。抵抗１７と抵抗１８との接続ノードは、誤差アンプ１０１の反転入力端子に接続され、誤差アンプ１０１に対し、出力電圧Ｖｏに応じた帰還電圧を供給する。

以上のような構成により、昇圧用スイッチング素子１２がオフ状態のとき、降圧用ＰＷＭ信号２０３に応じたスイッチング動作により、降圧用スイッチング素子１１、ダイオード１３、インダクタ１４は降圧型コンバータとして機能する。又、降圧用スイッチング素子１１がオフ状態のとき、昇圧用ＰＷＭ信号２０４に応じたスイッチング動作により、昇圧用スイッチング素子１２、ダイオード１５、インダクタ１４は昇圧型コンバータとして機能する。

図５は、本発明に係る三角波生成回路５００の構成の一例を示す図である。三角波生成回路５００は、所定の周期の三角波信号２００を生成する。三角波信号２００の上限値及び下限値は、定電圧に応じて生成された第１電圧ＶＨ及び第２電圧ＶＬに基づいて設定される。本発明では、コンパレータによる遅延を利用したオーバーシュート及びアンダーシュートにより、三角波信号２００の上限値は第１電圧ＶＨよりも高くなり、その下限値は第２電圧ＶＬよりも低くなる。すなわち、本発明に係る三角波生成回路５００は、第１電圧ＶＨと第２電圧ＶＬとの電位差“ＶＨ−ＶＬ”よりも大きな振幅（ピーク間電圧ＥｐＴ）の三角波信号２００を生成する。

詳細には、三角波生成回路５００は、抵抗５０１〜５０３、コンパレータ５２１、５２２、ＮＯＲゲート５２３、５２４、定電流源５３０、Ｐチャネル型トランジスタ５３１、５３２、５３５、Ｎチャネル型トランジスタ５３３、５３４、５３６、出力容量５４０を備える。

抵抗５０１〜５０３は定電圧源と第２電源（電源電圧ＶＳＳ）との間に直列接続され、抵抗分圧回路を形成する。抵抗５０１の一端は定電圧源に接続され他端は、接続ノード５１１を介して抵抗５０２の一端とコンパレータ５２１の反転入力端子に接続される。抵抗５０２の他端は接続ノード５１２を介して抵抗５０３の一端とコンパレータ５２２の非反転入力端子に接続される。抵抗５０３の一端は第２電源（電源電圧ＶＳＳ）に接続され、他端は接続ノード５１２を介して抵抗５０２の一端とコンパレータ５２１の反転入力端子に接続される。このような構成により、所定の値の定電圧及び電源電圧ＶＳＳに基づいた大きさの第１電圧ＶＨが接続ノード５１１からコンパレータ５２１の反転入力端子に供給され、所定の値の定電圧及び電源電圧ＶＳＳに基づいた大きさの第２電圧ＶＬが接続ノード５１２からコンパレータ５２２の非反転入力端子に供給されることとなる。

三角波生成回路５００の出力端子５５０から出力された三角波信号２００は、コンパレータ５２１の非反転入力端子及びコンパレータ５２２の反転入力端子に入力される。コンパレータ５２１は、接続ノード５１１からの第１電圧ＶＨと出力端子５５０からの三角波信号２００の電圧を比較し、比較結果に応じた信号レベルの信号をＮＯＲゲート５２３に出力する。ここでコンパレータ５２１は、三角波信号２００の電圧が第１電圧ＶＨよりも高い場合、ハイレベルの信号をＮＯＲゲート５２３に出力し、三角波信号２００の電圧が第１電圧ＶＨよりも低い場合、ローレベルの信号をＮＯＲゲート５２３に出力する。コンパレータ５２２は、接続ノード５１２からの第２電圧ＶＬと出力端子５５０からの三角波信号２００の電圧を比較し、比較結果に応じた信号レベルの信号をＮＯＲゲート５２４に出力する。ここでコンパレータ５２２は、三角波信号２００の電圧が第２電圧ＶＬよりも高い場合、ローレベルの信号をＮＯＲゲート５２４に出力し、三角波信号２００の電圧が第２電圧ＶＬよりも低い場合、ハイレベルの信号をＮＯＲゲート５２４に出力する。

ＮＯＲゲート５２３は、コンパレータ５２１の出力信号の論理値とＮＯＲゲート５２４の出力信号の論理値との否定論理和をＮチャネル型トランジスタ５３３のゲート及びＮＯＲゲート５２４に出力する。ＮＯＲゲート５２４は、コンパレータ５２２の出力信号の論理値とＮＯＲゲート５２３の出力信号の論理値との否定論理和をゲート及びＮＯＲゲート５２３に出力する。すなわち、ＮＯＲゲート５２３、５２４はＳＲラッチを構成し、コンパレータ５２１、５２２の出力信号の両者がローレベルのとき、ラッチ出力の値を保持する。詳細には、三角波信号２００の電圧が第１電圧ＶＨよりも高くなると、コンパレータ５２１はＮチャネル型トランジスタ５３３のゲートをハイレベルに駆動する。その後、三角波信号２００の電圧が第１電圧ＶＨよりも低く第２電圧ＶＬよりも高くなると、コンパレータ５２１はＮチャネル型トランジスタ５３３のゲートをハイレベルに維持する。続いて、三角波信号２００の電圧が第２電圧ＶＬよりも低くなると、コンパレータ５２１はＮチャネル型トランジスタ５３３のゲートをローレベルに駆動する。その後、三角波信号２００の電圧が第１電圧ＶＨよりも低く第２電圧ＶＬよりも高くなると、コンパレータ５２１はＮチャネル型トランジスタ５３３のゲートをローレベルに維持する。

定電流源５３０、Ｐチャネル型トランジスタ５３１、５３２、５３５及びＮチャネル型トランジスタ５３４、５３６はカレントミラー回路を構成する。Ｎチャネル型トランジスタ５３３は、Ｎチャネル型トランジスタ５３４、５３６に流れる電流を制御するスイッチング素子として機能し、これにより出力容量５４０（ＣＴ）に対する充放電が制御され、出力端子５５０の電圧（三角波信号２００）大きさが決まる。

詳細には、Ｐチャネル型トランジスタ５３１、５３２、５３５のソースは第１電源（電源電圧ＶＤＤ）に接続され、ゲートは定電流源５３０に共通接続される。Ｐチャネル型トランジスタ５３１のドレインは定電流源５３０に接続され、Ｐチャネル型トランジスタ５３２のドレインはＮチャネル型トランジスタ５３４のドレインに接続され、Ｐチャネル型トランジスタ５３５のドレインは出力端子５５０を介してＮチャネル型トランジスタ５３６のドレインに接続される。Ｎチャネル型トランジスタ５３４、５３６のソースは第２電源（電源電圧ＶＳＳ）に接続され、ゲートはＰチャネル型トランジスタ５３２のドレインに共通接続される。Ｎチャネル型トランジスタ５３３のソース−ドレインは、Ｎチャネル型トランジスタ５３４、５３６のゲート及びＮチャネル型トランジスタ５３４のドレインと、第２電源（電源電圧ＶＳＳ）との間に接続され、ゲートに入力されるＮＯＲゲート５２３からの出力（ゲート駆動信号）に応じて両者の接続を制御する。出力端子５５０は、出力容量５４０を介して第２電源（電源電圧ＶＳＳ）に接続される。

ここで、Ｎチャネル型トランジスタ５３６のトランジスタサイズ（ゲート幅）は、Ｎチャネル型トランジスタ５３４のサイズＷの２倍“２Ｗ”に設定される。

Ｎチャネル型トランジスタ５３３がオンのとき、定電流源５３０から供給される電流に比例した電流がＰチャネル型トランジスタ５３２及びＮチャネル型トランジスタ５３４を介して流れることで、出力容量５４０に充電された電荷が流れ出し、出力端子５５０の電圧（三角波信号２００）は低下する。一方、Ｎチャネル型トランジスタ５３３がオフのとき、定電流源５３０から供給される電流に比例した電流がＰチャネル型トランジスタ５３２、５３５を介して出力容量５４０に流れ込むことで、出力容量５４０は充電され、出力端子５５０の電圧（三角波信号２００）は上昇する。

以上のような構成により、三角波信号２００の電圧が第１電圧ＶＨよりも高くなる時点で、コンパレータ５２１からハイレベルの信号が出力され、コンパレータ５２２からローレベルの信号が出力される。これにより、ＮＯＲゲート５２３（ＲＳラッチ）からハイレベルのゲート駆動信号が出力され、三角波信号２００の電圧は降下し始める。この際、コンパレータ５２１、５２２やＮＯＲゲートの遅延により、三角波信号２００は基準電圧である第１電圧ＶＨを所定の値だけ越えてから下降を始める（オーバーシュート）。一方、三角波信号２００の電圧が第２電圧ＶＬよりも低くなる時点で、コンパレータ５２１からローレベルの信号が出力され、コンパレータ５２２からハイレベルの信号が出力される。これにより、ＮＯＲゲート５２３（ＲＳラッチ）からローレベルのゲート駆動信号が出力され、三角波信号２００の電圧は上昇し始める。この際、コンパレータ５２１、５２２やＮＯＲゲート５２３、５２４の遅延により、三角波信号２００は基準電圧である第２電圧ＶＬを所定の値だけ越えてから上昇を開始する（アンダーシュート）。

以上のように、本発明に係る三角波生成回路５００は、コンパレータ５２１、５２２の遅延を利用したオーバーシュート及びアンダーシュートにより、高電圧側ピーク値ＶＰＨが所定量だけ第１電圧ＶＨより高く、低電圧側ピーク値ＶＰＬが所定量だけ第２電圧ＶＬよりも低い三角波信号２００を生成する。スピード設計によってコンパレータ５２１、５２２に対する遅延量を任意に設定することができるため、高電圧側ピーク値ＶＰＨ、低電圧側ピーク値ＶＰＬの大きさを任意（必要最低限の大きさ）に設定できる。

（第１の実施の形態におけるレベルシフト回路）
第１の実施の形態におけるＰＷＭ信号生成回路１００は、図４に示すレベルシフト回路１０２として図６に示すレベルシフト回路１０２Ａを備える。以下、第１の実施の形態におけるレベルシフト回路１０２Ａの構成の詳細を、図６を参照して説明する。第１の実施の形態におけるレベルシフト回路１０２Ａは、減算回路３００及びシフト量設定回路４００Ａを備える。

減算回路３００は、第１制御信号２０１の電圧から、シフト量設定回路４００Ａで設定されたシフト量ＥｐＬ（＝ＶＨ−ＶＬ）を減じ、第２制御信号２０２として出力する。詳細には、減算回路３００は、アンプ３０１、抵抗３０２及び抵抗３０３を含む抵抗分圧回路、抵抗３０４及び抵抗３０５を含む抵抗分圧回路を備える。抵抗３０２の一端は誤差アンプ１０１の出力に接続され、他端は抵抗３０３を介して第２電源（電源電圧ＶＳＳ）に接続される。抵抗３０２及び抵抗３０３の抵抗値は両者ともＲ１（抵抗比１：１）であり、両者の接続ノードはアンプ３０１の非反転入力端子に接続される。抵抗３０４の一端はアンプ３０１の出力に接続され、他端は抵抗３０５を介してシフト量設定回路４００の出力（アンプ４０１の出力端子４０６）に接続される。抵抗３０４及び抵抗３０５の抵抗値は両者ともＲ２（抵抗比１：１）であり、両者の接続ノードはアンプ３０１の反転入力端子に接続される。アンプ３０１の出力は、昇圧用コンパレータ１０４の非反転入力端子に接続される。このような構成により、減算回路３００の出力電圧（第２制御信号２０２）は、第１制御信号２０１の電圧からシフト量設定回路４００Ａの出力電圧（シフト量ＥｐＬ＝ＶＨ−ＶＬ）を減じた値となる。

シフト量設定回路４００Ａは、第１電圧ＶＨから第２電圧ＶＬを減じ、シフト量ＥｐＬ（＝ＶＨ−ＶＬ）として出力する。詳細には、シフト量設定回路４００Ａは、アンプ４０１、抵抗４０２及び抵抗４０３を含む抵抗分圧回路、抵抗４０４及び抵抗４０５を含む抵抗分圧回路を備える。抵抗４０２の一端は第１電圧ＶＨが供給される接続ノード５１１に接続され、他端は抵抗４０３を介して第２電源（電源電圧ＶＳＳ）に接続される。抵抗４０２及び抵抗４０３の抵抗値は両者ともＲ３（抵抗比１：１）であり、両者の接続ノードはアンプ４０１の非反転入力端子に接続される。抵抗４０４の一端はアンプ４０１の出力端子４０６に接続され、他端は抵抗４０５を介して第２電圧ＶＬが供給される接続ノード５１２に接続される。抵抗４０４及び抵抗４０５の抵抗値は両者ともＲ４（抵抗比１：１）であり、両者の接続ノードはアンプ４０１の反転入力端子に接続される。アンプ４０１の出力端子４０６は、抵抗３０５に接続される。このような構成により、シフト量設定回路４００Ａの出力電圧（シフト量ＥｐＬ）は、三角波信号２００の上限を決める第１電圧ＶＨから、下限を決める第２電圧ＶＬを減じた値となる。

以上のような構成により、第１の実施の形態におけるレベルシフト回路１０２Ａは、第１制御信号２０１と第２制御信号２０２との差（シフト量ＥｐＬ）を、三角波信号２００の上限を決める第１電圧ＶＨから、下限を決める第２電圧ＶＬを減じた値とすることができる。このため、第１電圧ＶＨや第２電圧ＶＬがばらつく場合やアンプ４０１における２つの入力の相対抵抗がばらつく場合、三角波信号２００は所望の値から変動することがある。しかし、これらのばらつきに連動してシフト量ＥｐＬも変動するため、シフト量ＥｐＬは三角波信号２００の変動に追随して変動することとなる。従って、本発明による昇降圧回路は、図３に示すような第１電圧ＶＨや第２電圧ＶＬのばらつき等に起因した動作停止状態となることはなく、出力端子１９におけるリップル電圧を低減できる。

（昇降圧回路の動作）
図７から図９を参照して、本発明による昇降圧回路の動作の一例を説明する。以下では、昇降圧回路の降圧動作（図７）、昇圧動作（図８）、昇降圧動作（図９）について説明する。

図７は、本発明による昇降圧回路の降圧動作の一例を示すタイミングチャートである。昇降圧回路の出力電圧Ｖｏが入力電圧ＶＩＮよりも低い場合、従来と同様に昇降圧回路は降圧コンバータとして動作する。詳細には、出力電圧Ｖｏが入力電圧ＶＩＮよりも低い場合、レベルシフト回路１０２は、三角波信号２００の低電圧側ピーク値ＶＰＬよりも低い第２制御信号２０２を出力するため、昇圧用コンパレータ１０４はドライバ回路１０６を介して、ローレベルの昇圧用ＰＷＭ信号２０４を出力する。これにより、昇圧用スイッチング素子１２はオフ状態となる。この間、誤差アンプ１０１は、三角波信号２００の高電圧側ピーク値ＶＰＨよりも低く、低電圧側ピーク値ＶＰＬよりも高い電圧の第１制御信号２０１を出力する。降圧用コンパレータ１０３は、三角波信号２００が第１制御信号２０１よりも高い期間においてローレベルの信号をドライバ回路１０５に出力し、三角波信号２００が第１制御信号２０１よりも低い期間において、ローレベルの信号をドライバ回路１０５に出力する。すなわち、昇降圧回路の出力電圧Ｖｏが入力電圧ＶＩＮよりも低い場合、三角波信号２００が第１制御信号２０１よりも高い期間においてハイレベルの降圧用ＰＷＭ信号２０３が降圧用スイッチング素子１１に入力され、三角波信号２００が第１制御信号２０１よりも低い期間においてローレベルの降圧用ＰＷＭ信号２０３が降圧用スイッチング素子１１に入力される。降圧用スイッチング素子１１は、三角波信号２００が第１制御信号２０１よりも高い期間においてオフ状態となり、三角波信号２００が第１制御信号２０１よりも低い期間においてオン状態となる。この結果、昇降圧回路の出力電圧Ｖｏは、降圧用スイッチング素子１１がオン状態となるオンデューティ比に応じて降下する。

図８は、本発明による昇降圧回路の昇圧動作の一例を示すタイミングチャートである。昇降圧回路の出力電圧Ｖｏが入力電圧ＶＩＮより高い場合、誤差アンプ１０１は、三角波信号２００の高電圧側ピーク値ＶＰＨよりも高い第１制御信号２０１を出力し、降圧用コンパレータ１０３は、ローレベルの信号をドライバ回路１０５に出力する。これにより、ハイレベルの降圧用ＰＷＭ信号２０３が降圧用スイッチング素子１１に入力され、降圧用スイッチング素子１１はオフ状態となる。この間、レベルシフト回路１０２は、三角波信号２００の高電圧側ピーク値ＶＰＨよりも低く、低電圧側ピーク値ＶＰＬよりも高い電圧の第２制御信号２０２を出力する。昇圧用コンパレータ１０４は、三角波信号２００が第２制御信号２０２よりも低い期間においてハイレベルの昇圧用ＰＷＭ信号２０４を、ドライバ回路１０６を介して出力し、三角波信号２００が第２制御信号２０２よりも低い期間においてローレベルの昇圧用ＰＷＭ信号２０４を、ドライバ回路１０６を介して出力する。これにより、昇圧用スイッチング素子１２は、三角波信号２００が第２制御信号２０２よりも低い期間オン状態となり、三角波信号２００が第２制御信号２０２よりも高い期間オフ状態となる。この結果、昇降圧回路の出力電圧Ｖｏは、昇圧用スイッチング素子１２がオン状態となるオンデューティ比に応じて上昇する。

降圧動作により、第２制御信号２０２の電圧が三角波信号２００の低電圧側ピーク値ＶＰＬよりも高くなる、あるいは、昇圧動作により、第１制御信号２０１の電圧が三角波信号２００の高電圧側ピーク値ＶＰＨよりも低くなると、図９に示すように、昇降圧回路は、昇圧動作と降圧動作が混在した状態となる。

本発明に係る三角波信号２００の高電圧側ピーク値ＶＰＨは第１電圧ＶＨよりも高く、低電圧側ピーク値ＶＰＬは第２電圧ＶＬよりも低い。このため、三角波信号２００のピーク間電圧ＥｐＴは、第１電圧ＶＨと第２電圧ＶＬとの電位差“ＶＨ−ＶＬ”よりも大きくなる。本発明に係るシフト量ＥｐＬは、三角波信号２００の基準電圧である第１電圧ＶＨと第２電圧ＶＬとの電位差“ＶＨ−ＶＬ”で決まるため、シフト量ＥｐＬは三角波信号２００のピーク間電圧ＥｐＴよりも小さくなる。

シフト量ＥｐＬが三角波信号２００のピーク間電圧ＥｐＴよりも小さくなることで、出力電圧Ｖｏと入力電圧ＶＩＮが等しい又は近似しているとき、第１制御信号２０１と第２制御信号２０２のどちらか一方が必ず三角波信号２００と交差し、図３に示す動作停止状態となることはない。又、第１電圧ＶＨや第２電圧ＶＬのばらつきによって三角波信号２００のピーク間電圧ＥｐＴが変動した場合、シフト量ＥｐＬもこれに連動して変動するため、昇降圧回路が動作停止状態となることはなく、出力端子１９におけるリップル電圧の発生は抑制される。

更に、シフト量ＥｐＬは第１電圧ＶＨと第２電圧ＶＬの電位差“ＶＨ−ＶＬ”であることから、図９に示すような昇圧動作と降圧動作が混在する動作状態においては、第１制御信号２０１は第１電圧ＶＨに一致又は近似した値を示し、第２制御信号２０２は第２電圧ＶＬに一致又は近似した値を示す。一方、本発明に係る三角波信号２００の高電圧側ピーク値ＶＰＨ及び低電圧側ピーク値ＶＰＬは、コンパレータにおける遅延により第１電圧ＶＨ及び第２電圧ＶＬを基準に設定される。このとき、高電圧側ピーク値ＶＰＨと第１電圧ＶＨとの差や低電圧側ピーク値ＶＰＬと第２電圧ＶＬとの差は小さくなるように設定されることが好ましい。このような設定により、昇圧動作と降圧動作が混在する動作状態において、高電圧側ピーク値ＶＰＨと第１制御信号２０１との差や低電圧側ピーク値ＶＰＬと第２制御信号２０２との差は小さくなる。この結果、図９に示すように降圧用スイッチング素子１１のオフ期間Ｔ１及び昇圧用スイッチング素子１２のオン期間Ｔ２は小さくなり、昇降圧回路の効率（電力変換効率）を向上させることが可能となる。

従来技術では、入力電圧と出力電圧が等しいときに、制御信号７０１、レベルシフト信号７０２、三角波信号７００のいずれかが変動することでシフト量ＥｐＬが、予め目標値として設定されたシフト量ＥｐＬよりも小さくなり、降圧用スイッチング素子１１のオフ期間Ｔ１０及び昇圧用スイッチング素子１２のオン期間Ｔ２０が増大することがある。しかし、本発明による昇降圧回路は、三角波信号７００に連動して第１制御信号２０１及び第２制御信号２０２が変動するため、第１電圧ＶＨや第２電圧ＶＬ等のばらつきによって三角波信号２００等が変動しても、入力電圧ＶＩＮと出力電圧Ｖｏが概等しいときの第１制御信号２０１と高電圧側ピーク値ＶＰＨとの差や、第２制御信号２０２と低電圧側ピーク値ＶＰＬとの差は変化することはない。従って、本発明によれば、制御信号７０１、レベルシフト信号７０２、三角波信号７００のいずれかが変動しても、降圧用スイッチング素子１１のオフ期間Ｔ１及び昇圧用スイッチング素子１２のオン期間Ｔ２は小さい値（目標値）に維持され、昇降圧回路の効率（電力変換効率）は高いまま維持され得る。

（第２の実施の形態におけるレベルシフト回路）
次に、第２の実施の形態におけるレベルシフト回路１０２を説明する。第２の実施の形態におけるＰＷＭ信号生成回路１００は、図４に示すレベルシフト回路１０２として図１０に示すレベルシフト回路１０２Ｂを備える。第２の実施の形態におけるレベルシフト回路１０２Ｂは、減算回路３００及びシフト量設定回路４００Ｂを備える。減算回路３００は第１の実施の形態と同様であるため、その説明は省略する。

図１０は、本発明によるＰＷＭ信号生成回路１００の第２の実施の形態における構成を示す図である。図１０を参照して、シフト量設定回路４００Ｂは、第１電圧ＶＨから第２電圧ＶＬを減じ、シフト量ＥｐＬ（＝ＶＨ−ＶＬ）として出力する。詳細には、シフト量設定回路４００Ｂは、第１の実施の形態におけるシフト量設定回路４００Ａにおける接続ノード５１１と抵抗４０２との間にボルテージフォロワ接続されたバッファアンプ４１１（第１バッファアンプ）が追加されるとともに、接続ノード５１２と抵抗４０５との間にボルテージフォロワ接続されたバッファアンプ４１２（第２バッファアンプ）が追加される。

第２の実施の形態における昇降圧回路の動作及び効果は、上述した実施の形態と同様であるが、レベルシフト回路１０２Ａにバッファアンプ４１１、４１２を追加することにより、第１電圧ＶＨと第２電圧ＶＬが第１制御信号２０１の大きさにより変化することがなくなり、三角波信号２００の周波数や振幅特性が維持可能となる。

以上、本発明の実施の形態を詳述してきたが、具体的な構成は上記実施の形態に限られるものではなく、本発明の要旨を逸脱しない範囲の変更があっても本発明に含まれる。例えば、レベルシフト回路１０２として減算回路を利用したがこれに限らず、図４に示す誤差アンプ１０１、コンパレータ１０３、１０４の入力を反転することで、加算回路を利用できる。又、降圧用スイッチング素子１１や昇圧用スイッチング素子１２のチャネルは、上述に限らず、ゲート駆動信号の信号レベルを変更することで他のチャネル型に変更できる。

１１：降圧用スイッチング素子
１２：昇圧用スイッチング素子
１３、１５：ダイオード
１４：インダクタ
１６：出力容量
１７、１８：抵抗
１９：出力端子
１００：ＰＷＭ信号生成回路
１０１：誤差アンプ
１０２、１０２Ａ、１０２Ｂ：レベルシフト回路
１０３：降圧用コンパレータ
１０４：昇圧用コンパレータ
１０５、１０６：ドライバ回路
２００：三角波信号
２０１：第１制御信号
２０２：第２制御信号
２０３：降圧用ＰＷＭ信号
２０４：昇圧用ＰＷＭ信号
３００：減算回路
４００、４００Ａ、４００Ｂ：シフト量設定回路
４０６：出力端子
４１１、４１２：バッファアンプ
５００：三角波生成回路
ＶＨ：第１電圧
ＶＬ：第２電圧

Claims (5)

1. 降圧用スイッチング素子又は昇圧用スイッチング素子によるスイッチング動作によって降圧又は昇圧される出力電圧と所定の目標電圧との比較結果を第１制御信号として出力する誤差アンプと、
   三角波信号の上限値及び下限値を決める電圧に基づいて設定されるシフト量で、前記第１制御信号の電圧をシフトして第２制御信号を生成するレベルシフト回路と、
   前記第１制御信号と前記三角波信号との比較結果を第１ＰＷＭ（Ｐｕｌｓｅ Ｗｉｔｈ Ｍｏｄｕｌａｔｉｏｎ）信号として前記降圧用スイッチング素子に出力し、前記降圧用スイッチング素子のスイッチング動作を制御する第１コンパレータと、
   前記第２制御信号と前記三角波信号との比較結果を第２ＰＷＭ信号として前記昇圧用スイッチング素子に出力し、前記昇圧用スイッチング素子のスイッチング動作を制御する第２コンパレータと
   を具備する
   昇降圧回路。
2. 請求項１に記載の昇降圧回路において、
   前記レベルシフト回路は、
   前記三角波信号の上限値を決める第１電圧と下限値を決める第２電圧との電位差を前記シフト量として設定するシフト量設定回路と、
   前記第１制御信号の電圧から前記シフト量を減算して前記第２制御信号を生成する減算回路と
   を備える
   昇降圧回路。
3. 請求項２に記載の昇降圧回路において、
   前記三角波信号を生成する三角波生成回路を更に具備し、
   前記三角波生成回路は、
   前記第１電圧と前記三角波信号の電圧との比較結果を出力する第３コンパレータと、
   前記第２電圧と前記三角波信号の電圧との比較結果を出力する第４コンパレータと、
   前記第３コンパレータ及び第４コンパレータの出力に応じた電流が流れることで前記三角波信号の電圧値を決定する電流制御回路と
   を備え、
   前記三角波信号の上限値は前記第１電圧よりも大きく、下限値は前記第２電圧よりも小さい
   昇降圧回路。
4. 請求項２又は３に記載の昇降圧回路において、
   前記シフト量設定回路は、第１バッファアンプを介して入力される前記第１電圧から、第２バッファアンプを介して入力される前記第２電圧を減算する減算回路を含む
   昇降圧回路。
5. 降圧用スイッチング素子又は昇圧用スイッチング素子によるスイッチング動作によって降圧又は昇圧される出力電圧と所定の目標電圧との比較結果を第１制御信号として出力するステップと、
   三角波信号の上限値及び下限値を決める電圧に基づいて設定されるシフト量で、前記第１制御信号の電圧をシフトして第２制御信号を生成するステップと、
   前記第１制御信号と前記三角波信号との比較結果を第１ＰＷＭ信号として前記降圧用スイッチング素子に出力し、前記降圧用スイッチング素子のスイッチング動作を制御するステップと、
   前記第２制御信号と前記三角波信号との比較結果を第２ＰＷＭ信号として前記昇圧用スイッチング素子に出力し、前記昇圧用スイッチング素子のスイッチング動作を制御するステップと
   を備える
   電力変換方法。

Images