WO2011093155A1 - 昇降圧ｄｃ－ｄｃコンバータおよびスイッチング制御回路 - Google Patents

Abstract

　昇降圧ＤＣ－ＤＣコンバータにおいて、昇降圧の切り替わりの移行期間におけるスイッチング損失を減らして電力効率を向上させる。　ＤＣ－ＤＣコンバータの出力電圧に応じた電圧を出力する誤差増幅回路（２１）と、誤差増幅回路の出力を所定の電圧を基準にして反転する反転増幅回路（２２）と、三角波を生成する波形生成回路（２３）と、誤差増幅回路の出力と波形生成回路の出力とを入力とする第１の電圧比較回路（２５）と、反転増幅回路の出力と前記波形生成回路の出力とを入力とする第２の電圧比較回路（２６）と、反転増幅回路に供給される反転基準電圧を生成する電圧生成回路（２４）とをスイッチング制御回路に設け、反転増幅回路に供給される反転基準電圧が、電圧比較回路に供給される三角波の最も高い電位よりも低い電位にならないように構成した。

Description

昇降圧ＤＣ－ＤＣコンバータおよびスイッチング制御回路

　本発明は、直流電圧を変換するＤＣ－ＤＣコンバータおよびその制御回路に関し、特に入力電圧を昇圧または降圧して出力可能な昇降圧ＤＣ－ＤＣコンバータに適用して有効な技術に関する。

　変動する直流電圧を入力電圧として所定の電位の直流電圧に変換して出力するＤＣ－ＤＣコンバータとして、入力電圧を昇圧または降圧して出力可能な昇降圧ＤＣ－ＤＣコンバータがある。従来、このような昇降圧ＤＣ－ＤＣコンバータに関する発明としては、例えば特許文献１や特許文献２に記載されているものがある。

　図６には、特許文献２に開示されている昇降圧ＤＣ－ＤＣコンバータの構成を示す。この昇降圧ＤＣ－ＤＣコンバータは、電池などの直流電源から供給される直流電圧Ｖinが印加される入力端子と接地点との間に直列に接続されたｎＭＯＳトランジスタＱ３，Ｑ４と、平滑コンデンサＣ２が接続されている出力端子と接地点との間に直列に接続されたｎＭＯＳトランジスタＱ１，Ｑ２と、出力電圧Ｖoutを分圧してフィードバック電圧ＦＢを生成するブリーダ抵抗Ｒ１，Ｒ２と、フィードバック電圧ＦＢと参照電圧Ｖrefとの電位差に応じた電圧ＶAを出力する誤差アンプＡＭＰ１と、該誤差アンプの出力ＶAを反転する反転アンプＡＭＰ２と、出力電圧をＰＷＭ（パルス幅変調）制御するために使用する三角波ＶTRIを発生する三角波発生回路ＴＷＧと、生成された三角波ＶTRIおよび誤差アンプＡＭＰ１の出力ＶAまたはその反転電圧ＶBを入力とする一対のＰＷＭコンパレータＣＭＰ１，ＣＭＰ２とを備える。

　そして、ｎＭＯＳトランジスタＱ１とＱ２の接続ノードＮ１とｎＭＯＳトランジスタＱ３とＱ４の接続ノードＮ２との間に、インダクタ（コイル）Ｌが接続され、ｎＭＯＳトランジスタＱ２はＰＷＭコンパレータＣＭＰ１の出力（ＰＷＭパルス）によって、またＱ４はＣＭＰ２の出力（ＰＷＭパルス）によってそれぞれオン、オフ駆動される。一方、ｎＭＯＳトランジスタＱ１はＰＷＭコンパレータＣＭＰ１の出力の反転信号によって、またＱ３はＣＭＰ２の出力の反転信号によってそれぞれオン、オフ駆動される。

　図６に示されている昇降圧ＤＣ－ＤＣコンバータは、図７に示すように、入力電圧Ｖinが目標出力電圧よりも低いとき、すなわちフィードバック電圧ＶAが三角波ＶTRIのピーク電圧Ｖｐよりも高いときは、Ｑ３を連続オン状態、Ｑ４を連続オフ状態にしてＱ１，Ｑ２をＰＷＭパルスで駆動して、Ｖinを昇圧した電圧Ｖoutを出力する。また、入力電圧Ｖinが目標出力電圧よりも高いとき、すなわちフィードバック電圧ＶAをＶref基準に反転した電圧ＶBが三角波のピーク電圧Ｖｐよりも高いときは、Ｑ１を連続オン状態、Ｑ２を連続オフ状態にしてＱ３，Ｑ４をＰＷＭパルスで駆動して、Ｖinを降圧した電圧Ｖoutを出力する。

特許第３４４０３１４号公報 特許第３９５３４４３号公報

　図６のような昇降圧ＤＣ－ＤＣコンバータにおいては、三角波を発生する三角波発生回路ＴＷＧに、三角波の上側のピーク値を規定する上限値電圧Ｖ１と三角波の下側のピーク値を規定する下限値電圧Ｖ２とが供給され、三角波発生回路ＴＷＧはこの上限値電圧Ｖ１と下限値電圧Ｖ２とを用いて三角波ＶTRIを発生するように構成される。このような三角波発生回路ＴＷＧは、例えば定電流源とコンデンサとを有する充放電回路と、上限値電圧Ｖ１と下限値電圧Ｖ２を比較電圧として充放電の切替えタイミングを生成するコンパレータなどから構成することができる。

　特許文献２に開示されている昇降圧ＤＣ－ＤＣコンバータ（図６）においては、図７（Ａ）に示すように、反転アンプＡＭＰ２における基準電圧Ｖrefを三角波ＶTRIのピーク値Ｖｐよりも低くしている。上記の条件であると、昇圧モードから降圧モード（あるいはその逆）へ移行する際に、昇圧用のトランジスタＱ１，Ｑ２と降圧用のトランジスタＱ３，Ｑ４を、同時にオン、オフ駆動するオーバーラップ期間Ｔｓが発生して、スイッチング損失が多くなってしまう。

　一方、特許文献１に開示されている昇降圧ＤＣ－ＤＣコンバータにおいては、三角波発生回路に供給される上限値電圧Ｖ１を、そのまま反転アンプにおける基準電圧として供給するようにしている。このような上限値電圧Ｖ１が基準電圧として供給されることによって、反転アンプからは、例えば図８（Ａ）に示すように、電圧Ｖ１を基準としてフィードバック電圧ＦＢ１を反転した電圧ＦＢ２が生成され、それが昇圧側のＰＷＭコンパレータに供給されるように構成されている。しかしながら、上記のように三角波の上側のピーク値を規定する上限値電圧Ｖ１がそのまま反転アンプにおける基準電圧として供給される構成であると、三角波発生回路を構成するコンパレータで生じる遅延等によって、実際の三角波のピーク値は上限値電圧Ｖ１よりも高くなってしまう。

　また、上記のような不具合を回避するため、コンパレータの遅れを考慮してピーク値と等しくなるような電圧を反転基準電圧として反転アンプに供給するように設計したとしても、誤差アンプ（ＡＭＰ１）や反転アンプ（ＡＭＰ２）のゲインの製造ばらつき、アンプ（ＡＭＰ１，ＡＭＰ２）およびコンパレータ（ＣＭＰ１，ＣＭＰ２）の有するオフセット、ブリーダ抵抗（Ｒ１，Ｒ２）のばらつきによって、反転アンプ（ＡＭＰ２）の基準電圧が三角波のピーク値よりも低くなり、図８（Ｂ）に点線で示すように、本来昇圧用のトランジスタ（Ｑ２）をオンさせる必要のないタイミングで、トランジスタ（Ｑ２）をオンさせるパルスが出力されて、図７と同様なオーバーラップ期間Ｔｓが発生して、スイッチング損失が多くなってしまうことが分かった。

　本発明は上記のような課題に着目してなされたもので、その目的とするところは、出力電圧のＰＷＭ制御のための三角波を発生する回路とＰＷＭコンパレータおよびフィードバック電圧を反転する反転アンプを備えた昇降圧ＤＣ－ＤＣコンバータにおいて、昇降圧動作の切り替わりの移行期間におけるスイッチング損失を減らして電力効率を向上させることができるようにすることにある。

　上記目的を達成するため本発明は、
　昇降圧ＤＣ－ＤＣコンバータの電圧変換用のインダクタに電流を流し込むための第１のスイッチング素子とインダクタから電流を引くための第２のスイッチング素子のオフ、オン信号を生成し出力するスイッチング制御回路であって、
　ＤＣ－ＤＣコンバータの出力電圧に応じた電圧を出力する誤差増幅回路と、
　前記誤差増幅回路の出力を所定の電圧を基準にして反転する反転増幅回路と、
　三角波を生成する波形生成回路と、
　前記誤差増幅回路の出力と前記波形生成回路の出力とを入力とする第１の電圧比較回路と、
　前記反転増幅回路の出力と前記波形生成回路の出力とを入力とする第２の電圧比較回路と、
　前記反転増幅回路に供給される反転基準電圧を生成する電圧生成回路と、
を備え、
　前記反転増幅回路に供給される前記反転基準電圧が、前記第１および第２の電圧比較回路に供給される三角波の最も高い電位よりも低い電位にならないように構成したものである。

　上記のような手段によれば、反転増幅回路の基準電圧が電圧比較回路に供給される三角波のピーク値よりも低くなることがないので、昇降圧動作の切り替わりの際に、インダクタ（コイル）の電流を制御するスイッチング素子がオン、オフされるのが防止され、スイッチング損失を減らして電力効率を向上させることができるようになる。

　ここで、望ましくは、前記電圧生成回路により生成される前記反転基準電圧が、前記波形生成回路により生成される三角波のピーク値よりも高い電位となるように設定され、前記反転基準電圧と前記ピーク値との電位差は、前記誤差増幅回路および前記反転増幅回路を構成するオペアンプのゲインのばらつき、前記オペアンプのオフセット、および第１の電圧比較回路および第２の電圧比較回路のオフセットに基づいて設定されるように構成する。

　反転増幅回路の基準電圧が三角波のピーク値よりも低くなる要因である誤差増幅回路および反転増幅回路を構成するオペアンプのゲインのばらつき、オペアンプのオフセットや第１および第２の電圧比較回路のオフセットに基づいて、基準電圧と三角波のピーク値との電位差が設定されるため、アンプのゲインにばらつきが生じたり、アンプやコンパレータがオフセットを有していたとしても、反転基準電圧が三角波のピーク値よりも低くなるのを回避して、昇降圧動作の切り替わりの移行期間におけるスイッチング損失を減らすことができる。

　また、前記電圧生成回路により生成される前記反転基準電圧は、前記波形生成回路により生成される三角波のピーク値よりも、少なくとも前記誤差増幅回路を構成するオペアンプのゲインのばらつきによって生じるフィードバック電圧の変動分よりも高い電位に設定されるように構成してもよい。これにより、反転増幅回路の基準電圧が、三角波のピーク値よりも低くなる最も大きな要因である誤差増幅回路を構成するオペアンプのゲインのばらつきによって生じるフィードバック電圧の変動分よりも高い電位に反転基準電圧が設定されるため、比較的容易に反転基準電圧が三角波のピーク値よりも低くなるのを回避する条件を設定することができる。

　さらに、望ましくは、ＤＣ－ＤＣコンバータの出力電圧を分圧して前記誤差増幅回路に供給するフィードバック電圧を生成するブリーダ抵抗からなる分圧回路を備える場合に、前記反転基準電圧と前記ピーク値との電位差は、前記分圧回路を構成するブリーダ抵抗のばらつきも考慮して設定されるように構成する。これにより、フィードバック電圧を生成するブリーダ抵抗の抵抗値がばらついたとしても、三角波のピーク値よりも低くなることのない反転基準電圧を設定することができる。

　また、望ましくは、前記反転基準電圧を発生する電圧生成回路は、定電圧が印加される定電圧端子と接地電位が印加される接地端子との間に複数の抵抗が直列に接続された抵抗分圧回路からなり、前記抵抗分圧回路の第１ノードから取り出された第１の電圧が前記波形生成回路へ前記三角波のピーク値を規定する電圧として供給され、前記抵抗分圧回路の第２ノードから取り出された前記第１の電圧よりも高い第２の電圧が、前記反転基準電圧として前記反転増幅回路に供給されるように構成する。これにより、比較的簡単な回路によって三角波のピーク値よりも低くなることのない反転基準電圧を確実に生成することができる。

　あるいは、前記電圧生成回路は、発生する電圧を変更可能な可変電圧源と、前記波形生成回路により生成される三角波のピーク値を検出するピーク値検出回路と、前記ピーク値検出回路の出力に応じて前記可変電圧源が発生する前記反転基準電圧を制御する電圧制御回路と、を備えるように構成する。これにより、三角波のピーク値よりも低くなることのない反転基準電圧を確実に生成することができる。

　また、前記波形生成回路より前記第１および第２の電圧比較回路に供給される三角波のピーク値を前記反転基準電圧よりも低い電位にクランプする電圧クランプ回路を備えるように構成してもよい。三角波のピーク値を反転基準電圧よりも低い電位にクランプすることにより、反転増幅回路の基準電圧が電圧比較回路に供給される三角波のピーク値よりも低くなることがないので、昇降圧動作の切り替わりの際にスイッチング素子がオン、オフされるのが防止され、スイッチング損失を減らして電力効率を向上させることができる。

　さらに、望ましくは、電圧変換用のインダクタと、該インダクタに電流を流し込むための第１のスイッチング素子と、前記インダクタから電流を引くための第２のスイッチング素子と、前記第１のスイッチング素子がオフされている期間に前記インダクタへ電流を流すための第３のスイッチング素子と、前記第２のスイッチング素子がオフされている期間に前記インダクタからの電流を出力端子へ流すための第４のスイッチング素子と、前記第１～第４のスイッチング素子をオン、オフ制御する信号を生成するために上記のような構成を有するスイッチング制御回路とによって、昇降圧ＤＣ－ＤＣコンバータを構成する。これにより、昇降圧動作の切り替わりの移行期間におけるスイッチング損失を減らして電力効率が良好なＤＣ－ＤＣコンバータを実現することができる。

　本発明に従うと、出力電圧のＰＷＭ制御のための三角波を発生する回路とＰＷＭコンパレータおよびフィードバック電圧を反転する反転アンプを備えた昇降圧ＤＣ－ＤＣコンバータにおいて、スイッチング制御回路を構成するアンプのゲインやブリーダ抵抗にばらつきが生じたり、アンプやコンパレータがオフセットを有していたりしたとしても、反転アンプの基準電圧を三角波のピーク値よりも高くすることで、昇降圧動作の切り替わりの移行期間におけるスイッチング損失を減らして電力効率を向上させることができるという効果がある。

本発明を適用した昇降圧ＤＣ－ＤＣコンバータの一実施形態を示す回路構成図である。 図１の実施形態のスイッチング制御回路における電圧生成回路の構成例を示す回路構成図である。 電圧生成回路により生成される電圧と波形（三角波）との関係を示す説明図である。 図１のＤＣ－ＤＣコンバータの動作波形を示す波形図である。 本発明を適用した昇降圧ＤＣ－ＤＣコンバータの第２の実施例を示す回路図である。 本発明を適用した昇降圧ＤＣ－ＤＣコンバータを構成するスイッチング制御回路の他の実施例を示す回路図である。 従来（特許文献２）の昇降圧ＤＣ－ＤＣコンバータの構成例を示す回路構成図である。 従来（特許文献２）の昇降圧ＤＣ－ＤＣコンバータにおける各部の信号や電位の変化の様子を示す波形図である。 従来（特許文献１）の昇降圧ＤＣ－ＤＣコンバータにおける各部の信号や電位の変化の様子を示す波形図である。

　以下、本発明の好適な実施の形態を図面に基づいて説明する。

　図１は、本発明を適用した昇降圧ＤＣ－ＤＣコンバータの一実施形態を示す。この実施形態の昇降圧ＤＣ－ＤＣコンバータは、電池などの直流電源１０から供給される直流電圧Ｖinが印加される入力端子ＩＮと接地点との間に直列に接続されたＭＯＳトランジスタ（絶縁ゲート型電界効果トランジスタ）Ｑ３，Ｑ４と、平滑コンデンサＣ２が接続されている出力端子ＯＵＴと接地点との間に直列に接続されたＭＯＳトランジスタＱ１，Ｑ２と、上記トランジスタＱ１～Ｑ４をオン、オフ駆動する信号を出力するスイッチング制御回路２０とを備える。そして、ＭＯＳトランジスタＱ３とＱ４の接続ノードＮ１とＭＯＳトランジスタＱ１とＱ２の接続ノードＮ２との間に、インダクタ（コイル）Ｌが接続されている。本実施形態では、トランジスタＱ１，Ｑ３としてｐチャネルＭＯＳトランジスタが使用され、トランジスタＱ２，Ｑ４としてｎチャネルＭＯＳトランジスタが使用されている。ＲＬは出力端子に接続される負荷を等価抵抗として示したもの、Ｃ１，Ｃ２は平滑コンデンサである。

　スイッチング制御回路２０は、出力電圧Ｖoutを分圧してフィードバック電圧ＦＢを生成するブリーダ抵抗Ｒ１，Ｒ２と、フィードバック電圧ＦＢと参照電圧Ｖrefとの電位差に応じた電圧を出力する誤差増幅回路２１と、該誤差増幅回路２１の出力を反転する反転増幅回路２２と、ＰＷＭ（パルス幅変調）制御のために使用する三角波としての鋸歯状の波形信号ＲＡＭＰを生成する波形生成回路２３と、該波形生成回路２３で生成される波形信号ＲＡＭＰの上限値電圧Ｖ１と下限値電圧Ｖ２を発生する電圧生成回路２４と、波形生成回路２３からの波形信号ＲＡＭＰおよび誤差増幅回路２１の出力電圧ＦＢ１を入力とする第１コンパレータ２５と、波形信号ＲＡＭＰおよび反転増幅回路２２の出力電圧ＦＢ２を入力とする第２コンパレータ２６とを備える。

　上記ＭＯＳトランジスタＱ１，Ｑ２は第２コンパレータ２６の出力を反転するインバータＩＮＶ１，ＩＮＶ２によって、またＱ３，Ｑ４は第１コンパレータ２５の出力と同相の信号を出力するバッファドライバＢＦＦ１，ＢＦＦ２によってそれぞれオン、オフ駆動される。反転増幅回路２２には、電圧生成回路２４で生成された電圧Ｖ１よりΔＶだけ高い定電圧Ｖ０が反転基準電圧として供給される。

　図１のＤＣ－ＤＣコンバータは、入力電圧Ｖinが目標出力電圧よりも低いときは、第１コンパレータ２５の出力は連続してロウレベルとなってトランジスタＱ３を連続オン状態、Ｑ４を連続オフ状態とし、第２コンパレータ２６からＰＷＭパルスが出力されてトランジスタＱ１，Ｑ２を相補的にオン、オフ駆動する。そして、トランジスタＱ２がオンされている期間にコイルＬに電流を流し込んでエネルギーを蓄積させ、Ｑ２がオフされるとＱ１がオンされてコイルＬに蓄積されたエネルギーが放出されて平滑コンデンサＣ２に電流を流し込む。これを繰り返すことで、入力電圧Ｖinを昇圧した電圧Ｖoutを出力する。

　また、入力電圧Ｖinが目標出力電圧よりも高くなると、第２コンパレータ２６の出力は連続してロウレベルとなってトランジスタＱ１を連続オン状態、Ｑ２を連続オフ状態とし、第１コンパレータ２５からＰＷＭパルスが出力されてトランジスタＱ３，Ｑ４を相補的にオン、オフ駆動する。これによって、入力電圧Ｖinを降圧した電圧Ｖoutを出力する。
　なお、上記昇圧動作でＶinがＶoutに近づいてくると、反転増幅回路２２の出力ＦＢ２が上昇し、Ｖin≒Ｖoutで制御パルスのデューティが１００％（Ｑ１が常にオン）になる。さらにＶinがＶoutに近づいて、Ｖin＞Ｖoutの関係になると、Ｑ１の１００％オンから、Ｑ３の９９％オンに変わって行く。

　図２Ａには、上記電圧生成回路２４の具体的な回路例が示されている。図２Ａに示すように、電圧生成回路２４は、定電圧回路ＣＶＧと、該定電圧回路ＣＶＧで発生された定電圧Ｖｃを直列抵抗Ｒ１１，Ｒ１２，Ｒ１３，Ｒ１４からなる抵抗分圧回路とによって構成され、抵抗Ｒ１１とＲ１２との接続ノードＮ１１から最も高い基準電圧Ｖ０が取り出され、抵抗Ｒ１２とＲ１３との接続ノードＮ１２から波形信号ＲＡＭＰの上限値電圧Ｖ１が取り出され、抵抗Ｒ１３とＲ１４との接続ノードＮ１３から波形信号ＲＡＭＰの下限値電圧Ｖ２が取り出されるようにされている。

　これによって、図２Ｂに示すように、基準電圧Ｖ０は、必ず波形信号ＲＡＭＰの上限値電圧Ｖ１よりも高い電圧となる。基準電圧Ｖ０と上限値電圧Ｖ１との電位差ΔＶは、抵抗Ｒ１１～Ｒ１４の値を適宜設定することによって、所望の値となるように設定される。ΔＶは、回路を構成する素子の製造ばらつきが重なって、基準電圧Ｖ０が実際の波形信号（以下、三角波と称する）ＲＡＭＰのピーク値Ｖpeak1（Ｖ１）に最も近づくような状態になった場合にも、Ｖ０＞Ｖpeak1の関係が保たれるように設計されるのが望ましい。下限値電圧Ｖ２は、接地電位（０Ｖ）であってもよい。

　図３には、図１のＤＣ－ＤＣコンバータの動作波形が示されている。本実施形態においては、反転増幅回路２２の基準電圧Ｖ０は、必ず波形信号ＲＡＭＰの上限値電圧Ｖ１よりもΔＶだけ高い電圧となるため、昇圧動作しているときに入力電圧Ｖinが高くなって昇圧モードから降圧モード（あるいはその逆）へ移行する際に、昇圧用のトランジスタＱ１，Ｑ２と降圧用のトランジスタＱ３，Ｑ４を同時にオン、オフ駆動するオーバーラップ期間Ｔｓがなく、ｐチャネルＭＯＳトランジスタＱ１，Ｑ３が連続オン状態、ｎチャネルＭＯＳトランジスタＱ２，Ｑ４が連続オフ状態となるスイッチング停止期間Ｔｃが発生する。これによって、昇降圧の切り替わりの移行期間におけるスイッチング損失を減らすことができ、電力効率が向上するようになる。

　次に、ΔＶ（＝Ｖ０－Ｖ１）の設定の仕方について説明する。

　図１のような構成を有するＤＣ－ＤＣコンバータにおいて、反転増幅回路２２に供給すべき基準電圧Ｖ０を決定する上で考慮すべきパラメータは、誤差増幅回路２１や反転増幅回路２２を構成するアンプＡＭＰ１,２のＤＣゲインＡ1,Ａ2と、アンプＡＭＰ１,２およびコンパレータ２５，２６のオフセットＶoff1,2,3,4、ブリーダ抵抗Ｒ１，Ｒ２の抵抗値等が挙げられる。その中で特に大きく影響を与えるパラメータはアンプＡＭＰ１のＤＣゲインＡ1である。そこで、このゲインＡ1を使用して、ΔＶとの関係を表したのが次式（１）
　ΔＶ＝（ΔＶout×Ｒ2／(Ｒ1＋Ｒ2）)／Ａ1　……（１）
である。

　上記式（１）におけるΔＶoutは、トランジスタＱ１，Ｑ３がオンで、Ｑ２，Ｑ４がオフのときのものである。このとき、図１のＤＣ-ＤＣコンバータでは、Ｖoutを制御する動作がなされていないため、Ｖout≒Ｖinになりレギュレーションが悪くなる。しかし、レギュレーションの悪化が仕様で定められている出力電圧範囲（もしくは出力電圧精度）内であれば問題ないため、式（１）を使用してΔＶを決定する際には、先ずΔＶoutより決めることが望ましい。そして、ΔＶoutが決まると、式（１）よりΔＶが求まり、Ｖ１はΔＶ＝Ｖ０－Ｖ１より決定することができる。なお、ΔＶoutを決める際に、ΔＶout＝出力電圧範囲にしてしまうと、アンプＡＭＰ１のＤＣゲイン以外のばらつきの影響で仕様を満たせない場合が生じるので、ΔＶout＜出力電圧範囲とするのが良い。

　次に、ΔＶ（＝Ｖ０－Ｖ１）のより精度の高い設定の仕方について説明する。なお、以下の説明では、コンパレータ２５，２６の遅れがないもしくは無視できるもの、すなわち三角波のピーク値をＶpeak1とおくとＶpeak1≒Ｖ１であると仮定して説明する。コンパレータ２５，２６の遅れが無視できない、すなわちＶpeak1＞Ｖ１の場合にはさらにＶpeak1－Ｖ１も考慮してΔＶを決定すればよい。

　先ず、降圧動作の切換え点条件を考えると、誤差増幅回路２１の出力Ｖａ１（＝ＦＢ１）がＶpeak1となる時に降圧動作が止まるので、
　　Ｖａ１＝Ｖpeak1　　・・・条件１
が成立する。この時のＶoutをＶout1とすると、上記条件１より、
　Ｖpeak1＝（Ｖref1－Ｖout1×Ｒ2／（Ｒ1＋Ｒ2））×Ａ1
が導かれる。この式を変形することで、
　Ｖout1＝（Ｖref1－Ｖpeak1/Ａ1）×（Ｒ1＋Ｒ2）/Ｒ2
が得られる。

　一方、昇圧動作の切換え点条件を考えると、反転増幅回路２２の出力Ｖａ２（＝ＦＢ２）がＶpeak1となる時に昇圧動作が止まるので、
　　Ｖａ２=Ｖpeak1　 　・・・条件２
が成立する。この時、Ｖａ２＝２×Ｖ０－Ｖａ１であるので、
　Ｖpeak1＝２×Ｖ０－Ｖａ１
が得られる。これを変形すると、
　Ｖａ１＝２×Ｖ０－Ｖpeak1　……（２）
となる。また、Ｖａ１とＶoutの関係は、
　Ｖａ１＝（Ｖref1－Ｖout×Ｒ2／（Ｒ1＋Ｒ2））×Ａ1
であるので、式（２）より、
　２×Ｖ０－Ｖpeak1＝（Ｖref1－Ｖout×Ｒ2／（Ｒ１＋Ｒ２））×Ａ1
が得られる。この時(条件２）の出力ＶoutをＶout2とすると、
　Ｖａ１＝２×Ｖ０－Ｖpeak1
＝（Ｖref1－Ｖout2×Ｒ2／（Ｒ1＋Ｒ2））×Ａ1
　Ｖout2＝（Ｖref1－（２×Ｖ０－Ｖpeak1）／Ａ1）×（Ｒ1＋Ｒ2）/Ｒ2
が得られる。

　ここで、Ｖout1とＶout2の差は、降圧動作と昇圧動作が停止している時の電圧変動値となるので、
　ΔＶout＝Ｖout1－Ｖout2
　　　　＝（Ｖref1－Ｖpeak1／Ａ1）×（Ｒ1＋Ｒ2）／Ｒ2
　　　　　　－（Ｖref1－(２×Ｖ０－Ｖpeak1)／Ａ1）×（Ｒ1＋Ｒ2）/Ｒ2
　＝（－Ｖpeak1＋(２×Ｖ０－Ｖpeak1））×（Ｒ1＋Ｒ2）／Ａ1・Ｒ2
　＝（Ｖ０-Ｖpeak1）×２(Ｒ1＋Ｒ2）／Ａ1・Ｒ2
となる。ここで、Ｖ０＝Ｖpeak1＋ΔＶであるので、
　ΔＶout＝ΔＶ×２（Ｒ1＋Ｒ2）／Ａ1・Ｒ2
が得られる。

　ところで、Ｖout（目標出力電圧値）は製品バラツキがあるので、全てのバラツキ要因を含めた状態で、出力電圧を目標値のＸ％（一例として２％、或いは５％など）以内に収めなければならない。このＸ％には、例えばアンプＡＭＰ１，ＡＭＰ２のゲインバラツキ、アンプやコンパレータのオフセット、抵抗Ｒ１，Ｒ２のバラツキ、参照電圧Ｖrefのバラツキなどの要因によるものが含まれる。従来の昇降圧ＤＣ－ＤＣコンバータでは、昇圧動作および降圧動作のみの製品規格としてこのＸ％を満たせばよいが、本発明を適用した昇降圧ＤＣ－ＤＣコンバータでは、出力電圧の精度は、昇圧動作時＋降圧動作時＋昇降圧停止時の各動作時の精度を加算した値となる。

　従って、昇圧動作および降圧動作のみ考慮した従来製品の特性に対して同様の精度Ｘ％を達成するためには、例えば従来製品の出力電圧の許容誤差を「１００」とした場合には、昇圧動作時を「４０」、降圧動作時を「４０」、昇降圧停止時を「２０」のように誤差を配分し、それぞれの出力誤差を満たすように設計して、トータルとして従来製品と同等の出力電圧の精度とする必要がある。

　例えば、昇降圧停止時の誤差配分として例示した「２０」を考えた場合には、
　ΔＶout＝（Ｖout×Ｘ／１００）×（２０／１００）
　　　　　＝ΔＶ×２（Ｒ1＋Ｒ2）／Ａ1・Ｒ2
を満たすようにΔＶを設定すれば良い。従って、例えば出力３．３Ｖで規格値２％とすると、トータルバラツキは３．３×０．０２＝６６ｍＶであるので、
　　　ΔＶout＝６６×２０/１００＝１３．２［ｍＶ］
となり、ΔＶ×２（Ｒ1＋Ｒ2）/Ａ1・Ｒ2＝１３．２が得られる。ここで、仮に、Ｒ１＝Ｒ２、Ａ1＝１００倍とした場合には、
　　ΔＶ＝０．３３［Ｖ］
となる。

　上記説明は、昇降圧停止時の配分の一例を上げたもので、昇圧動作時、降圧動作時、昇降圧停止時の誤差配分は種々の方法により変えることが可能であり、それぞれ、「４５」，「４５」，「１０」、あるいは「３３」，「３３」，「３３」などのように、トータルで精度以内に収まれば問題はない。また、出力電圧Ｖout，アンプのゲインＡ1，抵抗Ｒ１，Ｒ２などの値も、実施されるシステムによって変わることはいうまでもない。

　図４には、反転増幅回路２２の基準電圧Ｖ０として、必ず波形信号ＲＡＭＰの上限値電圧Ｖ１よりも高い電圧を生成するスイッチング制御回路２０を用いた昇降圧ＤＣ－ＤＣコンバータの第２の実施例が示されている。

　図４に示されているように、この実施例のスイッチング制御回路２０は、反転増幅回路２２に供給する基準電圧Ｖ０を発生する電圧源３０を可変電圧源とするとともに、三角波ＲＡＭＰのピーク値Ｖpeak1を検出するピーク値検出回路２７と、該ピーク値検出回路２７の出力に応じて前記可変電圧源３０の電圧を制御する信号を生成する電圧制御回路２８を設けたものである。この実施例においても、ΔＶ＝Ｖ０－Ｖpeak1は前記実施例で説明したようにして設定する。これによって、昇圧モードから降圧モード（あるいはその逆）へ移行する際に、スイッチング停止期間（昇降圧停止期間）Ｔｃが発生し、昇降圧の切り替わりの移行期間におけるスイッチング損失を減らすことができ、電力効率が向上するようになる。

　図５には、スイッチング制御回路２０の第３の実施例が示されている。この実施例は、反転増幅回路２２の基準電圧Ｖ０が、三角波ＲＡＭＰのピークよりも低くならないようにするものである。

　具体的には、コンパレータ２５，２６に供給される三角波ＲＡＭＰのピークが反転増幅回路２２に供給する基準電圧Ｖ０よりも高くならないようにクランプするクランプ回路２９を設けたものである。クランプ回路２９は、例えば定電圧Ｖ１（＜Ｖ０）が反転入力端子に印加され、三角波発生回路（波形信号生成回路）２３により生成された三角波ＲＡＭＰが非反転入力端子に入力されたオペアンプＡＭＰ３と、電源電圧端子ＶＤＤと三角波ＲＡＭＰを伝送する信号線との間に接続されゲート端子に前記オペアンプＡＭＰ３の出力が印加されたｐＭＯＳトランジスタＱ５などから構成されている。

　上記のような構成を有するクランプ回路２９は、三角波ＲＡＭＰの電位が上昇して定電圧Ｖ１に達すると、オペアンプＡＭＰ３がトランジスタＱ５を制御して、三角波ＲＡＭＰのピークが定電圧Ｖ１以上にならないようにクランプする。これによって、昇圧モードから降圧モード（あるいはその逆）へ移行する際に、スイッチング停止期間Ｔｃが発生し、昇降圧の切り替わりの移行期間におけるスイッチング損失を減らすことができ、電力効率が向上するようになる。

　本実施例は、例えば三角波発生回路２３内のコンパレータに遅れ等があって、実際に生成される三角波のピーク値が上限値電圧Ｖ１よりも高くなるような回路に有効である。なお、図５には、オペアンプＡＭＰ３の反転入力端子に印加される電圧と三角波発生回路２３に供給される上限値電圧とが同一（Ｖ１）の場合が示されているが、Ｖ１＜Ｖ１’＜Ｖ０のような電圧Ｖ１’をオペアンプＡＭＰ３の反転入力端子に印加するように構成してもよい。

　以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は前記実施形態に限定されるものではない。例えば、前記実施形態のＤＣ－ＤＣコンバータでは、スイッチング素子Ｑ１，Ｑ３としてｐチャネルＭＯＳトランジスタを使用したが、ｎチャネルＭＯＳトランジスタを使用してもよい。その場合、図１のバッファドライバＢＦＦ１をインバータに、またインバータＩＮＶ１をバッファドライバに置き換えればよい。さらに、図１におけるスイッチング素子としてのＭＯＳトランジスタＱ２，Ｑ３の代わりに、整流用のダイオードを用いてＤＣ－ＤＣコンバータを構成することも可能である。

　また、前記実施形態のＤＣ－ＤＣコンバータでは、ＰＷＭコンパレータ（２５,２６)に供給する三角波として鋸波を使用した場合を示したが、立上がりの傾きと立下がりの傾きを有する狭義の三角波（図８(Ａ)参照）を使用するようにしても良い。さらに、前記実施形態（図２Ａ）では、電圧生成回路２４として定電圧回路ＣＶＧを設けると説明したが、抵抗分圧回路（Ｒ１１～Ｒ１４）で分圧する定電圧Ｖｃは、半導体集積回路の外部から与えるように構成しても良い。

　また、以上の説明では、本発明を昇降圧型のＤＣ－ＤＣコンバータに適用した例を説明したが、本発明はそれに限定されるものではなく、ＰＷＭ用の三角波を生成する波形生成回路を備え、三角波のピーク値に応じた電圧を必要とするＤＣ－ＤＣコンバータに広く利用することができる。

　２０　スイッチング制御回路
　２１　誤差増幅回路
　２２　反転増幅回路
　２３　波形生成回路（三角波発生回路）
　２４　電圧生成回路
　２５　第１コンパレータ（第１の電圧比較回路）
　２６　第２コンパレータ（第２の電圧比較回路）
　２７　ピーク値検出回路
　２８　電圧制御回路
　２９　クランプ回路
　Ｌ　　コイル（インダクタ）
　Ｑ１～Ｑ４　スイッチング素子
　ＡＭＰ１　誤差増幅回路のアンプ
　ＡＭＰ２　反転増幅回路のアンプ

Claims (8)

1. 　昇降圧ＤＣ－ＤＣコンバータの電圧変換用のインダクタに電流を流し込むための第１のスイッチング素子とインダクタから電流を引くための第２のスイッチング素子のオフ、オン信号を生成し出力するスイッチング制御回路であって、
   　ＤＣ－ＤＣコンバータの出力電圧に応じた電圧を出力する誤差増幅回路と、
   　前記誤差増幅回路の出力を所定の電圧を基準にして反転する反転増幅回路と、
   　三角波を生成する波形生成回路と、
   　前記誤差増幅回路の出力と前記波形生成回路の出力とを入力とする第１の電圧比較回路と、
   　前記反転増幅回路の出力と前記波形生成回路の出力とを入力とする第２の電圧比較回路と、
   　前記反転増幅回路に供給される反転基準電圧を生成する電圧生成回路と、
   を備え、
   　前記反転増幅回路に供給される前記反転基準電圧が、前記第１および第２の電圧比較回路に供給される三角波の最も高い電位よりも低い電位にならないように構成されていることを特徴とするスイッチング制御回路。
2. 　前記電圧生成回路により生成される前記反転基準電圧が、前記波形生成回路により生成される三角波のピーク値よりも高い電位となるように設定され、前記反転基準電圧と前記ピーク値との電位差は、前記誤差増幅回路および前記反転増幅回路を構成するオペアンプのゲインのばらつき、前記オペアンプのオフセット、および第１の電圧比較回路および第２の電圧比較回路のオフセットに基づいて設定されることを特徴とする請求項１に記載のスイッチング制御回路。
3. 　前記電圧生成回路により生成される前記反転基準電圧は、前記波形生成回路により生成される三角波のピーク値よりも、少なくとも前記誤差増幅回路を構成するオペアンプのゲインのばらつきによって生じるフィードバック電圧の変動分よりも高い電位に設定されることを特徴とする請求項１に記載のスイッチング制御回路。
4. 　ＤＣ－ＤＣコンバータの出力電圧を分圧して前記誤差増幅回路に供給するフィードバック電圧を生成するブリーダ抵抗からなる分圧回路を備える場合に、前記反転基準電圧と前記ピーク値との電位差は、前記分圧回路を構成するブリーダ抵抗のばらつきも考慮して設定されることを特徴とする請求項２または３に記載のスイッチング制御回路。
5. 　前記反転基準電圧を発生する電圧生成回路は、定電圧が印加される定電圧端子と接地電位が印加される接地端子との間に複数の抵抗が直列に接続された抵抗分圧回路からなり、
   　前記抵抗分圧回路の第１ノードから取り出された第１の電圧が前記波形生成回路へ前記三角波のピーク値を規定する電圧として供給され、前記抵抗分圧回路の第２ノードから取り出された前記第１の電圧よりも高い第２の電圧が、前記反転基準電圧として前記反転増幅回路に供給されることを特徴とする請求項１～４のいずれかに記載のスイッチング制御回路。
6. 　前記電圧生成回路は、
   　発生する電圧を変更可能な可変電圧源と、
   　前記波形生成回路により生成される三角波のピーク値を検出するピーク値検出回路と、
   　前記ピーク値検出回路の出力に応じて前記可変電圧源が発生する前記反転基準電圧を制御する電圧制御回路と、
   を備えることを特徴とする請求項１～４のいずれかに記載のスイッチング制御回路。
7. 　前記波形生成回路より前記第１および第２の電圧比較回路に供給される三角波のピーク値を前記反転基準電圧よりも低い電位にクランプする電圧クランプ回路を備えることを特徴とする請求項１に記載のスイッチング制御回路。
8. 　電圧変換用のインダクタと、該インダクタに電流を流し込むための第１のスイッチング素子と、前記インダクタから電流を引くための第２のスイッチング素子と、前記第１のスイッチング素子がオフされている期間に前記インダクタへ電流を流すための第３のスイッチング素子と、前記第２のスイッチング素子がオフされている期間に前記インダクタからの電流を出力端子へ流すための第４のスイッチング素子と、前記第１～第４のスイッチング素子をオン、オフ制御する信号を生成する請求項１～６のいずれかに記載のスイッチング制御回路と、を備えることを特徴とする昇降圧ＤＣ－ＤＣコンバータ。

Images