KR20070105840A - 전계 효과 트랜지스터 및 그 제조 방법 - Google Patents

전계 효과 트랜지스터 및 그 제조 방법 Download PDF

Info

Publication number
KR20070105840A
KR20070105840A KR1020070018469A KR20070018469A KR20070105840A KR 20070105840 A KR20070105840 A KR 20070105840A KR 1020070018469 A KR1020070018469 A KR 1020070018469A KR 20070018469 A KR20070018469 A KR 20070018469A KR 20070105840 A KR20070105840 A KR 20070105840A
Authority
KR
South Korea
Prior art keywords
region
channel
electrode
drain electrode
solution
Prior art date
Application number
KR1020070018469A
Other languages
English (en)
Other versions
KR101296503B1 (ko
Inventor
마사아끼 후지모리
도미히로 하시즈메
마사히꼬 안도
Original Assignee
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가부시키가이샤 히타치세이사쿠쇼
Publication of KR20070105840A publication Critical patent/KR20070105840A/ko
Application granted granted Critical
Publication of KR101296503B1 publication Critical patent/KR101296503B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/191—Deposition of organic active material characterised by provisions for the orientation or alignment of the layer to be deposited

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본원 발명은, 종래의 유기 TFT에 비해 채널을 전도하는 캐리어의 이동도가 큰 값을 갖는 TFT의 제조 방법을 제공하는 것을 목적으로 한다. 기판 상에 패터닝한 게이트 전극이 형성되며, 상기 기판 상 및 상기 게이트 전극 상에 게이트 절연막이 형성되고, 상기 게이트 절연막 상에 소스 전극 및 드레인 전극이 이격하여 형성되고, 상기 소스 전극과 상기 드레인 전극 사이에는 채널로 될 영역이 형성되고, 그 영역과, 상기 소스 전극 또는 상기 드레인 전극 중 어느 한쪽과의 경계선은 직선 형상이고, 상기 그 영역과, 상기 드레인 전극 또는 상기 소스 전극 중 어느 한쪽과의 경계선은 비직선 형상이며, 또한, 그 경계선은 연속적 또는 불연속적인 형상이고, 또한, 그 경계 부분은 복수개의 오목부를 갖고, 상기 그 영역 표면은 친수성을 갖고, 상기 그 영역의 주위 영역은 발수성을 갖는 부재를 준비하고, 상기 그 영역에 반도체 유기 분자를 함유한 용액을 공급하고, 상기 용액을 건조하는 것을 특징으로 하는 전계 효과 트랜지스터의 제조 방법이다.
친수성, 발수성, 건조, 오목부, 반도체 유기 분자 용액

Description

전계 효과 트랜지스터 및 그 제조 방법{FIELD EFFECT TRANSISTOR AND METHOD OF FABRICATING THE SAME}
도 1의 (a)는 본 발명의 실시예에 의해 형성되는 TFT의 전형적인 구조를 도시한 평면도, 도 1의 (b)는 그 A-A 위치에서 화살표 방향으로 본 단면도.
도 2의 (a)∼(h)는 본 발명의 실시예에 의해 형성되는 TFT의 소스/드레인 전극과 채널 경계에 부여되는 비직선적 형상의 예를 모식적으로 도시하는 도면.
도 3의 (a)∼(e)는 본 발명의 실시예에서의 반도체 유기 분자 용액의 이방적 건조를 자발적으로 발생시킴으로써, 고배향한 반도체 유기 분자 결정 박막이 용액으로부터 성장하는 과정을 모식적으로 도시하는 도면.
도 4의 (a)∼(f)는 본 발명의 실시예에 따른 인쇄·도포법을 이용하여 TFT를 형성하는 구체예를 도시하는 도면.
도 5a는 본 발명의 실시예의 TFT를 구동 회로에 이용한 3×3의 화소 유닛의 액티브 매트릭스형 표시 소자의 등가 회로도.
도 5b는 도 5a의 화소 유닛의 구체적인 구성예를 도시하는 도면.
<도면의 주요 부분에 대한 부호의 설명>
11: 반도체 유기 분자 결정 박막
12: 채널
13: 게이트 전극
14: 발액 영역
15: 소스/드레인 전극
16: 기판
17: 절연막
20: 친액 영역의 토출부
23: 반도체 유기 분자 용액
61: 기판
62: 게이트 전극
63: 게이트 절연막
64: 감광성 박막
65: 발액막
67: 발액막
68: 반도체 유기 분자 박막
611: 화소 유닛
612: 화소 선택 TFT
613: 화소(캐패시턴스)
614: 주사선
615: 데이터선
616: 주사선 구동 회로
617: 데이터선 구동 회로
[비특허 문헌 1] 사이언스지, 제303권, 제1644항(2004년)(Science, 303, 1644(2004))
[비특허 문헌 2] 어플라이드 피직스 레터스지, 제84권, 제3061항(2004년)(Applied Physics Letters, 84, 3061(2004))
[비특허 문헌 3] 저널 오브 어플라이드 피직스지, 제79권, 제2136항(1996년)(Journal of Applied Physics, 79, 2136(1996))
[비특허 문헌 4] 저널 오브 아메리칸 케미컬 소사이어티지, 제124권, 제8812항(2002)(Journal of American Chemical Society, 124, 8812(2002))
[비특허 문헌 5] 신세틱 메탈스지, 제153권, 제1항(2005년)(Synthetic Metals, 153, 1(2005))
[비특허 문헌 6] 재퍼니스 저널 오브 어플라이드 피직스지, 제43권, 제2B호, 제L315항(2004)(Japanese Journal of Applied Physics, 43, L315(2004))
[비특허 문헌 7] 닛케이 일렉트로닉스 2002년 6월 17일호, pp.67-78
[특허 문헌 1] 일본 특허 공개 공보 제2004-119479호
[특허 문헌 2] 일본 특허 공개 공보 제2001-278874호
[특허 문헌 3] 일본 특허 공개 공보 제2003-229579호
[특허 문헌 4] 일본 특허 공개 공보 제2003-133691호
[특허 문헌 5] 일본 특허 공개 공보 제2003-80694호
본 발명은 전계 효과 트랜지스터 및 그 제조 방법에 관한 것으로, 특히 채널을 형성하는 유기 반도체가 유기 분자의 단결정, 또는 다결정이고, 또한, 단결정의 방위가 채널 양단의 전극을 연결하는 방향에 대하여 특정한 방향을 향한 구조를 갖는 것, 또는 다결정을 구성하는 결정립이 채널 양단의 전극을 연결하는 방향에 대하여 특정한 방향으로 배향한 구조를 갖는 것을 특징으로 하는 전계 효과 트랜지스터 및 그 제조 방법에 관한 것이다.
대표적인 박형 표시 장치인 플라즈마 디스플레이 패널(PDP)이나 액정 디스플레이(LCD)는, 브라운관 디스플레이에서 사용되었던 전자총을 사용하지 않는다. 이것 대신에 각 화소를 점등시키기 위해서 박막 트랜지스터(TFT)를 스위칭 소자로서 이용하였기 때문에 대폭적인 박형화를 실현하였다. TFT에는 아몰퍼스 실리콘이나 다결정 실리콘을 채널에 이용한 소자가 사용되고 있다.
유기 EL(Electro Luminescence) 소자는 PDP나 LCD가 갖는 수명이나 콘트라스트, 응답성, 소비 전력 등에 대한 결점을 개선할 수 있는 차세대 디스플레이용의 소자로서 주목받고 있으며, 실용화를 향한 연구가 진행되고 있다. 또한, 유기 EL은 유기물의 박막 소자로서 PDP나 LCD보다 한층 더 박형화가 진행될 수 있다. 또한 원재료로서 경량이며 가소성을 갖는 유기물을 이용하기 때문에, 벽걸이 디스플레이나 플렉시블 디스플레이의 실현도 가능하다고 생각되고 있다. 이러한 장점을 살리기 위해서, 유기 EL 구동용 소자에도 경량이며 가소성이 있는 유기물로 TFT를 만드는 연구도 활발에 이루어지고 있다.
유기물은 유기 용매 등에 용해하여 실온 부근에서 취급하는 것이 가능하기 때문에, 유기 TFT의 제작도 용액을 이용하여, 도포나 인쇄에 의한 프로세스로 제작 가능하다고 하는 기대를 갖고 있다. 도포·인쇄에 의한 제조는, 실리콘 디바이스에서 필수적이었던 진공 장치나 고온에서의 열처리 등이 불필요하게 되어, 제조 코스트의 대폭적인 삭감을 실현할 수 있다. 한편, 유기 TFT는 실리콘 디바이스에 비해 트랜지스터로서의 성능이 대폭적으로 뒤떨어져, 현상에서는 실용화에 이르지 못하고 있다.
유기 분자는 모노머나 올리고머와 같이 분자량이 작은 유기 분자(저분자)와, 폴리머로 분류되는 분자량이 큰 유기 분자(고분자)로 대별되지만, 유기 TFT도 채널이 어느 쪽의 유기 분자로 형성되는지에 따라 2종류로 나눌 수 있다. 저분자를 채널에 사용하는 유기 TFT는, 유기 분자의 결정성을 양호하게 유지할 수 있으면, 채널을 흐르는 캐리어의 이동도를, 적어도 아몰퍼스 실리콘과 동일한 정도까지 올릴 수 있는 것이 실증되어 있어, 동작 속도가 빠른 TFT를 얻기 쉬운 특징을 갖는다. 그러나, 채널의 형성에는 유기 분자의 진공 증착을 이용하여 형성하는 방법이 일반적이어서, 제조 코스트를 내리기 어려운 결점을 갖는다. 한편, 고분자를 채널에 사용하는 유기 TFT는, 제조에 도포·인쇄 프로세스를 적용하는 것이 용이하기 때문에, 제조 코스트를 저감할 수 있다. 그러나, 채널을 흐르는 캐리어의 이동도는 저분자를 채널에 사용하는 저분자 유기 TFT에 비해, 겨우 1/10 정도 크기의 것밖에 실현할 수 없어, TFT의 성능이 낮다고 하는 결점을 갖는다.
유기 TFT에서는 일반적으로 TFT의 동작 속도가 실리콘계의 TFT에 비해 느리다고 하는 과제가 있다. 이것은 채널을 흐르는 캐리어의 이동도가 작은 것이 원인이고, 채널 내에서의 캐리어의 산란이 큰 원인 중 하나인 것이 알려져 있다. 캐리어의 산란을 저감하기 위해서, 저분자에서는 채널을 형성하는 결정의 결정립을 크게 하여, 채널 중을 캐리어가 전도할 때에 통과하는 결정립계의 수를 적게 하는 것이 널리 행해진다. 채널에 단결정을 이용하는 것은, 입계의 영향을 배제할 수 있기 때문에, 가장 바람직하다. 고분자의 경우, 채널을 흐르는 캐리어와 평행 방향으로 고분자를 가능한 한 신장시킴으로써, 고분자 내에서의 캐리어 산란을 저감하는 것이 일반적이다.
가소성이 있는 표시 장치를 실현하기 위해서는, 화소를 구동하는 스위치용 TFT 외에, 주변 회로에도 가소성을 갖게 할 필요가 있다. 화소 구동 회로에 사용하는 TFT는 1(㎠/V·s) 정도보다 큰 캐리어 이동도를 갖는 것이 요구되지만, 현상에서 이 요구를 충족시키는 것이 실증되어 있는 유기 TFT는, 분자량이 작은 유기 분자를 채널에 이용한 TFT뿐이다. 예를 들면, 비특허 문헌 1에서는, 유기 분자 루브렌(rubrene)의 단결정을 채널에 이용한 유기 TFT에서 15(㎠/V·s)의 캐리어 이동도가 얻어지고 있다. 또한, 비특허 문헌 2에서는, 고순도화한 유기 분자 펜타센(pentacene)의 단결정에 대하여, 실온에서 35(㎠/V·s)의 캐리어 이동도가 보고되어 있다. 그러나, 이러한 높은 이동도는 단결정 시료에 대한 것으로, 원료 유기물의 정제나 단결정 육성, TFT의 제작에 특별한 주의를 기울여 얻어지는 것이다. 저분자를 채널에 이용하는 경우의 일반적인 방법인 진공 증착에 의해 형성된 유기 분자의 박막 결정에서는 채널에 단결정을 형성하는 것은 어렵다. 또한, TFT의 제조에 진공 장치를 사용하기 때문에, 코스트나 양산성의 면에서 불리하다.
이와 같이 유기 TFT에서는, 어플리케이션측으로부터 요구되는 성능과, 생산면으로부터 요구되는 코스트 및 양산성을 양립할 수 없다고 하는 과제를 갖는다. 즉, TFT의 성능을 높이기 쉬운 저분자로 이루어지는 유기 TFT는 제조에 진공 증착 프로세스를 이용하는 것이 일반적이어서, 제조면에서 불리하다. 한편, 제조 코스트를 억제하기 쉬운, 고분자로 이루어지는 유기 TFT는, TFT의 성능이 현저하게 낮아, 한정된 용도에만 적용할 수 있다.
이러한 과제를 해결하는 수단으로서, 저분자를 용매에 용해하고, 도포함으로써 채널의 반도체층을 형성하는 방법이 있다. 저분자의 TFT에의 적용예로서 가장 대표적인 유기 분자인 펜타센에 대해서는, 예를 들면, 비특허 문헌 3 및 4에서는, 펜타센 분자의 전구체를 합성하고, 용매에 대한 용해성을 높인 용액을 이용하여 박막을 형성하는 기술에 대해서 보고되어 있다. 또한, 비특허 문헌 5에서는, 펜타센 분자를 직접 용매에 용해하고 도포에 의해 박막을 형성하는 기술에 대한 기술이 있다. 또한 비특허 문헌 2 및 6에도 펜타센 분자를 유기 용매에 용해하는 수순에 대한 기술이 있다. 이들 기술에 의해 저분자 유기 박막을 진공 장치를 사용하지 않고 도포에 의해 성막하는 것이 가능하여, 요구되는 성능을 저코스트로 실현할 수 있는 가능성이 열렸다.
이 과제를 간결하게 설명하면 다음과 같다.
도 1의 (a)는 본 발명의 실시예에 따른 전계 효과 트랜지스터의 평면도를 도시한다. 기판(16) 상에 발액성(撥液性) 영역(14), 그 내부에 소스(151), 드레인(152)이 형성되고, 그 사이에 채널 영역으로 될 부분(친액성(親液性) 영역)(12)이 형성되고, 영역(12)에 반도체 유기 분자를 갖는 용액을 공급하여 건조함으로써, 채널을 형성한다.
이 실시예에서는, 오목부(20)가 형성되어 있다.
본원 발명자들이 검토한 결과, 이 오목부(20)를 형성하지 않은(소스(151)와 영역(12)의 경계를 직선 형상으로 함) 경우, 용액의 건조 방향을 제어할 수 없는 것을 알았다.
이 때문에, 형성되는 채널의 특성에 소자간의 변동이 발생한다. 이 때문에, TFT의 디바이스 특성, 디바이스간의 특성의 균일성, 나아가서는 신뢰성을 향상시키는 것은 곤란하다고 하는 과제가 있다.
그러나, 상기 도포 기술로써 과제가 모두 해결되는 것은 아니다. 즉, 도포에 의해 TFT의 채널 반도체층을 형성하는 경우, 반도체가 형성되는 영역을 채널에 한정할 필요가 있지만, 비특허 문헌 3, 4 및 5에 기재가 있는 바와 같은 종래의 기술만으로는 이 필요성을 충족시킬 수는 없다. 반도체층 형성 영역을 한정하는 방법으로서, 예를 들면 특허 문헌 1에 있는 바와 같은 친발액(親撥液) 패턴을 이용하는 기술을 응용할 수 있다. 이 기술을 이용하면, 용액을 적하하는 표면에 친발액 패턴을 형성해 두고, 친액 패턴 내에만 용액을 가두어 반도체층 형성 영역을 한정할 수 있지만, 다음과 같은 과제를 해소할 수는 없다. 즉, 적하한 용액을 친액 패턴 내에 한정할 수 있었다고 하더라도, 용액이 건조되는 방향을 제어할 수 없다. 이 때문에, 건조 후 생성되는 반도체 결정은 소자마다 랜덤하게 배향한다. 이 때문에, 소자간의 특성의 변동을 초래한다. 경우에 따라서는, 예를 들면 용액의 반도체 농도가 낮은 경우 등, 반도체막은 친액 패턴 내의 일부에만 형성되고, 그 위치는 소자간에서 랜덤하게 분포하게 될 가능성이 있다. 이것은 적하한 용액이 친액 패턴 내의 어디에서 건조를 개시하고, 어느 쪽의 방향으로 건조가 진행되고, 최종적으로 어느 위치에서 건조할지를 제어할 수 없는 것에 기인한다. 즉, 건조 후에 형성되는 유기 반도체 결정막의 위치가 소자마다 랜덤하게 결정되게 되기 때문이다. 이것은 기판을 가열하여 건조 속도를 높이고자 하는 경우나 용해도를 높이기 위해서 용액을 가열하는 경우에 의해 현저하게 나타난다. 또한, 형성되는 반도체 결정의 입자의 크기나 배향을 제어할 수 없다. 따라서, TFT의 디바이스 특성, 디바이스간의 특성의 균일성, 나아가서는 신뢰성을 향상시키는 것은 곤란하다.
본 발명은 이러한 문제점을 감안하여 이루어진 것이다.
본 발명의 실시예의 개략을 설명하면 다음과 같다.
도 1의 (a)에 도시한 바와 같이, 예를 들면, 소스(151)와 채널 영역으로 될 부분(친액성 영역)(12)의 경계선 상에, 예를 들면, 오목부(20)를 형성한다. 이에 의해 용액의 건조 방향을 제어한다. 그렇게 하면, 드레인(152)과 채널 영역으로 될 부분(친액성 영역)(12)의 경계선 상의 측으로부터 먼저 건조가 진행되어, 도 3의 (a)∼(e)에 도시한 바와 같이 건조는 진행된다. 이에 의해, 도 1의 (a)에 도시한 바와 같이, 채널로 되는 결정립(11)은 소스(151)와 드레인(152)이 연장되는 방향으로 가늘고 길게 배향한다. 이에 의해, 종래 기술의 문제점을 개선하는 것이 가능하게 된다.
본 발명의 요지 중 하나는 다음과 같다.
기판 상에 패터닝한 게이트 전극이 형성되며, 상기 기판 상 및 상기 게이트 전극 상에 게이트 절연막이 형성되고,
상기 게이트 절연막 상에 소스 전극 및 드레인 전극이 이격하여 형성되고,
상기 소스 전극과 상기 드레인 전극 사이에는 채널로 될 영역을 갖고,
그 영역과, 상기 소스 전극 또는 상기 드레인 전극 중 어느 한쪽과의 제1 경계선은 직선 형상이고,
상기 그 영역과, 상기 드레인 전극 또는 상기 소스 전극 중 어느 한쪽과의 제2 경계선은 비직선 형상이며, 또한, 상기 제2 경계선은 연속적 또는 불연속적이고, 또한, 그 경계 부분은 복수개의 오목부를 갖고,
상기 그 영역 표면은 다른 영역보다도 높은 친수성(親水性)을 갖고, 상기 그 영역의 주위 영역은 상기 그 영역보다도 높은 발수성(撥水性)을 갖는 부재를 준비하고,
상기 그 영역에 반도체 유기 분자를 함유한 용액을 공급하고, 상기 용액을 건조하는 것을 특징으로 하는 전계 효과 트랜지스터의 제조 방법.
본 발명은, 반도체 유기 분자를 용해시킨 용액을 적하하는 반도체층 형성 영역의 일부의 패턴 형상에 특징을 부여함으로써 상기 문제점을 개선하자고 하는 것이다. 반도체층 형성 영역의 패턴은 표면에 대한 친발액성이나 단차에 의해 부여된다. 이 특징은 적하한 용액의 형상에 영향을 미쳐, 결과적으로 용액의 건조 개시 및 종료 위치를 규정하여, 생성되는 반도체막의 결정 성장 방향을 제어한다. 그 결과, 특정의 결정 방위가 채널을 흐르는 캐리어의 전도 방향으로 배향하거나, 혹은, 상기 캐리어 이동 방향으로 결정립 사이즈가 크게 성장한 채널층을 얻는 것이 가능하게 된다.
이하, 본 명세서에서, 표면의, 액체에 대한 친액성·발액성에 대해서 언급하는 경우, 이들 특성은 다음과 같이 한정되는 것으로 한다. 즉, 발액성을 갖는 표면이란, 사용하는 액체의 표면에 대한 접촉각이 대략 70도 이상으로 되는 표면, 친액성을 갖는 표면이란, 동일하게 사용하는 액체의 표면에 대한 접촉각이 대략 40도 이하로 되는 표면을 말한다.
패턴에 부여하는 특징은, 예를 들면 도 1의 (a)에 도시한 바와 같이 채널 영역의 일부에 부가한 직사각형 형상의 친액 영역이어도 된다. 고체 표면에 적하된 액체는, 고체와 액체를 합한 계의 자유 에너지가 최소로 되도록 하는 형상을 취하기 위해서, 친액 영역에 적하된 용액은 친액 영역 표면이 높은 표면 에너지를 가지기 때문에 이것을 용액으로 피복하고, 상대적으로 표면 에너지가 낮은 용액의 액면 을 표면으로 나오게 함으로써 계의 에너지를 내린다. 즉, 용액은 친액 영역을 적시도록 영역 내로 퍼진다. 건조는 액면 전체에서 발생하여 용액의 체적은 감소해 가지만, 친액 패턴에 부가한 직사각형 형상의 친액 영역을 계속해서 적신 쪽이 에너지적으로 이익이기 때문에, 용액은 건조에 수반하여 직사각형 형상의 친액 영역이 부가된 측으로 이동하여, 반대측의 직사각형 형상의 친액 영역이 없는 측부터 건조가 진행된다. 즉, 직사각형 형상의 친액 영역의 위치에서 건조하는 방향을 제어할 수 있다. 결정은 용액과 표면의 계면이 주사하는 방향으로 성장하기 때문에, 상기 주사 방향으로 배향한 결정을 성장시킬 수 있다. 또한, 결정립도 이 방향으로 성장하기 때문에, 결정립 사이즈를 이 방향으로 크게 성장시킬 수 있다.
패턴에 부여하는 특징은, 여기서는 도 1을 예로 들어 설명하였기 때문에 직사각형 형상의 친액 영역으로 하였지만, 반드시 직사각형일 필요는 없고, 직선 형상의 소스/드레인 전극-채널 경계의 일부에 채널 면적을 증가시키도록 하는 변화를 부여함으로써 부여 전에 갖고 있던 얼마간의 채널 형상의 대칭성을 저하시켜, 용액-고체 표면의 자유 에너지에 영향을 미쳐 상기한 바와 같은 효과를 발생시키는 것이면, 도 2의 (a)∼(h)에 도시한 바와 같이 삼각형, 원형의 일부, 파형, 이들의 조합, 그 밖에, 어떠한 형상이라도 상관없다. 또한, 이러한 비직선적인 변화를 부여하는 것도 도 2의 (a)∼(d)와 같이 소스 전극 혹은 드레인 전극과 채널의 경계 중 어느 한쪽이 아니라, 도 2의 (e)∼(h)에 도시한 바와 같이 양방의 경계의 어느 한쪽에만 부여하는 방법도 있다.
부여하는 위치에 따라, 용액이 건조되는 방향을 제어하는 것이 가능하다. 부여하는 비직선적 형상의 특징적인 크기로서는, 도 2 중 L1에 관해서는 채널의 특징적인 크기인 채널 길이 L에 대하여, 대략 5∼10% 정도이면 된다. 10% 이상이어도 용액의 건조 방향 제어에 관하여, 특별히 문제는 없다. 단, 트랜지스터의 성능에 영향을 미치지 않을 정도로 멈출 필요가 있다. L2에 관해서는 L1과 거의 동일한 정도의 크기이면 문제는 없다. 후술하는 실시예에서는 채널 길이 L 및 채널 폭 W는 각각 수100㎛, 수10㎛이고, L1 및 L2는 대략 수㎛ 내지 수10㎛의 크기로 된다.
본 발명의 실시예에 따르면, 소스/드레인과 채널로 될 영역의 경계 부분에 상기 오목부를 형성함으로써, 복수의 TFT 소자에 대한 반도체 유기 분자 용액의 건조를 제어할 수 있다. 그 결과, 용액으로부터 성장하는 유기 분자 결정 박막을 형성하는 결정립의 성장 방향이나 배향을 제어할 수 있다. 이에 의해, 채널을 흐르는 캐리어의 이동도를 향상시킬 수 있고, 또한 소자간의 변동을 적게 하여 신뢰성을 향상시키는 것이 가능하게 된다. 액체로부터 반도체 유기 분자 결정을 성장시키는 경우, 결정의 배향이나 성장 방향의 제어를 염가로 실현하기 위해서는, 반도체 유기 분자를 용해시킨 용액의 건조 과정을 제어할 필요가 있고, 이 목적을 염가로 달성하기 위해서는 기판 상에 부여한 패턴(예를 들면, 상기 오목부)을 이용하는 것이 가장 현실적이다. 이 방법에 의해, 도포법이나 잉크제트법을 비롯한 인쇄법을 이용하여 염가로 또한 용이하게, 캐리어 이동도가 큰 유기 TFT를 동일 기판 상에 복수 형성할 수 있다.
(실시예 1)
도 1의 (a)는 본 발명의 실시예 1에 따른 TFT의 구조를 모시적(模視的)으로 도시하는 평면도이다. 도 1의 (b)는 그 A-A 위치에서의 단면을 도시한다.
도 1의 (a)에서, 참조 부호 151, 152는 소스/드레인 전극이다. 참조 부호 11은 반도체 유기 분자 결정 박막으로, 고배향한 결정립으로 이루어지며, TFT의 채널 영역(12)을 형성한다. 참조 부호 14는 발액성이 높은 영역이고, 참조 부호 12의 채널 영역은 유기 반도체에 의한 채널을 형성하기 전의 단계로, 그 표면은 친액성(발액성이 낮음)의 상태이다. 본 발명은, 후술하는 바와 같이, 발액성 영역(14)으로 둘러싸인 영역 내의 친액성 영역(12)의 패턴을 이용하여, 친액성 영역(12)에 공급된 반도체 유기 분자 용액의 건조 방향을 규정하여, 성장하는 결정의 배향·결정립 사이즈를 제어하는 것이다.
도 1의 (b)에서, 참조 부호 16은 기판으로, 그 상면에 게이트 전극(13)이 형성된 후, 절연막(17)이 형성된다. 절연막(17) 상에, 도 1의 (a)에서 설명한 발액성 영역(14) 및 친액성 영역(12)을 형성한다. 이 친액성 영역(12)은, 게이트 전극(13)과 대응하는 위치로 되도록 자기 정합적으로 위치 정렬이 이루어진다. 채널 영역 표면의 친액성을 이용하여, 채널(12)에 배향한 반도체 유기 분자 박막을 형성한 후, 소스/드레인 전극(151, 152)을 형성한다. 여기서 설명한 처리 수순에 대해서는, 후에, 보다 구체적으로 설명한다.
본 발명에서는, 소스 영역(151) 또는 드레인 전극(152) 중 어느 한쪽과, 채널로 될 영역(친액 영역)(12)의 경계의 적어도 일부에, 도 1의 (a)에 도시한 바와 같은 오목부(20)를 형성하는 점에 특징이 있다. 도 1의 (a)에서는 오목부의 평면 형상은 직사각형(사각형)이지만, 평면 형상은 직사각형에 한하지 않고 삼각형이나 반원형, 사각형(정사각형, 긴네모꼴을 포함함), 또는 파형 등 중 적어도 어느 하나를 이용할 수 있다.
본 실시예의 경우, 소스 영역(151)과 친액 영역(12)의 경계(선) 형상과, 드레인 전극(152)과 친액 영역(12)의 경계(선) 형상이 서로 다른 형상인 것이 중요하다. 이와 같이 친액 영역(12)의 외주 형상이 단순한 직사각형 형상이 아니라, 외주의 일부에, 예를 들면, 오목부를 형성함으로써, 친액 영역 내에 적하된 액체의 분포에 대한 안정성에도 마찬가지의 이방성이 발생하고, 건조 과정에서 그러한 분포를 실현하도록 액체의 이동이 발생한다. 결과적으로 건조 방향의 이방성 및 건조 개시 및 종료 위치를 규칙적으로 결정할 수 있다.
또한, 상술한 바와 같이, 친액 영역 내의 용액의 건조 방향, 건조 개시 및 종료 위치를 제어할 수 있는 것이 가능하다면, 오목부의 형상은 상술한 바와 같이, 임의의 형상이어도 된다.
도 3의 (a)∼(e)는, 본 발명에서의 반도체 유기 분자를 포함하는 용액의 이방적인 건조 과정 및 고배향 결정의 성장 과정을 설명하는 도면이다. 여기서 이방적이란, 등방적에 대한 의미의 단어이다. 용액의 건조 방향이 등방적이 아니라, 혹은 무질서가 아니라, 제어된 상태를 말한다.
도 3의 (a)에 도시한 바와 같이, TFT 패턴을 형성하기 위한 친액성 영역(19) 을 발액성 영역(14)으로 둘러싼 부재를 준비한다. 친액성 영역(19)의 양단에는 소스 전극부/드레인 전극부가 형성되어 있을 때, 그 사이에 채널(12)이 형성된다. 소스/드레인 전극 표면도 발액성이 부여되어 있는 것이 바람직하다. 전극 표면에의 발액성의 부여는, 예를 들면 전극에 선택적으로 흡착하는 발액성 단분자층의 형성에 의해 부여할 수 있다. 구체적으로는 금, 은, 플라티나 등을 전극으로서 이용함으로써, 이들 금속에 선택적으로 흡착하는 티올을 말단에 갖는 다양한 분자를 이용할 수 있다.
도 3의 (b)에 도시한 바와 같이, 이 친액성 영역(19)에, 토출 기구를 사용하여, 반도체 유기 분자를 용해시킨 용액(23)을 공급한다. 기판은 공급한 용액이 친액성 영역으로부터 비어져 나오지 않도록, 수평으로 유지하는 것이 바람직하다. 부재를 수평으로 유지함으로써, 이 친액성 영역(19) 표면도 수평으로 되도록, 부재를 제조하는 것이 바람직하다. 토출 기구로서는, 예를 들면 스포이트나 마이크로 피펫과 같은 선단에 가는 직경의 구멍이 뚫린 것이나, 금속제의 바늘을 이용한 디스펜서, 잉크제트 프린터의 잉크 토출 헤드 등이어도 된다. 토출 기구에는 토출 위치를 제어하는 기구 및 토출하는 용액의 토출량을 제어하는 기구가 있는 것이 바람직하다. 사용하는 용매, 발액 영역과 친액성 영역의 발액성의 차에 따라서는, 토출 기구를 이용하지 않고, 기판 전체를 용액 내에 침지함으로써 용액을 기판 상에 공급하는 것도 가능하다. 공급된 용액(23)은, 친액성 영역(19)의 주변부가 발액성으로 둘러싸여 있기 때문에, 친액성 영역(19) 내에 머문다. 발액성 영역(14), 친액성 영역(19)의 형성은 공지의 방법에 따르면 된다. 예를 들면 발액성을 갖는 유기 분자 용액을 전체 면에 도포한 후, 원하는 패턴을 갖는 마스크를 이용하여 자외선 조사함으로써, 조사 영역만 발액성 유기 분자를 분해하여, 패터닝할 수 있다. 또한, 특허 문헌 2에 있는 바와 같이, 발액성 용액을 토출 기구에 의해 도포하여 발액 패턴을 형성하는 방법 등이 있다. 친발액 패터닝 외에, 친액성 영역(19)이 주변부에 대하여 낮아지도록 단차를 형성함과 함께, 주변부를 발액성 영역으로 가공하는 것이 좋다.
친액성 영역(19)에 공급된 용액(23)의 건조는 액체와 기체가 접하는 면 전체에서 발생하지만, 도 3의 (c)에 도시한 바와 같이 오목부가 없는 측부터 액량이 감소하여, 오목부를 부가한 측에 남는 액체가 상대적으로 많아진다. 이것은, 친액 영역 표면과 액체로 이루어지는 계의 자유 에너지를 최소로 하도록 용액이 분포를 바꾸어, 오목부가 있는 쪽으로 이동하는 것에 의한다. 오목부가 없는, 보다 대칭성이 높은 형상을 갖는 친액 영역의 경우, 액체의 이동은 에너지의 이득에 변화를 초래하지 않기 때문에, 액체는 건조 과정에서 불특정한 방향으로 이동하여, 건조가 시작되는 위치는 불규칙적으로 결정된다. 한편, 오목부가 있는 경우에는 이 영역을 적신 쪽이 자유 에너지의 이득이 크기 때문에, 잔존하는 액체는 스스로 오목부가 있는 쪽으로 이동하여, 건조는 오목부가 없는 쪽부터 시작되게 된다. 따라서, 건조의 방향 및 건조의 개시와 종점을 안정적으로 제어할 수 있다. 용액의 건조에 의해 반도체 유기 분자의 결정이 성장하기 때문에, 결정은 오목부가 없는 쪽으로부터 오목부가 있는 쪽을 향해서 성장한다. 건조가 친액 패턴의 한쪽으로부터 진행하여, 스스로 다른쪽에 도달하도록, 채널의 어느 하나의 장소에 오목부를 배치하는 것이 필요하다.
도 3의 (d)에 도시한 바와 같이, 용액(23)이 채널의 한쪽으로부터 다른 한쪽을 향하여 건조된 결과, 채널(12)에는 용액(23)에 용해되어 있던 반도체 유기 분자(11)가, 용액의 건조의 진행 방향으로 평행하게 배향되어 성장한다. 즉, 채널(12)의 길이 방향(소스와 드레인을 연결하는 방향)으로 결정립경이 보다 크게 성장한, 나아가서는 그 방향으로 특정의 결정 방위가 일치된 반도체 유기 분자 결정(11)을 배치할 수 있다.
(실시예 2)
본 실시예에서는 가소성을 갖는 재료를 이용하여, 리소그래피에 의하지 않는, 인쇄나 도포 등의 방법으로 본 발명의 TFT를 구성하는 방법에 대해서 설명한다. 도 4의 (a)∼(f)는 구성 방법을 구체적으로 설명하는 도면이다. 도 4의 (a), (b), (d) 및 (f)의 좌측의 각 도면은 우측의 도면의 B-B' 단면을 도시한다.
도 4의 (a)에 도시한 바와 같이, 플라스틱 기판(61) 상에 도전성 잉크를 사용하여 도 1에 도시한 패턴의 게이트 전극(62)을 인쇄한다. 이것을 소성하여 금속 전극(62)을 형성하지만, 기판에 플라스틱을 이용하고 있기 때문에, 그 연화 온도에 주의해야만 한다. 실시예 2에서는, 기판(61)에 두께 100㎛의 고내열 고투명성 폴리이미드 시트를 이용하고 있어, 소성 온도는 250℃ 정도까지 올라간다. 그 때문에, 도전성 잉크에 은 초미립자 분산 수용액을 이용한 경우에 필요한 소성 온도인 200℃에는 충분히 견딜 수 있다.
기판(61) 및 게이트 전극(62) 상에 폴리메틸메타크릴레이트(PMMA)를 스핀 도 포하여 충분히 건조시켜, 게이트 절연막(63)을 형성한다. 여기서는 핫 플레이트를 이용하여 100도에서 10분 건조를 행하였다. 또한, 감광성 박막(64)을 형성한다. 실시예 2에서는 포지티브 레지스트를 스핀 도포하여 막 두께 100㎚의 막을 얻었다.
다음으로, 소스/드레인 전극을 형성하기 위해서 발액 패턴을 형성한다. 발액막으로서 퍼플루오로옥탄으로 0.1wt%까지 희석한 불화알킬계 실란 커플링제(다이킨공업주식회사제. 상품명은 옵툴)를 스핀 도포하고, 도 4의 (b)의 단면도에 상향의 화살표로 나타낸 바와 같이, 수은 램프로 자외선을 플라스틱 기판(61)의 면으로부터 조사한다. 실시예 2에서 사용한 감광성 도포막의 감광에 필요한 자외선은 파장 365㎚의 i선이기 때문에, 적층한 게이트 절연막(63)(고분자막-PMMA막)에의 데미지를 피하기 위해서, 300㎚ 이하의 파장의 자외선은 필터에 의해 컷트하여 조사하는 것이 바람직하다. 게이트 전극부에는 금속 전극막(62)이 이미 형성되어 있기 때문에, 조사된 자외선은 채널(12)에 대응하는 영역을 투과할 수 없어, 게이트 전극부의 발수 영역(14)에 대응하는 영역 및 소스/드레인 전극부만 감광성 박막이 감광된다. 30초 정도의 조사 후, 감광성 박막을 현상함으로써 게이트 전극부의 발수 영역(14)에 대응하는 영역과 소스/드레인 전극부의 감광성 박막(64)이 제거되어, 그 영역의 발수막이 리프트오프된다. 이렇게 해서 채널에 상당하는 영역에 발수막(65)이 형성된다(도 4의 (c)). 게이트 전극과 마찬가지로 도전성 잉크를 이용하여 소스/드레인 전극으로 되는 금속막(151, 152)을 형성한다(도 4의 (d))). 상기와 마찬가지로 불화알킬계 실란 커플링제를 스핀 도포하여 발액막(67)을 형성한다(도 4의 (d)). 감광성 박막의 용제를 이용하여 레지스트(64)를 제거함으로써 채널 영역의 발수막(65)이 리프트오프되어, 도 4의 (e)와 같이 채널 이외의 영역, 즉, 소스/드레인 전극부에 대응하는 영역(67)만이 발액성을 발현한다. 본 실시예에서는 감광성 박막 용제로서 아세톤을 이용하였다.
다음으로 채널을 형성하기 위해서, 반도체 유기 분자를 도포한다. 노즐의 위치 제어 기구, 용액의 토출량 제어 기구, 및 용액의 가열 기구를 가진 토출기를 이용하여, 질소 분위기 하에서 채널에 반도체 유기 분자의 용액을 공급한다. 실시예 2에서는 비특허 문헌 5에 있는 바와 같이 용매에 트리클로로벤젠을 이용하여, 펜타센을 0.1wt% 분산한 후, 200℃로 가열하여 용해시킨 것을 용액으로서 이용한다. 이 용액을 노즐을 통하여 대략 3㎕ 공급한다. 용액의 급격한 온도 저하에 의한 용액 내에서의 결정 성장을 방지하기 위해서, 기판은 170℃ 정도로 가열하면 된다. 공급된 용액은 채널에 형성한 오목부가 있는 측을 향해서 이방적으로 건조되어, 도 4의 (f)의 상면도(도 4의 (f)의 우측의 도면) 중에 도시한 바와 같이 상기 방향으로 배향한 반도체 유기 분자 결정 박막(68)이 형성된다. 이렇게 해서 친수성의 영역에서는 반도체 유기 분자의 층(68)이 형성되어, 가소성을 갖는 TFT를, 리소그래피를 이용하지 않는, 인쇄·도포 등의 염가의 방법으로 구성할 수 있었다. 또한, 반도체 유기 분자 결정막 형성 후에는, 반도체층의 산화를 방지하기 위해서, 보호막을 형성할 때까지 질소 가스나 불활성 가스 분위기 하에 두거나, 산소 함유 기체 중에서는 가시광보다 짧은 파장의 광을 조사하지 않는 상태로 보관하는 것이 바람직하다.
실시예 2에서는 이면 노광을 이용함으로써 게이트 전극과 채널 및 소스/드레인 전극을 자기 정합적으로 위치 정렬할 수 있다.
실시예 2에서, 기판에 폴리이미드, 절연막에 PMMA를 이용하였지만, 이 이외에도 기판에 폴리비닐페놀을 비롯한 가소성의 각종 플라스틱 기판을, 절연막에도 폴리이미드, 폴리비닐페놀 등을 이용하여도 아무런 문제가 없다. 또한, 가소성을 필요로 하지 않는 경우에는, 기판에 무기의 절연막을 이용함으로써, 인쇄·도포 등의 제작 프로세스의 선택지가 증가하는 이점을 향수할 수 있다. 게이트 전극을 형성한 후, 스핀 온 글라스(SOG)에 의해 절연막을 형성하고, 포지티브 레지스트를 스핀 코트하고 수은 램프를 이용해서 이면으로부터 자외선을 조사한다. 게이트 전극에 의해 차광된 영역 이외의 레지스트는 현상에 의해 용해·제거되기 때문에, 레지스트 패턴은 게이트 전극과 동일한 패턴으로 된다. 이 상태에서 불화알킬계 실란 커플링제를 스핀 도포한다. 계속해서, 아세톤 등을 이용하여 레지스트를 제거함으로써 불화알킬계 실란 커플링제를 리프트오프하여, 원하는 발액 패턴을 얻는다. 이 방법에서는 SOG의 소성에 450℃ 정도의 열처리가 필요한 것, 레지스트의 제거에 유기 용매를 사용하는 것 때문에, 기판 그 밖에 유기 재료를 이용하고 있는 경우에는 사용할 수 없다. 이 방법은 제조 프로세스의 수순수가 적어지는 것이나, 발액막 형성을 위해서 금속을 필요로 하지 않는다고 하는 이점을 갖는다.
(그 밖의 실시예)
도 1의 (b)에서는, 채널(12)을 구성하는 친액 패턴에 부가한 돌출부가 소스/드레인 전극의 편측에만 형성되어 있기 때문에, 반도체 유기 분자 결정의 배향 방 향은 소스/드레인 전극을 연결하는 방향을 향하지만, 본 발명은 그것에 한정되는 것은 아니다. 예를 들면 부가하는 돌출부를 소스와 드레인 전극의 양측의 상측 혹은 하측 중 어느 일단에 형성함으로써, 캐리어가 채널 중을 흐르는 방향에 대하여 수직인 방향을 결정의 주배향 방향으로 할 수 있다. 마찬가지로 하여, 채널 중의 캐리어 전도 방향에 대하여 임의의 방향으로 주배향 방향을 갖는 결정을 성장시키는 것이 가능하다. 일반적으로 결정 성장은 용이 성장축 방향으로 우선적으로 성장하는 경향을 가지기 때문에, 용액으로부터 성장하는 결정립도 용이 성장축 방향으로 성장한다. 이 때문에, 용이 성장축과 캐리어 이동도가 최대로 되는 결정 방위가 일치하지 않는 경우, 본 실시예에 기재하는 방법으로 캐리어 이동도가 최대로 되는 결정 방위가 소스/드레인을 연결하는 방향에 일치하도록 용이 성장축을 제어할 수 있다.
오목부(돌출부)의 형상은 도 1에 도시한 바와 같은 직사각형에 한할 필요는 없다. 친액성 영역에 공급된 용액이 오목부를 종점으로 한 이방적 건조를 가져오도록 하는 패턴이면 된다. 이를 위해서는 직사각형 이외에 예를 들면 삼각형이나 반원, 그 밖에 불규칙한 형상이어도 목적은 달성되게 된다.
또한, 기판 상에 형성된 채널에 대응하는 영역을 주변부보다 낮게 형성함과 함께 주변부를 발액성 영역으로 하고, 기판 상에 유기 분자를 포함하는 용액을 공급하고, 채널부의 일부에 부가된 돌출부로 제어되는 방향으로 상기 공급된 용액을 이방적으로 건조시켜, 상기 용액 중의 상기 유기 분자를 상기 채널에 대응하는 영역에 배향시켜 성장시키는 것으로 해도 된다.
또한, 반도체 유기 분자 용액의 공급은, 상술한 마이크로 피펫으로 대표되는 노즐에 의한 방법에 한하지 않고, 예를 들면 특허 문헌 3, 특허 문헌 4 혹은 특허 문헌 5에 개시되는 바와 같은 잉크제트 프린터를 이용한 방법이 적용 가능하다. 또한, 전극이나 배선을 형성하는 방법으로서, 예를 들면 비특허 문헌 7에 기재되어 있는 바와 같은, 잉크제트, 도금, 인쇄 등의 소위 직접 묘화법을 이용하여 제조하는 방법이 최근 활발하게 연구되고 있지만, 이들 기술과 본 발명에 따른 기술을 조합함으로써, 종래의 포토리소그래피를 이용하는 방법에 비해 전자 소자를 비롯한 전기 회로를 염가로 형성할 수 있는 이점을 기대할 수 있다.
실시예 2에서는, 발액막 재료로서 불화알킬계 실란 커플링제를 이용하였지만, 적어도 일부에 불소기로 종단된 탄소쇄를 갖는 발액성 분자이면 다른 재료이어도 되고, 예를 들면 특허 문헌 2에 개시되는, 측쇄에 불소 치환기를 갖는 퍼플루오로옥세탄 등의 옥세탄 유도체이어도 된다. 이 밖에, 불소계 표면 활성제에 의하지 않는 발액막도 이용할 수 있다. 이 경우, 선택지의 증가라고 하는 이점을 가져오지만, 반도체 유기 분자 용액에 대하여 발액성은 저하되는 경향이 있다. 또한, 실시예 2에서는, 소스/드레인 전극을 형성한 후, 상기 소스/드레인 전극 상에 발액막으로서 불화알킬계 실란 커플링제를 도포하였지만, 소스/드레인 전극 형성에 금 초미립자 분산 수용액을 이용하여 전극을 금으로 형성함으로써, 발액막으로서 말단에 티올기를 갖는 티올계 발액막을 이용할 수 있다. 이 경우, 소스/드레인 전극과 채널 반도체막 사이의 접촉 저항을 낮게 억제할 수 있다고 하는 이점이 있다.
(응용예)
본 발명의 실시예에 따른 TFT를 구동 회로에 이용한 액티브 매트릭스형 표시 소자의 화소 유닛 제작예를 설명한다.
도 5a는 본 발명의 TFT를 구동 회로에 이용한 경우의, 3×3의 화소 유닛에 대한 액티브 매트릭스형 표시 소자 구동 회로의 등가 회로도이다.
참조 부호 616은 주사선 구동 회로로서 주사선(614)에 소정 주기로 신호를 공급한다. 참조 부호 617은 데이터선 구동 회로로서 데이터선(615)에 화상 데이터 신호를 공급한다. 참조 부호 611은, 이들 회로에 의해 선택적으로 구동되는 화소 유닛이다. 각 화소 유닛(611)은, 화소(613) 및 화소 선택 TFT(612) 및 관계되는 배선으로 구성되어 있다. 본 실시예에서는 액정 구동용 액티브 매트릭스형 표시 소자 구동 회로를 예로서 들기 때문에, 화소(613)는 등가적으로 캐패시턴스로서 표시되어 있다. 보다 화소수가 많은 디스플레이의 경우에서도, 액티브 매트릭스형이기 때문에, 화소 유닛을 늘리는 것만으로 된다.
도 5b는, 도 5a의 구체적인 구성예를 도시하는 도면이다. 각 화소 유닛의 제작 방법은 실시예 2에 기재한 방법과 마찬가지이다. 이하, 개요를 설명한다.
우선, 폴리이미드 시트 기판에 주사선(614)의 패턴을 갖는 금속 배선을 인쇄 성형한다. 배선 폭은 50㎛로 한다. 주사선(614)은 화소 선택 TFT(612)의 게이트 전극도 겸한다. 도 5b에서는 각 화소의 주위를 주사선(614)이 둘러싸는 배치로 되어 있고, 각 화소간은 참조 부호 616으로 나타내는 부분에서 접속되어 있다. 주사선(614) 형성 후, PMMA에 의해 절연막을 형성하고, 화소 선택 TFT(612)의 채널 형성에 앞서 데이터선(615)의 배선 패턴을 제작한다.
응용예에서는 감광성 박막으로서 i선 감광형 발액막을 도포한다. 이 상태에서 이면으로부터 i선을 조사함으로써 주사선 패턴 상만을 발액성으로 할 수 있다. 주사 기구 및 가열 기구, 적하량 조정 기능을 가진 토출기로 도전성 잉크를 도포하여 데이터선(615)의 패턴을 형성한다. 도전성 잉크로서는 금 미립자 분산 수용액을 이용한다. 이 때, 참조 부호 616으로 나타내는 영역에서 주사선이 데이터선 패턴을 가로지르고 있지만, 참조 부호 616부의 주사선 폭을 데이터선 폭에 대하여 좁게 설계해 둠으로써, 참조 부호 616부의 주사선 상에 도포한 도전성 잉크는 도중에서 끊기지 않고 연속한 직선을 형성한다. 계속해서 화소에 대응하는 영역(613)에 상기 도전성 잉크를 공급하여, 화소 대향 전극을 형성한다. 여기서 표면, 즉 기판과 반대측으로부터 i선을 조사하여 주사선 상의 i선 감광형 발액막을 제거한다. 말단에 티올기를 갖는 티올계 발액 SAM막에 기판을 침지하여, 데이터선(615) 및 화소 대향 전극(613)의 금 박막 상에 티올계 발액막을 형성한다. 실시예 2에 나타내는 방법과 마찬가지로 하여 반도체 유기 분자 박막을 형성함으로써 화소 선택 TFT(612)를 형성할 수 있다. 본 응용예에서도 이면 노광을 이용하여 게이트 전극 및 채널, 소스/드레인 전극을 자기 정합적으로 배치할 수 있다.
최상층에 폴리이미드를 도포·소성함으로써 보호막을 형성할 수 있다. 그 후, 공지의 방법에 의해 화소 영역에 액정막을 형성한 후, ITO 도료 등을 이용하여 ITO막을 형성하여 상부 전극으로 하면, 화소 및 그 구동 회로를 형성할 수 있다. 이것에 도 5a에 도시한 바와 같이 주사선 구동 회로(616), 데이터선 구동 회로(617)를 적절히 구성하면 액티브 매트릭스형 표시 소자를 구성할 수 있다.
본 응용예에서는 절연막 형성에 PMMA, 데이터선(615)의 형성에 도전성 잉크를 이용하는 등, 인쇄나 도포에 의한 제법을 이용하였기 때문에, 포토리소그래피법에 비해, 제조 코스트의 대폭적인 저감 및 제조 스텝의 대폭적인 삭감이 가능하다. 인쇄·도포법을 이용하는 경우, 각 배선 패턴의 위치 정렬 오차는 리소그래피법에 비해 커지게 되지만, 화상 소자 제어 회로에 요구되는 위치 정렬 오차는, 논리 회로 등에 요구되는 위치 정렬 오차에 비해 요구가 상당히 완화되기 때문에, 잉크제트에서의 위치 정렬 오차인 30㎛ 정도이면 문제는 없다. 인쇄·도포 제법 대신에 통상의 반도체 소자 제작 공정에서 이용되는 진공 중에서의 성막법을 이용할 수 있음은 물론이다. 통상의 반도체 소자 제작 공정을 이용함으로써, 각 배선 패턴의 위치 정렬을 정밀하게 행할 수 있는 이점이 있다.
본 발명의 실시예에 따르면, 채널을 형성하는 반도체 유기 분자의 결정을 필요한 방향으로 고배향시킬 수 있기 때문에, 캐리어 이동도가 큰 TFT를 제조하는 것이 가능하다. 또한, 본 발명에서는 채널의 형성에 액체를 이용하는 것으로, 도포법이나 잉크제트법에 의해 제조 가능하기 때문에, 용이하고 또한 염가로 TFT를 제조 가능하다.
본 발명의 실시예에 따르면, 가소성을 갖는 기판을 이용하여 상기한 도포·인쇄 기술을 적용함으로써 플렉시블한 표시 장치 구동 회로를 형성할 수 있게 되는 것이 기대된다.
본 발명의 실시예에 따르면, 채널을 구성하는 반도체 유기 분자 박막이 고배향한 고성능의 유기 TFT가 제공된다.
본 발명에 따르면, 유기 TFT의 캐리어 이동도를 종래보다도 크게 할 수 있다.

Claims (19)

  1. 기판 상에 패터닝한 게이트 전극이 형성되고, 상기 기판 상 및 상기 게이트 전극 상에 게이트 절연막이 형성되고,
    상기 게이트 절연막 상에 소스 전극 및 드레인 전극이 이격하여 형성되고,
    상기 소스 전극과 상기 드레인 전극 사이에는 채널로 될 영역을 갖고,
    그 영역과, 상기 소스 전극 또는 상기 드레인 전극 중 어느 한쪽과의 제1 경계선은 직선 형상이고,
    상기 그 영역과, 상기 드레인 전극 또는 상기 소스 전극 중 어느 한쪽과의 제2 경계선은 비직선 형상이며, 또한, 상기 제2 경계선은 연속적 또는 불연속적이고, 또한, 그 경계 부분은 복수개의 오목부를 갖고,
    상기 그 영역 표면은 다른 영역보다도 높은 친수성(親水性)을 갖고, 상기 그 영역의 주위 영역은 상기 그 영역보다도 높은 발수성(撥水性)을 갖는 부재를 준비하고,
    상기 그 영역에 반도체 유기 분자를 함유한 용액을 공급하고, 상기 용액을 건조하는 것을 특징으로 하는 전계 효과 트랜지스터의 제조 방법.
  2. 제1항에 있어서,
    상기 오목부의 기하학적 형상은, 사각형, 삼각형, 반원형 또는 파형 중 적어도 어느 하나를 갖는 것을 특징으로 하는 전계 효과 트랜지스터의 제조 방법.
  3. 제1항에 있어서,
    상기 채널로 될 영역 내의 상기 용액이 상기 제1 경계선측부터 먼저 건조되는 데에 상기 오목부가 기여하는 것을 갖는 것을 특징으로 하는 전계 효과 트랜지스터의 제조 방법.
  4. 제1항에 있어서,
    상기 부재를 용기 내의 상기 용액에 침지하고, 그 후, 상기 부재를 상기 용기로부터 꺼내는 공정을 갖는 것을 특징으로 하는 전계 효과 트랜지스터의 제조 방법.
  5. 제1항에 있어서,
    상기 채널로 될 영역 내의 상기 용액이 건조되어 결정립으로 됨으로써, 상기 결정립이 채널을 구성하는 것을 특징으로 하는 전계 효과 트랜지스터의 제조 방법.
  6. 제1항에 있어서,
    상기 채널로 될 영역 표면은 평면적으로 보아, 상기 소스 전극 및 상기 드레인 전극을 포함하는 고체로 둘러싸도록 형성되고, 상기 영역 표면은 그 주변부에 비해 친액성(親液性)이 상대적으로 높고, 상기 주변부는 상기 영역 표면에 비해 발액성이 상대적으로 높은 것을 특징으로 하는 전계 효과 트랜지스터의 제조 방법.
  7. 제1항에 있어서,
    상기 채널로 될 영역 표면은 평면적으로 보아, 상기 소스 전극 및 상기 드레인 전극을 포함하는 주변 영역보다도 낮은 위치에 있는 것을 특징으로 하는 전계 효과 트랜지스터의 제조 방법.
  8. 기판 상에 게이트 전극이 형성되며, 상기 기판 상 및 상기 게이트 전극 상에 게이트 절연막이 형성되고,
    상기 게이트 절연막 상에 소스 전극 및 드레인 전극이 이격하여 형성되고,
    상기 소스 전극과 상기 드레인 전극 사이에는 채널로 될 영역을 갖고,
    그 영역과, 상기 소스 전극과의 제1 경계선은, 제1 직선 형상의 부분과 제1 비직선 형상의 부분을 갖고,
    상기 그 영역과, 상기 드레인 전극과의 제2 경계선은, 제2 직선 형상의 부분과 제2 비직선 형상의 부분을 갖고,
    상기 제1 및 제2 경계선의 상기 제1 및 제2 비직선 형상의 부분은 연속적 또는 불연속적이고, 또한, 그 경계 부분은 복수개의 오목부를 갖고,
    상기 그 영역의 상기 제1 및 제2 경계선에 대하여 평행 방향의 상기 그 영역 의 중심선에 대하여, 상기 제1 및 제2 비직선 형상의 부분은 거의 대칭인 위치에 있고,
    상기 그 영역 표면은 다른 영역보다도 높은 친수성을 갖고, 상기 그 영역의 주위 영역은 상기 그 영역보다도 높은 발수성을 갖는 부재를 준비하고,
    상기 그 영역에 반도체 유기 분자를 함유한 용액을 공급하고, 상기 용액을 건조하는 것을 특징으로 하는 전계 효과 트랜지스터의 제조 방법.
  9. 제8항에 있어서,
    상기 오목부의 기하학적 형상은, 사각형, 삼각형, 반원형 또는 파형 중 적어도 어느 하나를 갖는 것을 특징으로 하는 전계 효과 트랜지스터의 제조 방법.
  10. 제8항에 있어서,
    상기 채널로 될 영역 내의 상기 용액이 상기 제1 경계선측부터 먼저 건조되는 데에 상기 오목부가 기여하는 것을 갖는 것을 특징으로 하는 전계 효과 트랜지스터의 제조 방법.
  11. 제8항에 있어서,
    상기 부재를 용기 내의 상기 용액에 침지하고, 그 후, 상기 부재를 상기 용기로부터 꺼내는 공정을 갖는 것을 특징으로 하는 전계 효과 트랜지스터의 제조 방법.
  12. 제8항에 있어서,
    상기 채널로 될 영역 내의 상기 용액이 건조되어 결정립으로 됨으로써, 상기 결정립이 채널을 구성하는 것을 특징으로 하는 전계 효과 트랜지스터의 제조 방법.
  13. 제8항에 있어서,
    상기 채널로 될 영역 표면은 평면적으로 보아, 상기 소스 전극 및 상기 드레인 전극을 포함하는 고체로 둘러싸도록 형성되고, 상기 영역 표면은 그 주변부에 비해 친액성이 상대적으로 높고, 상기 주변부는 상기 영역 표면에 비해 발액성이 상대적으로 높은 것을 특징으로 하는 전계 효과 트랜지스터의 제조 방법.
  14. 제8항에 있어서,
    상기 채널로 될 영역 표면은 평면적으로 보아, 상기 소스 전극 및 상기 드레인 전극을 포함하는 주변 영역보다도 낮은 위치에 있는 것을 특징으로 하는 전계 효과 트랜지스터의 제조 방법.
  15. 제8항에 있어서,
    상기 제1 경계선 상에는, 제1 직선 형상의 부분과 제1 비직선 형상의 부분이 1개씩 있고, 상기 제2 경계선 상에는, 제2 직선 형상의 부분과 제2 비직선 형상의 부분이 1개씩 있는 것을 특징으로 하는 전계 효과 트랜지스터의 제조 방법.
  16. 기판 상에 게이트 전극을 갖고,
    상기 기판 상 및 상기 게이트 전극 상에 게이트 절연막을 갖고,
    상기 게이트 절연막 상에 서로 이격한 소스 전극 및 드레인 전극을 갖고,
    상기 소스 전극과 상기 드레인 전극 사이에는 채널로 될 영역을 갖고,
    그 영역과, 상기 소스 전극 또는 상기 드레인 전극 중 어느 한쪽과의 제1 경계선은 직선 형상이고,
    상기 그 영역과, 상기 드레인 전극 또는 상기 소스 전극 중 어느 한쪽과의 제2 경계선은 비직선 형상이며, 또한, 상기 제2 경계선은 연속적 또는 불연속적이고, 또한, 그 경계 부분은 복수개의 오목부를 갖고,
    상기 그 영역 표면은 다른 영역보다도 높은 친수성을 갖고, 상기 그 영역의 주위 영역은 상기 그 영역보다도 높은 발수성을 갖는 부재를 갖고,
    상기 그 영역 상에 반도체 유기 분자를 갖는 채널을 갖는 것을 특징으로 하는 전계 효과 트랜지스터.
  17. 제16항에 있어서,
    상기 오목부의 기하학적 형상은, 사각형, 삼각형, 반원형 또는 파형 중 적어도 어느 하나를 갖는 것을 특징으로 하는 전계 효과 트랜지스터.
  18. 제16항에 있어서,
    상기 채널로 될 영역 표면은 평면적으로 보아, 상기 소스 전극 및 상기 드레인 전극을 포함하는 고체로 둘러싸도록 형성되고, 상기 영역 표면은 그 주변부에 비해 친액성이 상대적으로 높고, 상기 주변부는 상기 영역 표면에 비해 발액성이 상대적으로 높은 것을 특징으로 하는 전계 효과 트랜지스터.
  19. 제16항에 있어서,
    상기 채널로 될 영역 표면은 평면적으로 보아, 상기 소스 전극 및 상기 드레인 전극을 포함하는 주변 영역보다도 낮은 위치에 있는 것을 특징으로 하는 전계 효과 트랜지스터.
KR1020070018469A 2006-04-26 2007-02-23 전계 효과 트랜지스터 및 그 제조 방법 KR101296503B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00121540 2006-04-26
JP2006121540A JP4961819B2 (ja) 2006-04-26 2006-04-26 電界効果トランジスタ及びその製造方法

Publications (2)

Publication Number Publication Date
KR20070105840A true KR20070105840A (ko) 2007-10-31
KR101296503B1 KR101296503B1 (ko) 2013-08-13

Family

ID=38254922

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070018469A KR101296503B1 (ko) 2006-04-26 2007-02-23 전계 효과 트랜지스터 및 그 제조 방법

Country Status (6)

Country Link
US (1) US7772622B2 (ko)
EP (1) EP1850404B1 (ko)
JP (1) JP4961819B2 (ko)
KR (1) KR101296503B1 (ko)
CN (1) CN100559625C (ko)
TW (1) TW200805723A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101323018B1 (ko) * 2009-10-02 2013-10-29 오사카 유니버시티 유기 반도체막의 제조 방법 및 유기 반도체막 어레이
KR20150067191A (ko) * 2012-10-19 2015-06-17 가부시키가이샤 니콘 박막 형성 장치 및 박막 형성 방법

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100731738B1 (ko) * 2005-03-30 2007-06-22 삼성에스디아이 주식회사 박막트랜지스터, 평판표시장치 및 그 제조방법
JP5103957B2 (ja) * 2007-03-13 2012-12-19 コニカミノルタホールディングス株式会社 薄膜結晶の製造方法、有機薄膜トランジスタの製造方法
US7888169B2 (en) * 2007-12-26 2011-02-15 Organicid, Inc. Organic semiconductor device and method of manufacturing the same
GB2458483B (en) * 2008-03-19 2012-06-20 Cambridge Display Tech Ltd Organic thin film transistor
JP2009272523A (ja) * 2008-05-09 2009-11-19 Konica Minolta Holdings Inc 薄膜トランジスタおよび薄膜トランジスタの製造方法
JP2009302441A (ja) * 2008-06-17 2009-12-24 Konica Minolta Holdings Inc 有機ｔｆｔ
US8253174B2 (en) * 2008-11-26 2012-08-28 Palo Alto Research Center Incorporated Electronic circuit structure and method for forming same
GB2469507B (en) * 2009-04-16 2011-05-04 Cambridge Display Tech Ltd Organic thin film transistors
US7948016B1 (en) * 2009-11-03 2011-05-24 3M Innovative Properties Company Off-center deposition of organic semiconductor in an organic semiconductor device
FR2956669A1 (fr) * 2010-02-23 2011-08-26 Commissariat Energie Atomique Procede de cristallisation de materiaux
KR101668097B1 (ko) * 2010-03-12 2016-10-24 삼성전자주식회사 전계 효과 트랜지스터를 포함하는 반도체 소자 및 그 형성 방법
EP2610899A1 (en) * 2010-08-23 2013-07-03 Sony Corporation Method and device for forming organic thin film, and method for manufacturing of organic device
GB2490165A (en) * 2011-04-21 2012-10-24 Cpi Innovation Services Ltd Organic thin film transistor with crystal grain variation compensated by shape of source and drain electrodes
JP5741832B2 (ja) * 2011-04-27 2015-07-01 大日本印刷株式会社 アクティブマトリックス基板及びアクティブマトリックス基板の製造方法、液晶表示装置
FR2974945B1 (fr) * 2011-05-04 2013-06-28 Commissariat Energie Atomique Procede de cristallisation orientee de materiaux
CN103503153B (zh) 2011-06-21 2016-09-21 松下电器产业株式会社 薄膜晶体管元件及其制造方法、有机el显示元件和有机el显示装置
JP5806309B2 (ja) 2011-06-21 2015-11-10 パナソニック株式会社 薄膜トランジスタ素子とその製造方法、有機ｅｌ表示素子とその製造方法、および有機ｅｌ表示装置
JP5950251B2 (ja) * 2011-09-09 2016-07-13 国立研究開発法人物質・材料研究機構 有機半導体単結晶形成方法
JP2013098487A (ja) * 2011-11-04 2013-05-20 Sony Corp 有機半導体素子の製造方法、有機半導体素子および電子機器
KR20140088102A (ko) * 2011-11-04 2014-07-09 소니 주식회사 유기 반도체 소자의 제조 방법, 유기 반도체 소자, 유기 단결정 박막의 성장 방법, 유기 단결정 박막, 전자 기기 및 유기 단결정 박막군
CN103370775B (zh) * 2011-11-14 2016-03-23 松下电器产业株式会社 薄膜晶体管器件及其制造方法、有机el显示元件和有机el显示装置
CN103460357B (zh) 2011-11-14 2016-06-01 松下电器产业株式会社 薄膜晶体管器件及其制造方法、有机el显示元件和有机el显示装置
WO2013073088A1 (ja) 2011-11-14 2013-05-23 パナソニック株式会社 薄膜トランジスタ装置とその製造方法、有機ｅｌ表示素子、および有機ｅｌ表示装置
WO2013073086A1 (ja) 2011-11-14 2013-05-23 パナソニック株式会社 薄膜トランジスタ装置とその製造方法、有機ｅｌ表示素子、および有機ｅｌ表示装置
JP5868757B2 (ja) * 2012-03-28 2016-02-24 株式会社東芝 薄膜トランジスタとその製造方法及び表示装置
DE112013002903T5 (de) 2012-06-12 2015-03-05 Daicel Corporation Lösungsmittel oder Lösungsmittelzusammensetzung für die Herstellung von organischen Transistoren
CN102881828A (zh) * 2012-10-10 2013-01-16 上海交通大学 一种短沟道有机薄膜晶体管的制备方法
JP6229924B2 (ja) * 2013-04-26 2017-11-15 国立研究開発法人物質・材料研究機構 大面積ドメイン有機半導体結晶膜の作成方法及び大面積ドメイン有機半導体結晶膜
JP6259390B2 (ja) * 2014-12-11 2018-01-10 富士フイルム株式会社 有機トランジスタの製造方法、有機トランジスタ
CN106356453B (zh) * 2016-09-29 2018-12-21 合肥工业大学 一种基于非对称结构的有机半导体薄膜取向制备方法和表征方法
CN108305938B (zh) * 2017-01-12 2020-03-31 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板、显示装置
CN109698192B (zh) * 2017-10-23 2021-01-22 京东方科技集团股份有限公司 静电保护电路、阵列基板及显示装置
CN108417715A (zh) * 2018-03-05 2018-08-17 长春工业大学 一种结晶性溶剂调控的结晶性有机薄膜晶体管的制备方法
CN110310964B (zh) * 2018-03-27 2021-11-16 北京赛特超润界面科技有限公司 一种可控图案化电学器件的制备方法
KR102553881B1 (ko) 2018-06-01 2023-07-07 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 이를 포함하는 박막 트랜지스터 표시판 및 전자 장치

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3322738B2 (ja) * 1993-12-08 2002-09-09 株式会社半導体エネルギー研究所 半導体装置及び集積回路ならびに表示装置
JP2000269504A (ja) * 1999-03-16 2000-09-29 Hitachi Ltd 半導体装置、その製造方法及び液晶表示装置
JP2001278874A (ja) 2000-03-31 2001-10-10 Daikin Ind Ltd フッ素化オキセタン誘導体及びその製造法
JP2003080694A (ja) 2001-06-26 2003-03-19 Seiko Epson Corp 膜パターンの形成方法、膜パターン形成装置、導電膜配線、電気光学装置、電子機器、並びに非接触型カード媒体
WO2003007399A2 (en) * 2001-07-09 2003-01-23 Plastic Logic Limited Low melting point polymer alignment
JP2003133691A (ja) 2001-10-22 2003-05-09 Seiko Epson Corp 膜パターンの形成方法、膜パターン形成装置、導電膜配線、電気光学装置、電子機器、並びに非接触型カード媒体
JP2003229579A (ja) 2001-11-28 2003-08-15 Konica Corp 電界効果トランジスタ及びその製造方法
AU2003264479A1 (en) * 2002-09-19 2004-04-08 Daikin Industries, Ltd. Material with pattern surface for use as template and process for producing the same
JP4340428B2 (ja) 2002-09-20 2009-10-07 国立大学法人京都大学 半導体装置およびその製造方法
JP3821079B2 (ja) 2002-09-24 2006-09-13 セイコーエプソン株式会社 膜パターンの形成方法、膜パターン形成装置、導電膜配線、電気光学装置、電子機器並びに非接触型カード媒体
JP2004158530A (ja) * 2002-11-05 2004-06-03 Matsushita Electric Ind Co Ltd 導電性有機分子薄膜を有する素子
JP4400138B2 (ja) * 2003-08-08 2010-01-20 セイコーエプソン株式会社 配線パターンの形成方法
JP2005079560A (ja) * 2003-09-04 2005-03-24 Hitachi Ltd 薄膜トランジスタ，表示装置、およびその製造方法
US7019328B2 (en) * 2004-06-08 2006-03-28 Palo Alto Research Center Incorporated Printed transistors
KR100731738B1 (ko) * 2005-03-30 2007-06-22 삼성에스디아이 주식회사 박막트랜지스터, 평판표시장치 및 그 제조방법
JP4996846B2 (ja) * 2005-11-22 2012-08-08 株式会社日立製作所 電界効果トランジスタ及びその製造方法
DE102006055067B4 (de) * 2005-12-29 2017-04-20 Lg Display Co., Ltd. Organische Dünnfilmtransistoren und Verfahren zu deren Herstellung
KR101264723B1 (ko) * 2007-10-29 2013-05-15 엘지디스플레이 주식회사 노광 장비, 패턴 형성 방법, 채널 형성 방법, 홀 형성방법, 이를 적용한 액정 표시 장치 및 이의 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101323018B1 (ko) * 2009-10-02 2013-10-29 오사카 유니버시티 유기 반도체막의 제조 방법 및 유기 반도체막 어레이
KR20150067191A (ko) * 2012-10-19 2015-06-17 가부시키가이샤 니콘 박막 형성 장치 및 박막 형성 방법
KR20180100715A (ko) * 2012-10-19 2018-09-11 가부시키가이샤 니콘 박막 형성 장치 및 박막 형성 방법

Also Published As

Publication number Publication date
CN101064362A (zh) 2007-10-31
EP1850404A2 (en) 2007-10-31
JP4961819B2 (ja) 2012-06-27
TWI364124B (ko) 2012-05-11
JP2007294704A (ja) 2007-11-08
US7772622B2 (en) 2010-08-10
TW200805723A (en) 2008-01-16
US20070252229A1 (en) 2007-11-01
CN100559625C (zh) 2009-11-11
EP1850404B1 (en) 2013-10-23
KR101296503B1 (ko) 2013-08-13
EP1850404A3 (en) 2012-09-19

Similar Documents

Publication Publication Date Title
KR101296503B1 (ko) 전계 효과 트랜지스터 및 그 제조 방법
JP4996846B2 (ja) 電界効果トランジスタ及びその製造方法
JP4865999B2 (ja) 電界効果トランジスタの作製方法
Kim et al. Direct writing and aligning of small-molecule organic semiconductor crystals via “dragging mode” electrohydrodynamic jet printing for flexible organic field-effect transistor arrays
TWI510567B (zh) 有機半導體印墨組成物及使用它之有機半導體圖案形成方法
US8030139B2 (en) Thin film transistor and method of producing thin film transistor
US7528004B2 (en) Method for mounting anisotropically-shaped members
JP4589373B2 (ja) 有機トランジスタ、有機トランジスタアレイ及び表示装置
JP2006269599A (ja) パターン形成方法、有機電界効果型トランジスタの製造方法、及び、フレキシブルプリント回路板の製造方法
JP2005310962A (ja) 積層構造体、積層構造体を用いた電子素子、これらの製造方法、電子素子アレイ及び表示装置
KR100858223B1 (ko) 자가정렬된 반도체 나노와이어 박막 트랜지스터 및 그 제조 방법
Bulgarevich et al. Spatially uniform thin-film formation of polymeric organic semiconductors on lyophobic gate insulator surfaces by self-assisted flow-coating
EP2244302B1 (en) Method for forming an organic semiconductor layer and method for manufacturing an organic thin film transistor
US20080093594A1 (en) Organic semiconductor device, manufacturing method of the same, organic transistor array, and display
US20190157591A1 (en) Thin film transistor and method for forming the same, array baseplate, and display device
JP5103982B2 (ja) 有機半導体素子の製造方法
JP2015005618A (ja) 有機半導体膜の製造方法、有機半導体膜、薄膜トランジスタ、アクティブマトリクス装置、電気光学装置および電子機器
JP5453793B2 (ja) 積層構造体の製造方法、有機薄膜トランジスタの製造方法及び有機薄膜トランジスタアレイの製造方法
JP6202714B2 (ja) 薄膜トランジスタ素子の製造方法及び塗布型半導体層のパターニング方法
JP2008258206A (ja) 有機半導体素子の製造方法
JP2010062241A (ja) 有機薄膜トランジスタの製造方法、有機薄膜トランジスタ素子及び表示装置
JP2008284459A (ja) 溶液塗布用パターン製膜用マスクとその製造方法、パターン膜の製造方法、有機薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee