KR101323018B1 - 유기 반도체막의 제조 방법 및 유기 반도체막 어레이 - Google Patents

유기 반도체막의 제조 방법 및 유기 반도체막 어레이 Download PDF

Info

Publication number
KR101323018B1
KR101323018B1 KR1020127011122A KR20127011122A KR101323018B1 KR 101323018 B1 KR101323018 B1 KR 101323018B1 KR 1020127011122 A KR1020127011122 A KR 1020127011122A KR 20127011122 A KR20127011122 A KR 20127011122A KR 101323018 B1 KR101323018 B1 KR 101323018B1
Authority
KR
South Korea
Prior art keywords
substrate
contact
semiconductor film
organic semiconductor
organic
Prior art date
Application number
KR1020127011122A
Other languages
English (en)
Other versions
KR20120068954A (ko
Inventor
준이치 다케야
다카후미 우에무라
Original Assignee
오사카 유니버시티
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오사카 유니버시티 filed Critical 오사카 유니버시티
Publication of KR20120068954A publication Critical patent/KR20120068954A/ko
Application granted granted Critical
Publication of KR101323018B1 publication Critical patent/KR101323018B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/649—Aromatic compounds comprising a hetero atom
    • H10K85/657—Polycyclic condensed heteroaromatic hydrocarbons
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/649—Aromatic compounds comprising a hetero atom
    • H10K85/657—Polycyclic condensed heteroaromatic hydrocarbons
    • H10K85/6576—Polycyclic condensed heteroaromatic hydrocarbons comprising only sulfur in the heteroaromatic polycondensed ring system, e.g. benzothiophene

Abstract

유기 반도체 재료 및 용매를 포함하는 원료 용액을 기판(1) 상에 공급하고, 원료 용액을 건조시킴으로써 유기 반도체막(4)을 상기 기판 상에 형성한다. 원료 용액을 각각 부착시키는 복수의 접촉면(6a)이 배치된 접촉 부재(7)를 이용한다. 기판의 표면에 대해서 접촉면이 일정한 관계가 되도록 접촉 부재가 배치되고, 기판 상에 원료 용액의 액적(3)이 복수개 형성되고, 그들 액적이 복수의 접촉면에 각각 유지된 액적 보유 상태를 형성한다. 액적 중의 용매를 증발시켜 복수의 접촉면에 대응하는 기판의 표면의 각각의 위치에 유기 반도체막을 형성한다. 도포법에 따른 간이한 공정에 의해 실시할 수 있고, 또한 높은 전하의 이동도를 갖는 유기 반도체막을 제작하는 것이 가능하다.

Description

유기 반도체막의 제조 방법 및 유기 반도체막 어레이{METHOD FOR MANUFACTURING ORGANIC SEMICONDUCTOR FILM, AND ORGANIC SEMICONDUCTOR FILM ARRAY}
본 발명은, 유기 반도체 재료를 이용하고 도포법에 의해 유기 반도체막을 제작하기 위한 제조 방법, 및 유기 반도체막의 복수의 영역이 배치된 유기 반도체막 어레이에 관한 것이다.
근래, 유기 반도체 재료는, 무기 반도체 재료와 비교해도, 뛰어난 전기적 특성을 갖는 것이 분명해지고, 여러 가지의 전자 디바이스 분야에 대한 응용 개발이 진행되고 있다. 유기 반도체막을 반도체 채널에 이용한 유기 박막 트랜지스터(TFT)는, 무기 반도체를 이용하는 경우에 비해 가공이 용이하고, 간이하고 염가인 제조 프로세스를 적용 가능하다. 또, 실온 근방에서의 제조가 가능하기 때문에, 플라스틱 기판을 이용한 반도체 기술을 가능하게 하고, 포스트실리콘 반도체로서 기대되고 있다.
유기 TFT에 이용하는 결정성의 유기 반도체 박막을 제작하는 방법으로서는, 종래, 증착법, 분자선 에피텍셜법, 용매 증발법, 융액법, 랭뮤어 블로드젯법 등, 재료의 특성에 의해 여러 가지의 방법이 검토되고 있다.
특허 문헌 1에는, 용매 증발법에 의해 유기 단결정막을 제작하는 개량된 방법의 예가 개시되어 있다. 이 방법은, 석영 등의 기판을 복수매 포개고, 그 기판간에 용매 증발법에 의해 유기 단결정막을 성장시키고 있던 종래의 방법을 개량한 것이다. 즉, 유기 물질의 용액을 포함하는 용기 내에, 기판을 액면에 대해서 수평하게 배치하고 있던 형태로 변경을 더하고, 기판을 액면에 대해서 경사시켜 용매 증발법을 행한다. 그로 인해, 기판 간에서의 결정 성장에 필요한 범위까지의 용매 증발의 진행을 앞당겨, 종결정의 발생, 성장의 프로세스의 효율을 향상시키는 것을 목적으로 하고 있다.
용매 증발법의 원리를 이용한 방법 중, 간이하고 염가이며, 실온 근방에서의 제조가 가능하다는 관점으로부터는, 액적 성형, 스핀 코팅, 인쇄와 같은 용액을 이용한 도포법에 따른 프로세스가, 고성능의 유기 TFT 개발을 위해서 가장 바람직한 방법이다. 도포법은, 유기 반도체 재료 용액을 기판면에 도포 혹은 액적하여, 용액에 포함되는 용매를 건조시킴으로써, 용매의 증발에 의해 용액을 포화 상태로 하여 결정을 석출시켜, 유기 반도체 박막을 형성하는 방법이다.
일본국 특허공개 평03-59036호 공보
특허 문헌 1에 개시된 기술은, 광학 소자용의 유기 단결정막을 제작하기 위한 방법이며, 유기 반도체로서 요구되는 전기적 특성을 얻는 것을 의도한 것은 아니다. 그 때문에, 특허 문헌 1에 개시된 방법을 적용해도, 유기 TFT에 이용하는 유기 반도체막으로서, 만족할 수 있는 전기적 특성, 특히, 충분한 전하의 이동도를 갖는 유기 반도체막을 제작하는 것은 곤란하다.
또, 도포법에 의해 충분한 전하의 이동도를 갖는 유기 반도체막을 제작하기 위해서, 저분자로부터 고분자에 이르는 많은 재료를 이용한 여러 가지의 기술이 보고되어 있지만, 이들 도포법에 따른 유기 반도체막 및 그것을 이용한 유기 TFT의 성능은, 아직도 공업적으로 아몰퍼스 실리콘 TFT로 치환될 만큼 충분하지 않다. 즉, 도포법에 의해, 단지 용매를 건조시킨다고 하는 것 만으로는, 충분한 이동도를 갖는 유기 반도체막을 얻는 것은 곤란했다.
따라서, 본 발명은, 도포법에 따른 간이한 공정에 의해 실시되고, 또한 높은 전하의 이동도를 갖는 유기 반도체막을 제작하는 것이 가능한 유기 반도체막의 제조 방법을 제공하는 것을 목적으로 한다.
또, 그러한 유기 반도체막의 제조 방법을 이용하여 얻어지는, 복수의 유기 반도체막 영역이 배치된 유기 반도체막 어레이를 제공하는 것을 목적으로 한다.
본 발명의 유기 반도체막의 제조 방법은, 유기 반도체 재료 및 용매를 포함하는 원료 용액을 기판 상에 공급하고, 상기 원료 용액을 건조시킴으로써 유기 반도체막을 상기 기판 상에 형성하는 방법이다.
상기 과제를 해결하기 위해서, 본 발명의 제조 방법은, 상기 원료 용액을 각각 부착시키는 복수의 접촉면이 배치된 접촉 부재를 이용하고, 상기 기판의 표면에 대해서 상기 접촉면이 일정한 관계가 되도록 상기 접촉 부재가 배치되고, 상기 기판 상에 상기 원료 용액의 액적이 복수개 형성되어, 상기 액적이 상기 복수의 접촉면에 각각 유지된 액적 보유 상태를 형성하고, 상기 액적 중의 상기 용매를 증발시켜 상기 복수의 접촉면에 대응하는 상기 기판의 표면의 각각의 위치에 상기 유기 반도체막을 형성하는 것을 특징으로 한다.
본 발명의 유기 반도체막 어레이는, 기판과, 상기 기판의 표면 상의 복수의 영역에 서로 분리하여 배치된 유기 반도체막을 구비하고, 상기 유기 반도체막은, 도포법에 의해 형성되고 결정성의 막인 것을 특징으로 한다.
상기 구성의 유기 반도체막의 제조 방법에 의하면, 원료 용액의 액적이 접촉면에 부착된 상태에 의해, 접촉면과의 접촉을 통한 작용에 의해, 증발 프로세스에 있어서 유기 반도체막의 영역의 성장 방향이 규정된다. 그 결과, 유기 반도체막 분자의 배열의 규칙성이 양호해지고, 도포법에 따른 간이한 공정이면서, 높은 이동도를 갖는 유기 반도체막을 얻는 것이 가능해진다. 또한, 기판의 표면 상의 복수의 영역에 서로 분리되고, 접촉 부재의 위치에 대응하여 형성된 복수 영역의 유기 반도체막을 포함하는 유기 반도체막 어레이를, 용이하게 제작할 수 있다.
상기 구성의 유기 반도체막 어레이의 구성에 의하면, 높은 이동도를 갖는 유기 반도체막을 구비하면서, 용이하게 제조 가능하다.
도 1a는 본 발명의 실시의 형태 1에 있어서의 유기 반도체막의 제조 방법의 공정을 나타내는 사시도.
도 1b는 이 제조 방법의 도 1a에 계속되는 공정을 나타내는 사시도.
도 2a는 이 제조 방법의 공정을 나타내는 단면도.
도 2b는 이 제조 방법의 공정의 변형예를 나타내는 단면도.
도 3은 이 제조 방법에 이용되는 유기 반도체 재료의 일례인 C8-BTBT의 분자 구조를 나타내는 도면.
도 4a는 이 제조 방법에 의해 제작된 유기 반도체막의 상태를 설명하기 위한 사시도.
도 4b는 이 유기 반도체막의 단면 프로파일을 나타내는 도면.
도 5a는 이 유기 반도체막을 이용하여 제작한 전계 효과 트랜지스터의 전달 특성을 나타내는 도면.
도 5b는 이 전계 효과 트랜지스터의 출력 특성을 나타내는 도면.
도 6a는 실시의 형태 1에 있어서의 유기 반도체막 어레이의 제조 방법의 공정을 나타내는 단면도.
도 6b는 이 제조 방법의 도 6a에 계속되는 공정을 나타내는 단면도.
도 6c는 이 제조 방법의 도 6b에 계속되는 공정을 나타내는 단면도.
도 7는 이 제조 방법의 공정의 변형예를 나타내는 단면도.
도 8a는 본 발명의 실시의 형태 2에 있어서의 유기 반도체막의 제조 방법의 공정을 나타내는 사시도.
도 8b는 이 제조 방법의 도 8a에 계속되는 공정을 나타내는 사시도.
도 9는 이 제조 방법의 공정을 나타내는 단면도.
도 10a는 이 유기 반도체막을 이용하여 제작한 전계 효과 트랜지스터의 전달 특성을 나타내는 도면.
도 10b는 이 유기 반도체막을 이용하여 제작한 전계 효과 트랜지스터의 출력 특성을 나타내는 도면.
도 11a는 실시의 형태 2에 있어서의 유기 반도체막 어레이의 제조 방법의 공정을 나타내는 단면도.
도 11b는 이 제조 방법의 도 11a에 계속되는 공정을 나타내는 단면도.
도 11c는 이 제조 방법의 도 11b에 계속되는 공정을 나타내는 단면도.
도 11d는 이 제조 방법의 도 11c에 계속되는 공정을 나타내는 단면도.
도 12는 이 제조 방법에 의해 제작된 유기 반도체막 어레이의 평면도.
도 13a는 이 제조 방법의 제1 변형예의 공정을 나타내는 단면도.
도 13b는 이 제조 방법의 제1 변형예의 도 13a에 계속되는 공정을 나타내는 단면도.
도 14a는 이 제조 방법의 제2 변형예의 공정을 나타내는 단면도.
도 14b는 이 제조 방법의 도 14a에 계속되는 공정을 나타내는 단면도.
도 14c는 이 제조 방법의 도 14b에 계속되는 공정을 나타내는 단면도.
도 14d은 이 제조 방법의 도 14c에 계속되는 공정을 나타내는 단면도.
도 15a는 이 제조 방법의 제3 변형예의 공정을 나타내는 단면도.
도 15b는 이 제조 방법의 도 15a에 계속되는 공정을 나타내는 단면도.
도 15c는 이 제조 방법의 도 15b에 계속되는 공정을 나타내는 단면도.
도 15d는 이 제조 방법의 도 15c에 계속되는 공정을 나타내는 단면도.
도 16a는 이 제조 방법의 제4 변형예의 공정을 나타내는 단면도.
도 16b는 이 제조 방법의 도 16a에 계속되는 공정을 나타내는 단면도.
도 16c는 이 제조 방법의 도 16b에 계속되는 공정을 나타내는 단면도.
도 16d는 이 제조 방법의 도 16c에 계속되는 공정을 나타내는 단면도.
본 발명의 유기 반도체막의 제조 방법은, 상기 구성을 기본으로 하여, 이하와 같은 형태를 취할 수 있다.
즉, 상기 접촉 부재는, 보조 기판과 그 보조 기판 상에 형성된 복수개의 접촉 볼록부에 의해 구성되고, 상기 접촉 볼록부의 상기 보조 기판의 표면과 교차하는 단면의 일부에 의해 상기 접촉면이 각각 형성되고, 상기 액적 보유 상태를 형성할 때에는, 상기 기판의 표면에 대해서 상방으로부터 상기 접촉 볼록부가 맞닿도록 상기 접촉 부재를 배치하는 형태로 할 수 있다.
이 형태의 경우, 상기 기판을 소정 각도로 경사시킨 상태로 유지하고, 상기 접촉면을 형성하는 단면이 상기 기판의 경사의 방향을 횡단하도록, 상기 접촉 부재를 상기 기판 상에 올려놓는 것이 바람직하다.
또, 다른 형태에서는, 상기 접촉 부재는, 보조 기판과 그 보조 기판 상에 형성된 복수개의 접촉 볼록부에 의해 구성되고, 상기 접촉 볼록부의 상면이 각각 상기 접촉면을 형성하고, 상기 액적 보유 상태를 형성할 때에는, 상기 복수개의 접촉 볼록부의 상기 접촉면이 적어도 일부에 간극을 형성하여 상기 기판의 표면에 대향하도록 상기 접촉 부재를 배치하고, 상기 원료 용액의 액적이 각각, 상기 기판의 표면과 상기 복수의 접촉면의 사이에 유지된다.
이 형태의 경우, 상기 복수개의 접촉면은 각각, 상기 보조 기판의 표면에 대해서 경사진 경사부를 갖는 것이 바람직하다.
또, 상기 액적 보유 상태를 형성할 때에는, 상기 접촉면의 일부가 상기 기판의 표면에 맞닿도록 상기 접촉 부재를 배치하는 것이 바람직하다.
또, 상기 액적을 형성하기 위해서 상기 원료 용액을 공급한 후에는, 상기 보조 기판 및 상기 기판을 소정 각도로 경사시킨 상태로 유지하여 상기 액적 보유 상태를 형성하는 형태로 할 수 있다.
또, 상기 유기 반도체 재료로서 [1]벤조티에노[3,2-b]벤조티오펜 유도체, 2,9-디알킬디나프토[2,3-b:2＇,3＇-f]티에노[3,2-b]티오펜 유도체, 디나프트[2,3-b:2,3-f]티오페노[3,2-b]티오펜 유도체, TIPS-펜타센, TES-ADT, 및 그 유도체, 페릴렌 유도체, TCNQ, F4-TCNQ, F4-TCNQ, 루브렌, 펜타센, p3HT, pBTTT, 및 pDA2T-C16으로부터 선택한 어느 하나의 재료를 이용할 수 있다.
상기 구성의 유기 반도체막 어레이에 대해서, 바람직하게는, 상기 유기 반도체막의 전하 이동도는, 3.5㎠/Vs 이상이다.
이하, 본 발명의 실시 형태에 대해서, 도면을 참조하면서 설명한다.
(실시의 형태 1)
A. 실시의 형태 1의 기본 공정
본 발명의 실시의 형태 1에 있어서의 유기 반도체막의 제조 방법의 기본 공정에 대해서, 도 1a, 1b, 및 도 2a를 참조하여 설명한다. 이 제조 방법은 도포법에 기초한 것이며, 기판(1), 및 단면 접촉 부재(2)를 이용한다. 즉, 유기 반도체 재료 및 용매를 포함하는 원료 용액을, 도 1a에 나타내는 바와 같이, 단면 접촉 부재(2)에 접촉하도록 기판(1) 상에 공급하여, 액적(3)을 형성한다. 이 상태에서 액적(3)을 건조시킴으로써, 기판(1) 상에 유기 반도체막(4)을 형성한다.
단면 접촉 부재(2)는, 기판(1)의 표면에 올려진 상태에서 그 표면과 교차하는 단면의 일부로서, 평면 형상, 즉 기판(1)의 상방으로부터 본 형상이 직선 형상 또는 곡선 형상의 접촉면(2a)을 포함한다. 액적(3)은, 단면 접촉 부재(2)의 접촉면(2a)에 접촉하도록 공급된다. 단면 접촉 부재(2)는, 예를 들면 수지에 의해 형성할 수 있지만, 이하에 설명하는 기능을 적절히 완수하는 것이면, 수지 이외의 어떠한 재질을 이용해도 된다.
유기 반도체막의 제조 공정으로서는 우선, 도 1a에 나타내는 바와 같이, 단면 접촉 부재(2)를, 접촉면(2a)이 기판(1)의 소정의 A방향을 횡단하도록, 바람직하게는 접촉면(2a)이 A방향과 직교하도록 기판(1) 상에 올려놓는다. 이 상태에서, 원료 용액을, 접촉면(2a)에 접촉하도록 기판(1)의 표면 상에 공급한다. 공급된 원료 용액의 액적(3)은, 접촉면(2a)에 의해 유지되고, 일정한 힘이 작용하는 상태가 된다. 이 상태의 단면 형상을, 도 2a에 나타낸다.
접촉면(2a)에 의해 액적(3)이 유지된 상태에서 건조 프로세스를 행하여, 액적(3) 중의 용매를 증발시킨다. 그로 인해, 액적(3) 중에서는 도 2a에 나타내는 바와 같이, A방향에 있어서의 접촉면(2a)으로부터의 먼 단연(端緣)의 부분에서 순차적으로, 용매의 증발에 의해 원료 용액이 포화 상태가 되고 유기 반도체 재료의 결정이 석출되기 시작한다. 용매의 증발에 따른 액적(3)의 먼 단연의 이동을, 일점 쇄선(e1, e2)으로 나타낸다. 용매의 증발과 더불어 유기 반도체 재료의 결정화가 진전되고, 도 1b에 나타내는 바와 같이, 유기 반도체막(4)이 성장한다. 즉, 기판(1)의 A방향을 따라 접촉면(2a)을 향해 결정의 성장이 진행되고, 유기 반도체막(4)이 점차 형성되어 간다.
이 건조 프로세스에 있어서는, 원료 용액의 액적(3)이 접촉면(2a)에 부착한 상태에 의해, 접촉면(2a)과의 접촉을 통해 결정 성장 방향을 규정하는 작용이 행해진다. 이로 인해, 결정성의 제어 효과를 얻을 수 있고, 유기 반도체 재료의 분자의 배열의 규칙성이 양호해지고, 전자 전도성(이동도)의 향상에 기여하는 것이라고 생각된다. 또한, 형성되는 유기 반도체막(4)은, 다결정 상태여도 결정성이 양호하고, 충분히 양호한 반도체 특성을 얻을 수 있다.
이상의 제조 방법의 변형예로서, 도 2b에 나타내는 바와 같이, 기판(1)을 A방향으로 소정 각도로 경사시켜 유지하고, 단면 접촉 부재(2)를, 접촉면(2a)이 기판(1)의 경사 방향을 횡단하도록, 바람직하게는 접촉면(2a)이 경사 방향과 직교하도록 기판(1) 상에 올려놓는다. 이 상태에서, 접촉면(2a)에 접촉하도록, 원료 용액을 기판(1)의 표면 상에 공급한다. 공급된 원료 용액의 액적(3)은, 접촉면(2a)에 의해 유지되고, 기판(1)의 경사 방향으로 현가(懸架)된 상태가 된다. 기판(1)을 경사시킴으로써, 액적(3)에 의한 젖은 면의 크기를 제어하고, 원하는 특성의 유기 반도체막을 얻는 것이 용이해진다.
또한, 액적(3)을 형성하는 방법은, 상술의 방법에 한정되지 않는다. 예를 들면, 단면 접촉 부재(2)와 함께 기판(1)을 원료 용액에 담근 상태로부터 꺼냄으로써, 접촉면(2a)에 부착한 액적을 형성할 수도 있다.
본 실시의 형태에 의한 방법에 따른 효과를 조사하기 위해서, 유기 반도체 재료로서 [1]벤조티에노[3,2-b]벤조티오펜(BTBT)의 유도체인 C8-BTBT를 이용한 실험을 행했다. 용매로서는, 헵탄(heptane)을 이용하고, 원료 용액으로서 C8-BTBT의 0.4wt% 용액을 준비했다. 기판(1)으로서, 불순물 첨가 Si층 상에 SiO2층을 형성한 것을 이용했다. 단면 접촉 부재(2)로서는, 실리콘 웨이퍼의 소편(小片)을 이용했다.
BTBT 유도체는, 진공 증착에서도, 스핀 코트에서도 뛰어난 TFT 성능을 나타낸다. 그 분자는, BTBT 골격 구조에 더해진 알킬쇄를 포함한다(도 3 참조). 알킬쇄는, 분자 패스너 효과로 불리는 쇄들의 인력적 상호 작용에 의해, 인접하는 분자간의 결합력을 향상시킨다. 그 결과, 결정 구조 해석에 의하면, 분자간 거리가 작고, 전자 전도를 담당하는 π골격의 거리를 가깝게 하는 효과도 있어, 보다 이동도가 높아지는 요인으로 되어 있다. 한편, 인력적 상호 작용은 급속히 결정 성장시키는 효과도 있기 때문에, 용이하게 다결정이 형성된다.
우선, decyltriethoxysilane(데실트리트리에톡시실란；DTS)의 진공 증착에 의해, 기판(1)의 표면 처리를 행한 후, 경사진 기판(1) 상에 원료 용액의 액적(3)을 형성하고, 단면 접촉 부재(2)의 접촉면(2a)에 의해 유지했다. 용매의 증발과 더불어, 경사의 방향으로 결정 영역이 성장했다. 결정 성막의 성장 후, 단면 접촉 부재(2)를 제거하고, 용매를 완전하게 제거하기 위해서, 진공 중, 50℃에서 5시간의 건조를 행했다.
도 4a에, 상기와 같이 하여 형성된 C8-BTBT의 막의, 원자간력 현미경에 의해 관찰되는 표면 형태를 나타낸다. 도 4b에 단면 프로파일을 나타낸다. 마이크로미터 스케일의 단부 영역에 걸쳐, 분자 레벨로 평탄하고, 단차는, C8-BTBT 분자의 높이의 1분자층에 상당하는 것으로 되어 있다. 단부 및 단차 구조는, 루브렌이나 펜타센과 같이 대표적인 유기 단결정과 같은 전형적인 것이다. 양호한 평탄성과 명확하게 규정된 분자 단차는, 고도로 배향한 결정막이 기판(1)의 SiO2 유전체 표면에 성장되어 있는 것을 나타낸다.
다음에, 상술과 같이 하여 형성된 C8-BTBT의 유기 반도체막에 대해서, 채널이 A방향 즉 결정 성장의 방향으로 평행해지도록, 소스 및 드레인 전극을 증착에 의해 형성했다. 채널의 길이 및 폭은 각각, 0.1㎜ 및 1.5㎜로 했다. 기판(1)에 있어서의 불순물 첨가 Si층을, 게이트 전극으로서 이용하고, 그로 인해 500㎚ 두께의 SiO2(유전율은 약 3.9)에 전계를 인가했다.
이와 같이 제작하여 동작시킨 TFT의, 포화 영역에 있어서의 전달 특성을, 도 5a에 나타낸다. 도 5a에 있어서, 횡축은 게이트 전압(V), 좌측의 종축은 드레인 전류의 절대치의 평방근, 우측의 종축은 드레인 전류(A)를 대수 스케일로 나타낸다. 흰색 원으로 나타낸 측정치는, 드레인 전류의 절대치의 평방근, 흑색 원은, 드레인 전류(A)를 나타낸다.
도 5a의 플롯의 경사는, 5㎠/Vs 정도의 이동도를 나타내고 있다. 역치 특성은, 3V/decade로 양호하다. 같은 방법으로 제작된 양호한 디바이스의 대부분은, 3.5~5㎠/Vs의 범위의 값을 나타냈다. 한편, 광학 현미경으로 관찰 가능한 분명한 결정 결함이 있는 디바이스에서는, 2㎠/Vs였다. 디바이스의 치수를 작게 하여, 반도체막의 건조를 보다 천천히 행하면, 제품 수율을, 더 개선하는 것이 가능하다. 온-오프비는, 제작한 모든 디바이스에 대해서, 대체로 106을 넘었다.
도 5b는, 상기의 제작된 디바이스의 출력 특성을 나타낸다. 게이트 전압 VG=0, -20, -30, -40, -50V의 각각의 경우가 나타내어진다.
종래의 도포 방법에 의한 가장 높은 이동도로서는, C13-BTBT의 막의 경우에 2.3㎠/Vs가 얻어지고 있지만, 재현성은 낮다. 본 실시의 형태와 같이, C8-BTBT를 사용한 경우는, 종래의 도포법에 의해 1.8㎠/Vs 정도의 높은 이동도가 실현되어 있었다. 이에 대해서, 본 실시의 형태의 경우는, 상술한 대로, 재현성 좋게 5㎠/Vs의 이동도가 얻어졌다. 이 이동도의 값은, 전형적인 아몰퍼스 실리콘 TFT의 이동도가 1㎠/Vs 정도인데 반해, 그 5배에 필적하고, 본 실시의 형태에 의한 유기 TFT의 우위성을 나타내는 것이다.
이상과 같이, 본 실시의 형태에 의하면, 도포법에 근거하는 용이한 제조법이면서, 배향이 양호한 결정 성막을 성장시킬 수 있고, 높은 이동도를 얻을 수 있는 유기 반도체막을 제작할 수 있다. 따라서, 간편하게 저비용으로 고성능인 유기 트랜지스터를 양산하기 위한 기본적인 기술이 될 수 있다.
기판(1)의 재료로서는, 상술의, 불순물 첨가 Si층 상에 SiO2층이 형성된 것에 한정하지 않고, 동이나 알루미늄 등의 도전성 금속 표면에, 파릴렌이나 폴리비닐페놀 등의 고분자 절연막을 코트한 것 등을 이용할 수도 있다. 또, 단면 접촉 부재(2)로서는, 예를 들면, 실리콘 웨이퍼 이외에도, 상술한 기능에 적절하면, 어떠한 재질을 이용해도 된다.
또, 유기 반도체 재료, 혹은 제작하고자 하는 유기 반도체막의 특성이나 형태 등에 대응시켜, 기판(1)의 경사 각도, 건조 프로세스의 속도, 용매 등을 적절히 조정하는 것이 바람직하다.
B. 유기 반도체막 어레이의 제조 공정
다음에, 상술한 공정에 근거하는, 유기 박막 트랜지스터(TFT)의 제작에 있어서 실용 가치가 높은, 유기 반도체막 어레이를 제조하기 위한 방법에 대해서, 도 6a~6c를 참조하여 설명한다.
여기서, 본 발명의 유기 반도체막 어레이의 제조 방법의 특징은, 기본적으로는, 원료 용액을 각각 부착시키는 복수의 접촉면이 배치된 접촉 부재를 이용하여, 기판 상에 액적 보유 상태를 형성하는 것으로서 정의된다. 액적 보유 상태는, 기판의 표면에 대해서 접촉면이 일정한 관계가 되도록 접촉 부재가 배치되고, 기판 상에 원료 용액의 액적이 복수개 형성되고, 그들 액적이 각각 복수의 접촉면에 유지된 상태이다. 이 상태에서, 액적 중의 용매를 증발시켜 복수의 접촉면에 대응하는 기판의 표면의 각각의 위치에 유기 반도체막을 형성한다. 이러한 정의에 의한 특징은, 본 발명의 모든 실시의 형태의 유기 반도체막 어레이의 제조 방법에 있어서 공통이다.
한편, 도 6a~6c에 나타내는 제조 공정은, 도 1a, 1b에 나타낸 형태에 대응하는 유기 반도체막 어레이의 제조 방법의 일례이다. 따라서, 이 방법에서는, 도 6a에 나타내는 바와 같이, 보조 기판(5) 상에 접촉 볼록부(6)가 복수개 배치된 구성의 접촉 부재(7)를 이용한다. 접촉 볼록부(6)는, 도 1a에 나타낸 단면 접촉 부재(2)와 같은 기능을 갖는 것이다. 즉, 접촉 볼록부(6)에 있어서의 보조 기판(5)의 표면과 교차하는 단면의 일부에 의해, 접촉면(6a)이 각각 형성된다.
유기 반도체막의 제조 공정으로서는, 우선 액적 보유 상태를 형성하기 위해서, 도 6a에 나타내는 바와 같이, 기판(1)의 상방에, 접촉 볼록부(6)를 기판(1)과 대향시켜 접촉 부재(7)를 배치하고, 도 6b에 나타내는 바와 같이, 접촉 볼록부(6)를 기판(1)에 맞닿게 한다. 이 상태에서 접촉면(6a)의 각각에 대해서 접촉하도록 원료 용액을 공급하여, 액적(3)을 형성한다. 원료 용액의 액적(3)은 각각, 접촉면(6a)에 의해 유지된 상태가 된다.
또한, 본 실시의 형태에 있어서도, 액적(3)을 형성하는 방법은, 상술의 방법으로 한정되지 않고, 예를 들면, 접촉 부재(7)와 더불어 기판(1)을 원료 용액에 담근 후, 그 상태로부터 꺼냄으로써, 접촉면(6a)에 액적(3)을 유지시킬 수도 있다.
이 상태에서 도 6c에 나타내는 바와 같이, 건조 프로세스를 행하여 액적(3) 중의 용매를 증발시키면, 상술한 경우와 같이, 각각의 액적(3) 중에서는, 용매의 증발과 더불어 유기 반도체 재료의 결정이 성장하고, 복수의 접촉면(6a)에 대응하는 기판(1)면의 각각의 위치에, 유기 반도체막(4a)이 형성된다. 이와 같이 하여, 기판(1)의 표면 상의 복수의 영역에 서로 분리하여 유기 반도체막(4a)이 배치된, 유기 반도체막 어레이를 제작할 수 있다. 복수의 유기 반도체막(4a)은, 상술한 경우와 같이, 높은 이동도를 나타낸다.
C. 본 실시의 형태의 변형예
또한, 도 2b에 나타낸 형태와 같이, 도 7에 나타내는 바와 같이, 기판(1)을 소정 각도로 경사시켜 유지하는 방법을 채택할 수도 있다. 접촉 부재(7)는, 접촉면(6a)이 기판(1)의 경사 방향을 횡단하도록, 바람직하게는 접촉면(6a)이 경사 방향과 직교하도록, 기판(1) 상에 올려놓는다. 이 상태에서, 원료 용액의 액적(3)을 형성하고, 건조 공정을 행한다.
(실시의 형태 2)
A. 실시의 형태 2의 기본 공정
본 발명의 실시의 형태 2에 있어서의 유기 반도체막의 제조 방법의 기본적인 공정에 대해서, 도 8a, 8b, 및 도 9를 참조하여 설명한다. 이 제조 방법에서는, 평면 접촉 부재(8)에 있어서의 기판(1)에 대향하는 면이 접촉면(8a)을 형성한다. 평면 접촉 부재(8)는, 접촉면(8a)이 기판(1)에 대해서 경사지도록 배치된다. 따라서, 접촉면(8a)과 기판(1)의 표면의 사이에 쐐기 형상의 간극이 형성되고, 액적 보유 상태를 형성할 때에는, 원료 용액의 액적(3)이, 기판(1)의 표면과 접촉면(8a)의 사이에 유지된다.
평면 접촉 부재(8)는, 실시의 형태 1의 단면 접촉 부재(2)와 같이, 예를 들면 수지에 의해 형성할 수 있지만, 이하에 설명하는 기능을 적절하게 완수하는 것이면, 수지 이외의 어떠한 재질을 이용해도 된다. 또, 후술하는 바와 같이, 접촉면(8a)을 경사지게 하는 것은 필수는 아니다.
제조 공정으로서는 우선, 도 8a에 나타내는 바와 같이, 평면 접촉 부재(8)를, 접촉면(8a)의 경사 방향이 기판(1)의 소정의 B방향을 따르도록 기판(1) 상에 올려놓는다. 이 상태에서, 원료 용액을 접촉면(8a)에 접촉하도록 공급하고, 접촉면(8a)과 기판(1)의 표면의 간극 중에 모관력(Capillary Force)에 의해 전개시킨다. 형성된 원료 용액의 액적(3)은, 접촉면(8a)에 의해 유지되어, 일정한 힘이 작용하는 상태가 된다. 이 상태의 단면 형상이, 도 9에 나타내어진다.
접촉면(8a)에 의해 액적(3)이 유지된 상태에서 건조 프로세스를 행하여, 액적(3) 중의 용매를 증발시킨다. 그로 인해, 액적(3) 중에서는 도 8a에 나타내는 바와 같이, 기판(1)의 B방향에 있어서의 접촉면(2a)의 개방측의 단연 부분에서 순차적으로, 용매의 증발에 의해 원료 용액이 포화 상태가 되고 유기 반도체 재료의 결정이 석출되기 시작한다. 용매의 증발에 따른 액적(3)의 개방측의 단연의 이동을, 일점 쇄선(e1, e2)으로 나타낸다. 용매의 증발과 더불어 유기 반도체 재료의 결정화가 진전되고, 도 8b에 나타내는 바와 같이, 유기 반도체막(4)이 성장한다. 즉, 기판(1)의 B방향을 따라 접촉면(8a)의 폐쇄측을 향해 결정의 성장이 진행되고, 유기 반도체막(4)이 점차 형성되어 간다.
이 건조 프로세스에 있어서는, 실시의 형태 1의 경우와 같이, 원료 용액의 액적(3)이 접촉면(8a)에 부착된 상태에 의해, 접촉면(8a)과의 접촉을 통해 결정 성장 방향을 규정하는 작용이 행해진다. 이로 인해, 결정성의 제어 효과를 얻을 수 있고, 유기 반도체 재료의 분자의 배열의 규칙성이 양호해지고, 전자 전도성(이동도)의 향상에 기여하는 것이라고 생각된다.
또한, 액적(3)을 형성하는 방법은, 상술의 방법으로 한정되지 않는다. 예를 들면, 평면 접촉 부재(8)와 더불어 기판(1)을 원료 용액에 담근 상태로부터 꺼냄으로써, 접촉면(8a)에 부착한 액적을 형성할 수도 있다.
본 실시의 형태에 있어서의 유기 반도체막의 제조 방법은, 예를 들면 2,9-디알킬디나프토[2,3-b:2＇, 3＇-f]티에노[3,2-b]티오펜s(Cn-DNTT)와 같은, 유기 용매에 대한 용해도가 낮은 재료의 결정 성막을 형성하는데 적합하다. 이러한 재료는 기상 성장법에 의해 제작되는 경우가 많고, 도포법에 의해 고이동도의 막을 형성한 예는 알려져 있지 않다. 이에 대해서, 본 실시의 형태의 제조 방법을 적용하여 C10-DNTT로부터 성막함으로써, 이동도 6㎠/Vs를 나타내는 고이동도 특성을 가진 유기 반도체막을 형성할 수 있었다.
성막에 있어서는, 기판(1)을 약 120℃로 유지하고, C10-DNTT를 120℃로 가열한 o-디클로로벤젠에 용해시키고, 접촉면(8a)과 기판(1)의 표면의 간극 중에 전개했다. 이 방법에 의하면, 원료 용액이 간극 중에 제대로 유지되고, 또 용액의 건조 방향이 일정하게 정해지기 때문에, 배향성이 갖추어진 높은 결정성을 갖는 도포막을 얻을 수 있다.
상술과 같이 하여 형성된 C10-DNTT의 유기 반도체막에 대해서, 채널이 B 방향 즉 결정 성장의 방향으로 평행해지도록, 소스 및 드레인 전극을 증착에 의해 형성했다. 채널의 길이 및 폭은 각각, 0.1㎜ 및 1.5㎜로 했다. 기판(1)에 있어서의 불순물 첨가 Si층을, 게이트 전극으로서 이용하고, 그로 인해 500㎚ 두께의 SiO2(유전율은 약 3.9)에 전계를 인가했다.
이와 같이 제작하여 동작시킨 TFT의, 포화 영역에 있어서의 전달 특성을, 도 10a에 나타낸다. 도 10a에 있어서, 횡축은 게이트 전압(V), 좌측의 종축은 드레인 전류의 절대치의 평방근, 우측의 종축은 드레인 전류(A)를 대수 스케일로 나타낸다. 도 10a의 플롯의 경사로부터, 포화 영역에 있어서의 이동도는 6㎠/Vs를 나타내고 있는 것을 알 수 있다. 도 10b는, 상기의 제작된 디바이스의 출력 특성을 나타낸다. 게이트 전압 VG=0, -20, -30, -40V의 각각의 경우가 나타내어진다.
본 실시의 형태의 방법에 이용하는 유기 반도체 재료로서는, 실시의 형태 1에서 설명한 바와 같은 재료를 이용할 수 있다. 기판(1)의 재료로서도, 실시의 형태 1에서 설명한 바와 같은 재료를 이용할 수 있다.
B. 유기 반도체막 어레이의 제조 공정
다음에, 본 실시의 형태의 상술의 기본 공정에 근거하는, 유기 반도체막 어레이의 실용적인 제조 방법에 대해서, 도 11a~11d를 참조하여 설명한다. 이 제조 방법에서는, 도 11a에 나타내는 바와 같이, 도 8a에 나타낸 평면 접촉 부재(8)와 같은 기능을 갖는 접촉 볼록부(9)가 복수개, 보조 기판(10) 상에 설치된 구성의 접촉 부재(11)를 이용한다. 접촉 볼록부(9)에 있어서의 상면이 각각 접촉면(9a)을 형성한다. 이 예에서는, 복수개의 접촉면(9a)은 각각, 보조 기판(10)의 표면에 대해서 경사져 있다. 또, 기판(1)의 이면에는, 가열용의 핫 플레이트(12)를 맞닿게 할 수 있다. 그로 인해, 유기 용매에 대한 용해도가 낮은 재료를 승온시킨 상태에서 이용하는 것이 용이해진다.
제조 공정으로서는, 우선, 도 8a의 경우와 같이, 도 11a에 나타내는 바와 같이, 접촉 볼록부(9)의 상면(도면에서는 하면)인 복수개의 접촉면(9a)과 기판(1)을 대향시킨다. 그리고, 액적 보유 상태를 형성하기 위해서, 도 11b에 나타내는 바와 같이, 접촉 볼록부(9)의 선단이 기판(1)의 표면에 맞닿도록 접촉 부재(11)를 배치한다. 즉, 보조 기판(10)의 표면으로부터의 높이가 큰 쪽의 접촉면(9a)의 단연이 기판(1)의 표면에 맞닿으므로, 접촉면(9a)의 경사 부분과 기판(1)의 표면의 사이에 간극이 형성된다. 이 상태에서 원료 용액을 공급하면, 기판(1)의 표면과 복수의 접촉면(9a)의 사이에 각각, 원료 용액의 액적(3)이 유지된다. 단, 액적(3)을 형성하기 위한 원료 용액을 공급하는 데는, 실시의 형태 1의 경우와 같이, 다른 방법을 이용할 수도 있다.
이 상태에서 건조 프로세스를 행하여 액적(3) 중의 용매를 증발시키면, 도 11c에 나타내는 바와 같이, 결정 성장 방향이 제어된 상태 하에서, 용매의 증발과 더불어 각 액적(3)에 있어서의 유기 반도체 재료의 결정화가 진전된다. 그 결과, 도 11d에 나타내는 바와 같이, 복수의 접촉 볼록부(9)의 접촉면(9a)에 대응하는 기판(1)면의 각각의 위치에, 유기 반도체막(4a)이 성장한다.
이와 같이 하여 형성되는 유기 반도체막 어레이의 평면 형상은, 도 12에 나타내는 대로이다. 기판(1)의 표면 상의 복수의 영역에 서로 분리하여, 접촉 볼록부(9)의 접촉면(9a)에 대응하는 유기 반도체막(4a)의 어레이를 제작할 수 있다. 유기 반도체막(4a)의 어레이를 형성하기 위한 접촉 볼록부(9)의 각각은, 각각 다른 형상으로 하는 것도 가능하고, 또, 그들 배열도, 규칙적일 필요는 없고, 자유롭게 설정 가능하다.
C. 본 실시의 형태의 제1 변형예
본 실시의 형태의 제조 방법의 제1 변형예에 대해서, 도 13a, 13b를 참조하여 설명한다. 이 변형예에서는, 도 11a에 나타낸 접촉 부재(11)를, 도 13a에 나타내는 바와 같은 접촉 부재(13)로 변경한다. 이 도면의 접촉 부재(13)에서는, 복수개의 접촉 볼록부(14)가 각각, 보조 기판(10)의 표면에 대해서 경사진 경사부에 의해 형성된 접촉면(14a)을 가짐과 더불어, 일부가 보조 기판(10)의 표면에 대해서 평행한 평탄 당접면(14b)을 형성하고 있다.
액적 보유 상태를 형성할 때에는, 도 13b에 나타내는 바와 같이, 평탄 당접면(14b)이 기판(1)의 표면에 맞닿도록, 기판(1) 상에 접촉 부재(13)를 올려놓는다. 그로 인해, 접촉면(14a)과 기판(1)의 표면의 사이에 간극이 형성된다. 이 상태에서 원료 용액을 공급하면, 액적(3)을 형성하고 접촉면(14a)에 의해 유지할 수 있다. 또, 평탄 당접면(14b)이 기판(1)의 표면에 밀착되므로, 접촉면(14a)의 폐쇄측에서의 액적(3)의 건조를 억제하는 효과를 얻을 수 있다.
D. 본 실시의 형태의 제2 변형예
본 실시의 형태의 제조 방법의 제2 변형예에 대해서, 도 14a~14d를 참조하여 설명한다. 이 변형예에서는, 도 14a에 나타내는 바와 같이, 도 11a에 나타낸 것과 같은 접촉 부재(11)를 이용한다. 단, 접촉 부재(11)는, 접촉 볼록부(9)의 접촉면(9a)을 상방을 향해 배치한다. 이 상태에서 보조 기판(10) 상에, 복수개의 접촉면(9a)을 덮도록 원료 용액을 공급하여 액적(3)을 형성한다.
다음에, 도 14b에 나타내는 바와 같이, 접촉 부재(11)의 상방에 기판(1)을 배치하여, 접촉 볼록부(9)의 선단에 기판(1)의 표면을 맞닿게 한다. 즉, 보조 기판(10)의 표면으로부터의 높이가 큰 쪽의 접촉면(9a)의 단연에 기판(1)의 표면이 맞닿고, 복수개의 접촉면(9a)의 경사 부분과 기판(1)의 표면의 사이에 간극이 형성된다. 또한, 액적(3)을 형성하기 위해서는, 기판(1)을 대향시키고 나서 원료 용액을 공급해도 된다.
이 상태에서 건조 프로세스를 행하여 액적(3) 중의 용매를 증발시키면, 도 14c에 나타내는 바와 같이, 용매의 증발과 더불어 액적(3)이, 보조 기판(10)측의 액적(3a)과 기판(1)측의 액적(3b)으로 분리된다. 기판(1)측의 액적(3b)은 또한, 복수의 접촉면(9a)의 각각에 대응하여 분리되고, 기판(1) 상에서 접촉면(9a)에 의해 유지된 상태가 된다.
이 상태에서 건조 프로세스가 진행됨으로써, 상술의 도 11b의 경우와 같은 작용을 얻을 수 있고, 건조 프로세스에 있어서의 결정 성장 방향이 규정된 상태 하에서, 유기 반도체 재료의 결정화가 진전된다. 그 결과, 도 14d에 나타내는 바와 같이, 복수의 접촉면(9a)에 대응하는 기판(1)면의 각각의 위치에, 유기 반도체막(4a)이 성장한다. 이 과정에서, 유기 반도체막(4a)은, 접촉 볼록부(9)의 접촉면(9a)보다는 접착성이 양호한 SiO2 기판(1)에 부착된다.
E. 본 실시의 형태의 제3 변형예
본 실시의 형태의 제조 방법의 제3 변형예에 대해서, 도 15a~15d를 참조하여 설명한다. 이 변형예는, 제2 변형예와 개략 같으며, 각 구성 요소에는 동일한 참조 번호를 교부하여 설명한다. 제2 변형예와의 차이점은, 도 15b에 나타내는 바와 같이, 접촉 부재(11)의 상방에 기판(1)을 배치할 때에, 접촉 볼록부(9)의 선단에 기판(1)의 표면을 맞닿게 하지 않는 것이다. 그로 인해, 복수개의 접촉면(9a)과 기판(1)의 간격은, 도 14b에 나타내는 상태보다 커진다.
제조 공정으로서는, 우선, 제2 변형예와 같이, 도 15a에 나타내는 상태에서 보조 기판(10) 상에, 복수개의 접촉면(9a)을 덮도록 원료 용액을 공급하여 액적(3)을 형성한다. 그리고 도 15b에 나타내는 바와 같이, 기판(1)을, 접촉 볼록부(9)의 선단에 맞닿게 하지 않도록 상방에 배치하여, 복수개의 접촉면(9a)과의 사이에 일정한 간격을 갖고 대향시킨다.
이 상태에서 건조 프로세스를 행하여 액적(3) 중의 용매를 증발시키면, 도 15c에 나타내는 바와 같이, 용매의 증발과 함께 액적(3)이, 보조 기판(10)측의 액적(3c)과 기판(1)측의 액적(3d)으로 분리된다. 기판(1)측의 액적(3d)은 또한, 복수의 접촉면(9a)의 각각에 대응하여 분리되고, 기판(1) 상에서 접촉면(9a)에 의해 유지된 상태가 된다. 또한, 접촉면(9a)의 각각에 대응하여 분리되는 액적(3d)은, 기판(1)이 접촉 볼록부(9)의 선단에 맞닿아 있지 않음으로써, 도 14c에 나타낸 경우에 비해, 접촉면(9a)의 기판(1) 방향의 길이에 대한 비율이 큰 길이로 형성된다.
이 상태에서 건조 프로세스가 진행됨으로써, 상술의 도 11b의 경우와 같은 작용을 얻을 수 있고, 건조 프로세스에 있어서의 결정 성장 방향이 규정된 상태하에서, 유기 반도체 재료의 결정화가 진전된다. 그 결과, 도 15d에 나타내는 바와 같이, 복수의 접촉면(9a)에 대응하는 기판(1)면의 각각의 위치에, 유기 반도체막(4a)이 성장한다.
F. 본 실시의 형태의 제3 변형예
본 실시의 형태의 제조 방법의 제3 변형예에 대해서, 도 16a~16d를 참조하여 설명한다. 이 변형예에서는, 도 14a~14d에 나타낸 제2 변형예에 있어서의 접촉 부재(11)를, 도 16a에 나타내는 바와 같은 접촉 부재(15)로 변경한다. 즉, 보조 기판(10)의 표면에는, 복수개의 접촉 볼록부(16)가 설치되고, 접촉 볼록부(16)는 각각, 보조 기판(10)의 표면에 평행한 평탄한 상단면에 의해 접촉면(16a)을 형성한다.
제조 공정으로서는, 우선, 도 16a에 나타내는 바와 같이, 보조 기판(10) 상에, 복수개의 접촉 볼록부(16)의 접촉면(16a)을 덮도록 원료 용액을 공급하여 액적(3)을 형성한다. 그리고 도 16b에 나타내는 바와 같이, 복수개의 접촉 볼록부(16)의 접촉면(16a)과의 사이에 소정의 간극을 가지며, 상방으로부터 기판(1)을 대향시킨다. 그로 인해, 기판(1)과 보조 기판(10)의 사이에 원료 용액이 충전된 상태가 형성된다. 또한, 도 16c에 나타내는 바와 같이, 보조 기판(10) 및 기판(1)을 소정 각도로 경사시킨 상태로 유지한다. 단, 보조 기판(10) 및 기판(1)을 경사시키는 것은 필수는 아니다.
이 상태에서 건조 프로세스를 행하여 액적(3) 중의 용매를 증발시키면, 도 16c에 나타내는 바와 같이, 용매의 증발과 더불어 액적(3)이, 보조 기판(10)측의 액적(3e)과 기판(1)측의 액적(3f)으로 분리된다. 기판(1)측의 액적(3f)은 또한, 복수의 접촉 볼록부(16)의 각각에 대응하여 분리되고, 기판(1) 상에서 접촉면(16a)에 의해 유지된 상태가 된다.
이 상태에서 건조 프로세스가 진행됨으로써, 결정 성장 방향이 규정된 상태하에서, 유기 반도체 재료의 결정이 성장한다. 그 결과, 도 16d에 나타내는 바와 같이, 복수의 접촉 볼록부(16)의 접촉면(16a)에 대응하는 기판(1)면의 각각의 위치에, 유기 반도체막(4a)이 형성된다.
이상과 같은 본 실시의 형태의 방법에 이용하는 유기 반도체 재료는, 자기 응집 기능이 높은 재료인 것이 바람직하다. 자기 응집 기능이란, 분자가 용매로부터 석출될 때에, 자발적으로 응집되고, 결정화되기 쉬운 경향을 의미한다. 유기 반도체 재료로서는, 상기 이외에, 디나프트[2,3-b:2,3-f]티오페노[3,2-b]티오펜 유도체, TIPS-펜타센, TES-ADT, 및 그 유도체, 페릴렌 유도체, TCNQ, F4-TCNQ, 루브렌, 펜타센 등의 저분자 반도체 재료, p3HT, pBTTT, pDA2T-C16 등을 이용할 수 있다.
(산업상의 이용 가능성)
본 발명의 유기 반도체막의 제조 방법은, 간이한 공정에 의해 실시되고, 또한 높은 전하의 이동도를 갖는 유기 반도체막을 제작하는 것이 가능하고, 유기 트랜지스터의 제작 등에 유용하다.
1:기판
2:단면 접촉 부재
2a, 6a, 8a, 9a, 14a, 16a:접촉면
3, 3a, 3b, 3c, 3d, 3e, 3f:액적
4, 4a:유기 반도체막
5, 10:보조 기판
6, 9, 14, 16:접촉 볼록부
7, 11, 13, 15:접촉 부재
8:평면 접촉 부재
12:핫 플레이트
14b:평탄 당접면

Claims (10)

  1. 유기 반도체 재료 및 용매를 포함하는 원료 용액을 기판 상에 공급하고, 상기 원료 용액을 건조시킴으로써 유기 반도체막을 상기 기판 상에 형성하는 유기 반도체막의 제조 방법에 있어서,
    상기 원료 용액을 각각 부착시키는 복수의 접촉면이 배치된 접촉 부재를 이용하고,
    상기 기판의 표면에 대해서 상기 접촉면이 일정한 관계가 되도록 상기 접촉 부재가 배치되고, 상기 기판 상에 상기 원료 용액의 액적이 복수개 형성되어, 상기 액적이 상기 복수의 접촉면에 각각 유지된 액적 보유 상태를 형성하고,
    상기 액적 중의 상기 용매를 증발시켜 상기 복수의 접촉면에 대응하는 상기 기판의 표면의 각각의 위치에 상기 유기 반도체막을 형성하며,
    상기 접촉 부재는, 보조 기판과 그 보조 기판 상에 형성된 복수개의 접촉 볼록부에 의해 구성되고, 상기 접촉 볼록부의 상기 보조 기판의 표면과 교차하는 단면의 일부에 의해 상기 접촉면이 각각 형성되고,
    상기 액적 보유 상태를 형성할 때에는, 상기 기판의 표면에 대해서 상방으로부터 상기 접촉 볼록부가 맞닿도록 상기 접촉 부재를 배치하는 것을 특징으로 하는, 유기 반도체막의 제조 방법.
  2. 삭제
  3. 청구항 1에 있어서,
    상기 기판을 소정 각도로 경사시킨 상태로 유지하고,
    상기 접촉면을 형성하는 단면이 상기 기판의 경사 방향을 횡단하도록, 상기 접촉 부재를 상기 기판 상에 올려놓는, 유기 반도체막의 제조 방법.
  4. 유기 반도체 재료 및 용매를 포함하는 원료 용액을 기판 상에 공급하고, 상기 원료 용액을 건조시킴으로써 유기 반도체막을 상기 기판 상에 형성하는 유기 반도체막의 제조 방법에 있어서,
    상기 원료 용액을 각각 부착시키는 복수의 접촉면이 배치된 접촉 부재를 이용하고,
    상기 기판의 표면에 대해서 상기 접촉면이 일정한 관계가 되도록 상기 접촉 부재가 배치되고, 상기 기판 상에 상기 원료 용액의 액적이 복수개 형성되어, 상기 액적이 상기 복수의 접촉면에 각각 유지된 액적 보유 상태를 형성하고,
    상기 액적 중의 상기 용매를 증발시켜 상기 복수의 접촉면에 대응하는 상기 기판의 표면의 각각의 위치에 상기 유기 반도체막을 형성하며,
    상기 접촉 부재는, 보조 기판과 그 보조 기판 상에 형성된 복수개의 접촉 볼록부에 의해 구성되고, 상기 접촉 볼록부의 상면이 각각 상기 접촉면을 형성하고,
    상기 액적 보유 상태를 형성할 때에는, 상기 복수개의 접촉 볼록부의 상기 접촉면이 적어도 일부에 간극을 형성하여 상기 기판의 표면에 대향하도록 상기 접촉 부재를 배치하고, 상기 원료 용액의 액적이 각각, 상기 기판의 표면과 상기 복수의 접촉면의 사이에 유지되는 것을 특징으로 하는, 유기 반도체막의 제조 방법.
  5. 청구항 4에 있어서,
    상기 복수개의 접촉면은 각각, 상기 보조 기판의 표면에 대해서 경사진 경사부를 갖는 유기 반도체막의 제조 방법.
  6. 청구항 5에 있어서,
    상기 액적 보유 상태를 형성할 때에는, 상기 접촉면의 일부가 상기 기판의 표면에 맞닿도록 상기 접촉 부재를 배치하는, 유기 반도체막의 제조 방법.
  7. 청구항 4에 있어서,
    상기 액적을 형성하기 위해서 상기 원료 용액을 공급한 후에는, 상기 보조 기판 및 상기 기판을 소정 각도로 경사시킨 상태로 유지하여 상기 액적 보유 상태를 형성하는, 유기 반도체막의 제조 방법.
  8. 청구항 1, 청구항 3 내지 청구항 7 중 어느 한 항에 있어서,
    상기 유기 반도체 재료로서, [1]벤조티에노[3,2-b]벤조티오펜 유도체, 2,9-디알킬디나프토[2,3-b:2＇,3＇-f]티에노[3,2-b]티오펜 유도체, 디나프트[2,3-b:2,3-f]티오페노[3,2-b]티오펜 유도체, TIPS-펜타센, TES-ADT, 및 그 유도체, 페릴렌 유도체, TCNQ, F4-TCNQ, F4-TCNQ, 루브렌, 펜타센, p3HT, pBTTT, 및 pDA2T-C16으로부터 선택한 어느 하나의 재료를 이용하는, 유기 반도체막의 제조 방법.
  9. 기판과,
    상기 기판의 표면 상의 복수의 영역에 서로 분리하여 배치된 유기 반도체막을 구비하고,
    상기 유기 반도체막은, 청구항 1, 청구항 3 내지 청구항 7 중 어느 한 항에 기재된 유기 반도체막의 제조 방법에 의해 형성되고 결정성의 막인 것을 특징으로 하는 유기 반도체막 어레이.
  10. 청구항 9에 있어서,
    상기 유기 반도체막의 전하 이동도는, 3.5㎠/Vs 이상인 유기 반도체막 어레이.
KR1020127011122A 2009-10-02 2010-08-26 유기 반도체막의 제조 방법 및 유기 반도체막 어레이 KR101323018B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2009-230451 2009-10-02
JP2009230451 2009-10-02
PCT/JP2010/064488 WO2011040155A1 (ja) 2009-10-02 2010-08-26 有機半導体膜の製造方法および有機半導体膜アレイ

Publications (2)

Publication Number Publication Date
KR20120068954A KR20120068954A (ko) 2012-06-27
KR101323018B1 true KR101323018B1 (ko) 2013-10-29

Family

ID=43825988

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127011122A KR101323018B1 (ko) 2009-10-02 2010-08-26 유기 반도체막의 제조 방법 및 유기 반도체막 어레이

Country Status (6)

Country Link
US (1) US8921152B2 (ko)
JP (1) JP5397921B2 (ko)
KR (1) KR101323018B1 (ko)
CN (1) CN102598232B (ko)
TW (1) TWI433369B (ko)
WO (1) WO2011040155A1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2923083B1 (fr) * 2007-10-24 2015-04-17 Centre Nat Rech Scient Realisation d'une couche mince en materiau semiconducteur organique moleculaire.
US8658805B2 (en) 2011-11-07 2014-02-25 Samsung Electronics Co., Ltd. Fused polyheteroaromatic compound, organic thin film including the compound, and electronic device including the organic thin film
KR102015163B1 (ko) * 2012-10-19 2019-08-27 가부시키가이샤 니콘 박막 형성 장치 및 박막 형성 방법
JP6154144B2 (ja) * 2013-01-28 2017-06-28 株式会社Ｓｉｊテクノロジ 有機半導体膜の製造方法、その製造装置および有機半導体基板
TW201503266A (zh) 2013-03-08 2015-01-16 Nat Univ Corp Univ Kobe 有機半導體薄膜的製作方法
JP6061743B2 (ja) * 2013-03-15 2017-01-18 富士フイルム株式会社 有機半導体膜の形成方法
KR102196923B1 (ko) * 2013-04-25 2020-12-31 파이 크리스탈 가부시키가이샤 유기 반도체 박막의 제조 방법
JP6229924B2 (ja) * 2013-04-26 2017-11-15 国立研究開発法人物質・材料研究機構 大面積ドメイン有機半導体結晶膜の作成方法及び大面積ドメイン有機半導体結晶膜
WO2015012107A1 (ja) 2013-07-23 2015-01-29 トッパン・フォームズ株式会社 トランジスタ
US9330809B2 (en) * 2013-12-17 2016-05-03 Dow Global Technologies Llc Electrically conducting composites, methods of manufacture thereof and articles comprising the same
US9336921B2 (en) 2013-12-17 2016-05-10 Dow Global Technologies Llc Electrically conducting composites, methods of manufacture thereof and articles comprising the same
JP6071925B2 (ja) * 2014-03-03 2017-02-01 富士フイルム株式会社 有機半導体膜の形成方法および有機半導体膜の形成装置
JP6590361B2 (ja) * 2014-03-20 2019-10-16 パイクリスタル株式会社 有機半導体膜及びその製造方法
JP6246150B2 (ja) 2014-03-26 2017-12-13 富士フイルム株式会社 非発光性有機半導体デバイス用塗布液、有機トランジスタ、化合物、非発光性有機半導体デバイス用有機半導体材料、有機トランジスタ用材料、有機トランジスタの製造方法および有機半導体膜の製造方法の提供
JP6543320B2 (ja) * 2014-03-26 2019-07-10 富士フイルム株式会社 非発光性有機半導体デバイス用塗布液、有機トランジスタ、化合物、非発光性有機半導体デバイス用有機半導体材料、有機トランジスタ用材料、有機トランジスタの製造方法および有機半導体膜の製造方法の提供
CN106796987B (zh) 2014-07-17 2019-03-01 日本化药株式会社 有机半导体薄膜的形成方法、以及使用该方法的有机半导体器件及其制造方法
JPWO2017134990A1 (ja) * 2016-02-03 2018-11-08 富士フイルム株式会社 有機半導体膜の製造方法
EP3439055A4 (en) * 2016-03-30 2019-02-20 FUJIFILM Corporation FILM PRODUCTION PROCESS
JP6683820B2 (ja) * 2016-09-27 2020-04-22 富士フイルム株式会社 膜の製造方法
EP3845525B1 (en) 2018-08-31 2022-08-03 The University of Tokyo Chalcogen-containing organic compound, organic semiconductor material, organic semiconductor film, and organic field-effect transistor

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070105840A (ko) * 2006-04-26 2007-10-31 가부시키가이샤 히타치세이사쿠쇼 전계 효과 트랜지스터 및 그 제조 방법
JP2008227141A (ja) * 2007-03-13 2008-09-25 Konica Minolta Holdings Inc 薄膜結晶の製造方法、有機薄膜トランジスタの製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0359036A (ja) 1989-07-27 1991-03-14 Fujitsu Ltd 有機単結晶膜の作製方法
US6842657B1 (en) * 1999-04-09 2005-01-11 E Ink Corporation Reactive formation of dielectric layers and protection of organic layers in organic semiconductor device fabrication
JP2001183666A (ja) * 1999-12-24 2001-07-06 Nec Corp 液晶表示装置
JP2003059036A (ja) 2001-08-20 2003-02-28 Hitachi Maxell Ltd 磁気テープ
JP3922177B2 (ja) * 2002-02-12 2007-05-30 セイコーエプソン株式会社 成膜方法、成膜装置、液滴吐出装置、カラーフィルタの製造方法、表示装置の製造方法
KR100995451B1 (ko) * 2003-07-03 2010-11-18 삼성전자주식회사 다층 구조의 게이트 절연막을 포함하는 유기 박막 트랜지스터
JP4616596B2 (ja) * 2004-08-27 2011-01-19 株式会社 日立ディスプレイズ 電子装置の製造方法
WO2006041027A1 (ja) * 2004-10-13 2006-04-20 Sharp Kabushiki Kaisha 機能基板
JP2007294709A (ja) * 2006-04-26 2007-11-08 Epson Imaging Devices Corp 電気光学装置、電子機器、および電気光学装置の製造方法
WO2007142238A1 (ja) * 2006-06-07 2007-12-13 Panasonic Corporation 半導体素子およびその製造方法ならびに電子デバイスおよびその製造方法
US7638356B2 (en) * 2006-07-11 2009-12-29 The Trustees Of Princeton University Controlled growth of larger heterojunction interface area for organic photosensitive devices
EP2244302B1 (en) * 2008-02-12 2016-05-18 Konica Minolta Holdings, Inc. Method for forming an organic semiconductor layer and method for manufacturing an organic thin film transistor
JP5401831B2 (ja) * 2008-04-15 2014-01-29 株式会社リコー 表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070105840A (ko) * 2006-04-26 2007-10-31 가부시키가이샤 히타치세이사쿠쇼 전계 효과 트랜지스터 및 그 제조 방법
US20070252229A1 (en) 2006-04-26 2007-11-01 Masaaki Fujimori Field Effect Transistor and Manufacturing Method Thereof
JP2007294704A (ja) * 2006-04-26 2007-11-08 Hitachi Ltd 電界効果トランジスタ及びその製造方法
JP2008227141A (ja) * 2007-03-13 2008-09-25 Konica Minolta Holdings Inc 薄膜結晶の製造方法、有機薄膜トランジスタの製造方法

Also Published As

Publication number Publication date
JPWO2011040155A1 (ja) 2013-02-28
WO2011040155A1 (ja) 2011-04-07
CN102598232A (zh) 2012-07-18
US20120193618A1 (en) 2012-08-02
CN102598232B (zh) 2015-06-24
JP5397921B2 (ja) 2014-01-22
KR20120068954A (ko) 2012-06-27
TW201126782A (en) 2011-08-01
US8921152B2 (en) 2014-12-30
TWI433369B (zh) 2014-04-01

Similar Documents

Publication Publication Date Title
KR101323018B1 (ko) 유기 반도체막의 제조 방법 및 유기 반도체막 어레이
JP6346339B2 (ja) 有機半導体薄膜の製造装置
JP6590361B2 (ja) 有機半導体膜及びその製造方法
Li et al. Patterning technology for solution-processed organic crystal field-effect transistors
KR20010006904A (ko) 유기 회로 소자 및 그 제조 방법
KR20100070652A (ko) 유기반도체/절연성 고분자 블렌드의 상분리를 이용한 다층 박막 제조방법 및 이를 이용한 유기박막 트랜지스터
Richard et al. Large-scale patterning of π-conjugated materials by meniscus guided coating methods
US10256164B2 (en) Semiconductor film and field effect transistor having semiconductor and polymer portions stacked adjacent each other
JP2013040124A (ja) 自己組織化単分子膜形成用の化合物及びそれを用いた有機半導体素子
JP7399499B2 (ja) 有機半導体デバイス、有機半導体単結晶膜の製造方法、及び有機半導体デバイスの製造方法
US10600962B2 (en) Method of manufacturing organic semiconductor thin film using bar-coating process and method of fabricating flexible organic semiconductor transistor comprising the same
JP2018088518A (ja) 結晶性有機膜
TWI685993B (zh) 包含小分子半導體化合物及非導體聚合物之薄膜半導體與有機半導體溶液及該溶液之用途
JP6934130B2 (ja) チエノアセンの単結晶性有機半導体膜
JP2020167439A (ja) 有機半導体膜及びその製造方法
Zhang et al. High-performance organic field-effect transistors based on organic single crystal microribbons fabricated by an in situ annealing method
JP2008053659A (ja) 高品位分子性結晶製造方法及び有機半導体デバイス

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant