KR20010006904A - 유기 회로 소자 및 그 제조 방법 - Google Patents

유기 회로 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR20010006904A
KR20010006904A KR1020000016100A KR20000016100A KR20010006904A KR 20010006904 A KR20010006904 A KR 20010006904A KR 1020000016100 A KR1020000016100 A KR 1020000016100A KR 20000016100 A KR20000016100 A KR 20000016100A KR 20010006904 A KR20010006904 A KR 20010006904A
Authority
KR
South Korea
Prior art keywords
organic
substrate
organic circuit
solution
carrier mobility
Prior art date
Application number
KR1020000016100A
Other languages
English (en)
Inventor
카쯔호와드에단
리웬지
Original Assignee
루센트 테크놀러지스 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 루센트 테크놀러지스 인크 filed Critical 루센트 테크놀러지스 인크
Publication of KR20010006904A publication Critical patent/KR20010006904A/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/474—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31652—Of asbestos
    • Y10T428/31663—As siloxane, silicone or silane
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31721—Of polyimide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Abstract

본 발명에서는, 유기 반도체 재료 및 용매를 포함하는 용액을 용액 주조법 등으로 기판에 형성하고, 용매를 증발해서 유기 반도체 막을 형성한다. 기판 표면의 특성은 유기 반도체 재료이고, 공정 인자는 바람직한 중핵화 및 결정 성장을 제공하도록 선택된다. 그 결과 형성된 유기 반도체 막은 큰 영역, 예를 들어 1㎠보다 큰 연속적인 영역을 포함한다. 그 영역은 실온에서 적어도 대략 10-4㎠V-1s-1의 비교적 높은 전하 캐리어 이동도를 나타낸다.

Description

유기 회로 형성 방법{PROCESS FOR FABRICATING ORGANIC CIRCUITS}
본 발명은 유기 박막 트랜지스터를 포함한 회로와 같은 유기 회로의 형성 방법에 관한 것이다.
유기 박막 트랜지스터(TFTs : organic thin film transistors)는 다른 소자들 중에서도 휴대형 컴퓨터 및 호출기의 표시 장치 구동기의 키 구성 요소와 트랜잭션 카드 및 식별 태그의 기억 소자가 될 것으로 기대되고 있다. 도 1에는 일반적인 유기 TFT가 도시되어 있다. TFT에는 소오스 전극(10), 드레인 전극(12), 게이트 전극(14), 게이트 유전체(16), 기판(18) 및 반도체 재료(20)가 포함된다. TFT가 축적 모드에서 작동하는 경우, 소오스 전극(10)으로부터 반도체로 주입되는 전하는, 주로 반도체와 유전체 간의 경계면의 약 100Å 범위 내의 얇은 채널 영역에서 이동하여 소오스 전극과 드레인 전극 간 채널 전류가 흐른다(예를 들어, M.A.Alam et al., "A Two-Dimensional Simulation of Organic Transistors," IEEE Transaction on Electron Devices, Vol. 44, No.8(1997)에 개시됨). 도 1의 구성에 있어서, 전하는 채널을 형성하도록 소오스 전극(10)으로부터의 측면에서만 주입될 필요가 있다. 게이트 범위가 없을 때는, 이상적으로 채널에는 전하 캐리어가 거의 포함되지 않고, 이상적으로는 소오스 드레인간 전도도 이루어지지 않는다. 게이트 전압을 인가해서 의도적으로 채널로 전하를 주입하지 않은 경우, 오프 전류는 소오스 전극(10)과 드레인 전극(12) 사이에 흐르는 전류로서 한정되고, 축적 모드 TFT에 대해서, 이 것은 문턱 전압으로서 알려져 있는 소정 전압 보다 양성(p채널에 대해서)이거나 음성(n 채널에 대해서)인 게이트-소오스 전압에 대해서 발생한다(예를 들어, S.M.Sze, Semiconductor Device-Physics ad Technology, John Wiley ＆ Sons(1985)에 개시됨). 채널이 전도되는 동안, 온 전류는 소오스 전극(10)과 드레인 전극(12) 사이에 흐르는 전류로서 한정된다.
p 채널 축적 모드 TFT의 경우 게이트와 소오스 전극 사이의 전압이 문턱 전압보다 더 음성에서 발생되고, n 채널 축적 모드 TFT인 경우 게이트와 소오스 사이의 전압이 문턱 전압 보다 더 양성에서 발생된다. n 채널 동작에 대해서 이 문턱 전압은 0이거나 약간 양성인 것이 바람직하다. 게이트 유전체(16)를 가로질러 게이트 전극(14)에서 반도체와 유전체의 계면으로 전계를 인가하거나 제거함으로써 온, 오프 간 절환을 수행하여 캐패시터를 효과적으로 충전한다.
그러한 TFT를 상업적으로 이용하게 하는 가장 중용한 인자중 하나는, 릴대릴 인쇄 공정(reel-to-reel printing process)과 같은 실리콘 기법과 비교해서 기판 상에 유기 반도체 재료를 빠르고 쉽게(즉, 싸게) 증착할 수 있는 능력이다. 아직까지도, 적절한 전기적 특성을 나타내기 위해서는, 쉽고 값싼 공정을 사용해서는 어려운 작업인 유기 재료를 얇고, 균일하며, 결정체 막으로서 증착할 필요가 있다(예를 들어, C.Cai et al., "Self Assembly in Ultrahigh Vacuum : Growth of Organic Thin Film with a Stable In-Plane Directional Order, " J.Am.Chem.Soc., Vol.120,8653(1998)에 개시됨).
따라서, 당업자는 가능한 가장 쉬운 제조 기법에 의해서 필요한 유기 반도체막의 균일성과 품질을 얻으려고 노력해왔다. 상술한 카이(Cai) 등은, 요구되는 막을 얻기 위해 유기 분자선 침적 기법을 사용했지만, 그러한 기법은 유기 회로의 대규모 제조에 부적합하다. 다른 그룹은 유기 반도체 층에 대한 주형으로서 폴리테트라플루오로에틸렌 층을 사용했지만, 유기 재료가 저가의 상업성 제조에 부적합한 기상법에 의해서 침적되었다(예를 들어, P.Damman et al., "Morphology and NLO properties of thin film of organic compounds obtained by epitaxial growth," Optical Materials, Vol. 9, 423(1998) 및 P.Lang et al., "Spectroscopic Evidence for a Substrate Dependent Orientation of Sexithiophene Thin Films Deposited onto Oriented PTFE," J.Phys.Chem.B,Vol.101,8204(1997)에 개시됨).
상술한 카이 등이 제안한 바와 같이, 액상 기법은 단순히 용액 내에 유기 재료를 공급하고, 기판 상에 용액을 침적한 후, 용매를 제거하는 과정을 포함하기 때문에, 유기 TFT의 제조에 가장 바람직하다. 그러한 액상 기법은 폴리머성 반도체 재료에 대해서는 얼마간 성공적이었다. 예를 들어, Z.Bao et al., "High-Performance Plastic Transistors Fabricated by Printing Techniques," Chem. Master., Vol.9, 1299(1997) 및 H.Sirringhaus et al., "Intergated Optoelectronic Devices Based on Conjugated Polymers,"Science, Vol, 280(1998)에 개시되어 있다.
그러나, 폴리머성 반도체 재료는 제조 조건에 매우 민감한 경향이 있어서, 요구되는 이동도 및 온/오프 비율의 범위까지 정제하기 어렵고, 실제 일괄처리(batch-to batch)시 변형이 나타난다. 비교적 낮은 분자량의 올리고머성 재료 및/또는 폴리머 및 다른 저 분자량 화합물은 덜 민감한 경향이 있고 환경적으로 덜 민감하고 높은 이동도 및 온/오프 비율이 가능하도록 정제할 수 있다. 따라서, 올리고머성 반도체 재료 및 저 분자량 폴리머성 재료와 같은 저 분자량 화합물을 침적하기 위한 액상 기법은, 특히 관심있는 것이다.
예를 들어, 몇몇 그룹은 티오펜 올리고머막의 용액 주조법으로 실험했다. 이 실험에서 유기 재료의 용액을 기판 위로 떨어뜨리고, 가열해서 용매를 증발시켰다. 그러나, 올리고머성 용액 주조법에 의한 이들 공정은 균일성 및 피복성(coverage)이 비교적 낮다. 그 결과 유용한 반도체 특성을 나타내는 비교적 큰 영역, 예를 들어, 1㎠ 이상의 큰 영역을 얻기 어렵다. 보다 중요한 것은, 획득된 이동도, 작은 영역조차도 종종 기상법에 의해서 형성된 막에 비해서 수용할 수 없을 정도로 균일성이 낮거나 불균일한 점이다(예를 들어, A.Stabel and J.P.Rabe, "Scanning tuneling microscop of alkylated oligothiophenes at interfaces with graphite," Synthetic Metals, Vol. 67, 47(1994) 및 H.E.Katz et al., "Synthesis, solubility, and Field-Effect Mobilit of Elongated and Oxa-substituted α,ω-Dialkyl Thiophene Oligomers. Extension of 'Polar Intermediate' Synthetic Strategy and Solution Deposition on Transistor Substrates," Chemistry of Material, Vol.10, No. 2,633(1998) 그리고 H.Akimichi et al., "Field-effect transistors using alkyl substituted oligothiophenes," Appl.Phys.Lett., Vol.58, No.14, 1500(1991)에 개시되어 있음).
기판 위로의 올리고머성 용액의 회전 도포는 보다 성공적으로 수행되었다. 그러한 내용은 C.D.Dimitrakopoulos et al., "trans-trans-2,5-Bis- [2-{5- (2,2'-bithienyl)}ethenyl]thiophene: synthesis, characterization, thin film deposition and fabrication of organic field-effect transistors," Synthetic Metals, Vol.89, 193(1997) 및 F.Garnier et al., "Dihexyquarterthiophene, A Two-Dimensional Liquid Crystal-like Organic Semiconductor with High Transport Properties," Chem.Mater., Vol. 10, 3334(1998)에 개시되어 있다.
그러나, 회전 도포는 기판 바깥으로 날라가는 용액의 양이 많아서 비경제적이다. 또한, 이 기법은 신축성 있는 기판 상에서의 릴대릴(reel-to-reel) 공정과 같은 바람직한 인쇄 제조 공정과 양립할 수 없고, 가능한 상업정 공정이라기 보다는 실험실에서의 기법으로 적합하다.
따라서, 저 분자량 유기 반도체 화합물로 유기 반도체막을 형성하기 위한 개선된 기법이 요구된다. 특히 관심있는 것은 용액으로 요구되는 유기 막을 균일하게 침적하기 위한 비회전 기법이다.
용액 주조법과 같은 비회전 기법인 액상 기법은, 올리고머성과 같이 비교적 저 분자량의 유기 반도체 화합물 용액으로 결정성 또는 다결정성 유기 반도체 막을 형성하는 데 유용하게 사용된다. 그 결과 생성된 막은, 적어도 1㎠, 바람직하게는 적어도 2㎠의 비교적 큰 연속 영역, 실온에서 적어도 대략 10-4㎠V-1s-1, 바람직하게는 5×10-3㎠V-1s-1의 요구되는 저하 캐리어 이동도를 나타낸다. 그 막은 또한, 적어도 5, 바람직하게는 적어도 100의 온/오프 비율을 나타낸다.
(여기에 사용된 것으로서, 온/오프 비율은, 대기 중에서 대략 10-8F/㎠의 정전용량 및 적어도 10Ω-㎝를 갖는 유전체 상에서 적어도 100V보다 작은 소정 게이트 전압에서 온(on)되고, 0V의 게이트 전압에서 오프되는 과포화 상태에서 작동하는 소자에 대해서, 두 전류를 측정하는데 동일한 드레인 전압을 사용해서 측정한 소스 전류와 드레인 전류의 비율이다. 유기 반도체 막은 기판 상에서의 유기 재료의 연속된 층을 나타낸다. 기판은 실온에서 대략 10-4㎠V-1s-1의 이동도를 적어도 그 일부분에서 나타낸다. 여기에서 사용되는 유기 반도체 화합물은 모든 조성이 1000보다 적은 분자량을 갖는 분자 조성이나 유기 반도체 막의 조성을 나타낸다.)
저 분자량 유기 반도체 화합물로 이들 유기 반도체 막을 성공적으로 제조하기 위해서 제안되는 몇 가지 원리가 있다. 첫째, 결정성의 종핵이, 용액 내의 종핵에 대해서 대립하는 것으로서, 실질적으로 용액과 기판 사이의 계면에 대해서 한정되어야 한다. 둘째, 용액의 풀(pool)이 영역 내에서의 수용할 수 없게 수축되기 전의 용액으로부터의 고형 침착을 감소시키는 것이 바람직하다. 셋째, 풀 영역에 걸친 치적과 관련된 용액의 풀에서 매우 빠른 결정 성장이 방지되어야 한다. 넷째, 막은 실질적으로 격리된 결정체보다는 연결된 형태를 갖어야 한다. 이들 원리는 기판을 가로질로 이차원 성장을 제공하고 고 농도 및 결과적인 막에서의 주문을 제공한다. 일 실시예에 있어서, 이들 원리는 본질적으로 높은 침적 온도, 희석 용액, 플루오르화 기판이 포함된 기판을 사용해서 이루어진다. 플루오르화 기판이 용액-기판의 계면 위에서의 종핵화를 촉진하는 반면, 높은 용액 및 희석 용액은 용액 내의 종핵화를 감소시킨다.
도 1은 일반적인 유기 박막 트랜지스터의 예시도.
도면의 주요 부분에 대한 부호의 설명
10 : 소오스 전극 12 : 드레인 전극
14 : 게이트 전극 16 : 게이트 유전체
18 : 기판 20 : 반도체 재료
본 발명에 따르면, 결정체 또는 다결정 유기 반도체막은 액상 기법(liquid phase technique)에 의해서 유기 반도체 화합물과 같이 상대적으로 저분자량의 용액으로 형성되되, 용액 주조법과 같은 비회전(non-spinning) 기법으로 형성되는 것이 바람직하다. 그 공정은 다음 4가지 기본 원리에 의해서 수행된다. 첫째, 결정성의 종핵이, 용액 내의 종핵에 대해서 대립하는 것으로서, 실질적으로 용액과 기판 사이의 계면에 대해서 한정되어야 한다. 둘째, 용액의 풀(pool)이 영역 내에서의 수용할 수 없게 수축되기 전의 용액으로부터의 고형 침착을 감소시키는 것이 바람직하다. 셋째, 풀 영역에 걸친 치적과 관련된 용액의 풀에서 매우 빠른 결정 성장이 방지되어야 한다. 넷째, 막은 실질적으로 격리된 결정체보다는 연결된 형태를 갖어야 한다. 본 발명은 이들 원리를 적용해서 저 분자량 화합물로부터 고품질 유기 반도체막을 성공적으로 제조한다.
용액 내에서와 대립해서 기판-용액 간 계면에서 종핵화를 촉진하기 위한 몇가지 지침은 다음과 같다. 대량의 종핵화가 이루어지지 않도록 높은 과포화의 침착 상태는 회피하는 것이 바람직하다. 온도는 비교적 높게 유지하고, 용액은 희석하며, 극불용성 재료(예를 들어, 100℃에서 10ppm 미만의 용해도 제한)는 회피한다. 바람직한 실시예에 있어서, 용액은 적어도 50°(하기에 상술되는 바와 같이, 플루오르화 기판을 사용해서)의 접촉각과 같이 기판 표면을 빈약하게(poorly) 젖게 한다. 접촉각이 크면 큰 부피의 용액이 주어진 표면 영역 상에 놓여질 수 있고, 비록 희석 용액으로부터라도 용질을 충분히 침착시킬 수 있다.
일반적으로, 접촉각이 큰 경우 수축도 감소 또는 방지된다. 특히, 첩촉각이 크면, 증발 중에 용액의 풀이 그 모서리에서 지나치게 얇아지지 않을 것이다. 그러한 얇은 영역은 불안정하고 수축되는 경향이 있다. 그러한, 몇몇 경우에 있어서, 본 발명에 다른 유용한 막을 낮은 접촉각으로 침착할 수도 있을 것이다.
상술한 바와 같이, 종핵화 이전의 과포화를 회피하려는 경향의 용질을 사용하는 것이 바람직하다. 이 특성은 용액의 표본을 얻고, 해당 온도 또는 용해도에서 용질이 점진적으로 결정화되는 지를 감시하거나 결정화가 발생되기 이전에 포화 상태를 넘어서 농도가 변하는 지를 감시해서 테스트할 수 있다. 결정화가 발생되기 이전에 포화 상태를 넘어서 농도가 변하는 지를 감시하는 것은 침착 이전에 과포화가 발생하는 지를 알려줄 것이다. 이 침착은 소영역에서의 갑작스런 고형 침착이 이어지는 큰 용적(droplet) 수축을 일으킨다. 이들 중 어느 것도 본 발명의 유기 반도체 막을 제조하는 데 바람직하지 않다. 또한, 침착된 정자가 영역 내의 수축을 억제하는 적절한 용액 풀을 유지하는 경향이 있기 때문에, 용액에 의해서 기판 표면에 대한 정자(crystallite)의 선택적인 습윤(wetting)이 바람직하다. 침착 재료 상에서의 용액 접촉각이 기판 표면 상에서의 용액 접촉각 보다 적은 경우, 그러한 선택 습윤이 기대될 것이다. 또한, 여전히 그 원래 영역의 피복을 유지하면서 용액 용적이 여전히 충분히 얇아지는 경우, 결정 성장은 바람직한 형태를 얻을 수 있도록 하는 이차원 공간으로 한정된다(그러한 박화의 경우, 낮은 접촉각으로 유용한 막을 얻을 수 있을 것이다).
용액 풀의 모서리에서의 성장은 종핵화와 결정 핵 확장의 비율에 의해서 결정된다. 그러한 종핵화와 확장에 영향을 미치는 다양한 인자는 널리 연구되었었지만, 아직까지 특정한 관계가 충분히 이해되지 못했다. 그러나, 본 발명에 있어서, 비티졸(bithiazole)과 같이 다극 또는 4극 방향성이나 이종 방향성 링 계를 갖는 화합물을 얻을 수 있었다. 이것은 단지 대기보다 약간 높은 온도에서 풀 경계에서 형성된 핵에서 용액으로부터 침착된다. 반대로, 낮은 극성, 즉 티오펜 계(thiophene systems)는 풀 경계를 따라 선택적인 종핵화를 나타내지 않는다. 간단한 테스트는 용액풀의 모서리에서의 빠른 성장을 회피하려는 본 발명에 적합한 재료를 결정하는 데 유용하다. 특히, 용액은 기판 위로 떨어지고, 증발/침착될 수 있다. 명백한 링 또는 링 형성에 의해서 분리되거나 실질적으로 공백 영역에 의해서 둘러싸이면, 그 재료계는 바람직한 균일성, 이 차원 성장을 촉진할 가망은 없지만, 대신에 명백한 재료의 집합체를 형성하려 할 것이다. 요구되는 상호 연결 형태는 일반적으로 상술한 지침을 만족시킬 때 달성된다. 특히, 이차원 성장은 상호 연결성의 원인이 되는 모서리의 선택적 종핵화를 방지함으로써 달성된다.
이들 이론을 충족하고 반도체 특성을 나타낼 수 있는 유기 재료의 용질을 사용한 소정 기판/용액계, 예를 들어 유기 반도체 막은, 요구되는 바람직한 특성, 즉, 적어도 1㎠, 바람직하게는 적어도 2㎠의 비교적 큰 연속 영역, 실온에서 적어도 대략 10-4㎠V-1s-1, 바람직하게는 5×10-3㎠V-1s-1의 요구되는 저하 캐리어 이동도를 나타낸다. 이 연속적인 영역의 균일성은, 연속적인 영역의 평균 전하 캐리어의 두 인자 범위 내의 전하 캐리어 이동도를 나타내는 이 연속적인 영역의 80%정도 이다. 또한, 연속적인 영역은 적어도 5, 바람직하게는 적어도 100의 온/오프 비율을 나타낸다.
바람직하게는, 플루오르화 유기 표면은 이들 이론의 달성, 특히 반도체 화합물이 플루오르화되지 않은 경우에 그 달성을 촉진한다. 상술한 바와 같이, 플루오르화는 높은 접촉각(예를 들어, 적어도 50°)을 제공하는 비플루오르화 용매에 의해서 기판 표면의 가습성을 증진시킨으로써 그러한 달성을 촉진 시킨다. 플루오르화 기판을 제공하기 위해서, 비플루오르화 기판의 표면을 플루오르화 화합물로 처리할 수 있다. 그것을 수행하기 위한 기법은, 플루오로알킬 쇄와 같은 플루오르화 그룹의 기판으로의 결합을 달성하는 반응물로 기판을 담그고, 기판 상의 반응물을 증발하거나 그러한 그룹이 포함된 재료를 기판 상으로 회전시키는 것을 포함한다. 또한, 이들 표면 처리 기법에는 기화나 세정 등에 의해서 용매나 결합 단계의 부산물을 제거하는 단계가 포함될 수 있다. 기판 상에 플루오르화 재료를 침착하는 대신에, 플루오르화 기판 재료, 예를 들어, 플루오로알킬 쇄에 풍부한 유전성 폴리모성 재료를 제공할 수 있다.
기판 표면 상의 불소 농도는 용액과 관련된 기판 표면의 습윤 특성을 변경할 정도로 충분해야한다. 특히, 플루오르화 실란에 의한 비플루오르화 기판의 처리가 바람직하다고 판명되었고, 여기에서 플루오르화 실란은 증착전에 부분적으로 올리고머화된다. 부분적 올리고머화는 일반적으로 (a)대략 1.2∼3의 올리고머화 정도를 야기하는충분한 물과 반응(그 산물은 '올리고머화된'이라고 칭해짐)에 의해서 수행되거나 (b)수성 HCl 등으로 부분적으로 교질화하고, 결과저인 재료의 크실렌 가용성 부분을 사용(그 산물은 '부분적으로 교질화된'이라고 칭함)해서 수행된다. (유용한 플루오르화 실란은 1이상의 잔여 기를 갖는 실란 원자를 포함하고, 적어도 10°로 용액의 접촉각을 변경하도록 충분한 CF기를 제공하는 잔여 기 상에 유기 기는 없다.) 그러한 플루오르화 실란은 C8F17C2H4Si(OEt)3이다. 유기 회로의 제조에 대해서, 기판은, 절연 재료, 전형적으로 적어도 1010Ω-㎝의 전기 저항성을 나타내는 절연 재료이거나 그러한 표면층을 갖는다. 절연 재료는 이산화 규소, 폴리이미드 및 폴리비닐페놀을 포함하되, 이들로 한정되지는 않는다.
본 발명에서 사용하는 데 적합한 유기 반도체 막을 형성할 수 있는 다양한 저 분자량 유기 반도체 화합물(1000보다 작은 분자량)은, 본 명에서에서 논의되는 지침에 의해서 달성될 수 있다. 몇몇 유용한 화합물은 당업계에 알려져 있다. p형 반도체인 무극성 티오펜 올리고머는 특히 사용하기 적합하다. 본 발명에 유용하고 특히 플루오르화 기판 표면을 갖는 특정 p형 유기 반도체 화합물은, α,ω-디헥실-α-섹시티오펜(DHα6T), α,ω-디헥실-α-퀸퀴티오펜(DHα5T) 및 α,ω-비스(3-부톡시프로필)-α6T를 포함한다.
n형 유기 반도체를 사용할 수도 있다. 특히, 공동 출원, 공동 양도(채-assigned)된 "Device Comprising N-Channel Semiconductor Material"라는 명칭의 출원에서 논의된 바와 같이, 액상 침착으로부터 유용한 n 채널 막을 형성할 수 있다. 고려되는 화합물에는 나프탈렌 1,4,5,8 테트라카르복실산 디이미드, 안트라센 2,3,6,7 테트라카르복실산 디이미드 및 그들의 헤테로사이클릭 변형체를 포함하는 융합 링 테트라카르복실릭 디이미드가 포함된다. 바람직한 화합물 그룹은 각각 2개의 이미드 질소가 부착된 12개의 포화 원자(일반적으로 탄소 원자)에 대해 4개의 선형 쇄를 갖는 나프탈렌 1,4,5,8 테트라카르복실산 디이미드이다.
선형 쇄의 탄소상의 치환분(substituent)은 대기상의 작동 용량이 개선된 플루오로 치환분이다.
적절한 용매는 습윤, 결정 중핵화 및 기판 표면상의 결정 성장은 물론 사용되는 특정 유기 반도체 화합물에 의거해서 선택된다. 많은 유기 반도체 재료는 용제에서 대략 10∼1,000ppm의 용해도인 비교적 불용성이다. 중간 극성 방향성 용매(moderately polar aromatic solvent)는 일반적으로 충분한 용해도를 확보하는 데 사용된다. (중간 극성 방향성 용매는 방향성이나 이종 방향성 링을 포함하는 화합물을 나타내고, 전형적으로 알킬 및/또는 kfhrps 치환분을 갖는다.) 적절한 용매는 톨루엔, 클로로 벤젠, 1,2,4 트리클로로 벤젠 및 3 메틸티오펜을 포함하되 이들로 한정되지는 않는다. 나프탈렌이나 안트라센계 화합물에 대해 유용한 용매는 트리플루오로메틸페닐 기를 포함하는 중간 극성 방향족 용매이다.
본 발명의 소자는 전형적으로 유기 반도체 막을 포함하는 회로이다. 그 막은 선택적으로 하나 이상의 박막 트랜지스터의 능동 재료가 된다(예를 들어, H.E.Katz, "Organic molecular solids as thin film transistor semiconductors," J.Mater.Chem., Vol.7, No.3, 369(1997) 및 H.E.Katz et al., "Oligo-and Polythiophene Field Effect Transistors," Chapter 9, Handbook of Oligo-and Polythiophenes, D.Fichou, ed., Wiley-VCH(1999)에 개시됨). 그러한 소자를 형성하기 위한 공정은 적어도 하나의 기판, 전극 재료 및/또는 유전체 재료, 및 기판 상에 침착된 하나 이상의 유기 반도체 막, 전극, 및/또는 유전체를 형성하는 단계를 포함한다. 공정을 용이하게 하기 위해서, 폴리이미드와 같은 폴리머성 절연 재료의 기판을 사용할 수 있다. 바람직한 제조 공정의 하나는, 기판 재료의 연속된 시트(sheet)가 각 단계에서 진척되어, 하나 이상의 재료가 침착되고, 각 단계에서 인쇄 기법 등에 의해서 패턴화되거나 한정되는 릴대릴 공정이다. 본 발명에 따르면, 밸브(valve)를 통한 분배, 노즐(nozzle)을 통한 분사 등이나 인쇄 기법 및 용매의 증발에 의한 유기 반도체 막의 제거 등에 의해서 하나 이상의 유기 반도체 화합물을 포함한 막이나 용액 풀을 형성할 수 있을 것이다. 용매를 형성하기 전, 형성하는 동안 또는 형성 후에 진공 상태로 하거나 기판을 가열할 수 있다. 막이 형성된 기판 영역을 시트의 나머지로부터 분리할 필요없이 유기 반도체 막을 형성할 수 있어, 공정 효율이 개선되고 원가가 절감된다.
또한, 본 발명에 따르면, p 채널 및 n채널 유기 반도체 재료를 둘다 사용하여, 액상 침착에 의해서 보완적인 회로를 제조할 수 있다(예를 들어, A.Dodabalapur et al., "Complementary circuits with organic transistors," Appl. Phs. Lett., Vol.69, No.27, 4227(1996)에 개시되어 있음). 특히, 보완적인 회로 구조를 사용해서 인버터(inverter)와 같은 간단한 구성 요소를 실현할 수 있었다. 정규 TFT 회로와 관련된 보완적인 회로의 장점에는, 저 전력 손실, 수명 연장, 잡음 허용 오차가 포함된다.
본 발명은 다음 실시예에 의해서 보다 명확해질 것이다.
＜실시예 1 및 2＞
절차:
사용되는 반도체 화합물은 표준 기법에 따라 제조된다. 클로로벤젠 및 1,2,4-트리클로로벤젠은 진한 황산 및 수성 탄산 나트륨에 의해서 세정되고, P2O5로 증류된다. 다른 용매는 가장 순수하게 얻을 수 있는 상업 등급이다.
기판은, 이산화 규소(그 상부에 3000Å 두께의 열 산화물이 형성된 고농도 인 도핑(n형) 실리콘), 아모코 폴리이미드(Amoco polyimide)(1200 rpm으로 8% w/v γ-부티롤아세톤 용액에서 회전하고, 130℃에서 대략 1시간 가열하고, 대략 30분동안 UV 경화해서 대략 1 내지 2 ㎛ 두께의 아모코 울트라델 광경화 폴리이미드로 피복된 인듐 주석 산화물 글라스), JSR 폴리이미드(1400 rpm으로 8% w/v γ-부티롤아세톤 용액에서 회전하고, 120℃에서 대략 1시간 가열한, 대략 1 내지 2 ㎛ 두께의 JSR 옵티머 AL3046 폴리이미드) 또는 SiO2/Si 기판 상의 폴리비닐페놀(1200 rpm으로 8% w/v 아세톤 용액에서 회전한 1 내지 2 ㎛ 두께의 평균 분자량 ca. 20000인 알드리흐 폴리비닐 페놀)이다.
플루오르화 기판은, 부분적으로 교질화 또는 올리고머화된 플루오르화 실란이나 플루오로아크릴레이트이다. 플루오르화 기판이 부분적으로 교질화 또는 올리고머화된 플루오르화 실란인 경우, 실란은 80℃에서 10분 동안 크실렌의 1% C8F17C2H4Si(OEt)3시약 용액에 기판을 담그고, 톨루엔으로 세정해서 침착한다. 올리고머화된 실란은, 에탄올(0.25∼0.5 상당의 물을 포함하는)에서 1.2N HCl의 5% 용액과 가열하고, 톨루엔 10용량을 추가하고, 에탄올이 끓어 넘칠 때 까지 재가열해서 부분적으로 가수분해된다. 플루오르화 기판이 플루오로아크릴레이트인 경우, 플루오로아크릴레이트는 1200rmp으로 휘발성 플루오르화 용매의 2% 용액에서 3M 플로오로아크릴레이트 코팅 722의 윗층을 회전 도포해서 형성된다.
반도체 막은, 진공 오븐에서 하기에 명시된 온도 및 대기압으로, 열적 평형이 유지된 기판 상에 가열된 피펫으로 사전 가열된 0.1∼0.3 mL를 공급해서 형성한다. 대략 0.2atm의 진공은 용매가 제거될 때 가지 1∼2시간 동안 수행한다. 금 전극은 새도우 마스크를 통한 증발에 의해서 침착된다. 탄소 전극은 페인트붓을 사용해서 이소프로페놀 현탁액으로 칠해진다. 기술된 것은 일반적인 기법에 의해서 수행된다.
＜실시예 1＞
DHα6T는, 60℃±10℃에서 비처리된 기판과 플루오르화 기판 둘다의 상부에 클로로벤젠으로 침착된다. 이들 실험에 대해서는, 표 1에 용액의 DHα6T 농도, 기판, 표면 피복(있다면), 이동도 및 표시된 이동도에 대한 기판 영역이 기재되어 있다.
＜실시예 2＞
DHα5T는 60 내지 70℃, 400ppm의 농도에서 몇몇 용액으로부터 비처리 기판 및 플루오르화 기판 둘다의 상부에 침착된다. 실험에 대해서는, 표 2에는 특정 용액, 기판, 표면 도포(만약 있다면), 이동도 및 이동도가 나타나는 영역이 기재되어 있다.
＜실시예 3＞
N, N'-비스(1H,1H-퍼플루오로옥틸)나프탈렌-1,4,5,8-테트라카르복실릭 디이미드의 용액, 무게마다 400ppm으로 α,α,α-트리플루오로톨루엔에서 느린 가열에 의해서 준비된다. 이 용액은 대략 ℃로 사전 가열된 실리콘/SiO2기판 상에 뿌려진다. 용매는 대략 2분의 범위 내에서 증발된다. 금 전극으로 테스트되는 경우, 기판의 1㎠ 영역은 충분한 채널 활동을 보이는 얇은 침착물로 피복된다. 폭/길이 비율이 1.7인 소자로 대기중에서 측정했을 때, 이동도를 보이는 영역의 다른 부분이 소규모 였어도 0.07 ㎠/Vs의 최고 이동도를 얻었다.
기판의 피복되지 않은 영역은 진공 및 100℃에서 400ppm 톨루엔 용액으로 DHα5T 막을 주조하는 데 사용된다. 금 전극은 티에닐 화합물 상에 침착된다. 인버터 회로는, 이이미드 소자의 드레인 전극을 티에닐 소자의 드레인 전극과 연결하고, 연결 배선으로부터 출력 접촉을 형성해서 제조한다. 티에닐 소자의 효과적인 W/L 비율은 1.7∼0.1 범위이다. 출력은, 60V 이상의 게이트 전극을 제거하고, 티에닐 소자의 소오스로 100V의 전압을 인가하거나 이이미드 소자의 소오스로 -100V를 인가함으로써, ±0∼10V와 ±68∼98V 사이에서 절환된다. 95V 정도로 높은 출력 전압 차와 10정도로 높은 이득을 얻었다.
당업자라면 본 명세서의 고찰 및 본 명세서에 개시된 본 발명의 실행으로부터 본 발명의 다른 실시예를 명백히 알 수 있을 것이다.
본 발명에 따르면, 막이 형성된 기판 영역을 시트의 나머지로부터 분리할 필요없이 유기 반도체 막을 형성할 수 있어, 공정 효율을 개선하고 원가를 절감할 수 있다. 또한, p 채널 및 n채널 유기 반도체 재료를 둘다 사용하여, 액상 침착에 의해서 보완적인 회로를 제조할 수 있다.

Claims (24)

  1. 유기 회로의 제조 방법에 있어서,
    기판을 준비하는 단계와,
    용매 및 유기 반도체 화합물을 포함한 용액을 준비하는 단계와,
    비 회전 기법에 의해서 상기 기판으로 상기 용액을 침착하는 단계와,
    상기 용매를 증발(evaporating)시켜서 실온에서 적어도 대략 10-4㎠V-1s-1의 전하 캐리어 이동도를 나타내는 1㎠보다 큰 연속 영역을 포함하는 유기 반도체막을 형성하는 단계
    를 포함하는 유기 회로의 제조 방법.
  2. 제 1 항에 있어서,
    상기 연속적인 영역은,
    온/오프 비율이 적어도 5인 유기 회로의 제조 방법.
  3. 제 1 항에 있어서,
    상기 1㎠보다 큰 연속적인 영역은,
    캐리어 이동도가 실온에서 적어도 대략 5×10-3㎠V-1s-1인 유기 회로의 제조 방법.
  4. 제 1 항에 있어서,
    상기 기판은 플루오르화 표면을 포함하는 유기 회로의 제조 방법.
  5. 제 4 항에 있어서,
    상기 플루오르화 표면은,
    기판 상에 침착된 불소 함유 화합물을 포함하는 유기 회로의 제조 방법.
  6. 제 5 항에 있어서,
    상기 불소 함유 화합물은,
    플루오르화 실란(fluorinated silane)인 유기 회로의 제조 방법.
  7. 제 6 항에 있어서,
    상기 기판은,
    상기 플루오르화 표면의 하부에 폴리머성 재료(polymeric material)를 더 포함하는 유기 회로의 제조 방법.
  8. 제 4 항에 있어서,
    상기 용액과 상기 플루오르화 표면의 접촉 각도는 적어도 50°인 유기 회로의 제조 방법.
  9. 제 1 항에 있어서,
    상기 유기 반도체 화합물은,
    α,ω-디헥실-α-섹시티오펜(α,ω-dihexyl-α-sexithiophene), α,ω-디헥실-α-퀸퀴티오펜(α,ω-dihexyl-α-quinquethiophene), α,ω-비스(3-부톡시프로필)-α-섹시티오펜(α,ω-bis(3-butoxypropyl)-α-sexithiophene) 및 나프탈린 1, 4, 5, 8 테트라카르복시산 디이미드(naphthalene 1, 4, 5, 8 tetracarboxylic acid diimides)로부터 선택되는 유기 회로의 제조 방법.
  10. 제 1 항에 있어서,
    상기 막은,
    실온에서 캐리어 이동도가 적어도 대략 10-4㎠V-1s-1인 2㎠보다 큰 연속적인 영역을 포함하는 유기 회로의 제조 방법.
  11. 제 10 항에 있어서,
    상기 연속적인 영역은,
    온/오프 비율이 적어도 5인 유기 회로의 제조 방법.
  12. 제 1 항에 있어서,
    상기 연속적인 영역의 80%는,
    연속적인 영역의 평균 전하 캐리어 이동도의 두가지 인자 범위 내의 전하 캐리어 이동도를 나타내는 유기 회로의 제조 방법.
  13. 제 1 항에 있어서,
    상기 용매는,
    중간 극성 방향성 용매인 유기 회로의 제조 방법.
  14. 제 13 항에 있어서,
    상기 용매의 유기 반도체 재료의 용해도는,
    대략 10∼1,000ppm인 유기 회로의 제조 방법.
  15. 제 1 항에 있어서,
    상기 용액은,
    용액 주입법에 의해서 도포되는 유기 회로의 제조 방법.
  16. 제 15 항에 있어서,
    상기 유기 회로의 제조 방법은,
    도포 도중에 적어도 한 번은 기판을 가열하고 진공 상태에서 도포하는 단계를 더 포함하는 유기 회로의 제조 방법.
  17. 소자에 있어서,
    플루오르화 표면을 포함하는 기판과,
    상기 기판 상의 유기 화합물 반도체로부터 형성된 유기 반도체막―상기 막은 실온에서 캐리어 이동도가 적어도 대략 10-4㎠V-1s-1인 1㎠보다 큰 연속적인 영역을 포함함―
    을 포함하는 유기 회로 소자.
  18. 제 17 항에 있어서,
    상기 연속적인 영역은,
    온/오프 비율이 적어도 5인 유기 회로 소자.
  19. 제 17 항에 있어서,
    상기 1㎠보다 큰 연속적인 영역은,
    캐리어 이동도가 실온에서 적어도 대략 5×10-3㎠V-1s-1인 유기 회로 소자.
  20. 제 17 항에 있어서,
    상기 플루오르화 표면은,
    플루오르화 실란을 포함하는 유기 회로 소자.
  21. 제 20 항에 있어서,
    상기 기판은,
    상기 플루오르화 표면의 하부에 폴리머성 재료(polymeric material)를 더 포함하는 유기 회로 소자.
  22. 제 17 항에 있어서,
    상기 유기 반도체 화합물은,
    α,ω-디헥실-α-섹시티오펜, α,ω-디헥실-α-퀸퀴티오펜, α,ω-비스(3-부톡시프로필)-α-섹시티오펜 및 나프탈린 1, 4, 5, 8 테트라카르복시산 디이미드로부터 선택되는 유기 회로 소자.
  23. 제 17 항에 있어서,
    상기 막은,
    실온에서 캐리어 이동도가 적어도 대략 10-4㎠V-1s-1인 2㎠보다 큰 연속적인 영역을 포함하는 유기 회로 소자.
  24. 제 17항에 있어서,
    연속적인 영역의 평균 전하 캐리어 이동도의 두가지 인자 범위 내의 전하 캐리어 이동도를 나타내는 유기 회로 소자.
KR1020000016100A 1999-03-29 2000-03-29 유기 회로 소자 및 그 제조 방법 KR20010006904A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/280,172 US6265243B1 (en) 1999-03-29 1999-03-29 Process for fabricating organic circuits
US09/280,172 1999-03-29

Publications (1)

Publication Number Publication Date
KR20010006904A true KR20010006904A (ko) 2001-01-26

Family

ID=23071990

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000016100A KR20010006904A (ko) 1999-03-29 2000-03-29 유기 회로 소자 및 그 제조 방법

Country Status (4)

Country Link
US (2) US6265243B1 (ko)
EP (1) EP1041652A2 (ko)
JP (1) JP4700162B2 (ko)
KR (1) KR20010006904A (ko)

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6498114B1 (en) * 1999-04-09 2002-12-24 E Ink Corporation Method for forming a patterned semiconductor film
US6414164B1 (en) * 2000-07-12 2002-07-02 International Business Machines Corporation Synthesis of soluble derivatives of sexithiophene and their use as the semiconducting channels in thin-film filed-effect transistors
US6707063B2 (en) * 2001-03-22 2004-03-16 Hewlett-Packard Development Company, L.P. Passivation layer for molecular electronic device fabrication
WO2003007399A2 (en) * 2001-07-09 2003-01-23 Plastic Logic Limited Low melting point polymer alignment
US6734038B2 (en) * 2001-09-04 2004-05-11 The Trustees Of Princeton University Method of manufacturing high-mobility organic thin films using organic vapor phase deposition
US6433359B1 (en) 2001-09-06 2002-08-13 3M Innovative Properties Company Surface modifying layers for organic thin film transistors
US6605549B2 (en) * 2001-09-29 2003-08-12 Intel Corporation Method for improving nucleation and adhesion of CVD and ALD films deposited onto low-dielectric-constant dielectrics
US6998068B2 (en) * 2003-08-15 2006-02-14 3M Innovative Properties Company Acene-thiophene semiconductors
JP3963693B2 (ja) * 2001-10-15 2007-08-22 富士通株式会社 導電性有機化合物及び電子素子
US6617609B2 (en) * 2001-11-05 2003-09-09 3M Innovative Properties Company Organic thin film transistor with siloxane polymer interface
US6946676B2 (en) * 2001-11-05 2005-09-20 3M Innovative Properties Company Organic thin film transistor with polymeric interface
US6963080B2 (en) * 2001-11-26 2005-11-08 International Business Machines Corporation Thin film transistors using solution processed pentacene precursor as organic semiconductor
US6864118B2 (en) * 2002-01-28 2005-03-08 Hewlett-Packard Development Company, L.P. Electronic devices containing organic semiconductor materials
US6768132B2 (en) 2002-03-07 2004-07-27 3M Innovative Properties Company Surface modified organic thin film transistors
US6870181B2 (en) * 2002-07-02 2005-03-22 Motorola, Inc. Organic contact-enhancing layer for organic field effect transistors
US7078702B2 (en) * 2002-07-25 2006-07-18 General Electric Company Imager
US6784017B2 (en) * 2002-08-12 2004-08-31 Precision Dynamics Corporation Method of creating a high performance organic semiconductor device
AU2003264479A1 (en) * 2002-09-19 2004-04-08 Daikin Industries, Ltd. Material with pattern surface for use as template and process for producing the same
US6885024B2 (en) * 2002-09-27 2005-04-26 Lucent Technologies Inc. Devices with organic crystallite active channels
US6803262B2 (en) * 2002-10-17 2004-10-12 Xerox Corporation Process using self-organizable polymer
KR101129101B1 (ko) * 2003-02-18 2012-03-23 코니카 미놀타 홀딩스 가부시키가이샤 유기 박막 트랜지스터 소자 및 그의 제조 방법
US7279777B2 (en) * 2003-05-08 2007-10-09 3M Innovative Properties Company Organic polymers, laminates, and capacitors
US7098525B2 (en) * 2003-05-08 2006-08-29 3M Innovative Properties Company Organic polymers, electronic devices, and methods
KR100995451B1 (ko) * 2003-07-03 2010-11-18 삼성전자주식회사 다층 구조의 게이트 절연막을 포함하는 유기 박막 트랜지스터
JP4228204B2 (ja) 2003-07-07 2009-02-25 セイコーエプソン株式会社 有機トランジスタの製造方法
US7109519B2 (en) * 2003-07-15 2006-09-19 3M Innovative Properties Company Bis(2-acenyl)acetylene semiconductors
US7317455B2 (en) * 2003-09-10 2008-01-08 Xerox Corporation Bias voltage offset circuit
JP4550389B2 (ja) 2003-09-12 2010-09-22 株式会社日立製作所 半導体装置
US7122828B2 (en) 2003-09-24 2006-10-17 Lucent Technologies, Inc. Semiconductor devices having regions of induced high and low conductivity, and methods of making the same
US8450723B2 (en) * 2003-11-04 2013-05-28 Alcatel Lucent Apparatus having an aromatic dielectric and an aromatic organic semiconductor including an alkyl chain
US7115900B2 (en) * 2003-11-26 2006-10-03 Lucent Technologies Inc. Devices having patterned regions of polycrystalline organic semiconductors, and methods of making the same
DE10361713B4 (de) * 2003-12-30 2008-02-07 Qimonda Ag Verwendung von Charge-Transfer-Komplexen aus einem Elektronendonor und einem Elektronenakzeptor als Basis für resistive Speicher und Speicherzelle enthaltend diese Komplexe
CA2554302C (en) * 2004-01-26 2013-03-26 Northwestern University Perylene n-type semiconductors and related devices
EP1724028B1 (en) 2004-03-10 2012-02-29 Asahi Kasei Kabushiki Kaisha Method for preparing thin film of condensed polycyclc aromatic compound
WO2005091377A1 (ja) * 2004-03-24 2005-09-29 Japan Science And Technology Agency 有機薄膜を有する基板及びそれを用いたトランジスタ並びにそれらの製造方法
JP4385812B2 (ja) 2004-03-26 2009-12-16 株式会社日立製作所 薄膜トランジスタおよびその製造方法
US20050253803A1 (en) * 2004-05-13 2005-11-17 Xerox Corporation Electric paper display with a thin film transistor active matrix and integrated addressing logic
US7105375B2 (en) * 2004-07-30 2006-09-12 Xerox Corporation Reverse printing
JP4628040B2 (ja) * 2004-08-20 2011-02-09 株式会社半導体エネルギー研究所 半導体素子を備えた表示装置の製造方法
US7399668B2 (en) 2004-09-30 2008-07-15 3M Innovative Properties Company Method for making electronic devices having a dielectric layer surface treatment
US20060105199A1 (en) * 2004-11-18 2006-05-18 3M Innovative Properties Company Electroluminescent devices containing trans-1,2-bis(acenyl)ethylene compounds
US7315042B2 (en) * 2004-11-18 2008-01-01 3M Innovative Properties Company Semiconductors containing trans-1,2-bis(acenyl)ethylene compounds
US7488834B2 (en) 2005-09-30 2009-02-10 Alcatel-Lucent Usa Inc. Organic semiconductors
US7569415B2 (en) * 2005-09-30 2009-08-04 Alcatel-Lucent Usa Inc. Liquid phase fabrication of active devices including organic semiconductors
WO2007068618A1 (en) 2005-12-12 2007-06-21 Ciba Holding Inc. Organic semiconductors and their manufacture
JPWO2007119703A1 (ja) * 2006-04-14 2009-08-27 コニカミノルタホールディングス株式会社 結晶性有機半導体薄膜の製造方法、有機半導体薄膜、電子デバイスおよび薄膜トランジスタ
KR101265217B1 (ko) * 2006-07-20 2013-05-23 삼성디스플레이 주식회사 유기 박막트랜지스터 기판 및 그 제조방법
KR100730223B1 (ko) 2006-07-21 2007-06-19 삼성에스디아이 주식회사 유기 박막 트랜지스터의 제조방법
WO2008051552A2 (en) * 2006-10-25 2008-05-02 Northwestern University Organic semiconductor materials and methods of preparing and use thereof
WO2008063583A1 (en) * 2006-11-17 2008-05-29 Polyera Corporation Acene-based organic semiconductor materials and methods of preparing and using the same
WO2008063609A2 (en) * 2006-11-17 2008-05-29 Polyera Corporation Diimide-based semiconductor materials and methods of preparing and using the same
WO2008085942A2 (en) * 2007-01-08 2008-07-17 Polyera Corporation Methods for preparing arene-bis(dicarboximide)-based semiconducting materials and related intermediates for preparing same
US8022214B2 (en) * 2007-01-24 2011-09-20 Polyera Corporation Organic semiconductor materials and precursors thereof
WO2009067577A1 (en) * 2007-11-21 2009-05-28 The Board Of Trustees Of The Leland Stanford Junior University. Patterning of organic semiconductor materials
JP5063433B2 (ja) * 2008-03-26 2012-10-31 富士フイルム株式会社 表示装置
GB2458940B (en) * 2008-04-03 2010-10-06 Cambridge Display Tech Ltd Organic thin film transistors
WO2009151978A1 (en) * 2008-06-11 2009-12-17 3M Innovative Properties Company Mixed solvent systems for deposition of organic semiconductors
US8513466B2 (en) * 2009-11-30 2013-08-20 University Of New Hampshire Class of soluble, photooxidatively resistant acene derivatives
US8822731B2 (en) * 2009-11-30 2014-09-02 University Of New Hampshire Soluble, persistent nonacene derivatives
KR101192095B1 (ko) 2010-12-08 2012-10-17 건국대학교 산학협력단 주기적으로 배열된 유기결정의 제조 방법, 및 상기 유기 결정을 포함하는 유기전자 소자를 제조하는 방법
US8389744B1 (en) 2011-10-11 2013-03-05 University Of New Hampshire TTPO (5 6,7-trithiapentacene-13-one) and its derivatives: a new class of thermally stable, photooxidatively resistant organic semiconductors
US8692238B2 (en) 2012-04-25 2014-04-08 Eastman Kodak Company Semiconductor devices and methods of preparation
US9444049B2 (en) 2012-07-03 2016-09-13 University Of Vermont And State Agricultural College Methods for forming one or more crystalline layers on a substrate
CN108701737B (zh) * 2016-02-24 2021-10-08 三菱电机株式会社 电磁波检测器
WO2018174014A1 (ja) * 2017-03-21 2018-09-27 日本化薬株式会社 有機半導体組成物、有機薄膜及び有機薄膜トランジスタ
CN108417713A (zh) * 2018-02-28 2018-08-17 北京大学深圳研究生院 一种含双层介电层的有机薄膜晶体管及其制备方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4377619A (en) 1981-05-08 1983-03-22 Bell Telephone Laboratories, Incorporated Prevention of surface mass migration by means of a polymeric surface coating
US4483898A (en) 1982-03-17 1984-11-20 At&T Bell Laboratories Liquids with reduced spreading tendency
US4899249A (en) 1988-04-21 1990-02-06 Pennwalt Corporation Fluorine-containing dielectric media and capacitors employing such media
US5266222A (en) * 1990-05-23 1993-11-30 California Institute Of Technology Durable low surface-energy surfaces
JP2637869B2 (ja) 1990-12-10 1997-08-06 松下電器産業株式会社 吸着単分子膜及びその製造方法
EP0492545B1 (en) 1990-12-25 1998-03-25 Matsushita Electric Industrial Co., Ltd. Transparent substrate with monomolecular film thereon and method of manufacturing the same
EP0672779A3 (en) 1991-07-26 1996-08-28 Matsushita Electric Ind Co Ltd Process for hydrophobizing and oleophobicizing substrate surfaces.
JP2821830B2 (ja) * 1992-05-14 1998-11-05 セイコーインスツルメンツ株式会社 半導体薄膜素子その応用装置および半導体薄膜素子の製造方法
US5526546A (en) 1993-04-23 1996-06-18 Revlon Consumer Products Corporation Surface treated applicators having bristles coated with an etched layer ions produced by an ion-producing gas plasma
US5556706A (en) * 1993-10-06 1996-09-17 Matsushita Electric Industrial Co., Ltd. Conductive layered product and method of manufacturing the same
JPH07221367A (ja) * 1994-01-31 1995-08-18 Matsushita Electric Ind Co Ltd 配向積層膜とその製造方法及びそれを用いた有機電子素子とその製造方法
JP3246189B2 (ja) * 1994-06-28 2002-01-15 株式会社日立製作所 半導体表示装置
JP3397569B2 (ja) * 1996-03-07 2003-04-14 キヤノン株式会社 表面伝導型電子放出素子およびその製造方法、ならびに同電子放出素子を備えた電子源、画像形成装置
US5998804A (en) * 1997-07-03 1999-12-07 Hna Holdings, Inc. Transistors incorporating substrates comprising liquid crystal polymers
US6403809B1 (en) * 1997-09-05 2002-06-11 Cambridge Display Technolog Limited Compounds for electronic devices
US6252245B1 (en) * 1999-03-29 2001-06-26 Howard Edan Katz Device comprising n-channel semiconductor material
US6312971B1 (en) * 1999-08-31 2001-11-06 E Ink Corporation Solvent annealing process for forming a thin semiconductor film with advantageous properties

Also Published As

Publication number Publication date
EP1041652A2 (en) 2000-10-04
JP2000307172A (ja) 2000-11-02
US20010029103A1 (en) 2001-10-11
US6551717B2 (en) 2003-04-22
US6265243B1 (en) 2001-07-24
JP4700162B2 (ja) 2011-06-15

Similar Documents

Publication Publication Date Title
KR20010006904A (ko) 유기 회로 소자 및 그 제조 방법
TW574387B (en) Method of manufacturing high-mobility organic thin films using organic vapor phase deposition
Chen et al. Morphological and transistor studies of organic molecular semiconductors with anisotropic electrical characteristics
US6608323B2 (en) n-type thiophene semiconductors
US20120193618A1 (en) Method for manufacturing organic semiconductor film, and organic semiconductor film array
Facchetti et al. Tuning the Semiconducting Properties of Sexithiophene by α, ω‐Substitution—α, ω‐Diperfluorohexylsexithiophene: The First n‐Type Sexithiophene for Thin‐Film Transistors
US6991749B2 (en) n-Type thiophene semiconductors
TWI410427B (zh) 甲矽烷基乙炔基化雜環並化合物及利用其所製之電子裝置
US8492192B2 (en) Composition for forming an organic semiconducting device
US7977670B2 (en) Organic transistor
KR101687491B1 (ko) 자발 확산 효과를 이용한 유기 또는 무기 박막 제조방법
Peng et al. A Transfer Method for High‐Mobility, Bias‐Stable, and Flexible Organic Field‐Effect Transistors
Katz et al. Solution-phase deposition of oligomeric TFT semiconductors
JP2018123337A (ja) 高結晶質導電性ポリマー、その製造方法およびそれを含む物品
US9548454B2 (en) Method for the oriented crystallization of materials using a particle as a crystallization nucleus that has a surface partly functionalized with at least one group having an affinity for the material to be crystallized
Abd Wahab et al. Charge Carrier Mobility of Organic Thin Film Transistor: Intrinsic and Extrinsic Influencing Factors Based on Organic Semiconducting Materials
US7719003B2 (en) Active organic semiconductor devices and methods for making the same
US9520563B2 (en) Patterning of organic semiconductor materials
KR101455600B1 (ko) 유기 박막 트랜지스터 및 그 제조방법
KR20150130363A (ko) 유기 박막의 형성 방법
CN102255046B (zh) 透明有机聚合物绝缘层及其制备方法与在有机场效应晶体管中的应用
US9905783B2 (en) Solution for a semiconducting layer of an organic electronic device
Meng et al. Effect of gate metal on polymer transistor with glass substrate
KR20120066933A (ko) 유기 박막 형성 방법, 유기 박막, 이를 포함하는 박막 트랜지스터 및 이를 포함하는 전자 장치
JP2004247558A (ja) 有機薄膜トランジスタ素子

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application