KR20070103745A - 기판에 전자 조립품을 적용하는 방법 및 전자 조립품을적용하는 장치 - Google Patents

Abstract

본 발명의 목적은 작은 크기의 칩으로부터 전자 조립품을 제조하는 레벨에서 뿐만 아니라 절연 기판 상에 이러한 형태의 부품을 적용하는 레벨에서도 최대한의 정밀도를 확보하기 위한 것이다.

이러한 목적은 기판(7)으로 불리는 서포트 상에 적어도 하나의 전기 접점(5, 5')을 그 표면들 중 하나 상에 포함하는 칩(4)으로 구성되는 적어도 하나의 전자 조립품의 배치 공정으로써, 상기 접점(5, 5')은 전도성 트랙의 세그먼트(3, 3')에 결합되며, 상기 배치는 상기 기판(7) 상에 상기 조립품을 홀딩하고 위치시키는 배치 장치에 의하여 수행되며, 상기 배치 공정은:

소정의 외곽선을 갖는 전도성 트랙의 세그먼트(3, 3')를 형성하는 단계;

상기 배치 장치(6) 상으로 상기 트랙 세그먼트(3, 3')를 이송하는 단계;

상기 트랙 세그먼트(3, 3')가 상기 칩(4)의 적어도 하나의 접점(5, 5') 상에 배치되는 방식으로 상기 트랙 세그먼트(3, 3')를 운반하는 상기 배치 장치(6)로 상기 칩(4)을 포착하는 단계;

상기 기판(7) 상의 소정 위치에 상기 칩(4) 및 상기 트랙 세그먼트(3, 3')로 구성되는 상기 전자 조립품을 배치하는 단계; 및

상기 기판(7)에 상기 칩(4) 및 상기 트랙 세그먼트(3, 3')를 임베딩하는 단계를 포함함을 특징으로 하는 배치 공정에 의해 달성된다.

본 발명은 또한 이 공정에 사용된 배치 장치에 관련되며 이 공정에 따라 배 치된 전자 조립품을 포함하는 휴대형 물건에 관련된다.

전자 조립품, 트랙 세그먼트, 반도체, 임베딩, 기판

Description

기판에 전자 조립품을 적용하는 방법 및 전자 조립품을 적용하는 장치{Method for applying an electronic assembly to a substrate and a device for applying said assembly}

본 발명은 트랜스폰더, 칩 카드, 집적 회로 또는 다른 디지털 데이터 서포트의 조립품 분야에 관한 것으로, 더 상세하게는 통상적으로 기판으로 알려진 절연 서포트 상에 전자 조립품들의 배치, 장착 및 결합에 관련된다.

여기서 전자 조립품은 그 표면들 중 하나 상에 전기 접점 영역이 설치되며, 상기 전기 점점 영역 상에서 전도성 트랙들의 세그먼트들이 상기한 접점들을 연장하기 위해 배열된, 반도체 칩 형태의 구성요소를 의미한다. 트랙의 이들 세그먼트들은 기판 상에 위치한 외부 요소들로 칩을 연결하는 결합들(connections)이다. 예를 들어, 트랜스폰더에서, 이 조립품의 트랙 세그먼트들은 조립품을 기판의 주변 위에 배열된 안테나의 단부들에 연결하기 위해 이용된다.

즉, 전도성 트랙들을 포함하는 기판 상에 칩 또는 전자 조립품을 배치하고 결합하는 몇 가지 공정들이 있다.

문헌 EP0694871은 가열압착 툴(hot-pressing tool)에 의해 수행된 칩의 배치(placement) 과정을 개시한다. 이 툴은 그 표면이 위로 향한 접점들을 포함하는 칩을 포착한 후 이 칩을 기판 재료로 가열압착(hot press)한다. 접점들을 포함하는 상기한 표면은 기판의 표면과 수평을 이룬다. 결합들(connections)은 실크 스크린 인쇄를 이용하여 또는 예를 들어 안테나에 칩의 접점들을 결합하는 전도성 잉크에 의한 트랙 추적(track tracing)에 의하여 생성된다. 일 실시예에 따르면, 트랙 세그먼트는 기판 상에 배치되며, 칩은 그 표면이 트랙 세그먼트 상에 이 칩의 접점을 가압함으로써 결합(connection)을 만들기 위해 기판을 향하는 접점들을 가지도록 하면서 가열압착된다.

문헌 WO98/26372에서는 칩은 양각의 접점들을 포함하며, 칩은 그 표면이 기판을 향하는 접점들을 가지도록 하면서 배치된다. 이 칩의 접점들은 기판 상에 인쇄된 안테나의 전도성 단자들에 대하여 적용된다. 중간 매체(intermediate) 플라스틱 시트가 이런 식으로 장착된 기판 상에 덧붙여져 칩을 덮는다. 두 번째 시트는 이 조립품의 시트들의 가열 적층 전에 기판을 덮는다. "플립칩" 기술로 불리는 이 과정은 칩의 배치 및 결합이 단일의 조작에서 수행될 수 있도록 하며 조립품의 최소의 두께를 보장한다.

문헌 WO98/44452는 카드의 기판에 적어도 하나의 마이크로 회로를 포함하는 칩 카드의 제조 공정을 개시한다. 이 마이크로 회로는 출력 스터드들(studs)이 위로 향하는 방식으로 위치된다. 주사기로 전도성 잉크를 적용하는 것은 기판의 표면 상에 배치된 안테나의 접점들과 스터드들의 결합을 수행한다. 마이크로 회로는 공간을 두기 위하여 마이크로 회로의 두께보다 더 깊은 깊이를 갖는 캐비티의 저면에 배치되며 이 공간은 마이크로 회로가 결합들(connections)이 이루어진 이후 수지로 덮여지도록 한다. 결합들은 기판의 표면 상에 인쇄된 접점들 또는 트랙들에 도달하기 전에 마이크로 회로의 프로파일 및 하나의 캐비티를 따라 일어난다.

문헌 EP1410322에 개시된 공정에서, 접점 영역들이 제공된 칩을 포함하는 완전한 모듈은 인쇄된 전도성 트랙들을 포함하며, 또한 스트립 상에 배열된 기판 상의 서포트 스트립으로부터 배치된다. 이 스트립 상에 고정된 것들 가운에 하나의 모듈이 예를 들어 안테나를 형성하는 전도성 트랙들의 조립품으로 장착된 일부분의 스트립에 면하여 위치된다. 그 다음, 이 모듈은 안테나의 단자들 부근의 기판 상으로 부착되기 위하여 스트립으로부터 분리된다. 이 모듈의 접점 영역들의 안테나에 대한 결합은 압력 및 이 모듈의 접착 중 적당한 장치로 크림핑(crimping)함으로써 수행된다.

문헌 FR2780534는 표면들의 하나 상에 접점 영역들이 설치된 반도체 칩 및 안테나를 형성하는 금속들(metallizations)을 포함하는 몸체를 구비하는 물건의 제조 공정을 개시한다. 이 공정은 가열압착에 의하여 칩을 열가소성 재질로 된 작은 보드에 삽입하는 것으로 구성된다. 접점 영역들이 형성된 칩의 표면은 이 보드의 일 표면과 수평이 되도록 배치된다. 칩의 접점 영역의 결합들 뿐만 아니라 안테나를 형성하는 금속들은 전도성 잉크의 실크 스크린 인쇄에 의해 보드의 동일 표면 상에 형성된다.

이러한 공정은 반도체 칩의 크기들이 대략 수십 밀리미터로 매우 작은 경우에는 적용불가능하게 된다. 사실상, 실크 스크린 또는 다른 공정(트레이싱, 프로젝션)에 의한 전도성 재료의 적용은 칩 상의 결합 영역들의 레벨에서 단락(short circuits) 또는 접점들의 파열을 방지하는 필요한 정밀도가 달성되도록 하지 못한다.

상기한 배치 및 결합 공정들의 주요 단점은 정밀성이 부족하다는 것이며 이는 특히 전자 조립품을 형성하는 칩의 크기가 예를 들어 0.2mm × 0.2mm로 현저히 감소할 때이다. 나아가 칩의 접점들에 부착된 트랙 세그먼트들을 분리시키는 대략 0.05mm의 매우 작은 거리는 위치 설정(positioning) 및 결합에 관하여 높은 수준의 정밀성을 요구한다.

3개의 첫번째 예들에서, 칩 또는 마이크로 회로만이 기판의 일 표면 상에 인쇄된 트랙들 상에 가압된 접점들을 갖거나(플립칩) 또는 연속하여 결합된 눈에 보이는 접점들을 갖고 기판 상에 배치된다. 이들 두 가지 형태의 공정들은 칩 및 접점들의 크기가 감소할 때 신뢰할 수 없게 된다.

끝에서 두 번째의 예에서, 모듈들은 기판상에 배치되기 전에 별도로 제조되며 스트립 상에 배열된다. 이 공정은 또한 비교적 느리고 비용이 많이 든다.

본 발명의 목적은 작은 크기의 칩으로부터 전자 조립품을 제조하는 레벨에서 뿐만 아니라 절연 기판 상에 이러한 형태의 부품을 적용하는 레벨에서도 최대한의 정밀도를 확보하기 위한 것이다. 또 다른 목적은 높은 제조율로 매우 낮은 트랜스폰더 생산 비용을 달성하기 위한 것이다.

이러한 목적은 기판으로 불리는 서포트 상에 그 표면들 중 하나 위에 적어도 하나의 전기 접점을 포함하는 칩으로 구성되는 적어도 하나의 전자 조립품을 배치하는 공정에 의해 달성되며, 상기 접점은 전도성 트랙 세그먼트에 결합되며, 상기 배치는 상기 기판 상에 상기 조립품을 유지 또는 위치시키는 배치 장치에 의해 수행되며, 상기 공정은:

기설정된 외곽선을 갖는 전도성 트랙 세그먼트를 형성하는 단계;

상기 위치설정 장치 상으로 상기 트랙 세그먼트를 이송하는 단계;

상기 트랙 세그먼트가 상기 칩의 적어도 하나의 접점 상에 위치되도록 상기 트랙 세그먼트를 운반하는 상기 위치설정(positioning) 장치로 상기 칩을 포착하는 단계;

상기 기판 상의 기설정된 위치 상에 상기 트랙 세그먼트가 제공된 상기 칩으로 구성되는 상기 전자 조립품을 배치하는 단계; 및

상기 기판으로 상기 칩 및 상기 트랙 세그먼트를 임베딩하는 단계를 포함함을 특징으로 한다.

여기서 기판이라는 용어는 그것이 상기한 공정에 따라 전자 조립품을 갖고 장착될 수 있는 카드, 라벨, 물건 또는 물건의 일부 구조(장치 쉘, 식별 배지, 박스, 패키지 라이닝, 서류 등)이든지 상관없이 임의 형태의 절연 서포트에 관련된다.

바람직한 실시예에 따르면, 트랙 세그먼트는 스탬핑 툴(stamping tool)을 가지고 전도성 물질의 시트로부터 스탬프된 임의 형태의 얇은 스트립으로 구성된다. 이후 이것은 예를 들어 에어 석션 장치에 의하여 그것을 홀딩하는 위치설정 장치 상으로 이송된다. 일반적으로 스탬프된 트랙 세그먼트들의 수는 칩의 접점들의 수에 대응한다. 이들은 칩 상의 접점들의 위치들에 따른 배열에 따라 위치설정 장치에 의해 홀딩된다. 이들의 형태 및 그 개별 크기들은 또한 칩 접점들의 구성에 의해서 뿐만 아니라 기판의 전도성 트랙들 중 하나에 의하여도 결정된다.

트랙 세그먼트들은 또한 예를 들어 UHF 주파수(Ultra High Frequency: 초고주파) 영역에서 작동하는 트랜스폰터 안테나를 형성할 수 있다. 한 경우에 있어서, 칩에 결합되지 않은 세그먼트의 단부는 자유단이 되며, 즉 기판 상의 다른 트랙들에 결합되지 않는다. 또 다른 구성에 따르면, 이 세그먼트는 각 단이 칩에 결합되면서 루프를 형성한다. 물론 배치장치는 칩에 결합된 유일한 단부를 포함하는 세그먼트와 동일한 방식으로 이러한 세그먼트를 핸들링할 수 있다.

이러한 형태의 구성에서, 세그먼트들은 다른 접점들을 포함할 수 있음이 가능하고, 여기서 이 점점들로부터 세그먼트들이 트랙들에 결합되거나 또는 기판 상에 배열된 접점 표면들에 결합된다.

위에 트랙 세그먼트들이 고정되는 배치 장치는 칩을 포착하며, 또한 일 실시예에 따라 석션에 의하여 트랙 세그먼트들의 단부들은 칩 점점들에 대향하여 적용된다. 그 다음 이 조립품은 기판 상의 예견된 위치 상에 위치되어 가압되고 트랙 세그먼트들의 자유 단부들은 기판 상에 존재하는 회로 단자들(예를 들어 안테나)에 연결된다.

본 발명의 목적은 또한 기판 상에 전자 조립품을 위치시키기 위한 배치 장치로 구성되며, 상기 조립품은 전도성 트랙 세그먼트에 결합된 적어도 하나의 전기 접점이 제공되는 칩을 포함하며, 상기 장치는 상기 기판 상으로 상기 전자 조립품을 위치시켜 가압하기 위한 수단이 제공되며, 적어도 하나의 전도성 트랙 세그먼트를 유지하기 위한 수단이 구비된 헤드를 포함하며 상기 유지 수단은 상기 트랙 세그먼트가 상기 칩의 적어도 하나의 접점에 결합되도록 칩을 포착 및 홀딩하기 위한 수단에 결합됨을 특징으로 한다.

상기 트랙 세그먼트를 홀딩하기 위한 수단은 바람직하게 상기 트랙 세그먼트의 표면들 중 하나 상에 진공을 형성하는 에어 석션 장치로 구성된다. 유사한 장치가 또한 상기 트랙 세그먼트의 일단이 상기 칩의 접점에 대향하여 적용되도록 하면서 칩을 픽업하기 위해 설치될 수 있다. 이렇게 장착된 조립품은 이식될 기판 상의 소정 위치를 향하여 운송된다. 또한 배치 장치는 기판으로 상기 조립품을 가압하기 위한 수단을 포함한다.

본 발명의 하나의 이점은 전자 조립품이 기판 상에 배치되기 전에 배치 장치에 의하여 조립된다는 사실로 인하여 매개 모듈의 생산을 회피하는 것이다.

본 발명은 또한 그 구조의 전부 또는 일부분 상에 적어도 하나의 전자 칩이 임베딩되는 절연 기판을 포함하는 휴대형 물건에 관련되며, 상기 칩은 적어도 하나의 접점을 갖는 표면을 포함하며 상기 표면은 상기 기판의 표면과 동일 평면에 배치되며, 상기 기판의 표면에 대향하여 적용된 적어도 하나의 전도성 트랙 세그먼트가 칩의 접점에 결합됨을 특징으로 한다.

본 발명은 첨부된 도면을 참조하는 상세한 설명으로 인해 더 잘 이해될 것이며, 여기서 도면은 한정되지 않는 예들로서 주어진다.

도 1은 전도성 물질의 스트립으로부터의 트랙 세그먼트들의 스탬핑 및 칩과 트랙 세그먼트들을 홀딩하는 배치 장치의 투명한 개략적 평면도를 나타낸다.

도 2는 칩 및 트랙 세그먼트들로 구성되는 전자 조립품의 확대 단면도이다.

도 3은 조립품이 배치되어 인쇄된 트랙들에 연결되는 기판 일부에 대한 평면도를 나타낸다.

도 4는 도 3의 기판 일부의 확대 단면도를 나타낸다.

도 5는 트랙 세그먼트들 및 칩을 홀딩하는 배치 장치의 헤드에 대한 개략적 저면도를 나타낸다.

도 6은 트랙 세그먼트들이 절연 영역들이 제공된 전도성 스트립으로부터 스탬프되는 실시예를 나타낸다.

도 7은 절연 영역들이 제공되는 조립품의 트랙 세그먼트들이 기판의 다른 트랙에 교차 및/또는 덧붙여지는 기판의 일부에 대한 평면도를 나타낸다.

도 8은 조립품의 트랙 세그먼트들이 더 길며 절연 영역들이 제공되는 기판의 일부에 대한 평면도를 나타낸다.

도 9는 칩 세그먼트 조립품이 기판에 임베딩되는 기판 일부에 대한 확대 단면도를 나타낸다.

도 10은 칩의 크기보다 더 큰 크기를 갖는 캐비티를 포함하는 기판의 일부에 대한 확대 단면도를 나타내며, 상기 칩 세그먼트 조립품은 자유 공간을 채우는 접착제로 인하여 캐비티에 고정된다.

도 11은 칩의 높이보다 낮은 깊이를 갖는 캐비티를 포함하는 기판의 일부에 대한 확대된 단면도를 나타낸다. 기판 물질은 칩 세그먼트 조립품을 캐비티에 임베딩하는 동안 자유 공간을 채운다.

도 12는 두 개의 겹쳐진 레이어에 의해 형성된 기판의 일부에 대한 확대 단면도를 나타내며, 상부 레이어는 칩의 그기들과 대략 동일한 크기들을 갖는 윈도우를 포함하며, 칩 세그먼트 조립품은 상기 윈도우에 임베딩된다.

도 13은 두 개의 겹쳐진 레이어에 의하여 형성된 기판의 일부에 대한 확대 단면도를 나타내며, 상부 레이어는 칩의 크기보다 더 큰 크기들을 갖는 윈도우를 포함하며, 칩 세그먼트 조립품은 자유 공간을 채우는 접착제로 인하여 캐비티 내에 고정된다.

도 14는 두 개의 겹쳐진 레이어들에 의해 형성된 기판의 일부에 대한 확대 단면도를 나타내며, 칩의 높이보다 낮은 두께를 갖는 상부 레이어는 윈도우를 포함한다. 기판의 하부 레이어의 물질은 칩 세그먼트 조립품을 윈도우에 임베딩하는 동안 자유 공간을 충진한다.

도 15는 두 개의 겹쳐진 레이어들에 의해 형성된 기판의 일부에 대한 확대 단면도이며, 하부 레이어는 윈도우를 포함한다. 칩 세그먼트 조립품은 하부 레이어의 윈도우에 면하는 상부 레이어에 임베딩된다.

도 16은 상부 레이어에 임베딩된 칩 세그먼트 조립품을 갖는 도 15의 단면도를 나타내며, 상기 레이어의 물질은 상기 하부 레이어의 윈도우를 충진한다.

도 17은 절연 세그먼트를 통과함으로써 전도성 트랙에 교차하는 세그먼트를 갖는 칩 세그먼트 조립품을 포함하는 기판의 일부를 도시한다.

본 발명의 공정에 따르면, 각 전자 조립품은 기판 상에 존재하는 다른 요소들과의 배치 및 결합 이전에 장착된다. 트랙 세그먼트들(3, 3')(이 수는 통상적으로 칩(4)의 접점들(5, 5')의 수에 대응한다)은 전도성 물질의 시트(2)로부터 절단되어 이후 접점들(5, 5') 상에 조립된다.

도 1은 예를 들어 시트(2) 또는 롤에서 나온 동 스트립(copper strip)에 스탬프된 엇걸림 방식(staggered way)으로 배열된 한 쌍의 사각 트랙 세그먼트들(3, 3')의 예를 나타낸다. 여기서 스탬핑 툴(1)은 저면에서 상부까지 작동하며 배치 장치(6) 상에 쉽게 이송되도록 하는 방식으로 그 상부 표면을 향하여 절단 세그먼트들(3, 3')을 밀어낸다. 후자는 스탬핑 툴(1) 상부에 위치되며 스탬핑 중일 때와 동일한 위치에서 세그먼트들을 홀딩함으로써 세그먼트들(3, 3')을 흡입한다. 이후, 전자 칩(4)은 배치 장치(6)의 헤드의 중앙 영역에서 그 접점들(5, 5')들이 각 세그먼트(3, 3')의 가장 근접한 단부들을 터치하는 방식으로 세그먼트들(3, 3')을 운반하는 배치 장치(6)에 의해 포착된다. 칩(4)은 또한 트랙 세그먼트들(3, 3')과 유상한 방식으로 흡입에 의해 장치 상에 홀딩된다.

다음, 배치 장치(6)에 의해 이렇게 홀딩되어 형성된 조립품이 위치되고 이어 동일한 장치에 의해 예를 들어 기판(7)으로 가열압착된다. 상부를 향한 조립품의 접점 표면은 도 4의 단면도에 도시된 바와 같이 기판(7)의 표면과 수평이 되며, 트랙 세그먼트들(3, 3')은 기판(7)의 표면에 대하여 평평하게 배치된다.

세그먼트들(3, 3')의 자유 단부들은 도 3에 도시된 바와 같이 기판(7) 상에 배열된 전도성 트랙들(8, 8')과 함께 형성되는 적당한 단자들 상에 압력을 가함으로써 결합된다.

조립품의 마지막 단계에서, 절연 보호 시트(9)가 공지의 기술에 따라 트랙 세그먼트들(3, 3') 및 칩(4)으로 만들어지는 전자 조립품의 최종적인 기계적 홀딩을 확보하는 기판(7)의 표면의 전부 또는 일부 상에 적층되며(laminated), 전기 결합들은 미리 형성된다.

이러한 배치 공정은 유리하게는 예를 들어 트랜스폰터들 또는 전자 조립품이 예를 들어 안테나의 단부들에 결합되는 비접촉 칩 카드들의 제조 중 적용된다.

도 2는 각각에 돌기(bump)가 설치되는 두 개의 접점들(5, 5')을 포함하는 칩(4)으로 구성되는 조립품의 단면도를 나타낸다. 트랙 세그먼트들(3, 3')의 결합은 돌기들이 세그먼트의 전도성 물질과 전기 접점을 형성하는 방식으로 압력을 가함으로써 수행된다. 돌기들은 또한 배치 장치가 열 공급과 트랙 세그먼트들의 결합을 수행하도록 비교적 낮은 온도에서 가용성인 전도성 물질(예를 들어 주석 계열의 합금)로 만들어질 수 있다.

돌기 물질의 녹는점이 예를 들어 금의 경우에서와 같이 더 높을 때, 최적의 전기 접점은 예를 들어 레이저, 초음파에 의해 또는 열 압축에 의하여 보충적 용접 부위들에 의해 확보된다. 이러한 용접 조작들은 기판(7)에 전자 조립품의 임베딩 중 또는 이후에 또는 전자 조립품의 배치 후 보충적 단계 중 배치 장치로 수행될 수 있다. 또 다른 가능성은 이전 단계 중에 전도성 세그먼트(들)(3, 3')를 고온에서 칩(4)의 접점들(5, 5')과 용접하기 위하여 배치 장치로부터 분리된 용접 장치를 사용하는 것으로 구성된다. 다음, 칩 세그먼트 조립품은 예를 들어 기판의 연화에 적응된 낮은 온도에서 조립품을 임베딩하기 위해 기판(7) 상에 이 조립품을 배치하는 배치 장치 상으로 이송된다. 용접 장치의 고온으로 인하여, 이러한 배치 작업은 기판을 손상시키지 않고 용접 및 배치 둘 다를 실행하는 하나의 장치만으로 수행하기는 어렵다.

일 실시예에 따르면, 칩(4)의 접점들(5, 5') 상에 트랙 세그먼트들(3, 3')의 결합은 배치 장치(6)가 칩(4)을 포착하기 전에 이들 접점들(5, 5') 상에 전도성 접착제의 적용을 통해 수행될 수 있다. 또 다른 가능성은 칩(4)의 접점들(5, 5')과 면하는 세그먼트들(3, 3')의 단부에 전도성 접착제를 적용하는 것으로 구성된다. 이러한 조작은 스탬핑 전 또는 후에 배치 장치(6) 상으로 세그먼트(3, 3')의 이송 전의 단계 중 수행된다. 접착제는 또한 전도성 시트 상에 비활성 형태로 미리 적용될 수 있으며, 이 후 활성화될 수 있다. 따라서 트랙 세그먼트들(3, 3')과 칩(4)의 접점들(5, 5')의 부착은 배치 장치(6)에 의해 칩(4)을 포착하는 동안, 다음으로 기판(7)으로 칩 세그먼트 조립품을 임베딩하는 동안 또는 그 이후 수행될 수 있다.

도 5는 본 발명에 따라 전자 조립품의 상이한 요소들을 에어 석션 수단(진공)에 의해 홀딩하기 위한 오프닝들(10, 10', 11)이 설치된 배치 장치(6)의 헤드의 개략적인 저면도를 나타낸다. 제1 단계에서, 오프닝들(10, 10')을 통한 에어 석션은 스탬핑 툴(1) 상에 트랙 세그먼트들(3, 3')의 수용을 허용하고 이것들을 홀딩하여 위치시킨다. 제2 단계에서, 칩(4)은 중앙 오리피스(11)를 통해 에어 석션에 의해 적절한 서포트로부터 포착된다. 이런 식으로 설치되고 배치 장치에 의해 홀딩된 전자 조립품은 최종적으로 기판(7) 상에 제공된 위치를 향하여 운송되고 물질로 가압된다. 배치 장치(6)의 헤드는 구성의 일 예에 따라 스탬핑 툴로, 세그먼트들 및 칩의 석션 시스템으로, 용접 수단, 등등으로 전체적 서포트를 제공하는 수개의 결합된 부품들 또는 하나의 블록으로 구성될 수 있다.

도 6은 위에서 트랙 세그먼트들(3, 3')이 스탬프되는 전도성 스트립(2)은 스트립의 하부면에 대향하여 적용된 절연 영역(12, 12')이 제공되는 일 실시예를 나타낸다. 이들 영역들(12, 12')은 기판에 대향하여 적용될 표면 상에 이 스트립(2)으로부터 스탬프된 각 세그먼트의 중앙 절연부(13, 13')를 형성하기 위해 설치된다. 세그먼트들(3, 3')의 단부들은 칩(4)과 전도성 트랙 또는 그러한 목적으로 설치된 기판(7)의 영역들과의 결합을 확보하기 위해 절연 영역으로부터 면제된다. 이 절연은 도 7에 도시된 바와 같이 어떤 구성들에서는 세그먼트들이 교차하는 기판(7)의 트랙들(8, 8')과의 단락을 방지한다.

일 실시예에 따르면, 세그먼트들의 절연 영역들은 전도성 세그먼트들과 유사한 방식으로 획득된 절연 세그먼트들로부터, 다만 절연 필름으로부터 수행될 수 있다. 이들 세그먼트들은 기판에 조립품을 배치하고 임베딩하기 전에 이들이 적절한 트랙 세그먼트들에 대향하여 홀딩되는 배치 장치 상으로 이송된다. 이러한 대안은 어떤 형태, 즉 예를 들어 트랙 교차의 향상된 절연을 확보하기 위하여 전도성 세그먼트들보다 더 넓은 형태의 절연 세그먼트들의 생산도 허용한다(도 17의 예를 참조하라).

도 8에 도시된 또 다른 실시예에 따르면, 세그먼트들(3, 3')이 더 긴 경우 전도성 스트립(2)의 절연 필름은 접착제 층을 포함할 수 있다. 이 접착제는 일단 활성화되면, 예를 들어 그것이 수개의 트랙들을 교차할 때 기판 상에 세그먼트의 홀딩을 확보한다. 접착제 층은 또한 절연 필름 상에 적용되는 대신 기판(7) 상에 배열될 수 있다.

조립품의 배치 중, 세그먼트들(3, 3')은 예를 들어 절연 영역에 면하는 지점들(14, 14')에서 배치 장치(6)에 의해 접착제 층의 국부적 가열에 의한 활성화로 인하여 기판(7) 상에 부착된다. 이들 지점(14, 14')은 바람직하게는 기판(7)의 트랙들 외부에 위치됨으로써 향상된 접착을 허용한다.

일 실시예에 따르면, 동일한 장치가 전도성 트랙들의 세그먼트들(3, 3')의 스탬핑 조작 및 조립품의 배치를 수행한다. 이 경우에는, 이 장치의 헤드는 트랙 세그먼트들(3, 3')을 절단하기 위한 스탬프를 갖춘다. 스탬프의 뒤로 물러남(withdrawal)은 석션 오프닝들(10, 10')이 칩(4)을 포착하기 전에 적당한 위치에서 세그먼트들(3, 3')을 홀딩하도록 한다. 그러므로 스탬핑 툴로부터 배치 장치를 향한 트랙 세그먼트들(3, 3')의 이송 단계는 제거된다.

또 다른 실시예에 따르면, 칩을 포착하고 홀딩하는 수단은 배치 장치(6)의 중앙 영역에서 오프닝(들)(11)을 대치하는 접착제 요소들을 포함한다. 그러므로 칩(4)은 기판(7) 상의 제 위치를 향하여 전자 조립품의 운송 중 그 접점들(5, 5') 사이에서 일시적으로 부착된다. 접착제 요소들은 전자 조립품의 임베딩 이후 배치 장치의 퇴출(withdrawal)을 허용하기 위하여 기판(7) 상에 칩(4)을 고정하는 힘보다 더 약한 접착력을 갖는다. 접착제는 칩(4)이 돌기들을 가진 접점들(5, 5')을 포 함하는 경우 전자 조립품의 표면의 편평도를 개선하는 목적을 가지고 배치된 이후에 칩(4) 상에 남아 있을 수 있다.

수직축(Z축)을 따라 전도성을 갖는 접착제 요소들이 또한 칩(4)의 접점들과 접하는 배치 장치(6) 상에 부가될 수 있다는 것을 알아야 한다. 이들 요소들은 접착제 요소들 또는 중앙 영역의 석션 오프닝(들)(진공)을 대치하거나 그것들을 완성시킬 수 있다.

추가 실시예에 따르면, 배치 장치(6)의 헤드는 칩(4)의 접점들 상으로 트랙 세그먼트들(3, 3')을 용접하기 위한 수단을 포함할 수 있다. 이들 용접 수단은 예를 들어 레이저 또는 초음파 소스 또는 하나 또는 수개의 가열 요소들로 구성된다. 일반적으로 이들은 용접된 요소들 상에 필요한 압력을 가하기 위하여 기판(7)에 전자 조립품을 배치하기 전 또는 배치하는 중 또는 임베딩하는 중 또는 임베딩 이후에 활성화된다.

본 발명에 따른 공정은 또한 열 가용성이 아닌, 즉 온도가 높아질 때 녹거나 연화되지 않는 기판을 포함하는 스마트 카드들 또는 트랜스폰더들의 제조에 적용된다. 이 기판은 종이 또는 카드보드와 같은 셀룰로스에 기반한 물질로 이루어질 수 있다. 이 경우 캐비티를 생성하는 것이 바람직한데, 캐비티 내에는 칩이 트랙 세그먼트들이 제공되어 배치될 것이다. 캐비티는 온도의 높임(elevation)을 갖거나 갖지 않는 용제로 기판을 연화하는 이전의 단계 이후에 다이를 밀링하거나 또는 임베딩함으로써 실행될 수 있다. 또한 전자 조립품은 칩의 크기를 흡수하기 위하여 국부적으로 변형되거나 유연하게 만들어진 영역에 있는 물질로 직접 냉각압착 또는 가열압착될 수 있다. 열 가용성 기판의 경우와 같이 이 공정의 목적은 틈 없이 정밀한 위치설정을 보존하기 위한 것이며 이는 캐비티 내부의 조립품의 이동 가능성이 없음을 의미한다. 물론 칩을 위한 이러한 캐비티는 또한 열 가용성 기판에 형성될 수 있으며, 이 기판 상에서의 국부적 가열은 캐비티에 칩을 임베딩 및 홀딩하는 것을 용이하게 할 수 있다.

어떤 열가용성 기판들에 대한 테스트들은 조립품의 가열압착을 이용하는 직접적인 임베딩 공정이 칩의 위치에서 기판의 물질의 연소를 야기할 수 있고 따라서 캐비티를 생성한다는 것을 나타냈다. 이 경우, 캐비티를 미리 형성하는 것은 더 이상 필요하지 않다.

도 9 내지 14에 개시된 공정의 몇 가지 실시예들은 기판의 물질 또는 구조에 따라 또는 이용가능한 장비에 따라 다음과 같이 나타날 수 있다:

도 9는 칩 세그먼트 조립품이 제공되는 용제로 가열 또는 냉각되어 기판(7)의 물질에 직접 임베딩되는 가장 단순한 실시예를 나타낸다. 몇 가지 경우들에서, 조립품의 배치를 용이하게 하기 위하여 캐비티(15)가 칩(4)의 크기보다 약간 작거나 같은 크기를 갖고 기판(7)에 형성된다. 캐비티(15)의 깊이는 세그먼트들(3, 3')을 포함하는 표면이 기판(7)의 표면과 수평이 되도록 칩(4)의 두께에 대략 대응한다. 이 캐비티(15)는 바람직하게 배치 장치(6)로 칩 세그먼트 조립품의 배치 이전의 단계 중 생성된다. 후자는 캐비티(15)에 조립품을 임베딩하거나 삽입하며, 조립품은 캐비티(15)와 칩(4) 크기의 유사성으로 인해 캐비티 안에서 홀딩된다. 임베딩 압력을 감소시키기 위해, 적절한 용제로 캐비티(15)의 주변을 국부적으로 연화시키 는 것도 또한 가능하다.

도 10은 캐비티(15)의 크기들이 칩의 두께에 대략적으로 대응하는 깊이를 가진 칩의 크기보다 더 큰 경우를 나타낸다. 이 경우에, 물질, 바람직하게는 예를 들어 열 가용성, 열 경화성, 또는 자외선 포토경화성(ultra-violet light photo-hardening) 수지 또는 다른 적당한 접착제와 같은 접착제(16)가 캐비티(15)에 적용된다. 그 다음, 배치 장치(6)는 칩(4)의 외곽선을 따라 남겨진 자유 공간으로 분산되고 배출된 접착제 물질(16)에 칩(4)을 임베딩한다. 이러한 충진은 접착제 물질의 경화 이후 안정된 위치에서 칩 세그먼트 조립품의 홀딩을 허용한다.

도 11은 캐비티(15)의 깊이는 칩(4)의 두께보다 더 작고 크기는 칩(4)의 크기보다 더 큰 경우를 나타낸다. 배치 장치(6)는 세그먼트들(3, 3')을 포함하는 칩(4)의 표면이 기판(7)의 표면과 수평이 되도록 칩을 임베딩한다. 기판(7)의 과도한 변형 없이 수평을 확보하기 위하여 후자는 칩(4)을 둘러싸고 있는 자유 공간에서 기판(7)의 물질의 배출(17)을 또한 허용하면서 캐비티(15)의 레벨에서 연화(용제 또는 가열)될 수 있다. 이런 식으로 충진된 이 공간은 캐비티(15) 내에 칩 세그먼트 조립품의 위치를 홀딩한다.

이 공정에 대한 이 실시예는 칩(4)의 크기와 비교하여 이 캐비티(15)의 크기에 따라 공간의 충진을 완료하기 위하여 도 11에 개시된 캐비티 내에 접착제 물질(16)을 부가함으로써 이전 것과 결합될 수 있다.

도 12 내지 14는 일측이 타측 상부에 설치되는 두 개의 겹쳐진 레이어들(7', 7")에 의해 기판(7)이 형성되는 일 실시예를 도시한다. 상부 레이어(7')는 윈도 우(18), 즉 이 레이어(7')의 전체 두께를 관통하는 구멍을 포함한다. 일반적으로, 윈도우(18)는 하부 레이어(7")의 배치 전에 기판의 상부 레이어(7')를 스탬핑함으로써 수행된다. 윈도우(18)의 하부면은 정확한 위치에서 칩(4)을 홀딩하는 캐비티를 형성하기 위해 기판(7)의 하부 레이어(7")로 막힌다. 기판의 두 레이어들의 적층은 캐비티에 전자 조립품을 배치한 이후의 후속 단계 중 수행된다.

도 12는 윈도우의 크기가 칩(4)의 두께보다 작거나 같으며, 이 레이어(7')의 두께는 칩(4)의 두께와 균등한 실시예를 도시한다. 도 9의 실시예와 같이 칩(4)은 윈도우(18) 내에 임베딩되며 윈도우(18)의 벽들에 의해 직접 고정된다. 세그먼트들(3, 3')을 포함하는 칩(4)의 표면은 기판(7)의 상부 레이어(7')의 표면과 수평이 된다.

도 13은 윈도우(18)의 크기가 칩(4)의 크기보다 크고 상부 레이어(7')의 두께는 칩(4)의 두께에 대략 대응하는 실시예를 나타낸다. 도 10의 실시예에서와 같이, 접착제 물질(16)은 후자가 윈도우 내에 배치되어 접착제 물질(16)에 임베딩될 때 칩(4)을 둘러싸고 있는 공간을 채우기 위하여 윈도우(18)에 의하여 형성된 캐비티 내에 배치된다.

윈도우를 포함하는 기판의 두께가 칩의 두께와 비슷한 도 12 및 13의 실시예들은 또한 하부 기판 없이 표현될 수 있다. 칩은 윈도우의 에지들에 의해 또는 윈도우 및 칩의 에지들 사이의 공간을 채우는 접착제 물질에 의하여 홀딩된다. 보충적 보호 레이어들이 또한 윈도우의 한 면 또는 양면을 커버하기 위하여 이후의 단계 중 기판에 부가될 수 있다.

도 14는 기판의 상부 레이어(7')의 두께가 칩(4)의 두께보다 더 작고 윈도우의 크기가 칩(4)의 크기보다 더 큰 실시예를 나타낸다. 이 경우, 도 11의 칩과 같이, 칩(4)은 윈도우(18)를 가로질러 임베딩되고 그 다음 칩(4)의 외곽선을 따라 이 레이어(7")의 물질(17)을 배출하는 방식으로 연화되는 기판의 하부 레이어(7") 내에 임베딩된다. 칩(4) 주변에서 이런 식으로 충진된 공간은 후자를 윈도우(18)에 홀딩되도록 한다.

도 10 및 11의 실시예들과 유사하게, 도 13 및 14의 실시예들이 결합될 수 있다. 접착제 물질(16)이 윈도우(18)의 크기와 비교하여 후자의 크기에 따라 칩(4) 주변에서 자유 공간의 충진을 완료하기 위하여 도 14에 도시된 캐비티 내에 부가될 수 있다.

도 15 및 16은 윈도우(18)가 기판(7)의 하부 레이어(7")로 절단되는 두 개의 레이어들 내의 기판(7)을 가진 실시예를 도시한다. 칩(4) 세그먼트(3, 3')의 조립품은 배치 장치(6)를 갖고 하부 레이어(7")의 윈도우(18)에 면하는 상부 레이어(7')에 임베딩된다. 배치 장치(6)에 의해 가해진 압력은 도 16에 도시된 윈도우(18)로 상부 레이어(7')의 연화된 물질이 배출 되도록 한다. 세그먼트들(3, 3')은 도 9 내지 14의 실시예들과 같이 상부 레이어(7')의 표면과 수평이 된다.

윈도우(18)의 크기들 및 기판(7)의 레이어들(7, 7')의 두께는 또한 기판(7)에 집적된 칩(4) 세그먼트들(3, 3')의 조립품의 적용을 유해하게 할 수 있는 홈 또는 돌기의 출현을 기판(7)의 표면 상에 허용하지 않으면서 윈도우를 충진하기 위해 필요한 물질의 양에 의해 결정된다.

도 17은 본 발명의 공정에 따라 수행된 실시예의 예를 나타낸다. 기판(7)의 일부는 각각이 전도성 세그먼트(3, 3')의 일단에 결합된 접점들(5, 5')이 제공되는 칩(4)을 포함한다. 각 전도성 세그먼트(3, 3')의 타단은 기판(7) 상에 배열된 전도성 트랙들(21, 21')에 결합된다. 칩으로부터 나오는 제1 세그먼트(3')는 제1 절연 세그먼트(20')를 통과하는 한 세트의 전도성 트랙들(21)과 교차한다. 칩(4)의 제2 전도성 세그먼트(3)는 트랙(21')의 일단에 결합된다. 이 트랙(21')은 한 세트의 트랙들(21)을 커버하는 제2 절연 세그먼트(20)를 통과하는 이격된 트랙(21")으로 인도하는 제3 전도성 세그먼트(3")에 결합된다.

이들 상이한 요소들(전도성, 절연 세그먼트들 및 칩)의 배치 공정은 다음과 같이 요약된다:

-3개의 전도성 세그먼트들(3, 3', 3")의 스탬핑 및 배치 장치(6)에 의한 포착 단계,

-2개의 절연 세그먼트들(20, 20")의 스탬핑 및 배치 장치(6)에 의한 포착 단계,

-그 접점들(5, 5')이 이전에 포착된 전도성 세그먼트들(3, 3')의 단부들에 접하도록 칩(4)을 포착하는 포착하는 단계로서, 이 단부들에 접점들이 기판(7)으로의 임베딩 단계 중 결합되며,

-기판(7) 상의 소정 위치에 배치하고 전도성 및 절연 세그먼트들 뿐만 아니라 접점들을 포함하는 칩의 표면이 기판의 표면과 수평이 되는 식으로 모든 포착된 요소들을 임베딩하는 단계.

Claims (34)

1. 기판(7)으로 불리는 서포트 상에 적어도 하나의 전기 접점(5, 5')을 그 표면들 중 하나 상에 포함하는 칩(4)으로 구성되는 적어도 하나의 전자 조립품의 배치 공정으로써, 상기 접점(5, 5')은 전도성 트랙의 세그먼트(3, 3')에 결합되며, 상기 배치는 상기 기판(7) 상에 상기 조립품을 홀딩하고 위치시키는 배치 장치에 의하여 수행되며, 상기 배치 공정은:

   소정의 외곽선을 갖는 전도성 트랙의 세그먼트(3, 3')를 형성하는 단계;

   상기 배치 장치(6) 상으로 상기 트랙 세그먼트(3, 3')를 이송하는 단계;

   상기 트랙 세그먼트(3, 3')가 상기 칩(4)의 적어도 하나의 접점(5, 5') 상에 배치되는 방식으로 상기 트랙 세그먼트(3, 3')를 운반하는 상기 배치 장치(6)로 상기 칩(4)을 포착하는 단계;

   상기 기판(7) 상의 소정 위치에 상기 칩(4) 및 상기 트랙 세그먼트(3, 3')로 구성되는 상기 전자 조립품을 배치하는 단계; 및

   상기 기판(7)에 상기 칩(4) 및 상기 트랙 세그먼트(3, 3')를 임베딩하는 단계를 포함함을 특징으로 하는 배치 공정.
2. 청구항 1에 있어서, 상기 기판(7)에 상기 칩(4) 및 상기 트랙 세그먼트(3, 3')를 임베딩하는 단계는 상기 칩(4)의 접점(5, 5') 및 상기 세그먼트(3, 3') 사이의 전기적 결합을 확보하는 것을 특징으로 하는 공정.
3. 청구항 1에 있어서, 상기 칩(4)의 상기 접점(5, 5') 상에 상기 세그먼트(3, 3')를 용접하는 조작은 상기 기판(7)에 상기 전자 조립품을 임베딩하는 중 또는 그 이후에 또는 상기 기판(7)에 상기 전자 조립품을 임베딩하는 단계에 선행하는 보충 단계 중 상기 배치 장치(6)로 수행됨을 특징으로 하는 공정.
4. 청구항 3에 있어서, 상기 보충 단계는 상기 칩(4)의 상기 접점들(5, 5') 상으로 상기 세그먼트(3, 3')를 용접하기 위하여 상기 배치 장치(6)로부터 분리된 용접 장치를 사용하는 것으로 구성되며, 이후, 상기 전자 조립품은 상기 기판(7) 상에의 배치 및 임베딩을 위해 상기 배치 장치(6) 상으로 이송됨을 특징으로 하는 공정.
5. 청구항 1에 있어서, 상기 공정은 상기 배치 장치(6)에 의하여 상기 칩(4)을 포착하는 단계 이전에 상기 칩(4)의 상기 접점들(5, 5') 상에 전도성 접착제를 적용하는 단계를 포함함을 특징으로 하는 공정.
6. 청구항 1에 있어서, 상기 공정은 상기 배치 장치(6) 상으로 상기 세그먼트(3, 3')를 이송하는 단계 이전에 상기 칩(4)의 상기 접점(5, 5')에 면하는 상기 세그먼트(3, 3')의 단부 상에 전도성 접착제를 적용하는 단계를 포함함을 특징으로 하는 공정.
7. 청구항 1에 있어서, 상기 트랙 세그먼트(3, 3')는 전도성 물질의 시트(2)로부터 획득되어 이후 상기 트랙 세그먼트를 홀딩하는 상기 배치 장치(6) 상으로 이송됨을 특징으로 하는 공정.
8. 청구항 1에 있어서, 절연 세그먼트는 절연 필름으로부터 획득되어 이후 상기 트랙 세그먼트(3, 3')에 대향하여 상기 절연 세그먼트를 홀딩하는 상기 배치 장치(6) 상으로 이송되며, 상기 절연 세그먼트는 상기 트랙 세그먼트(3, 3') 상에 절연 영역(13, 13')을 형성함을 특징으로 하는 공정.
9. 청구항 1에 있어서, 상기 포착 단계 중 상기 접점(5, 5')을 포함하는 상기 칩(4)의 상기 표면은 상기 배치 장치(6)를 향하며 상기 접점(5, 5')은 상기 배치 장치(6)에 의해 홀딩된 상기 트랙 세그먼트(3, 3')의 일단과 면하여 배치되는 것을 특징으로 하는 공정.
10. 청구항 1에 있어서, 상기 조립품은 상기 접점들(5, 5')을 포함하는 상기 칩(4)의 상기 표면이 상기 기판(7)의 상기 표면과 수평을 이루는 방식으로 배치되며, 상기 트랙 세그먼트(3, 3')는 상기 기판(7)의 표면에 대향하여 적용되는 것을 특징으로 하는 공정.
11. 청구항 7에 있어서, 상기 전도성 물질의 시트(2)는 그 하부면에 대향하여 적용된 절연 필름(12, 12')을 포함함을 특징으로 하는 공정.
12. 청구항 11에 있어서, 상기 기판(7)에 대향하여 적용된 하부면의 상기 중앙부 상에 절연 영역(13, 13')을 포함하기 위하여, 상기 세그먼트(3, 3')는 상기 시트(2)로부터 획득되며, 상기 세그먼트(3, 3')의 상기 단부들은 상기 절연 영역(13, 13')으로부터 면제됨을 특징으로 하는 공정.
13. 청구항 11에 있어서, 상기 절연 필름(12, 12')은 접착제로 코팅됨을 특징으로 하는 공정.
14. 청구항 13에 있어서, 상기 기판(7) 상에 상기 조립품을 배치하는 중 상기 배치 장치(6)는 상기 접착제의 활성화 및 상기 기판(7) 상에 상기 트랙 세그먼트(3, 3')의 홀딩으로 인도하는 상기 절연 영역(13, 13')에 면하여 위치된 지점들(14, 14')에서 상기 트랙 세그먼트(3, 3')를 가열하는 것을 특징으로 하는 공정.
15. 청구항 1에 있어서, 상기 공정은 상기 기판(7)에 상기 전자 조립품의 상기 칩(4)을 피팅하기 위한 캐비티(15)를 형성하는 예비 단계를 포함하는 것을 특징으로 하는 공정.
16. 청구항 15에 있어서, 상기 캐비티(15)의 크기들은 상기 칩(4)의 크기와 대등하며, 상기 캐비티(15)의 깊이는 상기 칩(4)의 두께에 대략적으로 대응하며, 상기 공정은 상기 세그먼트들(3, 3')을 갖고 있는 상기 칩(4)의 상기 표면이 상기 기판(7)의 상기 표면과 수평을 이루도록 상기 캐비티(15) 내에 상기 칩(4)을 임베딩하기 전에 상기 캐비티(15)의 레벨에서 상기 기판(7)을 연화하는 단계를 포함하는 것을 특징으로 하는 공정.
17. 청구항 15에 있어서, 상기 캐비티(15)의 크기들은 상기 칩(4)의 크기보다 더 크며 상기 캐비티(15)의 깊이는 상기 칩(4)의 두께에 대략적으로 대응하며, 상기 공정은 상기 캐비티(15)에 배치된 상기 칩(4)을 둘러싸는 상기 자유 공간이 상기 물질(16)의 배출에 의해 충진되도록 접착제 물질(16)에 상기 칩(4)을 임베딩하기 전에 상기 캐비티(15) 내에 상기 접착제 물질(16)을 적용하는 단계를 포함하며 상기 세그먼트들(3, 3')을 갖고 있는 상기 칩(4)의 상기 표면은 상기 기판(7)의 상기 표면과 수평이 되는 것을 특징으로 하는 공정.
18. 청구항 15에 있어서, 상기 캐비티(15)의 크기들은 상기 칩(4)의 크기보다 더 크며 상기 캐비티(15)의 깊이는 상기 칩(4)의 두께보다 더 작으며, 상기 공정은 상기 세그먼트들(3, 3')을 갖고 있는 상기 칩(4)의 상기 표면이 상기 기판(7)의 상기 표면과 수평을 이루도록 상기 캐비티(15) 내에 상기 칩(4)을 임베딩하기 전 및/또는 임베딩하는 동안 상기 캐비티(15) 부근의 상기 기판(7)을 연화하는 단계를 포함 하며, 상기 캐비티(15) 내에 배치된 상기 칩(4)을 둘러싸는 상기 공간은 상기 기판(7)의 물질의 배출(17)에 의해 충진되는 것을 특징으로 하는 공정.
19. 청구항 18에 있어서, 접착제 물질(16)은 상기 물질(16)이 상기 캐비티(15) 내에 배치된 상기 칩(4)을 둘러싸는 상기 공간의 충진을 완료하도록 상기 칩(4)을 임베딩하기 전에 상기 캐비티(15)에 적용되는 것을 특징으로 하는 공정.
20. 청구항 1에 있어서, 상기 공정은 일측이 타측의 상부에 있는 적어도 두 개의 레이어들(7', 7")의 겹쳐짐에 의해 형성된 기판(7)을 구축하기 위한 예비 단계들 및 상기 상부 레이어(7')에 윈도우(18)를 형성하는 단계를 포함하며, 상기 하부 레이어(7")는 상기 윈도우(18)의 하부를 막고 상기 윈도우(18)는 상기 전자 조립품의 상기 칩(4)을 수용하기 위한 캐비티로 구성됨을 특징으로 하는 공정.
21. 청구항 20에 있어서, 상기 윈도우(18)의 크기들은 상기 칩(4)의 크기와 대등하며, 상기 기판(7)의 상기 상부 레이어(7')의 두께는 상기 칩(4)의 두께에 대략적으로 대응하며, 상기 공정은 상기 세그먼트들(3, 3')을 갖고 있는 상기 칩(4)의 상기 표면이 상기 기판(7)의 상기 표면 상에서 편평하도록 상기 윈도우(18)에 상기 칩(4)을 임베딩하기 전 및/또는 임베딩하는 중 상기 윈도우(18)의 레벨에서 상기 기판(7)을 연화하는 단계를 포함함을 특징으로 하는 공정.
22. 청구항 20에 있어서, 상기 윈도우(18)의 크기들은 상기 칩(4)의 크기보다 더 크며 상기 기판(7)의 상기 상부 레이어(7')의 두께는 상기 칩(4)의 두께에 대략적으로 대응하며, 상기 공정은 상기 윈도우에 배치된 상기 칩(4)을 둘러싸는 상기 자유 공간이 상기 물질(16)의 배출(17)에 의해 충진되도록 접착제 물질(16) 내에 상기 칩(4)을 임베딩하기 전에 상기 윈도우(18)에 의해 형성된 상기 캐비티 내에 상기 접착제 물질(16)을 적용하는 단계를 포함하며 상기 세그먼트들(3, 3')을 갖고 있는 상기 칩의 상기 표면은 상기 기판(7)의 상기 표면과 수평이 되는 것을 특징으로 하는 공정.
23. 청구항 20에 있어서, 상기 윈도우(18)의 크기들은 상기 칩(4)의 크기보다 더 크며 상기 기판(7)의 상기 상부 레이어(7')의 두께는 상기 칩(4)의 두께보다 더 작으며, 상기 공정은 상기 세그먼트들(3, 3')을 갖고 있는 상기 칩(4)의 표면이 상기 기판(7)의 상기 표면과 수평이 되도록 상기 윈도우(18)에 의해 형성된 상기 캐비티 내에 상기 칩(4)을 임베딩하기 전 및/또는 임베딩하는 동안 상기 윈도우(18) 부근의 상기 기판(7)을 연화시키는 단계를 포함하며, 상기 윈도우(18) 내에 위치된 상기 칩(4)을 둘러싸는 상기 공간은 상기 기판(7)의 상기 하부 레이어(7")의 물질의 배출(17)에 의해 충진되는 것을 특징으로 하는 공정.
24. 청구항 23에 있어서, 접착제 물질은 상기 물질(16)이 상기 캐비티 내에 위치된 상기 칩(4)을 둘러싸는 상기 공간의 충진을 완료하도록 상기 칩을 임베딩하기 전에 상기 윈도우(18)에 의해 형성된 상기 캐비티에 적용되는 것을 특징으로 하는 공정.
25. 청구항 1에 있어서, 일측이 타측의 상부에 있는 적어도 두 개의 레이어들(7', 7")의 겹쳐짐에 의하여 형성된 기판(7)을 구축하는 예비 단계들 및 하부 레이어(7') 내에 윈도우(18)을 형성하는 단계를 포함하며, 상기 상부 레이어(7')는 상기 윈도우(18)를 막고 상기 전자 조립품은 상기 하부 레이어(7")의 윈도우에 면하는 상기 상부 레이어(7')에 상기 배치 장치(6)로 임베딩되며, 상기 배치 장치(6)에 의해 가해진 압력은 상기 상부 레이어(7')의 상기 연화된 물질을 상기 윈도우(18)로 배출하며, 상기 전자 조립품의 상기 세그먼트들(3, 3') 및 상기 칩(4)은 상기 상부 레이어(7')의 표면과 수평이 되는 것을 특징으로 하는 공정.
26. 전도성 트랙 세그먼트(3, 3')에 결합된 적어도 하나의 전기 접점(5, 5')이 제공된 칩(4)을 포함하는 전자 조립품을 기판에 배치하기 위한 배치 장치(6)로서 상기 장치는 상기 기판(7) 상에 상기 전자 조립품을 위치시키고 가압하기 위한 수단이 제공되며, 상기 장치는 적어도 하나의 전도성 트랙 세그먼트(3, 3')를 홀딩하기 위한 수단이 제공되는 헤드를 포함하며 상기 수단은 상기 전도성 트랙 세그먼트(3, 3')가 상기 칩(4)의 적어도 하나의 접점(5, 5')에 결합하도록 상기 칩(4)을 포착하여 홀딩하는 수단에 연결됨을 특징으로 하는 장치.
27. 청구항 26에 있어서, 상기 트랙 세그먼트(3, 3')를 홀딩하기 위한 상기 수단은 상기 장치의 상기 헤드 상에 상기 세그먼트(3, 3')를 홀딩하는 상기 트랙 세그먼트(3, 3')의 표면들 중 하나 상에 진공을 생성하는 에어 석션을 가진 오프닝들(10, 10')로 구성되는 것을 특징으로 하는 장치.
28. 청구항 26에 있어서, 상기 칩을 포착하고 홀딩하는 수단은 대응 오프닝들(10, 10')에 의해 홀딩된 상기 트랙 세그먼트(3, 3')의 일단에 근접한 상기 장치의 헤드의 중앙 영역에 위치된 적어도 하나의 에어 석션 오프닝(11)을 포함함을 특징으로 하는 장치.
29. 청구항 26에 있어서, 상기 칩(4)을 포착 및 홀딩하기 위한 수단은 접착제 요소들을 포함함을 특징으로 하는 장치.
30. 청구항 26에 있어서, 상기 헤드는 상기 칩(4)의 접점(5, 5') 상에 상기 트랙 세그먼트(3, 3')를 용접하기 위한 수단을 포함하는 것을 특징으로 하는 장치.
31. 절연 기판(7)을 그 구조의 전부 또는 일부 상에 포함하며, 상기 절연 기판의 물질에는 적어도 하나의 접점(5, 5')이 제공된 일 표면을 포함하는 적어도 하나의 전자 칩(4)이 임베딩되며, 상기 표면은 상기 기판(7)의 표면과 수평이 되는 휴대형 물건으로서, 상기 기판(7)의 상기 표면에 대향하여 적용된 적어도 하나의 전도성 트랙 세그먼트(3, 3')는 상기 칩(4)의 상기 접점(5, 5')에 결합되는 것을 특징으로 하는 휴대형 물건.
32. 청구항 31에 있어서, 상기 전도성 트랙 세그먼트(3, 3')는 상기 칩(4)의 접점(5, 5')에 결합되며 상기 기판(7)의 상기 표면 상에 배열된 전도성 트랙 상에 있는 것을 특징으로 하는 휴대형 물건.
33. 청구항 31에 있어서, 상기 전도성 트랙 세그먼트(3, 3')는 상기 칩(4)의 제1 접점(5)에 결합되며, 상기 칩(4)의 제2 접점(5')에 결합되는 것을 특징으로 하는 휴대형 물건.
34. 청구항 31에 있어서, 상기 기판(7)의 상기 표면의 전부 또는 일부는 절연 보호 시트로 커버되는 것을 특징으로 하는 휴대형 물건.

Images