CN101111855A - 安置电子组件于基底上的方法及这类组件的布设装置 - Google Patents

安置电子组件于基底上的方法及这类组件的布设装置 Download PDF

Info

Publication number
CN101111855A
CN101111855A CNA2006800037584A CN200680003758A CN101111855A CN 101111855 A CN101111855 A CN 101111855A CN A2006800037584 A CNA2006800037584 A CN A2006800037584A CN 200680003758 A CN200680003758 A CN 200680003758A CN 101111855 A CN101111855 A CN 101111855A
Authority
CN
China
Prior art keywords
wafer
rail section
substrate
groove seat
contacting part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006800037584A
Other languages
English (en)
Other versions
CN101111855B (zh
Inventor
弗朗索瓦·德罗兹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nagravision SARL
Original Assignee
NID SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from EP05100694A external-priority patent/EP1686512A1/fr
Application filed by NID SA filed Critical NID SA
Publication of CN101111855A publication Critical patent/CN101111855A/zh
Application granted granted Critical
Publication of CN101111855B publication Critical patent/CN101111855B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07718—Constructional details, e.g. mounting of circuits in the carrier the record carrier being manufactured in a continuous process, e.g. using endless rolls
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/0775—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Packaging Frangible Articles (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Supply And Installment Of Electrical Components (AREA)

Abstract

本发明的目的是确保在利用小尺寸晶片制造电子组件以及将此种组件安置在绝缘基底上这两方面的最大精密度。以将至少一个电子组件安置在称为基底(7)的支承件上的方法达到所述目的，其中所述电子组件包括一晶片(4)，所述晶片(4)在其表面之一上具有至少一个电触接部(5，5′)，所述触接部(5，5′)被连接到一导电的轨段(3，3′)，所述安置利用一布设装置(6)实施，所述布设装置将所述电子组件保持并定位于所述基底(7)上，所述方法的特征在于它包括下列步骤：－形成具有预定形廓的导电的轨段(3，3′)；－将所述轨段(3，3′)移转到所述布设装置(6)上；－利用承载所述轨段(3，3′)的所述布设装置(6)抓取所述晶片(4)，使得所述轨段(3，3′)就位于所述晶片(4)的至少一个触接部(5，5′)上；－将包括所述晶片(4)及所述轨段(3，3′)的所述电子组件安置于所述基底(7)上的一预定位置；－将所述晶片(4)及所述轨段(3，3′)嵌插在所述基底(7)内。本发明也涉及用于所述方法的布设装置、以及包括根据所述方法安置的电子组件的可携式器件。

Description

安置电子组件于基底上的方法及这类组件的布设装置
技术领域
[01]本发明涉及有关应答器、智能卡、集成电路或其他数字数据支承件的组装领域，尤其涉及将电子组件放置、安装并连接在一绝缘支承件上，所述绝缘支承件一般被称为基底。
背景技术
[02]电子组件意指一为半导体晶片形式的元件，而所述半导体晶片在其表面之一上设有一些电接触区，在所述电接触区上安置有延长所述电接触的一些导电轨段。这些轨段构成将晶片连接到位于基底上的外部元件的连接件。例如，在一应答器中，所述组件的轨段用来将所述组件连接到一安置在基底周边上的一天线的端部。
[03]存在多种将一晶片或一电子组件安置并连接在一基底上的方法，其中所述基座包括导电轨。
[04]文件EP0694871描述了一种利用一热压工具实施晶片安置的方法。所述工具抓取晶片，使包括触接部的表面朝上取向，然后将所述晶片热压到基底的材料中。包括触接部的表面与基底的表面齐平。通过利用导电油墨丝网印刷或划出(
Figure A20068000375800081
)轨道来实施所述连接，所述轨道将晶片的触接部连接到例如一天线。根据一实施变型，将一轨段安置在基底上，且将晶片的设有触接部的表面朝向所述基底来热压所述晶片，以便通过将所述晶片的一触接部压在所述轨段上来实现连接。
[05]在文件WO98/26372中，所述晶片包括凸起的触接部，且使设有所述触接部的表面朝向基底来安置所述晶片。所述晶片的所述触接部被贴靠在印刷于所述基底上的一天线的导电端子上。将一中间塑料材料片叠置在以上述方式配设的基底上，并覆盖所述晶片。一第二片覆盖所述基底，然后对所述片的组合件进行热轧。这种被称为“倒装晶片”(英文为“flip-chip”)技术的方法允许只需一次作业就可实现所述晶片的布置和连接，并保证所述组合件的最小厚度。
[06]文件WO98/44452描述了一种制造智能卡的方法，所述智能卡在所述卡的基底中包括至少一个微电路。所述微电路布置成使得输出柱(plotde sortie)朝上取向。通过利用一注射器施加导电油墨，来实现将所述输出柱连接到一天线的触接部，所述天线触接部位于所述基底的表面上。所述微电路被安置在一孔腔的底部，而所述孔腔的深度大于所述微电路的厚度，以便在执行所述连接后，留出一允许用树脂覆盖所述微电路的空间。在达到触接部或印刷在所述基底表面上的导电轨之前，这些连接适配于所述微电路的轮廓及孔腔的轮廓。
[07]在文件EP1410322的方法中，利用一支承带将一完整模组安置在一基底上，其中所述模组包括一设有触接部区的晶片，所述基座包括印刷导电轨，也呈带状地被布置。将那些被固定在所述支承带上的模组之一安置到一带部的对面，其中所述带部配设有一组形成例如天线的导电轨。然后从所述支承带分离所述模组，以便将所述模组粘贴在所述基底上、靠近所述天线端点。在粘贴所述模组期间，通过利用一适当装置施压并镶接，来进行将所述模组的触接部区连接到所述天线。
[08]文件FR2780534描述了一种制造包括一本体的器件的方法，所述本体包括一半导体芯片及形成一天线的金属镀层(métallisation)，而所述半导体芯片在其一表面上配设有一些触接部区。所述方法在于：将所述芯片通过热压插到一由热塑性材料制成的板中。所述芯片的配设有触接部区的表面被安置成使得所述表面与所述板的其中一表面齐平。通过丝网印刷一导电油墨，而在所述板的相同表面上制出形成天线的金属镀层、以及所述芯片触接部区的连线。
[09]当所述半导体芯片的尺寸极小——约十分之几毫米时，就无法适用上述方法。事实上，丝网印刷导电材料或采用另一方法(划出、喷射)施加导电材料，都无法达到可避免在芯片连接区处出现短路或触接部断裂的必要精密度。
[10]前文所述的安置及连接方法的主要缺点是其精密度不足，尤其是在形成电子组件的晶片的尺寸极小、例如为0.2毫米×0.2毫米时更是如此。此外，大约0.05毫米的极小距离——其分隔被连接到所述晶片触接部的所述轨段——需要定位及连接的高精密度。
[11]在上述三个例子中，或以将触接部压在被印刷在基底一表面上的轨道的方式(倒装晶片法)、或以后面连接可看见的触接部的方式，将一晶片或单个微电路安置在基底上。而当晶片及触接部的尺寸减小时，上述两种方法变得相当不可靠。
[12]在倒数第二个例子中，所述模组分别地予以制造并安置在一带上，然后才被安置在基底上。此种方法也是较慢且成本较高的。
发明内容
[13]本发明的目的在于在利用小尺寸晶片制造电子组件、以及将此种组件安置在绝缘基底上的这两方面确保最大精密度。另一目的在于以高生产速度实现极低的应答器生产成本。
[14]上述这些目的通过将至少一个电子组件安置在称为基底的支承件上的方法而得以实现，其中所述电子组件包括一晶片，所述晶片在其表面之一上具有至少一个电触接部，所述触接部被连接到导电的轨段，所述安置利用一布设装置实施，所述布设装置将所述电子组件保持并定位于所述基底上，所述方法的特征在于它包括下列步骤：
[15]-形成具有预定形廓的导电的轨段；
[16]-将所述轨段移转到所述布设装置上；
[17]-利用承载所述轨段的所述布设装置抓取所述晶片，使得所述轨段就位于所述晶片的至少一个触接部上；
[18]-将所述电子组件安置在所述基底上的一预定位置，其中所述电子组件包括配有轨段的所述晶片；
[19]-将所述晶片及所述轨段嵌插在所述基底中。
[20]此处，术语“基底”意指任何类型的绝缘支承件，所述绝缘支承件可以是能配备有一根据上述方法的电子组件的一卡、一标签、一器件、或所述器件的结构的一部分(仪器箱体、识别标记、盒子、包装体或文件等)。
[21]根据一优选实施例，所述轨段由一任意形状的薄带组成，所述薄带借助一冲压工具利用一导电材料片材冲压出。然后将所述轨段移转到所述布设装置上，而所述布设装置例如利用一空气吸附装置来保持所述薄带。一般而言，被冲压轨段的数目对应于所述晶片触接部的数目。所述布设装置根据一取决于所述触接部在晶片上的布置的设置，来保持所述轨段。这些轨段的形状及各自的尺寸也由所述晶片触接部的结构以及基底导电轨的结构来决定。
[22]所述轨段也可构成在例如超高频(Ultra High Frequency；简称UHF)领域中工作的一应答器天线。在一附图的例子中，未被连接到晶片的轨段端部保持自由，即该端部未连接到所述基底上的其他导电轨。根据另一结构，所述轨段形成一环件，该环件的每一端部都被连接到所述晶片。当然，布设装置可采用与只包括单一被连接到所述晶片的端部的一轨段的相同方式，来处理这样的轨段。
[23]在此种结构中，并不排除这种情况：所述晶片包括一些其他触接部，轨段自这些触接部被连接到布置在所述基底上的导电轨或触接表面。
[24]根据一实施例，上面固定有所述轨段的布设装置也利用吸附法抓取一晶片，而所述轨段的端部被贴靠于晶片的触接部。然后定位所述组件，并将所述组件压在设于所述基底的部位，且所述轨段的自由端部连接到所述基底上存在的一电路(例如一天线)的端点。
[25]本发明的目的也在于一种用于将电子组件安置在基底上的布设装置，其中所述电子组件包括一晶片，所述晶片配设有至少一个被连接到导电的轨段的电触接部，所述布设装置设有将所述电子组件定位并压在所述基底上的部件，所述布设装置的特征在于，它包括一头部，所述头部设有轨段保持部件，其保持至少一个导电的轨段，所述轨段保持部件被连接到晶片抓取及保持部件，从而所述轨段连接到所述晶片的至少一个触接部。
[26]所述的轨段保持部件优选是由一在所述轨段的一表面上产生真空的空气吸附装置构成。也可设置一类似的装置，用以抓取一晶片，同时使所述轨段的一端部贴靠着所述晶片的一触接部。朝将安装所述组件的所述基底的一预定安放位移转这样安装的所述组件。所述布设装置也包括用来将所述组件压到所述基底内的部件。
[27]本发明的一优点在于：由于利用布设装置先组装电子组件、然后才将所述电子组件安置在基底上，因而避免产生一中间模组。
[28]本发明也涉及一可携式器件，所述可携式器件在其结构的全部或部分上包括一绝缘的基底，至少一个电子晶片被埋置在所述基底的材料内，其中所述晶片包括一设有至少一个触接部的表面，所述表面与所述基底的表面平齐，所述可携式器件的特征在于，贴靠于所述基底表面的至少一个导电的轨段被连接到所述晶片的触接部。
附图说明
[29]通过参阅下文中的详细说明以及参照以非限制性例子的方式提出的各附图，将更易于了解本发明，在所述附图中：
[30]-图1示出利用一导电材料带冲压出轨段、以及保持一晶片及所述轨段的布设装置的一透明俯视示意图。
[31]-图2示出包括所述晶片及所述轨段的电子组件的一放大剖面图。
[32]-图3示出一基底部分的俯视图，其中所述组件被安置并被连接到一些印刷导电轨。
[33]-图4示出图3的所述基底部分的一放大剖面图。
[34]-图5示出保持所述轨段及所述晶片的布设装置的头部的一底视示意图。
[35]-图6示出利用设有绝缘区的一导电带冲压出所述轨段的一实施变型。
[36]-图7示出一基底部分的俯视图，其中组件的设有绝缘区的轨段与所述基底的其他导电轨交叉和/或叠置。
[37]-图8示出一基底部分的俯视图，其中组件的长度较大且设有绝缘区的轨段粘贴在所述基底上，并和一些导电轨交叉。
[38]-图9示出一基底部分的放大剖面图，其中晶片-轨段组件被深插在所述基底中。
[39]-图10示出一基底部分的放大剖面图，所述基底部分包括一尺寸大于晶片尺寸的槽座，由于一黏着剂充填自由空间，而使晶片-轨段组件保持在所述槽座中。
[40]-图11示出一基底部分的放大剖面图，所述基底部分包括深度小于晶片高度的一槽座。在将所述晶片-轨段组件嵌插入所述槽座内时，基底材料充填自由空间。
[41]-图12示出一基底部分的放大剖面图，所述基底部分由两个叠置层形成，其中上层包括一尺寸基本等于晶片尺寸的窗口，而所述晶片-轨段组件被嵌插在所述窗口中。
[42]-图13示出一基底部分的放大剖面图，所述基底部分由两个叠置层形成，其中上层包括一尺寸大于晶片尺寸的窗口，由于一黏着剂充填自由空间，而使晶片-轨段组件被保持在所述槽座中。
[43]-图14示出一基底部分的放大剖面图，所述基底部分由两个叠置层形成，其中厚度小于晶片高度的上层包括一窗口。在将所述晶片-轨段组件嵌插入所述窗口中时，基底下层的材料充填自由空间。
[44]-图15示出一基底部分的放大剖面图，所述基底部分由两个叠置层形成，其中下层包括一窗口。所述晶片-轨段组件面对下层的窗口而被嵌插在上层内。
[45]-图16示出图15的剖面图，其中所述晶片-轨段组件被嵌插在上层中，且所述上层的材料充填下层的窗口。
[46]-图17示出一基底部分，其包括一晶片-轨段组件，其中一些轨段从绝缘区段上经过而与导电轨相交。
具体实施方式
[47]根据本发明的方法，在将每一电子组件安置并连接到基底上存在的其它元件之前，先安装所述每个电子组件。在一导电材料片材2中切割出一些轨段3、3′，而所述轨段的数目通常对应于晶片4的触接部5、5′的数目，然后把所述轨段3、3′配接在这些触接部5、5′上。
[48]图1示出一对矩形的轨段3、3′的一例，这对轨段以交错冲压的方式布置在一片材2中或在一来自例如一卷筒的铜带中。冲压工具1此处以自下往上的方式操作，并将被切割出的轨段3、3′推向其上表面，以便使所述轨段能容易被移转到布设装置6。所述布设装置6被置于冲压工具1上方，且吸附住所述轨段3、3′，并将这些轨段保持在与冲压轨段时相同的位置。载有轨段3、3′的布设装置6然后抓取一电子晶片4，使得所述晶片4的触接部5、5′在布设装置6头部的一中心区内接触每一轨段3、3′的最近端部。通过类似于对轨段3、3′的吸附方式将晶片4保持在所述装置上。
[49]然后安放被布设装置6承载的以上述方式形成的组件，然后所述相同的装置将所述组件例如热压到一基底7中。如图4的剖面图所示，所述组件朝上取向的触接部表面与基底7的表面齐平，且轨段3、3′被平放靠于基底7的表面上。
[50]如图3所示，通过施加压力在适当的端点上而连接轨段3、3′的自由端部，其中所述端点由布置于基底7上的导电轨8、8′形成。
[51]在所述组装的最后一步骤中，根据一已知技术，一绝缘保护片9被轧制在基底7表面的全部或部分上，以便确保对所述的由轨段3、3′及晶片4构成的电子组件的最终机械保持，电连接已预先完成。
[52]例如，在制造应答器或制造所述电子组件被连接到例如一天线端部的非接触式智能卡期间，可有利地应用所述安设方法。
[53]图2示出包括一晶片4的一组件的剖面图，其中所述晶片4包括两个触接部5、5′，而每一触接部都配设有一隆凸。通过施加压力执行所述轨段3、3′的连接，从而所述隆凸实现与轨段导电材料的电接触。所述隆凸也可以由一较低温度下可熔化的一导电材料(例如锡基合金)构成，从而通过借助所述布设装置进行加热来实施对所述轨段的连接。
[54]当这些隆凸的材料的熔点较高时，例如在以金为隆凸材料的情形中，例如利用镭射、超声波或亦以热压获得的辅助焊点可以确保最佳的电接触。可在将所述电子组件插置在基底7中时或之后，利用所述布设装置执行这些焊接作业，或者可在安置所述电子组件之后的一辅助步骤期间执行这些焊接作业。另一种可能性在于：使用与所述布设装置分开的一焊接装置，以便在一先前的步骤中、在高温下将导电轨段3、3′焊接到晶片4的触接部5、5′。然后将所述晶片-轨段组件移转到所述布设装置上，而所述布设装置将该组件安置在基底7上，以便例如在一适于将所述基底软化的较低温度下嵌插所述组件。由于所述焊接装置的高温，因而只采用唯一一个装置同时执行焊接及安置、且同时不损坏基底，这将使所述安置作业变得难以执行。
[55]根据一实施变型，在布设装置6抓取晶片4之前，可以通过将一导电黏着剂施加在触接部5、5′上，而实施将轨段3、3′连接在晶片4的这些触接部5、5′上。另一种可能性是：将所述导电黏着剂施加到面对晶片4的触接部5、5′的轨段3、3′端部上。在轨段3、3′移转到布设装置6上以前的一冲压轨段之前或之后的步骤中，执行上述作业。将所述黏着剂以非活性的形式布置在所述导电片材上，然后活化所述黏着剂。因此，在利用布设装置6抓取晶片4时、然后在将所述晶片-轨段组件嵌插在基底7中的步骤期间或之后，执行将晶片4的触接部5、5′黏着到轨段3、3′。
[56]图5示出根据本发明的布设装置6的头部的一底视示意图，其中所述头部配设有开孔10、10′、11，这些开孔用来利用空气吸附(真空)保持电子组件的所述不同元件。在第一步骤中，通过开孔10、10′进行的空气吸附可将轨段3、3′接收在冲压工具1上，并将所述轨段3、3′保持定位。在第二步骤中，也利用通过一中心开孔11进行的空气吸附，从一适当的支承件抓取晶片4。最后将以上述方式构成的并被所述布设装置保持的所述电子组件朝设在基底7上的位置输送，并将所述电子组件压到所述材料中。根据一结构例子，可由相互组装在一起的多个构件组成布设装置6的头部，也可由单一块体构成所述头部，其中所述单一块体用作冲压工具、轨段及晶片吸附系统以及焊接装置等的总支承件。
[57]图6示出一实施变型，其中冲压出轨段3、3′的导电带2设有绝缘区12、12′，这些绝缘区贴靠着所述导电带的下表面。这些区域12、12′被安置成：在用于被贴靠在所述基底上的表面上，形成自所述导电带2冲压出的每个轨段的一中央绝缘部分13、13′。所述轨段3、3′的端部从所述绝缘区伸露出，以便确保进行与晶片4及基底7上的为连接目的而设的导电轨或导电区域的连接。如图7所示，所述绝缘能避免与在某些结构中和所述轨段相交的基底7导电轨8、8′发生短路。
[58]根据一变型，利用一些绝缘区段实施所述轨段上的绝缘区，其中所述绝缘区段采用与导电轨段类似的方式、但利用一绝缘膜而得到。这些区段被移转到所述布设装置上，它们在所述布设装置上被保持靠于适当的轨段上，之后才将所述组件安置且嵌插在所述基底中。该变型允许制造任意形状的绝缘区段，特别是制造比导电轨段宽的绝缘区段，以便确保例如轨道相交处的更良好的绝缘(请参阅图17所示的例子)。
[59]根据图8所示的另一变型，在轨段3、3′较长的情形中，导电带2的绝缘膜可包括一黏着层。所述黏着层一旦被活化，就允许保证将所述轨段保持在所述基底上——例如在该轨段与多个导电轨相交时。黏着层可以不贴靠在绝缘膜上，而同样能被布置在基底7上。
[60]在所述组件的布设期间，例如由于布设装置6在面对所述绝缘区的点14、14′处对所述黏着层进行局部加热而造成黏着活化，因而使轨段3、3′被黏着在基底7上。优选这些点14、14′处于基底7的所述轨以外，因而允许得到优选的黏着。
[61]根据一实施变型，可由同一装置执行对导电轨段3、3′的冲压作业、以及对组件的安置作业。在此种情形中，所述装置的头部还配设有一冲压件，该冲压件用以切割轨段3、3′。在抓取晶片4之前，所述冲压件的退出允许吸附开孔10、10′将轨段3、3′保持在适当的位置。因而取消了将轨段3、3′从所述冲压工具向所述布设装置移转的步骤。
[62]根据另一实施变型，晶片抓取及保持部件包括黏着元件，用以取代布设装置6的中央区中的开孔11。在将电子组件向其在基底7上的位置输送的期间，晶片4因而被暂时黏着于其触接部5、5′之间。所述黏着元件的黏着力比将晶片4固定在基底7的黏着力更弱，以便在嵌插电子组件之后，可使布设装置6退出。在被安置之后黏着剂仍可留在晶片4上，以便在晶片4包括具有隆凸的触接部5、5′的情形中，改善所述电子组件表面的平坦度。
[63]应注意，也可将按一垂直轴线(轴线z)的导电黏着元件面对着晶片4的触接部添加在布设装置6上。这些导电黏着元件可取代黏着元件、或中央区的吸附(真空)开孔，或用来补充这两者。
[64]根据一实施变型，布设装置6的头部可包括将轨段3、3′焊接到晶片4的触接部上的部件。这些焊接部件包括例如一镭射源或超声波源、或者一个或数个加热体。一般而言，在安置作业之前或期间，或在将电子组件嵌插在基底7中时或之后，应用这些焊接部件，以在要被焊接的元件上施加必要的压力。
[65]根据本发明的所述方法同样适用于制造这样的电子标签或应答器：其包括一不可热熔的基底，即当温度升高时该基底不会熔化也不会软化。可由例如纸或纸板的一基于纤维素的材料构成所述基底。在此种情形中，优选制出一腔室，在所述腔室中将安置配备有其轨段的晶片。在升温或不升温的情形下借助溶剂预先软化所述基底之后，能以铣削的方式或嵌插一冲头的方式作出所述腔室。所述电子组件也可被直接冷压或热压到局部变形的所述材料内、或一可延展以吸收所述晶片体积的区域中。如同可热熔基底的情形，所述方法的目的在于保持没有间隙的精确定位，这意味着所述组件没有在所述腔室内运动的可能性。当然，也可在一可热熔基底中形成这样的用作所述晶片用槽座的腔室，其中在所述基底中进行的局部加热可方便将所述晶片嵌插并保持在所述槽座中。
[66]对某些不可热熔基底所作的测试显示：直接热嵌插所述组件可能在晶片的位置处造成基底材料的燃烧，因此制出所述腔室。在此种情形中，不再需要预先形成该腔室。
[67]可根据基底的材料或结构，或根据可用的设备，而提供图9至14中所示的多种方法变型：
[68]-图9示出最简单的变型，其中：借助溶剂而以热压法或冷压法将晶片-轨段组件直接插置在基底7的材料内。在某些情形中，为了方便组件的安置，在基底7中形成尺寸略小于或等于晶片4尺寸的一槽座15。槽座15的深度大约相当于晶片4的厚度，从而晶片的承载区段3、3′的表面与基底7的表面对齐。优选在利用布设装置6安置晶片-轨段组件之前的一预先步骤时制出所述槽座15。布设装置6将所述组件嵌插或挤压到槽座15内，而由于槽座15与晶片4在尺寸上的相似，使晶片4被保持在槽座15中。为了减小嵌插压力，也可以考虑借助适当的溶剂局部软化所述槽座15的周廓。
[69]-图10示出槽座15的尺寸大于晶片4的尺寸且槽座15的深度大约相当于晶片4的厚度的情形。在此种情形中，将一优选黏性的物质16例如一可热熔的、可热硬化的、或对紫外线可光硬化的树脂、或其他任何适当的黏着剂布置到槽座15内。布设装置6然后将晶片4嵌插在黏性物质16内，该黏性物质被分布且流放到沿晶片4的轮廓留出的自由空间内。此种填充方式可在黏性物质16硬化之后，将所述晶片-轨段组件保持在一稳定的位置。
[70]-图11示出槽座15的深度小于晶片4的厚度且槽座15的尺寸大于晶片4的尺寸的情形。布设装置6嵌插所述晶片，使得晶片4承载区段3、3′的表面与基底7的表面平齐。为了确保在基底7没有发生过度变形下进行所述的高度对齐，可在槽座15处将基底7软化(以溶剂或加热法)，从而也允许基底7的材料被流放17到围绕晶片4的自由空间中。以上述方式填充的所述空间可使所述晶片-轨段组件的位置保持在槽座15中。
[71]-可以下述方式将所述的方法变型与前一变型相结合：将一黏性物质16添加在图11所示的槽座中，以便根据所述槽座15相对于晶片4尺寸的尺寸来完成对所述空间的填充。
[72]图12至14示出一变型，其中，以一层安置在另一层的两个叠置层7′、7″形成所述基底7。上层7′包括一窗口18，即一穿过所述层7′的整个厚度的一穿孔。一般而言，在安置下层7″之前，先通过冲压所述基底的上层7′来制出所述窗口18。窗口18的下表面被基底7的下层7″加以闭合，以便形成一用来将晶片4保持在一准确位置的槽座。在将所述电子组件安置在所述槽座之后的一后续步骤中，进行所述基底的这两层的叠合。
[73]-图12示出窗口18的尺寸小于或等于晶片4的尺寸且层7′的厚度等于晶片4的厚度的变型。如同图9所示的变型，晶片4被嵌插在窗口18中，且被窗口18的壁直接保持。晶片4的承载区段3、3′的表面与基底7的上层7′的表面平齐。
[74]-图13示出窗口18的尺寸大于晶片4的尺寸、且上层7′的厚度大约相当于晶片4的厚度的变型。如同图10所示的变型，在由窗口18所形成的槽座中放置一黏性物质16，以便在晶片4被安置在窗口18中且被嵌插在黏性物质16中时，所述黏性物质16将填充晶片4周围的空间。
[75]图12和13所示的变型——其中包括所述窗口的基底的厚度类似于所述晶片厚度——也可以没有下基底。或所述窗口的边缘保持所述晶片，或一充填所述窗口边缘与所述晶片之间的空间的黏性物质保持所述晶片。也可在一些后续步骤中将附加保护层加入所述基底，以便覆盖所述窗口的一个表面或两个表面。
[76]-图14示出基底的上层7′的厚度小于晶片4的厚度、且窗口18的尺寸大于晶片4的尺寸的变型。在此种情形中，和图11所示的一样，晶片4通过窗口18被嵌插，然后插到基底7的下层7″内，且所述下层7″被软化以便沿着晶片4的轮廓流放所述层7″的材料17。晶片4周围的以此种方式被充填的空间可使晶片4被保持在窗口18中。
[77]-与图10和11所示的变型类似，可结合图13和14所示的变型。可将一黏性物质16添加在图14所示的槽座中，以便根据晶片4相对于窗口18尺寸的尺寸，来完成对晶片4周围的自由空间进行的填充。
[78]-图15和16示出以两层构成的一基底7的变型，其中窗口18在基底7的下层7″中被切割出。利用布设装置6将晶片4-区段3、3′组件嵌插在面对下层7″的窗口18的上层7′内。如图16所示，布设装置6所施加的压力允许将上层7′的已软化材料流放到窗口18中。和图9至14中所示的变型一样，区段3、3′与上层7′的表面平齐。
[79]窗口18的尺寸以及基底7的所述层7′、7″的厚度尤其由必需的材料体积决定，所述必需的材料体积用于充填满窗口，而不容许在基底7的表面出现一凹处或一隆凸，所述凹处或隆凸可能妨害被集成到基底7内的晶片4-轨段3、3′组件的贴靠。
[80]图17示出根据本发明的方法而执行的一实施例。基底7的一部分包括一晶片4，所述晶片4设有触接部5、5′，而每一触接部被连接到一轨段3、3′的一端部。每一轨段3、3′的另一端部被连接到安置于基底7上的导电轨21、21′。来自所述晶片的第一轨段3′从一第一绝缘区段20′上经过而相交于一组导电轨21。晶片4的第二轨段3被连接在一导电轨21′的一端部上。所述导电轨21′被连接到一第三轨段3″，而所述第三轨段3″从覆盖一组导电轨21的一第二绝缘区段20上经过，而通到一远导电轨21″。
[81]这些不同的元件(轨段、绝缘区段及晶片)的安置方法概述如下：
[82]-冲压出三轨段3、3′、3″，并由布设装置6抓取这三轨段；
[83]-冲压出两个绝缘区段20、20′，并由布设装置6抓取这两个绝缘区段；
[84]-抓取晶片4，使得所述晶片4的触接部5、5′面对着先前被抓取的轨段3、3′的端部，且在进行嵌插到基底7内的步骤中，所述轨段端部将被连接到所述触接部；
[85]-将所有被抓取的元件安置在基底7上的一预定位置并进行嵌插，使得晶片具有所述触接部的表面以及所述轨段和绝缘区段齐平于所述基底的表面。

Claims (34)

1.将至少一个电子组件安置在称为基底(7)的支承件上的方法，其中所述电子组件包括一晶片(4)，所述晶片(4)在其表面之一上具有至少一个电触接部(5，5′)，所述触接部(5，5′)被连接到一导电的轨段(3，3′)，所述安置利用一布设装置(6)实施，所述布设装置将所述电子组件保持并定位于所述基底(7)上，所述方法的特征在于它包括下列步骤：
-形成具有预定形廓的导电的轨段(3，3′)；
-将所述轨段(3，3′)移转到所述布设装置(6)上；
-利用承载所述轨段(3，3′)的所述布设装置(6)抓取所述晶片(4)，使得所述轨段(3，3′)就位于所述晶片(4)的至少一个触接部(5，5′)上；
-将包括所述晶片(4)及所述轨段(3，3′)的所述电子组件安置于所述基底(7)上的一预定位置；
-将所述晶片(4)及所述轨段(3，3′)嵌插在所述基底(7)内。
2.如权利要求1所述的方法，其特征在于，将所述晶片(4)及所述轨段(3，3′)嵌插在所述基底(7)内，确保了所述晶片(4)的触接部(5，5′)与所述轨段(3，3′)之间的电连接。
3.如权利要求1所述的方法，其特征在于，或在将所述电子组件嵌插在所述基底(7)内的期间或之后，利用所述布设装置(6)执行将所述轨段(3，3′)焊接在所述晶片(4)的触接部(5，5′)上的焊接作业，或在将所述电子组件嵌插在所述基底(7)内之前的一辅助步骤期间，执行该焊接作业。
4.如权利要求3所述的方法，其特征在于，所述辅助步骤在于：使用一与所述布设装置(6)分开的焊接装置，以将所述轨段(3，3′)焊接到所述晶片(4)的触接部(5，5′)上，然后将所述电子组件移转到所述布设装置(6)上，以便进行在所述基底(7)上的安置和嵌插。
5.如权利要求1所述的方法，其特征在于，该方法包括一施放步骤：利用所述布设装置(6)抓取所述晶片(4)之前，将导电的黏着剂施放在所述晶片(4)的触接部(5，5′)上。
6.如权利要求1所述的方法，其特征在于，该方法包括一施放步骤：将所述轨段(3，3′)移转到所述布设装置(6)上之前，将导电的黏着剂施放在面对所述晶片(4)的触接部(5，5′)的所述轨段(3，3′)端部上。
7.如权利要求1所述的方法，其特征在于，利用一导电材料片材(2)得到所述轨段(3，3′)，然后将所述轨段(3，3′)移转到所述布设装置(6)上并由该布设装置(6)予以保持。
8.如权利要求1所述的方法，其特征在于，利用一绝缘膜得到一绝缘区段，然后将所述绝缘区段移转到所述布设装置(6)上，而所述布设装置(6)将所述绝缘区段保持靠于所述轨段(3，3′)，所述绝缘区段在所述轨段(3，3′)上形成一绝缘区(13，13′)。
9.如权利要求1所述的方法，其特征在于，进行抓取时，所述晶片(4)的具有所述触接部(5，5′)的表面朝所述布设装置(6)取向；并且，所述触接部(5，5′)被安置在由所述布设装置(6)承载的所述轨段(3，3′)的一端部对面。
10.如权利要求1所述的方法，其特征在于，所述电子组件被安置成：所述晶片(4)的载有所述触接部(5，5′)的表面与所述基底(7)的表面平齐；并且，所述轨段(3，3′)贴靠于所述基底(7)的表面。
11.如权利要求7所述的方法，其特征在于，所述导电材料片材(2)包括一绝缘膜(12，12′)，该绝缘膜贴靠于所述导电材料片材的下表面。
12.如权利要求11所述的方法，其特征在于，利用所述导电材料片材(2)得到所述轨段(3，3′)，使得在用于贴靠着所述基底(7)的所述轨段下表面的中央部分上，该轨段包括一绝缘区(13，13′)，所述轨段(3，3′)的端部从所述绝缘区(13，13′)显露出。
13.如权利要求11所述的方法，其特征在于，所述绝缘膜(12，12′)被涂覆有一黏着剂。
14.如权利要求13所述的方法，其特征在于，将所述电子组件安置在所述基底(7)时，所述布设装置(6)在面对所述绝缘区(13，13′)的一些点(14，14′)处将所述轨段(3，3′)加热，从而造成所述黏着剂活化并将所述轨段(3，3′)保持在所述基底(7)上。
15.如权利要求1所述的方法，其特征在于，该方法包括一预备步骤：在所述基底(7)中形成一腔室，该腔室用作所述电子组件的晶片(4)的槽座(15)。
16.如权利要求15所述的方法，其中，所述槽座(15)的尺寸与所述晶片(4)的尺寸相同，且所述槽座(15)的深度大致相当于所述晶片(4)的厚度，其特征在于，所述方法包括一软化步骤：将所述晶片(4)嵌插到所述槽座(15)中之前，软化所述槽座(15)处的基底(7)，从而使所述晶片(4)的承载所述轨段(3，3′)的表面与所述基底(7)的表面平齐。
17.如权利要求15所述的方法，其中，所述槽座(15)的尺寸大于所述晶片(4)的尺寸，且所述槽座(15)的深度大致相当于所述晶片(4)的厚度，其特征在于，所述方法包括一施放步骤：在所述槽座(15)中施放一黏性物质(16)，再将所述晶片(4)嵌插到所述黏性物质(16)中，从而通过所述物质(16)的流放来填充自由空间，所述自由空间环绕着被安置于所述槽座(15)中的所述晶片(4)；并且，所述晶片(4)承载所述轨段(3，3′)的表面与所述基底(7)的表面平齐。
18.如权利要求15所述的方法，其中，所述槽座(15)的尺寸大于所述晶片(4)的尺寸，且所述槽座(15)的深度小于所述晶片(4)的厚度，其特征在于，所述方法包括一软化步骤：将所述晶片(4)嵌插在所述槽座(15)中之前和/或期间，软化所述槽座(15)处的基底(7)，从而所述晶片(4)的承载所述轨段(3，3′)的表面与所述基底(7)的表面平齐，藉由所述基底(7)材料的流放(17)，来充填环绕着安置于所述槽座(15)内的所述晶片(4)的空间。
19.如权利要求18所述的方法，其特征在于，嵌插所述晶片(4)之前，将一黏性物质(16)施放在所述槽座(15)内，从而所述黏性物质(16)完善对被安置于所述槽座(15)的所述晶片(4)周围的空间进行的填充。
20.如权利要求1所述的方法，其特征在于，该方法包括一些预备步骤：构成一基底(7)，所述基底由至少两层(7′，7″)以一层在另一层上的方式相叠置而形成；并在所述上层(7′)中形成一窗口(18)，所述下层(7″)封闭所述窗口(18)的下部分，所述窗口(18)构成一用于接纳所述电子组件的晶片(4)的槽座。
21.如权利要求20所述的方法，其中，所述窗口(18)的尺寸与所述晶片(4)的尺寸相同，且所述基底(7)的上层(7′)的厚度大致相当于所述晶片(4)的厚度，其特征在于，所述方法包括一软化步骤：将所述晶片(4)嵌插在所述窗口(18)中之前和/或期间，软化所述窗口(18)处的所述基底(7)，从而所述晶片(4)的承载所述轨段(3，3′)的表面与所述基底(7)的表面平齐。
22.如权利要求20所述的方法，其中，所述窗口(18)的尺寸大于所述晶片(4)的尺寸，且所述基底(7)的所述上层(7′)的厚度大致相当于所述晶片(4)的厚度，其特征在于，所述方法包括一施放步骤：在由所述窗口(18)形成的所述槽座中施放一黏性物质(16)，再将所述晶片(4)嵌插在所述黏性物质(16)中，从而藉由所述黏性物质(16)的流放(17)，来填充自由空间，所述自由空间环绕被安置在所述窗口中的所述晶片(4)；并且，所述晶片(4)的承载所述轨段(3，3′)的表面与所述基底(7)的表面平齐。
23.如权利要求20所述的方法，其中，所述窗口(18)的尺寸大于所述晶片(4)的尺寸，且所述基底(7)的上层(7′)的厚度小于所述晶片(4)的厚度，其特征在于，所述方法包括一软化步骤：将所述晶片(4)嵌插在由所述窗口(18)形成的所述槽座之前和/或期间，软化所述窗口(18)处的所述基底(7)，从而所述晶片(4)的承载所述轨段(3，3′)的表面与所述基底(7)的表面平齐；并且，藉由所述基底(7)的下层(7″)材料的流放(17)来填充空间，所述空间环绕着被安置在所述窗口(18)中的所述晶片(4)。
24.如权利要求23所述的方法，其特征在于，嵌插所述晶片(4)之前，将一黏性物质(16)施放到由所述窗口(18)形成的所述槽座中，从而所述黏性物质(16)完善对环绕被安置在所述槽座内的所述晶片(4)的空间进行的填充。
25.如权利要求1所述的方法，其特征在于，该方法包括一些预备步骤：构成一基底(7)，所述基底由至少两层(7′，7″)以一层在另一层上的方式相叠置而形成；并在所述下层(7″)中形成一窗口(18)，所述上层(7′)封闭所述窗口(18)，利用所述布设装置(6)将所述电子组件面对所述下层(7″)的窗口(18)而嵌插在所述上层(7′)中，由所述布设装置(6)施加的压力将所述上层(7′)的被软化材料流放到所述窗口(18)内，所述电子组件的轨段(3，3′)及晶片(4)与所述上层(7′)的表面平齐。
26.用于将电子组件安置在基底(7)上的布设装置(6)，其中所述电子组件包括一晶片(4)，所述晶片(4)配设有至少一个被连接到导电的轨段(3，3′)的电触接部(5，5′)，所述布设装置设有将所述电子组件定位并压在所述基底(7)上的部件，所述布设装置的特征在于，它包括一头部，所述头部设有轨段保持部件，其保持至少一个导电的轨段(3，3′)，所述轨段保持部件被连接到晶片(4)抓取及保持部件，从而所述轨段(3，3′)连接到所述晶片(4)的至少一个触接部(5，5′)。
27.如权利要求26所述的装置，其特征在于，所述的轨段(3，3′)保持部件包括一些空气吸附开孔(10，10′)，从而在所述轨段(3，3′)的表面之一上产生真空，以将所述轨段(3，3′)保持在所述装置的头部上。
28.如权利要求26所述的装置，其特征在于，所述的晶片抓取及保持部件包括至少一个空气吸附开孔(11)，所述空气吸附开孔(11)位于所述装置头部的一中央区，并邻近由所述对应开孔(10，10′)所保持的所述轨段(3，3′)的一端部。
29.如权利要求26所述的装置，其特征在于，所述的晶片(4)抓取及保持部件包括一些黏着元件。
30.如权利要求26所述的装置，其特征在于，所述头部包括焊接部件，其将所述导电的轨段(3，3′)焊接在所述晶片(4)的一触接部(5，5′)上。
31.可携式器件，所述可携式器件在其结构的全部或部分上包括一绝缘的基底(7)，至少一个电子晶片(4)被埋置在所述基底的材料内，其中所述晶片(4)包括一设有至少一个触接部(5，5′)的表面，所述表面与所述基底(7)的表面平齐，所述可携式器件的特征在于，贴靠于所述基底(7)表面的至少一个导电的轨段(3，3′)被连接到所述晶片(4)的触接部(5，5′)。
32.如权利要求31所述的可携式器件，其特征在于，所述导电的轨段(3，3′)被连接到所述晶片(4)的触接部(5，5′)，且被连接在布置于所述基底(7)表面上的导电轨上。
33.如权利要求31所述的可携式器件，其特征在于，所述导电的轨段(3，3′)被连接到所述晶片(4)的第一触接部(5)以及所述晶片(4)的第二触接部(5′)。
34.如权利要求31所述的可携式器件，其特征在于，所述基底(7)表面的全部或部分被一绝缘保护片覆盖。
CN2006800037584A 2005-02-01 2006-02-01 安置电子组件于基底上的方法及其布设装置 Expired - Fee Related CN101111855B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
EP05100694.8 2005-02-01
EP05100694A EP1686512A1 (fr) 2005-02-01 2005-02-01 Procédé de placement d'un ensemble électronique sur un substrat et dispositif de placement d'un tel ensemble
EP05109094 2005-09-30
EP05109094.2 2005-09-30
PCT/EP2006/050585 WO2006082199A2 (fr) 2005-02-01 2006-02-01 Procédé de placement d'un ensemble électronique sur un substrat et dispositif de placement d'un tel ensemble

Publications (2)

Publication Number Publication Date
CN101111855A true CN101111855A (zh) 2008-01-23
CN101111855B CN101111855B (zh) 2012-04-18

Family

ID=36645615

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800037584A Expired - Fee Related CN101111855B (zh) 2005-02-01 2006-02-01 安置电子组件于基底上的方法及其布设装置

Country Status (27)

Country Link
US (2) US7785932B2 (zh)
EP (1) EP1846874B1 (zh)
JP (1) JP4838813B2 (zh)
KR (1) KR101145535B1 (zh)
CN (1) CN101111855B (zh)
AP (1) AP2226A (zh)
AT (1) ATE413666T1 (zh)
AU (1) AU2006210245B2 (zh)
BR (1) BRPI0606562A8 (zh)
CA (1) CA2595796C (zh)
CY (1) CY1108717T1 (zh)
DE (1) DE602006003528D1 (zh)
DK (1) DK1846874T3 (zh)
EG (1) EG25336A (zh)
ES (1) ES2318724T3 (zh)
HR (1) HRP20090045T3 (zh)
MA (1) MA29242B1 (zh)
ME (1) ME01052B (zh)
MX (1) MX2007009166A (zh)
PL (1) PL1846874T3 (zh)
PT (1) PT1846874E (zh)
RS (1) RS50718B (zh)
RU (1) RU2398280C2 (zh)
SI (1) SI1846874T1 (zh)
TN (1) TNSN07302A1 (zh)
WO (1) WO2006082199A2 (zh)
ZA (1) ZA200707271B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106969790A (zh) * 2015-10-26 2017-07-21 罗伯特·博世有限公司 用于感测流体介质的至少一个流动特性的传感器装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008082617A2 (en) 2006-12-29 2008-07-10 Solicore, Inc. Mailing apparatus for powered cards
US7967214B2 (en) 2006-12-29 2011-06-28 Solicore, Inc. Card configured to receive separate battery
WO2009001621A1 (ja) * 2007-06-26 2008-12-31 Murata Manufacturing Co., Ltd. 部品内蔵基板の製造方法
FR2951866B1 (fr) * 2009-10-27 2011-11-25 Arjowiggins Security Procede de fabrication d'un support integrant un dispositif electronique
DE102010011517A1 (de) * 2010-03-15 2011-09-15 Smartrac Ip B.V. Laminataufbau für eine Chipkarte und Verfahren zu dessen Herstellung
US8963313B2 (en) 2011-12-22 2015-02-24 Raytheon Company Heterogeneous chip integration with low loss interconnection through adaptive patterning
EP2736001A1 (fr) * 2012-11-27 2014-05-28 Gemalto SA Module électronique à interface de communication tridimensionnelle
EP2767935A1 (fr) 2013-02-18 2014-08-20 NagraID S.A. Couche plastique pour carte électronique
EP3259708A1 (fr) * 2015-02-20 2017-12-27 Nid Sa Procédé de fabrication d'un dispositif comportant au moins un élément électronique associé à un substrat et à une antenne
RU2725617C2 (ru) * 2016-03-01 2020-07-03 Кардлаб Апс Схемный слой для карты с интегральной схемой
US10580745B1 (en) * 2018-08-31 2020-03-03 Globalfoundries Inc. Wafer level packaging with integrated antenna structures

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2632100B1 (fr) * 1988-05-25 1992-02-21 Schlumberger Ind Sa Procede de realisation d'une carte a memoire electronique et cartes a memoire electronique obtenue par la mise en oeuvre dudit procede
US5234530A (en) * 1991-05-20 1993-08-10 Eastman Kodak Company Apparatus for controlling assembly force
US5406699A (en) * 1992-09-18 1995-04-18 Matsushita Electric Industrial Co., Ltd. Method of manufacturing an electronics package
FR2701139B1 (fr) 1993-02-01 1995-04-21 Solaic Sa Procédé pour l'implantation d'un micro-circuit sur un corps de carte intelligente et/ou à mémoire, et carte comportant un micro-circuit ainsi implanté.
ZA941671B (en) * 1993-03-11 1994-10-12 Csir Attaching an electronic circuit to a substrate.
JP3409380B2 (ja) * 1993-07-30 2003-05-26 カシオ計算機株式会社 プリント基板装置
DE4344297A1 (de) * 1993-12-23 1995-06-29 Giesecke & Devrient Gmbh Verfahren zur Herstellung von Ausweiskarten
US5852289A (en) * 1994-09-22 1998-12-22 Rohm Co., Ltd. Non-contact type IC card and method of producing the same
DE19602821C1 (de) * 1996-01-26 1997-06-26 Siemens Ag Verfahren zur Herstellung einer Datenkarte
DE19609636C1 (de) * 1996-03-12 1997-08-14 Siemens Ag Chipkarte und Verfahren zur Herstellung einer Chipkarte
FR2756955B1 (fr) * 1996-12-11 1999-01-08 Schlumberger Ind Sa Procede de realisation d'un circuit electronique pour une carte a memoire sans contact
FR2761497B1 (fr) * 1997-03-27 1999-06-18 Gemplus Card Int Procede de fabrication d'une carte a puce ou analogue
US6038133A (en) * 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
JP3440801B2 (ja) * 1998-01-12 2003-08-25 セイコーエプソン株式会社 電子部品の接合装置
US6107920A (en) * 1998-06-09 2000-08-22 Motorola, Inc. Radio frequency identification tag having an article integrated antenna
FR2780500B1 (fr) 1998-06-25 2000-09-08 Lorraine Laminage Procede et dispositif de mesure d'un debit de matiere solide a l'etat divise, et application a un haut fourneau siderurgique
FR2780534B1 (fr) * 1998-06-25 2002-08-16 Solaic Sa Procede de realisation d'objets portatifs a composants electroniques et objets portatifs tels qu'obtenus par ledit procede
US6462284B1 (en) * 1998-07-01 2002-10-08 Seiko Epson Corporation Semiconductor device and method of manufacture thereof
US6100804A (en) * 1998-10-29 2000-08-08 Intecmec Ip Corp. Radio frequency identification system
US7038310B1 (en) * 1999-06-09 2006-05-02 Matsushita Electric Industrial Co., Ltd. Power module with improved heat dissipation
US6259408B1 (en) * 1999-11-19 2001-07-10 Intermec Ip Corp. RFID transponders with paste antennas and flip-chip attachment
JP3451373B2 (ja) * 1999-11-24 2003-09-29 オムロン株式会社 電磁波読み取り可能なデータキャリアの製造方法
DE10016715C1 (de) * 2000-04-04 2001-09-06 Infineon Technologies Ag Herstellungsverfahren für laminierte Chipkarten
FR2824939B1 (fr) * 2001-05-16 2003-10-10 A S K Procede de fabrication d'une carte a puce sans contact a l'aide de papier transfert et carte a puce obtenue a partir de ce procede
DE10136359C2 (de) 2001-07-26 2003-06-12 Muehlbauer Ag Verfahren zum Verbinden von Mikrochipmodulen mit auf einem ersten Trägerband angeordneten Antennen zum Herstellen eines Transponders
FR2832354B1 (fr) * 2001-11-20 2004-02-20 Arjo Wiggins Sa Procede de fabrication d'un article comportant une feuille et au moins un element rapporte sur cette feuille
US6838316B2 (en) * 2002-03-06 2005-01-04 Kabushiki Kaisha Toshiba Semiconductor device manufacturing method using ultrasonic flip chip bonding technique
US7230994B2 (en) 2002-04-04 2007-06-12 Nec Corporation Multi-level modulation apparatus, multi-level demodulation apparatus, multi-level modulation/demodulation communication system, program and modulation/demodulation method
US6867983B2 (en) * 2002-08-07 2005-03-15 Avery Dennison Corporation Radio frequency identification device and method
CN1577819A (zh) * 2003-07-09 2005-02-09 松下电器产业株式会社 带内置电子部件的电路板及其制造方法
JP4479209B2 (ja) * 2003-10-10 2010-06-09 パナソニック株式会社 電子回路装置およびその製造方法並びに電子回路装置の製造装置
US6974724B2 (en) * 2004-04-28 2005-12-13 Nokia Corporation Shielded laminated structure with embedded chips
US20090115042A1 (en) * 2004-06-04 2009-05-07 Zycube Co., Ltd. Semiconductor device having three-dimensional stacked structure and method of fabricating the same
US7385284B2 (en) * 2004-11-22 2008-06-10 Alien Technology Corporation Transponder incorporated into an electronic device
US8067253B2 (en) * 2005-12-21 2011-11-29 Avery Dennison Corporation Electrical device and method of manufacturing electrical devices using film embossing techniques to embed integrated circuits into film

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106969790A (zh) * 2015-10-26 2017-07-21 罗伯特·博世有限公司 用于感测流体介质的至少一个流动特性的传感器装置

Also Published As

Publication number Publication date
EP1846874B1 (fr) 2008-11-05
AU2006210245A1 (en) 2006-08-10
KR20070103745A (ko) 2007-10-24
JP4838813B2 (ja) 2011-12-14
ATE413666T1 (de) 2008-11-15
CA2595796A1 (en) 2006-08-10
BRPI0606562A2 (pt) 2010-07-06
CA2595796C (en) 2013-04-02
EP1846874A2 (fr) 2007-10-24
ES2318724T3 (es) 2009-05-01
DE602006003528D1 (de) 2008-12-18
AU2006210245B2 (en) 2011-04-14
SI1846874T1 (sl) 2009-04-30
KR101145535B1 (ko) 2012-05-15
DK1846874T3 (da) 2009-03-09
TNSN07302A1 (fr) 2008-12-31
US8218332B2 (en) 2012-07-10
EG25336A (en) 2011-12-14
HRP20090045T3 (en) 2009-02-28
US20100328914A1 (en) 2010-12-30
CY1108717T1 (el) 2014-04-09
MA29242B1 (fr) 2008-02-01
PT1846874E (pt) 2009-01-29
AP2226A (en) 2011-03-29
BRPI0606562A8 (pt) 2016-08-02
WO2006082199A3 (fr) 2006-11-23
ME01052B (me) 2012-10-20
RU2007128621A (ru) 2009-03-10
AP2007004088A0 (en) 2007-08-31
RS50718B (sr) 2010-06-30
MX2007009166A (es) 2007-09-12
US20060172458A1 (en) 2006-08-03
ZA200707271B (en) 2009-05-27
WO2006082199A2 (fr) 2006-08-10
PL1846874T3 (pl) 2009-04-30
JP2008529292A (ja) 2008-07-31
CN101111855B (zh) 2012-04-18
US7785932B2 (en) 2010-08-31
RU2398280C2 (ru) 2010-08-27

Similar Documents

Publication Publication Date Title
CN101111855B (zh) 安置电子组件于基底上的方法及其布设装置
US6406990B1 (en) Method of mounting a semiconductor chip, circuit board for flip-chip connection and method of manufacturing the same, electromagnetic wave readable data carrier and method of manufacturing the same, and electronic component module for an electromagnetic wave readable data carrier
US9027227B2 (en) Transferring an antenna to an RFID inlay substrate
US8198135B2 (en) Method for producing flexible integrated circuits which may be provided contiguously
JP4071626B2 (ja) スマートラベルウェブおよびその製造方法
US7621043B2 (en) Device for making an in-mold circuit
US20020020491A1 (en) High speed flip chip assembly process
CN101346735A (zh) Rfid标牌薄膜压纹制造技术
EP1136944A1 (en) Non-contact type ic card and method and apparatus for manufacturing the same
WO2003056509A1 (en) A smart label web and a method for its manufacture
JP2004514291A (ja) シリコンチップ上の集積回路のスマートラベルへの取付け方法
US8119458B2 (en) Placement method of an electronic module on a substrate
TWI420606B (zh) 電子模組於基底上之配置方法及該方法製造的裝置
CN105956653B (zh) 一种智能卡及其制造方法
US20010050138A1 (en) Thin electronic circuit component and method and apparatus for producing the same
JP2007503634A (ja) スマートラベル用のモジュールブリッジ
US6737732B2 (en) Data carrier with an integrated circuit between two carrier layers
CN1459077A (zh) 便携式电子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NAGRAVISION SA

Free format text: FORMER OWNER: NAGRAID SA

Effective date: 20150709

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150709

Address after: geneva

Patentee after: Nagravision SA

Address before: Switzerland Le Diluokele Crete

Patentee before: Nagraid SA

C56 Change in the name or address of the patentee
CP02 Change in the address of a patent holder

Address after: Swiss Lausanne shesuo

Patentee after: Nagravision SA

Address before: geneva

Patentee before: Nagravision SA

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120418

Termination date: 20200201

CF01 Termination of patent right due to non-payment of annual fee