CN108292373B - 用于嵌入集成电路倒装芯片的方法 - Google Patents

用于嵌入集成电路倒装芯片的方法 Download PDF

Info

Publication number
CN108292373B
CN108292373B CN201680070576.2A CN201680070576A CN108292373B CN 108292373 B CN108292373 B CN 108292373B CN 201680070576 A CN201680070576 A CN 201680070576A CN 108292373 B CN108292373 B CN 108292373B
Authority
CN
China
Prior art keywords
substrate
chip
flip
engagement pad
aerial coil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680070576.2A
Other languages
English (en)
Other versions
CN108292373A (zh
Inventor
黄永生
冯时荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intelligent Technology Private Ltd Co
Original Assignee
Intelligent Technology Private Ltd Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intelligent Technology Private Ltd Co filed Critical Intelligent Technology Private Ltd Co
Publication of CN108292373A publication Critical patent/CN108292373A/zh
Application granted granted Critical
Publication of CN108292373B publication Critical patent/CN108292373B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07722—Physical layout of the record carrier the record carrier being multilayered, e.g. laminated sheets
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07743—External electrical contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Credit Cards Or The Like (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明实施例涉及制造例如智能卡的智能装置(200)的方法，以及具有更高可靠性和寿命以及改进的表面的智能卡装置的配置。在包括插入具有导体图案的柔性薄膜(230)的层压基片层(220，240)的智能卡装置中，至少一个用于运行智能卡装置的倒装芯片(250)被嵌入在第一基片(220)中，以使得第一基片提供对至少一个倒装芯片的封装，其中该至少一个倒装芯片(250)被布置在第一竖直平面上的一个位置；并且，用于当智能卡装置被插入到智能卡读卡器时提供电连接的接触垫(260)被布置在第二竖直平面上的一个位置，其中第一竖直平面并不与第二竖直平面重叠。接触垫(260)通过第二基片中的空腔突出，以形成从层压基片层的外表面到接触垫(260)的连续平坦平面。

Description

用于嵌入集成电路倒装芯片的方法
技术领域
本发明涉及具有改进的寿命、可靠性和美观性的智能卡装置的制造，以及减少生产步骤和成本的制造方法。
背景技术
一种智能型集成电路(IC)模块，其可以是具有内部存储器的安全微控制器或等价智能装置，或单独的存储器芯片，该IC模块通常被封装或嵌入在载体中(例如卡)。由此产生的智能卡装置能够通过直接物理接触而连接到读卡器(即，使用由ISO(国际标准化组织)7816定义的接触类型接口，或通过远程非接触射频接口，即使用ISO14443定义的非接触类型，或两者都使用，即使用双接口)。通过使用嵌入式微控制器，智能卡装置能够存储大量的数据，执行卡上功能(例如，加密、相互认证)，并与用于各种应用程序(如银行、付款、电信)的智能卡读卡器智能交互。智能卡装置可以被封装进各种形式要素(例如塑料卡、密钥卡、手表、在GSM手机中使用的用户识别模块、基于USB的令牌、安全数字(SD)、小型/微型SD、MMC、VQFN8、SSOP20、TSSOP20、记忆棒卡等)。
通常，一种用于制造双接口智能卡装置的方法包括：
1(a)将具有引线焊接连接和封装的IC芯片组装在具有金属接触垫的柔性基片上，其中至少一个IC芯片和两个天线接触垫被安装在金属接触垫的底面上以产生IC模块(图1A显示多个IC模块110，其具有按照ISO 7816的接触垫布局，并且被组装在柔性基片上)；
1(b)将几个基片层进行层压，所述基片层包括插入在相同厚度的两个基片120、140之间的天线线圈嵌件130，以产生载体芯；
1(c)铣削层压的载体芯以提供多个第一空腔，其中每个第一空腔均用来接纳IC模块；
1(d)在每个第一空腔中，进一步铣削层压载体，形成多个第二空腔，其中第二空腔小于第一空腔，以暴露天线线圈的部分；
1(e)将天线线圈的暴露部分连接到设置在接触垫下侧的两个天线接触垫上；
1(f)将IC模块配置到每个第一腔中，使得IC模块的底面上的热熔带被施加到层压载体芯上；
1(g)向IC模块施加热量和压力，将IC模块嵌入层压载体芯中。
1(e)将天线线圈的暴露部分连接到被提供在接触垫的底面上的两个天线接触垫；
1(f)将IC模块设置在每个第一腔中，使得在IC模块的底面上的热熔带施加到层压载体芯；
1(g)向IC模块施加热量和压力，将IC模块嵌入层压载体芯中。
在上述的步骤1(e)中，天线线圈可通过使用传统的连线焊接、柔性凸点或导电材料的插入而被接合到在IC模块底面上的天线接点，从而焊接到天线触点上以形成从IC模块到天线线圈的电气连接，以允许接触型和非接触型处理的性能。
通常，一种用于制造单接口(即接触型)的智能卡装置的方法包括：
2(a)将具有引线焊接连接和封装的IC芯片组装在具有金属接触垫的柔性基片上，其中至少一个IC芯片和两个天线接触垫被安装在金属接触垫的底面上，以产生IC模块(图1A显示多个IC模块，其具有按照ISO 7816的接触垫布局，并且被组装在柔性基片上)；
2(b)将几个基片层进行层压，几个基片层包括两个等厚度的基片，以产生层压的载体芯；
2(c)铣削层压载体芯以提供多个第一空腔，其中每个第一空腔均用来接纳IC模块；
2(d)将IC模块配置到每个第一空腔中，使得IC模块的底面上的热熔带被施加到层压的载体芯；
2(e)向IC模块施加热量和压力，将IC模块嵌入层压载体芯中。
图1B显示了智能卡装置100的截面图，智能卡装置100具有连线焊接的封装的IC模块110，IC模块110被嵌入在层压的配置中。在IC模块110中，IC芯片150具有封装152，并且直接位于接触垫160的下面。
EP 2750082 A1公开了一种卡片和卡片制造方法，即使卡片表面已经被提供为哑光面，该卡片和卡片制造方法也使得能够在显示部分中清晰识别出显示内容。
发明内容
按照本发明的第一方面，提供了用于制造智能卡装置的方法。所述方法包括：
提供一种载体芯，在所述载体芯中，在第一基片和第二基片之间插入具有多个导体图案的柔性薄膜，其中每个导体图案包括：
被布置在第一竖直平面的一个位置上的至少一个倒装芯片，
被布置在第二竖直平面的一个位置上的至少一个接触垫，
至少一个导体路径，将至少一个接触垫电耦接到至少一个倒装芯片，其中第一竖直平面并不与第二竖直平面重叠，
其中所述提供一种载体芯、在所述载体芯中在第一基片和第二基片之间插入有具有多个导体图案的柔性薄膜的步骤还包括：通过在所述第二基片中的至少一个空腔暴露所述至少一个接触垫；以及
层压所述载体芯以产生层压的载体芯，在所述层压载体芯中，所述至少一个接触垫通过所述第二基片中的至少一个空腔突出，以形成从所述层压载体芯的外表面到所述至少一个接触垫的连续平坦平面。
在本发明的第一方面的一个实施例中，所述提供一种载体芯、在所述载体芯中在第一基片和第二基片之间插入有具有多个导体图案的柔性薄膜的步骤还包括：
在所述第一基片上覆盖所述柔性薄膜以产生临时芯；
层压所述临时芯以产生层压临时芯；以及
在所述层压临时芯上覆盖第二基片以产生所述载体芯。
在本发明的第一方面的一个实施例中，所述提供一种载体芯、在所述载体芯中在第一基片和第二基片之间插入有具有多个导体图案的柔性薄膜的步骤还包括：
将所述至少一个倒装芯片与所述第一基片抵接，
以及层压所述载体芯以产生层压载体芯的步骤还包括：
将所述至少一个倒装芯片嵌入到所述第一基片中。
在本发明的第一方面的一个实施例中，所述第一基片没有空腔。
在本发明的第一方面的一个实施例中，所述第一基片配备有至少一个空腔，所述至少一个空腔的至少一个尺寸测量值不大于所述至少一个倒装芯片的至少一个尺寸测量值，以及其中所述第一基片的所述至少一个空腔的尺寸被做成至少部分地容纳所述至少一个倒装芯片在其中。所述至少一个尺寸测量值是从包括高度、长度和宽度的组中选择的。
在本发明的第一方面的一个实施例中，所述提供一种载体芯、在所述载体芯中在第一基片和第二基片之间插入有具有多个导体图案的柔性薄膜的步骤还包括：
将所述至少一个倒装芯片与所述第二基片抵接，
以及层压所述载体芯以产生层压载体芯的步骤还包括：
将所述至少一个倒装芯片嵌入到所述第二基片中。
在本发明的第一方面的一个实施例中，所述层压所述载体芯以产生层压载体芯的步骤还包括：
使所述载体芯经受热循环，其中使所述载体芯经受热循环包括使所述载体芯经受至少80℃的高温并向所述载体芯施加至少20×105帕斯卡(Pa)的压力；以及
使所述载体芯经受冷循环，其中使所述载体芯经受冷循环包括使所述载体芯经受不大于30℃的低温并向所述载体芯施加至少20×105帕斯卡(Pa)的压力。
在本发明的第一方面的一个实施例中，所述方法还包括：将所述层压载体芯切割成多个单独的部分。
在本发明的第一方面的一个实施例中，所述方法还包括：
将每个单独的部分按照ISO 7810切割成ID-1尺寸，其中每个单独的部分至多包括所述至少一个导体图案中的一个导体图案。
在本发明的第一方面的一个实施例中，所述至少一个接触垫的尺寸是按照ISO7816制作的。
在本发明的第一方面的一个实施例中，所述第一和第二竖直平面是与第三竖直平面不重叠的，其中在每个单独的部分上按照ISO 7811所指定的压花区域被布置在所述第三竖直平面上的一个位置处。
在本发明的第一方面的一个实施例中，所述第一基片的厚度大于所述第二基片的厚度。
在本发明的第一方面的一个实施例中，每个导体图案还包括被布置在柔性薄膜上并在第四竖直平面上的一个位置处的至少一个天线线圈，并且其中所述第四竖直平面不与所述第一和第二竖直平面重叠，并且其中所述至少一个天线线圈电耦接到所述至少一个倒装芯片。
按照本发明的第二方面，提供了智能卡装置。所述智能卡装置包括：
层压载体芯，其包括：
第一基片；
第二基片；以及
柔性薄膜，其具有导体图案并且被插入在所述第一基片和所述第二基片之间，其中所述导体图案包括：
被嵌入在所述第一基片或所述第二基片中的至少一个倒装芯片，其中所述至少一个倒装芯片被布置在第一竖直平面上的一个位置处，
被布置在第二竖直平面上的一个位置处的接触垫，
至少一个导体路径，其将所述接触垫电耦接到所述至少一个倒装芯片，其中所述第一竖直平面是与所述第二竖直平面不重叠的，并且其中所述接触垫通过所述第二基片中的空腔突出以形成从层压载体芯的外表面到所述接触垫的连续平坦平面。
在本发明的第二方面的一个实施例中，所述层压载体芯按照ISO 7810被做成ID-1的尺寸。
在本发明的第二方面的一个实施例中，所述接触垫的尺寸是按照ISO 7816被制作的。
在本发明的第二方面的一个实施例中，在所述层压载体芯上按照ISO 7811所指定的压花区域被布置在第三竖直平面上的一个位置处，其中所述第三竖直平面是与所述第一和第二竖直平面不重叠的。
在本发明的第二方面的一个实施例中，所述压花区域被配置成压印有信息，该信息是选自包含识别号、名称和地址的组的至少一个。
在本发明的第二方面的一个实施例中，所述至少一个倒装芯片和所述接触垫被布置在所述柔性薄膜的相对的两侧上。
在本发明的第二方面的一个实施例中，所述至少一个倒装芯片和所述接触垫被布置在所述柔性薄膜的同一侧上。
在本发明的第二方面的一个实施例中，所述导体图案还包括被电耦接到所述至少一个倒装芯片的至少一个天线线圈，其中所述至少一个天线线圈被提供在第四竖直平面上的一个位置处，并且其中所述第四竖直平面是与所述第一和第二竖直平面不重叠的。
附图说明
本发明将参照附图进行详细描述，图中：
图1A显示在用于制造智能卡装置的现有的方法中使用的IC模块的组件；
图1B显示现有技术智能卡装置的截面图；
图2A到2C分别显示按照本发明的一个实施例的第一基片、柔性薄膜、和第二基片；
图2D显示在图2A的第一基片上覆盖图2B的柔性薄膜，以产生临时芯；
图2E显示在层压的临时芯上覆盖图2C的第二基片，以产生载体芯；
图2F显示在切割成单独的部分之前的层压载体芯；
图2G显示从图2F的层压载体芯的切割的部分得到的智能卡装置的截面图；
图2H是图2B的柔性薄膜的局部特写图并显示了一个导体图案，导体图案中接触垫和导体路径被布置在薄膜的顶面上，并且倒装芯片被布置在薄膜的底面上；
图2I显示具有一个导体图案的柔性薄膜的另一个例子，导体图案中接触垫和导体路径被布置在薄膜的顶面上，而倒装芯片模块被布置在薄膜的底面上；
图2J显示接触垫的一个例子；
图3A到3C分别显示按照本发明的一个实施例的第一基片、带有天线线圈的柔性薄膜、和第二基片；
图3D显示在图3A的第一基片上覆盖图3B的柔性薄膜，以产生临时芯；
图3E显示在层压的临时芯上覆盖图3A的第二基片，以产生载体芯；
图3F显示在切割成单独的部分之前的层压载体芯；
图3G显示从图3F的层压载体芯的切割的部分得到的智能卡装置的截面图；
图3H是图3B的柔性薄膜的局部特写图并显示了一个导体图案，导体图案中接触垫和导体路径被布置在薄膜的顶面上，而倒装芯片被布置在薄膜的底面上；
图3I显示具有一个导体图案的柔性薄膜的另一个例子，导体图案中接触垫、导体路径和天线线圈被布置在薄膜的顶面上，而倒装芯片被布置在薄膜的底面上；
图4显示按照本发明的一个实施例的用于制造智能卡装置的方法的流程图；
图5显示按照本发明的一个实施例的用于制造智能卡装置的方法的流程图；以及
图6显示其中倒装芯片和接触垫被布置在柔性薄膜的同一侧上的智能卡装置的截面图。
具体实施方式
在下面的描述中，为了提供本发明的各种说明性实施例的透彻的了解，阐述了许多具体的细节。然而，本领域技术人员应当理解，本发明的实施例可以在不用某些或所有的这些具体细节的情况下被实施。应当理解，这里使用的术语目的仅仅是描述实施例，而非意图限制本发明的范围。在附图中，相同的标号是指在几个示图上的相同或相似功能或特征。
应当理解，术语“包括”、“包含”和“具有”意图是开放式的，是指除了列出的元素以外可以有另外的元素。诸如第一、第二、第三和第四那样的标号的使用不应该被理解为在多个限定之间强加任何相对于位置或时间的顺序。而且，文中使用的诸如“顶部”，“底部”、“侧面”、“下面”、“垂直”那样的术语仅仅为了便于描述，它们是指如图所示的部件的取向。应当理解，这里描述的部件的任何取向是在本发明的范围内。
参照图2A到2J和图4。按照本发明的一个实施例，用于制造接触型接口的智能卡装置200的方法包括以下步骤：
在框图401，提供具有至少一个导体或电路图案210的柔性薄膜230或片材嵌体。图2B是具有多个导体图案210的柔性薄膜230或片材嵌体的示意图。
柔性薄膜230是非金属的，它可以由塑料制成，例如聚对苯二甲酸乙二醇酯(PET)。柔性薄膜230可以是透明的。
每个导体或电路图案210包括至少一个倒装芯片250，倒装芯片250被布置在(例如粘接到)柔性薄膜230的底面上，并被设置在第一竖直平面中的位置上。
每个导体图案210还包括金属接触垫260，金属接触垫260被布置在柔性薄膜230的顶面上并被设置在第二竖直平面中的位置上。第二竖直平面是与第一竖直平面不重叠的。因此，倒装芯片没有直接设置在接触垫260下面。当智能卡装置被插入到智能卡读卡器时，例如，计算机、销售端终端机，每个接触垫260提供导电性。接触垫260的物理和电特性可以是按照ISO 7816(特别地是按照ISO 7816-2)规定的。
每个导体图案210还包括被提供在薄膜230的顶面和/或底面上的导体路径270，以提供与倒装芯片250、接触垫260、和/或任何的其它部件的电连接。导体路径270包括穿过柔性薄膜230的厚度的至少一个导体路径，以便电耦接接触垫260与倒装芯片250。这样的导体路径可以通过诸如但不限于穿透孔或机械铆接技术那样的技术，而被嵌入到柔性薄膜230，以在接触垫260与倒装芯片250之间提供电耦接。
图2H是图2B的柔性薄膜的局部特写图，其中接触垫260和特定导体路径270被布置在薄膜230的顶面上，而倒装芯片250被布置在薄膜230的底面上。
图2I显示了被提供在柔性薄膜230上的导体图案210的一个例子，其中接触垫260和特定导体路径270被布置在薄膜230的顶面上，而倒装芯片250被布置在薄膜230的底面上。
应当理解，接触垫和导体路径通过已知的方法(例如干性蚀刻)被形成或被构建在柔性薄膜230上。
在框图403，柔性薄膜230被覆盖或叠放在第一基片220上，以产生临时芯225a。这个步骤包括将粘合剂施加到第一基片220和柔性薄膜230之一或二者，并且将柔性薄膜230的底面和至少一个倒装芯片250抵接至第一基片220(见图2D)。
在一个实施例中，第一基片220(见图2A)具有至少一个空腔222，空腔220被布置为当柔性薄膜230被放置或叠放在第一基片220上时对准和至少部分地容纳至少一个倒装芯片。所述空腔222具有至少一个尺寸测量值，其不大于所述至少一个倒装芯片250的至少一个尺寸测量值，从而使得第一基片220的至少一个空腔222的尺寸被做成在其中至少部分地容纳至少一个倒装芯片250。至少一个尺寸测量值是从包括各个空腔222或倒装芯片250的高度、长度和宽度的组中选择的。
在另一个实施例中，第一基片220(未示出)没有空洞。
在框图405，临时芯225a受到第一层压循环(lamination cycle)，以产生层压的临时芯225b，其中至少一个倒装芯片250被嵌入到第一基片220，并且由第一基片220封装。
具体地，临时芯225a被放置或被插入在层压板(laminator plates)之间。包括层压板的这种装置连同插入的临时芯225a被一起被送入层压机器中，其中临时芯225a在一个时间段内，例如约30分钟，经受第一热循环。第一热循环包括使得临时芯225a经受高温，例如至少80℃，并向所述临时芯225a施加压力，例如至少20巴或20×105帕斯卡(Pa)。随后，临时芯225a在一个时间段内，例如约20分钟，经受第一冷循环。第一冷循环包括使得临时芯225a经受低温，例如不超过30℃，并向临时芯225a施加压力，例如至少20巴或20×105帕斯卡(Pa)。本领域技术人员将会理解，该时间长度、温度条件、和压力条件可以按照所使用的材料和设备进行修改。
由于第一热循环期间的压力和温度条件，第一基片220被软化，并且倒装芯片250被压入或被嵌入到软化的第一基片220中。在第一冷循环期间，临时芯225a被冷却和被硬化。在完成第一冷循环后，产生层压的临时芯225b，其中所述至少一个倒装芯片250被嵌入在第一基片220，使得第一基片220提供了所述至少一个倒装芯片250的封装。
在框图407，第二基片240被覆盖或被堆放在层压的临时芯225b上，以产生载体芯225c。这个步骤包括将粘合剂施加到第二基片240和柔性薄膜230之一或二者，将薄膜230的顶面与第二基片240邻接，通过第二基片上的至少一个空腔242暴露所述至少一个接触垫260。第二基片240(见图2C)提供有至少一个空腔242，其尺寸被做成至少将接触垫260容纳在其中。
在一个实施例中，第一基片220的厚度大于第二基片240的厚度。
在另一个实施例中，第一基片220的厚度与第二基片240的厚度基本上相同。
在框图409，载体芯225c受到第二层压循环，以产生层压的载体芯225d(见图2F)，其中至少一个接触垫260通过第二基片240中的所述至少一个空腔242突出，以形成从层压的载体芯225d的外表面到所述至少一个接触垫260的连续平坦平面。
具体地，载体芯225c被放置或被插入在层压板之间。包括层压板的这种装置连同插入的载体芯225c被一起送入到层压机器中，其中载体芯225c在一个时间段内，例如约30分钟，经受第二热循环。第二热循环包括使得载体芯225c经受高温，例如至少80℃，并向载体芯225c施加压力，例如至少20巴或20×105帕斯卡(Pa)。随后，载体芯225c在一个时间段内，例如约20分钟，经受第二冷循环。第二冷循环包括使得载体芯225c经受低温，例如不超过30℃并向载体芯225c施加压力，例如至少20巴或20×105帕斯卡(Pa)。在第二冷循环期间，载体芯225c被冷却和被硬化。在完成第二冷循环后，产生层压的载体芯225d。本领域技术人员将会理解，该时间长度、温度条件、和压力条件可以按照所使用的材料和设备进行修改。
由于在第二热循环期间的压力和温度条件以及容纳每个接触垫260的每个空腔242的存在，所以每个接触垫260(以及在某些实施例中，围绕接触垫260的柔性薄膜230的一部分)被推进到和通过空腔242的空间。接触垫260和薄膜230的任何周围的部分通过空腔242的进一步突出都会受到层压板的限制，因此，在层压的载体芯225d中，获得了从层压的载体芯225d的外表面到所述至少一个接触垫260的连续的平坦表面。换句话说，在接触垫260周围的区域不会观察到沟槽或间隙。结果是在可看见和放置接触垫260的层压载体芯225d的侧面上的一个美观和连续平坦的表面。
在框图411，层压的载体芯225d被切割或被切成单独的部分。单独的部分200的尺寸的示意性代表在图2F上显示。
在一个实施例中，每个单独的部分200的尺寸被做成用于信用卡或银行卡应用，例如，按照ISO 7810的ID-1尺寸，并且每个单独的部分200至少包括至少一个倒装芯片250、接触垫260和导体路径。因此，每个部分能够作为智能卡装置被提供。应当理解，每个部分可以具有其它尺寸以用于其它应用，例如USB令牌。
在以上描述的方法中，第一和第二竖直平面是与第三竖直平面不重叠的，其中在所述第三竖直平面上的一个位置处布置压花区域，该压花区域根据ISO 7811，特别地根据ISO 7811-3，被指定在ID-1尺寸的层压载体芯上。
可以理解的是，虽然上文和图2B、2D、2G、2H、2I、3B、3D、3F、3H、3I描述的导体图案210中倒装芯片250和接触垫260被设置在柔性薄膜230的相对的两侧，但应当理解，某些其它实施例可以使用的导体图案中倒装芯片和接触垫被设置在柔性薄膜230的同一侧，例如在薄膜的顶面上。
按照本发明的一个实施例，提供了一种用于制造双接口类型(即接触和非接触接口)的智能卡装置200的方法，如根据具有适当修改的框图401到411所描述的，这些修改包括但不限于以下内容。例如，在框图401，至少一个天线线圈280例如通过干蚀刻法被提供或被形成在薄膜230的顶面或底面上并且在第四竖直平面的一个位置处，其中第四竖直平面不与第一和第二竖直平面重叠，并且其中所述至少一个天线线圈280通过一个或多个导体路径270电耦接到所述至少一个倒装芯片250。此外，每个导体图案可以包括两个倒装芯片，用于分别操作智能卡装置的接触接口和非接触接口。应当理解，天线线圈的尺寸可以取稍微小于ID-1尺寸、ID-1尺寸的一半、ID-1尺寸的四分之一或其他合适的尺寸。
参照图5，图上显示按照本发明的一个实施例的一种用于制造接触型接口或双接口(例如，接触和非接触接口)的智能卡装置200的方法。由于柔性薄膜、导体图案、第一基片和第二基片的特性和特征类似于前面结合图4的描述，因此它们的细节将不再重复描述。
在框图501，提供了载体芯，在载体芯中，在第一基片与第二基片之间插入具有多个导体图案的柔性薄膜。这个步骤包括将粘合剂施加到第一基片和柔性薄膜之一或二者，将所述柔性薄膜的底面和所述至少一个倒装芯片抵接至所述第一基片，将粘合剂施加到第二基片和柔性薄膜之一或二者，将所述柔性薄膜的顶面抵接至所述第二基片，以及通过在所述第二基片中的至少一个空腔暴露所述至少一个接触垫。可以理解，框图501中的一些上述步骤可以互换。
在另一些实施例中，采用倒装芯片和接触垫被设置在柔性薄膜的同一侧(如在膜的上表面上)的导体图案，该至少一个倒装芯片不会被抵接到第一基片。
在框图503中，载体芯被层压以产生层压载体芯。
具体地，载体芯被放置或被插入在层压板之间。包括层压板的这种装置连同插入的载体芯一起被送入层压机器中，其中载体芯在一个时间段内，例如约30分钟，经受热循环。所述热循环包括使得载体芯经受高温，例如至少80℃，并向所述载体芯施加压力，例如至少20巴或20×105帕斯卡(Pa)。随后，载体芯在一个时间段内，例如约20分钟，经受冷循环。冷循环包括使得载体芯经受低温，例如不超过30℃并向载体芯施加压力，例如至少20巴或20×105帕斯卡(Pa)。本领域技术人员将会理解，时间长度、温度条件、和压力条件都可以按照所使用的材料和设备进行修改。
由于在热循环期间的压力和温度条件，第一基片被软化，并且倒装芯片被压入或嵌入到软化的第一基片中。同时，由于存在容纳每个接触垫的空腔，每个接触垫(以及在某些实施例中，围绕接触垫的柔性薄膜的一部分)被推进到和通过空腔的空间。接触垫和薄膜的任何周围的部分通过空腔的进一步突出都会受到层压板的限制，因此，在层压载体芯中，获得了从层压载体芯的外表面到所述至少一个接触垫的连续的平坦表面。换句话说，在接触垫周围的区域不会观察到沟槽或间隙。结果是在可看见和放置接触垫的层压载体芯的侧面上的一个美观和连续平坦的表面；以及由第一或第二基片提供的对于倒装芯片的封装。
在框图505中，层压载体芯被切割或被切成具有ID-1或其它尺寸的单独的部分。参照图2G，图2G是从层压载体芯225d切割出的、IC嵌入的装置或智能卡装置200的截面图，并且对应于在方块411中提到的、单独的部分200。
图2G显示被嵌入在层压载体芯中的倒装芯片250，层压载体芯包括具有导体图案并被插入在第一基片220与第二基片240之间的柔性薄膜230。
柔性薄膜230包括被设置在薄膜230的顶面和/或底面上的导体图案210。导体图案210包括被嵌入在第一基片220中、并且被布置在薄膜230的底面和第一竖直平面中的一个位置上的至少一个倒装芯片250。导体图案210还包括被设置在与第二基片240邻接的薄膜230的顶面和在第二竖直平面中的一个位置上的金属接触垫260。导体图案210还包将接触垫260电耦接到倒装芯片250的导体路径270。在一些实施例中，至少一个导体路径穿过薄膜230的厚度，将接触垫260电耦接至所述至少一个倒装芯片250。第一竖直平面与第二竖直平面不重叠。至少一个倒装芯片模块250被嵌入到第一基片220中，使得第二基片240封装至少一个倒装芯片模块。所述至少一个接触垫260突出通过第二基片240中的至少一个空腔，以形成从层压载体芯的外表面到至少一个接触垫260的连续平坦平面。
第一基片220包括顶面或内表面，其被层压到包括所述至少一个倒装芯片250的薄膜230的底面。所述至少一个倒装芯片模块被嵌入在所述第一基片220中，使得所述第二基片240的整个主体提供对于所述倒装芯片模块的封装。这种封装提供了大于倒装芯片嵌入的装置的面积和体积，保护倒装芯片不会破碎。
第二基片240具有空腔，接触垫260(以及在某些实施例中，围绕接触垫260的柔性薄膜230的一部分)突出通过该空腔，以用于实施接触类型的处理。第二基片240包括被层压到薄膜230的底面或内表面，以及形成从层压载体芯的外表面到所述至少一个接触垫260的连续平坦平面的顶面或外表面。在接触垫260与层压芯或第二基片240的周围外表面之间的区域没有沟槽或间隙，相反地，在用前述的现有的方法制造的现有的智能卡中存在这些沟槽或间隙。
在一个实施例中，第一基片220的厚度大于第二基片240的厚度。在另一个实施例中，第一基片220的厚度与第二基片240的厚度基本上相同。
在一个实施例中，所述层压载体芯按照ISO 7810被做成ID-1的尺寸。
在一个实施例中，接触垫260的尺寸是按照ISO 7816被制作的。
在一个实施例中，在层压载体芯上按照ISO 7811，特别地按照ISO 7811-3，所指定的压花区域被布置在第三竖直平面上的一个位置处，其中第三竖直平面是与第一和第二竖直平面不重叠的。所述压花区域被配置成压印信息，例如标识号、名称和地址等。其他类型的信息也可以被压印。
参考图3G，其是IC嵌入式装置或智能卡装置300的横截面视图，该IC嵌入式装置或智能卡装置300具有双接口，即接触和非接触接口。图3G的智能卡装置300类似于图2G，除了薄膜230还包括被设置在薄膜230的顶面或底面上的至少一个天线线圈280，并且至少一个天线线圈280被电耦接到所述至少一个倒装芯片250。所述至少一个天线线圈280被设置在第四竖直平面的一个位置上，其中第四竖直平面是与第一和第二竖直平面不重叠的。
图6是IC嵌入装置或智能卡装置600的截面图，其中倒装芯片250和接触垫260布置在柔性薄膜230的同一个侧，例如顶面上。因此，在本实施例中，所述至少一个倒装芯片250被嵌入第二基片240或通过第二基片240被封装。智能卡装置600的其它细节类似于图2G，因此不会在这里重复阐述。
本发明的实施例提供几个优点，包括但不限于下述内容：
在前面描述的现有的方法中，在进行铣削以暴露天线线圈的部分之前，在厚度相等的两个基片之间插入与任何集成芯片芯片不相连的天线线圈。随后，使用多种方法之一将天线线圈的暴露部分电连接到集成电路模块。
与此相反，在本发明中，使用具有导体图案的一个单层(例如优选地为柔性的和非金属的薄膜或基片)，导体图案包括至少一个倒装芯片、导体路径和至少一个天线线圈。使用这种带有导体图案的单片嵌体，消除了用于铣削层压的基片以暴露天线线圈的部分以及将天线线圈的暴露部分连接到倒装芯片的步骤。使用这种带有导体图案的单片嵌体也提高了与天线线圈的连接的可靠性，因为接触垫和包括将倒装芯片连接到天线线圈的导体路径在同一过程中被层压到薄膜上。
在前面描述的现有的方法中，倒装芯片直接位于接触垫的底面上(见图1B)，因此倒装芯片容易因接触垫与接触式阅读器的交互的重复使用而损坏。
相反，在本发明中，即使存在接触垫与接触式阅读器的交互的重复使用，倒装芯片相对于接触垫的偏移布置或竖直非对准能够减少对芯片的损坏风险。
在用于制造ID-1尺寸的智能卡装置的本发明的各种实施例中，IC模块可以放置在除了在用于放置接触垫、压花信息、和放置天线线圈(用于双接口卡)的竖直平面以外的ID-1尺寸内的任何地方。因此，本发明的IC嵌入式装置或智能卡装置的寿命和可靠性将得到改善。
在前面描述的现有的方法中，IC芯片150被提供以具有等于智能卡装置100或智能卡模块110的接触垫160的一部分的面积和体积的封装152。
与此相反，在本发明中，倒装芯片250被嵌入在第一基片220或第二基片240中，因此被提供以具有显著地大于接触垫260和倒装芯片250的面积和体积的封装(即，第一基片)。因此，如果相同大小的力被分别施加到图1B的现有的智能卡装置100和按照本发明的图2G、3G和6的智能卡装置200、300、600上，则现有的智能卡装置(图1B)由于更小的封装面积将受到更大的单位面积压力，并且因此更容易被破坏，而本发明的智能卡设备(图2G、3G和6)由于较大的封装面积，将受到较小的单位面积压力，因此更不容易破碎。因此，本发明的智能卡装置(图2G、3G和6)的更大的封装面积和体积对倒装芯片提供了更大的保护，从而提高了智能装置200、300、600的寿命和可靠性。
在图1B的现有智能卡装置100中，在接触垫160与载体芯的周围基片140之间存在有间隙190。这些间隙，尽管很窄，但常常积聚灰尘和污垢。
与此相反，在本发明中，接触垫260(以及在某些实施例中，环绕的薄膜的一部分)在层压期间将通过空腔突出，并且提供从载体芯的外表面到至少一个接触垫的连续平坦平面，从而在接触垫与载体芯之间没有沟槽或间隙。
应当理解，上述的实施例和特征应被视为示例性的，而不是限制性的。考虑到说明书和本发明的实践，许多其他实施例对本领域技术人员来说也是显而易见的。此外，某些术语为了描述清楚的目的而被使用，但并不限制本发明公开的实施例。

Claims (39)

1.一种用于制造智能卡装置(200，300，600)的方法，所述方法包括：
提供一种载体芯(225c)，在所述载体芯(225c)中，在第一基片(220)和第二基片(240)之间插入有具有多个导体图案(210)的柔性薄膜(230)，其中，每个导体图案(210)包括：
至少一个倒装芯片(250)，
相对于所述至少一个倒装芯片(250)以一偏移量布置的至少一个接触垫(260)，其中所述偏移量使得所述至少一个接触垫(260)和所述至少一个倒装芯片(250)在垂直于所述柔性薄膜(230)的方向上不重叠，
至少一个导体路径(270)，其将所述至少一个接触垫(260)电耦接到所述至少一个倒装芯片(250)，其中所述至少一个导体路径(270)和所述至少一个接触垫(260)形成在所述柔性薄膜(230)上，
其中所述提供一种载体芯(225c)、在所述载体芯(225c)中在第一基片(220)和第二基片(240)之间插入有具有多个导体图案(210)的柔性薄膜(230)的步骤还包括：通过所述第二基片(240)中的至少一个空腔(242)暴露所述至少一个接触垫(260)；以及
层压所述载体芯(225c)以产生层压的载体芯(225d)，在所述层压载体芯中所述至少一个接触垫(260)通过所述第二基片(240)中的至少一个空腔(242)突出，以形成从所述层压的载体芯(225d)的外表面到所述至少一个接触垫(260)的连续平坦平面，从而所述接触垫(260)与所述层压的载体芯的外表面之间的区域没有间隙。
2.根据权利要求1所述的方法，其特征在于，所述提供一种载体芯(225c)、在所述载体芯中在第一基片(220)和第二基片(240)之间插入有具有多个导体图案(210)的柔性薄膜(230)的步骤还包括：
在所述第一基片(220)上覆盖所述柔性薄膜(230)以产生临时芯(225a)；
层压所述临时芯(225a)以产生层压临时芯(225b)；以及
在所述层压临时芯(225b)上覆盖第二基片(240)以产生所述载体芯(225c)。
3.根据权利要求1到2中任一项所述的方法，其特征在于，所述提供一种载体芯(225c)、在所述载体芯中在第一基片(220)和第二基片(240)之间插入有具有多个导体图案(210)的柔性薄膜(230)的步骤还包括：
将所述至少一个倒装芯片(250)与所述第一基片(220)抵接，所述至少一个倒装芯片(250)和所述至少一个接触垫(260)被布置在所述柔性薄膜(230)的相对的两侧上，
其中层压所述载体芯(225c)以产生层压的载体芯(225d)的步骤还包括：
将所述至少一个倒装芯片(250)嵌入到所述第一基片(220)中。
4.根据权利要求3所述的方法，其特征在于，所述第一基片(220)没有空腔。
5.根据权利要求3所述的方法，其特征在于，所述第一基片(220)配备有至少一个空腔(222)，所述第一基片(220)的至少一个空腔(222)的至少一个尺寸测量值不大于所述至少一个倒装芯片(250)的至少一个尺寸测量值，以及所述第一基片(220)的至少一个空腔(222)的尺寸被做成至少部分地容纳所述至少一个倒装芯片(250)在其中。
6.根据权利要求5所述的方法，其特征在于，所述至少一个尺寸测量值是从包括高度、长度和宽度的组中选择的。
7.根据权利要求1到2中任一项所述的方法，其特征在于，所述提供一种载体芯(225c)、在所述载体芯中在第一基片(220)和第二基片(240)之间插入有具有多个导体图案(210)的柔性薄膜(230)的步骤还包括：
将所述至少一个倒装芯片(250)与所述第二基片(240)邻接，所述至少一个倒装芯片(250)和所述至少一个接触垫(260)被布置在所述柔性薄膜(230)的同一侧上，
其中层压所述载体芯(225c)以产生层压的载体芯(225d)的步骤还包括：
将所述至少一个倒装芯片(250)嵌入到所述第二基片(240)中。
8.根据权利要求1到2中任一项所述的方法，其特征在于，层压所述载体芯(225c)以产生层压的载体芯(225d)的步骤还包括：
使所述载体芯(225c)经受热循环，其中使所述载体芯(225c)经受热循环包括使所述载体芯(225c)经受至少80℃的高温并向所述载体芯(225c)施加至少20×105帕斯卡Pa的压力；以及
使所述载体芯(225c)经受冷循环，其中使所述载体芯(225c)经受冷循环包括使所述载体芯(225c)经受不大于30℃的低温并向所述载体芯(225c)施加至少20×105帕斯卡Pa的压力。
9.根据权利要求1到2中任一项所述的方法，其特征在于，还包括：
将所述层压的载体芯(225d)切割成多个单独的部分。
10.根据权利要求9所述的方法，其特征在于，将所述层压的载体芯(225d)切割成多个单独的部分还包括：
将每个单独的部分按照ISO7810切割成ID-1尺寸，其中每个单独的部分至多包括所述至少一个导体图案(210)中的一个导体图案。
11.根据权利要求10所述的方法，其特征在于，所述至少一个接触垫(260)的尺寸是按照ISO7816制作的。
12.根据权利要求11所述的方法，其特征在于，在每个单独的部分上按照ISO7811指定了压花区域。
13.根据权利要求1到2中任一项所述的方法，其特征在于，所述第一基片(220)的厚度大于所述第二基片(240)的厚度。
14.根据权利要求1到2中任一项所述的方法，其特征在于，每个导体图案(210)还包括被形成在所述柔性薄膜(230)上的至少一个天线线圈(280)，并且所述至少一个天线线圈(280)电耦接到所述至少一个倒装芯片(250)。
15.一种智能卡装置(200，300，600)，其特征在于，所述智能卡装置包括：
层压载体芯，其包括：
第一基片(220)；
第二基片(240)；以及
柔性薄膜(230)，其具有导体图案(210)并且被插入在所述第一基片(220)和所述第二基片(240)之间，其中所述导体图案(210)包括：
被嵌入在所述第一基片(220)或所述第二基片(240)中的至少一个倒装芯片(250)，
相对所述至少一个倒装芯片(250)偏移布置的接触垫(260)，其中所述偏移布置使得所述接触垫(260)和所述至少一个倒装芯片(250)在垂直于所述柔性薄膜(230)的方向上不重叠，
至少一个导体路径(270)，其将所述接触垫(260)电耦接到所述至少一个倒装芯片(250)，其中所述至少一个导体路径(270)和所述接触垫(260)形成在所述柔性薄膜(230)上，并且其中所述接触垫(260)通过所述第二基片(240)中的空腔(242)突出以形成从所述层压载体芯的外表面到所述接触垫(260)的连续平坦平面，从而所述接触垫(260)与所述层压载体芯的外表面之间的区域没有间隙。
16.根据权利要求15所述的智能卡装置(200，300，600)，其特征在于，所述层压载体芯被按照ISO7810做成ID-1的尺寸。
17.根据权利要求16所述的智能卡装置(200，300，600)，其特征在于，所述接触垫(260)的尺寸是按照ISO7816被制作的。
18.根据权利要求17所述的智能卡装置(200，300，600)，其特征在于，所述层压的载体芯的外表面包括压花区域，所述压花区域按照ISO7811被指定在所述层压的载体芯上。
19.根据权利要求18所述的智能卡装置(200，300，600)，其特征在于，所述压花区域被配置成压印有信息，该信息是选自包含识别号、名称和地址的组的至少一个。
20.根据权利要求15到19中任一项所述的智能卡装置(200，300，600)，其特征在于，所述至少一个倒装芯片(250)和所述接触垫(260)被布置在所述柔性薄膜(230)的相对的两侧上。
21.根据权利要求15到19中任一项所述的智能卡装置(200，300，600)，其特征在于，所述至少一个倒装芯片(250)和所述接触垫(260)被布置在所述柔性薄膜(230)的同一侧上。
22.根据权利要求15到19中任一项所述的智能卡装置(200，300，600)，其特征在于，所述导体图案(210)还包括被电耦接到所述至少一个倒装芯片(250)的至少一个天线线圈(280)，其中所述至少一个天线线圈(280)被形成在所述柔性薄膜(230)上。
23.根据权利要求15到19中任一项所述的智能卡装置(200，300，600)，其特征在于，所述第一基片(220)或所述第二基片(240)对所述至少一个倒装芯片(250)提供封装，所述封装具有大于所述接触垫(260)的面积和体积。
24.根据权利要求3所述的方法，其特征在于，每个导体图案(210)还包括被形成在所述柔性薄膜(230)上的至少一个天线线圈(280)，并且所述至少一个天线线圈(280)电耦接到所述至少一个倒装芯片(250)。
25.根据权利要求4所述的方法，其特征在于，每个导体图案(210)还包括被形成在所述柔性薄膜(230)上的至少一个天线线圈(280)，并且所述至少一个天线线圈(280)电耦接到所述至少一个倒装芯片(250)。
26.根据权利要求5所述的方法，其特征在于，每个导体图案(210)还包括被形成在所述柔性薄膜(230)上的至少一个天线线圈(280)，并且所述至少一个天线线圈(280)电耦接到所述至少一个倒装芯片(250)。
27.根据权利要求6所述的方法，其特征在于，每个导体图案(210)还包括被形成在所述柔性薄膜(230)上的至少一个天线线圈(280)，并且所述至少一个天线线圈(280)电耦接到所述至少一个倒装芯片(250)。
28.根据权利要求7所述的方法，其特征在于，每个导体图案(210)还包括被形成在所述柔性薄膜(230)上的至少一个天线线圈(280)，并且所述至少一个天线线圈(280)电耦接到所述至少一个倒装芯片(250)。
29.根据权利要求8所述的方法，其特征在于，每个导体图案(210)还包括被形成在所述柔性薄膜(230)上的至少一个天线线圈(280)，并且所述至少一个天线线圈(280)电耦接到所述至少一个倒装芯片(250)。
30.根据权利要求9所述的方法，其特征在于，每个导体图案(210)还包括被形成在所述柔性薄膜(230)上的至少一个天线线圈(280)，并且所述至少一个天线线圈(280)电耦接到所述至少一个倒装芯片(250)。
31.根据权利要求10所述的方法，其特征在于，每个导体图案(210)还包括被形成在所述柔性薄膜(230)上的至少一个天线线圈(280)，并且所述至少一个天线线圈(280)电耦接到所述至少一个倒装芯片(250)。
32.根据权利要求11所述的方法，其特征在于，每个导体图案(210)还包括被形成在所述柔性薄膜(230)上的至少一个天线线圈(280)，并且所述至少一个天线线圈(280)电耦接到所述至少一个倒装芯片(250)。
33.根据权利要求12所述的方法，其特征在于，每个导体图案(210)还包括被形成在所述柔性薄膜(230)上的至少一个天线线圈(280)，并且所述至少一个天线线圈(280)电耦接到所述至少一个倒装芯片(250)。
34.根据权利要求13所述的方法，其特征在于，每个导体图案(210)还包括被形成在所述柔性薄膜(230)上的至少一个天线线圈(280)，并且所述至少一个天线线圈(280)电耦接到所述至少一个倒装芯片(250)。
35.根据权利要求20所述的智能卡装置(200，300，600)，其特征在于，所述导体图案(210)还包括被电耦接到所述至少一个倒装芯片(250)的至少一个天线线圈(280)，其中所述至少一个天线线圈(280)被形成在所述柔性薄膜(230)上。
36.根据权利要求21所述的智能卡装置(200，300，600)，其特征在于，所述导体图案(210)还包括被电耦接到所述至少一个倒装芯片(250)的至少一个天线线圈(280)，其中所述至少一个天线线圈(280)被形成在所述柔性薄膜(230)上。
37.根据权利要求20所述的智能卡装置(200，300，600)，其特征在于，所述第一基片(220)或所述第二基片(240)对所述至少一个倒装芯片(250)提供封装，所述封装具有大于所述接触垫(260)的面积和体积。
38.根据权利要求21所述的智能卡装置(200，300，600)，其特征在于，所述第一基片(220)或所述第二基片(240)对所述至少一个倒装芯片(250)提供封装，所述封装具有大于所述接触垫(260)的面积和体积。
39.根据权利要求22所述的智能卡装置(200，300，600)，其特征在于，所述第一基片(220)或所述第二基片(240)对所述至少一个倒装芯片(250)提供封装，所述封装具有大于所述接触垫(260)的面积和体积。
CN201680070576.2A 2015-12-04 2016-11-22 用于嵌入集成电路倒装芯片的方法 Active CN108292373B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201562263105P 2015-12-04 2015-12-04
US62/263,105 2015-12-04
PCT/SG2016/050574 WO2017095329A1 (en) 2015-12-04 2016-11-22 Method for embedding integrated circuit flip chip

Publications (2)

Publication Number Publication Date
CN108292373A CN108292373A (zh) 2018-07-17
CN108292373B true CN108292373B (zh) 2019-07-23

Family

ID=57530791

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680070576.2A Active CN108292373B (zh) 2015-12-04 2016-11-22 用于嵌入集成电路倒装芯片的方法

Country Status (19)

Country Link
US (2) US10558906B2 (zh)
EP (1) EP3384434B1 (zh)
JP (1) JP6544759B2 (zh)
KR (1) KR101897944B1 (zh)
CN (1) CN108292373B (zh)
AU (1) AU2016361882B2 (zh)
BR (2) BR112018011000B1 (zh)
CA (1) CA3002778C (zh)
ES (1) ES2747913T3 (zh)
HU (1) HUE045755T2 (zh)
MA (1) MA43370B1 (zh)
MX (1) MX2018005155A (zh)
PH (1) PH12018500683B1 (zh)
PL (1) PL3384434T3 (zh)
PT (1) PT3384434T (zh)
RU (1) RU2667741C1 (zh)
UA (1) UA118640C2 (zh)
WO (1) WO2017095329A1 (zh)
ZA (1) ZA201802189B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3063555B1 (fr) * 2017-03-03 2021-07-09 Linxens Holding Carte a puce et procede de fabrication d’une carte a puce
KR102107795B1 (ko) * 2018-11-22 2020-05-28 주식회사 엔에이블 플렉시블 기판을 이용한 스마트 카드 제조방법
DE102019202718B4 (de) 2019-02-28 2020-12-24 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Dünnes Dual-Folienpackage und Verfahren zum Herstellen desselben
DE102019202715A1 (de) 2019-02-28 2020-09-03 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Folienbasiertes package mit distanzausgleich
DE102019202716B4 (de) * 2019-02-28 2020-12-24 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Flex-folien-package mit coplanarer topologie für hochfrequenzsignale und verfahren zum herstellen eines derartigen flex-folien-packages
DE102019202721B4 (de) 2019-02-28 2021-03-25 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. 3d-flexfolien-package
EP4042329B1 (en) * 2020-08-05 2023-06-07 Smartflex Technology Pte Ltd Smart cards having led and methods for fabrication thereof
DE102021001579A1 (de) 2021-03-25 2022-09-29 Giesecke+Devrient Mobile Security Gmbh Chipkarte und Verfahren zur Herstellung einer Chipkarte
KR20240032897A (ko) * 2021-07-16 2024-03-12 액트 아이덴티티 테크놀로지 리미티드 칩 모듈 및 이를 형성하는 방법
US11960951B1 (en) * 2022-09-23 2024-04-16 Capital One Services, Llc Transaction card with multiple orientations

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102231193A (zh) * 2011-07-06 2011-11-02 黄艳 一种双界面智能卡
CN103310270A (zh) * 2012-11-30 2013-09-18 薛渊 双界面智能卡及其制造工艺
CN103862823A (zh) * 2012-12-13 2014-06-18 欧贝特科技公司 通过连续层压制造接触型微电路卡的方法
EP2750082A1 (en) * 2011-08-25 2014-07-02 Dai Nippon Printing Co., Ltd. Card and card manufacturing method

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5837153A (en) * 1997-01-15 1998-11-17 Kawan; Joseph C. Method and system for creating and using a logotype contact module with a smart card
US6832730B2 (en) * 2001-07-27 2004-12-21 Storcard, Inc. Smart card with rotating storage
DE10303740B4 (de) * 2003-01-30 2006-09-14 Infineon Technologies Flash Gmbh & Co. Kg Sicherheitsspeicherkarte und Herstellungsverfahren
US9430732B2 (en) * 2014-05-08 2016-08-30 Tego, Inc. Three-dimension RFID tag with opening through structure
US20070290048A1 (en) * 2006-06-20 2007-12-20 Innovatier, Inc. Embedded electronic device and method for manufacturing an embedded electronic device
US9390364B2 (en) * 2011-08-08 2016-07-12 Féinics Amatech Teoranta Transponder chip module with coupling frame on a common substrate for secure and non-secure smartcards and tags
FR2980015B1 (fr) * 2011-09-08 2013-11-22 Sansystems Dispositif electronique a puce et procede de fabrication par bobines
US20140042230A1 (en) * 2012-08-09 2014-02-13 Infineon Technologies Ag Chip card module with separate antenna and chip card inlay using same
EP2784724A3 (en) * 2013-03-27 2015-04-22 Féinics AmaTech Teoranta Selective deposition of magnetic particles, and using magnetic material as a carrier medium to deposit other particles

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102231193A (zh) * 2011-07-06 2011-11-02 黄艳 一种双界面智能卡
EP2750082A1 (en) * 2011-08-25 2014-07-02 Dai Nippon Printing Co., Ltd. Card and card manufacturing method
CN103310270A (zh) * 2012-11-30 2013-09-18 薛渊 双界面智能卡及其制造工艺
CN103862823A (zh) * 2012-12-13 2014-06-18 欧贝特科技公司 通过连续层压制造接触型微电路卡的方法

Also Published As

Publication number Publication date
AU2016361882A1 (en) 2018-04-19
US10558906B2 (en) 2020-02-11
CN108292373A (zh) 2018-07-17
BR122019027776B1 (pt) 2020-10-20
KR101897944B1 (ko) 2018-09-12
AU2016361882B2 (en) 2018-11-01
CA3002778A1 (en) 2017-06-08
PH12018500683A1 (en) 2018-10-15
EP3384434B1 (en) 2019-08-21
HUE045755T2 (hu) 2020-01-28
PT3384434T (pt) 2019-10-28
RU2667741C1 (ru) 2018-09-24
US10685275B2 (en) 2020-06-16
JP2019500749A (ja) 2019-01-10
EP3384434A1 (en) 2018-10-10
ZA201802189B (en) 2019-08-28
PH12018500683B1 (en) 2018-10-15
MA43370B1 (fr) 2019-10-31
US20200134413A1 (en) 2020-04-30
PL3384434T3 (pl) 2020-01-31
ES2747913T3 (es) 2020-03-12
CA3002778C (en) 2018-09-18
BR112018011000B1 (pt) 2020-10-20
KR20180069000A (ko) 2018-06-22
WO2017095329A1 (en) 2017-06-08
UA118640C2 (uk) 2019-02-11
JP6544759B2 (ja) 2019-07-17
US20180300597A1 (en) 2018-10-18
MX2018005155A (es) 2018-08-15
BR112018011000A2 (pt) 2018-12-04

Similar Documents

Publication Publication Date Title
CN108292373B (zh) 用于嵌入集成电路倒装芯片的方法
TWI623883B (zh) 轉頻層及其製造方法
JP5379803B2 (ja) パスポートのための無線周波数識別装置およびその製作方法
US20090151150A1 (en) Manufacturing method for a card and card obtained by said method
US20110024036A1 (en) Radio frequency identification device support for hybrid card and its manufacturing method
KR101145535B1 (ko) 기판에 전자 조립품을 적용하는 방법 및 전자 조립품을적용하는 장치
KR20050039713A (ko) 강화된 균등성으로 된 비접촉 또는 접촉/비접촉하이브리드 칩 카드의 제조방법
CN100353375C (zh) 智能卡及其制造方法
JP2001522107A (ja) コンタクトレスチップカードを製造する方法およびコンタクトレスチップカード
KR102069747B1 (ko) 균열-방지 전자 디바이스를 만들기 위한 방법
US10176421B2 (en) Method for producing a data carrier that prevents mechanical strains between chip and data carrier body
US10013648B2 (en) Method for fabricating an electronic/electrical circuit device
CN104978595A (zh) 双接口ic卡组件及用于制造双接口ic卡组件的方法
US10102468B2 (en) Method for producing a radio-frequency device maintaining anisotropic connection
JP2005149360A (ja) Ｓｉｍ用ｉｃカード
KR20030051442A (ko) 루프코일 접점을 메탈 플레이트로 접합한 스마트 카드 및그 제조 방법
US20110003436A1 (en) Placement Method of an Electronic Module on a Substrate
JP2010072930A (ja) Ｉｃモジュール、及びこれを用いたｉｃカード
JPH10297151A (ja) 非接触型ｉｃカード
KR20040065589A (ko) 호일 적층을 통한 개선된 ｉｃ 카드 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant