KR20070012771A - 탄화규소 제품, 그의 제조방법 및 탄화규소 제품의세정방법 - Google Patents

탄화규소 제품, 그의 제조방법 및 탄화규소 제품의세정방법 Download PDF

Info

Publication number
KR20070012771A
KR20070012771A KR1020067001913A KR20067001913A KR20070012771A KR 20070012771 A KR20070012771 A KR 20070012771A KR 1020067001913 A KR1020067001913 A KR 1020067001913A KR 20067001913 A KR20067001913 A KR 20067001913A KR 20070012771 A KR20070012771 A KR 20070012771A
Authority
KR
South Korea
Prior art keywords
silicon carbide
acid
cleaning
carbide product
semiconductor device
Prior art date
Application number
KR1020067001913A
Other languages
English (en)
Other versions
KR101110984B1 (ko
Inventor
다다히로 오미
아키노부 테라모토
스미오 사노
Original Assignee
가부시키가이샤 아드맵
다다히로 오미
미쯔이 죠센 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 아드맵, 다다히로 오미, 미쯔이 죠센 가부시키가이샤 filed Critical 가부시키가이샤 아드맵
Publication of KR20070012771A publication Critical patent/KR20070012771A/ko
Application granted granted Critical
Publication of KR101110984B1 publication Critical patent/KR101110984B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3148—Silicon Carbide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31—Surface property or characteristic of web, sheet or block

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은, 1×1011(atoms/cm2) 이하의 금속 불순물 농도를 갖는 표면을 갖춘 것을 특징으로 하는 탄화규소 제품, 그의 제조방법 및 탄화규소 제품의 세정방법에 관한 것이다. 이러한 높은 세정도의 표면을 갖는 탄화규소는 불화수소산, 염산 또는 황산과 과산화수소수를 포함하는 수용액을 이용하여 세정함으로써 얻어진다.
본 발명에 의하면, 높은 세정도를 갖는 탄화규소를 얻을 수 있고, 그 결과, 불순물에 의한 특성 열화 등을 고려할 필요가 없는 반도체 장치를 얻을 수 있게 된다. 또한, 본 발명에서는, 반도체 제조용 부재 등에 적용한 경우, 불순물의 비산 등에 의한 피처리물로의 악영향 등도 방지할 수 있다는 이점이 있다.

Description

탄화규소 제품, 그의 제조방법 및 탄화규소 제품의 세정방법{SILICON CARBIDE PRODUCT, METHOD FOR PRODUCING SAME, AND METHOD FOR CLEANING SILICON CARBIDE PRODUCT}
본 발명은 탄화규소 제품에 관한 것으로, 특히, 반도체 장치 및 반도체 장치 제조용 부재 등의 구조물에 사용되는 탄화규소 및 그의 제조방법에 관한 것이다.
일반적으로, 탄화규소는 우수한 내열성을 갖고 있기 때문에, 노심관, 균열관, 반송용 트레이, 웨이퍼 보트 등 반도체 장치 제조용 부재로서 사용되고 있다. 또한, 탄화규소는 그의 반도체적 성질을 이용하여, 반도체 장치 자체를 구성하는 것도 알려져 있다.
탄화규소를 반도체 장치 제조용 부재에 사용하는 경우, 상기 부재에 의해 처리되는 반도체 웨이퍼 등의 오염을 방지해야 한다. 이 때문에, 반도체 장치 제조용 부재를 구성하는 탄화규소는 불화수소산, 순수(純水) 등에 의해 정기적으로 세정된다. 이와 같이, 정기적인 세정을 단시간에 안정적으로 하기 위해서, 일본 특허 공개 제 평성 06-128036 호 공보(이하, 참고문헌 1이라고 부른다)에서는, 반도 체 장치 제조용 탄화규소 부재의 표면 조도를 Rmax에서 3.2S 이하로 하는 것이 제안되고 있다. 다른 편에서 일본 특허 공개 제 평성 11-8216 호 공보(이하, 참고문헌 2라고 부른다)에는, 탄화규소에 의해서 형성된 반도체 장치 제조용 부재를 고온 산소 분위기 중에서 열처리하고, 그 표면에 산화 규소막을 형성한 후, 표면의 산화규소막을 불화수소산에 의해 용해 제거하는 것이 제안되고 있다. 또한, 참고문헌 1 및 2에는, 묽은 불화수소산(HF 7%)으로 탄화규소를 세정하는 것, 및 표면을 산화시킨 후 묽은 HF(HF 5%)로 세정하는 것이 각각 개시되어 있다.
또한, 탄화규소를 이용하여 반도체 장치를 구성하는 방법으로서, 일본 특허 공개 제 2003-86792 호 공보(이하, 참고문헌 3이라고 부른다)에는 전계 효과형 트랜지스터를 형성하는 방법이 개시되어 있다. 구체적으로 말하면, 참고문헌 3은 전계 효과형 트랜지스터의 게이트 절연막을 탄화규소 영역상에 형성한 후에, 900 내지 1000℃의 범위내의 온도, 또한 물을 함유한 분위기 내에서 소정 시간 열처리함으로써 전자 이동도를 개선할 수 있다는 것을 지적하고 있다. 또한, 참고문헌 3에는, 게이트 산화막 등의 성장 전에는 묽은 HF에서 세정을 하거나, NH4OH+ H2O2와 HCl+ H2O2를 조합시킨 RCA 세정을 하는 것도 기재되어 있다.
그러나, 참고문헌 1 내지 3은 탄화규소를 세정하는 것을 개시하고 있을 뿐이고, 세정 후의 탄화규소의 표면상태에 관해서는 하등 검토되어 있지 않다. 바꾸어 말하면, 이들 참고문헌 1 내지 3에는 보통의 수법에 의한 세정 후, 탄화규소 표면에 잔존하는 불순물의 종류 및 그 불순물 농도에 대하여 하등 개시하지 않고 있다. 또한, 탄화규소를 이용하여 반도체 소자를 형성하기 위해서는, 오염이나 결함의 감소가 불가결하지만, 탄화규소의 오염량 등의 최적치 및 오염량의 조정방법에 대하여 참고문헌 1 내지 3에서는 하등 시사되어 있지 않기 때문에, 탄화규소의 이론치대로의 특성을 실현하는 것은 곤란한 상황에 있다.
그래서, 본 발명의 목적은 반도체 장치 및 반도체 장치 제조용 부재에 적합한 탄화규소를 제공하는 것이다.
본 발명의 다른 목적은 상기한 탄화규소를 얻기 위한 세정방법을 제공하는 것이다.
본 발명의 또한 다른 목적은 불순물 농도가 낮은 탄화규소를 사용한 제품을 제공하는 것이다.
발명의 개시
본 발명의 제 1 태양에 의하면, 1×1011(atoms/cm2) 이하의 금속 불순물 농도를 갖는 표면을 갖춘 것을 특징으로 하는 탄화규소 제품이 얻어진다.
또한, 본 발명의 다른 태양에 의하면, 탄화규소를 산에 침지하여, 표면 금속 불순물을 1×1011(atoms/cm2) 이하로 하는 것을 특징으로 하는 탄화규소 제품의 세정방법이 얻어진다.
또한, 본 발명의 별도의 태양에 의하면, 탄화규소를 산으로 세정하고, 표면 금속 불순물을 1×1011(atoms/cm2) 이하로 하는 공정을 갖는 것을 특징으로 하는 탄화규소 제품의 제조방법이 얻어진다.
도 1은 종래의 탄화규소 세정방법에 의한 세정의 평가결과를 나타내는 도면이고;
도 2는 본 발명에 따른 세정방법에 의한 탄화규소 표면의 Fe의 제거효과를 나타내는 도면이고;
도 3은 본 발명에서 사용되는 황산(97%)과 과산화수소(30%)를 포함하는 수용액(SPM)에 의한 탄화규소상의 Fe 제거효과를 나타내는 도면이고;
도 4는 도 3에 있어서 사용된 수용액(SPM)에 의한 탄화규소상의 Ni 제거 효과를 나타내는 도면이고;
도 5는 도 3 및 도 4에서 사용된 수용액(SPM)에 의한 탄화규소상의 Cu 제거효과를 나타내는 도면이고;
도 6은 황산(97%)과 과산화수소(30%)를 포함하는 수용액(SPM)을 이용하여 탄화규소를 세정한 경우에 있어서의 본 발명의 효과를 설명하는 도면이고;
도 7은 탄화규소 기판을 갖는 MOS FET의 제작에 본 발명을 적용한 경우를 나타내는 흐름도이고;
도 8은 도 7의 흐름도에 따라 MOS FET를 제작하는 제 1 공정을 나타내는 단면도이고;
도 9는 도 8에 나타낸 공정에 계속해서 실시되는 공정을 나타내는 단면도이고;
도 10은 도 9에 나타낸 공정 후에 실시되는 공정을 나타내는 단면도이고;
도 11은 도 10에 나타낸 공정 다음으로 실시되는 공정을 설명하는 단면도이고;
도 12는 도 11에 나타낸 공정 후에 실시되는 공정을 설명하는 단면도이고;
도 13은 도 12의 후공정을 나타내는 단면도이고;
도 14는 도 13에 나타낸 공정 후에 실시되는 공정을 나타내는 단면도이고;
도 15는 본 발명을 이용하여, 탄화규소 더미 웨이퍼를 제작하는 경우를 설명하는 흐름도이고;
도 16은 도 15에 나타낸 흐름도에 따라, 탄화규소 더미 웨이퍼를 제작하는 제 1 공정을 나타내는 도면이고;
도 17은 도 16에 나타낸 공정 후에 실시되는 공정을 설명하는 도면이고;
도 18은 도 17에 나타낸 공정에 계속해서 실시되는 공정을 나타내는 도면이고;
도 19는 탄화규소 더미 웨이퍼의 제작 공정의 최종 공정을 나타내는 도면이다.
우선, 본 발명의 경위에 대하여 설명한다.
본 발명자들의 지견에 의하면, 탄화규소를 이용한 반도체 장치에 있어서 탄화규소의 이론치대로의 특성이 수득되지 않는 것이 많고, 또한 반도체 장치 제조용 탄화규소 부재를 이용하여 제조한 실리콘 등의 반도체 장치에 있어서도 이론치대로의 특성이 수득되지 않은 것이 많고, 이들의 특성의 편차가 탄화규소 표면에서의 금속 불순물 농도에 기인하는 것이 밝혀졌다.
특히, 전계 효과형 트랜지스터 등의 탄화규소 또는 실리콘 반도체 장치는 탄화규소 표면에서의 불순물 농도에 의해 악영향을 받아, 이론치대로의 특성이 얻어지지 않는다.
본 발명은 이러한 지견에 근거하여 악영향을 제거할 수 있는 탄화규소 표면의 불순물 농도 및 그 불순물 농도를 실현시키는 세정방법을 제공하는 것이다.
구체적으로 설명하면, 본 발명자들의 실험에 의하면, 세정하더라도 탄화규소 표면에는 주로 철(Fe) 및 철 합금이 불순물로서 잔류하고, 이들 불순물 농도가 1×1011(atoms/cm2) 이하이면, 이론치에 매우 가까운 특성을 갖는 바람직한 반도체 장치가 얻어지는 것이 밝혀졌다.
여기서, 도 1을 참조하면, 종래의 세정방법에 의해 탄화규소를 세정한 경우에 있어서의 세정 전후의 불순물(Fe) 농도가 도시되어 있다. 여기서는 "×1010 atoms/cm2"를 기준으로 하여, 세로축에 1.E+00; 1.E+01: 1.E+02; 및, 1.E+03의 눈금이 나타나있고, 이들의 눈금은 "×1010 atoms/cm2"에 대해, 1; 1×101; 1×102; 1×103의 농도를 각기 나타내고 있다. 한편, 가로축에는 종래의 세정방법에 의한 HCl+ H2O2을 이용한 2개의 세정결과 및 불화수소산(0.5%)을 이용한 2개의 세정결과(26)가 세정전의 불순물 농도(25)와 같이 나타나있고, 하기 표 1에는 탄화규소(SiC)상에서 각각 세정한 경우에 있어서 철의 제거율이 세정내용과 같이 나타나있다. 하기 표 1 및 도 1에 나타낸 바와 같이 종래의 세정방법에서는 금속 불순물(철 또는 철 화합물)의 농도가 본 발명에서 발견된 1×1011(atoms/cm2) 보다도 훨씬 큰 것으로 판단된다.
Figure 112006006575519-PCT00001
또한, 게이트 산화막을 갖는 반도체 장치를 제조할 때, 게이트 산화막 성장 전에 묽은 HF(0.5%) 세정이나 NH4OH+H2O2와 HCl+H2O2를 조합시키는 RCA 세정이 행해지고 있지만, 이 RCA 세정에 의해서도 불순물 농도를 전술한 1×1011(atoms/cm2) 이하로는 할 수 없었다.
본 발명은, 탄화규소를 세정하는 경우, 일정 이상의 농도의 불화수소산 또는 염산을 이용하여 세정하거나 또는 황산과 과산화수소수를 포함하는 액체를 사용하여 세정함으로써 철을 포함하는 표면 금속 불순물을 1×1011(atoms/cm2) 이하까지 제거할 수 있다고 밝히고 있다.
이하, 본 발명의 실시 형태에 대하여 도면을 참조하면서 설명한다.
하기 표 2에는, 세정액 및 각 세정액에 의해 탄화규소(SiC)를 세정한 경우의 철의 제거율이 세정조건과 함께 나타나도록 하였다. 표 2에 도시한 바와 같이, 철의 제거율은 100 - (세정 후의 불순물(atoms/cm2)/세정 전의 불순물(atoms/cm2))×100으로 계산되었다. 표 2로부터도 분명한 바와 같이, 황산(97%)과 과산화수소수(37%)를 포함하는 세정액(SPM)에 의해서 탄화규소를 10분간 세정한 후, 10분간 린스한 경우의 철의 제거율은 대략 100%이며, 불화수소산(50%)의 세정액에 의해서는 98 내지 99%이고, 염산(36%)의 세정액에 의해서는 98% 이다.
도 2에는, 표 2에 대응한 탄화규소 표면에서의 각 세정액의 Fe의 제거 효과가 나타나있고, 도 2에 나타낸 바와 같이, 전술한 세정액에 의해 세정함으로써, 탄화규소 표면의 Fe를 1×1011(atoms/cm2) 이하로 할 수 있음을 알았다. 도 2 및 표 2에 예시한 바에 따르면, 전술한 세정액중 황산(97%)와 과산화수소(30%)를 포함하는 수용액이 특히 Fe 제거 효과에 있어서 우수하다.
Figure 112006006575519-PCT00002
표 3, 표 4 및 표 5는 금속 불순물 편석 평가 장치를 사용하여, 실험한 결과를 나타내고 있다. 여기서는, Fe, Ni, Cu를 포함하는 용액을 만곡한 탄화규소(SiC)의 웨이퍼상에 실어 편석시킨 후의 불순물 분포와, 불순물을 편석시킨 웨이퍼를 본 발명에 따른 세정방법에 의해 세정한 후의 불순물분포를 측정했다. 그 예로서는, 황산(97%)과 과산화수소수(30%)를 포함하고 pH가 4 이하인 수용액(SPM)을 이용하여 세정하고, 세정 처리 후의 탄화규소 표면에서의 Fe, Ni 및 Cu의 제거 효과가 만곡한 웨이퍼의 중심부로부터의 거리와 관련되게 나타내져있다. 또한, 표 6은 각각의 성분의 탄화규소 표면의 중심에서의 세정 전후에 있어서의 원자수의 변화를 나타내고 있다. 이들의 표로부터도 분명한 바와 같이, SPM으로 세정된 탄화규소 표면에는 편석량이 가장 많은 만곡 중심에서조차도 Fe, Ni 및 Cu가 각각 0.3, 0.2 및 0.16(atoms/cm2)밖에 잔류하지 않는 것으로 판단된다.
Figure 112006006575519-PCT00003
Figure 112006006575519-PCT00004
Figure 112006006575519-PCT00005
Figure 112006006575519-PCT00006
또한, 도 3, 도 4 및 도 5는 각각 표 3, 표 4 및 표 5에 대응하여, 탄화규소 표면에서의 Fe, Ni 및 Cu의 농도(atoms/cm2)를 나타내고 있다. 도 3 내지 도 5는 황산(97%)과 과산화수소수(30%)를 포함하는 수용액(SPM)에 의해서 세정한 후에 있어서의 Fe, Ni, Cu의 제거효과를 나타내고 있고, 가로축에는 탄화규소 중심에서의 거리가 나타나 있다.
도 3 내지 도 5에 나타낸 바와 같이, 상술한 SPM에 1분간 침지한 탄화규소에서는, 편석 후, 세정 전의 Fe, Ni 및 Cu를 나타내는 곡선(31, 34, 37)에 비해, 세정 후의 Fe, Ni 및 Cu를 나타내는 곡선(32, 35, 38)에서 나타낸 바와 같이, 편석량이 많은 만곡 중심부에서조차도, Fe, Ni 및 Cu가 세정 후에 다른 영역과 동등한 정도로 감소하고 있어서, 본 발명에 따른 세정방법의 효과가 큰 것으로 판단된다.
다음으로, 도 6을 참조하면, 황산(97%)과 과산화수소수(30%)를 포함하는 수용액에 의해서 탄화규소를 세정한 경우, 탄화규소 표면의 중심에서의 불순물 Fe, Ni, Cu의 변화를 나타내고 있다. 참조번호 21로 나타낸 세정 전, 1×1012(atoms/cm2)이상이던 Fe, Ni 및 Cu가 상기 세정 후에는 참조번호 22로 나타낸 바와 같이, 어느 것이나 1×1011(atoms/cm2)이하로 되는 것을 알았다.
다음으로 상술한 세정방법을 반도체 장치의 제조에 적용한 예에 대하여 설명한다.
실시예 1
우선, 본 발명의 제 1 실시예에 따른 방법은 게이트, 소스 및 드레인을 갖는 전계 효과 트랜지스터(이하, MOS FET로 약칭한다)의 제조에 적용할 수 있다. 이 경우, 단결정 탄화규소(SiC) 웨이퍼가 준비되지만, 이 SiC 웨이퍼에는 Si와 같이 높은 청정도가 요구된다.
도 7은 탄화규소 기판을 이용한 MOS FET의 제작 흐름도를 나타내고, 도 8 내지 도 14는 탄화규소 기판을 이용한 MOS FET의 제작공정을 순차로 나타내는 단면도이다.
우선, 도 7 및 도 8을 참조하면, 탄화규소로서 P형 4H-SiC(0001) 기판(1)을 준비하고, 상기 탄화규소 기판(1) 표면에 P형 에피택셜층이 성장하기 전에, 본 발명에 따른 세정을 하였다(도 7, 스텝 SA1). 이 경우, 세정방법은 황산(97%)과 과산화수소수(30%)를 체적비로 4:1의 비로 혼합하고, 탄화규소 기판(1)을 10분간 이 약액에 침지시켰다. 침지 후, 순수로 10분간 린스하고, 질소 블로우에 의해 건조했다.
도 9에 나타낸 바와 같이, 세정 후, P형 에피택셜층(2)을 성장시켰다(도 7, 스텝 SA2).
에피택셜층 성장 후, 포토리쏘그래피 공정을 수행하기 전에 황산(97%)과 과 산화수소수(30%)를 체적비 4:1의 비로 혼합한 수용액에 의해, P 형의 에피택셜층(2)을 갖춘 탄화규소 기판(1)을 10분간이 약액에 침지하였다(도 7, 스텝 SA3). 계속해서, 침지 후, 순수로 10분간 린스하고, 질소 블로우에 의해 건조시켰다.
세정 후, 포토리쏘그래피 공정에 의해, 도 10에 나타낸 바와 같이, 레지스트(3c)에 소스, 드레인 영역을 개구하여, 소스 영역 개구부(3a) 및 드레인 영역 개구부(3b)를 형성하였다(도 7, 스텝 SA4). 한편, 각각의 레지스트(3c)는 실제로는 개구부(3a, 3b) 이외의 영역에서 연속되고 있다.
계속해서, 도 11에 나타낸 바와 같이, 소스, 드레인 영역 개구부(3a, 3b)에 질소를 이온 주입하고, n형 소스, 드레인 영역(4, 4)을 형성했다. 이온 주입후, 활성화를 위한 어닐링을 수행하였다(도 7, 스텝 SA5).
다음으로 층간 절연막용 산화막(5)을 퇴적한 후 포토리쏘그래피 공정을 거쳐, 도 12에 나타낸 바와 같이, 산화막(5a, 5b)에 게이트 영역을 개구하여 게이트 영역 개구부(5c)를 형성하였다(도 7, 스텝 SA6). 산화막(5a, 5b)은 게이트 영역 개구부(5c) 이외의 부분에 있어서 연속하여 형성되어 있다.
도 12의 게이트 영역 개구부(5c)를 형성한 후, 게이트 산화막 퇴적 전에 상술한 본 발명에 따라 세정을 했다. 세정방법은 상술한 방법과 마찬가지이고, 황산(97%)과 과산화수소수(30%)를 체적비로 4:1의 비로 혼합한 세정액중에서 도 12에 나타낸 기판을 10분간에 침지하였다(도 7, 스텝 SA7). 침지 후, 순수로 10분간 린스하여, 질소 블로우에 의해 건조시켰다.
세정 후, 도 13에 나타낸 바와 같이, 열산화에 의해서 게이트 산화막(6)을 형성하였다(도 7, 스텝 SA8).
게이트 산화막(6)을 형성한 후, 도 14에 나타낸 바와 같이, 전극(7a, 7b, 7c)를 형성하여, MOS FET를 제작하였다(스텝 SA9). 여기서, 전극 이외(7a, 7b, 7c)의 부분, 즉, 개구부(5c, 5d, 5e) 이외의 부분에 있어서, 산화막(5a, 5b)이 연속 형성되고 있다.
한편, MOS FET에 사용될 수 있는 전극 재료로서는, Al, Mo 등의 금속막, W-Si2, Mo-Si2, Ti-Si2 등의 실리사이드 막, n 또는 p형 실리콘-게이트전극중 어느 것일 수 있다. 여기서 세정액으로서, 황산과 과산화수소수를 포함하는 용액 대신에 불화수소산(45% 이상) 또는 HCl(35% 이상)을 사용할 수 있다.
실시예 2
본 발명의 제 2 실시예로서, 본 발명을 다결정 탄화규소 웨이퍼의 제작에 적용한 경우를 나타낸다. 이러한 다결정 탄화규소 웨이퍼는 주로 Si 웨이퍼를 이용한 반도체 장치 제조 프로세스로 더미로서 사용되고, 이러한 탄화규소 웨이퍼를 Si 프로세스로 사용하는 경우에도 높은 청정도가 요구된다.
도 15는 탄화규소 더미 웨이퍼의 제작 흐름도이며, 도 16 내지 도 19는 도 15에 나타낸 흐름도에 따라 탄화규소 더미 웨이퍼를 제작하는 공정을 순차적으로 나타내는 도면이다.
도 15 및 도 16에 나타낸 바와 같이 원판 형상의 흑연 기재(11)가 우선 준비되고, 다음으로 도 17에 나타낸 바와 같이, 흑연 기판(11)상의 전면을 덮도록 CVD 법에 의해 탄화규소(12)를 성장시킨다(도 15, 스텝 SB1).
또한, 도 18에 나타낸 바와 같이, 흑연 기재(11)가 노출되도록 탄화규소(12)의 측면부분을 제거하도록 가공된다(도 15, 스텝 SB2).
그 후, 탄화규소(12a, 12a)가 양면에 설치된 흑연 기재(11)를 산소분위기에서 연소시켜, 탄화규소 웨이퍼를 탈리한다(도 15, 스텝 SB3).
도 19에 나타낸 바와 같이, 잔류한 탄화규소 웨이퍼(12a, 12b)의 표면을 연마한다(스텝 SB4). 연마 후, 황산(97%)과 과산화수소수(30%)를 체적비로 4:1의 비로 혼합한 본 발명에 따른 약액(세정액)에 탄화규소 웨이퍼를 10분간 침지시켰다(도 15, 스텝 SB5). 침지 후 순수로 10분간 린스하고, 질소 블로우에 의해 건조시키고, 다결정 탄화규소 웨이퍼를 제작했다.
이 실시 형태에 있어서도, 황산과 과산화수소수를 포함하는 액체 대신에 불화수소산(45% 이상), HCl(35% 이상)를 이용하더라도, 같은 결과가 얻어졌다.
본 발명에 의하면, 높은 청정도를 갖는 탄화규소를 얻을 수 있고, 그 결과, 불순물에 의한 특성의 열화 등을 고려할 필요가 없는 반도체 장치를 얻을 수 있게 된다. 또한, 본 발명에서는 반도체 제조용 부재 등에 적용한 경우, 불순물의 비산 등에 의한 피처리물로의 악영향 등도 방지할 수 있는 이점이 있다.
상기한 실시예에서는, 반도체 장치의 제조에 본 발명에 따른 세정방법을 적용한 경우를 설명했지만, 본 발명은 하등 이것에 한정되는 일 없이, 확산로 등의 반도체 제조용 부재, 그 밖의 구조체에도 적용될 수 있다. 또한, 본 발명은 탄화규소 박막을 형성한 부재의 표면처리시 등에도 적용할 수 있다.

Claims (14)

1.1×1011(atoms/cm2) 이하의 금속 불순물 농도를 갖는 표면을 갖춘 것을 특징으로 하는 탄화규소 제품.
제 1 항에 있어서,
상기 금속 불순물이 철 또는 철 화합물, Ni 및 Cu중에서 선택된 하나 이상인 것을 특징으로 하는 탄화규소 제품.
제 1 항 또는 제 2 항에 있어서,
상기 제품이 반도체 장치, 반도체 장치 제조용 부재, 및 구조물중에서 선택된 어느 하나인 것을 특징으로 하는 탄화규소 제품.
탄화규소를 산에 침지하여, 표면 금속 불순물을 1×1011(atoms/cm2) 이하로 하는 것을 특징으로 하는 탄화규소 제품의 세정방법.
탄화규소를 산으로 세정하여, 표면 금속 불순물을 1×1011(atoms/cm2) 이하로 하는 공정을 갖는 것을 특징으로 하는 탄화규소 제품의 제조방법.
제 5 항에 있어서,
상기 산이 불화수소산 또는 염산인 것을 특징으로 하는 탄화규소 제품의 제조방법.
제 6 항에 있어서,
상기 산이 불화수소산이며, 상기 불화수소산이 45%을 초과하는 농도를 갖는 것을 특징으로 하는 탄화규소 제품의 제조방법.
제 7 항에 있어서,
상기 불화수소산이 약 50%의 농도를 갖는 것을 특징으로 하는 탄화규소 제품의 제조방법.
제 6 항에 있어서,
상기 산이 염산이며, 상기 염산이 35% 이상의 농도를 갖는 것을 특징으로 하는 탄화규소 제품의 제조방법.
제 9 항에 있어서,
상기 염산이 약 36%의 농도를 갖는 것을 특징으로 하는 탄화규소 제품의 제조방법.
제 5 항에 있어서,
상기 산이 황산과 과산화수소수를 포함하는 액체인 것을 특징으로 하는 탄화규소 제품의 제조방법.
제 11 항에 있어서,
상기 황산과 과산화수소수를 포함하는 액체가 4 이하의 pH를 갖도록 혼합되어 있는 것을 특징으로 하는 탄화규소 제품의 제조방법.
제 12 항에 있어서,
상기 황산 및 상기 과산화수소수가 각각 약 97% 및 약 30%의 농도를 갖고, 체적비로 약 4:1의 비로 혼합되어 있는 것을 특징으로 하는 탄화규소 제품의 제조방법.
제 5 항에 따른 탄화규소 제품의 제조방법에 의해 제조된 탄화규소 제품으로서, 상기 탄화규소 제품이 반도체 장치, 반도체 장치 제조용 부재, 또는 구조물인 것을 특징으로 하는 탄화규소 제품.
KR1020067001913A 2003-07-29 2004-07-07 탄화규소 제품, 그의 제조방법 및 탄화규소 제품의세정방법 KR101110984B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003281801A JP2005047753A (ja) 2003-07-29 2003-07-29 炭化珪素製品、その製造方法、及び、炭化珪素製品の洗浄方法
JPJP-P-2003-00281801 2003-07-29
PCT/JP2004/009990 WO2005010244A1 (ja) 2003-07-29 2004-07-07 炭化珪素製品、その製造方法、及び、炭化珪素製品の洗浄方法

Publications (2)

Publication Number Publication Date
KR20070012771A true KR20070012771A (ko) 2007-01-29
KR101110984B1 KR101110984B1 (ko) 2012-02-17

Family

ID=34100966

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067001913A KR101110984B1 (ko) 2003-07-29 2004-07-07 탄화규소 제품, 그의 제조방법 및 탄화규소 제품의세정방법

Country Status (7)

Country Link
US (1) US20060234058A1 (ko)
EP (1) EP1666645B1 (ko)
JP (1) JP2005047753A (ko)
KR (1) KR101110984B1 (ko)
CN (1) CN1829830B (ko)
RU (1) RU2006106225A (ko)
WO (1) WO2005010244A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101726804B1 (ko) * 2015-12-17 2017-04-13 주식회사 싸이노스 반도체 제조공정에 사용하는 SiC 부재의 세정방법

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7888685B2 (en) * 2004-07-27 2011-02-15 Memc Electronic Materials, Inc. High purity silicon carbide structures
JP5117740B2 (ja) * 2007-03-01 2013-01-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5260127B2 (ja) * 2008-04-18 2013-08-14 国立大学法人東北大学 炭化珪素の製造方法
EP2426705A4 (en) 2009-04-30 2012-09-26 Lion Corp METHOD FOR CLEANING SEMICONDUCTOR SUBSTRATE AND ACID SOLUTION
JP5540937B2 (ja) * 2009-07-03 2014-07-02 信越化学工業株式会社 高熱伝導性熱定着ロール又は高熱伝導性熱定着ベルト用シリコーンゴム組成物並びに定着ロール及び定着ベルト
JP2012004270A (ja) * 2010-06-16 2012-01-05 Sumitomo Electric Ind Ltd 炭化珪素半導体の洗浄方法、炭化珪素半導体および炭化珪素半導体装置
CN102543671B (zh) * 2010-12-08 2015-02-11 中国科学院微电子研究所 半导体晶片的制造方法
CN103608498B (zh) 2011-07-20 2018-04-10 住友电气工业株式会社 碳化硅衬底、半导体装置及它们的制造方法
CN102432011A (zh) * 2011-10-08 2012-05-02 江苏佳宇资源利用股份有限公司 一种同步去除碳化硅微粉中铁、硅杂质的方法
JP5803786B2 (ja) * 2012-04-02 2015-11-04 住友電気工業株式会社 炭化珪素基板、半導体装置およびこれらの製造方法
JP6028754B2 (ja) 2014-03-11 2016-11-16 トヨタ自動車株式会社 ＳｉＣ単結晶基板の製造方法
JP6269709B2 (ja) 2016-03-28 2018-01-31 株式会社Sumco 清浄度評価方法、洗浄条件決定方法、およびシリコンウェーハの製造方法
JP6128262B2 (ja) * 2016-05-20 2017-05-17 住友電気工業株式会社 炭化珪素基板、半導体装置およびこれらの製造方法
JP6685469B2 (ja) 2017-03-28 2020-04-22 三菱電機株式会社 炭化珪素基板、炭化珪素基板の製造方法、および炭化珪素半導体装置の製造方法
JP6868601B2 (ja) * 2018-11-01 2021-05-12 株式会社フェローテックマテリアルテクノロジーズ ＳｉＣ繊維を内包する管状体およびその製造方法
CN113825863B (zh) 2019-05-17 2024-03-22 住友电气工业株式会社 碳化硅衬底
CN112830786A (zh) * 2019-11-22 2021-05-25 中国电子科技集团公司第四十八研究所 一种碳化硅薄壁结构件的制备方法
CN112521154A (zh) * 2020-12-22 2021-03-19 中国科学院上海硅酸盐研究所 具有高纯工作表面的SiC陶瓷器件及其制备方法和应用

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5443649A (en) * 1994-11-22 1995-08-22 Sibley; Thomas Silicon carbide carrier for wafer processing in vertical furnaces
JP3198899B2 (ja) * 1995-11-30 2001-08-13 アルプス電気株式会社 ウエット処理方法
US6273950B1 (en) * 1996-04-18 2001-08-14 Matsushita Electric Industrial Co., Ltd. SiC device and method for manufacturing the same
US5770324A (en) * 1997-03-03 1998-06-23 Saint-Gobain Industrial Ceramics, Inc. Method of using a hot pressed silicon carbide dummy wafer
US6348157B1 (en) * 1997-06-13 2002-02-19 Tadahiro Ohmi Cleaning method
JPH118216A (ja) * 1997-06-16 1999-01-12 Toshiba Ceramics Co Ltd 半導体製造用部材の洗浄方法
JP4043003B2 (ja) * 1998-02-09 2008-02-06 東海カーボン株式会社 ＳｉＣ成形体及びその製造方法
JP2884085B1 (ja) * 1998-04-13 1999-04-19 日本ピラー工業株式会社 単結晶ＳｉＣおよびその製造方法
US6419757B2 (en) * 1998-12-08 2002-07-16 Bridgestone, Corporation Method for cleaning sintered silicon carbide in wet condition
JP2003086792A (ja) * 2001-09-10 2003-03-20 National Institute Of Advanced Industrial & Technology 半導体装置の作製法
JP3667273B2 (ja) * 2001-11-02 2005-07-06 Ｎｅｃエレクトロニクス株式会社 洗浄方法および洗浄液
US6905974B2 (en) * 2002-08-08 2005-06-14 Micron Technology, Inc. Methods using a peroxide-generating compound to remove group VIII metal-containing residue
US7037816B2 (en) * 2004-01-23 2006-05-02 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for integration of HfO2 and RTCVD poly-silicon

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101726804B1 (ko) * 2015-12-17 2017-04-13 주식회사 싸이노스 반도체 제조공정에 사용하는 SiC 부재의 세정방법

Also Published As

Publication number Publication date
EP1666645B1 (en) 2019-06-19
EP1666645A4 (en) 2009-01-07
WO2005010244A1 (ja) 2005-02-03
RU2006106225A (ru) 2006-08-27
JP2005047753A (ja) 2005-02-24
KR101110984B1 (ko) 2012-02-17
CN1829830A (zh) 2006-09-06
CN1829830B (zh) 2010-04-28
US20060234058A1 (en) 2006-10-19
EP1666645A1 (en) 2006-06-07

Similar Documents

Publication Publication Date Title
KR101110984B1 (ko) 탄화규소 제품, 그의 제조방법 및 탄화규소 제품의세정방법
KR100382023B1 (ko) 반도체 장치 및 그의 제조 방법
CN103069552B (zh) 包括具有在其侧壁上增强的氮浓度的SiON栅电介质的MOS晶体管
JP5033168B2 (ja) 炭化珪素製品、その製造方法、及び、炭化珪素製品の洗浄方法
US20060156970A1 (en) Methods for in-situ cleaning of semiconductor substrates and methods of semiconductor device fabrication employing the same
CN107026070B (zh) 半导体装置的制作方法
KR20030094018A (ko) 반도체 장치의 제조 방법 및 반도체 장치
JP2001035838A (ja) 炭化珪素半導体素子の製造方法
TWI496221B (zh) 半導體結構與鍺結構
WO2011096417A1 (ja) シリコンウェーハおよび半導体装置
JP3492973B2 (ja) 半導体装置の製造方法
JP2008159811A (ja) Ｓｏｉウェーハの製造方法ならびにｓｏｉウェーハ
JP2001253795A (ja) シリコンエピタキシャルウェーハとその製造方法
JP7231120B2 (ja) エピタキシャルウェーハの製造方法
JP2005079134A (ja) 半導体基板およびその製造方法
CN1312736C (zh) 半导体装置的制造方法
KR20150003416A (ko) 실리콘 웨이퍼의 원자 오더 평탄화 표면 처리 방법 및 열처리 장치
JP4016928B2 (ja) 炭化珪素半導体装置の製造方法
US20040137742A1 (en) Shallow trench isolation for strained silicon processes
US6962857B1 (en) Shallow trench isolation process using oxide deposition and anneal
JPH11243093A (ja) シリコンエピタキシャルウェーハの製造方法
JP2005005321A (ja) 半導体基体、半導体装置及びこれらの製造方法
JP6834932B2 (ja) 貼り合わせウェーハ用の支持基板の製造方法および貼り合わせウェーハの製造方法
JPH02302043A (ja) Ｍｏｓ型半導体装置及びその製造方法
TW200828495A (en) Treatment method of semiconductor, method for manufacturing MOS and MOS structure

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150109

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161220

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171219

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191217

Year of fee payment: 9