KR101726804B1 - 반도체 제조공정에 사용하는 SiC 부재의 세정방법 - Google Patents

반도체 제조공정에 사용하는 SiC 부재의 세정방법 Download PDF

Info

Publication number
KR101726804B1
KR101726804B1 KR1020150181274A KR20150181274A KR101726804B1 KR 101726804 B1 KR101726804 B1 KR 101726804B1 KR 1020150181274 A KR1020150181274 A KR 1020150181274A KR 20150181274 A KR20150181274 A KR 20150181274A KR 101726804 B1 KR101726804 B1 KR 101726804B1
Authority
KR
South Korea
Prior art keywords
cleaning
sic
support
members
jig
Prior art date
Application number
KR1020150181274A
Other languages
English (en)
Inventor
온 조
Original Assignee
주식회사 싸이노스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 싸이노스 filed Critical 주식회사 싸이노스
Priority to KR1020150181274A priority Critical patent/KR101726804B1/ko
Application granted granted Critical
Publication of KR101726804B1 publication Critical patent/KR101726804B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67057—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing with the semiconductor substrates being dipped in baths or vessels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

반도체 제조공정에 사용하는 SiC 부재의 세정방법을 개시한다.
이러한 반도체 제조공정에 사용하는 SiC 부재의 세정방법은, 복수 개의 SiC 부재들을 세정용 지그 측에 로딩한 상태로 제1 세정액 중에 담궈서 1차로 세정하는 제1 세정공정과, 1차 세정된 복수 개의 SiC 부재들을 세정용 지그 측에 로딩한 상태로 제2 세정액 중에 담궈서 2차로 세정하는 제2 세정공정과, 2차로 세정된 복수 개의 SiC 부재들을 열처리용 지그 측에 로딩한 상태로 열처리하여 세정막을 형성하는 세정막 형성공정 그리고, 세정막이 형성된 복수 개의 SiC 부재들을 세정용 지그 측에 로딩한 상태로 제3 세정액 중에 담궈서 세정막을 제거하는 제3 세정공정을 포함한다.

Description

반도체 제조공정에 사용하는 SiC 부재의 세정방법{CLEANING METHOD OF SiC MATERIAL USED IN MANUFACTURING PROCESS OF SEMICONDUCTOR}
본 발명은 반도체 제조공정에 사용하는 SiC 부재의 세정방법에 관한 것이다.
SiC 링부재는 반도체 제조공정의 에칭 작업이나 증착 작업시 웨이퍼(기판)를 안정적으로 지지하거나, 플라즈마를 모아주는 역할을 하는 것으로서, 기존의 Si(실리콘) 링부재와 비교시 고온의 고주파 플라즈마에 대한 내성(내구성)이 우수한 것으로 알려져 있다.
SiC 링부재는 화학기상증착(CVD) 방식에 의해 표면 증착층(SiC)을 갖도록 형성되며, 에칭이나 증착 작업시 파티클과 같은 각종 오염원들에 의해 표면이 쉽게 오염될 수 있으므로 주기적인 세정 작업이 요구된다.
SiC 부재의 세정 방법으로는 공개특허공보 제10-2013-0076787호의 탄화규소 반도체의 세정방법."이 있다.
하지만, 상기 세정방법은, 오존수를 이용하여 산화막을 형성하고 이를 다시 제거하는 방식으로 세정(불순물 및 파티클 제거) 작업을 진행할 때, 여러 개의 반도체들을 안정적으로 지지한 상태로 작업을 진행할 수 있는 구조나 수단을 일체 구비하고 있지 않으므로 만족할 만한 작업 안정성을 기대하기 어렵다.
특히, 세정 작업시 탄화규소 반도체의 안정적인 지지(받침) 환경을 확보하지 않으면, 반도체의 비정상적인 유동이나 접촉 등에 의해 표면 측에 산화막이 불균일하게 형성되거나 제거되는 상태로 세정이 이루어지면서 세정 품질을 저하시키는 한 요인이 될 수 있다.
본 발명은 상기한 바와 같은 종래의 문제점을 해결하기 위하여 안출된 것으로서,
본 발명의 목적은, SiC 부재들의 세정 작업 효율성 및 세정 품질을 용이하게 확보할 수 있는 반도체 제조공정에 사용하는 SiC 부재의 세정방법을 제공하는데 있다.
상기한 바와 같은 본 발명의 목적을 실현하기 위하여,
복수 개의 SiC 부재들을 세정용 지그 측에 로딩한 상태로 제1 세정액 중에 담궈서 1차로 세정하는 제1 세정공정;
1차 세정된 복수 개의 SiC 부재들을 세정용 지그 측에 로딩한 상태로 제2 세정액 중에 담궈서 2차로 세정하는 제2 세정공정;
2차로 세정된 복수 개의 SiC 부재들을 열처리용 지그 측에 로딩한 상태로 열처리하여 세정막을 형성하는 세정막 형성공정;
세정막이 형성된 복수 개의 SiC 부재들을 세정용 지그 측에 로딩한 상태로 제3 세정액 중에 담궈서 세정막을 제거하는 제3 세정공정;
을 포함하는 반도체 제조공정에 사용하는 SiC 부재의 세정방법을 제공한다.
이와 같은 본 발명은, 제1 세정공정, 제2 세정공정을 거친 SiC 부재들을 열처리하여 외부면에 세정막(산화막)을 형성한 다음, 이 세정막을 제3 세정공정으로 제거하는 방식으로 SiC 부재들의 외부면을 세정(이물질 및 오염원 제거) 처리할 수 있다.
특히, 본 발명은 복수 개의 SiC 부재들을 세정용 지그 또는 열처리용 지그 측에 간편하게 로딩하여 부재의 유동이나 부재 간의 접촉 등을 억제할 수 있는 안정적인 상태로 작업 진행이 가능하여 만족할 만한 세정 작업 효율성 및 세정 품질을 확보할 수 있다.
도 1은 본 발명의 일실시 예에 따른 반도체 제조공정에 사용하는 SiC 부재의 세정방법의 전체 작업 공정을 나타낸 도면이다.
도 2 내지 도 9는 도 1의 각 작업 공정들을 설명하기 위한 도면들이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명한다.
본 발명의 실시 예들은 당 업계에서 평균적인 지식을 가진 자들이 본 발명의 실시가 가능한 범위 내에서 설명된다.
따라서, 본 발명의 실시 예들은 여러 가지 다른 형태로 변형될 수 있는 것이므로 본 발명의 청구범위는 아래에서 설명하는 실시 예들로 인하여 한정되는 것은 아니다.
도 1은 본 발명의 일실시 예에 따른 반도체 제조공정에 사용하는 SiC 부재의 세정방법의 전체 작업 공정을 나타낸 도면이고, 도 2 내지 도 9는 도 1의 각 작업 공정들을 설명하기 위한 도면들로서, 일실시 예에 따른 반도체 제조공정에 사용하는 SiC 부재의 세정방법은, 제1 세정공정(S1), 제2 세정공정(S2), 세정막 형성공정(S3) 및 제3 세정공정(S4)을 포함한다.
제1 세정공정(S1)은 반도체 제조공정에 사용하는 SiC 부재(2, 이하 "피처리부재"라고 함.)의 외부면(F)을 1차로 세정 처리하기 위한 것이다.
피처리부재(2)는 예를 들어, 반도체 제조공정의 에칭 작업이나 증착 작업에 사용되는 링 타입의 SiC 부재일 수 있으며, 이외에도 도면에는 나타내지 않았지만 플레이트 타입의 SiC 부재일 수도 있다.
제1 세정공정(S1)은 도 2에서와 같이 제1 세정액(W1)이 담겨진 수조(B1) 내부에 피처리부재(2)를 담궈서 디핑 방식으로 진행할 수 있다.
제1 세정액(W1)은 가성가리(caustic potash)와 물을 서로 혼합하여 사용할 수 있다. 예를 들어, 혼합비 1(가성가리):2(물)의 비율로 혼합되어 대략 섭씨 90도 이상을 유지하는 상태로 수조(B1) 내부에 담겨질 수 있다.
특히, 제1 세정공정(S1)에는 도 2에서와 같이 세정용 지그(J1)가 사용되며, 이 세정용 지그(J1)는 복수 개의 피처리부재(2)를 안정적으로 로딩(지지)한 상태로 디핑 세정을 진행할 수 있도록 형성된다.
세정용 지그(J)는 도 3에서와 같이 받침대(J1)와, 이 받침대(J1) 상에 복수 개의 피처리부재(2)들을 적층 배열 상태로 지지할 수 있도록 형성된 지지부(J2)를 구비하여 이루어진다.
받침대(J1)는 원판(또는 다각판) 모양으로 형성될 수 있으며, 이 받침대(J1)의 둘레부 측에 지지부(J2)가 세워진 상태로 배치된다.
지지부(J2)는 지지구(J3)들을 구비하고, 받침대(J1)의 둘레부 측에 복수 개가 세워진 상태로 설치된다.
지지구(J3)들은 지지부(J2) 측에서 상,하 방향으로 간격을 띄우고 일측이 돌출된 상태로 셋팅되어 도 3에서와 같이 받침대(J1) 상에서 피처리부재(2)들의 저면을 돌출 부분으로 지지하여 수평한 상태로 받쳐줄 수 있도록 형성된다.
즉, 세정용 지그(J)는 피처리부재(2)들이 받침대(J1) 상에서 상,하 방향으로 간격을 띄우고 적층 배열을 이루는 안정적인 지지 상태로 로딩될 수 있는 구조를 제공한다.
특히, 지지구(J3)들은 선(線) 접촉 상태로 피처리부재(2)의 저면을 지지할 수 있도록 예를 들어, 도 4에서와 같이 원통 형태를 가지며 지지부(J2) 측에 일단이 돌출된 상태로 셋팅될 수 있다.
지지구(J3)는 도 4에서와 같이 나사 결합으로 지지부(J2) 측에 결합되어 회전 조작에 의해 원통의 외부면 위치 및 돌출 상태를 적절하게 조절할 수 있도록 설치될 수 있다.
그러면, 지지구(J3)는 피처리부재(2)의 저면이 최대한 노출되어 세정이 원활하게 이루어질 수 있는 지지 구조(선 접촉)를 제공할 뿐만 아니라, 원통의 외부면 중에서 일부가 변형되거나 파손되더라도 다른 부분으로 지지가 가능하도록 간편하게 조작할 수 있고, 돌출 상태도 조절할 수 있는 구조를 제공할 수 있다.
그리고, 받침대(J1)와 지지부(J2) 및 지지구(J3)의 재질은 세정 작업과 부합하는 내화학성 및 내구성을 확보할 수 있는 재질 중에서 선정하여 사용할 수 있다. 예를 들어, 받침대(J1)와 지지부(J2)는 Teflon 재질을 사용할 수 있고, 지지구(J3)는 Peek재질을 사용할 수 있다.
받침대(J1) 측에는 손잡이부(미도시)가 제공될 수 있으며, 이 손잡이부는 작업자가 손으로 잡은 상태로 세정용 지그(J)를 용이하게 핸들링할 수 있도록 형성될 수 있다.
따라서, 제1 세정공정(S1)은 도 2에서와 같이 복수 개의 피처리부재(2)들을 세정용 지그(J) 측에 로딩한 상태로 수조(B1)의 제1 세정액(W1) 중에 대략 30분 전,후로 담궈서 제1 세정액(W1)에 의해 피처리부재(2)들의 외부면(F) 이물질(유기성 물질)을 제거하는 방식으로 세정 작업을 진행할 수 있다.
특히, 세정용 지그(J)를 사용하면, 복수 개의 피처리부재(2)들을 간편하게 로딩하여 안정적인 지지 상태로 세정 작업을 진행할 수 있으므로 작업 수율을 한층 더 높일 수 있고, 부재 간의 접촉이나 유동을 억제하여 균일한 세정이 이루어지도록 할 수 있다.
제2 세정공정(S2)은 1차로 세정된 피처리부재(2)의 외부면(F)을 2차로 세정 처리하기 위한 것이다.
제2 세정공정(S2)은 세정용 지그(J) 측에 복수 개의 피처리부재(2)들을 로딩한 상태로 도 5에서와 같이 제2 세정액(W2)이 담겨진 수조(B2) 내부에 담그는 디핑 방식으로 세정 작업을 진행할 수 있다.
제2 세정액(W2)은 질산, 물 및 불산을 서로 혼합하여 사용할 수 있다. 예를 들어, 혼합비 5(질산):15(물):1(불산)의 비율로 혼합된 상태로 수조(B2) 내부에 담겨질 수 있다.
제2 세정공정(S2)은 피처리부재(2)들을 수조(B2)의 제2 세정액(W2) 중에 대략 5분 전,후로 담궈서 제2 세정액(W2)에 의해 피처리부재(2)의 외부면(F) 이물질(무기성 물질)을 제거하는 방식으로 세정 작업을 진행할 수 있다.
세정막 형성공정(S3)은 도 6에서와 같이 피처리부재(2)의 외부면(F) 세정(이물질 제거)을 위한 세정막(T)을 형성하기 위한 것이다.
세정막 형성공정(S3)은 산화(酸化) 반응에 의해 세정막(T, 산화막)을 형성하는 것으로서, 도 7에서와 같은 열처리용 지그(K) 측에 복수 개의 피처리부재(2)들을 로딩한 상태에서 열처리(熱處理) 분위기(열처리 장치)로 진행한다.
열처리용 지그(K)는 복수 개의 피처리부재(2)들을 열처리가 가능하게 안정적으로 로딩(지지)할 수 있는 지그 구조를 갖도록 형성된다.
열처리용 지그(K)는 도 7에서와 같이 받침대(K1)와, 이 받침대(K1) 측에 세워진 상태로 배치되는 가이드축(K2)과, 이 가이드축(K2) 측에 끼워져서 적층 상태로 배치되는 지지블록(K3)을 구비하여 이루어진다.
받침대(K1)는 원판(또는 다각판) 모양으로 형성될 수 있으며, 이 받침대(K1)의 둘레부 측에 가이드축(K2)이 세워진 상태로 배치된다.
가이드축(K2)은 받침대(K1)의 둘레부 측에 일단이 고정된 상태로 세워져서 서로 간격을 띄우고 적어도 3개 이상이 설치될 수 있다.
지지블록(K3)은 가이드축(K2) 측에서 축선을 따라 상,하 방향으로 이동될 수 있는 상태로 복수 개가 착,탈 가능하게 설치된다.
이와 같은 가이드축(K2)과 지지블록(K3)의 결합 구조는, 특히 작업 여건에 따라 요구되는 지지 구조와 부합하도록 지지블록(K3)들을 용이하게 설치하거나 분리할 수 있는 조작성을 제공할 수 있다.
그리고, 지지블록(K3)들 측에는 지지팁(K4)이 제공되며, 이 지지팁(K4)은 피처리부재(2)의 저면을 접촉 상태로 지지할 수 있도록 셋팅된다.
지지팁(K4)은 예를 들어 도 8에서와 같이 지지블록(K3)의 단차부 측에 돌출 상태로 설치될 수 있으며, 피처리부재(2)의 저면을 선(線) 접촉이나 점(點) 접촉 상태로 지지할 수 있는 팁 구조(예: 쐐기 모양)를 갖도록 형성된다.
지지팁(K4)은 지지블록(K3) 측에서 팁부의 돌출 높이 조절이 가능한 상태로 설치될 수 있다.
예를 들어, 도 8에서와 같이 지지팁(K4) 하부가 지지블록(K3) 측에 나사 결합으로 연결되어 정,역 방향의 회전 조작시 나사부에 의해 상,하 방향으로 팁부의 높낮이가 조절되도록 형성될 수 있다. 이러한 구조는 작업 여건에 따라 이와 부합하도록 지지블록(K3) 측에서 지지팁(K4)의 돌출 높이를 적절하게 조절할 수 있는 조작성을 확보할 수 있다.
열처리용 지그(K)의 구성부들 중에서 특히 지지팁(K4)의 재질은 피처리부재(2)의 외부면(F, 증착층)과 동일한 SiC 재질을 사용한다.
그러면, 예를 들어, 피처리부재(2)와 서로 다른 재질(예: 알루미나)로 팁을 형성한 상태로 열처리 작업을 진행할 때 팁 측에서 생성된 과다한 열복사 에너지에 의해 피처리부재(2)의 저면 측에 열 얼룩이 발생하는 현상을 방지할 수 있다.
특히, 열 얼룩은 타 표면에 비해 두꺼운 산화막이 생성되는 상태로 형성되는 것이므로 후술하는 제3 세정공정(S4)에서 산화막(세정막)을 제거할 때, 타 표면보다 더 많이 제거되는 상태로 세정이 이루어지면서 피처리부재(2)의 표면에 단차를 유발하는 문제를 초래할 수 있다.
그러므로, 지지팁(K4)의 재질로 피처리부재(2)와 동일한 재질(SiC)을 사용함으로서 열처리 작업시 열 얼룩의 발생을 최대한 억제할 수 있는 열처리 품질을 확보할 수 있다.
따라서, 세정막 형성공정(S3)은 도 7에서와 같이 열처리용 지그(K) 측에 복수 개의 피처리부재(2)들을 로딩한 상태로 열처리 장치(미도시) 내부에 공급하여 열처리 온도를 점차 증가시키면서 피처리부재(2)들을 대략 섭씨 1200도까지 가열한 상태로 1시간 동안 유지한 다음, 자연 냉각시키는 방식으로 작업을 진행할 수 있다.
그러면, 산소 반응에 의해 도 6에서와 같이 피처리부재(2)의 외부면(F)에는 산화막 즉, 세정막(T)이 형성되고, 이 세정막(T)에는 피처리부재(2)의 외부면(F)에 잔존하는 이물질들이 포함된 상태가 된다.
세정막(T)은 피처리부재(2)의 외부면(F) 상에 대략 200 나노밀리미터의 두께를 갖도록 형성할 수 있다.
다음으로 제3 세정공정(S4)은 피처리부재(2)의 외부면(F)에 형성된 세정막(T)을 제3 세정액(W3)으로 제거하는 세정 방식으로 진행한다.
제3 세정공정(S4)은 도 9에서와 같이 세정용 지그(J) 측에 복수 개의 피처리부재(2)들을 로딩한 상태로 제3 세정액(W3)이 담겨진 수조(B3) 내부에 담그는 디핑 방식으로 세정 작업을 진행할 수 있다.
세정용 지그(J)를 사용하면 복수 개의 피처리부재(2)들이 안정적으로 지지된 로딩 상태로 세정 작업을 진행할 수 있다.
제3 세정액(W3)은 불산(hydrofluoric acid)을 사용한다. 그러면, 수조(B3) 내부에 담겨진 피처리부재(2)들의 세정막(T)이 세정액(W3)에 의해 제거되고, 이 세정막(T)에 포함된 이물질들도 함께 제거되는 상태로 세정이 이루어질 수 있다.
따라서, 본 발명은 상기와 같은 작업 공정들을 거치면서 피처리부재(2)들의 외부면(F)을 세정 처리할 수 있으며, 특히 각 공정들을 진행할 때 세정용 지그(J)나 열처리용 지그(K)를 사용하면, 복수 개의 피처리부재(2)들의 핸들링이 용이할 뿐만 아니라, 작업 중에 피처리부재(2)들의 비정상적인 유동이나, 접촉 등을 최대한 억제할 수 있으므로 작업 편의성 향상은 물론이거니와. 만족할 만한 작업 효율성 및 안정성을 확보할 수 있다.
2: 피처리부재 T: 세정막 J: 세정용 지그
K: 열처리용 지그 W1: 제1 세정액 W2: 제2 세정액
W3: 제3 세정액

Claims (10)

  1. a) 피처리부재인 복수 개의 SiC 부재들을 세정용 지그 측에 로딩한 상태로 제1 세정액 중에 담궈서 1차로 세정하는 제1 세정공정;
    b) 1차 세정된 피처리부재인 복수 개의 SiC 부재들을 세정용 지그 측에 로딩한 상태로 제2 세정액 중에 담궈서 2차로 세정하는 제2 세정공정;
    c) 2차로 세정된 피처리부재인 복수 개의 SiC 부재들을 열처리용 지그 측에 로딩한 상태로 열처리하여 세정막을 형성하는 세정막 형성공정;
    d) 세정막이 형성된 피처리부재인 복수 개의 SiC 부재들을 세정용 지그 측에 로딩한 상태로 제3 세정액 중에 담궈서 세정막을 제거하는 제3 세정공정;
    을 포함하는 반도체 제조공정에 사용하는 SiC 부재의 세정방법.
  2. 청구항 1에 있어서,
    상기 세정용 지그는,
    받침대와, 이 받침대 상에 복수 개의 피처리부재들을 적층 배열 상태로 지지할 수 있도록 형성된 지지부를 구비하고,
    상기 지지부는, 지지구들을 구비하고, 상기 받침대 둘레부 측의 복수 개의 지점에 세워진 상태로 설치되며,
    상기 지지구들은, 상기 지지부 측에 상,하 방향으로 간격을 띄우고 일측이 돌출된 상태로 배치되어 돌출 부분으로 피처리부재의 저면을 접촉 지지 상태로 받쳐줄 수 있도록 형성되는 반도체 제조공정에 사용하는 SiC 부재의 세정방법.
  3. 청구항 2에 있어서,
    상기 지지구들은,
    원통 형태의 외부면을 구비하여 선(線) 접촉 상태로 상기 피처리부재의 저면을 지지할 수 있도록 형성되며, 상기 지지부 측에 나사결합으로 설치되어 나사부의 정,역 회전 조작에 의해 원통의 외부면이 회전 및 전,후 방향으로 이동 가능하게 셋팅되는 것을 특징으로 하는 반도체 제조공정에 사용하는 SiC 부재의 세정방법.
  4. 청구항 1에 있어서,
    상기 제1 세정액은, 가성가리(caustic potash)와 물을 혼합한 세정액을 사용하고,
    상기 제2 세정액은, 질산, 물 및 불산(hydrofluoric acid)을 혼합한 세정액을 사용하며,
    상기 제3 세정액은, 불산(hydrofluoric acid)을 사용하는 반도체 제조공정에 사용하는 SiC 부재의 세정방법.
  5. 청구항 1에 있어서,
    상기 c) 공정은,
    복수 개의 피처리부재들을 상기 열처리용 지그 측에 로딩한 상태로 열처리 온도를 점차 증가시켜서 섭씨 1200도까지 가열한 상태로 1시간 동안 유지한 다음, 자연 냉각시키는 방식으로 작업을 진행하여 상기 피처리부재들의 외부면에 산화막 형태의 세정막을 형성하는 반도체 제조공정에 사용하는 SiC 부재의 세정방법.
  6. 청구항 1에 있어서,
    상기 열처리용 지그는,
    받침대와, 이 받침대 측에 세워진 상태로 배치되는 가이드축과, 이 가이드축 측에 끼워져서 적층 상태로 배치되며 상기 피처리부재를 지지하기 위한 지지팁을 구비한 지지블록들을 포함하여 이루어지는 반도체 제조공정에 사용하는 SiC 부재의 세정방법.
  7. 청구항 6에 있어서,
    상기 가이드축은,
    상기 받침대의 둘레부 측에 세워진 상태로 서로 간격을 띄우고 세 군데 이상 설치되고,
    상기 지지블록들은,
    상기 가이드축의 축선을 따라 상,하 방향으로 이동될 수 있는 상태로 착,탈 가능하게 설치되는 반도체 제조공정에 사용하는 SiC 부재의 세정방법.
  8. 청구항 6에 있어서,
    상기 지지팁은,
    상기 피처리부재의 저면을 선(線) 접촉이나 점(點) 접촉 상태로 지지할 수 있는 팁부를 구비하고, 상기 지지블록 측에 팁부가 돌출된 상태로 설치되는 반도체 제조공정에 사용하는 SiC 부재의 세정방법.
  9. 청구항 6에 있어서,
    상기 지지팁은,
    상기 지지블록 측에 나사 결합으로 설치되어 나사부의 정,역 회전 조작에 의해 상기 지지블록 측에서 상,하 방향으로 높낮이 조절이 가능하게 셋팅되는 것을 특징으로 하는 반도체 제조공정에 사용하는 SiC 부재의 세정방법.
  10. 청구항 6에 있어서,
    상기 지지팁의 재질은,
    SiC 재질을 사용하는 것을 특징으로 하는 반도체 제조공정에 사용하는 SiC 부재의 세정방법.

KR1020150181274A 2015-12-17 2015-12-17 반도체 제조공정에 사용하는 SiC 부재의 세정방법 KR101726804B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150181274A KR101726804B1 (ko) 2015-12-17 2015-12-17 반도체 제조공정에 사용하는 SiC 부재의 세정방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150181274A KR101726804B1 (ko) 2015-12-17 2015-12-17 반도체 제조공정에 사용하는 SiC 부재의 세정방법

Publications (1)

Publication Number Publication Date
KR101726804B1 true KR101726804B1 (ko) 2017-04-13

Family

ID=58579745

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150181274A KR101726804B1 (ko) 2015-12-17 2015-12-17 반도체 제조공정에 사용하는 SiC 부재의 세정방법

Country Status (1)

Country Link
KR (1) KR101726804B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019013524A1 (ko) * 2017-07-11 2019-01-17 주식회사 유진테크 기판 처리 장치
CN112864062A (zh) * 2020-12-31 2021-05-28 湖南三安半导体有限责任公司 碳化硅蚀刻工装

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070012771A (ko) * 2003-07-29 2007-01-29 가부시키가이샤 아드맵 탄화규소 제품, 그의 제조방법 및 탄화규소 제품의세정방법
KR20070080825A (ko) * 2005-08-12 2007-08-13 가부시키가이샤 섬코 반도체 실리콘 기판용 열처리 지그 및 그 제작 방법
KR20120131702A (ko) * 2011-05-26 2012-12-05 (주)에스아이솔리드텍 반도체 실리콘 부산물의 세정방법 및 이를 이용한 고순도 탄화규소의 합성방법
KR20130076787A (ko) * 2010-06-16 2013-07-08 스미토모덴키고교가부시키가이샤 탄화규소 반도체의 세정 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070012771A (ko) * 2003-07-29 2007-01-29 가부시키가이샤 아드맵 탄화규소 제품, 그의 제조방법 및 탄화규소 제품의세정방법
KR20070080825A (ko) * 2005-08-12 2007-08-13 가부시키가이샤 섬코 반도체 실리콘 기판용 열처리 지그 및 그 제작 방법
KR20130076787A (ko) * 2010-06-16 2013-07-08 스미토모덴키고교가부시키가이샤 탄화규소 반도체의 세정 방법
KR20120131702A (ko) * 2011-05-26 2012-12-05 (주)에스아이솔리드텍 반도체 실리콘 부산물의 세정방법 및 이를 이용한 고순도 탄화규소의 합성방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019013524A1 (ko) * 2017-07-11 2019-01-17 주식회사 유진테크 기판 처리 장치
CN112864062A (zh) * 2020-12-31 2021-05-28 湖南三安半导体有限责任公司 碳化硅蚀刻工装

Similar Documents

Publication Publication Date Title
JP6168273B2 (ja) 基板処理装置および基板処理方法
JP5615650B2 (ja) 基板処理方法および基板処理装置
CN1622281A (zh) 半导体器件的制造方法及用于剥离抗蚀剂的清洗装置
KR102243421B1 (ko) 기판 세정용 방법 및 장치
US20160079096A1 (en) Wet Clean Process for Cleaning Plasma Processing Chamber Components
CN1674225A (zh) 替代衬底及使用该替代衬底的衬底处理方法
KR20080074792A (ko) 세정 방법 및 전자 소자의 제조 방법
KR102493554B1 (ko) 기판 처리 방법, 기판 처리 장치 및 기억 매체
KR101726804B1 (ko) 반도체 제조공정에 사용하는 SiC 부재의 세정방법
JP2016208018A (ja) 清浄な／汚れた基板のハンドリングのためのエンドエフェクタアセンブリ
KR101820976B1 (ko) 플라즈마 챔버에서 사용되는 상부 전극으로부터 표면 금속 오염을 세정하는방법
TWI656917B (zh) 犧牲膜形成方法、基板處理方法以及基板處理裝置
TW201606914A (zh) 製程分離型基板處理裝置及處理方法
TW202303696A (zh) 用於清潔石英晶舟的方法及裝置
US20240304469A1 (en) Single wafer-type wafer cleaning device and method for controlling surface roughness of wafer using same
JP2019091848A (ja) 気相成長装置の炉内部品の洗浄方法
US9412639B2 (en) Method of using separate wafer contacts during wafer processing
KR101123968B1 (ko) 정전척 재생 방법
US11626271B2 (en) Surface fluorination remediation for aluminium oxide electrostatic chucks
KR20150043839A (ko) Cvd장치에 사용하는 부재의 세정방법
US20080060676A1 (en) Workpiece processing with preheat
US20230160061A1 (en) Substrate processing apparatus and substrate processing method using same
KR20090055268A (ko) 기판 처리 장치
JP2017092157A (ja) プラズマ処理装置部品のクリーニング方法及びクリーニング装置
KR20110080336A (ko) 척 핀을 구비한 기판 처리 장치

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant