KR20060052038A - 액정구동회로 및 액정표시장치 - Google Patents

액정구동회로 및 액정표시장치 Download PDF

Info

Publication number
KR20060052038A
KR20060052038A KR1020050093411A KR20050093411A KR20060052038A KR 20060052038 A KR20060052038 A KR 20060052038A KR 1020050093411 A KR1020050093411 A KR 1020050093411A KR 20050093411 A KR20050093411 A KR 20050093411A KR 20060052038 A KR20060052038 A KR 20060052038A
Authority
KR
South Korea
Prior art keywords
liquid crystal
crystal display
driving
gate driver
gate
Prior art date
Application number
KR1020050093411A
Other languages
English (en)
Other versions
KR100656579B1 (ko
Inventor
고지 기쿠치
Original Assignee
알프스 덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알프스 덴키 가부시키가이샤 filed Critical 알프스 덴키 가부시키가이샤
Publication of KR20060052038A publication Critical patent/KR20060052038A/ko
Application granted granted Critical
Publication of KR100656579B1 publication Critical patent/KR100656579B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0224—Details of interlacing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Shift Register Type Memory (AREA)

Abstract

본 발명은, 액티브 매트릭스형의 액정 패널을 고속으로 표시 구동할 수 있는 액정구동회로를 실현하는 것이다.
이를 위하여 본 발명에서는 액정표시영역의 홀수번째의 주사선을 구동하는 제 1 게이트 드라이버 및 짝수번째의 주사선을 구동하는 제 2 게이트 드라이버에 공급하는 다상 클럭(CLK1~4)으로서, 액정표시영역의 주사선마다 표시소자에 공급되는 화상 신호의 공급 개시 시기의 직전부터 상기 화상 신호의 유효 기간내까지 유효하게 되는 것을 발생하고, 제 1 및 제 2 게이트 드라이버는, 상기 클럭의 유효기간에 스위칭 소자를 구동한다.

Description

액정구동회로 및 액정표시장치 {LIQUID CRYSTAL DRIVING CIRCUIT AND LIQUID CRYSTAL DISPLAY DEVICE}
도 1은 본 발명의 일 실시 형태에 관한 액정표시장치(1)의 구성을 나타내는 블럭도,
도 2는 a-Si의 TFT로 이루어지는 스위칭 소자의 단면을 나타내는 구조도,
도 3은 도 2와 동일한 공정으로 형성되는 용량 소자의 단면을 나타내는 구조도,
도 4는 도 1에 나타내는 액정표시장치(1) 중, 각 게이트 드라이버(9, 10)와 표시 영역(4)의 주사선(5)의 구성을 나타내는 블럭도,
도 5는 도 4에 나타내는 레지스터 회로(31)의 내부 구성을 나타내는 도면,
도 6은 도 5에 나타내는 레지스터 회로(31) 동작의 타이밍 차트,
도 7은 도 4에 나타내는 제 1 및 제 2 게이트 드라이버(9, 10)가 표시 구동하는 동작의 타이밍 차트,
도 8은 도 4에 나타내는 제 1 및 제 2 게이트 드라이버(9, 10)가 표시 구동하는 다른 실시 예에 관한 동작의 타이밍 차트이다.
※ 도면의 주요 부분에 대한 부호의 설명
1 : 액정표시장치 2 : TFT 어레이 기판
4 : 표시영역 5 : 주사선
6 : 신호선 7 : TFT
8 : 표시영역 9 : 제 1 게이트 드라이버
10 : 제 2 게이트 드라이버 11 : 제 1 신호 공급선
12 : 제 2 신호 공급선 13 : 클럭 발생 회로
14 : 소스 드라이버 31 : 레지스터 회로
본 발명은, 액정표시장치에 관한 것으로, 특히 그 액정구동회로에 관한 것이다.
종래의 액정표시장치의 구동회로에 관한 기술로서는, 예를 들면 특허문헌 1에 기재되어 있는 기술이 알려져 있다. 이 특허문헌 1에 기재되어 있는 종래의 기술에서는, 액티브 매트릭스형의 액정 패널을 표시 구동하는 액정 구동 장치에 있어서, 상기 액정 패널의 홀수번째의 주사선을 차례로 구동하는 제 1 게이트 드라이버와, 짝수번째의 주사선을 차례로 구동하는 제 2 게이트 드라이버를 설치하고 있다. 이에 따라, 제 1 및 제 2 게이트 드라이버에 의해 액정 패널의 홀수번째, 짝수번째 각각의 주사선을 따로따로 주사함으로써, 각 주사선의 주사 시간을 종래의 2배로 하여 주사선수가 증가하여도 액정의 기록 시간을 충분히 취하도록 하고 있다.
[특허문헌 1]
일본국 특개평5-46123호 공보 (제 2~3페이지, 도 1)
그러나, 상기한 종래의 기술에서는, 액정 패널상의 화소에 대응하는 표시소자에 공급되는 화상 신호의 펄스(소스 펄스)와, 상기 화상 신호를 표시소자에 기록하는 펄스(게이트 펄스)가 동일한 타이밍에서 유효해지기 때문에, 액정 패널을 고속으로 표시 구동하는 경우, 소스 펄스 폭이 감소하면, 그에 따라 게이트 펄스 폭도 감소하고, 액정의 기록 시간을 충분히 취할 수 없게 된다. 이 때문에, 액정표시장치의 대화소화를 위해 주사선수를 늘려도, 액정 패널의 고속의 표시 구동이 곤란하기 때문에, 충분한 표시 성능을 확보할 수 없다는 문제가 생기고 있다.
특히, 이동도가 낮은 아몰퍼스 실리콘(a-Si)을 이용해, 액정표시장치의 액티브 매트릭스 기판에 있어서의 TFT(Thin Film Transistor : 박막 트랜지스터)를 형성하고, 상기 TFT에 의해 게이트 드라이버를 액티브 매트릭스 기판상에 내장화하는 경우, 상기 문제가 현저해진다. 또한, 게이트 펄스 폭의 감소에 의해, 최악의 경우, 게이트 드라이버가 동작하지 않게 된다. a-Si는 저렴한 제조 프로세스로서 주목받고 있고, 액정 패널의 고속의 표시 구동을 가능하게 하여 액정표시장치의 대화소화를 실현하는 것이 중요한 과제가 되고 있다.
본 발명은, 이러한 사정을 고려하여 이루어진 것으로, 그 목적은, 액티브 매트릭스형의 액정 패널을 고속으로 표시 구동할 수 있는 액정구동회로 및 액정표시장치를 제공하는 것에 있다.
상기 과제를 해결하기 위해, 본 발명에 관한 액정구동회로는, 액티브 매트릭스형의 액정표시영역과, 소스 드라이버로부터 공급되는 화상 신호를 상기 액정표시영역에 형성되는 표시소자로 유지하는 스위칭을 행하는 스위칭 소자를 구동하는 게이트 드라이버를, 아몰퍼스 실리콘의 박막 트랜지스터를 형성하는 동일한 제조 프로세스로 형성한 액정표시장치에 있어서의 액정구동회로이고, 상기 액정표시영역의 홀수번째의 주사선을 구동하는 제 1 상기 게이트 드라이버와, 상기 액정표시영역의 짝수번째의 주사선을 구동하는 제 2 상기 게이트 드라이버와, 상기 제 1 및 제 2 게이트 드라이버에 공급하는 다상 클럭을 발생하는 클럭 발생 회로를 가지고, 상기 다상 클럭은, 상기 액정표시영역의 주사선마다 상기 표시소자에 공급되는 화상 신호의 공급 개시 시기의 직전부터, 상기 화상 신호의 유효 기간 내까지 유효하게 되고, 상기 제 1 및 제 2 게이트 드라이버는, 상기 클럭 발생 회로로부터 공급되는 클럭의 유효 기간에 상기 스위칭 소자를 구동하는 것을 특징으로 한다.
이 구성에 의하면, 표시소자에 기록하는 소스 펄스(화상 신호)의 공급 개시시기의 직전부터 상기 표시소자가 구동 개시되기 때문에, 표시소자에 대하여 소스 펄스(화상 신호)를 기록하는 시간에 여유를 가지게 할 수 있고, 액티브 매트릭스형의 액정 패널을 고속으로 표시 구동할 수 있다. 또, 게이트 펄스 폭을 충분히 확보할 수 있어 게이트 드라이버를 안정되게 동작시킬 수 있다.
본 발명에 관한 액정구동회로에 있어서는, 상기 클럭 발생 회로는, 상기 액정표시영역의 홀수번째의 주사선의 구동을 제어하는 제 1 제어 펄스와, 상기 액정표시영역의 짝수번째의 주사선의 구동을 제어하는 제 2 제어 펄스를 발생하고, 상 기 제 1 게이트 드라이버는, 상기 제 1 제어 펄스에 의거하여 상기 스위칭 소자에 관한 구동 동작을 개시하고, 상기 제 2 게이트 드라이버는, 상기 제 2 제어 펄스에 의거하여 상기 스위치 소자에 관한 구동 동작을 개시하는 것을 특징으로 한다.
이 구성에 의하면, 제 1 제어 펄스에 의거하여 홀수번째의 주사선에 관한 표시 구동이 제어되고, 또, 제 2 제어 펄스에 의거하여 짝수번째의 주사선에 관한 표시 구동이 제어되기 때문에, 홀수번째의 주사선과 짝수번째의 주사선으로 나누어 최적의 제어를 행할 수 있어, 액정표시장치의 표시 동작에 관한 성능을 향상시킬 수 있게 된다.
본 발명에 관한 액정표시장치는, 액티브 매트릭스형의 액정표시영역과, 소스 드라이버로부터 공급되는 화상 신호를 상기 액정표시영역에 형성되는 표시소자로 유지하는 스위칭을 행하는 스위칭 소자를 구동하는 게이트 드라이버를, 아몰퍼스 실리콘의 박막 트랜지스터를 형성하는 동일한 제어 프로세스로 형성한 액정표시장치이고, 상기 액정표시영역의 홀수번째의 주사선을 구동하는 제 1 상기 게이트 드라이버와, 상기 액정표시영역의 짝수번째의 주사선을 구동하는 제 2 상기 게이트 드라이버와, 상기 제 1 및 제 2 게이트 드라이버에 공급하는 다상 클럭을 발생하는 클럭 발생 회로를 가지고, 상기 다상 클럭은, 상기 액정표시영역의 주사선마다 상기 표시소자에 공급되는 화상 신호의 공급 개시 시기의 직전부터, 상기 화상 신호의 유효기간 내까지 유효하게 되고, 상기 제 1 및 제 2 게이트 드라이버는, 상기 클럭 발생 회로로부터 공급되는 클럭의 유효 기간에 상기 스위칭 소자를 구동하는 것을 특징으로 한다.
본 발명에 관한 액정표시장치에 있어서는, 상기 클럭 발생 회로는, 상기 액정표시영역의 홀수번째의 주사선의 구동을 제어하는 제 1 제어 펄스와, 상기 액정표시영역의 짝수번째의 주사선의 구동을 제어하는 제 2 제어펄스를 발생하고, 상기 제 1 게이트 드라이버는, 상기 제 1 제어 펄스에 의거하여 상기 스위칭 소자에 관한 구동 동작을 개시하고, 상기 제 2 게이트 드라이버는, 상기 제 2 제어 펄스에 의거하여 상기 스위칭 소자에 관한 구동 동작을 개시하는 것을 특징으로 한다.
이하, 도면을 참조하여, 본 발명의 일 실시 형태에 대하여 설명한다.
도 1은, 본 발명의 일 실시 형태에 관한 액정표시장치(1)의 구성을 나타내는 블럭도이다. 도 1에 있어서, 액정표시장치(1)는, 액티브 매트릭스형의 액정 패널(액정표시영역)을 가지는 것이고, TFT 어레이 기판(2)과, 상기 기판(2)에 대향하는 위치에 설치된 대향 기판(도시 생략)과의 사이에 액정을 봉입함으로써, 표시영역(4)을 형성하고 있다. 대향 기판은 공통 전극(도시 생략)을 가지고 있다. 표시영역(4)에 있어서, 표시소자(8)는, TFT 어레이 기판(2)의 화소 전극(도시 생략)과 대향 기판의 공통 전극 사이의 액정으로 형성되는 용량이다.
TFT 어레이 기판(2) 상에는, 복수의 주사선(5) 및 복수의 신호선(6)이 매트릭스형으로 배치하여 형성되어 있다. 또한, 표시 영역(4)에 있어서, 스위칭 소자로서의 TFT(7) 및 화소 전극이, 주사선(5)과 신호선(6)의 각 교점에 배치하여 형성되어 있다.
또한, TFT 어레이 기판(2) 상에는, 제 1 게이트 드라이버(9) 및 제 2 게이트 드라이버(10)가, 표시 영역(4)의 바깥쪽의 양 변에 배치하여 형성되어 있다. 제 1 게이트 드라이버(9)에는, 홀수번째의 각 주사선(5)이 접속되어 있다. 제 1 게이트 드라이버(9)는, 홀수번째의 주사선(5)을 차례로 구동하기 위한 게이트 펄스를 홀수번째의 각 주사선(5)에 출력한다. 제 2 게이트 드라이버(10)에는, 짝수번째의 각 주사선(5)이 접속되어 있다. 제 2 게이트 드라이버(10)는, 짝수번째의 주사선(5)을 차례로 구동하기 위한 게이트 펄스를 짝수번째의 각 주사선(5)에 출력한다. 제 1 및 제 2 게이트 드라이버(9, 10)는 시프트 레지스터로부터 이루어진다.
클럭 발생 회로(13) 및 소스 드라이버(14)는, IC로써 각각 구성되고, TFT 어레이 기판(2)상에 COG 장착되어 있다. 소스 드라이버(14)에는 각 신호선(6)이 접속되어 있다. 소스 드라이버(14)는, 표시소자(8)에 공급하는 소스 펄스를 각 신호선(6)에 출력한다.
또한, 클럭 발생회로(13)로부터 제 1 게이트 드라이버(9), 제 2 게이트 드라이버(10)의 각각에 신호를 공급하기 위한 제 1 신호 공급선(11), 제 2 신호 공급선(12)이 TFT 어레이 기판(2) 상에 형성되어 있다.
상기한 TFT 어레이 기판(2)에 있어서, 표시 영역(4)내의 TFT(7)는, a-Si의 TFT를 형성하는 제조 프로세스에 의해 형성되어 있다. 또, 제 1 게이트 드라이버(9) 및 제 2 게이트 드라이버(10)는, 상기 표시 영역(4)내의 TFT(7)와 동일한 제조 프로세스에 의해 형성되어 있다.
또, 클럭 발생 회로(13) 및 소스 드라이버(14)는, TFT 어레이 기판(2)의 외부에 설치되고, 제 1 클럭 신호선(11)과 제 2 클럭 신호선(12)과 신호선(6)에 각각 신호를 공급할 수 있게 접속되는 것이어도 좋다. 예를 들면, 플랙시블 케이블, FPC 또는 COF에 의해 TFT 어레이 기판(2)과 접속해도 좋다.
도 2는, a-Si의 TFT로 이루어지는 스위칭 소자의 단면을 나타내는 구조도이다. 도 2의 TFT에 의해 도 1에 나타낸 표시 영역(4)내의 스위칭 소자(TFT7) 및 각 게이트 드라이버(9, 10)는 구성된다.
도 2에 나타나는 바와 같이, a-Si의 TFT로 이루어지는 스위칭 소자에 있어서는, 투명 기판으로 이루어지는 기판(21)의 상면에 게이트 전극(22)을 형성하고, 기판(21)과 게이트 전극(22)을 게이트 절연막(23)으로 덮고, 게이트 절연막(23) 위에 아일랜드상의 반도체막인 a-Si(i)(인트린직 아몰퍼스 실리콘층)(24)를 형성한다. 또, a-Si(i)(24) 상에 반도체막인 a-Si(n+)(불순물 이온을 도프한 아몰퍼스 실리콘)(25a, 25b)를 형성하고, 게이트 절연막(23) 및 a-Si(n+)(25a, 25b) 위에 소스 전극(26a), 드레인 전극(26b)을 형성한다. 또한, 게이트 절연막(23), a-Si(i)(24), a-Si(n+)(25a, 25b), 소스 전극(26a), 드레인 전극(26b)을 보호막(27)으로 덮어 형성하고 있다.
도 2에 있어서, 소스 전극(26a) 및 드레인 전극(26b)은, 동일한 공정으로 동일한 막에 의해 형성된다. 또, 도 2에 나타내는 a-Si의 TFT는, 도 1에 있어서, 게이트 전극(22)은 주사선(5)에 접속되고, 소스 전극(26a)은 신호선(6)에 접속되며, 드레인 전극(26b)은 표시소자(8) 한쪽의 전극에 접속된다.
도 3은, 상기 도 2와 동일한 공정으로 형성되는 용량 소자의 단면을 나타내는 구조도이다. 이 용량 소자는, 도 1에 나타내는 각 게이트 드라이버(9, 10)를 구성하는 시프트 레지스터에 구비되어 있다. 도 3에 있어서 용량소자는, 게이트 전극(22)과 소스 전극(26a)과 게이트 절연막(23)이 기판(21)상에 형성되어 이루어진다.
도 4는, 도 1에 나타내는 액정표시장치(1) 중, 각 게이트 드라이버(9, 10)와 표시 영역(4)의 주사선(5)의 구성을 나타내는 블럭도이다.
도 4에 있어서, 각 게이트 드라이버(9, 10)는, 복수의 레지스터 회로(31)가 다단 접속된 시프트 레지스터의 구성을 가진다. 게이트 지연 회로(32)는, 도 1의 주사선(5)의 저항 및 용량 성분의 등가 회로이다.
제 1 게이트 드라이버(9)에는, 스타트 펄스(SP1), 클럭(CLK1, CLK3), 엔드 펄스(EP1) 및 접지 신호(GND)가 제 1 신호 공급선(11)을 통해 클럭 발생 회로(13)로부터 입력된다. 제 2 게이트 드라이버(10)에는, 스타트 펄스(SP2), 클럭(CLK2, CLK4), 엔드 펄스(EP2) 및 접지 신호(GND)가 제 2 신호 공급선(12)을 거쳐 클럭 발생 회로(13)로부터 입력된다. 스타트 펄스(SP1, SP2), 클럭(CLK1~CLK4), 엔드 펄스(EP1, EP2)는, 도 7에 나타나는 파형을 가진다.
각 게이트 드라이버(9, 10)에 있어서, 레지스터 회로(31)의 출력 신호[게이트 펄스(G)]는, 다음단의 레지스터 회로(31)에 입력됨과 동시에, 앞단의 레지스터 회로(31)에 제어 신호(CT)로써 입력된다. 또, 각 게이트 드라이버(9, 10)의 처음단 레지스터 회로(31)에는, 스타트 펄스(SP1, SP2)가 각각 입력된다. 또, 각 게이트 드라이버(9, 10)의 최종단 레지스터 회로(31)에는, 엔드 펄스(EP1, EP2)가 각각 입력된다.
도 5는, 도 4에 나타내는 레지스터 회로(31)의 내부 구성을 나타내는 도면이 다.
도 5에 있어서, 트랜지스터(M1~M5)는 도 2에 나타낸 a-Si의 TFT이다. 또, 커패시터(Cb)는, 도 3에 나타낸 용량 소자이다. 입력단자(IN)는, 게이트와 드레인을 접속한 트랜지스터(M1)의 게이트와 트랜지스터(M2)의 게이트에 접속하고 있다. 트랜지스터(M1)의 소스는 노드(A)에 접속하고 있다. 트랜지스터(M2)에 있어서, 드레인은 출력 단자(OUT)에 접속하고, 소스는 그라운드 단자(GND)에 접속하고 있다. 트랜지스터(M3)에 있어서, 게이트는 노드(A)에 접속하고, 드레인은 클럭 입력 단자(CLK)에 접속하고, 소스는 출력 단자(OUT)에 접속하고 있다.
제어 신호 입력 단자(CT)는, 트랜지스터(M4)의 게이트와 트랜지스터(M5)의 게이트에 접속하고 있다. 트랜지스터(M4)에 있어서, 드레인은 노드(A)에 접속하고, 소스는 그라운드 단자(GND)에 접속하고 있다. 트랜지스터(M5)에 있어서, 드레인은 출력 단자(OUT)에 접속하고, 소스는 그라운드 단자(GND)에 접속하고 있다. 커패시터(Cb)의 한쪽 끝은 노드(A)에 접속하고, 또 다른 한쪽 끝은 출력 단자(OUT)에 접속하고 있다.
도 6은, 도 5에 나타내는 레지스터 회로(31)의 동작의 타이밍 차트이다.
이 도 6을 참조하여 도 5의 레지스터 회로(31)의 동작을 설명한다.
처음에, 기간 T0에 있어서, 노드(A)의 전압(Va)이 L(Low레벨)이고, 출력 단자(OUT)의 출력 전압도 L이다. 이어서, 다음 기간 T1에 있어서, 입력 단자(IN)에 인가되는 전압이 일정 기간만 H(Hi레벨)가 되고, 트랜지스터(M1 및 M2)가 온된다. 이때, 커패시터(Cb)의 한쪽 끝의 전압은 트랜지스터(M1)를 거쳐 입력 단자(IN)와 같은 H의 전압이 되고, 다른 한쪽 끝은 트랜지스터(M2)를 거쳐 그라운드 단자(GND)와 같은 L의 전압이 된다. 이에 따라, 커패시터(Cb)에는 전하가 충전된다.
이어서, 기간 T1의 후반 타이밍에서 입력 단자(IN)의 전압이 L이 되나, 커패시터(Cb)에는 전하가 충전된 그대로이다. 이때, 노드(A)의 전압(Va)이 H인 것에 의해, 트랜지스터(M3)가 온 되어 있으나, 클럭 단자(CLK)의 전압은 L이기 때문에 출력 단자(OUT)의 출력 전압은 L 그대로이다.
이어서, 다음 기간 T2에 있어서, 클럭 입력 단자(CLK)에 인가되는 전압이 일정 기간만 H가 된다. 이때, 트랜지스터(M1 및 M2)가 오프 되어 있고, 트랜지스터(M3)는 온인 그대로가 되어, 출력 단자(OUT)의 출력 전압은, 클럭 입력 단자(CLK)의 전압과 같은 H가 된다. 이때의 노드(A)의 전압(Va)은, H의 약 2배의 전위로 높아진다(boot strap). 따라서, 트랜지스터(M3)는, 온 상태가 더욱 강화되어 동작하고 있다. 이 기간 T2의 후반 타이밍에서, 클럭 입력 단자(CLK)의 전압이 L이 되면, 출력 단자(OUT)의 출력 전압은 L이 되고, 노드(A)의 전압(Va)이 H 전위로 되돌아간다.
이어서, 다음 기간 T3에 있어서, 제어 신호 입력 단자(CT)에 인가되는 전압이 일정 기간만 H가 된다. 이에 따라, 트랜지스터(M4 및 M5)가 온 되면, 커패시터(Cb)의 한쪽 끝은 트랜지스터(M4)를 거쳐 그라운드 단자(GND)와 같은 L 전압이 되고, 다른 한쪽 끝은 트랜지스터(M5)를 거쳐 그라운드 단자(GND)와 같은 L 전압이 된다. 이에 따라, 커패시터(Cb)에 충전되어 있던 전하가 방전된다. 이 결과, 기간 T3에 계속되는 기간의 상태는 기간 T0과 같은 상태로 리셋 된다.
도 7은, 도 4에 나타내는 제 1 및 제 2 게이트 드라이버(9, 10)가 표시 구동하는 동작의 타이밍 차트이다.
이 도 7을 참조하여 도 4의 각 게이트 드라이버(9, 10)의 표시 구동에 관한 동작을 설명한다. 여기에서는, 제 1 게이트 드라이버(9)의 동작을 예로 들어 설명하나, 제 2 게이트 드라이버(10)에 대해서도 같은 동작이므로 그 설명을 생략한다.
제 1 게이트 드라이버(9)에 스타트 펄스(SP1)가 입력되면, 처음단의 레지스터 회로(31)의 입력 단자(IN)의 전압이 H가 된다. 이때의 상태가, 상기 도 6의 기간 T1에 상당한다. 도 7에는, 제 1 게이트 드라이버(9)에 있어서의 기간 T1, T2, T3을 나타내고 있다.
이어서, 다음 기간 T2에서, 클럭(CLK1)이 H가 되면, 처음단의 레지스터 회로(31)의 클럭 입력 단자(CLK)의 전압이 H가 되고, 처음단의 레지스터 회로(31)의 출력 단자(OUT)로부터 H 전압, 즉 게이트 펄스(G1)가 출력된다. 이 게이트 펄스(G1)는, 클럭(CLK1)이 H 기간(유효기간)과 같은 기간에 H(유효)가 된다.
이 게이트 펄스(G1)에 의해, 첫번째 주사선(5)이 구동되고, 이때 소스 드라이버(14)로부터 각 신호선(6)에 공급되고 있는 소스 펄스(S1)가 첫번째 주사선(5) 상의 표시소자(8)에 유지된다. 표시소자(8)의 펄스 유지는, 게이트 펄스(G1)의 H로부터 L로의 하강에 의해 완료한다. 이 때문에, 클럭(CLK1)의 H로부터 L로의 하강 타이밍은, 도 7에 나타나는 바와 같이, 구동 대상의 주사선(5)의 표시소자(6)에 기록하는 소스 펄스(S1, S5, S9,...)의 유효기간내에 설정한다. 한편, 클럭(CLK1)의 L로부터 H로의 상승 타이밍은, 도 7에 나타나는 바와 같이, 상기 소스 펄스의 공급 개시 시기의 직전에 설정한다. 도 7의 예에서는, 소스 펄스 폭 1개분의 바로 앞에서 H(유효)가 되도록 하고 있다. 이에 따라, 표시소자(8)에 대하여 소스 펄스를 기록하는 시간에 여유를 가지게 할 수 있기 때문에, 고속으로 표시 구동하는 경우에 소스 펄스 폭이 감소하였다 하더라도, 문제없이 소스펄스를 표시소자(8)에 유지할 수 있다.
마찬가지로, 3단째의 레지스터 회로(31)는, 도 7에 나타나는 바와 같이, 클럭(CLK3)이 H의 기간에 게이트 펄스(G3)를 출력한다. 클럭(CLK3)은, 그 H로부터 L로의 하강 타이밍을, 도 7에 나타나는 바와 같이, 구동 대상의 주사선(5)의 표시소자(6)에 기록하는 소스 펄스(S3, S7, S11,...)의 유효 기간 내에 설정한다. 한편, 클럭(CLK3)의 L로부터 H로의 상승 타이밍은, 도 7에 나타나는 바와 같이, 상기 소스 펄스의 공급 개시 시기의 직전(도 7의 예에서는 소스 펄스 폭 1개분의 바로 앞)에 설정한다.
상기한 바와 같이 본 실시 형태에 의하면, 표시소자에 기록하는 소스 펄스의 공급 개시 시기의 직전부터 상기 표시소자가 구동 개시되기 때문에, 표시소자에 대하여 소스 펄스를 기록하는 시간에 여유를 가지게 할 수 있어, 액티브 매트릭스형의 액정 패널을 고속으로 표시 구동할 수 있다. 이에 따라, 액정표시장치의 대화소화를 위해 주사선수를 늘리고, 액정 패널을 고속으로 표시 구동하는 경우에 소스 펄스 폭이 감소하였다 하더라도, 문제없이 소스 펄스를 표시소자에 유지하는 것이 가능해지기 때문에, 충분한 표시 성능을 확보할 수 있다.
또, 저렴한 제조 프로세스로서 주목받고 있는 아몰퍼스 실리콘(a-Si)을 적용 하는 액정표시장치의 대상이 넓어진다.
또한, 본 실시 형태의 응용예로써, 도 8에 나타나는 바와 같이 인터레스 구동을 행할 수 있다. 도 8에 있어서는, 홀수번째의 주사선(5)을 구동하는 제 1 게이트 드라이버(9)에 의해 홀수 필드의 표시 구동이 완료되고 나서, 짝수번째의 주사선(5)을 구동하는 제 2 게이트 드라이버(10)의 표시 구동을 개시시킨다. 그리고, 이 제 2 게이트 드라이버(10)에 의해 짝수 필드의 표시 구동이 완료되고 나서, 제 1 게이트 드라이버(9)에 의해 다음 홀수 필드의 표시 구동을 개시시킨다. 즉, 제 1 게이트 드라이버(9)에 엔드 펄스(EP1)가 입력되고 나서, 제 2 게이트 드라이버(10)에 스타트 펄스(SP2)를 입력한다. 그리고, 제 2 게이트 드라이버(10)에 엔드 펄스(EP1)가 입력되고 나서, 제 1 게이트 드라이버(9)에 스타트 펄스(SP1)를 입력한다.
이상, 본 발명의 실시 형태를 도면을 참조하여 상세하게 설명하였으나, 구체적인 구성은 이 실시 형태에 한정되는 것이 아니고, 본 발명의 요지를 일탈하지 않는 범위의 설계 변경 등도 포함된다.
본 발명에 의하면, 표시소자에 기록하는 소스 펄스(화상 신호)의 공급 개시 시기의 직전부터 상기 표시소자가 구동 개시되기 때문에, 표시소자에 대하여 소스 펄스(화상 신호)를 기록하는 시간에 여유를 가지게 할 수 있고, 액티브 매트릭스형의 액정 패널을 고속으로 표시 구동할 수 있다. 이에 따라, 액정표시장치의 대화소화를 위해 주사선수를 늘리고, 액정 패널을 고속으로 표시 구동하는 경우에 소스 펄스 폭이 감소하였다 하여도, 문제없이 소스 펄스를 표시소자에 유지하는 것이 가능해지기 때문에, 충분한 표시 성능을 확보할 수 있다. 또, 게이트 펄스 폭을 충분히 확보할 수 있어, 게이트 드라이버를 안정되게 동작시킬 수 있다.

Claims (4)

  1. 액티브 매트릭스형의 액정표시영역과, 소스 드라이버로부터 공급되는 화상 신호를 상기 액정표시영역에 형성되는 표시소자로 유지하는 스위칭을 행하는 스위칭 소자를 구동하는 게이트 드라이버를, 아몰퍼스 실리콘의 박막 트랜지스터를 형성하는 동일한 제조 프로세스로 형성한 액정표시장치에 있어서의 액정구동회로에 있어서,
    상기 액정표시영역의 홀수번째의 주사선을 구동하는 제 1 상기 게이트 드라이버와,
    상기 액정표시영역의 짝수번째의 주사선을 구동하는 제 2 상기 게이트 드라이버와,
    상기 제 1 및 제 2 게이트 드라이버에 공급하는 다상 클럭을 발생하는 클럭 발생 회로를 가지고,
    상기 다상 클럭은, 상기 액정표시영역의 주사선마다 상기 표시소자에 공급되는 화상 신호의 공급 개시 시기의 직전부터, 상기 화상 신호의 유효 기간내까지 유효하게 되고,
    상기 제 1 및 제 2 게이트 드라이버는, 상기 클럭 발생 회로로부터 공급되는 클럭의 유효기간에 상기 스위칭 소자를 구동하는 것을 특징으로 하는 액정구동회로.
  2. 제 1항에 있어서,
    상기 클럭 발생 회로는, 상기 액정표시영역의 홀수번째의 주사선의 구동을 제어하는 제 1 제어 펄스와, 상기 액정표시영역의 짝수번째의 주사선의 구동을 제어하는 제 2 제어 펄스를 발생하고,
    상기 제 1 게이트 드라이버는, 상기 제 1 제어 펄스에 의거하여 상기 스위칭 소자에 관한 구동 동작을 개시하고,
    상기 제 2 게이트 드라이버는, 상기 제 2 제어 펄스에 의거하여 상기 스위칭 소자에 관한 구동 동작을 개시하는 것을 특징으로 하는 액정구동회로.
  3. 액티브 매트릭스형의 액정표시영역과, 소스 드라이버로부터 공급되는 화상 신호를 상기 액정표시영역에 형성되는 표시소자로 유지하는 스위칭을 행하는 스위칭 소자를 구동하는 게이트 드라이버를, 아몰퍼스 실리콘의 박막 트랜지스터를 형성하는 동일한 제조 프로세스로 형성한 액정표시장치에 있어서,
    상기 액정표시영역의 홀수번째의 주사선을 구동하는 제 1 게이트 드라이버와,
    상기 액정표시영역의 짝수번째의 주사선을 구동하는 제 2 게이트 드라이버와,
    상기 제 1 및 제 2 게이트 드라이버에 공급하는 다상 클럭을 발생하는 클럭 발생 회로를 가지고,
    상기 다상 클럭은, 상기 액정표시영역의 주사선마다 상기 표시소자에 공급되 는 화상 신호의 공급 개시 시기의 직전부터, 상기 화상 신호의 유효 기간내까지 유효하게 되고,
    상기 제 1 및 제 2 게이트 드라이버는, 상기 클럭 발생 회로로부터 공급되는 클럭의 유효기간에 상기 스위칭 소자를 구동하는 것을 특징으로 하는 액정표시장치.
  4. 제 3항에 있어서,
    상기 클럭 발생 회로는, 상기 액정표시영역의 홀수번째의 주사선의 구동을 제어하는 제 1 제어 펄스와, 상기 액정표시영역의 짝수번째의 주사선의 구동을 제어하는 제 2 제어 펄스를 발생하고,
    상기 제 1 게이트 드라이버는, 상기 제 1 제어 펄스에 의거하여 상기 스위칭 소자에 관한 구동 동작을 개시하고,
    상기 제 2 게이트 드라이버는, 상기 제 2 제어 펄스에 의거하여 상기 스위칭 소자에 관한 구동 동작을 개시하는 것을 특징으로 하는 액정표시장치.
KR1020050093411A 2004-10-06 2005-10-05 액정구동회로 및 액정표시장치 KR100656579B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00293496 2004-10-06
JP2004293496A JP2006106394A (ja) 2004-10-06 2004-10-06 液晶駆動回路および液晶表示装置

Publications (2)

Publication Number Publication Date
KR20060052038A true KR20060052038A (ko) 2006-05-19
KR100656579B1 KR100656579B1 (ko) 2006-12-11

Family

ID=36125046

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050093411A KR100656579B1 (ko) 2004-10-06 2005-10-05 액정구동회로 및 액정표시장치

Country Status (5)

Country Link
US (2) US7561150B2 (ko)
JP (1) JP2006106394A (ko)
KR (1) KR100656579B1 (ko)
CN (1) CN100442350C (ko)
TW (1) TWI317919B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8194057B2 (en) 2006-09-18 2012-06-05 Samsung Electronics Co., Ltd. Display apparatus
KR101359915B1 (ko) * 2006-09-08 2014-02-07 삼성디스플레이 주식회사 액정표시장치
US8957843B2 (en) 2010-02-25 2015-02-17 Samsung Display Co., Ltd. Gate selection circuit of liquid crystal panel, accumulating capacity driving circuit, driving device, and driving method

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070121318A (ko) * 2006-06-22 2007-12-27 삼성전자주식회사 액정표시장치 및 이의 구동방법
TWI354254B (en) * 2006-09-22 2011-12-11 Chimei Innolux Corp Liquid crystal panel and driving circuit of the sa
TWI340943B (en) * 2006-09-29 2011-04-21 Chimei Innolux Corp Liquid crystal panel and driving circuit of the same
TWI340944B (en) * 2006-10-27 2011-04-21 Chimei Innolux Corp Liquid crystal display, driving circuit and driving method thereof
KR101281498B1 (ko) * 2006-10-31 2013-07-02 삼성디스플레이 주식회사 게이트 구동회로 및 이를 갖는 표시장치
TW200826055A (en) * 2006-12-06 2008-06-16 Gigno Technology Co Ltd Display apparatus and manufacturing method thereof
KR101432818B1 (ko) * 2007-12-07 2014-08-26 엘지디스플레이 주식회사 액정표시장치의 구동 장치 및 그 구동 방법
JP5484109B2 (ja) 2009-02-09 2014-05-07 三菱電機株式会社 電気光学装置
TWI400685B (zh) * 2009-04-08 2013-07-01 Hannstar Display Corp 閘極驅動電路及其驅動方法
KR101245438B1 (ko) 2009-12-15 2013-03-19 샤프 가부시키가이샤 주사 신호선 구동 회로 및 그것을 구비한 표시 장치
EP2549465A4 (en) 2010-03-15 2013-08-21 Sharp Kk SCANNING SIGNAL LINE ACTUATION CIRCUIT AND DISPLAY DEVICE HAVING THE SAME
WO2011129126A1 (ja) 2010-04-12 2011-10-20 シャープ株式会社 走査信号線駆動回路およびそれを備えた表示装置
US9171516B2 (en) 2013-07-03 2015-10-27 Shenzhen China Star Optoelectronics Technology Co., Ltd Gate driver on array circuit
CN103310755B (zh) * 2013-07-03 2016-01-13 深圳市华星光电技术有限公司 阵列基板行驱动电路
CN103474039B (zh) * 2013-08-20 2016-09-28 北京京东方光电科技有限公司 栅线驱动方法、栅极驱动电路以及显示装置
TWI512717B (zh) * 2014-05-13 2015-12-11 Au Optronics Corp 多相閘極驅動器及其顯示面板
CN104102058A (zh) * 2014-07-02 2014-10-15 京东方科技集团股份有限公司 阵列基板、显示面板及显示装置
CN104157249B (zh) * 2014-07-16 2016-05-11 京东方科技集团股份有限公司 一种显示面板的栅极驱动装置及显示装置
US9905312B2 (en) 2014-12-03 2018-02-27 Nlt Technologies, Ltd. Shift register circuit, gate driver and display apparatus
CN105374333B (zh) * 2015-12-11 2018-06-29 深圳市华星光电技术有限公司 显示面板与栅极驱动架构
KR102566782B1 (ko) * 2016-03-09 2023-08-16 삼성디스플레이 주식회사 스캔 구동부 및 이를 포함하는 표시 장치
CN108564910A (zh) * 2018-03-12 2018-09-21 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN109243357B (zh) * 2018-11-12 2021-11-12 中国科学院微电子研究所 像素扫描的驱动电路及方法
WO2020103101A1 (zh) * 2018-11-22 2020-05-28 深圳市柔宇科技有限公司 扫描驱动电路及显示面板
CN114822377A (zh) * 2019-02-23 2022-07-29 华为技术有限公司 显示驱动电路、显示模组、显示屏的驱动方法及电子设备
CN114694606B (zh) 2020-12-25 2023-07-04 夏普株式会社 扫描信号线驱动电路以及显示装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4651148A (en) * 1983-09-08 1987-03-17 Sharp Kabushiki Kaisha Liquid crystal display driving with switching transistors
JP2581796B2 (ja) * 1988-04-25 1997-02-12 株式会社日立製作所 表示装置及び液晶表示装置
US5192945A (en) * 1988-11-05 1993-03-09 Sharp Kabushiki Kaisha Device and method for driving a liquid crystal panel
JP2745435B2 (ja) 1990-11-21 1998-04-28 キヤノン株式会社 液晶装置
JPH0546123A (ja) 1991-08-19 1993-02-26 Fujitsu Ltd 液晶駆動装置
JPH07199154A (ja) * 1993-12-29 1995-08-04 Casio Comput Co Ltd 液晶表示装置
GB2323958A (en) * 1997-04-04 1998-10-07 Sharp Kk Active matrix devices
JP3364114B2 (ja) * 1997-06-27 2003-01-08 シャープ株式会社 アクティブマトリクス型画像表示装置及びその駆動方法
TW457389B (en) * 1998-03-23 2001-10-01 Toshiba Corp Liquid crystal display element
US6885366B1 (en) * 1999-09-30 2005-04-26 Semiconductor Energy Laboratory Co., Ltd. Display device
KR100769159B1 (ko) * 2000-12-28 2007-10-23 엘지.필립스 엘시디 주식회사 액정 디스플레이 장치 및 그 구동방법
JP3758545B2 (ja) * 2001-10-03 2006-03-22 日本電気株式会社 サンプリングレベル変換回路と２相及び多相展開回路並びに表示装置
JP4152699B2 (ja) * 2001-11-30 2008-09-17 シャープ株式会社 信号線駆動回路、および、それを用いた表示装置
KR100789153B1 (ko) * 2002-03-06 2007-12-28 삼성전자주식회사 쉬프트 레지스터와 이를 구비하는 액정 표시 장치
JP2004029477A (ja) * 2002-06-26 2004-01-29 Fujitsu Ltd 液晶表示装置の駆動方法及び液晶表示装置
KR100487439B1 (ko) * 2002-12-31 2005-05-03 엘지.필립스 엘시디 주식회사 평판표시장치의 양방향 구동 회로 및 구동 방법
US7369111B2 (en) * 2003-04-29 2008-05-06 Samsung Electronics Co., Ltd. Gate driving circuit and display apparatus having the same
KR100945581B1 (ko) * 2003-06-23 2010-03-08 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
KR101061854B1 (ko) * 2004-10-01 2011-09-02 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
US7586476B2 (en) * 2005-06-15 2009-09-08 Lg. Display Co., Ltd. Apparatus and method for driving liquid crystal display device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101359915B1 (ko) * 2006-09-08 2014-02-07 삼성디스플레이 주식회사 액정표시장치
US8194057B2 (en) 2006-09-18 2012-06-05 Samsung Electronics Co., Ltd. Display apparatus
US8957843B2 (en) 2010-02-25 2015-02-17 Samsung Display Co., Ltd. Gate selection circuit of liquid crystal panel, accumulating capacity driving circuit, driving device, and driving method

Also Published As

Publication number Publication date
CN100442350C (zh) 2008-12-10
JP2006106394A (ja) 2006-04-20
CN1758317A (zh) 2006-04-12
USRE43850E1 (en) 2012-12-11
TWI317919B (en) 2009-12-01
US20060071890A1 (en) 2006-04-06
US7561150B2 (en) 2009-07-14
TW200614127A (en) 2006-05-01
KR100656579B1 (ko) 2006-12-11

Similar Documents

Publication Publication Date Title
KR100656579B1 (ko) 액정구동회로 및 액정표시장치
JP4713246B2 (ja) 液晶表示素子
US7924967B2 (en) Shift register
KR101107703B1 (ko) 쉬프트 레지스터
KR100917637B1 (ko) 시프트 레지스터 회로 및 표시 구동 장치
JP6033225B2 (ja) 表示装置および走査信号線の駆動方法
JP5405570B2 (ja) シフトレジスタおよび表示装置
US9666140B2 (en) Display device and method for driving same
JP5819514B2 (ja) シフトレジスタ、ドライバ回路、表示装置
KR20060092104A (ko) 시프트 레지스터 및 액정구동회로
US20090040168A1 (en) Liquid crystal display with blocking circuits
WO2011065045A1 (ja) 走査信号線駆動回路およびこれを備えた表示装置
US8786584B2 (en) Liquid crystal display device having output transistor having large capacitor component
KR101493221B1 (ko) 쉬프트 레지스터
KR101351377B1 (ko) 쉬프트 레지스터
JP5536799B2 (ja) シフトレジスタ及び表示装置
TWI776554B (zh) 移位暫存器及顯示裝置
TWI814290B (zh) 顯示裝置
KR20060037898A (ko) 액정표시장치 및 그 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121129

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141128

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161125

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170929

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180928

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190924

Year of fee payment: 14