KR20060033855A - 적층 콘덴서 - Google Patents

적층 콘덴서 Download PDF

Info

Publication number
KR20060033855A
KR20060033855A KR1020057004149A KR20057004149A KR20060033855A KR 20060033855 A KR20060033855 A KR 20060033855A KR 1020057004149 A KR1020057004149 A KR 1020057004149A KR 20057004149 A KR20057004149 A KR 20057004149A KR 20060033855 A KR20060033855 A KR 20060033855A
Authority
KR
South Korea
Prior art keywords
conductors
divided
pair
inner conductor
dielectric
Prior art date
Application number
KR1020057004149A
Other languages
English (en)
Other versions
KR100678496B1 (ko
Inventor
마사아키 토가시
타이스케 아히코
Original Assignee
티디케이가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2002264821A external-priority patent/JP3824565B2/ja
Priority claimed from JP2002264822A external-priority patent/JP3847234B2/ja
Application filed by 티디케이가부시기가이샤 filed Critical 티디케이가부시기가이샤
Publication of KR20060033855A publication Critical patent/KR20060033855A/ko
Application granted granted Critical
Publication of KR100678496B1 publication Critical patent/KR100678496B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

유전체소체(12)내에 제1내부도체(21), 제2내부도체(23), 제1내부도체(22) 및 제2내부도체(24)가 위에서부터 차례로 배치된다. 제1내부도체(21, 22)는 유전체소체의 상호 대향하는 두 측면에 각각 인출된다. 제1내부도체(21, 22)가 각각 인출된 상호 대향하는 두 측면과 다른 상호 대향하는 두 측면에는, 한쌍의 제2내부도체(23, 24)가 각각 인출된다. 이들 4개의 내부도체(21~24)에 각각 접속되도록 유전체소체(12)의 4측면에 각각 단자전극(31~34)이 배치된다.
단자전극, 유전체소체

Description

적층 콘덴서{MULTILAYER CAPACITOR}
본 발명은, 등가 직렬 인덕턴스(ESL)를 대폭적으로 저감시킨 적층콘덴서에 관한 것이며, 특히 디카플링 콘덴서로서 사용되는 적층세라믹 콘덴서에 적합한 것이다.
근래, 정보처리장치에 사용되는 CPU(주연산처리장치)는, 처리 스피드의 향상 및 고집적화에 의하여 동작주파수가 높아지는것과 함께 소비전력이 현저하게 증가하고　있다. 그리고 이에 따라서 소비전력의 저감화에 의하여 동작전압이 감소하는 경향이 있다.
따라서, CPU에 전력을 공급하기 위한 전원은, 보다 고속이며 큰 전류변동이 발생하게 되고, 이 전류변동에 따라 전압변동을 이 전원의 허용치 내로 억제하는 것이 대단히 곤란하게 되어 있다.
이 때문에, 첨부하는　도18에 도시하는 바와 같이, 디카플링 콘덴서라고 불리우는 적층콘덴서(100)가 전원(102)에 접속되는 형태로 전원의 안정화 대책에 빈번하게 사용되도록 되었다. 그리고, 전원의 고속, 과도적인 변동시에 재빠른 충·방전에 의하여 이 적층 콘덴서(100)로부터 CPU(104)에 전류를 공급하여 전원(102)의 전압변동을 억제하도록 하고 있다.
그러나, 오늘날 CPU의 동작주파수가 한층 고주파수화함에 따라서，전류변동은 보다 고속화하고 또한 큰 것으로 되어, 상기　도18에 도시하는 적층콘덴서(100) 자체가 가지고 있는 등가직렬인덕턴스(ESL)가 전원의 전압변동에 크게 영향을 미치게 되었다.
즉, 상기　도18에 도시하는 CPU(104)의 전원회로에 사용되는 종래의 적층콘덴서(100)에서는，그 등가회로를 나타내는 도18에 도시된 기생성분인 ESL이 높기 때문에, 도19에 도시하는 전류(I)의 변동에 따라서 이 ESL이 적층콘덴서(100)의 충·방전을 저해하게 된다. 이 때문에, 상기와 마찬가지로 전원의 전압(V)의 변동이 도19와 같이 커지기 쉽고, 금후의 CPU의 고속화에 대응할 수 없게 되고 있었다.
그 이유는, 전류의 과도시(過渡時)인 충·방전시에 있어서의 전압변동이 하기의 식1로 근사하며, ESL의 고저가 전원의 전압변동의 크기와 관련되기 때문이다.
dV=ESL·di/dt (식1)
여기에서, dV는 과도시의 전압변동(V)이며, i는 전류변동량(A)이며, t는 변동시간(초)이다.
또한, 도21에 도시하는 종래의 적층 콘덴서는 도22에 도시하는 두종류의 내부 도체(114, 116)를 각각 설치한 한 쌍의 세라믹층(112A)이 교대로 적층되어, 유전체소체(誘電體素體；112)가 형성되는 구조로 되어 있다. 또, 두종류의 내부도체(114, 116)는 유전체소체(112)의 상호 대향하는 두개의 측면(112B, 112C)에 각각 인출되고, 유전체소체(112)의 외부에 배치된 단자전극(118, 120)에 각각 접속되는 형태로 되어 있다.
본 발명은, 상기 사실을 감안하고, ESL을 대폭적으로 저감시킨 적층 콘덴서를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여， 본 발명의 제1의 관점에 있어서의 적층 콘덴서는, 복수의 유전체시트가 적층되어 형성되는 유전체소체 내에 유전체시트 사이에 끼워지는 형태로 복수의 내부도체가 각각 배치되는 적층 콘덴서로서,
상기 내부도체가, 상기 유전체 시트의 서로 대향하는 두 측면에 각각 인출되는 적어도 한 쌍의 제1 내부도체와,
한쌍의 상기 제1내부도체가 인출된 두 측면과 다른 상기 유전체소체의 상호 대향하는 두 측면에 각각 인출되는 적어도 한쌍의 제2내부도체로 구성되며,
한쌍의 상기 제1내부도체의 사이에 상기 유전체시트를 끼고 상기 제2내부도체가 배치되며,
한쌍의 상기 제2내부도체의 사이에 상기 유전체시트를 끼고 상기 제1내부도체가 배치되어 있는 것을 특징으로 한다.
본 발명의 상기　제1관점에 있어서의 적층 콘덴서는, 복수의 유전체시트가 적층되어 형성되는 유전체소체 내에 유전체시트 사이에 끼워지는 형태로 복수의 내부도체가 각각 배치되는 구성을 가지고 있다. 또, 유전체소체의 상호 대향하는 두측면에 한쌍의 제1내부도체가 각각 인출되고, 이들 한쌍의 제1내부도체가 인출된 두 측면과 다른 유전체소체의 상호 대향하는 두 측면에 한쌍의 제2내부도체가 각각 인출되고 있다.
즉, 이들 한쌍의 제1내부도체 및 한쌍의 제2내부도체에 의하여 상기 복수의 내부도체가 구성되어 있으며, 한쌍의 제1내부도체 및 한쌍의 제2내부도체 가운데 한쪽 내부도체의 사이에 다른쪽 내부도체의 어느 하나가 배치되어 있다.
예를 들면, 하나의 제2내부도체가 사이에 끼워지는 것에 의하여, 한쌍의 제1내부도체끼리가 서로 동극으로 되고, 또한, 이들 한쌍의 제1내부도체가 각각 유전체소체의 대향하는 두 측면에 각각 인출되는 구조로 되어 있기 때문에, 이들 한쌍의 제1내부도체내에 있어서 전류가 상호 역방향으로 흐르게 된다. 한편, 한쌍의 제2내부도체에 있어서도, 동일한 이유로 전류가 서로 역방향으로 흐르게 된다.
따라서, 한쌍의 제1내부도체 사이에서 전류가 역방향으로 흐르는 것에　의하여, 자계를 상쇄하는 작용이 발생할 뿐만 아니라, 한쌍의 제2내부도체 사이에서 전류가 역방향으로 흐르는 것으로도, 자계를 상쇄하는 작용이 발생한다. 그리고, 이들 각 내부도체 사이에서의 자계의 상쇄작용이 발생하는 것에 따라서 적층콘덴서 자체가 갖는 기생인덕턴스를 적게 할 수 있으며, 등가직렬인덕턴스를 저감시키는 효과가 발생하게 된다.
따라서, 본 발명의 제1관점에 있어서의 적층콘덴서에 의하면, 적층콘덴서의 대폭적인 저ESL화가 꾀하여지고, 고주파수 대역에서의 감쇠량이 커지게 됨에 따라, 전원의 전압변동을 억제할 수 있도록 된다. 즉, 본 발명의 제1관점에 있어서의 적층콘덴서는 CPU의 전원회로에 있어서 디카플링 콘덴서로서 적합하게 사용될 수 있다.
또한，바람직하게는, 본 발명의 제1관점에 있어서의 적층콘덴서는,
상기 유전체소체의 상호 대향하는 두 측면에 각각 배치되며, 또한, 한쌍의 상기 제1내부도체에 각각 접속되는 적어도 한쌍의 제1단자전극과,
상기 제1단자전극이 배치되는 측면과 다른 상기 유전체소체의 상호 대향하는 두 측면에 각각 배치되며, 또한, 한쌍의 상기 제2내부도체에 각각 접속되는 한쌍의 제2단자전극을 구비하고 있다.
이 경우에는, 상호 대향하는 한쌍의 제1단자전극이 상호 동극성을 갖는 형태로 적층콘덴서의 외부에 접속되며, 또, 상호 대향하는 한쌍의 제2단자전극이 상호 동극성을 갖는 형태로 적층콘덴서의 외부에 접속된다. 그 결과, 한쌍의 제1내부도체끼리가 상호 동극으로 됨과 동시에, 한쌍의 제2내부도체끼리가 상호 동극으로 되어, 본 발명의 제1관점에 있어서의 적층콘덴서의 작용효과를 보다 확실하게 달성할 수 있도록 된다.
또，바람직하게는, 상기 제1내부도체 및 제2내부도체의 적어도 어느 하나가 상호 나란히 연장되는 형태로 분할되어 상기 유전체소체의 상호 대향하는 두 측면에 교호로 돌출되는 복수의 분할도체로 구성되어 있다.
즉, 한쌍의 제1내부도체를 각각 분할한 복수쌍의 분할도체끼리 사이에서 전류가 역방향으로 흐른다. 또는, 한쌍의 제2내부도체를 각각 분할한 복수쌍의 분할도체 끼리에서 전류가 역방향으로 흐른다. 그 결과, 적층방향으로 배치되는 내부도체끼리에서 각각 자계를 상쇄하는 작용이 발생할 뿐만 아니라, 각각 동일면상에서 서로 나란히 연장하여 서로 인접하는 분할도체끼리에서도 전류가 역방향으로 흐르는 것에　의하여 자계를 상쇄하는 작용이 발생한다.
이 결과로서, 이들 각 분할도체사이에서의 자계의 상쇄작용이 발생하는 것에 따라서, 적층콘덴서 자체가 갖는 기생인덕턴스를 보다 한층 적게 할 수 있으며, 등가직렬인덕턴스를 저감시키는 효과가 증대하게 된다.
바람직하게는, 동일 평면내에 위치하여 상호 인접하는 상기 분할도체는 상호 대향하는 두 측면에 각각 배치된 상기 단자전극에 각각 접속하고 있다. 이와 같이 하는 것에　의하여 서로 인접하는 분할도체에 각각 흐르는 전류의 방향이 역방향으로 된다.
바람직하게는, 상기 제1내부도체 및 제2내부도체에는, 상기 제1단자전극 및 제2단자전극에 대하여 각각 접속되는 인출부가 형성되어 있다. 인출부는 제1내부도체 및/또는 제2내부도체와 동일한 폭, 좁은 폭, 넓은 폭 어느 것이라도 좋다.
바람직하게는, 상기 분할도체에는 상기 단자전극과 접속되는 인출부가 형성되어 있으며, 동일 평면내에 3개 이상의 분할도체가 배치되며, 이들 분할도체 중 하나 건너로　인접하는 분할도체끼리가 상기 인출부를 끼고 접속되어 있다. 이와 같이 구성함으로써，동일 평면내에서 상호 인접하는 분할도체에 있어서의 전류의 흐름이 서로 역방향으로 된다.
바람직하게는, 상호 대향하는 위치에서 동일 평면내에 배치되는 상기 인출부의 폭이 대략 동일하다. 인출부의 폭을 대략 동일하게 함으로써，단자전극과의 접속을 확실하게 할 수가 있다.
바람직하게는, 상기 분할도체의 평면형상은 특별히 한정하지 않으며, 장방형, 삼각형, 또는 사다리꼴, 혹은 그　밖의 형상이라도 좋으나, 한정된 사이즈로 정전용량을 크게 하기　위해서는 장방형, 삼각형 또는 사다리꼴이 바람직하다.
본 발명의 제2의 관점에 있어서의 적층콘덴서는,
복수의 유전체시트가 적층되어 형성되는 유전체소체내에，유전체시트 사이에 끼워지는 형태로 복수의 내부도체가 각각 배치되는 적층콘덴서로서,
상기 내부도체가, 상기 유전체시트의 상호 대향하는 두 측면에 각각 인출되는 적어도 한쌍의 제1내부도체와,
한쌍의 상기 제1내부도체가 인출된 두 측면과 다른 상기 유전체소체의 상호 대향하는 두 측면에 각각 인출되는 적어도 한쌍의 제2내부도체로 구성되며,
한쌍의 상기 제1내부도체의 사이에 상기 유전체시트를 끼고 상기 제2내부도체가 배치되며,
한쌍의 상기 제2내부도체의 사이에 상기 유전체시트를 끼고 상기 제1내부도체가 배치되며,
상기 제1내부도체가 동일평면내에 있어서 상호 나란히 연장되는 형태로 분할되며, 유전체소체의 상호 대향하는 두 측면에 교호로 인출되는 복수의 분할도체로 구성되어 있으며,
상기 제2내부도체를 끼워서 적층방향으로 상호 인접하는 상기 제1내부도체의 분할도체가 평면화살표시측에서 보아 각각 중복된 위치에 배치되며, 평면화살측에서 보아 중복되는 분할도체끼리는 각각 역방향이 되도록 교호로 인출되는 것을 특징으로 한다.
본 발명의 상기　제2관점에 있어서의 적층콘덴서에 의하면, 본 발명의 제1관점에 있어서의 적층콘덴서의 작용효과에 추가하여 다음에 개시하는 작용효과를 갖는다. 즉, 제2내부도체를 끼워서 적층방향으로 인접하는 제1내부도체의 분할도체는, 상호 동극으로 되며, 또한 전류의 흐름이 상호 역방향으로 된다. 또한, 동일평면내에서 상호 인접하는 분할도체끼리에 있어서도 전류가 상호 역방향으로 흐르도록 된다.
따라서, 적층방향으로 배치되는 제1내부도체의 분할도체 사이에서 전류가 역방향으로 흐르고, 또, 한쌍의 제2내부도체 사이에서도 전류가 역방향으로 흘러서， 자계를 상쇄하는 작용이 각각 발생한다. 또한, 동일평면내에 있어서 상호 나란히 연장되어 인접하는 분할도체끼리에서도 전류가 서로 역방향으로 흘러서, 자계를 상쇄하는 작용이 발생하게 된다.
그리고, 이들 각 도체사이에서의 자계의 상쇄작용이 발생하는 것에 따라, 적층콘덴서 자체가 갖는 기생인덕턴스를 적게 할 수가 있으며, 등가직렬인덕턴스를 저감시키는 효과가 발생하게 된다.
또，본 발명의 제2관점에 있어서, 상기 제2내부도체는 제1내부도체와 마찬가지로, 분할되어 있는 형상이라도 좋으나，분할되어 있지 않은 형상이라도 좋다.
본 발명의 제2관점에 있어서의 적층콘덴서는,
상기 유전체소체의 상호 대향하는 두 측면에 각각 배치되며, 또한, 복수의 분할도체에 각각 접속되는 복수쌍의 제1단자전극과,
복수쌍의 제1단자전극이 배치되는 두 측면과 다른 상기 유전체소체의 상호 대향하는 두 측면에 각각 배치되며, 또한, 한쌍의 상기 제2내부도체에 각각 접속되는 한쌍의 제2단자전극을 구비한다.
이들 단자전극을 유전체소체의 측면에 형성하는 것에　의하여, 제1내부도체를 구성하는 분할도체가 확실하게 상호 동극으로 됨과 동시에, 한쌍의 제2내부도체끼리가 확실하게 상호 동극으로 된다.
본 발명의 제1 및 제2관점에 있어서, 상기 유전체소체의 구체적 형상은, 특별히 한정되지는 않으나, 직방체형상으로 형성되어 있는 것이 바람직하다. 즉, 유전체시트가 각각 장방형 등의 사변형으로 형성되며, 이들 유전체시트가 적층되는 것에　의하여 직방체형상으로 유전체소체가 형성된다.
본 발명의 제1 및 제2관점에 있어서, 바람직하게는 제1내부도체 및 제2내부도체가 각각 상기 유전체소체내에 복수쌍씩 적층방향으로 배치되어 있다.
이 경우에는, 적층콘덴서의 정전용량이 높아질 뿐만 아니라, 자계를 상쇄하는 작용이 더욱 커지며, 인덕턴스가 보다 대폭적으로 감소하여 ESL이 한층 저감되도록 된다.
도1은, 본 발명의 1실시형태에 있어서의 적층콘덴서의 분해사시도.
도2는, 도1에 도시하는 적층콘덴서의 사시도.
도3은, 도2의 III-III선을 따른 단면도.
도4는, 도1에 나타내는 적층콘덴서의 등가회로도.
도5는, 본 발명의 기타 실시형태에 있어서의 적층콘덴서의 분해사시도.
도6은, 도5에 도시하는 적층콘덴서의 단면도.
도7은, 본 발명의 다른 실시형태에 있어서의 적층콘덴서의 분해사시도.
도8은, 본 발명의 다른 실시형태에 있어서의 적층콘덴서의 분해사시도.
도9는, 본 발명의 다른 실시형태에 있어서의 적층콘덴서의 분해사시도.
도10은, 본 발명의 다른 실시형태에 있어서의 적층콘덴서의 분해사시도.
도11A는, 네트워크 애널라이저에 본 발명의 비교예에　있어서의 콘덴서의 접속을 나타내는 회로도.
도11B는, 네트워크 애널라이저에 본 발명의 실시예에　있어서의 콘덴서의 접속을 나타내는 회로도.
도12는, 본 발명의 실시예 및 비교예에　있어서의 콘덴서의 감쇠특성을 나타내는　그래프．
도13은, 본 발명의 또 다른 실시형태에 있어서의 적층콘덴서의 분해사시도.
도14는, 도13에 도시하는 적층콘덴서의 사시도.
도15는, 도14에 도시하는 XV-XV선을 따른 단면도.
도16은, 도13~도15에 도시하는 적층콘덴서의 사용예를 나타내는 회로도.
도17은, 본 발명의 실시예 및 비교예에　있어서의 콘덴서의 감쇠특성을 나타내는 그래프.
도18은, 종래예의 적층콘덴서를 사용한 회로도.
도19는, 도18에 도시하는 회로에 있어서의 전류변동과 전압변동과의 관계를 나타내는 그래프.
도20은, 종래예에 있어서의 적층콘덴서의 등가회로도.
도21은, 종래예에 있어서의 적층콘덴서를 나타내는 사시도.
도22는, 종래예에 있어서의 적층콘덴서의 내부도체의 부분을 나타내는 분해사시도.
(제1 실시형태)
본 실시형태에 있어서의 적층세라믹콘덴서(10)(이하, 간단히 적층콘덴서라고 한다)를 도1부터 도4에 도시한다. 이들 도면에 도시하는 바와 같이, 상기 적층콘덴서(10)는, 유전체시트인 세라믹그린시트를 복수매 적층한 적층체를 소성하여 얻어진 직방체형상의 소결체인 유전체소체(12)를 주요부로하여 갖는다. 상기 유전체소체(12)내에는 각각 대략 정방형(장방형이여도 좋다.)으로 형성된 제1내부도체(21), 제2내부도체(23), 제1내부도체(22) 및 제2내부도체(24)가 위에서부터 순서대로 배치되며, 각각의 내부도체사이에는 세라믹층(12A)이 각각 배치되어 있다.
본 실시형태에서는, 소성후의 유전체시트인 세라믹층(12A)이 각각의 사이에 끼워지면서 유전체소체(12)내에 4종류의 내부도체(21, 23, 22, 24)가 순서대로 배치되어 있다. 내부도체(24)의 하부측에는 도3에 도시하는 바와 같이, 상기와 마찬가지로 이들 4종류의 내부도체(21, 23, 22, 24)가 반복하여 적층되어 있다. 도3에 도시하는 예에서는 4종류의 내부도체(21, 23, 22, 24)의 조가 합계 두조가 되도록 배치하고 있다.
이들 내부도체(21~24)의 재질로서는, 비금속재료인 니켈, 니켈합금, 동, 혹은 동합금을 고려할 수 있을 뿐만 아니라, 이들 금속을 주성분으로 하는 재료를 고 려할 수가 있다.
도1 내지 도3에 도시하는 바와 같이, 제1내부도체(21)의 좌측부분에는 유전체소체(12)의 좌측 측면(12B)(도2에 도시한다)에 인출되는 인출부(21A)가 형성되어 있다. 상기 내부도체(21)는 상기 인출된 측면(12B)으로부터 대향하는 측면(12D)(도2에 도시한다)을 향하여 연장되고, 측면(12B) 이외의 측면(12C, 12D, 12E)에서는 인출되지 않는다. 인출부(21A)를 제외하는 제1내부도체(21)의 평면형상은, 세라믹층(12A)의 평면형상보다 약간 작은 정방형 또는 장방형의 형상이다. 인출부(21A)의 폭은 본 실시형태에서는 제1내부도체(21)의 폭보다도 좁다.
상기 제1내부도체(21)의 하부측에 세라믹층(12A)을 끼고 배치되어 있는 제2내부도체(23)의 자기앞측부분에는, 유전체소체(12)의 자기앞측의 측면(12C)(도2에 도시한다)에 인출되는 인출부(23A)가 형성되어 있다. 상기 내부도체(23)는 상기 인출된 측면(12C)으로부터 대향하는 측면(12E)(도2에 도시한다)을 향하여 연장되고, 측면(12C) 이외의 측면(12B, 12D, 12E)에서는 인출되지 않는다. 인출부(23A)를 제외하는 제2내부도체(23)의 평면형상은, 세라믹층(12A)의 평면형상보다 약간 작은 정방형 또는 장방형의 형상이다. 인출부(23A)의 폭은, 본 실시형태에서는 제2내부도체(23)의 폭보다도 좁다.
상기 제2내부도체(23)의 하부측에 세라믹층(12A)을 끼고 배치되어 있는 제1내부도체(22)의 우측부분에는, 유전체소체(12)의 우측측면(12D)(도2에 도시한다)에 인출되는 인출부(22A)가 형성되어 있다. 상기 내부도체(22)는 상기 인출된 측면(12D)으로부터 대향하는 측면(12B)(도2에 도시한다)를 향하여 연장되고, 측면(12D) 이외의 측면(12B, 12C, 12E)에서는 인출되지 않는다. 인출부(22A)를 제외하는 제1내부도체(22)의 평면형상은 세라믹층(12A)의 평면형상보다 약간 작은 정방형 또는 장방형의 형상이다. 인출부(22A)의 폭은 본 실시형태에서는 제1내부도체(22)의 폭보다도 좁다.
상기 제1내부도체(22)의 하부측에 세라믹층(12A)을 끼고 배치되어 있는 제2내부도체(24)의 안쪽부분에는, 유전체소체(12)의 안쪽 측면(12E)(도2에 도시한다)에 인출되는 인출부(24A)가 형성되어 있다. 상기 내부도체(24)는 상기 인출된 측면(12E)으로부터 대향하는 측면(12C)(도2에 도시한다)을 향하여 연장되고, 측면(12E) 이외의 측면(12B, 12C, 12D)에서는 인출되지 않는다. 인출부(24A)를 제외하는 제2내부도체(24)의 평면형상은 세라믹층(12A)의 평면형상보다 약간 작은 정방형 또는 장방형의 형상이다. 인출부(24A)의 폭은 본 실시형태에서는 제1내부도체(22)의 폭보다도 좁다.
즉, 도1 및 도3에 도시하는 바와 같이, 한쌍의 제1내부도체(21 및 22)의 사이에 1개의 제2내부도체(23)가 배치되며, 또, 한쌍의 제2내부도체(23 및 24)의 사이에 1개의 제1내부도체(22)가 배치되는 구조로 되어 있다. 그리고, 상기 내부도체(24)의 하부측에도 상기와 마찬가지로, 도3에 도시하는 4종류의 내부도체(21, 23, 22, 24)가 차례로 배치되어 있다.
본 실시형태에서는 제1내부도체(21 및 22)가 유전체소체(12)의 상호 대향하는 두 측면(12B 및 12D)에 각각 인출되어 있다. 또, 제2내부도체(23 및 24)가 제1내부도체(21 및 22)의 인출된 두 측면(12B 및 12D)과는 다른 유전체소체(12)의 상 호 대향하는 두 측면(12C 및 12E)에 각각 인출되어 있다. 즉, 이들 4종류의 내부도체(21, 23, 22, 24)의 인출부(21A, 23A, 22A, 24A)가 유전체시트의 도1 및 도2의 화살표(Z)로 지시하는 적층방향으로 투영하여 상호 겹치지 않는 위치관계가 되도록 각각 유전체소체(12)의 4개의 측면에 각각 배치되어 있다.
내부도체(21)의 인출부(21A)에 접속되도록 도2 및 도3에 도시하는 제1단자전극(31)이 유전체소체(12)의 측면(12B)에서 유전체소체(12)의 외측에 장착되어 있다. 또, 내부도체(22)의 인출부(22A)에 접속되도록 제1단자전극(32)이 유전체소체(12)의 측면(12D)에서 유전체소체(12)의 외측에 장착되어 있다.
또한, 내부도체(23)의 인출부(23A)에 접속되도록 제2단자전극(33)이 유전체소체(12)의 측면(12C)에서, 유전체소체(12)의 외측에 장착하고 있다. 또, 내부도체(24)의 인출부(24A)에 접속되도록 제2단자전극(34)이 유전체소체(12)의 측면(12E)에서 유전체소체(12)의 외측에 장착되어 있다.
즉, 본 실시형태에서는 한쌍의 제1단자전극(31 및 32)이 유전체소체(12)의 상호 대향하는 두 측면(12B, 12D)에 각각 배치되어 있다. 또, 한쌍의 제2단자전극(33 및 34)이 단자전극(31 및 32)이 배치되는 두 측면(12B, 12D)과 다른 서로 대향하는 두 측면(12C, 12E)에 각각 배치되어 있다.
본 실시형태에서는 내부도체(21~24)가 콘덴서의 상호 대향하는 전극을 구성하며, 적층콘덴서(10)의 측면(12B~12E)에 이들 내부도체(21~24)에 접속되는 단자전극(31~34)이 배치되며, 도4에 도시하는 등가회로를 구성하고 있다. 이 때문에, 본 실시형태에 있어서의 적층콘덴서(10)는 직방체인 육면체형상으로 되는 유전체소체 (12)의 4개의 측면(12B~12E) 전체에 단자전극(31~34)이 각각 배치되는 구조로 되어 있다.
다음에, 본 실시형태에 있어서의 적층콘덴서(10)의 작용을 설명한다.
본 실시형태에 있어서의 적층콘덴서(10)에 의하면, 각각 세라믹층(12A)이 되는 복수의 유전체시트가 적층되어 직방체형상으로 형성되는 유전체소체(12) 내에, 이들 세라믹층(12A) 사이에 끼워지는 형태로 복수의 내부도체가 각각 배치되는 구성을 가지고 있다.
또, 유전체소체(12)의 상호 대향하는 두 측면(12B, 12D)에 한쌍의 내부도체(21,22)가 각각 인출되고, 이들 한쌍의 내부도체(21, 22)가 인출된 두 측면(12B, 12D)과 다른 상호 대향하는 두 측면(12C, 12E)에 한쌍의 내부도체(23, 24)가 각각 인출되어 있다.
즉, 이들 한쌍의 내부도체(21, 22) 및 한쌍의 내부도체(23, 24)에 의하여 상기 복수의 내부도체가 구성되어 있다. 본 실시형태에서는 제1내부도체(21, 22) 사이에 제2내부도체(23)가 배치되며, 또, 제2내부도체(23, 24) 사이에 제1내부도체(22)가 배치되어 있다.
또한, 본 실시형태에서는 유전체소체(12)의 상호 대향하는 두 측면(12B, 12D)에 각각 배치되는 한쌍의 제1단자전극(31, 32)이 상기의 한쌍의 제1내부도체(21, 22)에 각각 접속되어 있다. 또, 이들 제1단자전극(31, 32)이 배치되는 측면(12B, 12D)과 다른 상호 대향하는 두 측면(12C, 12E)에 각각 배치되는 한쌍의 제2단자전극(33, 34)이 상기 한쌍의 제2내부도체(23, 24)에 각각 접속되어 있다.
즉, 한쌍의 내부도체(21, 22)가 각각 유전체소체(12)의 대향하는 두 측면(12B, 12D)에 각각 인출되어, 상호 대향하는 한쌍의 단자전극(31, 32)과 각각 접속된다. 또한, 상기와 같이, 1개의 제2내부도체(23)가 이들 제1내부도체(21, 22)의 사이에 끼워진다. 그리고, 콘덴서로서의 기능을 발휘하도록 이들 한쌍의 단자전극(31, 32)이 상호 동극성을 갖는 형태로 적층콘덴서(10)의 외부 배선 등에 접속된다. 그 결과, 이들 한쌍의 내부도체(21, 22) 내에 있어서, 도1의 화살표로 지시하는 바와 같이, 전류가 상호 역방향으로 흐르면서, 한쌍의 제1내부도체(21, 22)끼리가 상호 동극으로 된다.
한편, 한쌍의 제2내부도체(23, 24)에 있어서도, 상호 대향하는 한쌍의 제2단자전극(33, 34)이 상호 동극성을 가지도록, 적층콘덴서(10)의 외부배선 등에 접속된다. 이 때문에, 이들 한쌍의 제2내부도체(23, 24) 내에 있어서 동일한 이유로 도1의 화살표로 지시하는 바와같이, 전류가 상호 역방향으로 흐르면서 한쌍의 내부도체(23, 24)끼리가 상호 동극으로 된다.
따라서, 한쌍의 내부도체(21, 22) 사이에서 전류가 역방향으로 흐르는 것에 의하여 자계를 상쇄하는 작용이 발생할 뿐만 아니라, 한쌍의 내부도체(23, 24) 사이에서 전류가 역방향으로 흐르는 것으로도 자계를 상쇄하는 작용이 발생하게 된다. 그리고, 이들 각 내부도체 사이에서의 자계의 상쇄작용이 발생하는 것에 따라서, 적층콘덴서(10) 자체가 갖는 기생인덕턴스를 적게 할 수가 있으며, 등가직렬인덕턴스를 저감시키는 효과가 발생하도록 된다.
따라서, 본 실시형태에 있어서의 적층콘덴서(10)에 의하면, 디카플링콘덴서 로서 적당하게 사용되며, 적층콘덴서(10)의 대폭적인 저ESL화가 꾀하여진다.
또한, 본 실시형태에 있어서의 적층콘덴서(10)에 의하면, 고주파수대역에서의 감쇠량이 커짐에 따라서, 전원의 전압변동을 억제할 수 있도록 되어, CPU의 전원회로 등에 바람직하게 사용할 수가 있다.
또, 제1내부도체(21, 22) 및 제2내부도체(23, 24)가 각각 유전체소체(12) 내에 복수쌍씩 배치되는 것에 의하여, 본 실시형태에 있어서의 적층콘덴서(10)의 정전(靜電)용량이 높아질 뿐만 아니라, 자계를 상쇄하는 작용이 더욱 커지게 되어, 인덕턴스가 보다 대폭으로 감소하여 ESL이 한층 저감된다.
본 실시형태에 있어서의 적층콘덴서(10)의 제조에 있어서는, 각각 장방향 등의 사변형으로 형성된 유전체시트를 적층한으로써, 유전체소체(12)를 직방체형상으로 형성할 수가 있다. 이 결과, 본 실시형태에서는 직방체형상으로 형성된 유전체소체(12)의 모든 측면(12B~12E)에 내부도체(21~24)의 인출부분이 형성되는 형태로 되기 때문에, ESL이 저감되는 효과가 최대한으로 발휘되도록 된다.
(제2 실시형태)
다음에，본발명에 있어서의 적층콘덴서의 제2실시형태를 도5 및 도6에 기초하여 설명한다．또한, 제1실시형태에서 설명한 부재와 동일한 부재에는 동일부호를 붙이고, 중복되는 설명은 생략한다.
상기의 제1실시형태에서는 각 내부도체가 동일 평면내에 단일로 형성되어 있다. 이에 대하여, 본 실시형태의 내부 도체는 도5 및 도6에 도시하는 바와 같이, 동일평면내에 위치하는 내부도체는 상호 나란히 연장되는 형태로 분할되어 있다.
도5에 도시하는 가장 위에 적층되는 제1내부도체(21)는 유전체소체(12)의 상호 대향하는 두 측면(12B, 12D;도2 참조)에 교호로 인출되는 복수(본 형태에서는 2개)의 분할도체(41, 42)로 구성되어 있다.
상기 제1내부도체(21)와 쌍을 이루는 제1내부도체(22)는 상호 나란히 연장하는 형태로 분할되며, 유전체소체(12)의 상호 대향하는 두 측면(12B, 12D)에 교호로 인출되는 복수(본 형태에서는 2개)의 분할도체(43, 44)로 구성되어 있다. 분할도체(43, 44)는 분할도체(41, 42)에 대하여 평면화살표시측에서 보아 중복되지만, 중복되는 분할도체 자체는, 상호 역방향으로 두 측면(12B, 12D)을 향하여 인출된다.
즉, 적층방향(평면화살표시측에서 본 방향)으로 상호 대향하여 위치하는 분할도체(41)와 분할도체(43)가 상호 대향하는 두 측면(12B, 12D)에 각각 인출된다. 마찬가지로, 적층방향으로 상호 대향하여 위치하는 분할도체(42)와 분할도체(44)가 상호 대향하는 두 측면(12D, 12B)에 각각 인출된다.
본 실시형태에서는, 분할도체(41) 및 분할도체(44)가 도2에 도시하는 단자전극(31)에 각각 접속되어 있으며, 분할도체(42) 및 분할도체(43)가 도2에 도시하는 단자전극(32)에 각각 접속되어 있다.
본 실시형태에서는 제2내부도체(23)도 상호 나란히 연장되는 형태로 분할되며, 유전체소자(12)의 상호 대향하는 두 측면(12C, 12E) (도2에 도시한다)에 교호로 인출되는 복수(본 실시형태에서는 2개)의 분할도체(45, 46)로 구성되어 있다. 또, 제2내부도체(24)도 상호 나란히 연장되는 형태로 분할되어 유전체소체(12)의 상호 대향하는 두 측면(12C, 12E)에 교호로 인출되는 복수(본 실시형태에서는 2개) 의 분할도체(47, 48)로 구성되어 있다. 분할도체(45, 46)는 분할도체(47, 48)에 대하여 평면화살표시측에서 보아 중복되지만, 중복되는 분할도체 자체는 상호 역방향으로 두 측면(12C, 12E)을 향하여 인출된다.
즉, 적층방향으로 상호 대향하여 위치하는 분할도체(45)와 분할도체(47)가 상호 대향하는 두 측면(12C, 12E)에 각각 인출된다. 또, 적층방향으로 상호 대향하여 위치하는 분할도체(46)와 분할도체(48)가 상호 대향하는 두 측면(12E, 12C)에 각각 인출된다. 본 실시형태에서는 분할도체(45) 및 분할도체(48)가 도2에 도시하는 단자전극(33)에 각각 접속되어 있으며, 분할도체(46) 및 분할도체(47)가 도2에 도시하는 단자전극(34)에 각각 접속되어 있다.
따라서, 분할도체(41, 42)와 분할도체(43, 44)와의 사이에서 도5의 화살표로 지시하는 바와같이, 전류가 역방향으로 흐르고, 또, 분할도체(45, 46)와 분할도체(47, 48)와의 사이에서 도5의 화살표로 지시하는 바와같이, 전류가 역방향으로 흐른다. 이 때문에, 각각 자계를 상쇄하는 작용이 발생할 뿐만 아니라, 각각 동일면상에서 상호 나란히 연장하여 인접하는 분할도체(41, 42)끼리, 분할도체(43, 44)끼리, 분할도체(45, 46)끼리, 및 분할도체(47, 48)끼리에 있어서도 전류가 역방향으로 흐르게 됨으로써 각각 자계를 상쇄하는 작용이 발생한다.
이 결과로서, 이들 각 내부도체사이에서의 자계의 상쇄작용이 발생하는 것에 따라서, 적층콘덴서(10) 자체가 갖는 기생인덕턴스를 한층 더 적게 할 수가 있으며, 등가직렬인덕턴스를 저감시키는 효과가 증대하도록 된다.
(제3 실시형태)
다음에, 본 발명에 있어서의 적층콘덴서의 제3실시형태를 도7에 기초하여 설명한다. 또한, 상기 제1실시형태에서 설명한 부재와 동일한 부재에는 동일부호를 붙이고 중복되는 설명은 생략한다.
본 실시형태에서는 도7에 도시하는 바와같이, 제1내부도체(21)가 상호 나란히 연장되는 형태로 분할되어 유전체소체(12)의 상호 대향하는 두 측면(12B, 12D)(도2에 도시한다)에 교호로 인출되는 복수(본 실시형태에서는 3개)의 분할도체(51, 52, 53)로 구성되어 있다.
또, 제1내부도체(22)가 마찬가지로 상호 나란히 연장되는 형태로 분할되어 유전체소체(12)의 상호 대향하는 두 측면(12B, 12D)에 인출되는 복수(본 실시형태에서는 3개)의 분할도체(54, 55, 56)로 구성되어 있다. 이들 분할도체(54, 55, 56)는 분할도체(51, 52, 53)에 대하여 평면화살표시측에서 보아 중복되지만, 중복되는 분할도체 자체는 상호 역방향으로 두 측면(12B, 12D)을 향하여 인출된다.
즉, 적층방향으로 상호 대향하여 위치하는 분할도체(51)와 분할도체(54)가 상호 대향하는 두 측면(12B, 12D)에 각각 인출된다. 동일하게 적층방향으로 상호 대향하여 위치하는 분할도체(52)와 분할도체(55)가 상호 대향하는 두 측면(12D, 12B)에 각각 인출된다. 동일하게 적층방향으로 상호 대향하여 위치하는 분할도체(53)와 분할도체(56)가 상호 대향하는 두 측면(12B, 12D)에 각각 인출된다.
본 실시형태에서는 분할도체(51, 53, 55)가 도2에 도시하는 단자전극(31)에 각각 접속되어 있으며, 분할도체(52, 54, 56)가 동일하게 도2에 도시하는 단자전극(32)에 각각 접속되어 있다.
제2내부도체(23)는 상호 나란히 연장되는 형태로 분할되어 유전체소체(12)의 상호 대향하는 두 측면(12C, 12E)(도2 참조)에 교호로 인출되는 복수(본 실시형태에서는 3개)의 분할도체(57, 58, 59)로 구성되어 있다. 또, 제2내부도체(24)는 마찬가지로 상호 나란히 연장되는 형태로 분할되어 유전체소체(12)의 상호 대향하는 두 측면(12C, 12E)에 인출되는 복수(본 실시형태에서는 3개)의 분할도체(60, 61, 62)로 구성되어 있다. 이들 분할도체(60, 61, 62)는 분할도체(57, 58, 59)에 대하여, 평면화살표시측에서 보아 중복되지만, 중복되는 분할도체 자체는 상호 역방향으로 두 측면(12C, 12E)을 향하여 인출된다.
즉, 적층방향으로 상호 대향하여 위치하는 분할도체(57)와 분할도체(60)가 상호 대향하는 두 측면(12C, 12E)에 각각 인출된다. 동일하게 적층방향으로 상호 대향하여 위치하는 분할도체(58)와 분할도체(61)가 상호 대향하는 두 측면(12E, 12C)에 각각 인출된다. 동일하게 적층방향으로 상호 대향하여 위치하는 분할도체(59)와 분할도체(62)가 상호 대향하는 두 측면(12C, 12E)에 각각 인출된다.
본 실시형태에서는, 분할도체(58, 60, 62)가 도2에 도시하는 단자전극(33)에 각각 접속되어 있으며, 분할도체(57, 59, 61)가 동일하게 도2에 도시하는 단자전극(34)에 각각 접속되어 있다.
이 때문에 분할도체(51, 52, 53)와 분할도체(54, 55, 56)와의 사이에서, 도7의 화살표로 지시하는 바와같이, 역방향으로 흐른다. 또, 분할도체(57, 58, 59)와 분할도체(60, 61, 62)와의 사이에서 도7의 화살표로 지시하는 바와같이, 전류가 역방향으로 흐른다. 그 결과, 각각 자계를 상쇄하는 작용이 발생하게 된다. 또한, 각 각 동일면상에서 상호 나란히 연장되는 분할도체(51, 52, 53)끼리, 분할도체(54, 55, 56)끼리, 분할도체(57, 58, 59)끼리 및 분할도체(60, 61, 62)끼리에서도 인접하는 분할도체끼리에서 전류가 역방향으로 흐르는 것에 의해 각각 자계를 상쇄하는 작용이 발생한다.
이 결과, 제2실시형태와 마찬가지로 적층콘덴서(10) 자체가 갖는 기생인덕턴스를 한층 더 적게 할 수가 있으며, 등가직렬인덕턴스를 저감시키는 효과가 증대하게 된다.
(제4 실시형태)
다음에 본 발명에 있어서의 적층콘덴서의 제4실시형태를 도8에 기초하여 설명한다. 또한, 제1실시형태에서 설명한 부재와 동일부재에는 동일한 부호를 붙이고 중복되는 설명은 생략한다.
본 실시형태에서는, 도8에 도시하는 바와 같이, 제1내부도체(21)가 상호 나란히 연장되는 형태로 분할되어 유전체소체(12)의 상호 대향하는 두 측면(12B, 12D)(도2에 도시한다)에 교호로 인출되는 복수의 분할도체(71, 72)로 구성되어 있다. 단, 본 실시형태에서는 분할도체(71)는 인출부(71A)에서 접속되며, 전체적으로 대략 U자형으로 형성되어 있다. 또, 분할도체(72)에는 인출부(71A)와 동일한 폭의 인출부(72A)가 일체로 형성되어 있으며, 전체적으로 대략 T자형상으로 형성되어 있다. 그리고, 한쌍의 분할도체(71)의 사이에 분할도체(72)의 선단측 부분이 밀고 들어가는 형태로 되어 있다.
제1내부도체(21)와 쌍을 이루는 제1내부도체(22)는 마찬가지로 상호 나란히 연장되는 형태로 분할되어 유전체소체(12)의 상호 대향하는 두 측면(12B, 12D)에 교호로 인출되는 복수의 분할도체(73, 74)로 구성되어 있다. 분할도체(73, 74)는 분할도체(71, 72)에 대하여 평면화살표시측에서 보아 중복되만, 중복되는 분할도체 자체는 상호 역방향으로 두 측면(12B, 12D)을 향하여 인출된다.
분할도체(73)는 인출부(73A)에서 접속되어 전체적으로 대략 U자형으로 형성되어 있다. 또, 분할도체(74)에는 인출부(73A)와 동일한 폭의 인출부(74A)가 일체로 형성되어 있으며, 전체적으로 대략 T자형으로 형성되어 있다. 그리고, 한쌍의 분할도체(73)의 사이에 분할도체(74)의 선단측부분이 밀고 들어가는 형태로 되어 있다.
또, 제1내부도체(21 및 22)의 사이에 배치되는 제2내부도체(23)는, 상호 나란히 연장되는 형태로 분할되어 유전체소체(12)의 상호 대향하는 두 측면(12C, 12E)(도2 참조)에 교호로 인출되는 복수의 분할도체(75, 76)로 구성되어 있다. 단, 본 실시형태에서 분할도체(75)는 인출부(75A)에서 접속되며, 전체적으로 대략 U자형으로 형성되어 있다. 또, 분할도체(76)에는 인출부(75A)와 동일한 폭의 인출부(76A)가 일체로 형성되어 있으며, 전체적으로 대략 T자형으로 형성되어 있다. 그리고, 한쌍의 분할도체(75)의 사이에 분할도체(76)의 선단측부분이 밀고 들어가는 형태로 되어 있다.
제2내부도체(23)와 쌍을 이루는 제2내부도체(24)는, 마찬가지로 상호 나란히 연장되는 형태로 분할되어 유전체소체(12)의 상호 대향하는 두 측면(12C, 12E)에 교호로 인출되는 복수의 분할도체(77, 78)로 구성되어 있다. 분할도체(77, 78)는 분할도체(75, 76)에 대하여 평면화살표시측에서 보아 중복되지만, 중복되는 분할도체 자체는 상호 역방향으로 두 측면(12C, 12E)을 향하여 인출된다.
분할도체(77)는 인출부(77A)에서 접속되며, 전체적으로 대략 U자형으로 형성되어 있다. 또, 분할도체(78)에는, 인출부(77A)와 동일폭의 인출부(78A)가 일체로 형성되어 있으며, 전체적으로 대략 T자형으로 형성되어 있다. 그리고, 한쌍의 분할도체(77)의 사이에 분할도체(78)의 선단측부분이 밀고 들어가는 형태로 되어 있다.
이들 분할도체(71, 74)가 단자전극(31)에 접속되고, 분할도체(72, 73)가 단자전극(32)에 접속되고, 분할도체(75, 78)가 단자전극(33)에 접속되고, 분할도체(76, 77)가 단자전극(34)에 접속되고, 각 분할도체(71~78)가 제2실시형태와 마찬가지로 도2에 도시하는 각 단자전극(31~34)에 각각 접속된다.
따라서, 적층방향으로 상호 대향하여 위치한 분할도체(71)와 분할도체(73)와의 사이에서 도8의 화살표로 지시하는 바와같이, 전류가 역방향으로 흐른다. 또, 분할도체(72)와 분할도체(74)와의 사이에서 마찬가지로 전류가 역방향으로 흐르고, 또, 적층방향으로 상호 대향하여 위치하는 분할도체(75)와 분할도체(77)와의 사이에서 도8의 화살표로 지시하는 바와같이, 전류가 역방향으로 흐른다. 또한, 분할도체(76)와 분할도체(78)와의 사이에서 전류가 역방향으로 흐르는 것에 의하여 각각 자계를 상쇄하는 작용이 발생하게 된다.
또, T자형의 분할도체(72)가 U자형의 분할도체(71)의 사이로 밀고 들어가는 형태로, 동일면상에서 상호 나란히 연장되어 인접하는 분할도체(71, 72)끼리에서도 전류가 역방향으로 흐르는 것에 의하여, 각각 자계를 상쇄하는 작용이 발생한다. 또, 마찬가지로 분할도체(73, 74)끼리, 분할도체(75, 76)끼리 및 분할도체(77, 78)끼리에서도 전류가 역방향으로 흐르는 것에 의하여 각각 자계를 상쇄하는 작용이 발생한다.
이 결과, 본 실시형태에서도 제2실시형태와 마찬가지로, 적층콘덴서(10) 자체가 갖는 기생인덕턴스를 한층 더 적게 할 수가 있으며, 등가직렬인덕턴스를 저감시키는 효과가 증대한다.
(제5 실시형태)
다음에, 본 발명에 있어서의 적층콘덴서의 제5실시형태를 도9에 기초하여 설명한다. 또한, 제1실시형태에서 설명한 부재와 동일한 부재에는 동일부호를 붙이고, 중복된 설명은 생략한다.
본 실시형태에서는, 도9에 도시하는 바와같이, 제1내부도체(21)가 상호 나란히 연장되는 형태로 분할되어 유전체소체(12)의 상호 대향하는 두 측면(12B, 12D)(도2 참조)에 교호로 인출되는 복수(본 실시형태에서는 2개)의 분할도체(81, 82)로 구성되어 있다. 단, 본 실시형태에서는 이들 분할도체(81) 및 분할도체(82)가 각각 대략 삼각형으로 형성되어 있다.
또, 제1내부도체(21)와 쌍을 이루는 제1내부도체(22)가 상호 나란히 연장되는 형태로 분할되어 유전체소체(12)의 상호 대향하는 두 측면(12B, 12D)에 교호로 인출되는 복수(본 실시형태에서는 2개)의 분할도체(83, 84)로 구성되어 있다. 본 실시형태에서는 이들 분할도체(83) 및 분할도체(84)가 각각 대략 삼각형으로 형성되어 있다. 이들 분할도체(83 및 84)는 분할도체(81, 82)에 대하여 평면화살표시측 에서 보아 각각 점대칭(点對稱)위치에 중복되어 배치되고, 점대칭의 분할도체 자체는 상호 역방향으로 두 측면(12B, 12D)을 향해서 인출된다.
제1내부도체(21 및 22)의 사이에 배치되는 제2내부도체(23)는, 상호 나란히 연장되는 형태로 분할되어 유전체소체(12)의 상호 대향하는 두 측면(12C, 12E)(도2 참조)에 교호로 인출되는 복수(본 실시형태에서는 2개)의 분할도체(85, 86)로 구성되어 있다. 단, 본 실시형태에서는 이들 분할도체(85) 및 분할도체(86)가 각각 대략 삼각형으로 형성되어 있다.
또, 제2내부도체(23)와 쌍을 이루는 제2내부도체(24)가 상호 나란히 연장되는 형태로 분할되어 유전체소체(12)의 상호 대향하는 두 측면(12C, 12E)에 교호로 인출되는 복수(본 실시형태에서는 2개)의 분할도체(87, 88)로 구성되어 있다. 본 실시형태에서는 이들 분할도체(87) 및 분할도체(88)가 각각 대략 삼각형으로 형성되어 있다. 이들 분할도체(87 및 88)는 분할도체(85, 86)에 대하여 평면화살표시측에서 보아 각각 점대칭위치에 중복되어 배치되며, 점대칭의 분할도체 자체는 상호 역방향으로 두 측면(12C, 12E)을 향하여 인출된다.
이들 분할도체(81, 84)가 단자전극(31)에 접속되고, 분할도체(82, 83)가 단자전극(32)에 접속되고, 분할도체(85, 88)가 단자전극(33)에 접속되고, 분할도체(86, 87)가 단자전극(34)에 접속된다. 즉, 각 분할도체(81~88)가 제2실시형태와 마찬가지로 도2에 도시하는 각 단자전극(31~34)에 각각 접속된다.
따라서, 적층방향으로 상호 대향하여 위치하는 분할도체(81)와 분할도체(83)와의 사이에, 도9의 화살표로 지시하는 바와같이, 전류가 역방향으로 흐른다. 마찬 가지로, 분할도체(82)와 분할도체(84)와의 사이에서 동일하게 전류가 역방향으로 흐른다. 또, 적층방향으로 상호 대향하여 위치하는 분할도체(85)와 분할도체(87)와 의 사이에서 도9의 화살표로 지시하는 바와 같이, 전류가 역방향으로 흐른다. 마찬가지로, 분할도체(86)와 분할도체(88)와의 사이에서 전류가 역방향으로 흐른다. 이 결과, 각각 전계를 상쇄하는 작용이 발생하도록 된다.
또, 각각 동일면상에서 상호 나란히 연장되어 인접하는 분할도체(81, 82)끼리, 분할도체(83, 84)끼리, 분할도체(85, 86)끼리 및, 분할도체(87, 88)끼리에서도 전류가 역방향으로 흐르는 것에 의하여 각각 자계를 상쇄하는 작용이 발생한다.
이 결과, 본 실시형태에서도 제2실시형태와 마찬가지로, 적층콘덴서(10) 자체가 갖는 기생인덕턴스를 한층 더 적게할 수가 있으며, 등가직렬인덕턴스를 저감시키는 효과가 증대하게 된다.
(제6 실시형태)
다음에, 본 발명에 있어서의 적층콘덴서의 제6실시형태를 도10에 기초하여 설명한다. 또한, 제1실시형태에서 설명한 부재와 동일한 부재에는 동일부호를 붙이고, 중복된 설명은 생략한다.
본 실시형태에서는, 도10에 도시하는 바와같이, 한쌍의 제1내부도체(21 및 22)가 제1실시형태와 대략 동일하게 형성된 내부도체(91) 및 내부도체(92)로 구성되어 있다. 또, 한쌍의 제2내부도체(23 및 24)가 제3실시형태와 동일하게 하여 3개의 분할도체(57, 58, 59)와, 3개의 분할도체(60, 61, 62)로 각각 구성되어 있다.
본 실시형태에서는 내부도체(91)가 단자전극(31)에 접속되어 있으며, 내부도 체(92)가 단자전극(32)에 접속되어 있다. 또, 분할도체(58, 60, 62)가 단자전극(33)에 각각 접속되어 있으며, 분할도체(57, 59, 61)가 단자전극(34)에 각각 접속되어 있다.
따라서, 적층방향으로 상호 대향하여 위치한 내부도체(91)와 내부도체(92)와의 사이에서 도10의 화살표로 지시하는 바와같이, 전류가 역방향으로 흐르고 또, 분할도체(57, 58, 59)와 분할도체(60, 61, 62)와의 사이에서 마찬가지로 전류가 역방향으로 흐르는 것에 의하여 각각 자계를 상쇄하는 작용이 발생한다. 또한, 각각 동일면상에서 상호 나란히 연장되는 분할도체(57, 58, 59)끼리 및, 분할도체(60, 61, 62)끼리에서도, 인접하는 분할도체끼리 사이에서 전류가 역방향으로 흐르는 것에 의하여 각각 자계를 상쇄하는 작용이 발생한다.
이 결과, 본 실시형태에서도 제2실시형태와 마찬가지로 적층콘덴서(20) 자체가 갖는 기생인덕턴스를 한층 더 적게할 수가 있으며, 등가직렬인덕턴스를 저감시키는 효과가 증대하게 된다.
<실시예1>
다음에 네트워크 애널라이저를 사용하여 이하의 각 시료의 S파라미터의 S21특성을 측정하고, 각 시료의 감쇠특성을 각각 구하였다. 우선, 각 시료가 되는 샘플의 내용을 설명한다. 즉, 콘덴서로서 일반적인 도21 및 도22에 도시하는 2단자형 적층콘덴서를 비교예1로 하고, 도5 및 도6에 도시하는 제2실시형태에 있어서의 4단자형 적층콘덴서를 실시예1로 하였다. 그리고, 네트워크 애널라이저의 Port1 및 Port2에 상기 비교예1의 콘덴서를 도11A에 도시하는 바와같이 접속하고, 또, 마찬 가지로 상기 실시예1의 콘덴서를 도11B에 도시하는 바와같이 접속하여 각각 측정하였다.
여기서, 감쇠특성의 실측치와 도20에 도시하는 등가회로의 감쇠량이 합치하도록 등가회로의 정수(定數)를 산출하였다. 도12에 도시하는 각 시료의 감쇠특성의 데이터로부터 20MHz 이상의 고주파수 대역에 있어서의 실시예1의 감쇠량이 비교예1과 비교하여 약 15dB정도 증가한 것을 알 수가 있다. 이 데이터에 의하여 고주파특성의 개선이 실시예에 보이는 것을 확인할 수 있었다.
다른 한편, 산출한 표1에 나타내는 ESL에 관해서도, 비교예1과 비교하여 실시예1은 대폭적으로 저감되어 있으며, 본 발명의 효과가 상기 표1에 의해서도 실증되는 것을 확인할 수 있었다.
C(㎌) ESR(mΩ) ESL(pH)
비교예1 1.038 6.3 825.2
실시예1 0.954 3.3 102.3
상기 표1에서 C는 정전용량이며, ESL은 등가직렬저항이다. 또, 여기에서 사용한 각 시료의 치수는 도21 및 도2에 도시하는 바와같이, 한쌍의 내부도체가 인출되어 있는 유전체소체의 측면 사이의 거리를 치수(L)로 하고, 한쌍의 내부도체가 인출된 유전체소체의 측면에 대하여 직교하는 측면 사이의 거리를 치수(W)로 하였을 때, 비교예1에서는 L=2.0mm이며 W=1.25mm이었다. 또, 실시예1에서는 L=1.6mm이며 W=1.6mm이었다.
또한, 상기 실시형태에 있어서의 적층콘덴서(10)에서는 4층씩으로 2조의 합 계 8층을 갖는 구조로 되어 있으나, 층수는 이들 수에 한정되지 않고 다수로 하고, 예를 들면, 층수를 수십 또는 수백으로 하여도 좋다. 또, 상기 실시형태 내의 제2실시형태 이후에는 분할도체가 각각 2개씩 또는 3개씩 배치되는 구조로 되어 있지으나, 이들 분할도체를 4개씩 이상으로 배치하도록 하여도 좋다.
(제7 실시형태)
본 실시형태에 있어서의 적층세라믹 콘덴서(210;이하, 간단히 적층콘덴서라고 한다)를 도13에서 도15에 도시한다. 이들 도면에 도시하는 바와같이, 적층콘덴서(210)는 유전체시트인 세라믹그린시트를 복수매 적층한 적층체를 소성하는 것에 의하여 얻어진 직방체형상의 소결체인 유전체소체(212)를 주요한 부분으로하여 갖는다.
상기 유전체소체(212) 내에는 제1내부도체(21), 제2내부도체(23), 제1내부도체(22) 및 제2내부도체(24)가 배치되어 있다. 각각의 층간에는 세라믹층(212A)이 각각 배치되어 있다. 제1내부도체(21)는 분할도체(221, 222, 223)로 구성되어 있으며, 이것과 쌍을 이루는 별도의 제1내부도체(22)는 분할도체(224, 225, 226)로 구성되어 있다. 제2내부도체(23 및 24)는 각각 단일의 내부도체(227 및 228)로 구성되어 있다.
즉, 본 실시형태에서는 소성후의 유전체시트인 세라믹층(212A)이 각각의 사이에 끼워지면서, 분할도체(221~223), 내부도체(227), 분할도체(224~226) 및 내부도체(228)가 차례로 유전체소체(12) 내에 배치되어 있다. 또한, 내부도체(228)의 하부측에는 도15에 도시하는 바와같이, 상기와 동일한 순서로 이들 4층의 전극이 반복되고, 이들의 조가 합계 2개 조가 배치되어 있다. 또한, 이들 각각 대략 장방형으로 형성된 분할도체(21~26) 및, 각각 대략 정방형으로 형성된 내부도체(27, 28)의 재질로서는 비금속재료인 니켈, 니켈합금, 동 또는 동합금이 사용되어질 뿐만 아니라, 이들 금속을 주성분으로 하는 재료가 사용된다.
또, 도13부터 도15에 도시하는 바와같이, 분할도체(221, 223)의 안쪽측 부분에는 유전체소체(212)의 안쪽측의 측면(212B)(도14 참조)에 인출되는 인출부(221A, 223A)가 각각 형성되어 있다. 분할도체(221, 223)는 측면(212B)으로부터 대향하는 측면(212D)(도2 참조)을 향하여 각각 연장되어 있다.
이들 분할도체(221, 223)의 사이에 배치된 분할도체(222)의 자기앞측 부분에는 유전체소체(212)의 자기앞측 측면(212D)으로 인출되는 인출부(222A)가 형성되어 있다. 분할도체(222)는 상기 인출된 측면(212D)으로부터 대향하는 측면(212B)을 향하여 연장되어 있다.
즉, 이들 복수(본 형태에서는 3개)의 분할도체(221, 222, 223)는 동일평면내에 있어서 상호 나란히 연장되는 형태로 분할되어, 유전체소체(212)의 상호 대향하는 두 측면(212B, 212D)에 교호로 인출된다.
이들 분할도체(221~223)의 하부측에는 내부도체(227)가 배치되어 있으며, 상기 내부도체(227)의 좌측부분에 유전체소체(212)의 좌측측면(212C) (도14 참조)에 인출되는 인출부(227A)가 형성되어 있다. 내부도체(227)는 상기 인출된 측면(212C)으로부터 대향하는 측면(212E)(도2 참조)을 향하여 연장되어 있다.
상기 내부도체(227)의 하부측에는 복수(본 형태에서는 3개)의 분할도체(224, 225, 226)가 배치되어 있다. 이 가운데 분할도체(224, 226)의 자기앞측부분에는 유전체소체(212)의 자기앞측 측면(212D)에 인출되는 인출부(224A, 226A)가 각각 형성되어 있다. 이들 분할도체(224, 226)는 측면(212D)으로부터 대향하는 측면(212B)을 향하여 각각 연장되어 있다.
이들 분할도체(224, 226)의 사이에 배치된 분할도체(225)의 안쪽측부분에는 유전체소체(212)의 안쪽측 측면(212B)에 인출되는 인출부(225A)가 형성되어 있다. 상기 분할도체(225)는 측면(212B)으로부터 대향하는 측면(212D)을 향하여 연장되어 있다.
즉, 이들 복수(본 형태에서는 3개)의 분할도체(224, 225, 226)는 동일평면내에 있어서 상호 나란히 연장되는 형태로 분할되며, 유전체소체(12)의 상호 대향하는 두 측면(212D, 212B)에 교호로 연장되어 있다. 또한, 분할도체(224, 225, 226)는 평면화살표시측에서 보아 분할도체(221, 222, 223)와 중복되고, 중복된 분할도체끼리는 상호 역방향으로 인출되는 구조로 되어 있다.
이들 분할도체(224~226)의 하부측에는 내부도체(228)가 배치되어 있으며, 상기 내부도체(228)의 우측부분에는 유전체소체(212)의 우측측면(212E)에 인출되는 인출부(228A)가 형성되어 있다. 내부도체(228)는 측면(212E)으로부터 대향하는 측면(12C)을 향하여 연장되어 있다.
따라서, 상호 대향하는 두 측면(12B, 12D)에 인출되는 분할도체(221)와 분할도체(224)와의 사이에 내부도체(227)가 존재하는바, 적층방향(화살표Z로 지시하는 방향)으로 상호 대향하여 위치하고 있다. 마찬가지로, 분할도체(222)와 분할도체(225)와의 사이에 내부도체(227)가 존재하는바, 적층방향으로 상호 대향하여 위치하고 있다. 또, 마찬가지로, 분할도체(223)와 분할도체(226)와의 사이에 내부도체(227)가 존재하는바, 적층방향으로 상호 대향하여 위치하고 있다.
또한, 분할도체(224, 225, 226)와 이들의 하부측에 배치된 도15에 도시하는 분할도체(221, 222, 223)와의 사이에 있어서도 상기와 동일한 관계로 형성되어 있다.
그리고, 이들 6개의 분할도체(221~226)가 각각 인출된 상호 대향하는 두 측면(212B, 212D)과 다른 서로 대향하는 두 측면(212C, 212E)에 한쌍의 내부도체(227, 228)가 각각 인출되어 있다.
도14에 도시하는 바와같이, 각 분할도체(221, 222, 223)의 인출부(221A, 222A, 223A)에 각각 접속되도록 복수(본 실시형태에서는 3개)의 단자전극(231, 232, 233)이 유전체소체(212)의 측면(212B, 212D)에서 유전체소체(212)의 바깥측에 교호로 배치되어 있다.
또, 각 분할도체(224, 225, 226)의 인출부(224A, 225A, 226A)에 각각 접속되도록 마찬가지로 복수(본 실시형태에서는 3개)의 단자전극(234, 235, 236)이 유전체소체(212)의 측면(212D, 212B)에서 유전체소체(12)의 바깥측에 교호로 배치되어 있다.
또, 내부도체(227)의 인출부(227A)에 접속되도록 단자전극(237)이 유전체소체(212)의 측면(212C)에서 유전체소체(212)의 바깥측에 배치되어 있다. 또, 내부도체(228)의 인출부(228A)에 접속되도록 단자전극(38)이 2유전체소체(212)의 측면(212E)에서, 유전체소체(12)의 바깥측에 배치되어 있다.
즉, 도14에 도시하는 바와같이, 이들 단자전극(231, 232, 233) 및 단자전극(234, 235, 236)이 유전체소체(212)의 상호 대향하는 두 측면(212B, 212D)에 각각 배치되어 있다. 또, 단자전극(237) 및 단자전극(238)이 단자전극(231~236)이 배치되는 두 측면(212B, 212D)과 다른 상호 대향하는 두 측면(212C, 212E)에 각각 배치되어 있다.
본 실시형태의 콘덴서는 어레이형의 적층콘덴서이다.
본 실시형태에서는 도13 및 도15에 있어서, 분할도체(221~223)와 분할도체(224~226)와의 사이에 내부도체(227)가 배치되며, 내부도체(227)와 내부도체(228)와의 사이에 분할도체(224~226)가 배치된다. 즉, 분할도체(221~223)와 내부도체(227)와의 사이, 내부도체(227)와 분할도체(224~226)와의 사이, 분할도체(224~226)와 내부도체(228)와의 사이가, 콘덴서의 상호 대향하는 전극을 각각 구성하여, 콘덴서로서의 기능이 발생하도록 된다.
그리고, 본 실시형태에서는 분할도체(221~226)에 각각 접속되어 두 측면(212B, 212D)에 배치되는 단자전극(231~236)이 복수쌍의 제1단자전극을 구성한다. 내부전극(227, 228)에 각각 접속되어 두 측면(212C, 212E)에 배치되는 단자전극(237, 238)이 한쌍의 제2단자전극을 구성한다. 본 실시형태에 있어서의 적층콘덴서(210)는 직방체인 육면체형상으로 되는 유전체소체(212)의 4개의 측면(212B~212E) 전체에 단자전극(231~236) 및 단자전극(237, 238)이 각각 배치된다.
다음에, 본 실시형태에 있어서의 적층콘덴서(210)의 작용을 설명한다.
콘덴서로서의 기능을 발휘하도록 3쌍의 단자전극(231~236)이 상호 동극성을 갖도록 적층콘덴서(210)의 외부배선 등에 접속된다. 이들 분할도체(221~223) 및 분할도체(224~226) 내에 있어서, 도13의 화살표로 지시하는 바와같이, 전류가 상호 역방향으로 흘러, 각각 3개의 분할도체(221~223) 및 분할도체(224~226)가 상호 동극으로 된다.
또, 상호 대향하는 한쌍의 단자전극(237, 238)이 상호 동극성을 갖는 형태로 적층콘덴서(210)의 외부배선 등에 접속된다. 이들 한쌍의 내부전극(227, 228) 내에 있어서, 동일한 이유로 도1의 화살표로 지시하는 바와같이 전류가 상호 역방향으로 흘러, 한쌍의 내부도체(227, 228)끼리가 상호 동극으로 된다.
또한, 인접하는 분할도체(221~223)끼리의 사이에서도 전류가 상호 역방향으로 흐르도록 된다. 또, 중복된 위치의 각 분할도체(221~223)와 각각 역방향이 되는 형태로 각 분할도체(224~226)도 동일한 이유로 인접하는 분할도체(224~226)끼리의 사이에서 전류가 상호 역방향으로 흐르도록 된다.
따라서, 3개의 분할도체(221~223)와 3개의 분할도체(224~226)와의 사이에서 전류가 역방향으로 흐르고, 또, 한쌍의 내부도체(227, 228) 사이에서 전류가 역방향으로 흐른다. 이 때문에, 적층방향에서도 자계를 상쇄하는 작용이 각각 발생할 뿐만 아니라, 동일평면내에 있어서도 전류가 상호 역방향으로 흘러서, 자계를 상쇄하는 작용이 발생하도록 된다.
그리고, 이들 각 도체사이에서의 자계의 상쇄작용이 발생하는 것에 따라서, 적층콘덴서(210) 자체가 갖는 기생인덕턴스를 적게 할 수가 있으며, 등가직렬인덕턴스를 저감시키는 효과가 발생하도록 된다.
따라서, 본 실시형태에 있어서의 적층콘덴서(210)에 의하면, 디카플링콘덴서로서 적당하게 사용되며, 적층콘덴서(210)의 대폭적인 저ESL화가 꾀하여진다. 또, 본 실시형태에 있어서의 적층콘덴서(210)는 고주파수 대역에서의 감쇠량이 커지게 됨에 따라서, 전원의 전압변동을 억제할 수 있도록 되어, CPU의 전원회로 등에 적당하게 사용된다.
또, 도15에 도시하는 바와같이, 3개의 분할도체(221~223), 3개의 분할도체(224~226) 및 한쌍의 내부도체(227, 228)가 각각 유전체소체(12) 내에 복수조 배치되는 것에 의하여, 본 실시형태에 있어서의 적층콘덴서(210)의 정전용량이 높아진다. 또한, 본 실시형태에 있어서의 적층콘덴서(210)에서는 자계를 상쇄하는 작용이 더욱 커지게 되고, 인덕턴스가 보다 대폭적으로 감소하여 ESL을 한층 저감시킬 수가 있다.
본 실시형태의 이와같은 적층콘덴서(210)의 제조에 있어서, 각각 장방형 등의 사변형으로 형성된 유전체시트를 적층하는 것에 의하여, 유전체소체(212)를 직방체형상으로 형성할 수가 있다.
이 결과, 본 실시형태의 적층콘덴서(210)는 생산성의 관점에서 최적인 4개의 측면(12B~12E)을 갖는 직방체형상으로 형성된 유전체소체(12)의 모든 측면(12B~12E)에 도체의 인출부분이 형성된다. 이에 의해서, ESL이 저감되는 효과를 최대한으로 발휘하도록 된다.
다음에, 본 실시형태에 있어서의 적층콘덴서(210)의 사용예를 도16에 기초하여 설명한다.
본 사용예에서는 3조의 전원(241, 242, 243)과 CPU등의 3조의 IC(251, 252, 253)가 각각 쌍으로 되어 상호 접속되어 있다. 즉, 전원(241)과 IC(251)가 접속되고, 전원(242)과 IC(252)가 접속되고, 전원(243)과 IC(253)가 접속되어 있다.
그리고, 상기 적층콘덴서(210)의 분할도체(221)에 접속되는 단자전극(231) 및 분할도체(224)에 접속되는 단자전극(234)이 전원(241)과 IC(251)와의 사이에 각각 접속되어 있다. 또한, 분할도체(222)에 접속되는 단자전극(232) 및 분할도체(225)에 접속되는 단자전극(235)이 전원(242)과 IC(252)와의 사이에 각각 접속되어 있다. 또, 분할도체(223)에 접속되는 단자전극(233) 및 분할도체(226)에 접속되는 단자전극(236)이 전원(243)과 IC(253)와의 사이에 각각 접속되어 있다. 한편, 내부전극(227)에 접속되는 단자전극(237) 및 내부도체(228)에 접속되는 단자전극(238)은 각각 접지되어 있다.
따라서, 본 사용예에 의하면, 예를 들면, 단자전극(231~236)이 상호 동극인 플러스가 되고, 단자전극(237~238)이 상호 동극인 마이너스가 되어, 대폭적인 저ESL화가 꾀해지고, 전원(241, 242, 243)의 전압변동을 억제할 수 있도록 된다.
<실시예 2>
다음에, 네트워크 애널라이저를 사용하여, 이하의 각 시료의 S파라미터의 S21특성을 측정하고, 각 시료의 감쇠특성을 각각 구하였다. 우선, 각 시료가 되는 샘플의 내용을 설명한다. 즉, 콘덴서로서는 도21에 도시하는 일반적인 2단자형 적층콘덴서를 비교예1로 하고, 도14에 도시하는 실시형태에 있어서의 다단자형 적층콘덴서를 실시예2로 하였다.
여기서, 감쇠특성의 실측치와 도20에 도시하는 등가회로의 감쇠량이 합치하도록 등가회로의 정수를 산출하였다. 그리고, 도17에 도시하는 각 시료의 감쇠특성의 데이터로부터 20MHz 이상의 고주파수 대역에 있어서의 실시예2의 감쇠량이, 비교예1과 비교하여 약 15dB정도 증가하고 있는 것을 알 수가 있다. 이 데이터에 의하여 고주파 특성의 개선이 실시예2에 보이는 것을 확인할 수가 있었다.
다른 한편, 산출한 표1에 나타내는 ESL에 관해서도, 비교예1과 비교하여 실시예2는 대폭적으로 저감되어 있으며, 본 발명의 효과가 상기 표1에 의해서도 실증되었다.
C(㎌) ESR(mΩ) ESL(pH)
비교예1 1.038 6.3 825.2
실시예1 1.062 2.8 143.4
상기 표2에서 C는 정전용량이며, ESL은 등가직렬저항이다. 또, 여기에서 사용한 각 시료의 치수는 도21 및 도14에 도시하는 바와같이, 한쌍의 내부도체가 인출되어 있는 유전체소체의 측면 사이의 거리를 치수(L)로 하고, 한쌍의 내부도체가 인출된 유전체소체의 측면에 대하여 직교하는 측면 사이의 거리를 치수(W)로 하였을 때, 비교예1이 L=2.0mm이며 W=1.25mm이었다. 또, 실시예2는 L=1.6mm이며 W=1.6mm이었다.
또한, 상기 실시형태에 있어서의 적층콘덴서(210)에서는 4층씩으로 2조의 합 계 8층을 갖는 구조로 되어 있으나, 층수는 이들 수에 한정되지 않고 다수로 하고, 예를 들면, 층수를 수십 또는 수백으로 하여도 좋다. 또, 상기 실시형태에서는 분할도체가 각각 동일평면내에 3개씩 배치되는 구조로 하였지만, 동일평면내에 2개씩 또는 4개씩 이상 배치하도록 하여도 좋다.
또한, 본 발명은 상술한 실시형태에 한정되지 않으며, 본 발명의 범위내에서 여러가지로 개변할 수 있다.

Claims (14)

  1. 복수의 유전체시트가 적층되어 형성되는 유전체소체내에 유전체시트사이에 끼워지는 형태로 복수의 내부도체가 각각 배치되는 적층콘덴서로서,
    상기 내부도체가,
    상기 유전체시트의 상호 대향하는 두 측면에 각각 인출되는 적어도 한쌍의 제1내부도체와,
    한쌍의 상기 제1내부도체가 인출된 두 측면과 다른 상기 유전체소체의 상호 대향하는 두 측면에 각각 인출되는 적어도 한쌍의 제2내부도체로 구성되며,
    한쌍의 상기 제1내부도체의 사이에 상기 유전체시트를 끼고 상기 제2내부도체가 배치되며,
    한쌍의 상기 제2내부도체의 사이에 상기 유전체시트를 끼고 상기 제1내부도체가 배치되어 있는 것을 특징으로 하는 적층콘덴서.
  2. 제1항에 있어서,
    상기 유전체소체의 상호 대향하는 두 측면에 각각 배치되며, 또한 한쌍의 상기 제1내부도체에 각각 접속되는 적어도 한쌍의 제1단자전극과,
    상기 제1단자전극이 배치되는 측면과 다른 상기 유전체소체의 상호 대향하는 두 측면에 각각 배치되고, 또, 한쌍의 상기 제2내부도체에 각각 접속되는 한쌍의 제2단자전극을 구비하는 것을 특징으로 하는 적층콘덴서.
  3. 제1항에 있어서,
    상기 제1내부도체 및 제2내부도체의 적어도 어느 하나가, 상호 나란히 연장되는 형태로 분할되어 상기 유전체소체의 상호 대향하는 두 측면에 교호로 돌출되는 복수의 분할도체로 구성되어 있는 것을 특징으로 하는 적층콘덴서.
  4. 제2항에 있어서,
    상기 제1내부도체 및 제2내부도체의 적어도 어느 하나가, 상호 나란히 연장되는 형태로 분할되어 상기 유전체소체의 상호 대향하는 두 측면에 교호로 돌출되는 복수의 분할도체로 구성되어 있는 것을 특징으로 하는 적층콘덴서.
  5. 제4항에 있어서,
    동일평면내에 위치하여 상호 인접하는 상기 분할도체는, 상호 대향하는 두 측면에 각각 배치된 상기 단자전극에 각각 접속되어 있는 적층콘덴서.
  6. 제2항, 제4항, 제5항 중 어느 한 항에 있어서,
    상기 제1내부도체 및 제2내부도체에는 상기 제1단자전극 및 제2단자전극에 대하여 각각 접속되는 인출부가 형성되어 있는 적층 콘덴서.
  7. 제5항에 있어서,
    상기 분할도체에는 상기 단자전극과 접속되는 인출부가 형성되어 있으며,
    동일평면내에 3개이상의 분할도체가 배치되며, 이들 분할도체 중 하나 건너로 인접하는 분할도체끼리가 상기 인출부를 끼고 접속되어 있는 적층콘덴서.
  8. 제7항에 있어서,
    상호 대향하는 위치에서 동일평면내에 배치되는 상기 인출부의 폭이 대략 동일한 적층콘덴서.
  9. 제3항 또는 제4항에 있어서,
    상기 분할도체의 평면형상이 장방형, 삼각형 또는 사다리꼴인 적층콘덴서.
  10. 복수의 유전체시트가 적층되어 형성되는 유전체소체내에 유전체시트사이에 끼워지는 형태로 복수의 내부도체가 각각 배치되는 적층콘덴서로서,
    상기 내부도체가,
    상기 유전체시트의 상호 대향하는 두 측면에 각각 인출되는 적어도 한쌍의 제1내부도체와,
    한쌍의 상기 제1내부도체가 인출된 두 측면과 다른 상기 유전체소체의 상호 대향하는 두 측면에 각각 인출되는 적어도 한쌍의 제2내부도체로 구성되며,
    한쌍의 상기 제1내부도체의 사이에 상기 유전체시트를 끼고 상기 제2내부도체가 배치되며,
    한쌍의 상기 제2내부도체의 사이에 상기 유전체시트를 끼고 상기 제1내부도체가 배치되고,
    상기 제1내부도체가 동일평면내에 있어서 상호 나란히 연장되는 형태로 분할되며, 유전체소체의 상호 대향하는 두 측면에 교호로 인출되는 복수의 분할도체로 구성되어 있으며,
    상기 제2내부도체를 끼워서 적층방향으로 상호 인접하는 상기 제1내부도체의 분할도체가 평면화살표시측에서 보아 각각 중복된 위치에 배치되며, 평면화살표시측에서 보아 중복되는 분할도체끼리는 각각 역방향이 되도록 교호로 인출되는 것을 특징으로 하는 적층콘덴서.
  11. 제10항에 있어서,
    상기 제2내부도체는 분할되어 있지 않은 형상인 적층콘덴서.
  12. 제10항 또는 제11항에 있어서,
    상기 유전체소체의 상호 대향하는 두 측면에 각각 배치되며, 또한, 복수의 분할도체에 각각 접속되는 복수쌍의 제1단자전극과,
    복수쌍의 제1단자전극이 배치되는 두 측면과 다른 상기 유전체소체의 상호 대향하는 두 측면에 각각 배치되어 있으며, 또, 한쌍의 상기 제2내부도체에 각각 접속되는 한쌍의 제2단자전극을 구비하는 것을 특징으로 하는 적층콘덴서.
  13. 제1항 내지 제12항 중 어느 한 항에 있어서,
    상기 유전체소체가 직방체형상으로 형성되어 있는 것을 특징으로 하는 적층콘덴서.
  14. 제1항 내지 제13항 중 어느 한 항에 있어서,
    제1내부도체 및 제2내부도체가 각각 상기 유전체소체내에 복수쌍씩 적층방향으로 배치되어 있는 것을 특징으로 하는 적층콘덴서.
KR1020057004149A 2002-09-10 2003-09-09 적층 콘덴서 KR100678496B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2002264821A JP3824565B2 (ja) 2002-09-10 2002-09-10 積層コンデンサ
JPJP-P-2002-00264822 2002-09-10
JPJP-P-2002-00264821 2002-09-10
JP2002264822A JP3847234B2 (ja) 2002-09-10 2002-09-10 積層コンデンサ

Publications (2)

Publication Number Publication Date
KR20060033855A true KR20060033855A (ko) 2006-04-20
KR100678496B1 KR100678496B1 (ko) 2007-02-06

Family

ID=31996136

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057004149A KR100678496B1 (ko) 2002-09-10 2003-09-09 적층 콘덴서

Country Status (5)

Country Link
US (4) US7075774B2 (ko)
KR (1) KR100678496B1 (ko)
HK (1) HK1084502A1 (ko)
TW (1) TWI291186B (ko)
WO (1) WO2004025673A1 (ko)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7075774B2 (en) * 2002-09-10 2006-07-11 Tdk Corporation Multilayer capacitor
JP2006245049A (ja) * 2005-02-28 2006-09-14 Tdk Corp 電子部品及び電子機器
KR100616687B1 (ko) * 2005-06-17 2006-08-28 삼성전기주식회사 적층형 칩 커패시터
KR100944098B1 (ko) * 2005-08-19 2010-02-24 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 커패시터
US7697262B2 (en) * 2005-10-31 2010-04-13 Avx Corporation Multilayer ceramic capacitor with internal current cancellation and bottom terminals
US7414857B2 (en) * 2005-10-31 2008-08-19 Avx Corporation Multilayer ceramic capacitor with internal current cancellation and bottom terminals
JP4462194B2 (ja) * 2006-01-17 2010-05-12 Ｔｄｋ株式会社 積層型貫通コンデンサアレイ
JP4915130B2 (ja) * 2006-04-18 2012-04-11 ソニー株式会社 可変コンデンサ
JP2007317786A (ja) * 2006-05-24 2007-12-06 Tdk Corp 積層コンデンサ
US7667949B2 (en) * 2006-08-05 2010-02-23 John Maxwell Capacitor having improved surface breakdown voltage performance and method for marking same
JP4626605B2 (ja) * 2006-11-07 2011-02-09 株式会社村田製作所 積層コンデンサ
DE102006056872A1 (de) * 2006-12-01 2008-06-12 Epcos Ag Vielschicht-Kondensator
US20080165468A1 (en) * 2007-01-05 2008-07-10 Avx Corporation Very low profile multilayer components
US20080174936A1 (en) * 2007-01-19 2008-07-24 Western Lights Semiconductor Corp. Apparatus and Method to Store Electrical Energy
JP4358873B2 (ja) * 2007-03-30 2009-11-04 Ｔｄｋ株式会社 積層コンデンサアレイ
US8238116B2 (en) 2007-04-13 2012-08-07 Avx Corporation Land grid feedthrough low ESL technology
KR100887124B1 (ko) * 2007-08-06 2009-03-04 삼성전기주식회사 적층형 칩 커패시터
JP4501970B2 (ja) * 2007-08-23 2010-07-14 Ｔｄｋ株式会社 積層コンデンサ
KR100905879B1 (ko) * 2007-09-28 2009-07-03 삼성전기주식회사 적층형 캐패시터
JP4475338B2 (ja) * 2008-02-14 2010-06-09 Ｔｄｋ株式会社 積層コンデンサ
JP4450084B2 (ja) * 2008-03-14 2010-04-14 Ｔｄｋ株式会社 積層コンデンサ及び積層コンデンサの実装構造
JP5217584B2 (ja) * 2008-04-07 2013-06-19 株式会社村田製作所 積層セラミック電子部品
US8446705B2 (en) * 2008-08-18 2013-05-21 Avx Corporation Ultra broadband capacitor
GB2466097B (en) * 2008-08-18 2013-02-13 Avx Corp Ultra broadband capacitor
KR100992286B1 (ko) * 2008-10-10 2010-11-05 삼성전기주식회사 적층형 칩 커패시터
JP4905497B2 (ja) * 2009-04-22 2012-03-28 株式会社村田製作所 電子部品
JP5532027B2 (ja) * 2010-09-28 2014-06-25 株式会社村田製作所 積層セラミック電子部品およびその製造方法
KR20130012715A (ko) * 2011-07-26 2013-02-05 삼성전기주식회사 적층형 세라믹 캐패시터
KR101963258B1 (ko) * 2012-02-07 2019-03-28 삼성전기주식회사 어레이형 적층 세라믹 전자 부품
JP5573868B2 (ja) * 2012-03-07 2014-08-20 株式会社村田製作所 等価回路作成方法、等価回路作成プログラム及び等価回路作成装置
DE102013102686A1 (de) * 2013-03-15 2014-09-18 Epcos Ag Elektronisches Bauelement
JP2015084399A (ja) * 2013-10-25 2015-04-30 サムソン エレクトロ−メカニックス カンパニーリミテッド． アレイ型積層セラミック電子部品及びその実装基板
US10461040B2 (en) * 2017-06-28 2019-10-29 Apple Inc. Matched ceramic capacitor structures
RU2020115560A (ru) * 2017-10-23 2021-11-25 ЭйВиЭкс КОРПОРЭЙШН Многослойное электронное устройство с улучшенным соединением и способ его изготовления

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE425578B (sv) 1981-02-26 1982-10-11 Lkb Produkter Ab Metkropp avsedd att anvendas i en mikrokalorimeter
JPS6325716Y2 (ko) * 1981-03-25 1988-07-13
US4470096A (en) * 1982-06-18 1984-09-04 Motorola Inc. Multilayer, fully-trimmable, film-type capacitor and method of adjustment
JPS63117416A (ja) * 1986-11-06 1988-05-21 株式会社村田製作所 積層形多端子電子部品
JPH0635462Y2 (ja) * 1988-08-11 1994-09-14 株式会社村田製作所 積層型コンデンサ
JPH03215915A (ja) * 1990-01-19 1991-09-20 Murata Mfg Co Ltd 積層コンデンサ
US5815367A (en) * 1996-03-11 1998-09-29 Murata Manufacturing Co., Ltd. Layered capacitors having an internal inductor element
JPH09298127A (ja) * 1996-05-09 1997-11-18 Murata Mfg Co Ltd 積層コンデンサ
JP3102358B2 (ja) * 1996-08-15 2000-10-23 株式会社村田製作所 トリミングコンデンサおよびそのトリミング方法
US6097581A (en) * 1997-04-08 2000-08-01 X2Y Attenuators, Llc Paired multi-layered dielectric independent passive component architecture resulting in differential and common mode filtering with surge protection in one integrated package
US5880925A (en) * 1997-06-27 1999-03-09 Avx Corporation Surface mount multilayer capacitor
CN1179381C (zh) * 1997-08-05 2004-12-08 皇家菲利浦电子有限公司 制造多个电子器件的方法
JP2991175B2 (ja) 1997-11-10 1999-12-20 株式会社村田製作所 積層コンデンサ
US6252177B1 (en) * 1998-02-18 2001-06-26 Compaq Computer Corporation Low inductance capacitor mounting structure for capacitors of a printed circuit board
JP3551763B2 (ja) 1998-05-27 2004-08-11 株式会社村田製作所 積層マイクロチップコンデンサ
JP2000021676A (ja) 1998-07-02 2000-01-21 Murata Mfg Co Ltd ブリッジ回路用積層電子部品
JP2000357624A (ja) 1999-06-16 2000-12-26 Murata Mfg Co Ltd 積層セラミック電子部品
US6525628B1 (en) * 1999-06-18 2003-02-25 Avx Corporation Surface mount RC array with narrow tab portions on each of the electrode plates
US6327134B1 (en) * 1999-10-18 2001-12-04 Murata Manufacturing Co., Ltd. Multi-layer capacitor, wiring board, and high-frequency circuit
US6441459B1 (en) * 2000-01-28 2002-08-27 Tdk Corporation Multilayer electronic device and method for producing same
JP3563665B2 (ja) 2000-03-30 2004-09-08 Ｔｄｋ株式会社 積層型電子回路部品
US6570210B1 (en) * 2000-06-19 2003-05-27 Koninklijke Philips Electronics N.V. Multilayer pillar array capacitor structure for deep sub-micron CMOS
JP3930245B2 (ja) 2000-11-14 2007-06-13 Ｔｄｋ株式会社 積層型電子部品
JP3727542B2 (ja) 2001-02-05 2005-12-14 Ｔｄｋ株式会社 積層貫通型コンデンサ
KR100544908B1 (ko) * 2002-04-01 2006-01-24 가부시키가이샤 무라타 세이사쿠쇼 세라믹 전자부품 및 그 제조방법
US7075774B2 (en) * 2002-09-10 2006-07-11 Tdk Corporation Multilayer capacitor

Also Published As

Publication number Publication date
US20060203426A1 (en) 2006-09-14
US7196897B2 (en) 2007-03-27
US20060007634A1 (en) 2006-01-12
KR100678496B1 (ko) 2007-02-06
HK1084502A1 (en) 2006-07-28
TWI291186B (en) 2007-12-11
US7075774B2 (en) 2006-07-11
US7224572B2 (en) 2007-05-29
TW200414239A (en) 2004-08-01
US7224569B2 (en) 2007-05-29
US20060203425A1 (en) 2006-09-14
US20060203427A1 (en) 2006-09-14
WO2004025673A1 (ja) 2004-03-25

Similar Documents

Publication Publication Date Title
KR100678496B1 (ko) 적층 콘덴서
KR100571110B1 (ko) 적층 콘덴서
US6661640B2 (en) Multilayer ceramic electronic device
US7050289B2 (en) Multilayer capacitor
US20030102502A1 (en) Multilayer capacitor
US6956730B2 (en) Multilayer capacitor
US7663862B2 (en) Multilayer capacitor
KR20080030501A (ko) 적층 콘덴서
KR101386540B1 (ko) 적층 콘덴서
KR20070092150A (ko) 적층 콘덴서 및 그 실장 구조
JP3746989B2 (ja) 積層コンデンサ
KR101051620B1 (ko) 적층 콘덴서
US8081416B2 (en) Multilayer chip capacitor
JP3847234B2 (ja) 積層コンデンサ
JP3824565B2 (ja) 積層コンデンサ
JPH08172026A (ja) コンデンサ
JP3868389B2 (ja) 積層コンデンサ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120105

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee