JP3551763B2 - 積層マイクロチップコンデンサ - Google Patents
積層マイクロチップコンデンサ Download PDFInfo
- Publication number
- JP3551763B2 JP3551763B2 JP14625498A JP14625498A JP3551763B2 JP 3551763 B2 JP3551763 B2 JP 3551763B2 JP 14625498 A JP14625498 A JP 14625498A JP 14625498 A JP14625498 A JP 14625498A JP 3551763 B2 JP3551763 B2 JP 3551763B2
- Authority
- JP
- Japan
- Prior art keywords
- sintered body
- ceramic sintered
- electrode
- multilayer
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、セラミック焼結体を用いて構成された積層マイクロチップコンデンサに関し、特に、ＩＣパッケージ内や光通信機器内に実装するのに好適な積層マイクロチップコンデンサに関する。
【０００２】
【従来の技術】
光通信関係の高周波機器や、ＧａＡｓ半導体を用いたＩＣパッケージ内において静電容量を得るために、例えば、最大寸法が１ｍｍ以下の非常に小さな積層マイクロチップコンデンサが用いられている。
【０００３】
従来の積層マイクロチップコンデンサの一例を図７（ａ），（ｂ）に示す。積層マイクロチップコンデンサ５１は、直方体上のセラミック焼結体５２を用いて構成されている。この積層マイクロチップコンデンサ５１では、セラミック焼結体５２の上面５２ａ上に外部電極５３が形成されており、下面５２ｂ上に、同様に全面に外部電極５４が形成されている。
【０００４】
他方、セラミック焼結体５２は、図８に略図的斜視図で示すように、複数のセラミックグリーンシートを５５を積層し、一体焼成することにより得られている。複数のセラミックグリーンシート５５には、内部電極を構成するために、導電ペースト５６または導電ペースト５７が印刷されている。導電ペースト５６は、図８においてセラミックグリーンシート５５の上端縁に引き出されており、導電ペースト５７はセラミックグリーンシート５５の下端縁に引き出されている。
【０００５】
従って、導電ペースト５６，５７が印刷されたセラミックグリーンシート５５を積層し、さらに無地のセラミックグリーンシートを適宜の枚数積層し、焼成することにより、図７（ａ）に示すセラミック焼結体５２が得られている。セラミック焼結体５２においては、上面５２ａに引き出された内部電極５８と、セラミック焼結体の５２の下面５２ｂに引き出された内部電極（図示せず）とが矢印Ａ方向に沿ってセラミック焼結体層を介して重なり合うように配置されている。
【０００６】
上記積層マイクロチップコンデンサ５１は、例えば、ＧａＡｓ半導体を用いたＩＣパッケージ内において、外部電極５４側から基板上に実装される。また、セラミック焼結体５２の上面５２ａ上に形成された外部電極５３は、ボンディングワイヤー（図示せず）により外部と電気的に接続されている。
【０００７】
【発明が解決しようとする課題】
上述したように、光通信機器や上記ＩＣパッケージのような高周波用途に用いられる電子機器もしくは部品においては、非常に小さな積層マイクロチップコンデンサ５１が用いられている。積層マイクロチップコンデンサ５１を実装する場合、設計値に応じた静電容量の積層マイクロチップコンデンサ５１が用いられる。
【０００８】
しかしながら、上述したような高周波機器では、コンデンサとして必要とされる静電容量が、実装形態により異なり、設計値どおりの静電容量のコンデンサを構成しただけでは回路が良好に動作しないことがある。そのような場合には、異なる静電容量の積層マイクロチップコンデンサ５１を用意しなければならなかった。あるいは、複数の積層マイクロチップコンデンサ５１を実装する必要のあることがあった。従って、製造工程が非常に煩雑であった。
【０００９】
本発明の目的は、上述した従来の高周波機器用積層マイクロチップコンデンサの欠点を解消し、複数種の静電容量を容易に構成することができ、それによって必要とされる静電容量を容易に構成することができる積層マイクロチップコンデンサを提供することにある。
【００１０】
【課題を解決するための手段】
請求項１に記載の発明に係る積層マイクロチップコンデンサは、上面と、下面とを有し、上面または下面が実装される際の取付け面であるセラミック焼結体と、前記セラミック焼結体内において該セラミック焼結体の下面と平行な方向に沿ってセラミック層を介して重なり合うように配置された複数の内部電極とを備え、複数の内部電極は、静電容量を取り出すために、その端縁の一部がセラミック焼結体の上面に露出された内部電極と、セラミック焼結体の下面に露出された内部電極とを有しており、前記セラミック焼結体において、無地のセラミックグリーンシート積層部分由来の領域を隔てられて複数のコンデンサユニットが構成されており、前記セラミック焼結体の上面に形成されており、複数のコンデンサユニット構成部分にそれぞれ配置された複数の第１の外部電極と、セラミック焼結体の下面に形成された少なくとも１つの第２の外部電極と、前記セラミック焼結体の上面に形成されており、かつ前記第２の外部電極に電気的に接続された第３の外部電極とをさらに備え、複数の第１の外部電極と、第２の外部電極との間で複数種の静電容量を取り出すことが可能とされていることを特徴とする。
【００１１】
請求項２に記載のように、上記第２の外部電極は、焼結体下面において複数形成されていてもよい。
また、請求項３に記載の発明では、少なくとも２以上の内部電極が、内部電極積層方向及びセラミック焼結体の上下面方向に直交する方向において分割された分割型内部電極とされており、分割型内部電極が積層されている部分において、焼結体の上面に、内部電極積層方向及びセラミック焼結体の上下面方向に直交する方向に分割された複数の第１の外部電極が形成されている。
【００１２】
請求項３に記載の発明においては、請求項４に記載のように、前記分割型内部電極が積層されている部分において、焼結体の下面に、内部電極積層方向及び焼結体の上下面方向と直交する方向に分割された複数の第２の外部電極が形成されている。
【００１３】
請求項５に記載の発明では、複数の第１の外部電極上に、それぞれバンプ電極が形成されている。
請求項６に記載の発明では、下端が前記セラミック焼結体の下面において第２の外部電極に接続されており、上端がセラミック焼結体の上面に至るように、セラミック焼結体内に形成された接続電極と、前記接続電極の上端に接続されるように、セラミック焼結体の上面に形成された第３の外部電極とがさらに備えられている。
【００１４】
請求項６に記載の発明においては、請求項７に記載のように、第１の外部電極及び第３の外部電極上にそれぞれバンプ電極が形成されていてもよい。
【００１５】
【発明の実施の形態】
以下、図面を参照しつつ、本発明の具体的な実施例を説明することにより、本発明をより詳細に説明する。
【００１６】
図１（ａ），（ｂ）は、本発明の第１の実施例に係る積層マイクロチップコンデンサを説明するための図であり、（ａ）は、外部電極を除いた焼結体を示す斜視図、（ｂ）は、積層マイクロチップコンデンサの外観を示す斜視図である。
【００１７】
積層マイクロチップコンデンサ１は、直方体上のセラミック焼結体２を用いて構成されている。セラミック焼結体２を構成するセラミック材料としては、例えば、チタン酸バリウム系セラミックスのような適宜の誘電体セラミックスを用いることができる。
【００１８】
セラミック焼結体２内には、複数の内部電極がセラミック層を介して重なり合うように配置されている。このセラミック焼結体２の構造を、図２を参照しつつ、製造方法を説明することにより明らかにする。
【００１９】
セラミック焼結体２を得るにあたっては、図２に略図的分解斜視図で示すように、矩形の複数枚のセラミックグリーンシート３〜７を用意する。セラミックグリーンシート４〜７には、それぞれ、導電ペーストをスクリーン印刷することにより内部電極８または内部電極９が形成されている。上記導電ペーストとしては、Ａｇ−ｐｄなどの適宜の金属を主体とする導電ペーストを用いることができる。内部電極８，９の形成は、導電ペーストの印刷法に限らず、他の既知の手段で行ってもよい。以下の実施例においても同様に、内部電極は、公知の任意の方法で形成し得る。
【００２０】
内部電極８は、その端縁の一部が図２においてセラミックグリーンシート４，６の上端縁に至るように形成されている。内部電極９は、その端縁の一部がセラミックグリーンシート５，７の下端縁に至るように形成されいている。
【００２１】
セラミックグリーンシート３には、導電ペーストが印刷されておらず、従って、セラミックグリーンシート３は、無地のセラミックグリーンシートとされている。
【００２２】
図２に示したセラミックグリーンシート４〜７を積層することにより得られた積層体では、内部電極８，９が交互に積層体の上面または下面に露出されるように構成される。
【００２３】
セラミック焼結体２を得るにあたっては、上記セラミックグリーンシート４〜７を適宜の枚数積層し、さらに、セラミックグリーンシート３のような無地のセラミックグリーンシートを適宜の枚数積層することによって得られた積層体を焼成する。
【００２４】
このようにして、図１に示したセラミック焼結体２が得られる。セラミック焼結体２では、上述した内部電極８がセラミック焼結体２の上面２ａに引き出されている。他方の内部電極９は図示されていない。従って、複数の内部電極８，９は、セラミック焼結体２の取付け面となる下面と平行な方向に積層されており、各内部電極８，９は該取付け面と直交する方向に延ばされていることになる。
【００２５】
また、セラミック焼結体２においては、セラミック焼結体２の上面２ａに引き出されている内部電極８と、下面２ｂに引き出されている内部電極９とを交互に積層してなる積層コンデンサユニットが、矢印Ａ方向において、３つ形成されている。なお、矢印Ａ方向は、上記内部電極８，９の積層方向に相当する。
【００２６】
上記のようにして第１〜第３の積層コンデンサユニットＢ〜Ｄが構成される。なお、積層コンデンサユニットＢ〜Ｄ間には、それぞれ、内部電極が積層されていない領域Ｅ，Ｆが形成されている。この内部電極が構成されていない領域Ｅ，Ｆは、無地のセラミックグリーンシート３を適宜の枚数積層することにより構成されればよい。
【００２７】
図１（ｂ）に示すように、セラミック焼結体２の上面２ａ上には、複数の第１の外部電極１３〜１５が形成されている。外部電極１３〜１５は、それぞれ、積層コンデンサユニットＢ〜Ｄにおいて内部電極８に接続されている。また、セラミック焼結体２の下面２ｂ上には、全面に第２の外部電極１６が内部電極９に接続されるように形成されている。外部電極１３〜１６は、例えば、Ａｕペーストのような導電ペーストの塗布・焼付により形成されるが、蒸着、スパッタリングもしくはメッキ等の他の導電膜形成方法により形成してもよい。
【００２８】
積層マイクロチップコンデンサ１では、上記第１の外部電極１３〜１５のそれぞれと、第２の外部電極１６とでそれぞれ、上記第１〜第３の積層コンデンサユニットＢ〜Ｄが構成される。従って、電気的に独立した第１〜第３のコンデンサユニットＢ〜Ｄを形成することができるので、各積層コンデンサユニットにおける静電容量を出させることにより、様々な静電容量を取り出すことができる。もっとも、第１〜第３の積層コンデンサユニットＢ〜Ｄにより得られる静電容量はすべて同一であってもよい。
【００２９】
また、積層マイクロチップコンデンサ１を用いる場合、第１〜第３の積層コンデンサユニットＢ〜Ｄの何れか１つを用いてもよく、任意の２個の積層コンデンサユニットを並列接続するように電気的に接続して用いてもよく、３個の積層コンデンサユニットの全てを用いてもよい。すなわち、３個の積層コンデンサユニットが構成されているので、第１の外部電極１３〜１５の接続方法を変えることにより、様々な大きさの静電容量を取り出すことができる。
【００３０】
本実施例の積層マイクロチップコンデンサ１では、下面すなわち外部電極１６が形成されている面が基板上に実装される面とされている。従って、基板の電極ランドに第２の外部電極１６が電気的に接続されることになる。他方、第１の内部電極１３〜１５は、例えばボンディングワイヤーにより外部と電気的に接続することができる。従って、上記ボンディングワイヤーによる接続の態様を変更することにより、様々な静電容量を取り出すことができる。
【００３１】
もっとも、特に図示はしないが、第１の外部電極１３〜１５と同様に、セラミック焼結体２の下面２ｂ上に、コンデンサユニットＢ〜Ｄに応じてそれぞれ独立の第２の外部電極を形成してもよい。すなわち、セラミック焼結体２の下面２ｂ上において、３個の第２の外部電極を形成してもよい。
【００３２】
図３（ａ），（ｂ）は、本発明の第２の実施例に係る積層マイクロチップコンデンサに用いられるセラミック焼結体及び該積層マイクロチップコンデンサの外観を示す斜視図である。
【００３３】
第２の実施例の積層マイクロチップコンデンサ２１では、直方体状のセラミック焼結体２２が用いられている。
セラミック焼結体２２内には、セラミック層を介して重なり合うように複数の内部電極が配置されている。この構造を、製造方法を参照しつつ図４を参照して説明する。
【００３４】
セラミック焼結体２２においては、複数の積層コンデンサユニットＧ〜Ｋが構成されている。このうち、積層コンデンサユニットＧが構成されている部分では、第１の実施例と同様にして内部電極が積層されている。すなわち、上面２２ａに引き出されている内部電極８と下面２２ｂに引き出されている内部電極（図示せず）が交互に積層されて積層コンデンサユニットＧが構成されている。
【００３５】
他方、積層コンデンサユニットＨ〜Ｋは、分割型内部電極を用いて構成されている。ここで、分割型内部電極とは、内部電極８に相当する内部電極を、矢印Ｂ方向に、すなわち内部電極引出方向と直交する方向に分割した内部電極をいうものとする。
【００３６】
従って、積層コンデンサユニットＨと積層コンデンサユニットＩとは、矢印Ｂ方向に沿って配置されている。同様に積層コンデンサユニットＪと積層コンデンサユニットＫとも、矢印Ｂ方向に沿って配置されている。
【００３７】
このうち、積層コンデンサユニットＨ，Ｉが構成されている部分を製造する工程を図４を参照して説明する。
図４に示すように、複数枚のセラミックグリーンシート２３ａ〜２３ｈを用意する。このうち、セラミックグリーンシート２３ａ，２３ｂには、導電ペーストは印刷されておらず、従って、セラミックグリーンシート２３ａ，２３ｂは無地のセラミックグリーンシートである。
【００３８】
セラミックグリーンシート２３ｃ，２３ｅ，２３ｇでは、それぞれ、分割型内部電極２４，２５が矢印Ｂ方向に隔てて形成されている。分割型内部電極２４，２５は、図４において、セラミックグリーンシート２３ｃ，２３ｅ，２３ｇの上端縁に引き出されている。他方、セラミックグリーンシート２３ｄ，２３ｆ，２３ｈの片面には、内部電極２６が形成されている。内部電極２６は、セラミックグリーンシート２３ｄ，２３ｆ，２３ｈの下端縁に引き出されている。
【００３９】
上記セラミックグリーンシート２３ａ〜２３ｈを図４に示すように積層し、得られた積層体を加圧した後、焼成することにより、上記積層コンデンサユニット部分Ｈ，Ｉが構成される。
【００４０】
残りの積層コンデンサユニットＪ，Ｋも同様に構成されている。
上記積層コンデンサユニットＧ〜Ｋから静電容量を取り出すために、セラミック焼結体の２２の上面２２ａ上には、第１の外部電極２７〜３１が形成されている。また、セラミック焼結体２２の下面２２ｂ上には、第２の外部電極３２が全面に形成されている。外部電極２７は、積層コンデンサユニットＧの静電容量を取り出すために設けられている。外部電極２８，２９は、矢印Ｂ方向において隔てられている。同様に外部電極３０，３１も矢印Ｂ方向において隔てられている。外部電極２８〜３１は、それぞれ、積層コンデンサユニットＨ〜Ｋにおける静電容量を取り出すために形成されている。
【００４１】
よって、本実施例の積層マイクロチップコンデンサ１では、上記複数の第１の外部電極２７〜３１と、第２の外部電極３２とを用いることにより、様々な静電容量を取り出すことができる。
【００４２】
本実施例においても、各積層コンデンサユニットＧ〜Ｋにおける内部電極積層数及び内部電極の面積を変更することにより、各積層コンデンサユニットＧ〜Ｋから取り出される静電容量を全て異ならせることも可能であり、かつ全ての積層コンデンサユニットＧ〜Ｋで取り出される静電容量を同一としてもよい。
【００４３】
いずれの場合においても、第１の外部電極２７〜３１の接続態様を変更することにより、様々な静電容量を得ることができる。
本実施例においても、第２の外部電極２２ｂが基板上に取り付ける際の取付け面となる。従って、第１の外部電極２７〜３１を例えばボンディングワイヤーで接合する場合、ボンディングワイヤーによる接続態様を変更することにより、上記のように様々な静電容量を取り出すことができる。
【００４４】
なお、本実施例では、第２の外部電極３２は、セラミック焼結体２２の下面２２ｂの全面に形成されていたが、下面において、複数の第２の外部電極を形成してもよい。すなわち、例えば、上面２２ａ上に形成された第１の外部電極２７〜３１と対応するように、下面２２ｂ上に複数の第２の外部電極を形成してもよく、あるいは、上面２２ａとは異なる態様で複数の第２の外部電極を下面２２ｂ上に形成してもよい。
【００４５】
図５（ａ）〜（ｃ）は、本発明の第３の実施例に係る積層マイクロチップコンデンサを説明するための図であり、（ａ）はセラミック焼結体の外観を示す斜視図、（ｂ）は積層マイクロチップコンデンサの縦断面図、（ｃ）は積層マイクロチップコンデンサの外観を示す斜視図である。
【００４６】
積層マイクロチップコンデンサ４１では、直方体状のセラミック焼結体４２が用いられている。セラミック焼結体４２は、後述の接続電極が設けられていることを除いては、第１の実施例で用いられたセラミック焼結体２とほぼ同様に構成されている。従って、同一部分については、同一の参照番号を付することにより、その説明を省略する。
【００４７】
セラミック焼結体４２では、矢印Ａ方向に沿って複数の内部電極がセラミック層を介して重なり合うように積層されており、それによって、３個の積層コンデンサユニット部分Ｂ〜Ｄが構成されている。各積層コンデンサユニットＢ〜Ｄにおいては、セラミック焼結体４２の上面４２ａに引き出されている内部電極８と、下面４２ｂに引き出されている内部電極９とが交互に積層されている。
【００４８】
さらに、焼結体４２では、焼結体４２の一方端面４２ｃの近傍において、上面４２ａと下面４２ｂとに至るように接続電極４３が形成されている。この接続電極４３及び第１のコンデンサユニットＢが構成されている部分を得るためのセラミックグリーンシート及び内部電極形状を図６に示す。
【００４９】
図６に示すように、複数枚のセラミックグリーンシート４４ａ〜４４ｉが用いられる。セラミックグリーンシート４４ａ，４４ｂ，４４ｄ，４４ｅは無地のセラミックグリーンシートである。セラミックグリーンシート４４ｃの片面には、内部電極と同様の導電ペーストを複利印刷することにより接続電極４３が形成されている。この場合、接続電極４３は、セラミックグリーンシート４４ｃの上端縁から下端縁に至るにように形成されている。
【００５０】
他方、セラミックグリーンシート４４ｆ〜４４ｉにおいては、第１の実施例の場合と同様に、内部電極８と内部電極９とが交互に印刷されている。
上記セラミックグリーンシート４４ａ〜４４ｉを積層し、さらに第２，第３の積層コンデンサユニットを構成するためのセラミックグリーンシート及び内部電極を積層し、積層方向に加圧することにより積層体を得る。このようにして得られた積層体を焼成することにより、セラミック焼結体４２を得ることができる。
【００５１】
図５（ｃ）に戻り、セラミック焼結体４２の上面４２ａ上には、複数の第１の外部電極４５〜４７と、第３の外部電極４８とが形成されている。第１の外部電極４５〜４７は、それぞれ、積層体コンデンサユニットＢ〜Ｄにおける静電容量を取り出すために設けられている。すなわち、第１の外部電極４５〜４７は、第１の実施例における第１の外部電極１３〜１５に相当する。
【００５２】
本実施例では、上記接続電極４３の上端に電気的に接続されるように、第３の外部電極４８が形成されている。
他方、セラミック焼結体４２の下面４２ｂ上には、全面に第２の外部電極４９が形成されている。従って、第２の外部電極４９は接続電極４３により第３の外部電極４８に電気的に接続されている。
【００５３】
よって、本実施例の積層コンデンサ４１では、基板上に第２の外部電極４９から実装した場合、第１の外部電極４５〜４７及び第３の外部電極４８を用いて、例えばボンディングワイヤーにより外部と接続することができる。すなわち、第２の外部電極４９が第３の外部電極４８に電気的に接続されているので、電気的接続をすべてセラミック焼結体４２の上面４２ａ側で行うことができる。
【００５４】
より好ましくは、図５（ｃ）に示すように、第１の外部電極４５〜４７及び第３の外部電極４８上に、適宜の金属球状のバンプ電極５０を形成する。バンプ電極５０を形成しておけば、積層マイクロチップコンデンサ４１を上面側を取付け面とし、フェイスダウンボンディング方式で基板上に容易に実装することができる。逆に積層マイクロチップコンデンサ４１の上面側に、他の部品や基板等を載置することもできる。
【００５５】
すなわち、積層マイクロチップコンデンサ４１を基板上に実装する場合、バンプ電極５０側を基板上の電極ランドに接触させるように配置することにより、積層マイクロチップコンデンサ４１を、ボンディングワイヤーを用いることなく容易に面実装することができる。
【００５６】
【発明の効果】
請求項１に記載の発明に係る積層マイクロチップコンデンサでは、セラミック焼結体の下面と平行な方向に沿ってセラミック層を介して複数の内部電極が積層されており、複数の内部電極がセラミック焼結体の上面または下面に引き出されており、セラミック焼結体の上面に形成された複数の第１の外部電極と、下面に形成された第２の外部電極との間で、独立した複数の積層コンデンサユニットが構成されることになる。従って、第１の外部電極を外部と接続するにあたり、その接続態様を変更することにより、様々な静電容量を取り出すことができる。
【００５７】
従って、例えば、光通信関係機器やＩＣパッケージ内に実装される高周波用の積層マイクロチップコンデンサとして用いた場合、上記第１の外部電極の接続態様を変更することにより、静電容量を容易に調整することができる。言い換えれば、設計値と、実際に必要とされる静電容量とが異なる場合、積層マイクロチップコンデンサの容量を、該必要とされる静電容量に容易に近づけることができる。
【００５８】
従って、高周波用途に適した積層マイクロチップコンデンサを提供することができ、高周波機器の製造工程の簡略化を図り得る。
また、請求項１に記載の発明に係る積層マイクロチップコンデンサでは、上記複数の第１の外部電極と第２の外部電極との間で独立した複数の積層コンデンサユニットが構成されている。従って、従来複数個の積層コンデンサが必要であった部分を、より少ない数の積層マイクロチップコンデンサを用いて構成することができ、実装密度を高め得るとともに、電気的接続作業の簡略化を図ることができる。
【００５９】
請求項２に記載の発明に係る積層マイクロチップコンデンサでは、第２の外部電極が焼結体の下面において複数形成されているため、より一層様々な静電容量を取り出すことができる。
【００６０】
請求項３に記載の発明では、内部電極の積層方向及びセラミック焼結体の上下面方向に直交する方向において分割された分割型内部電極を有するため、内部電極積層方向及びセラミック焼結体の上下面方向と直交する上記方向に沿っても複数の積層コンデンサユニットを構成することができる。従って、より一層多くの積層コンデンサユニットを構成することができるため、多種多様な静電容量を取り出すことができる。
【００６１】
請求項４に記載の発明では、上記分割型内部電極を有する積層マイクロチップコンデンサにおいて、セラミック焼結体の下面に第２の外部電極が複数形成されているため、より一層様々な静電容量を取り出すことができる。
【００６２】
請求項５に記載の発明では、複数の第１の外部電極バンプ電極が形成されているので、該バンプ電極が形成されている側からフェイスダウンボンディング方式で積層マイクロチップコンデンサを基板上に容易に実装することができる。しかもバンプ接続を用いるため、電気的接続部分の長さに起因する電気的特性の劣化が生じ難いため、高周波用途に適した積層マイクロチップコンデンサを提供することができる。
【００６３】
請求項６に記載の発明では、セラミック焼結体の下面において第２の外部電極に接続されており、セラミック焼結体の上面において第３の外部電極に接続されている接続電極が備えられているので、セラミック焼結体の上面に配置された複数の第１の外部電極と上記第３の外部電極とが外部との電気的接続部分となる。すなわち、セラミック焼結体の下面に形成された第２の外部電極を外部と電気的に接続する必要がない。
【００６４】
従って、例えば、セラミック焼結体の下面をセラミック基板上に実装する際の実装面とした場合、実装後にセラミック焼結体の上面において複数の第１の外部電極及び第３の外部電極に適宜ボンディングワイヤーを接続することにより、電気的接続を行うことができる。すなわち、ボンディングワイヤーのような単一の電気的接続手段を用いて、しかもセラミック焼結体の上面のみにおいて、すべての電気的接続作業を行うことができる。よって、製造工程の簡略化を果たし得る。
【００６５】
請求項７に記載の発明では、複数の第１の外部電極及び第３の外部電極上にバンプ電極が形成されているので、該バンプ電極が形成されている側からフェイスダウンボンディング方式で積層マイクロチップコンデンサを基板上に容易に実装することができる。しかもバンプ接続を用いるため、電気的接続部分の長さに起因する電気的特性の劣化が生じ難いため、高周波用途に適した積層マイクロチップコンデンサを提供することができる。
【図面の簡単な説明】
【図１】（ａ）は、本発明の第１の実施例で用いられるセラミック焼結体を示す斜視図、（ｂ）は第１の実施例に係る積層マイクロチップコンデンサを示す斜視図。
【図２】第１の実施例においてセラミック焼結体を製造するのに用いられたセラミックグリーンシート及びその表面に形成される内部電極形状を説明するための分解斜視図。
【図３】（ａ）は、本発明の第１の実施例で用いられるセラミック焼結体を示す斜視図、（ｂ）は第１の実施例に係る積層マイクロチップコンデンサを示す斜視図。
【図４】第２の実施例においてセラミック焼結体を製造するのに用いられたセラミックグリーンシート及びその表面に形成される内部電極形状を説明するための分解斜視図。
【図５】（ａ）は第３の実施例に用いられるセラミック焼結体を示す斜視図、（ｂ）は該セラミック焼結体の縦断面図、（ｃ）は第３の実施例に係る積層マイクロチップコンデンサの外観を示す斜視図。
【図６】第３の実施例においてセラミック焼結体を製造するのに用いられたセラミックグリーンシート及びその表面に形成される内部電極形状を説明するための分解斜視図。
【図７】（ａ）は従来の積層マイクロチップコンデンサに用いられているセラミック焼結体を示す斜視図、（ｂ）は従来の積層マイクロチップコンデンサの外観を示す斜視図。
【図８】従来の積層マイクロチップコンデンサを得るのに用いられたセラミックグリーンシート及びその片面に形成される内部電極形状を説明するための略図的分解斜視図。
【符号の説明】
１…積層マイクロチップコンデンサ
２…セラミック焼結体
２ａ…上面
２ｂ…下面
１２…内部電極
１３〜１５…第１の外部電極
１６…第２の外部電極
Ｂ〜Ｄ…積層コンデンサユニット
８〜１１…導電ペースト
２１…積層マイクロチップコンデンサ
２２…焼結体
２２ａ…上面
２２ｂ…下面
２４，２５…分割型内部電極
２６…内部電極
２７〜３１…第１の外部電極
３２…第２の外部電極
４１…積層マイクロチップコンデンサ
４２…セラミック焼結体
４２ａ…上面
４２ｂ…下面
４３…接続電極
４６〜４８…第１の外部電極
４５…第２の外部電極
４９…第３の外部電極
５０…バンプ電極
【発明の属する技術分野】
本発明は、セラミック焼結体を用いて構成された積層マイクロチップコンデンサに関し、特に、ＩＣパッケージ内や光通信機器内に実装するのに好適な積層マイクロチップコンデンサに関する。
【０００２】
【従来の技術】
光通信関係の高周波機器や、ＧａＡｓ半導体を用いたＩＣパッケージ内において静電容量を得るために、例えば、最大寸法が１ｍｍ以下の非常に小さな積層マイクロチップコンデンサが用いられている。
【０００３】
従来の積層マイクロチップコンデンサの一例を図７（ａ），（ｂ）に示す。積層マイクロチップコンデンサ５１は、直方体上のセラミック焼結体５２を用いて構成されている。この積層マイクロチップコンデンサ５１では、セラミック焼結体５２の上面５２ａ上に外部電極５３が形成されており、下面５２ｂ上に、同様に全面に外部電極５４が形成されている。
【０００４】
他方、セラミック焼結体５２は、図８に略図的斜視図で示すように、複数のセラミックグリーンシートを５５を積層し、一体焼成することにより得られている。複数のセラミックグリーンシート５５には、内部電極を構成するために、導電ペースト５６または導電ペースト５７が印刷されている。導電ペースト５６は、図８においてセラミックグリーンシート５５の上端縁に引き出されており、導電ペースト５７はセラミックグリーンシート５５の下端縁に引き出されている。
【０００５】
従って、導電ペースト５６，５７が印刷されたセラミックグリーンシート５５を積層し、さらに無地のセラミックグリーンシートを適宜の枚数積層し、焼成することにより、図７（ａ）に示すセラミック焼結体５２が得られている。セラミック焼結体５２においては、上面５２ａに引き出された内部電極５８と、セラミック焼結体の５２の下面５２ｂに引き出された内部電極（図示せず）とが矢印Ａ方向に沿ってセラミック焼結体層を介して重なり合うように配置されている。
【０００６】
上記積層マイクロチップコンデンサ５１は、例えば、ＧａＡｓ半導体を用いたＩＣパッケージ内において、外部電極５４側から基板上に実装される。また、セラミック焼結体５２の上面５２ａ上に形成された外部電極５３は、ボンディングワイヤー（図示せず）により外部と電気的に接続されている。
【０００７】
【発明が解決しようとする課題】
上述したように、光通信機器や上記ＩＣパッケージのような高周波用途に用いられる電子機器もしくは部品においては、非常に小さな積層マイクロチップコンデンサ５１が用いられている。積層マイクロチップコンデンサ５１を実装する場合、設計値に応じた静電容量の積層マイクロチップコンデンサ５１が用いられる。
【０００８】
しかしながら、上述したような高周波機器では、コンデンサとして必要とされる静電容量が、実装形態により異なり、設計値どおりの静電容量のコンデンサを構成しただけでは回路が良好に動作しないことがある。そのような場合には、異なる静電容量の積層マイクロチップコンデンサ５１を用意しなければならなかった。あるいは、複数の積層マイクロチップコンデンサ５１を実装する必要のあることがあった。従って、製造工程が非常に煩雑であった。
【０００９】
本発明の目的は、上述した従来の高周波機器用積層マイクロチップコンデンサの欠点を解消し、複数種の静電容量を容易に構成することができ、それによって必要とされる静電容量を容易に構成することができる積層マイクロチップコンデンサを提供することにある。
【００１０】
【課題を解決するための手段】
請求項１に記載の発明に係る積層マイクロチップコンデンサは、上面と、下面とを有し、上面または下面が実装される際の取付け面であるセラミック焼結体と、前記セラミック焼結体内において該セラミック焼結体の下面と平行な方向に沿ってセラミック層を介して重なり合うように配置された複数の内部電極とを備え、複数の内部電極は、静電容量を取り出すために、その端縁の一部がセラミック焼結体の上面に露出された内部電極と、セラミック焼結体の下面に露出された内部電極とを有しており、前記セラミック焼結体において、無地のセラミックグリーンシート積層部分由来の領域を隔てられて複数のコンデンサユニットが構成されており、前記セラミック焼結体の上面に形成されており、複数のコンデンサユニット構成部分にそれぞれ配置された複数の第１の外部電極と、セラミック焼結体の下面に形成された少なくとも１つの第２の外部電極と、前記セラミック焼結体の上面に形成されており、かつ前記第２の外部電極に電気的に接続された第３の外部電極とをさらに備え、複数の第１の外部電極と、第２の外部電極との間で複数種の静電容量を取り出すことが可能とされていることを特徴とする。
【００１１】
請求項２に記載のように、上記第２の外部電極は、焼結体下面において複数形成されていてもよい。
また、請求項３に記載の発明では、少なくとも２以上の内部電極が、内部電極積層方向及びセラミック焼結体の上下面方向に直交する方向において分割された分割型内部電極とされており、分割型内部電極が積層されている部分において、焼結体の上面に、内部電極積層方向及びセラミック焼結体の上下面方向に直交する方向に分割された複数の第１の外部電極が形成されている。
【００１２】
請求項３に記載の発明においては、請求項４に記載のように、前記分割型内部電極が積層されている部分において、焼結体の下面に、内部電極積層方向及び焼結体の上下面方向と直交する方向に分割された複数の第２の外部電極が形成されている。
【００１３】
請求項５に記載の発明では、複数の第１の外部電極上に、それぞれバンプ電極が形成されている。
請求項６に記載の発明では、下端が前記セラミック焼結体の下面において第２の外部電極に接続されており、上端がセラミック焼結体の上面に至るように、セラミック焼結体内に形成された接続電極と、前記接続電極の上端に接続されるように、セラミック焼結体の上面に形成された第３の外部電極とがさらに備えられている。
【００１４】
請求項６に記載の発明においては、請求項７に記載のように、第１の外部電極及び第３の外部電極上にそれぞれバンプ電極が形成されていてもよい。
【００１５】
【発明の実施の形態】
以下、図面を参照しつつ、本発明の具体的な実施例を説明することにより、本発明をより詳細に説明する。
【００１６】
図１（ａ），（ｂ）は、本発明の第１の実施例に係る積層マイクロチップコンデンサを説明するための図であり、（ａ）は、外部電極を除いた焼結体を示す斜視図、（ｂ）は、積層マイクロチップコンデンサの外観を示す斜視図である。
【００１７】
積層マイクロチップコンデンサ１は、直方体上のセラミック焼結体２を用いて構成されている。セラミック焼結体２を構成するセラミック材料としては、例えば、チタン酸バリウム系セラミックスのような適宜の誘電体セラミックスを用いることができる。
【００１８】
セラミック焼結体２内には、複数の内部電極がセラミック層を介して重なり合うように配置されている。このセラミック焼結体２の構造を、図２を参照しつつ、製造方法を説明することにより明らかにする。
【００１９】
セラミック焼結体２を得るにあたっては、図２に略図的分解斜視図で示すように、矩形の複数枚のセラミックグリーンシート３〜７を用意する。セラミックグリーンシート４〜７には、それぞれ、導電ペーストをスクリーン印刷することにより内部電極８または内部電極９が形成されている。上記導電ペーストとしては、Ａｇ−ｐｄなどの適宜の金属を主体とする導電ペーストを用いることができる。内部電極８，９の形成は、導電ペーストの印刷法に限らず、他の既知の手段で行ってもよい。以下の実施例においても同様に、内部電極は、公知の任意の方法で形成し得る。
【００２０】
内部電極８は、その端縁の一部が図２においてセラミックグリーンシート４，６の上端縁に至るように形成されている。内部電極９は、その端縁の一部がセラミックグリーンシート５，７の下端縁に至るように形成されいている。
【００２１】
セラミックグリーンシート３には、導電ペーストが印刷されておらず、従って、セラミックグリーンシート３は、無地のセラミックグリーンシートとされている。
【００２２】
図２に示したセラミックグリーンシート４〜７を積層することにより得られた積層体では、内部電極８，９が交互に積層体の上面または下面に露出されるように構成される。
【００２３】
セラミック焼結体２を得るにあたっては、上記セラミックグリーンシート４〜７を適宜の枚数積層し、さらに、セラミックグリーンシート３のような無地のセラミックグリーンシートを適宜の枚数積層することによって得られた積層体を焼成する。
【００２４】
このようにして、図１に示したセラミック焼結体２が得られる。セラミック焼結体２では、上述した内部電極８がセラミック焼結体２の上面２ａに引き出されている。他方の内部電極９は図示されていない。従って、複数の内部電極８，９は、セラミック焼結体２の取付け面となる下面と平行な方向に積層されており、各内部電極８，９は該取付け面と直交する方向に延ばされていることになる。
【００２５】
また、セラミック焼結体２においては、セラミック焼結体２の上面２ａに引き出されている内部電極８と、下面２ｂに引き出されている内部電極９とを交互に積層してなる積層コンデンサユニットが、矢印Ａ方向において、３つ形成されている。なお、矢印Ａ方向は、上記内部電極８，９の積層方向に相当する。
【００２６】
上記のようにして第１〜第３の積層コンデンサユニットＢ〜Ｄが構成される。なお、積層コンデンサユニットＢ〜Ｄ間には、それぞれ、内部電極が積層されていない領域Ｅ，Ｆが形成されている。この内部電極が構成されていない領域Ｅ，Ｆは、無地のセラミックグリーンシート３を適宜の枚数積層することにより構成されればよい。
【００２７】
図１（ｂ）に示すように、セラミック焼結体２の上面２ａ上には、複数の第１の外部電極１３〜１５が形成されている。外部電極１３〜１５は、それぞれ、積層コンデンサユニットＢ〜Ｄにおいて内部電極８に接続されている。また、セラミック焼結体２の下面２ｂ上には、全面に第２の外部電極１６が内部電極９に接続されるように形成されている。外部電極１３〜１６は、例えば、Ａｕペーストのような導電ペーストの塗布・焼付により形成されるが、蒸着、スパッタリングもしくはメッキ等の他の導電膜形成方法により形成してもよい。
【００２８】
積層マイクロチップコンデンサ１では、上記第１の外部電極１３〜１５のそれぞれと、第２の外部電極１６とでそれぞれ、上記第１〜第３の積層コンデンサユニットＢ〜Ｄが構成される。従って、電気的に独立した第１〜第３のコンデンサユニットＢ〜Ｄを形成することができるので、各積層コンデンサユニットにおける静電容量を出させることにより、様々な静電容量を取り出すことができる。もっとも、第１〜第３の積層コンデンサユニットＢ〜Ｄにより得られる静電容量はすべて同一であってもよい。
【００２９】
また、積層マイクロチップコンデンサ１を用いる場合、第１〜第３の積層コンデンサユニットＢ〜Ｄの何れか１つを用いてもよく、任意の２個の積層コンデンサユニットを並列接続するように電気的に接続して用いてもよく、３個の積層コンデンサユニットの全てを用いてもよい。すなわち、３個の積層コンデンサユニットが構成されているので、第１の外部電極１３〜１５の接続方法を変えることにより、様々な大きさの静電容量を取り出すことができる。
【００３０】
本実施例の積層マイクロチップコンデンサ１では、下面すなわち外部電極１６が形成されている面が基板上に実装される面とされている。従って、基板の電極ランドに第２の外部電極１６が電気的に接続されることになる。他方、第１の内部電極１３〜１５は、例えばボンディングワイヤーにより外部と電気的に接続することができる。従って、上記ボンディングワイヤーによる接続の態様を変更することにより、様々な静電容量を取り出すことができる。
【００３１】
もっとも、特に図示はしないが、第１の外部電極１３〜１５と同様に、セラミック焼結体２の下面２ｂ上に、コンデンサユニットＢ〜Ｄに応じてそれぞれ独立の第２の外部電極を形成してもよい。すなわち、セラミック焼結体２の下面２ｂ上において、３個の第２の外部電極を形成してもよい。
【００３２】
図３（ａ），（ｂ）は、本発明の第２の実施例に係る積層マイクロチップコンデンサに用いられるセラミック焼結体及び該積層マイクロチップコンデンサの外観を示す斜視図である。
【００３３】
第２の実施例の積層マイクロチップコンデンサ２１では、直方体状のセラミック焼結体２２が用いられている。
セラミック焼結体２２内には、セラミック層を介して重なり合うように複数の内部電極が配置されている。この構造を、製造方法を参照しつつ図４を参照して説明する。
【００３４】
セラミック焼結体２２においては、複数の積層コンデンサユニットＧ〜Ｋが構成されている。このうち、積層コンデンサユニットＧが構成されている部分では、第１の実施例と同様にして内部電極が積層されている。すなわち、上面２２ａに引き出されている内部電極８と下面２２ｂに引き出されている内部電極（図示せず）が交互に積層されて積層コンデンサユニットＧが構成されている。
【００３５】
他方、積層コンデンサユニットＨ〜Ｋは、分割型内部電極を用いて構成されている。ここで、分割型内部電極とは、内部電極８に相当する内部電極を、矢印Ｂ方向に、すなわち内部電極引出方向と直交する方向に分割した内部電極をいうものとする。
【００３６】
従って、積層コンデンサユニットＨと積層コンデンサユニットＩとは、矢印Ｂ方向に沿って配置されている。同様に積層コンデンサユニットＪと積層コンデンサユニットＫとも、矢印Ｂ方向に沿って配置されている。
【００３７】
このうち、積層コンデンサユニットＨ，Ｉが構成されている部分を製造する工程を図４を参照して説明する。
図４に示すように、複数枚のセラミックグリーンシート２３ａ〜２３ｈを用意する。このうち、セラミックグリーンシート２３ａ，２３ｂには、導電ペーストは印刷されておらず、従って、セラミックグリーンシート２３ａ，２３ｂは無地のセラミックグリーンシートである。
【００３８】
セラミックグリーンシート２３ｃ，２３ｅ，２３ｇでは、それぞれ、分割型内部電極２４，２５が矢印Ｂ方向に隔てて形成されている。分割型内部電極２４，２５は、図４において、セラミックグリーンシート２３ｃ，２３ｅ，２３ｇの上端縁に引き出されている。他方、セラミックグリーンシート２３ｄ，２３ｆ，２３ｈの片面には、内部電極２６が形成されている。内部電極２６は、セラミックグリーンシート２３ｄ，２３ｆ，２３ｈの下端縁に引き出されている。
【００３９】
上記セラミックグリーンシート２３ａ〜２３ｈを図４に示すように積層し、得られた積層体を加圧した後、焼成することにより、上記積層コンデンサユニット部分Ｈ，Ｉが構成される。
【００４０】
残りの積層コンデンサユニットＪ，Ｋも同様に構成されている。
上記積層コンデンサユニットＧ〜Ｋから静電容量を取り出すために、セラミック焼結体の２２の上面２２ａ上には、第１の外部電極２７〜３１が形成されている。また、セラミック焼結体２２の下面２２ｂ上には、第２の外部電極３２が全面に形成されている。外部電極２７は、積層コンデンサユニットＧの静電容量を取り出すために設けられている。外部電極２８，２９は、矢印Ｂ方向において隔てられている。同様に外部電極３０，３１も矢印Ｂ方向において隔てられている。外部電極２８〜３１は、それぞれ、積層コンデンサユニットＨ〜Ｋにおける静電容量を取り出すために形成されている。
【００４１】
よって、本実施例の積層マイクロチップコンデンサ１では、上記複数の第１の外部電極２７〜３１と、第２の外部電極３２とを用いることにより、様々な静電容量を取り出すことができる。
【００４２】
本実施例においても、各積層コンデンサユニットＧ〜Ｋにおける内部電極積層数及び内部電極の面積を変更することにより、各積層コンデンサユニットＧ〜Ｋから取り出される静電容量を全て異ならせることも可能であり、かつ全ての積層コンデンサユニットＧ〜Ｋで取り出される静電容量を同一としてもよい。
【００４３】
いずれの場合においても、第１の外部電極２７〜３１の接続態様を変更することにより、様々な静電容量を得ることができる。
本実施例においても、第２の外部電極２２ｂが基板上に取り付ける際の取付け面となる。従って、第１の外部電極２７〜３１を例えばボンディングワイヤーで接合する場合、ボンディングワイヤーによる接続態様を変更することにより、上記のように様々な静電容量を取り出すことができる。
【００４４】
なお、本実施例では、第２の外部電極３２は、セラミック焼結体２２の下面２２ｂの全面に形成されていたが、下面において、複数の第２の外部電極を形成してもよい。すなわち、例えば、上面２２ａ上に形成された第１の外部電極２７〜３１と対応するように、下面２２ｂ上に複数の第２の外部電極を形成してもよく、あるいは、上面２２ａとは異なる態様で複数の第２の外部電極を下面２２ｂ上に形成してもよい。
【００４５】
図５（ａ）〜（ｃ）は、本発明の第３の実施例に係る積層マイクロチップコンデンサを説明するための図であり、（ａ）はセラミック焼結体の外観を示す斜視図、（ｂ）は積層マイクロチップコンデンサの縦断面図、（ｃ）は積層マイクロチップコンデンサの外観を示す斜視図である。
【００４６】
積層マイクロチップコンデンサ４１では、直方体状のセラミック焼結体４２が用いられている。セラミック焼結体４２は、後述の接続電極が設けられていることを除いては、第１の実施例で用いられたセラミック焼結体２とほぼ同様に構成されている。従って、同一部分については、同一の参照番号を付することにより、その説明を省略する。
【００４７】
セラミック焼結体４２では、矢印Ａ方向に沿って複数の内部電極がセラミック層を介して重なり合うように積層されており、それによって、３個の積層コンデンサユニット部分Ｂ〜Ｄが構成されている。各積層コンデンサユニットＢ〜Ｄにおいては、セラミック焼結体４２の上面４２ａに引き出されている内部電極８と、下面４２ｂに引き出されている内部電極９とが交互に積層されている。
【００４８】
さらに、焼結体４２では、焼結体４２の一方端面４２ｃの近傍において、上面４２ａと下面４２ｂとに至るように接続電極４３が形成されている。この接続電極４３及び第１のコンデンサユニットＢが構成されている部分を得るためのセラミックグリーンシート及び内部電極形状を図６に示す。
【００４９】
図６に示すように、複数枚のセラミックグリーンシート４４ａ〜４４ｉが用いられる。セラミックグリーンシート４４ａ，４４ｂ，４４ｄ，４４ｅは無地のセラミックグリーンシートである。セラミックグリーンシート４４ｃの片面には、内部電極と同様の導電ペーストを複利印刷することにより接続電極４３が形成されている。この場合、接続電極４３は、セラミックグリーンシート４４ｃの上端縁から下端縁に至るにように形成されている。
【００５０】
他方、セラミックグリーンシート４４ｆ〜４４ｉにおいては、第１の実施例の場合と同様に、内部電極８と内部電極９とが交互に印刷されている。
上記セラミックグリーンシート４４ａ〜４４ｉを積層し、さらに第２，第３の積層コンデンサユニットを構成するためのセラミックグリーンシート及び内部電極を積層し、積層方向に加圧することにより積層体を得る。このようにして得られた積層体を焼成することにより、セラミック焼結体４２を得ることができる。
【００５１】
図５（ｃ）に戻り、セラミック焼結体４２の上面４２ａ上には、複数の第１の外部電極４５〜４７と、第３の外部電極４８とが形成されている。第１の外部電極４５〜４７は、それぞれ、積層体コンデンサユニットＢ〜Ｄにおける静電容量を取り出すために設けられている。すなわち、第１の外部電極４５〜４７は、第１の実施例における第１の外部電極１３〜１５に相当する。
【００５２】
本実施例では、上記接続電極４３の上端に電気的に接続されるように、第３の外部電極４８が形成されている。
他方、セラミック焼結体４２の下面４２ｂ上には、全面に第２の外部電極４９が形成されている。従って、第２の外部電極４９は接続電極４３により第３の外部電極４８に電気的に接続されている。
【００５３】
よって、本実施例の積層コンデンサ４１では、基板上に第２の外部電極４９から実装した場合、第１の外部電極４５〜４７及び第３の外部電極４８を用いて、例えばボンディングワイヤーにより外部と接続することができる。すなわち、第２の外部電極４９が第３の外部電極４８に電気的に接続されているので、電気的接続をすべてセラミック焼結体４２の上面４２ａ側で行うことができる。
【００５４】
より好ましくは、図５（ｃ）に示すように、第１の外部電極４５〜４７及び第３の外部電極４８上に、適宜の金属球状のバンプ電極５０を形成する。バンプ電極５０を形成しておけば、積層マイクロチップコンデンサ４１を上面側を取付け面とし、フェイスダウンボンディング方式で基板上に容易に実装することができる。逆に積層マイクロチップコンデンサ４１の上面側に、他の部品や基板等を載置することもできる。
【００５５】
すなわち、積層マイクロチップコンデンサ４１を基板上に実装する場合、バンプ電極５０側を基板上の電極ランドに接触させるように配置することにより、積層マイクロチップコンデンサ４１を、ボンディングワイヤーを用いることなく容易に面実装することができる。
【００５６】
【発明の効果】
請求項１に記載の発明に係る積層マイクロチップコンデンサでは、セラミック焼結体の下面と平行な方向に沿ってセラミック層を介して複数の内部電極が積層されており、複数の内部電極がセラミック焼結体の上面または下面に引き出されており、セラミック焼結体の上面に形成された複数の第１の外部電極と、下面に形成された第２の外部電極との間で、独立した複数の積層コンデンサユニットが構成されることになる。従って、第１の外部電極を外部と接続するにあたり、その接続態様を変更することにより、様々な静電容量を取り出すことができる。
【００５７】
従って、例えば、光通信関係機器やＩＣパッケージ内に実装される高周波用の積層マイクロチップコンデンサとして用いた場合、上記第１の外部電極の接続態様を変更することにより、静電容量を容易に調整することができる。言い換えれば、設計値と、実際に必要とされる静電容量とが異なる場合、積層マイクロチップコンデンサの容量を、該必要とされる静電容量に容易に近づけることができる。
【００５８】
従って、高周波用途に適した積層マイクロチップコンデンサを提供することができ、高周波機器の製造工程の簡略化を図り得る。
また、請求項１に記載の発明に係る積層マイクロチップコンデンサでは、上記複数の第１の外部電極と第２の外部電極との間で独立した複数の積層コンデンサユニットが構成されている。従って、従来複数個の積層コンデンサが必要であった部分を、より少ない数の積層マイクロチップコンデンサを用いて構成することができ、実装密度を高め得るとともに、電気的接続作業の簡略化を図ることができる。
【００５９】
請求項２に記載の発明に係る積層マイクロチップコンデンサでは、第２の外部電極が焼結体の下面において複数形成されているため、より一層様々な静電容量を取り出すことができる。
【００６０】
請求項３に記載の発明では、内部電極の積層方向及びセラミック焼結体の上下面方向に直交する方向において分割された分割型内部電極を有するため、内部電極積層方向及びセラミック焼結体の上下面方向と直交する上記方向に沿っても複数の積層コンデンサユニットを構成することができる。従って、より一層多くの積層コンデンサユニットを構成することができるため、多種多様な静電容量を取り出すことができる。
【００６１】
請求項４に記載の発明では、上記分割型内部電極を有する積層マイクロチップコンデンサにおいて、セラミック焼結体の下面に第２の外部電極が複数形成されているため、より一層様々な静電容量を取り出すことができる。
【００６２】
請求項５に記載の発明では、複数の第１の外部電極バンプ電極が形成されているので、該バンプ電極が形成されている側からフェイスダウンボンディング方式で積層マイクロチップコンデンサを基板上に容易に実装することができる。しかもバンプ接続を用いるため、電気的接続部分の長さに起因する電気的特性の劣化が生じ難いため、高周波用途に適した積層マイクロチップコンデンサを提供することができる。
【００６３】
請求項６に記載の発明では、セラミック焼結体の下面において第２の外部電極に接続されており、セラミック焼結体の上面において第３の外部電極に接続されている接続電極が備えられているので、セラミック焼結体の上面に配置された複数の第１の外部電極と上記第３の外部電極とが外部との電気的接続部分となる。すなわち、セラミック焼結体の下面に形成された第２の外部電極を外部と電気的に接続する必要がない。
【００６４】
従って、例えば、セラミック焼結体の下面をセラミック基板上に実装する際の実装面とした場合、実装後にセラミック焼結体の上面において複数の第１の外部電極及び第３の外部電極に適宜ボンディングワイヤーを接続することにより、電気的接続を行うことができる。すなわち、ボンディングワイヤーのような単一の電気的接続手段を用いて、しかもセラミック焼結体の上面のみにおいて、すべての電気的接続作業を行うことができる。よって、製造工程の簡略化を果たし得る。
【００６５】
請求項７に記載の発明では、複数の第１の外部電極及び第３の外部電極上にバンプ電極が形成されているので、該バンプ電極が形成されている側からフェイスダウンボンディング方式で積層マイクロチップコンデンサを基板上に容易に実装することができる。しかもバンプ接続を用いるため、電気的接続部分の長さに起因する電気的特性の劣化が生じ難いため、高周波用途に適した積層マイクロチップコンデンサを提供することができる。
【図面の簡単な説明】
【図１】（ａ）は、本発明の第１の実施例で用いられるセラミック焼結体を示す斜視図、（ｂ）は第１の実施例に係る積層マイクロチップコンデンサを示す斜視図。
【図２】第１の実施例においてセラミック焼結体を製造するのに用いられたセラミックグリーンシート及びその表面に形成される内部電極形状を説明するための分解斜視図。
【図３】（ａ）は、本発明の第１の実施例で用いられるセラミック焼結体を示す斜視図、（ｂ）は第１の実施例に係る積層マイクロチップコンデンサを示す斜視図。
【図４】第２の実施例においてセラミック焼結体を製造するのに用いられたセラミックグリーンシート及びその表面に形成される内部電極形状を説明するための分解斜視図。
【図５】（ａ）は第３の実施例に用いられるセラミック焼結体を示す斜視図、（ｂ）は該セラミック焼結体の縦断面図、（ｃ）は第３の実施例に係る積層マイクロチップコンデンサの外観を示す斜視図。
【図６】第３の実施例においてセラミック焼結体を製造するのに用いられたセラミックグリーンシート及びその表面に形成される内部電極形状を説明するための分解斜視図。
【図７】（ａ）は従来の積層マイクロチップコンデンサに用いられているセラミック焼結体を示す斜視図、（ｂ）は従来の積層マイクロチップコンデンサの外観を示す斜視図。
【図８】従来の積層マイクロチップコンデンサを得るのに用いられたセラミックグリーンシート及びその片面に形成される内部電極形状を説明するための略図的分解斜視図。
【符号の説明】
１…積層マイクロチップコンデンサ
２…セラミック焼結体
２ａ…上面
２ｂ…下面
１２…内部電極
１３〜１５…第１の外部電極
１６…第２の外部電極
Ｂ〜Ｄ…積層コンデンサユニット
８〜１１…導電ペースト
２１…積層マイクロチップコンデンサ
２２…焼結体
２２ａ…上面
２２ｂ…下面
２４，２５…分割型内部電極
２６…内部電極
２７〜３１…第１の外部電極
３２…第２の外部電極
４１…積層マイクロチップコンデンサ
４２…セラミック焼結体
４２ａ…上面
４２ｂ…下面
４３…接続電極
４６〜４８…第１の外部電極
４５…第２の外部電極
４９…第３の外部電極
５０…バンプ電極
Claims (7)
- 上面と、下面とを有し、上面または下面が実装される際の取付け面であるセラミック焼結体と、
前記セラミック焼結体内において該セラミック焼結体の下面と平行な方向に沿ってセラミック層を介して重なり合うように配置された複数の内部電極とを備え、
複数の内部電極は、静電容量を取り出すために、その端縁の一部がセラミック焼結体の上面に露出された内部電極と、セラミック焼結体の下面に露出された内部電極とを有し、
前記セラミック焼結体において、無地のセラミックグリーンシート積層部分由来の領域を隔てられて複数のコンデンサユニットが構成されており、前記セラミック焼結体の上面に形成されており、複数のコンデンサユニット構成部分にそれぞれ配置された複数の第１の外部電極と、
セラミック焼結体の下面に形成された少なくとも１つの第２の外部電極と、
前記セラミック焼結体の上面に形成されており、かつ前記第２の外部電極に電気的に接続された第３の外部電極とをさらに備え、
複数の第１の外部電極と、第２の外部電極との間で複数種の静電容量を取り出すことが可能とされていることを特徴とする積層マイクロチップコンデンサ。 - 前記第２の外部電極が複数形成されている、請求項１に記載の積層マイクロチップコンデンサ。
- 少なくとも２以上の内部電極が、内部電極積層方向及びセラミック焼結体の上下面方向に直交する方向において分割された分割型内部電極とされており、分割型内部電極が積層されている部分において、焼結体の上面に、内部電極積層方向及びセラミック焼結体の上下面方向に直交する方向に分割された複数の第１の外部電極が形成されている、請求項１または２に記載の積層マイクロチップコンデンサ。
- 前記分割型内部電極が形成されている部分において、焼結体の下面に、内部電極積層方向及び焼結体の上下面方向と直交する方向に分割された複数の第２の外部電極が形成されている、請求項３に記載の積層マイクロチップコンデンサ。
- 前記複数の第１の外部電極上に形成されたバンプ電極をさらに備えることを特徴とする、請求項１〜４のいずれかに記載の積層マイクロチップコンデンサ。
- 下端が前記セラミック焼結体の下面において第２の外部電極に接続されており、上端がセラミック焼結体の上面に至るように、セラミック焼結体内に形成された接続電極と、
前記接続電極の上端に接続されるように、セラミック焼結体の上面に形成された第３の外部電極とをさらに備える請求項１，３に記載の積層マイクロチップコンデンサ。 - 前記第１の外部電極及び第３の外部電極上に、それぞれバンプ電極が形成されている、請求項６に記載の積層マイクロチップコンデンサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14625498A JP3551763B2 (ja) | 1998-05-27 | 1998-05-27 | 積層マイクロチップコンデンサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14625498A JP3551763B2 (ja) | 1998-05-27 | 1998-05-27 | 積層マイクロチップコンデンサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11340080A JPH11340080A (ja) | 1999-12-10 |
| JP3551763B2 true JP3551763B2 (ja) | 2004-08-11 |
Family
ID=15403589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14625498A Expired - Lifetime JP3551763B2 (ja) | 1998-05-27 | 1998-05-27 | 積層マイクロチップコンデンサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3551763B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004025673A1 (ja) | 2002-09-10 | 2004-03-25 | Tdk Corporation | 積層コンデンサ |
| JP3921177B2 (ja) * | 2003-01-31 | 2007-05-30 | Ｔｄｋ株式会社 | 複合電子部品 |
-
1998
- 1998-05-27 JP JP14625498A patent/JP3551763B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11340080A (ja) | 1999-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI400731B (zh) | 電容元件及其製造方法 | |
| JP4864271B2 (ja) | 積層コンデンサ | |
| JP4905498B2 (ja) | 積層型セラミック電子部品 | |
| US10141116B2 (en) | Composite electronic component and resistor device | |
| JP3334669B2 (ja) | 圧電共振部品 | |
| JP2004502315A (ja) | セラミック多層キャパシタアレイ | |
| JP2004063664A (ja) | キャビティ付き多層セラミック基板 | |
| JP2008085054A (ja) | 積層コンデンサ | |
| JP2002330044A (ja) | 表面実装型電子部品 | |
| JPH08162368A (ja) | 複合型積層コンデンサ | |
| JP3551763B2 (ja) | 積層マイクロチップコンデンサ | |
| US6806626B2 (en) | Electronic component | |
| JP2001155953A (ja) | 三次元搭載用多端子積層セラミックコンデンサ | |
| JP4469719B2 (ja) | 多重共振器フィルタ | |
| JP2587851Y2 (ja) | 積層コンデンサ | |
| JP2000182891A (ja) | 積層コンデンサ | |
| JP2000106322A (ja) | 積層セラミックコンデンサ | |
| JP4122942B2 (ja) | 電子部品 | |
| JP4906990B2 (ja) | 三次元搭載用貫通型積層セラミックコンデンサ | |
| JP2004254251A (ja) | 表面実装型圧電振動子及び絶縁性パッケージ | |
| JPH06204075A (ja) | 高周波用積層セラミック電子部品およびその製造方法 | |
| JPH09298439A (ja) | 表面実装型圧電部品及びその製造方法 | |
| JP2002343640A (ja) | 積層セラミック型電子部品 | |
| JP2003197466A (ja) | 電子部品 | |
| JP2000195741A (ja) | 積層セラミックコンデンサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040209 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040406 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040419 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140514 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |