KR20050088236A - 적층형 전자 부품의 제조 방법 - Google Patents

적층형 전자 부품의 제조 방법 Download PDF

Info

Publication number
KR20050088236A
KR20050088236A KR1020057012153A KR20057012153A KR20050088236A KR 20050088236 A KR20050088236 A KR 20050088236A KR 1020057012153 A KR1020057012153 A KR 1020057012153A KR 20057012153 A KR20057012153 A KR 20057012153A KR 20050088236 A KR20050088236 A KR 20050088236A
Authority
KR
South Korea
Prior art keywords
green sheet
layer
electrode layer
adhesive layer
green
Prior art date
Application number
KR1020057012153A
Other languages
English (en)
Other versions
KR100848436B1 (ko
Inventor
마사히로 가라츠
시게키 사토우
다케시 노무라
Original Assignee
티디케이가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 티디케이가부시기가이샤 filed Critical 티디케이가부시기가이샤
Publication of KR20050088236A publication Critical patent/KR20050088236A/ko
Application granted granted Critical
Publication of KR100848436B1 publication Critical patent/KR100848436B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H01G4/308—Stacked capacitors made by transfer techniques

Abstract

전극층(12a)을 두께 3㎛ 이하의 그린 시트(10a)의 표면에 가압하고, 전극층(12a)을 그린 시트(10a)의 표면에 접착할 때에, 전극층(12a)의 표면 또는 그린 시트(10a)의 표면에, 0.02∼0.3㎛의 두께의 접착층(28)을 형성한다. 그린 시트가 파괴 또는 변형되지 않고, 그린 시트의 표면에 고정밀도로 건식 타입의 전극층을 용이하게 또한 고정밀도로 전사하는 것이 가능하다.

Description

적층형 전자 부품의 제조 방법{METHOD FOR MANUFACTURING MULTILAYER ELECTRONIC COMPONENT}
본 발명은 예를 들면 적층 세라믹 컨덴서 등의 적층형 전자 부품의 제조 방법에 관한 것이다.
최근, 각종 전자 기기의 소형화에 의해, 전자 기기의 내부에 장착되는 전자 부품의 소형화 및 고성능화가 진행되고 있다. 전자 부품의 하나로서, 적층 세라믹 컨덴서가 있고, 이 적층 세라믹 컨덴서도 소형화 및 고성능화가 요구되고 있다.
이 적층 세라믹 컨덴서의 소형화 및 고용량화를 진행시키기 위해서, 유전체층의 박층화가 강하게 요구되고 있다. 최근에는, 유전체 그린 시트의 두께가 몇㎛ 이하로 되었다.
세라믹 그린 시트를 제조하기 위해서는, 통상, 우선 세라믹 분말, 바인더(아크릴계 수지, 부티랄계 수지 등), 가소제 및 유기용제(톨루엔, 알콜, MEK 등)로 이루어지는 세라믹 도료를 준비한다. 다음에, 이 세라믹 도료를, 닥터 블레이드(doctor blade)법 등을 이용해 PET 등의 캐리어 시트 상에 도포하고, 가열 건조시켜 제조한다.
또한, 최근, 세라믹 분말과 바인더가 용매에 혼합된 세라믹 현탁액을 준비하고, 이 현탁액을 압출 성형하여 얻어지는 필름 상태 성형체를 2축 연신하여 제조하는 것도 검토되고 있다.
상술의 세라믹 그린 시트를 이용해, 적층 세라믹 컨덴서를 제조하는 방법을 구체적으로 설명하면, 세라믹 그린 시트 상에, 금속 분말과 바인더를 포함하는 내부 전극용 도전성 페이스트를 소정 패턴으로 인쇄하고, 건조시켜 내부 전극 패턴을 형성한다. 다음에, 상기 세라믹 그린 시트로부터 캐리어 시트를 박리하여, 이들을 복수, 적층한 것을 칩 형상으로 절단하여 그린 칩으로 한다. 다음에, 이 그린 칩을 소성한 후, 외부 전극을 형성하여 제조한다.
최근에는, 적층 세라믹 컨덴서의 사용 범위의 증대와 더불어, 소형 고용량화가 시장의 요구로 되어 있고, 이 때문에, 내부 전극이 형성되는 시트의 층간 두께는 해마다 박층화가 한결같이 진행되고 있다.
그런데, 매우 얇은 세라믹 그린 시트에 내부 전극용 페이스트를 인쇄하는 경우에, 내부 전극용 페이스트 중의 용제가 세라믹 그린 시트의 바인더 성분을 용해 또는 팽윤시킨다는 문제가 있다. 또한, 그린 시트 중에 내부 전극용 페이스트가 스며든다는 문제도 있다. 이들 문제는 단락 불량의 발생 원인이 되는 경우가 많다.
이러한 불량을 해소하기 위해서, 일본국 특개소 63-51616호 공보, 일본국 특개평 3-250612호 공보, 일본국 특개평 7-312326호 공보에서는, 내부 전극 패턴을 지지체 시트에 형성한 후에 건조시키고, 건식 타입의 전극 패턴을 별도로 준비한다. 이 건식 타입의 전극 패턴을, 각 세라믹 그린 시트의 표면, 혹은 세라믹 그린 시트의 적층체의 표면에 전사하는 내부 전극 패턴 전사법이 제안되어 있다.
그런데, 이들 공보에 나타나는 기술에서는, 특히 그린 시트의 두께가 얇은 경우에, 전극 패턴층을 그린 시트의 표면에 양호하게 접착하여 고정밀도로 전사하는 것은 대단히 곤란하고, 전사 공정에서, 세라믹 그린 시트가 부분적으로 파괴되어 버리는 경우도 있다.
또한, 이들 종래 기술에 관한 전사법에서는, 전극 패턴층을 그린 시트의 표면에 전사하기 위해서, 높은 압력과 열을 필요로 하고, 이 때문에 그린 시트, 전극층 및 지지 시트의 변형이 일어나기 쉽고, 적층 시에 실용에 제공할 수 없게 되거나, 그린 시트의 파괴에 의해, 단락 불량을 야기할 가능성이 있다.
또한, 전극층의 전사를 용이하게 하기 위해서, 전극층 또는 그린 시트의 표면에 접착층을 형성하는 것도 생각할 수 있다. 그런데, 전극층 또는 그린 시트의 표면에 접착층을 다이렉트로 도포법 등으로 형성하면, 접착층의 성분이 전극층 또는 그린 시트에 스며든다. 이 때문에, 접착층으로서의 기능을 다하는 것이 곤란한 동시에, 전극층 또는 그린 시트의 조성에 악영향을 줄 우려가 있다.
또한, 일본국 특개 2001-23853호 공보에는, 적층 블록끼리 점착층(접착층)을 통해 적층하는 제조 방법이 개시되어 있다. 그러나, 이 문헌에 기재의 방법에서는, 점착층의 두께가 0.5∼5㎛ 정도로 두꺼워, 매우 얇은 그린 시트에 전극층을 전사하기 위한 접착층으로서는 알맞지 않다.
이하, 본 발명을 도면에 도시하는 실시예에 의거하여 상세히 설명한다. 여기에서, 도 1은 본 발명의 일실시 형태에 관한 적층 세라믹 컨덴서의 개략 단면도, 도 2a∼도 2c 및 도 3a∼도 3c는 전극층의 전사 방법을 도시하는 요부 단면도, 도 4a∼도 4c, 도 5a∼도 5c, 도 6a∼도 6c, 도 7 및 도 8은 전극층이 접착된 그린 시트의 적층 방법을 도시하는 요부 단면도이다.
본 발명은, 이러한 실상에 비추어 이루어진 것으로, 매우 얇은 그린 시트라도, 그린 시트가 파괴 또는 변형되지 않고, 그린 시트의 표면에 고정밀도로 건식 타입의 전극층을 용이하게 또한 고정밀도로 전사하는 것이 가능한 비용이 낮은 적층형 전자 부품의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 다른 목적은, 접착층의 성분이 전극층 또는 그린 시트에 스며들지 않고, 또한 지지 시트의 박리가 매우 용이하며, 그린 시트의 표면에 고정밀도로 건식 타입의 전극층을 용이하게 또한 고정밀도로 전사하는 것이 가능한 적층형 전자 부품의 제조 방법을 제공하는 것이다.
본 발명자는 상기 목적을 달성하기 위해서 예의 검토한 결과, 전극층 또는 그린 시트의 표면에, 소정 두께의 접착층을 건식으로 형성함으로써, 본 발명의 목적을 달성할 수 있는 것을 발견하고, 본 발명을 완성시키는데 이르렀다.
즉, 본 발명의 제1 관점에 관한 적층형 전자 부품의 제조 방법은,
전극층을, 그린 시트의 표면에 가압하고, 상기 전극층을 상기 그린 시트의 표면에 접착하는 공정과,
상기 전극층이 접착된 그린 시트를 적층하여, 그린 칩을 형성하는 공정과,
상기 그린 칩을 소성하는 공정을 갖는 적층형 전자 부품의 제조 방법으로서,
상기 전극층을, 상기 그린 시트의 표면에 가압하기 전에, 상기 전극층의 표면 또는 상기 그린 시트의 표면에, 0.02∼0.3㎛, 바람직하게는 0.1∼0.2㎛의 두께의 접착층을 형성하는 것을 특징으로 한다.
본 발명의 제2 관점에 관한 적층형 전자 부품의 제조 방법은,
전극층을, 그린 시트의 표면에 가압하고, 상기 전극층을 상기 그린 시트의 표면에 접착하는 공정과,
상기 전극층이 접착된 그린 시트를 적층하여, 그린 칩을 형성하는 공정과,
상기 그린 칩을 소성하는 공정을 갖는 적층형 전자 부품의 제조 방법으로서,
상기 전극층을, 상기 그린 시트의 표면에 가압하기 전에, 상기 전극층의 표면 또는 상기 그린 시트의 표면에, 상기 그린 시트에 포함되는 유전체 입자의 평균 입경보다도 얇은 두께의 접착층을 형성하는 것을 특징으로 한다.
또한, 본 발명에 있어서, 「전극층을, 그린 시트의 표면에 가압한다」는 것은, 「그린 시트를, 전극의 표면에 가압한다」는 것과 같은 의미이다.
본 발명의 제1 관점 및 제2 관점에 관한 적층형 전자 부품의 제조 방법에서는, 전극층 또는 그린 시트의 표면에, 접착층을 형성하고, 그 접착층을 통해, 전극층을 그린 시트의 표면에 접착한다. 접착층을 형성함으로써, 전극층을 그린 시트의 표면에 접착시켜 전사할 때에, 높은 압력이나 열이 불필요해져, 보다 저압 및 저온에서의 접착이 가능하게 된다. 따라서, 그린 시트가 매우 얇은 경우라도, 그린 시트가 파괴되지 않게 되어, 내부 전극 부착 그린 시트를 양호하게 적층할 수 있어, 단락 불량 등도 발생하지 않는다.
또한, 접착층의 두께가 너무 얇으면, 그린 시트 표면의 요철보다도 접착층의 두께가 작아져, 접착성이 현저히 저하하는 경향이 있다. 또한, 접착층의 두께가 너무 두꺼우면, 그 접착층의 두께에 의존하여 소결 후의 소자 본체의 내부에 간극이 생기기 쉽고, 그 체적분의 정전 용량이 현저하게 저하하는 경향이 있다. 또한, 그린 시트에 포함되는 유전체 입자의 평균 입경보다도 두꺼운 접착층을 형성하면, 그 접착층의 두께에 의존하여 소결 후의 소자 본체의 내부에 간극이 생기기 쉽고, 그 체적분의 정전 용량이 현저하게 저하하는 경향이 있다.
바람직하게는, 상기 그린 시트의 두께가 3㎛ 이하이고, 상기 접착층의 두께가, 상기 그린 시트의 두께의 1/5 이하이다. 본 발명은, 그린 시트의 두께가 3㎛ 이하인 경우에 특히 효과가 크다.
바람직하게는, 상기 그린 시트는 티탄산 바륨을 주성분으로 하는 유전체 입자를 포함하고, 상기 유전체 입자의 평균 입경이, 0.4㎛ 이하이다. 유전체 입자의 평균 입경이 너무 크면, 얇은 그린 시트의 형성이 곤란하게 되는 경향이 있다.
바람직하게는, 상기 그린 시트는, 바인더로서, 아크릴계 수지 및/또는 부티랄계 수지를 포함한다. 얇은 그린 시트를 형성하는 경우에는, 이러한 바인더를 이용함으로써, 얇아도 충분한 강도를 갖는 그린 시트를 형성할 수 있다.
바람직하게는, 상기 접착층은, 상기 그린 시트에 포함되는 바인더와 실질적으로 동일한 유기 고분자 재료를 포함한다. 그린 칩의 탈 바인더 시에, 바인더가 동일 조건의 탈 바인더 처리로 칩으로부터 제거되도록 하기 위함이다.
바람직하게는, 상기 접착층은, 가소제를 포함하고, 그 가소제는, 프탈산에스테르, 글리콜, 아디핀산, 인산에스테르 중의 적어도 1개이다. 이러한 종류의 가소제를 소정량으로 포함시킴으로써, 양호한 접착성을 발휘시킬 수 있다.
바람직하게는, 상기 접착층은, 대전 제거제를 포함하고, 상기 대전 제거제는 이미다졸린계 계면 활성제 중의 1개를 포함하고, 상기 대전 제거제의 중량 기준 첨가량은, 상기 유기 고분자 재료의 중량 기준 첨가량 이하이다. 이러한 종류의 대전 제거제를 소정량으로 포함시킴으로써, 정전기 방지의 효과가 얻어진다.
상기 접착층은, 유전체 입자를 포함하고, 그 유전체 입자는, 상기 그린 시트에 포함되는 유전체 입자의 평균 입경과 동등 또는 작은 평균 입경을 가지고, 상기 그린 시트에 포함되는 유전체 조성과 실질적으로 동일한 종류의 유전체 조성을 포함하는 것이어도 된다. 접착층은, 소성 후의 소자 본체의 일부가 되기 때문에, 그린 시트에 포함되는 유전체 입자와 실질적으로 동일한 종류의 유전체 입자가 포함되는 것이 바람직하다.
또한, 접착층은, 그 두께를 제어할 필요가 있으므로, 그 유전체 입자의 평균 입경은, 동등 또는 작은 것이 바람직하다.
바람직하게는, 상기 접착층에 포함되는 유전체 입자의 중량 기준 첨가 비율은, 상기 그린 시트에 포함되는 유전체 입자의 중량 기준 첨가 비율보다도 적다. 접착층의 접착성을 양호하게 유지하기 위함이다.
바람직하게는, 상기 전극층을 상기 그린 시트의 표면에 접착하고, 상기 전극층이 형성된 그린 시트의 표면에, 다른 그린 시트를 접착하는 공정을 반복 행하고, 복수의 상기 그린 시트가 상기 전극층을 통해 적층된 적층 블록을 형성하고,
복수의 상기 적층 블록을, 상기 접착층을 통해 적층하여, 상기 그린 칩을 형성한다.
이러한 적층을 행함으로써, 예를 들면 500층 이상으로 그린 시트가 적층된 그린 칩을 용이하게 제조할 수 있다.
본 발명에서, 적층 블록을 성형할 때는, 접착층을 이용하지 않고, 전극층을 그린 시트의 표면에 접착하고, 상기 전극층이 형성된 그린 시트의 표면에, 다른 그린 시트를 접착하는 공정을 반복하여 행하여, 적층 블록을 형성해도 된다. 그리고, 복수의 적층 블록을, 0.02∼0.3㎛의 접착층을 통해 적층하여, 그린 칩을 형성해도 된다.
본 발명에서는, 상기 접착층은, 통상의 도포법 등에 의해 형성해도 되지만, 전사법에 의해 형성하는 것이 바람직하다. 바람직하게는, 상기 접착층은, 최초에 지지 시트의 표면에 박리 가능하게 형성되고, 상기 그린 시트의 표면 또는 상기 전극층의 표면에 가압되어 전사된다.
전극층 또는 그린 시트의 표면에 접착층을 다이렉트로 도포법 등으로 형성하지 않고, 전사법에 의해 형성함으로써, 접착층의 성분이 전극층 또는 그린 시트에 스며들지 않는 동시에, 매우 얇은 접착층의 형성이 가능하게 된다. 예를 들면 접착층의 두께는, 0.02∼0.3㎛ 정도로 얇게 할 수 있다. 접착층의 두께는 얇아도, 접착층의 성분이 전극층 또는 그린 시트에 스며들지 않으므로, 접착력은 충분하고, 또한, 전극층 또는 그린 시트의 조성에 악영향을 줄 우려가 없다.
바람직하게는, 상기 전극층은, 박리층을 통해, 지지 시트의 표면에 소정 패턴으로 형성되어 있고, 상기 전극층이 형성되지 않은 박리층의 표면에는, 상기 전극층과 실질적으로 동일한 두께의 여백 패턴층이 형성되고, 상기 여백 패턴층이 상기 그린 시트와 실질적으로 동일한 재질로 구성되어 있다.
여백 패턴층을 형성함으로써, 소정 패턴의 전극층에 의한 표면의 단차가 해소된다. 이 때문에, 그린 시트를 다수 적층한 후에 소성 전에 가압해도, 적층체의 외면이 평면으로 유지되는 동시에, 전극층이 평면 방향으로 위치 밀림이 없고, 또한, 그린 시트를 뚫어 단락의 원인 등이 되는 일도 없다.
바람직하게는, 상기 박리층은, 상기 그린 시트를 구성하는 유전체 조성물과 실질적으로 동일한 유전체 조성물을 포함한다. 이 경우에는, 전극층의 표면에 박리층이 부착되어 남아 있다고 해도, 그 잔존하는 박리층이 문제가 되는 일은 없다. 왜냐하면, 그 잔존하는 박리층은, 그린 시트에 비교해 충분히 얇고, 또한, 그린 시트를 구성하는 유전체와 동일한 유전체를 포함하기 때문에, 그린 시트와 적층되어 동시에 소성되었다고 해도, 그린 시트와 동일하게 유전체층의 일부가 되기 때문이다.
또한, 예를 들면 접착층의 접착력을, 박리층의 점착력보다도 강하게 하고, 또한, 박리층의 점착력을, 그린 시트와 지지 시트와의 점착력보다도 강하게 하는 것 등에 의해, 그린 시트측의 지지 시트를 선택적으로 용이하게 박리할 수 있다.
또한, 박리층, 접착층, 전극층 및 그린 시트에는, 바인더 수지와 함께, 가소제가 포함되어도 되고, 가소제는, 바인더 수지 100 질량부에 대해, 바람직하게는 25∼100 질량부 포함된다.
본 발명에 있어서, 바람직하게는, 상기 박리층에 포함되는 유전체에 대한 바인더의 함유 비율이, 상기 그린 시트에 포함되는 유전체에 대한 바인더의 함유 비율과 동등, 또는 그보다도 낮다. 바람직하게는, 상기 박리층에 포함되는 유전체에 대한 이형제(離型劑)의 함유 비율이, 상기 그린 시트에 포함되는 유전체에 대한 이형제의 함유 비율보다도 높다.
이러한 배합량으로 함으로써, 매우 얇고 취약한 그린 시트라도, 박리층의 강도는, 그린 시트의 파괴 강도보다도 낮아진다. 이 때문에, 전극층의 전사 시에는, 그린 시트가 파괴되지 않고, 박리층이 일부 파괴 또는 전극층으로부터 양호하게 벗겨지고, 전극층은, 그린 시트를 향해 양호하게 전사된다.
바람직하게는, 상기 박리층의 두께가 상기 전극층의 두께 이하이다. 박리층의 두께는, 전극층의 두께의 바람직하게는 60% 이하의 두께, 더욱 바람직하게는 30% 이하로 설정한다. 박리층의 두께의 하한은, 박리층에 사용가능한 유전체 원료의 입경 등에 의해 결정되고, 바람직하게는, 0.05∼0.3㎛ 이다.
바람직하게는, 상기 전극층을 상기 그린 시트의 표면에 접착할 때의 압력이 0.2∼15MPa이다. 또한, 가압 시의 온도는, 바람직하게는 40∼100℃ 정도이다.
가압 온도가 너무 낮으면, 전사가 곤란하게 되는 경향이 있고, 너무 높으면, 지지 시트가 열 변형될 우려가 있어, 고정밀도로 소정 패턴의 전극층을 그린 시트에 전사하는 것이 곤란하게 된다. 또한, 가압력이 너무 작으면, 전사가 곤란하게 될 우려가 있고, 가압력이 너무 높으면, 그린 시트가 파괴될 우려가 높아져 바람직하지 않다. 특히, 그린 시트의 두께가 얇은 경우에는, 낮은 가압력으로 전극층을 그린 시트의 표면에 접착할 수 있는 것이 바람직하다. 또한, 가압은 한 쌍의 롤에 의한 가압이 바람직하다.
본 발명에서는, 바람직하게는, 상기 박리층의 표면에, 상기 전극층을, 전극 페이스트를 이용하는 후막법(厚膜法)에 의해 형성한다. 후막법으로는, 특별히 한정되지 않지만, 스크린 인쇄 등이 예시된다. 또한, 상기 박리층의 표면에, 박막법에 의해 성막해도 된다. 박막법으로는, 특별히 한정되지 않지만, 스퍼터링법, 진공 증착법, CVD 법 등이 예시된다.
이들 박막법으로 전극층을 성막하는 경우에는, 진공 하의 바인더 및 가소제 성분의 증발이 발생하는 동시에, 스퍼터 입자나 증발 입자 때문에, 제1 지지 시트의 표면의 박리층에 손상을 받게 된다. 그러나, 이는 박리층의 강도를 약하게 하는 방향으로 작용하기 때문에, 전극층을 그린 시트의 표면에 전사하는데 적합하다.
또한, 본 발명에 있어서, 그린 시트의 재질 및 제조 방법 등은, 특별히 한정되지 않고, 닥터 블레이드법, 다이코트법, 와이어 바 코트법에 의해 성형되는 세라믹 그린 시트, 압출 성형된 필름을 2축 연신하여 얻어지는 다공질의 세라믹 그린 시트 등이어도 된다.
또한, 본 발명에 있어서, 전극층이란, 소성 후에 내부 전극층이 되는 전극 페이스트막을 포함하는 개념으로 이용한다.
우선, 본 발명에 관한 방법에 의해 제조되는 전자 부품의 일실시 형태로서, 적층 세라믹 컨덴서의 전체 구성에 대해서 설명한다.
도 1에 도시하는 바와 같이, 본 실시 형태에 관한 적층 세라믹 컨덴서(2)는, 컨덴서 소체(4)와, 제1 단자 전극(6)과 제2 단자 전극(8)을 갖는다. 컨덴서 소체(4)는, 유전체층(10)과, 내부 전극층(12)을 가지고, 유전체층(10)의 사이에, 이들 내부 전극층(12)이 교대로 적층되어 있다. 교대로 적층되는 한쪽 내부 전극층(12)은, 컨덴서 소체(4)의 제1 단부(4a)의 외측에 형성되어 있는 제1 단자 전극(6)의 내측에 대해 전기적으로 접속되어 있다. 또한, 교대로 적층되는 다른 쪽 내부 전극층(12)은, 컨덴서 소체(4)의 제2 단부(4b)의 외측에 형성되어 있는 제2 단자 전극(8)의 내측에 대해 전기적으로 접속되어 있다.
본 실시 형태에서, 내부 전극층(12)은, 후에 상세하게 설명하는 바와 같이, 도 2∼도 6에 도시하는 바와 같이, 전극층(12a)을 세라믹 그린 시트(10a)에 전사하여 형성된다.
유전체층(10)의 재질은, 특별히 한정되지 않고, 예를 들면 티탄산칼슘, 티탄산스트론튬 및/또는 티탄산바륨 등의 유전체 재료로 구성된다. 각 유전체층(10)의 두께는, 특별히 한정되지 않지만, 몇㎛∼몇백㎛인 것이 일반적이다. 특히 본 실시 형태에서는, 바람직하게는 5㎛ 이하, 보다 바람직하게는 3㎛ 이하로 박층화되어 있다.
단자 전극(6 및 8)의 재질도 특별히 한정되지 않지만, 통상, 구리나 구리 합금, 니켈이나 니켈 합금 등이 이용되는데, 은이나 은과 팔라듐의 합금 등도 사용할 수 있다. 단자 전극(6 및 8)의 두께도 특별히 한정되지 않지만, 통상 10∼50㎛ 정도이다.
적층 세라믹 컨덴서(2)의 형상이나 사이즈는, 목적이나 용도에 따라 적절히 결정하면 된다. 적층 세라믹 컨덴서(2)가 직방체 형상인 경우는, 통상, 세로(0.6∼5.6㎜, 바람직하게는 0.6∼3.2㎜)×가로(0.3∼5.0㎜, 바람직하게는 0.3∼1.6㎜)×두께(0.1∼1.9㎜, 바람직하게는 0.3∼1.6㎜) 정도이다.
다음에, 본 실시 형태에 관한 적층 세라믹 컨덴서(2)의 제조 방법의 일례를 설명한다.
(1) 우선, 소성 후에 도 1에 도시하는 유전체층(10)을 구성하게 되는 세라믹 그린 시트를 제조하기 위해서, 유전체 페이스트를 준비한다.
유전체 페이스트는, 통상, 유전체 원료와 유기 비히클을 혼련하여 얻어진 유기 용제계 페이스트, 또는 수계(水系) 페이스트로 구성된다.
유전체 원료로는, 복합 산화물이나 산화물이 되는 각종 화합물, 예를 들면 탄산염, 질산염, 수산화물, 유기 금속 화합물 등에서 적절히 선택되고, 혼합하여 이용할 수 있다. 유전체 원료는, 통상, 평균 입자 직경이 0.4㎛ 이하, 바람직하게는 0.1∼3.0㎛ 정도의 분말로서 이용된다. 또한, 매우 얇은 그린 시트를 형성하기 위해서는, 그린 시트 두께보다도 고운 분말을 사용하는 것이 바람직하다.
유기 비히클이란, 바인더를 유기 용제 중에 용해한 것이다. 유기 비히클에 이용되는 바인더로는, 특별히 한정되지 않고, 에틸셀룰로스, 폴리비닐부티랄, 아크릴수지 등의 통상의 각종 바인더가 이용되는데, 바람직하게는 폴리비닐부티랄 등의 부티랄계 수지가 이용된다.
또한, 유기 비히클에 이용되는 유기 용제도 특별히 한정되지 않고, 테르피네올, 알콜, 부틸카비톨, 아세톤, 톨루엔 등의 유기 용제가 이용된다. 또한, 수계 페이스트의 비히클은, 물에 수용성 바인더를 용해시킨 것이다. 수용성 바인더로는 특별히 한정되지 않고, 폴리비닐알콜, 메틸셀룰로스, 히드록시에틸셀룰로스, 수용성 아크릴 수지, 에멀죤 등이 이용된다. 유전체 페이스트 중의 각 성분의 함유량은 특별히 한정되지 않고, 통상의 함유량, 예를 들면 바인더는 1∼5질량% 정도, 용제(또는 물)는 10∼50질량% 정도로 하면 된다.
유전체 페이스트 중에는, 필요에 따라 각종 분산제, 가소제, 유전체, 유리 플릿, 절연체 등에서 선택되는 첨가물이 함유되어도 된다. 단, 이들 총 함유량은, 10질량% 이하로 하는 것이 바람직하다. 바인더 수지로서, 부티랄계 수지를 이용하는 경우에는, 가소제는, 바인더 수지 100질량부에 대해, 25∼100질량부의 함유량인 것이 바람직하다. 가소제가 너무 적으면, 그린 시트가 약해지는 경향이 있고, 너무 많으면, 가소제가 배어나와, 취급이 곤란하다.
그리고, 이 유전체 페이스트를 이용해, 닥터 블레이드법 등에 의해, 도 3a에 도시하는 바와 같이, 제2 지지 시트로서의 캐리어 시트(30) 상에, 바람직하게는 0.5∼30㎛, 보다 바람직하게는 0.5∼10㎛ 정도의 두께로, 그린 시트(10a)를 형성한다. 그린 시트(10a)는, 캐리어 시트(30)에 형성된 후에 건조된다. 그린 시트(10a)의 건조 온도는, 바람직하게는 50∼100℃이고, 건조 시간은, 바람직하게는 1∼20분이다. 건조 후의 그린 시트(10a)의 두께는, 건조 전과 비교해, 5∼25%의 두께로 수축한다. 건조 후의 그린 시트의 두께는, 3㎛ 이하가 바람직하다.
(2) 상기의 캐리어 시트(30)와는 별도로, 도 2a에 도시하는 바와 같이, 제1 지지 시트로서의 캐리어 시트(20)를 준비하고, 그 위에, 박리층(22)을 형성하고, 그 위에, 소정 패턴의 전극층(12a)을 형성하고, 그 전후에, 그 전극층(12a)이 형성되어 있지 않은 박리층(22)의 표면에, 전극층(12a)과 실질적으로 동일한 두께의 여백 패턴층(24)을 형성한다.
캐리어 시트(20 및 30)로는, 예를 들면 PET 필름 등이 이용되고, 박리성을 개선하기 위해서, 실리콘 등이 코팅되어 있는 것이 바람직하다. 이들 캐리어 시트(20 및 30)의 두께는, 특별히 한정되지 않지만, 바람직하게는, 5∼100㎛이다. 이들 캐리어 시트(20 및 30)의 두께는, 동일하거나 달라도 된다.
박리층(22)은 바람직하게는 도 3a에 도시하는 그린 시트(10a)를 구성하는 유전체와 동일한 유전체 입자를 포함한다. 또한, 이 박리층(22)은, 유전체 입자 이외에, 바인더와, 가소제와, 이형제를 포함한다. 유전체 입자의 입경은, 그린 시트에 포함되는 유전체 입자의 입경과 동일해도 되지만, 보다 작은 것이 바람직하다.
본 실시 형태에서, 박리층(22)의 두께(t2)는, 전극층(12a)의 두께 이하의 두께인 것이 바람직하고, 바람직하게는 60% 이하의 두께, 더욱 바람직하게는 30% 이하로 설정한다.
박리층(22)의 도포 방법으로는 특별히 한정되지 않지만, 매우 얇게 형성할 필요가 있으므로, 예를 들면 와이어 바 코터 또는 다이 코터를 이용하는 도포 방법이 바람직하다. 또한, 박리층의 두께의 조정은, 다른 와이어 직경의 와이어 바 코터를 선택함으로써 행할 수 있다. 즉, 박리층의 도포 두께를 얇게 하기 위해서는, 와이어 직경이 작은 것을 선택하면 되고, 반대로 두껍게 형성하기 위해서는, 굵은 와이어 직경인 것을 선택하면 된다. 박리층(22)은, 도포 후에 건조된다. 건조 온도는, 바람직하게는, 50∼100℃이고, 건조 시간은, 바람직하게는 1∼10분이다.
박리층(22)을 위한 바인더로는, 예를 들면, 아크릴 수지, 폴리비닐부티랄, 폴리비닐아세탈, 폴리비닐알콜, 폴리올레핀, 폴리우레탄, 폴리스틸렌, 또는, 이들 공중합체로 이루어지는 유기질, 또는 에멀젼으로 구성된다. 박리층(22)에 포함되는 바인더는, 그린 시트(10a)에 포함되는 바인더와 동일하거나 달라도 되지만, 동일한 것이 바람직하다.
박리층(22)을 위한 가소제로는, 특별히 한정되지 않지만, 예를 들면 프탈산에스테르, 아디핀산, 인산에스테르, 글리콜류 등이 예시된다. 박리층(22)에 포함되는 가소제는, 그린 시트(10a)에 포함되는 가소제와 동일하거나 달라도 된다.
박리층(22)을 위한 박리제로는, 특별히 한정되지 않지만, 예를 들면 파라핀, 왁스, 실리콘유 등이 예시된다. 박리층(22)에 포함되는 박리제는, 그린 시트(10a)에 포함되는 박리제와 동일하거나 달라도 된다.
바인더는, 박리층(22) 중에, 유전체 입자(100) 질량부에 대해, 바람직하게는 2.5∼200질량부, 더욱 바람직하게는 5∼30질량부, 특히 바람직하게는 8∼30질량부 정도로 포함된다. 단, 박리층(22)에 포함되는 유전체 입자에 대한 바인더의 함유 비율은, 그린 시트(10a)에 포함되는 유전체 입자에 대한 바인더의 함유 비율보다도, 바람직하게는 10∼50% 정도로 낮다. 박리층(22)의 박리 강도를 약하게 하기 위함이다.
가소제는, 박리층(22) 중에, 바인더 100질량부에 대해, 0∼200질량부, 바람직하게는 20∼200질량부, 더욱 바람직하게는 50∼100질량부로 포함되는 것이 바람직하다. 단, 박리층(22)에 포함되는 바인더에 대한 가소제의 함유비율은, 그린 시트(10a)에 포함되는 바인더에 대한 가소제의 함유 비율보다도, 바람직하게는 10∼100% 정도로 많다. 박리층(22)의 강도를 약하게 하기 위함이다.
박리제는, 박리층(22) 중에, 바인더 100질량부에 대해, 0∼100질량부, 바람직하게는 2∼50질량부, 더욱 바람직하게는 5∼20질량부로 포함되는 것이 바람직하다. 단, 박리층(22)에 포함되는 바인더에 대한 박리제의 함유 비율은, 그린 시트(10a)에 포함되는 바인더에 대한 박리제의 함유 비율보다도, 바람직하게는 10∼400% 정도로 높다. 박리층(22)의 강도를 약하게 하기 위함이다.
박리층(22)을 캐리어 시트(30)의 표면에 형성한 후, 도 2a에 도시하는 바와 같이, 박리층(22)의 표면에, 소성 후에 내부 전극층(12)을 구성하게 되는 전극층(12a)을 소정 패턴으로 형성한다. 전극층(12a)의 두께는, 바람직하게는 0.1∼2㎛, 보다 바람직하게는 0.1∼1.0㎛ 정도이다. 전극층(12a)은 단일층으로 구성되어도 되고, 혹은 2이상의 조성이 다른 복수의 층으로 구성되어도 된다.
전극층(12a)은 예를 들면 전극 페이스트를 이용하는 인쇄법 등의 후막 형성 방법, 혹은 증착, 스퍼터링 등의 박막법에 의해, 박리층(22)의 표면에 형성할 수 있다. 후막법의 1종인 스크린 인쇄법 또는 그라비어 인쇄법에 의해, 박리층(22)의 표면에 전극층(12a)을 형성하는 경우에는, 이하와 같이 하여 행한다.
우선, 전극 페이스트를 준비한다. 전극 페이스트는, 각종 도전성 금속이나 합금으로 이루어지는 도전체 재료, 혹은 소성 후에 상기한 도전체 재료가 되는 각종 산화물, 유기 금속 화합물, 또는 레지네이트 등과, 유기 비히클을 혼련하여 조제한다.
전극 페이스트를 제조할 때에 이용하는 도체 재료로는, Ni나 Ni 합금 나아가 이들 혼합물을 이용한다. 이러한 도체 재료는, 구 형상, 링조각 형상 등, 그 형상에 특별히 제한은 없고, 또한, 이들 형상의 것이 혼합된 것이어도 된다. 또한, 도체 재료의 평균 입자 직경은 통상, 0.1∼2㎛, 바람직하게는 0.2∼1㎛ 정도의 것을 이용하면 된다.
유기 비히클은, 바인더 및 용제를 함유하는 것이다. 바인더로는, 예를 들면 에틸셀룰로스, 아크릴 수지, 폴리비닐부티랄, 폴리비닐아세탈, 폴리비닐알콜, 폴리올레핀, 폴리우레탄, 폴리스틸렌, 또는, 이들 공중합체 등이 예시되는데, 특히 폴리비닐부티랄 등의 부티랄계가 바람직하다.
바인더는, 전극 페이스트 중에, 도체 재료(금속 분말) 100질량부에 대해, 바람직하게는 8∼20질량부 포함된다. 용제로는, 예를 들면 테르피네올, 부틸카비톨, 등유 등 공지의 것은 어느 것이나 사용 가능하다. 용제 함유량은, 페이스트 전체에 대해, 바람직하게는 20∼55질량% 정도로 한다.
접착성의 개선을 위해, 전극 페이스트에는, 가소제가 포함되는 것이 바람직하다. 가소제로는, 프탈산벤질부틸(BBP) 등의 프탈산에스테르, 아디핀산, 인산에스테르, 글리콜류 등이 예시된다. 가소제는, 전극 페이스트 중에, 바인더 100질량부에 대해, 바람직하게는 10∼300질량부, 더욱 바람직하게는 10∼200질량부이다. 또한, 가소제 또는 점착제의 첨가량이 너무 많으면, 전극층(12a)의 강도가 현저하게 저하하는 경향이 있다. 또한, 전극층(12a)의 전사성을 향상시키기 위해서, 전극 페이스트 중에, 가소제 및/또는 점착제를 첨가하여, 전극 페이스트의 접착성 및/또는 점착성을 향상시키는 것이 바람직하다.
박리층(22)의 표면에, 소정 패턴의 전극 페이스트층을 인쇄법으로 형성한 후, 또는 그 전에, 전극층(12a)이 형성되지 않은 박리층(22)의 표면에, 전극층(12a)과 실질적으로 동일한 두께의 여백 패턴층(24)을 형성한다. 여백 패턴층(24)은, 도 3a에 도시하는 그린 시트(10a)와 동일한 재질로 구성되고, 동일한 방법에 의해 형성된다. 전극층(12a) 및 여백 패턴층(24)은, 필요에 따라 건조된다. 건조 온도는, 특별히 한정되지 않지만, 바람직하게는 70∼120℃이고, 건조 시간은, 바람직하게는 5∼15분이다.
(3) 상기 캐리어 시트(20 및 30)와는 별도로, 도 2a에 도시하는 바와 같이, 제3 지지 시트로서의 캐리어 시트(26)의 표면에 접착층(28)이 형성되어 있는 접착층 전사용 시트를 준비한다. 캐리어 시트(26)는, 캐리어 시트(20 및 30)과 동일한 시트로 구성된다.
접착층(28)의 조성은, 이형제를 포함하지 않는 이외는, 박리층(22)과 동일하다. 즉, 접착층(28)은, 바인더와, 가소제와, 이형제를 포함한다. 접착층(28)에는, 그린 시트(10a)를 구성하는 유전체와 동일한 유전체 입자를 포함시켜도 되지만, 유전체 입자의 입경보다도 두께가 얇은 접착층을 형성하는 경우에는, 유전체 입자를 포함시키지 않게 하는 쪽이 좋다. 또한, 접착층(28)에 유전체 입자를 포함시키는 경우에는, 그 유전체 입자의 입경은, 그린 시트에 포함되는 유전체 입자의 입경보다 작은 것이 바람직하다.
가소제는 접착층(28) 중에, 바인더 100질량부에 대해, 0∼200질량부, 바람직하게는 20∼200질량부, 더욱 바람직하게는 50∼100질량부로 포함되는 것이 바람직하다.
접착층(28)은, 또한 대전 제거제를 포함하고, 상기 대전 제거제는 이미다졸린계 계면 활성제 중의 1개를 포함하고, 대전 제거제의 중량 기준 첨가량은, 바인더(유기 고분자 재료)의 중량 기준 첨가량 이하인 것이 바람직하다. 즉, 대전 제거제는 접착층(28) 중에, 바인더 100질량부에 대해, 0∼200질량부, 바람직하게는 20∼200질량부, 더욱 바람직하게는 50∼100질량부로 포함되는 것이 바람직하다.
접착층(28)의 두께는, 0.02∼0.3㎛ 정도가 바람직하고, 또한, 그린 시트에 포함되는 유전체 입자의 평균 입경보다도 얇은 것이 바람직하다. 또한, 접착층(28)의 두께가, 그린 시트(10a)의 두께의 1/5이하인 것이 바람직하다.
접착층(28)의 두께가 너무 얇으면, 접착력이 저하하고, 너무 두꺼우면, 그 접착층의 두께에 의존하여 소결 후의 소자 본체의 내부에 간극이 발생하기 쉽고, 그 체적분의 정전 용량이 현저하게 저하하는 경향이 있다.
접착층(28)은, 제3 지지 시트로서의 캐리어 시트(26)의 표면에, 예를 들면 바 코터법, 다이코터법, 리버스 코터법, 딥 코터법, 키스 코터법 등의 방법에 의해 형성되고, 필요에 따라 건조된다. 건조 온도는, 특별히 한정되지 않지만, 바람직하게는 실온∼80℃이고, 건조 시간은, 바람직하게는 1∼5분이다.
(4) 도 2a에 도시하는 전극층(12a) 및 여백 패턴층(24)의 표면에, 접착층을 형성하기 위해서, 본 실시 형태에서는, 전사법을 채용하고 있다. 즉, 도 2b에 도시하는 바와 같이, 캐리어 시트(26)의 접착층(28)을, 도 2b에 도시하는 바와 같이, 전극층(12a) 및 여백 패턴층(24)의 표면에 가압하고, 가열 가압하여, 그 후 캐리어 시트(26)를 벗김으로써, 도 2c에 도시하는 바와 같이, 접착층(28)을, 전극층(12a) 및 여백 패턴층(24)의 표면에 전사한다. 또한, 접착층(28)의 전사는, 도 3a에 도시하는 그린 시트(10a)의 표면에 대해 행해도 된다.
전사 시의 가열 온도는, 40∼100℃가 바람직하고, 또한, 가압력은, 0.2∼15MPa가 바람직하다. 가압은, 프레스에 의한 가압이거나, 캘린더 롤에 의한 가압이어도 되지만, 한쌍의 롤에 의해 행하는 것이 바람직하다.
그 후에, 전극층(12a)을 도 3a에 도시하는 캐리어 시트(30)의 표면에 형성되어 있는 그린 시트(10a)의 표면에 접착한다. 이를 위해, 도 3b에 도시하는 바와 같이, 캐리어 시트(20)의 전극층(12a) 및 여백 패턴층(24)을, 접착층(28)을 통해, 그린 시트(10a)의 표면에 캐리어 시트(20)와 함께 가압, 가열 가압하여, 도 3c에 도시하는 바와 같이, 전극층(12a) 및 여백 패턴층(24)을, 그린 시트(10a)의 표면에 전사한다. 단, 그린 시트측의 캐리어 시트(30)가 벗겨지므로, 그린 시트(10a)측에서 보면, 그린 시트(10a)가 전극층(12a) 및 여백 패턴층(24)에 접착층(28)을 통해 전사된다.
이 전사 시의 가열 및 가압은, 프레스에 의한 가압·가열이거나, 캘린더 롤에 의한 가압·가열이어도 되지만, 한 쌍의 롤에 의해 행하는 것이 바람직하다. 그 가열 온도 및 가압력은, 접착층(28)을 전사할 때와 동일하다.
도 2a∼도 3c에 도시하는 공정에 의해, 단일 그린 시트(10a) 상에, 단일층의 소정 패턴의 전극층(12a)이 형성된다. 전극층(12a)이 형성된 그린 시트(10a)를 적층시키기 위해서는, 예를 들면 도 4a∼도 6c에 도시하는 공정을 반복하면 된다. 또한, 도 4a∼도 6c에서, 도 3a∼도 4c에 도시하는 부재와 공통하는 부재에는, 동일한 부호를 붙여, 그 설명을 일부 생략한다.
우선, 도 4a∼도 4c에 도시하는 바와 같이, 그린 시트(10a)에서의 반전극층측 표면(이면)에, 접착층(28)을 전사한다. 그 후에, 도 5a∼도 5c에 도시하는 바와 같이, 접착층(28)을 통해, 그린 시트(10a)의 이면에 전극층(12a) 및 여백 패턴층(24)을 전사한다.
다음에, 도 6a∼도 6c에 도시하는 바와 같이, 접착층(28)을 통해, 전극층(12a) 및 여백 패턴층(24)의 표면에, 그린 시트(10a)를 전사한다. 그 후는, 이들 전사를 반복하면, 도 7에 도시하는 바와 같이, 전극층(12a) 및 그린 시트(10a)가 교대로 다수 적층된 적층 블록이 얻어진다.
또한, 도 5c∼도 6c에 도시하는 공정을 채용하지 않고, 도 5b에 도시하는 공정에서, 하측의 캐리어 시트(20)를 벗기지 않고, 상측의 캐리어 시트를 벗기고, 그 위에, 도 4c에 도시하는 적층체 유닛(U1)을 적층해도 된다. 그 후에, 다시, 상측의 캐리어 시트(20)를 벗기고, 그 위에, 도 4c에 도시하는 적층체 유닛(U1)을 적층하고, 다시, 상측의 캐리어 시트(20)를 벗기는 동작을 반복해도, 도 7에 도시하는 바와 같이, 전극층(12a) 및 그린 시트(10a)가 번갈아 다수 적층된 적층 블록이 얻어진다. 도 4c에 도시하는 적층체 유닛(U1)을 적층하는 방법 쪽이, 적층 작업 효율이 우수하다.
그린 시트의 적층수가 적은 경우에는, 이 적층 블록 단독으로, 다음 공정의 소성 공정을 행한다. 또한, 필요에 따라, 이러한 복수의 적층 블록을, 상기와 동일하게 하여 전사법에 의해 형성하는 접착층(28)을 통해, 적층하고, 보다 다층의 적층체로 해도 된다.
(5) 그 후, 도 8에 도시하는 바와 같이, 이 적층체의 하면에, 외층용의 그린 시트(40)(전극층이 형성되어 있지 않은 그린 시트를 복층 적층한 두께의 적층체)를 적층하고, 적층체의 전체를 흡인 지지대(50)로 지지한다. 그 후에, 상측의 캐리어 시트(20)를 벗기고, 동일하게 하여 외층용 그린 시트(40)를 적층체의 상부에 형성한 후, 최종 가압을 행한다.
최종 가압 시의 압력은, 바람직하게는 10∼200MPa이다. 또한, 가열 온도는, 40∼100℃가 바람직하다. 그 후에, 적층체를 소정 사이즈로 절단하고, 그린 칩을 형성한다. 이 그린 칩은, 탈 바인더 처리, 소성 처리가 행해지고, 그리고, 유전체층을 재산화시키기 위해서, 열처리가 행해진다.
탈 바인더 처리는, 통상의 조건으로 행하면 되지만, 내부 전극층의 도전체 재료에 Ni나 Ni 합금 등의 비금속을 이용하는 경우, 특히 하기의 조건으로 행하는 것이 바람직하다.
승온 속도 : 5∼300℃/시간, 특히 10∼50℃/시간,
유지 온도 : 200∼400℃, 특히 250∼350℃,
유지 시간 : 0.5∼20시간, 특히 1∼10시간,
분위기 : 가습한 N2와 H2와의 혼합 가스.
소성 조건은 하기의 조건이 바람직하다.
승온 속도 : 50∼500℃/시간, 특히 200∼300℃/시간,
유지 온도 : 1100∼1300℃, 특히 1150∼1250℃,
유지 시간 : 0.5∼8시간, 특히 1∼3시간,
냉각 속도 : 50∼500℃/시간, 특히 200∼300℃/시간,
분위기 가스 : 가습한 N2와 H2와의 혼합 가스 등
단, 소성 시의 공기 분위기 중의 산소 분압은, 10-2Pa 이하, 특히 10-2∼10-8Pa로 행하는 것이 바람직하다. 상기 범위를 넘으면, 내부 전극층이 산화하는 경향이 있고, 또한, 산소 분압이 너무 낮으면, 내부 전극층의 전극 재료가 이상 소결을 일으켜, 도중에서 끊겨 버리는 경향이 있다.
이러한 소성을 행한 후의 열 처리는, 유지 온도 또는 최고 온도를, 바람직하게는 1000℃ 이상, 더욱 바람직하게는 1000∼1100℃로 행하는 것이 바람직하다. 열 처리 시의 유지 온도 또는 최고 온도가, 상기 범위 미만에서는 유전체 재료의 산화가 불충분하기 때문에 절연 저항 수명이 짧아지는 경향이 있고, 상기 범위를 넘으면 내부 전극의 Ni가 산화하여, 용량이 저하할 뿐만 아니라, 유전체 소지(素地)와 반응해 버려, 수명도 짧아지는 경향이 있다. 열 처리 시의 산소 분압은, 소성 시의 환원 분위기보다도 높은 산소 분압으로, 바람직하게는 10-3Pa∼1Pa, 보다 바람직하게는 10-2Pa∼1Pa이다. 상기 범위 미만에서는, 유전체층(2)의 재산화가 곤란하고, 상기 범위를 넘으면 내부 전극층(3)이 산화되는 경향이 있다. 그리고, 그 이외의 열 처리 조건은 하기의 조건이 바람직하다.
유지 시간: 0∼6시간, 특히 2∼5시간,
냉각 속도: 50∼500℃/시간, 특히 100∼300℃/시간,
분위기용 가스: 가습한 N2 가스 등.
또한, N2 가스나 혼합 가스 등을 가습하기 위해서는, 예를 들면 웨터 등을 사용하면 된다. 이 경우, 수온은 0∼75℃ 정도가 바람직하다. 또한 탈 바인더 처리, 소성 및 열 처리는, 각각을 연속하여 행하거나, 독립으로 행해도 된다. 이들을 연속하여 행하는 경우, 탈 바인더 처리 후, 냉각하지 않고 분위기를 변경하고, 이어서 소성 시의 유지 온도까지 승온시켜 소성을 행하고, 이어서 냉각하여, 열 처리의 유지 온도에 도달하였을 때에 분위기를 변경하여 열 처리를 행하는 것이 바람직하다. 한편, 이들을 독립하여 행하는 경우, 소성에 있어서는, 탈 바인더 처리 시의 유지 온도까지 N2 가스 혹은 가습한 N2 가스 분위기 하에서 승온한 후, 분위기를 변경하여 다시 승온을 계속하는 것이 바람직하고, 열 처리 시의 유지 온도까지 냉각한 후는, 다시 N2 가스 혹은 가습한 N2 가스 분위기로 변경하여 냉각을 계속하는 것이 바람직하다. 또한, 열 처리에 있어서는, N2 가스 분위기 하에서 유지 온도까지 승온한 후, 분위기를 변경해도 되고, 열 처리의 전과정을 가습한 N2 가스 분위기로 해도 된다.
이렇게 하여 얻어진 소결체(소자 본체(4))에는, 예를 들면 배럴 연마, 샌드블러스트 등으로 단면 연마를 실시하고, 단자 전극용 페이스트를 소성하여 단자 전극(6, 8)이 형성된다. 단자 전극용 페이스트의 소성 조건은 예를 들면 가습한 N2와 H2와의 혼합 가스 중에서 600∼800℃로 10분간∼1시간 정도로 하는 것이 바람직하다. 그리고, 필요에 따라, 단자 전극(6, 8) 상에 도금 등을 행함으로써 패드층을 형성한다. 또한, 단자 전극용 페이스트는 상기한 전극 페이스트와 동일하게 하여 조제하면 된다.
이렇게 하여 제조된 본 발명의 적층 세라믹 컨덴서는, 납땜 등에 의해 프린트 기판상 등에 실장되어, 각종 전자 기기 등에 사용된다.
본 실시 형태에 관한 적층 세라믹 컨덴서의 제조 방법에서는, 그린 시트(10a)가 파괴 또는 변형되지 않고, 그린 시트(10a)의 표면에 고정밀도로 건식 타입의 전극층(12a)을 용이하게 또한 고정밀도로 전사하는 것이 가능하다.
특히, 본 실시 형태의 제조 방법에서는, 전극층 또는 그린 시트의 표면에, 전사법에 의해 접착층(28)을 형성하고, 그 접착층(28)을 통해, 전극층(12a)을 그린 시트(10a)의 표면에 접착한다. 접착층(28)을 형성함으로써, 전극층(12a)을 그린 시트(10a)의 표면에 접착시켜 전사할 때에, 높은 압력이나 열이 불필요해져, 보다 저압 및 저온에서의 접착이 가능하게 된다. 따라서, 그린 시트(10a)가 매우 얇은 경우라도, 그린 시트(10a)가 파괴되는 일이 없어지고, 전극층(12a) 및 그린 시트(10a)를 양호하게 적층할 수 있어, 단락 불량 등도 발생하지 않는다.
또한, 예를 들면 접착층(28)의 접착력을, 박리층(22)의 점착력보다도 강하게 하고, 또한 박리층(22)의 점착력을, 그린 시트(10a)와 캐리어 시트(30)와의 점착력보다도 강하게 하는 것 등에 의해, 그린 시트(10a)측의 캐리어 시트(30)를 선택적으로 용이하게 박리할 수 있다.
또한, 본 실시 형태에서는, 전극층(12a) 또는 그린 시트(10a)의 표면에 접착층(28)을 다이렉트로 도포법 등으로 형성하지 않고서, 전사법에 의해 형성하므로, 접착층(28)의 성분이 전극층(12a) 또는 그린 시트(10a)에 스며들지 않는 동시에, 매우 얇은 접착층(28)의 형성이 가능하게 된다. 예를 들면 접착층(28)의 두께는, 0. 02∼0.3㎛ 정도로 얇게 할 수 있다. 접착층(28)의 두께는 얇아도, 접착층(28)의 성분이 전극층(12a) 또는 그린 시트(10a)에 스며드는 일이 없으므로, 접착력은 충분하고, 또한, 전극층(12a) 또는 그린 시트(10a)의 조성에 악영향을 줄 우려가 없다.
또한, 본 발명은, 상술한 실시 형태에 한정되지 않고, 본 발명의 범위 내에서 다양하게 바꿀 수 있다.
예를 들면, 본 발명의 별도의 실시 형태에서는, 도 4c에 도시하는 바와 같이, 그린 시트(10a)와 접착층(28)과 전극층(12a) 및 여백 패턴층(24)과의 적층체 유닛(U1)을 형성한 후, 그 적층체 유닛(U1)을, 다수매 적층하여, 금형 등으로 프레스 성형하여 적층 블록으로 하고, 그 적층 블록을, 다시 접착층(28)을 통해 적층하여 그린 칩으로 해도 된다. 또한, 도 4c에 도시하는 적층체 유닛(U1)을 복수매 적층하고, 금형 등으로 프레스 성형하여 적층 블록으로 할 때는, 접착층(28)을 이용하지 않고 적층해도 된다. 단, 적층 블록을 상호 적층할 때는, 접착층(28)을 이용하여 적층하는 것이 바람직하다.
또한, 본 발명의 방법은, 적층 세라믹 컨덴서의 제조 방법에 한정되지 않고, 그 밖의 적층형 전자 부품의 제조 방법으로도 적용하는 것이 가능하다.
<실시예>
이하, 본 발명을 더욱 상세한 실시예에 의거해 설명하는데, 본 발명은 이들 실시예에 한정되지 않는다.
실시예 1
우선, 하기의 각 페이스트를 준비했다.
그린 시트용 페이스트(여백 패턴용 페이스트도 동일)
BaTiO3 분말(BT-02/堺化學工業(주))과, MgCO3, MnCO3, (Ba0.6Ca0.4)SiO3 및 희토류(Gd2O3, Tb4O7, Dy2O3, Ho2O3, Er2O3, Tm2O3, Yb2O3, Lu2O3, Y2O3)에서 선택된 분말을, 볼 밀에 의해 16시간, 습식 혼합하여, 건조시킴으로써 유전체 재료로 했다. 이들 원료 분말의 평균 입경은 0.1∼1㎛ 이었다.
(Ba0.6Ca0.4)SiO3는, BaCO3, CaCO3 및 SiO2를 볼 밀에 의해, 16시간, 습식 혼합하고, 건조 후에 1150℃에서 공기 중에서 소성한 것을 볼 밀에 의해, 100시간 습식 분쇄하여 제작했다.
유전체 재료를 페이스트화 하기 위해서, 유기 비히클을 유전체 재료에 추가하여, 볼 밀로 혼합하고, 유전체 그린 시트용 페이스트를 얻었다. 유기 비히클은, 유전체 재료 100질량부에 대해, 바인더로서 폴리비닐부티랄 수지(PVB) : 6질량부, 가소제로서 프탈산비스(2에틸헥실)(DOP): 3질량부, 에탄올: 55질량부, 톨루엔 : 10질량부, 박리제로서 파라핀 : 0.5질량부의 배합비이다. 또한, 가소제로서의 DOP의 함유량은, PVB를 100질량부로 하면, 50질량부(PHR)로 된다. 또한, PVB는, 유전체 재료 100질량부에 대해 6질량부이므로, 6PHP의 비율로 포함된다.
박리층용 페이스트
상기의 유전체 그린 시트용 페이스트를 에탄올/톨루엔(55/10)에 의해서 4배로 희석한 것을 박리층용 페이스트로 했다.
접착층용 페이스트
접착층용 페이스트로서, 유기 비히클을 이용했다. 유기 비히클은, 폴리비닐부티랄 수지를 100질량부에 대해, 가소제로서 프탈산비스(2헵틸헥실) DOP : 50질량부(50PHR), 에탄올 : 1050질량부, 톨루엔 300질량부, 박리제로서 파라핀 : 10질량부의 배합비인 것을 에탄올: 350질량부, 톨루엔: 100질량부의 혼합 용매로 5배로 희석한 것이다.
내부 전극용 페이스트(전사되는 전극층용 페이스트)
다음에, 하기에 표시되는 배합비로, 3본(本) 롤에 의해 혼련하고, 슬러리화하여 내부 전극용 페이스트로 했다. 즉, 평균 입경이 0.4㎛인 Ni 입자 100질량부에 대해, 유기 비히클(바인더로서의 에틸셀룰로스 수지 8질량부를 타피네올 92질량부에 용해한 것) 40질량부 및 타피네올 10질량부를 추가하여, 3본 롤에 의해 혼련하고, 슬러리화하여 내부 전극용 페이스트로 했다.
그린 시트의 형성, 접착층 및 전극층의 전사
우선, 상기의 유전체 그린 시트용 페이스트를 이용해, PET 필름(제2 지지 시트) 상에, 와이어 바 코터를 이용해, 두께 1.0㎛의 그린 시트를 형성했다. 다음에, 이와는 별도의 PET 필름(제1 지지 시트) 상에, 박리층을 형성하기 위해서, 상기의 박리층용 페이스트를, 와이어 바 코터에 의해 도포 건조시켜 0.2㎛의 박리층을 형성했다.
박리층의 표면에, 전극층(12a) 및 여백 패턴층(24)을 형성했다. 전극층(12a)은 상기의 내부 전극용 페이스트를 이용한 인쇄법에 의해, 1.2㎛의 두께로 형성했다. 여백 패턴층(24)은, 상기의 유전체 그린 시트용 페이스트를 이용한 인쇄법에 의해, 1.2㎛의 두께로 형성했다.
또한, 별도의 PET 필름(제3 지지 시트) 상에, 접착층(28)을 형성했다. 접착층(28)은, 상기의 접착층용 페이스트를 이용해 와이어 바 코터에 의해, 0.1㎛의 두께로 형성했다.
우선, 전극층(12a) 및 여백 패턴층(24)의 표면에, 도 2에 도시하는 방법으로 접착층(28)을 전사했다. 전사 시에는, 한 쌍의 롤을 이용해, 그 가압력은 1MPa, 온도는 80℃이고, 전사는, 양호하게 행할 수 있는 것을 확인할 수 있었다.
다음에, 도 3에 도시하는 방법으로, 접착층(28)을 통해, 그린 시트(10a)의 표면에 내부 전극층(12a) 및 여백 패턴층(24)을 접착(전사)했다. 전사 시에는, 한 쌍의 롤을 이용해, 그 가압력은 1MPa, 온도는 80℃이고, 전사는 양호하게 행할 수 있는 것을 확인할 수 있었다.
다음에, 도 4∼도 6에 도시하는 방법으로 서서히 내부 전극층(12a) 및 그린 시트(10a)를 적층하고, 최종적으로, 5층의 내부 전극층(12a)의 적층을 행하여, 적층체 블록의 시료를 얻었다.
동일한 20개의 시료에 대해서, 각각 전사를 행하여, 전사된 전극층의 이지러짐이나 핀 홀이 없고, 그린 시트의 파괴가 없는 것의 비율(양품율)을 측정하여, 95% 이상을 ◎로 판단하고, 60∼95%를 Ｏ로 판단하고, 60% 이하를 ×로 판단했다. 또한, 그 밖의 동일한 20개의 시료에 대해서, 통상의 조건으로 탈 바인더 및 소성을 행하여, 소성 후의 각 시료에 대해서, 단면을 광학 현미경 및 SEM을 이용해 박리의 유무를 관찰했다. 즉, 20개의 시료에 대해서, 박리가 관찰되지 않은 것의 비율(양품율)을 측정하여, 95% 이상을 ◎로 판단하고, 60∼95%를 Ｏ로 판단하고, 60% 이하를 ×로 판단했다. 이들 결과를 표 1에 표시한다.
<표 1>
실시예 2
접착층(28)의 두께를, 표 1에 표시하는 바와 같이, 0.01∼1.0㎛의 범위내에서 변화시킨 이외는, 실시예 1과 동일하게 하여, 그린 시트(10a)의 표면에 내부 전극층(12a) 및 여백 패턴층(24)을 접착(전사)했다. 실시예 1과 동일하게 하여 전사성의 시험을 행하는 동시에, 박리의 유무를 관찰한 결과를 표 1에 표시한다.
표 1에 표시하는 바와 같이, 바람직하게는 0.02∼0.3㎛, 더욱 바람직하게는 0.1∼0.2㎛의 두께의 접착층인 경우에, 전사성이 향상되고, 박리도 관찰되지 않은 것을 확인할 수 있었다.
실시예 3
표 1에 표시하는 바와 같이, 그린 시트에 포함되는 유전체 입자의 평균 입경을 변화시키는 동시에, 접착층의 두께를 변화시킨 이외는, 실시예 1과 동일하게 하여, 그린 시트(10a)의 표면에 내부 전극층(12a) 및 여백 패턴층(24)을 접착(전사)했다. 실시예 1과 동일하게 하여 전사성의 시험을 행하는 동시에, 박리의 유무를 관찰했다. 결과를 표 1에 표시한다.
표 1에 표시하는 바와 같이, 그린 시트에 포함되는 유전체 입자의 평균 입경보다도 얇은 두께의 접착층을 형성함으로써, 박리가 관찰되지 않은 것을 확인할 수 있었다. 또한, 박리를 없애는 관점에서는, 그린 시트의 두께가 3㎛ 이하인 경우에, 접착층의 두께가, 상기 그린 시트의 두께의 1/5(0.2) 이하가 바람직한 것을 확인할 수 있었다.
비교예 1
접착층(28)을 형성하지 않는 이외는, 실시예 l과 동일하게 하여, 그린 시트(10a)의 표면에 내부 전극층(12a) 및 여백 패턴층(24)을 접착(전사)했다.
동일한 20개의 시료에 대해서, 전사가 전혀 되지 않고, 벗겨져 버렸다.
비교예 2
접착층(28)을 형성하지 않고, 그린 시트(10a)의 표면에 내부 전극층(12a) 및 여백 패턴층(24)을 접착(전사)할 때의 가압력을 10MPa, 그 온도를 120℃로 한 이외는, 실시예 1과 동일하게 하여, 그린 시트(10a)의 표면에 내부 전극층(12a) 및 여백 패턴층(24)을 접착(전사)했다.
실시예 1과 동일하게 하여 전사성의 평가를 행한 결과를 표 1에 표시한다. 접착층을 형성하지 않은 경우에는, 가압력 및 가열 온도가 높아지고, 그린 시트가 파괴되는 것을 확인할 수 있었다.
실시예 4
도 4c에 도시하는 적층체 유닛(U1)을 형성한 후, 이 유닛(U1)을, 금형 내에서 5층 겹쳐 적층하여 가압한 이외는, 실시예 1∼3과 동일하게 하여 적층체 블록을 얻었다. 동일한 20개의 시료에 대해서, 실시예 1과 동일하게 하여 전사성의 시험을 행하는 동시에, 박리의 유무를 관찰했다. 결과를 표 1에 표시한다.
적층체 유닛(U1)을 금형 내에서 복수 적층하여 적층체 블록을 형성한 경우에도, 동일한 결과가 얻어지는 것을 확인할 수 있었다.
실시예 5
표 1에 표시하는 바와 같이, 접착층용 페이스트의 바인더로서 아크릴 수지를 이용하고, 그 가소제로서 프탈산 비스(2헵틸헥실) DOP 또는 (프탈산벤질부틸) BBP를 이용해, 그린 시트용 페이스트의 바인더의 종류를 바꾼 이외는, 실시예 1과 동일하게 하여, 전사성의 시험을 행하는 동시에, 박리의 유무를 관찰했다. 결과를 표 1에 표시한다.
접착층은, 그린 시트에 포함되는 바인더와 실질적으로 동일한 유기 고분자 재료를 포함할 시에, 전사성이 향상되어, 박리의 발생이 적어지는 것을 확인할 수 있었다.
실시예 6
표 1에 표시하는 바와 같이, 접착층용 페이스트에 포함되는 가소제로서, (프탈산벤질부틸) BBP, (아디핀산디옥틸) DOA, (부틸프탈릴부틸글리콜산) BPBG 또는 (인산트리부틸) TBP을 이용한 이외는, 실시예 1과 동일하게 하여, 전사성의 시험을 행하는 동시에, 박리의 유무를 관찰했다. 결과를 표 1에 표시한다.
접착층용 페이스트에 포함되는 가소제는, 프탈산에스테르, 글리콜, 아디핀산 중의 적어도 1개가 바람직한 것을 확인할 수 있었다.
실시예 7
표 2에 표시하는 바와 같이, 접착층용 페이스트에, 10PHR의 대전 제거제를 포함시킨 이외는, 실시예 1과 동일하게 하여, 전사성의 시험을 행하는 동시에, 박리의 유무를 관찰했다. 결과를 표 2에 표시한다. 또한, 대전 제거제의 10PHR이란, 접착층용 바인더(PUB)를 100질량부로 한 경우의 대전 제거제의 질량부이다.
표 2에 표시하는 바와 같이, 접착층용 페이스트에 포함되는 대전 제거제가, 이미다졸린계 계면 활성제인 경우에, 전사성이 향상하여, 박리도 관찰되지 않은 것을 확인할 수 있었다. 이미다졸린계 이외의 대전 제거제는 접착층용 바인더(PVB)와 상용성이 나쁘고, 접착층을 균일하게 작성할 수 없으므로, 접착력이 현저히 저하했다.
<표 2>
실시예 8
표 2에 표시하는 바와 같이, 접착층용 페이스트에, 10PHR의 대전 제거제를 포함시키는 동시에, 0.05∼0.3㎛의 유전체 입자(공재(共材) 분말)를 10PHR로 포함시키고, 접착층 두께를 0.2㎛로 한 이외는, 실시예 1과 동일하게 하여 전사성의 시험을 행하는 동시에, 박리의 유무를 관찰했다. 결과를 표 2에 표시한다. 또한, 공재 분말의 PHR은 대전 제거제의 PHR과 동일한 기준의 중량부이다.
접착층용 페이스트는, 유전체 입자를 포함하고, 그 유전체 입자는, 그린 시트용 페이스트에 포함되는 유전체 입자의 평균 입경과 동등 또는 작은 평균 입경을 가지는 것이 바람직한 것을 확인할 수 있었다.
실시예 9
표 2에 표시하는 바와 같이, 0.1㎛의 유전체 입자(공재 분말)를 20∼50PHR로 포함시키고, 접착층 두께를 0.2㎛로 한 이외는, 실시예 1과 동일하게 하여 전사성의 시험을 행하는 동시에, 박리의 유무를 관찰했다. 결과를 표 2에 표시한다.
공재 분말의 첨가량은 30PHR 이하가 바람직한 것을 확인할 수 있다. 또한, 접착층용 페이스트에 포함되는 유전체 입자의 중량 기준 첨가 비율은 그린 시트용 페이스트에 포함되는 유전체 입자의 중량 기준 첨가 비율보다도 적은 것이 바람직한 것을 확인할 수 있었다. 또한, 그린 시트용 페이스트에 포함되는 유전체 입자의 첨가량은 1667PHR이었다.
실시예 10
도 4c에 도시하는 적층체 유닛(U1)을 금형 내에서 50층으로 겹쳐 적층하여 가압한 이외는, 실시예 1∼3과 동일하게 하여 적층체 블록을 얻었다. 그 후, 이 50층의 적층체 블록을, 0.1㎛의 접착층(28)을 통해, 8블록 겹쳐 적층하고, 그 적층 방향의 상하에, 외층용의 그린 시트(40)(도 8 참조)를 적층하여, 최종 가압을 행하여, 적층체 유닛(U1)이 400층 적층된 적층체를 얻었다. 그린 시트의 파괴가 없는 비율은 60∼95%(○)였다.

Claims (16)

  1. 전극층을, 그린 시트의 표면에 가압하고, 상기 전극층을 상기 그린 시트의 표면에 접착하는 공정과,
    상기 전극층이 접착된 그린 시트를 적층하여, 그린 칩을 형성하는 공정과,
    상기 그린 칩을 소성하는 공정을 가지는 적층형 전자 부품의 제조 방법에 있어서,
    상기 전극층을, 상기 그린 시트의 표면에 가압하기 전에, 상기 전극층의 표면 또는 상기 그린 시트의 표면에, 0.02∼0.3㎛의 두께의 접착층을 형성하는 것을 특징으로 하는 적층형 전자 부품의 제조 방법.
  2. 전극층을, 그린 시트의 표면에 가압하고, 상기 전극층을 상기 그린 시트의 표면에 접착하는 공정과,
    상기 전극층이 접착된 그린 시트를 적층하여, 그린 칩을 형성하는 공정과,
    상기 그린 칩을 소성하는 공정을 가지는 적층형 전자 부품의 제조 방법에 있어서,
    상기 전극층을, 상기 그린 시트의 표면에 가압하기 전에, 상기 전극층의 표면 또는 상기 그린 시트의 표면에, 상기 그린 시트에 포함되는 유전체 입자의 평균 입경보다도 얇은 두께의 접착층을 형성하는 것을 특징으로 하는 적층형 전자 부품의 제조 방법.
  3. 제1항 또는 제2항 중 어느 한 항에 있어서, 상기 그린 시트의 두께가 3㎛ 이하이고, 상기 접착층의 두께가, 상기 그린 시트의 두께의 1/5이하인 적층형 전자 부품의 제조 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 그린 시트는 티탄산바륨을 주성분으로 하는 유전체 입자를 포함하고, 상기 유전체 입자의 평균 입경이, 0.4㎛ 이하인 적층형 전자 부품의 제조 방법.
  5. 제4항에 있어서, 상기 그린 시트는, 바인더로서, 아크릴계 수지 및/또는 부티랄계 수지를 포함하는 적층형 전자 부품의 제조 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 접착층은, 상기 그린 시트에 포함되는 바인더와 실질적으로 동일한 유기 고분자 재료를 포함하는 적층형 전자 부품의 제조 방법.
  7. 제6항에 있어서, 상기 접착층은, 가소제를 포함하며, 상기 가소제는, 프탈산에스테르, 글리콜, 아디핀산, 인산에스테르 중의 적어도 1개이고, 상기 가소제의 중량 기준 첨가량은, 상기 유기 고분자 재료의 중량 기준 첨가량 이하인 적층형 전자 부품의 제조 방법.
  8. 제6항 또는 제7항 중 어느 한 항에 있어서, 상기 접착층은, 대전 제거제를 포함하고, 상기 대전 제거제는 이미다졸린계 계면 활성제이고, 상기 대전 제거제의 중량 기준 첨가량은, 상기 유기 고분자 재료의 중량 기준 첨가량 이하인 적층형 전자 부품의 제조 방법.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서, 상기 접착층은, 유전체 입자를 포함하고, 그 유전체 입자는, 상기 그린 시트에 포함되는 유전체 입자의 평균 입경과 동등 또는 작은 평균 입경을 가지고, 상기 그린 시트에 포함되는 유전체 조성과 실질적으로 동일 종류의 유전체 조성인 적층형 전자 부품의 제조 방법.
  10. 제9항에 있어서, 상기 접착층에 포함되는 유전체 입자의 중량 기준 첨가 비율은, 상기 그린 시트에 포함되는 유전체 입자의 중량 기준 첨가 비율보다도 적은 것을 특징으로 하는 적층형 전자 부품의 제조 방법.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서, 상기 전극층을 상기 그린 시트의 표면에 접착하고, 상기 전극층이 형성된 그린 시트의 표면에, 다른 그린 시트를 접착하는 공정을 반복하여 행하여, 복수의 상기 그린 시트가 상기 전극층을 통해 적층된 적층 블록을 형성하고,
    복수의 상기 적층 블록을, 상기 접착층을 통해 적층하여, 상기 그린 칩을 형성하는 것을 특징으로 하는 적층형 전자 부품의 제조 방법.
  12. 접착층을 이용하지 않고, 전극층을 그린 시트의 표면에 접착하고, 상기 전극층이 형성된 그린 시트의 표면에, 다른 그린 시트를 접착하는 공정을 반복해서 행하여, 복수의 상기 그린 시트가 상기 전극층을 통해 적층된 적층 블록을 형성하고,
    복수의 상기 적층 블록을, 0.02∼0.3㎛의 접착층을 통해 적층하여, 그린 칩을 형성하며,
    상기 그린 칩을 소성하는 것을 특징으로 하는 적층형 전자 부품의 제조 방법.
  13. 제1항 내지 제12항 중 어느 한 항에 있어서, 상기 접착층은, 전사법에 의해 형성되는 적층형 전자 부품의 제조 방법.
  14. 제13항에 있어서, 상기 접착층은, 최초에 지지 시트의 표면에 박리 가능하게 형성되고,
    상기 그린 시트의 표면 또는 상기 전극층의 표면에 가압되어 전사되는 것을 특징으로 하는 적층형 전자 부품의 제조 방법.
  15. 제1항 내지 제14항 중 어느 한 항에 있어서, 상기 전극층은, 박리층을 통해, 지지 시트의 표면에 소정 패턴으로 형성되어 있고, 상기 전극층이 형성되어 있지 않은 박리층의 표면에는, 상기 전극층과 실질적으로 동일한 두께의 여백 패턴층이 형성되고, 상기 여백 패턴층이, 상기 그린 시트와 실질적으로 동일한 재질로 구성되어 있는 적층형 전자 부품의 제조 방법.
  16. 제15항에 있어서, 상기 박리층은, 상기 그린 시트를 구성하는 유전체와 실질적으로 동일한 유전체를 포함하는 것을 특징으로 하는 적층형 전자 부품의 제조 방법.
KR1020057012153A 2002-12-27 2003-12-26 적층형 전자 부품의 제조 방법 KR100848436B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002378816 2002-12-27
JPJP-P-2002-00378816 2002-12-27

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020077012184A Division KR100899748B1 (ko) 2002-12-27 2003-12-26 적층형 전자 부품의 제조 방법

Publications (2)

Publication Number Publication Date
KR20050088236A true KR20050088236A (ko) 2005-09-02
KR100848436B1 KR100848436B1 (ko) 2008-07-28

Family

ID=32708348

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020057012153A KR100848436B1 (ko) 2002-12-27 2003-12-26 적층형 전자 부품의 제조 방법
KR1020077012184A KR100899748B1 (ko) 2002-12-27 2003-12-26 적층형 전자 부품의 제조 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020077012184A KR100899748B1 (ko) 2002-12-27 2003-12-26 적층형 전자 부품의 제조 방법

Country Status (6)

Country Link
US (1) US7491283B2 (ko)
JP (1) JP4317820B2 (ko)
KR (2) KR100848436B1 (ko)
CN (1) CN100538937C (ko)
TW (1) TWI249753B (ko)
WO (1) WO2004061880A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7653973B2 (en) * 2004-06-28 2010-02-02 Tdk Corporation Production method of multilayer electronic device
JP4354993B2 (ja) * 2004-06-28 2009-10-28 Ｔｄｋ株式会社 積層型電子部品の製造方法
JP4483508B2 (ja) * 2004-07-27 2010-06-16 Ｔｄｋ株式会社 積層型電子部品の製造方法
JP4821197B2 (ja) * 2004-08-10 2011-11-24 Ｔｄｋ株式会社 剥離層用ペースト及び積層型電子部品の製造方法
JP4640028B2 (ja) * 2004-08-10 2011-03-02 Ｔｄｋ株式会社 剥離層用ペースト及び積層型電子部品の製造方法
JP2006185975A (ja) * 2004-12-27 2006-07-13 Kyocera Corp 積層電子部品素体の製造方法
US20060286696A1 (en) * 2005-06-21 2006-12-21 Peiffer Joel S Passive electrical article
JP4626455B2 (ja) * 2005-09-07 2011-02-09 Ｔｄｋ株式会社 積層型電子部品の製造方法
CA2668357C (en) * 2008-06-09 2016-08-09 Oms Investments, Inc. Bird feed that attracts fewer undesirable birds
KR100907864B1 (ko) * 2008-09-30 2009-07-14 주식회사 아이엠텍 격리 저항을 구비하는 프로브 카드용 스페이스 트랜스포머 및 그 제조 방법
KR101771740B1 (ko) * 2012-11-13 2017-08-25 삼성전기주식회사 박막형 칩 소자 및 그 제조 방법
KR101548813B1 (ko) * 2013-11-06 2015-08-31 삼성전기주식회사 적층 세라믹 커패시터

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3138610A (en) * 1961-03-10 1964-06-23 Gen Aniline & Film Corp Substituted imidazolines
JPS6351616A (ja) 1986-08-20 1988-03-04 株式会社村田製作所 積層コンデンサの製造方法
JP2969673B2 (ja) 1989-09-08 1999-11-02 松下電器産業株式会社 積層セラミック電子部品の製造方法
US5089071A (en) * 1989-11-03 1992-02-18 Nitto Electrical Industrial Process for producing a multilayered ceramic structure using an adhesive film
JPH03250612A (ja) 1990-02-28 1991-11-08 Nec Corp 積層セラミック部品の製造方法
JPH04280614A (ja) 1991-03-08 1992-10-06 Taiyo Yuden Co Ltd 積層体の製造方法
JPH04282812A (ja) 1991-03-11 1992-10-07 Taiyo Yuden Co Ltd 積層体の製造方法
JP2972000B2 (ja) 1991-09-19 1999-11-08 株式会社トーキン 積層セラミックコンデンサーの製造方法
JP3097007B2 (ja) * 1993-02-08 2000-10-10 松下電器産業株式会社 積層セラミックコンデンサの製造方法
JP3306814B2 (ja) 1993-10-26 2002-07-24 株式会社村田製作所 積層セラミック電子部品の製造方法
JPH07312326A (ja) 1994-05-18 1995-11-28 Matsushita Electric Ind Co Ltd 積層型電子部品の製造方法
JPH08153646A (ja) * 1994-11-30 1996-06-11 Mitsubishi Materials Corp 積層セラミックコンデンサ及びその製造方法
DE69835934D1 (de) 1997-12-03 2006-11-02 Tdk Corp Mehrlagiges keramisches Elektronikbauteil und dessen Herstellungsverfahren
JPH11238646A (ja) 1997-12-03 1999-08-31 Tdk Corp 積層セラミック電子部品およびその製造方法
JP3355312B2 (ja) * 1999-05-21 2002-12-09 ティーディーケイ株式会社 積層セラミック電子部品の製造方法、それに用いる金属膜転写用部材、およびその製造方法
JP3222858B2 (ja) * 1999-06-16 2001-10-29 ティーディーケイ株式会社 金属膜の転写方法および積層セラミック電子部品の製造方法
JP2001023853A (ja) * 1999-07-08 2001-01-26 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサの製造方法
JP2001052952A (ja) * 1999-08-10 2001-02-23 Tdk Corp 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
JP3310636B2 (ja) * 1999-08-23 2002-08-05 ティーディーケイ株式会社 金属膜転写用部材、その製造方法および積層セラミック電子部品の製造方法
JP2001162737A (ja) 1999-12-07 2001-06-19 Ube Ind Ltd 包装用多層フィルム
JP4595183B2 (ja) * 2000-09-11 2010-12-08 株式会社村田製作所 セラミック電子部品およびその製造方法ならびに積層型セラミック電子部品およびその製造方法
JP4653304B2 (ja) * 2000-12-28 2011-03-16 パナソニック株式会社 複合電子部品の製造方法及びその装置
JP4100874B2 (ja) * 2001-03-02 2008-06-11 Ｔｄｋ株式会社 セラミックグリーン体およびセラミック電子部品の製造方法
JP4888929B2 (ja) 2001-06-08 2012-02-29 日東電工株式会社 セラミックグリーンシートの製造方法、積層セラミック電子部品の製造方法およびセラミックグリーンシート用キャリアシート
DE10113361A1 (de) * 2001-03-20 2002-09-26 Andreas Roosen Verfahren zur Verbindung keramischer Grünkörper unter Verwendung eines Transfertapes und Überführung dieser verklebten Grünkörper in einen Keramikkörper
US6648999B2 (en) * 2001-08-27 2003-11-18 Motorola, Inc. Low pressure laminated ceramic devices and method
WO2003036667A1 (fr) * 2001-10-25 2003-05-01 Matsushita Electric Industrial Co., Ltd. Procede de fabrication de composant electronique en ceramique multicouche
KR100731868B1 (ko) * 2002-12-27 2007-06-25 티디케이가부시기가이샤 내부 전극을 갖는 전자 부품의 제조 방법
TWI237834B (en) * 2003-03-31 2005-08-11 Tdk Corp A method for manufacturing a multi-layered ceramic electronic component
JP4299833B2 (ja) * 2003-03-31 2009-07-22 Ｔｄｋ株式会社 電極段差吸収用印刷ペーストおよび電子部品の製造方法
WO2004095479A1 (ja) * 2003-04-18 2004-11-04 Tdk Corporation 積層電子部品用の積層体ユニットの製造方法
JP4340657B2 (ja) * 2003-06-20 2009-10-07 Ｔｄｋ株式会社 グリーンシートの積層方法と積層セラミック電子部品の製造方法
JP4821197B2 (ja) * 2004-08-10 2011-11-24 Ｔｄｋ株式会社 剥離層用ペースト及び積層型電子部品の製造方法

Also Published As

Publication number Publication date
CN1754234A (zh) 2006-03-29
US20060044731A1 (en) 2006-03-02
US7491283B2 (en) 2009-02-17
WO2004061880A1 (ja) 2004-07-22
KR100848436B1 (ko) 2008-07-28
TWI249753B (en) 2006-02-21
KR20070065450A (ko) 2007-06-22
TW200414242A (en) 2004-08-01
JP4317820B2 (ja) 2009-08-19
CN100538937C (zh) 2009-09-09
JPWO2004061880A1 (ja) 2006-05-18
KR100899748B1 (ko) 2009-05-27

Similar Documents

Publication Publication Date Title
JP4894260B2 (ja) 内部電極用ペーストおよび電子部品の製造方法
KR100731868B1 (ko) 내부 전극을 갖는 전자 부품의 제조 방법
KR20070015445A (ko) 전자 부품, 적층 세라믹 콘덴서 및 그 제조 방법
KR100887488B1 (ko) 적층형 세라믹 전자 부품의 제조 방법
KR100848436B1 (ko) 적층형 전자 부품의 제조 방법
WO2006001358A1 (ja) 積層型電子部品の製造方法
KR20050099984A (ko) 그린 시트용 도료와 그 제조방법, 그린 시트와 그제조방법, 전자부품 및 그 제조방법
KR100766184B1 (ko) 그린 시트의 적층 방법과 적층 세라믹 전자 부품의 제조방법
WO2004088686A1 (ja) 積層セラミック電子部品の製造方法
JP2003197457A (ja) 金属膜の転写方法および内部電極を持つ電子部品の製造方法
JP4268967B2 (ja) グリーンシート用塗料、グリーンシート、グリーンシートの製造方法および電子部品の製造方法
JP4626455B2 (ja) 積層型電子部品の製造方法
WO2005026078A1 (ja) グリーンシート用塗料、グリーンシート、グリーンシートの製造方法および電子部品の製造方法
JP2007123758A (ja) 積層型電子部品の製造方法
KR100863398B1 (ko) 적층형 전자부품의 제조방법
KR100863399B1 (ko) 적층형 전자 부품의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
A107 Divisional application of patent
AMND Amendment
J201 Request for trial against refusal decision
E902 Notification of reason for refusal
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20070530

Effective date: 20080530

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110617

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee