KR20050047912A - 낸드 플래시 메모리 소자의 문턱전압 측정 방법 - Google Patents

낸드 플래시 메모리 소자의 문턱전압 측정 방법 Download PDF

Info

Publication number
KR20050047912A
KR20050047912A KR1020030081714A KR20030081714A KR20050047912A KR 20050047912 A KR20050047912 A KR 20050047912A KR 1020030081714 A KR1020030081714 A KR 1020030081714A KR 20030081714 A KR20030081714 A KR 20030081714A KR 20050047912 A KR20050047912 A KR 20050047912A
Authority
KR
South Korea
Prior art keywords
voltage
cell
bit line
threshold voltage
operating
Prior art date
Application number
KR1020030081714A
Other languages
English (en)
Other versions
KR100542701B1 (ko
Inventor
박진수
김도국
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030081714A priority Critical patent/KR100542701B1/ko
Priority to US10/879,540 priority patent/US7031210B2/en
Priority to JP2004194338A priority patent/JP2005149695A/ja
Priority to TW093119302A priority patent/TWI254800B/zh
Priority to CNB2004100556555A priority patent/CN100403452C/zh
Publication of KR20050047912A publication Critical patent/KR20050047912A/ko
Application granted granted Critical
Publication of KR100542701B1 publication Critical patent/KR100542701B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS

Abstract

본 발명은 낸드 플래시 메모리 소자의 문턱전압 측정 방법에 관한 것으로, 셀의 문턱 전압 분포를 측정하기 위해 선택된 셀의 워드라인에는 측정전압을 인가하고, 선택되지 않은 셀의 워드라인에는 패스전압과 동작전압을 합한 전압을 인가하고, 웰과 공통 소스라인에는 동작전압을 인가하고, 비트라인에는 프리차지 전압과 동작전압을 합한 전압을 인가한 다음, 비트라인의 전압 변화를 판단하여 셀의 문턱전압을 측정할 수 있고, 비트라인의 전압변화에 따라 측정전압에서 동작전압을 뺀 전압값을 셀의 문턱전압으로 하여 음의 문턱전압을 양의 전압만을 인가하여 측정할 수 있는 낸드 플래시 메모리 소자의 문턱전압 측정 방법.

Description

낸드 플래시 메모리 소자의 문턱전압 측정 방법{Method of measuring threshold voltage for a NAND flash memory device}
본 발명은 낸드 플래시 메모리 소자의 문턱전압 측정 방법에 관한 것으로, 특히, 소거된 셀의 음의 문턱 전압을 측정할 수 있는 방법에 관한 것이다.
낸드 플래시 셀의 경우 프로그램 셀의 문턱전압은 0V보다 큰 양전압 사이에서 분포하고 있고, 소거된 셀의 문턱전압을 0V보다 작은 음전압 사이에서 분포하고 있다. 소자에 있어서, 이러한 문턱 전압의 분포를 측정하는 것은 셀의 신뢰성을 체크하기 위해서 매우 중요하다.
하지만, 낸드 플래시의 경우 셀을 프로그램하기 위해 16V이상의 고전압을 워드라인에 인가하여야하고, 이를 위해 NMOS 트랜지스터로만 구성된 워드라인 드라이버를 사용한다. 따라서 워드라인 드라이버는 음의 전압을 전달할 수 없다. 이로써, 소거된 셀의 문턱전압 분포를 직접 구하기 위해서는 양의 전압만을 이용하여 측정이 이루어져야 하기 때문에 문턱전압 분포를 구하기가 매우 어려운 문제가 있었다.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여 셀의 워드라인에 음의 전압 대신 0V 이상의 전압을 인가하고, 셀의 드레인, 소스 및 웰 전압을 일정 잔업만큼 상승시켜 셀의 게이트와 소스 간 전압을 음의 전압으로 만들어 소거된 셀의 문턱전압을 측정함으로써, 음의 문턱전압 분포를 측정할 수 있는 낸드 플래시 메모리 소자의 문턱전압 측정 방법을 제공한다.
본 발명에 따른 다수의 셀이 직렬 접속된 다수의 셀 스트링과, 셀 스트링의 공통 드레인 단자와, 셀 스트링의 공통 소스 단자와, 셀 각각을 선택하기 위한 워드라인과, 셀이 형성된 반도체 기판의 웰을 포함하는 낸드 플래시 메모리 소자의 문턱전압 측정방법에 있어서, 상기 웰과 상기 공통 소스단자에 동작전압을 인가하고, 선택된 셀의 상기 워드라인에는 문턱전압측정을 위한 측정전압을 인가하고, 선택되지 않은 상기 워드라인에는 패스전압에 상기 동작전압을 합한 전압을 인가하고, 상기 공통 드레인 단자에는 프리차지 전압에 상기 동작전압을 합한 전압을 인가한 다음, 상기 공통 드레인 단자의 전압 변화를 통해 상기 선택된 셀의 문턱전압을 측정하는 낸드 플래시 메모리 소자의 문턱전압 측정 방법을 제공한다.
또한, 다수의 셀이 직렬 접속된 다수의 셀 스트링과, 상기 셀 스트링을 선택하기 위해 상기 셀 스트링의 공통 드레인 단자에 접속된 다수의 비트라인과, 상기 셀 스트링의 공통 소스 단자에 접속된 공통 소스라인과, 상기 비트라인과 교차하며 상기 셀 각각을 선택하기 위한 다수의 워드라인과, 상기 셀이 형성된 반도체 기판의 웰을 포함하는 낸드 플래시 메모리 소자의 문턱전압 측정 방법에 있어서, 상기 웰에 동작 전압을 인가하는 단계와, 상기 비트라인에 프리 차지 전압과 상기 동작전압을 합한 전압을 인가하고, 선택된 워드라인에 측정전압을 인가하고, 선택되지 않은 워드라인에는 패스전압과 상기 동작전압을 합한 전압을 인가하고, 상기 공통소스라인에는 상기 동작전압을 인가하는 단계 및 독출동작을 통해 상기 비트라인의 전압 변화를 판단하여, 상기 비트라인 전압이 강하하면 상기 측정전압을 소정레벨 상승시키거나, 상기 비트라인 전압의 변화가 없으면 상기 측정전압에서 상기 동작전압을 뺀 값을 선택된 셀의 문턱전압으로 인식하는 단계를 포함하는 낸드 플래시 메모리 소자의 문턱전압 측정 방법을 제공한다.
바람직하게, 상기 측정전압은 0 내지 10V의 전압을 사용하고, 상기 동작전압은 3 내지 4V의 전압을 사용하며, 상기 패스전압은 4 내지 6V의 전압을 사용하며, 상기 프리차지 전압은 1 내지 2V의 전압을 사용한다.
바람직하게, 상기 비트라인을 초기화 하기 위한 버추얼 파워 입력단을 통해 상기 비트라인에 상기 프리 차지 전압과 상기 동작전압을 합한 전압을 인가한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 1은 본 발명의 낸드 플래시 소자의 문턱전압 측정 방법을 설명하기 위한 개념도이다.
도 1을 참조하면, 다수의 셀이 직렬 접속된 다수의 셀 스트링과, 셀 스트링의 공통 드레인 단자와, 셀 스트링의 공통 소스 단자와, 셀 각각을 선택하기 위한 워드라인과, 셀이 형성된 반도체 기판의 웰을 포함하는 낸드 플래시 메모리 소자에 있어서, 웰과 공통 소스단자에 동작전압(VE)을 인가하고, 선택된 셀의 워드라인에는 문턱전압측정을 위한 측정전압(Vtest)을 인가하고, 선택되지 않은 워드라인에는 패스전압(Vpass)에 동작전압(VE)을 합한 전압(Vpass + VE)을 인가하고, 공통 드레인 단자에는 프리차지 전압(Vpre)에 동작전압(VE)을 합한 전압(Vpre + VE)을 인가하여 셀의 문턱전압을 측정한다.
측정전압(Vtest)을 0V에서 소정 레벨의 전압까지 천천히 상승시키면서, 공통 드레인 단자(비트라인)에 인가된 전압(Vpre + VE)의 변화를 통해 셀의 문턱전압을 측정하는 것이 바라직하다. 공통 드레인 단자의 전압이 변화 하지 않으면 측정전압(Vtest)을 이전에 측정했던 값보다 좀더 높은 전압(△V)을 인가하고, 공통 드레인 단자의 전압(Vpre + VE)이 변화 하면 그 순간 인가된 측정전압(Vtest)에서 동작전압(VE)을 뺀 값(Vtest - VE)을 셀의 문턱전압으로 하는 것이 바람직하다.
이는, 셀의 게이트와 소스간 전압, Vgs는 측정전압(Vtest)에서 동작전압(VE)을 뺀만큼의 전압이 되고, 측정전압(Vtest)이 동작전압(VE)보다 작은 경우에는 Vgs는 음의 전압을 가지게 되어 이로써 음의 문턱전압을 측정할 수 있다. 측정전압(Vtest)을 동작전압(VE) 보다 크게 가하면 Vgs는 양의 값을 가지고, 양의 문턱전압을 측정할 수 있게 된다. 동작전압(VE)은 소거 셀이 가지는 최소 문턱전압의 절대치 값을 사용하는 것이 바람직하다.
측정전압(Vtest)은 0 내지 10V의 전압을 사용하고, 동작전압(VE)은 3 내지 4V의 전압을 사용하는 것이 바람직하다. 패스전압(Vpass)은 4 내지 6V의 전압을 사용하고, 프리차지 전압(Vpre)은 1 내지 2V의 전압을 사용하는 것이 효과적이다.
도 2는 본 발명에 따른 플래시 메모리 소자의 회로도이다.
도 2를 참조하면, 플래시 메모리 소자는 다수의 셀이 직렬 접속된 다수의 셀 스트링(100)과, 상기 셀 스트링을 선택하기 위해 상기 셀 스트링의 공통 드레인 단자에 접속된 다수의 비트라인(B/L)과, 상기 셀 스트링의 공통 소스 단자에 접속된 공통 소스라인(CSL)과, 상기 비트라인(B/L)과 교차하며 상기 셀 각각을 선택하기 위한 다수의 워드라인(W/L)과, 상기 비트라인(B/L)에 각기 접속되어 선택된 셀의 데이터를 센싱하고 래치하는 다수의 페이지 버퍼(200)를 포함한다.
페이지 버퍼(200)는 비트라인(B/L)과 제 1 노드(Q1) 사이에 접속되어 비트라인 선택신호(BSL)에 따라 구동하는 제 1 NMOS 트랜지스터(N1)와, 제 1 제어신호(CS1)에 따라 비트라인(B/L)에 고전압을 인가하기 위한 제 2 NMOS 트랜지스터(N2)와, 프리차지 인에이블 신호(PRECHb)에 따라 제 1 전압을 제 1 노드(Q1)에 인가하는 제 1 PMOS 트랜지스터(P1)와, 셀의 데이터를 센싱하고 래치하는 제 1 래치(L1)와, 제 1 래치(L1)의 일 입력단과 접지전원(Vss) 사이에 직렬접속되고 각기 제 1 노드(Q1) 및 센싱신호(Sense)에 따라 구동하는 제 3 및 제 4 NMOS 트랜지스터(N3 및 N4)와, 제 1 노드(Q1)와 제 1 래치(L1)의 다른 일 입력단자에 접속되어 제 2 제어신호(CS2)에 따라 구동하는 제 5 NMOS 트랜지스터(N5)와, 제 1 노드(Q1)와 접지전원 사이에 접속되어 제 3 제어신호(CS3)에 따라 제 1 노드(Q1)를 초기화 하는 제 6 NMOS 트랜지스터(N6)를 포함한다.
제 1 제어신호(CS1)는 비트라인을 초기화 하기 위한 신호를 지칭하는 것으로써, 제 1 제어신호(CS1)에 따라 제 2 NMOS 트랜지스터(N2)의 구동을 제어하여 리드 동작일 경우 그라운드 신호를 인가하고, 프로그램시에는 전원전압을 인가한다. 본 실시예에서는 이뿐만 아니라 버추얼 파워 입력단(VIRPWR)과 비트라인 사이에 접속된 제 2 NMOS 트랜지스터(N2)를 통해 고전압의 동작전압을 인가하는 것이 바람직하다. 제 1 전압을 전원전압을 지칭하는 것으로 플래시 메모리 소자의 내부 전원을 사용하는 것이 바람직하다.
이하, 상술한 구성을 갖는 본 발명의 플래시 메모리 소자의 문턱전압 분포 측정방법을 파형도를 참조하여 설명한다.
도 3은 본 발명의 플래시 메모리 소자의 각 노드의 파형도이다.
도 2 및 도 3을 참조하면, 페이지 버퍼(200)는 셀의 데이터를 읽고, 프로그램 데이터에 따라 비트라인(B/L) 전압을 인가할 수 있다. 낸드 플래시에서 셀의 데이터를 페이지 버퍼(200)로 읽어 내거나 페이지 버퍼(200)에 입력된 데이터에 따라 프로그램을 수행할 경우 N 개의 페이지 수만큼 동시에 이루어지게 된다. 낸드 플래시 셀이 문턴전압의 분포는 소거 셀은 음의 문턱전압을 가지고, 프로그램된 셀은 양의 문턱전압을 가진다.
먼저, 프로그램된 셀의 문턱전압을 측정하기 위해서는 선택된 셀의 워드라인(Sel W/L)에는 0V 이상의 측정전압(Vtest)을 인가하고, 독출동작을 수행하여 문턱전압을 측정한다.
먼저, 페이지 버퍼(100)의 제 1 래치(L1)를 0으로 리셋하고, 선택된 셀의 워드라인(Sel W/L)에 측정전압(Vtest)을 인가하고, 선택되지 않을 셀의 워드라인(Pass W/L)에 4.5V의 패스 전압(Vpass)에 동작전압(VE)을 합한 전압을 인가하여 패스 트랜지스터로 동작시킨다. 워드라인(W/L)은 프로그램시 10V이상의 고전압이 인가되기 때문에 패스전압(Vpass)과 동작전압(VE)을 합한 전압은 충분히 인가한다.
제 1 제어신호(CS1)를 인가하여 비트라인(B/L)에 프리차지 전압(Vpre)에 동작전압(VE)을 합한 전압을 인가한다. 비트라인(B/L)은 페이지 버퍼(200)의 제 1 전압보다 더 높은 고전압을 인가하기 위해 디스차지 신호(제 1 제어신호; CS1)에 따라 비트라인(B/L)을 디스차지하는 노드를 이용하여 고전압을 인가하는 것이 바람직하다. 웰과 공통 소스라인(CSL)에도 동작전압(VE)을 함께 인가한다.
소정시간동안 셀을 평가하게 되는데, 이 경우 선택된 셀의 문턱전압이 측정전압(Vtest)보다 작을 경우에는 비트라인(B/L)으로부터 소스라인(CSL)으로 전류 패스가 형성되어 비트라인(B/L) 전압이 하강하게 된다. 비트라인(B/L)에 프리차지 전압(Vpre) 보다 낮은 전압을 인가하면 프리차지된 전압은 비트라인(B/L)을 통해 방전되고, 센싱 신호(Sense)가 인가되어도 래치(L1)의 초기치인 0을 유지하게 된다. 즉, 프리차지 인에이블 신호(Prechb)가 로직 하이가 되어 제 1 노드(Q1)에 인가된 전압이 플로팅되고, 비트라인 선택신호(BSL)와 제 2 제어신호(CS2)에 의해 비트라인(B/L) 노드의 값이 제 1 래치(L1)에 인가되더라도, 제 1 래치(L1)의 값은 변화 하지 않고, 초기 설정된 로직 로우인 0을 그대로 유지하게 된다.
한편, 선택된 셀의 문턱전압이 측정전압(Vtest)보다 클 경우에는 비트라인(B/L)으로 전류 패스가 형성되지 않아 비트라인(B/L) 전압은 프리차지 전압(Vpre)에 동작전압(VE)을 합한 전압을 유지하게 된다. 이때, 비트라인(B/L)에 프리차지전압(Vpre)에 동작전압(VE)을 합한 전압보다 낮은 전압을 인가하더라도 비트라인(B/L)은 변화가 없게 되어 센싱 신호(Sense)가 인가되면 제 1 래치(L1)의 데이터는 1로 바뀌게 된다.
따라서, 제 1 래치(L1)의 데이터값이 1로 변화하는 순간에 인가된 측정전압(Vtest)에서 동작전압(VE)을 뺀 값의 전압이 셀의 프로그램시의 문턱전압이 된다. 프로그램된 셀의 문턱전압 측정시 동작전압(VE)을 인가하지 않고, 실시할 수 도 있다. 이와 같이 플래시 메모리 소자의 각각의 셀들을 측정하여 프로그램된 셀의 문턱전압 분포를 구할 수 있다.
제 1 제어신호(CS1)는 프리차지전압(Vpre)에 동작전압(VE)을 합한 값에 제 2 NMOS 트랜지스터(N2)의 문턱전압(Vth)만큼 상승된 전압을 인가하여 제 2 NMOS 트랜지스터(N2)에 의한 전압강하를 방지하는 것이 바람직하다.
다음으로, 소거된 셀의 문턱전압을 측정하기 위해서는 선택된 셀의 워드라인(Sel W/L)에는 0V이상의 측정전압(Vest)을 인가하고, 독출 동작을 수행하여 문턱전압을 측정한다. 바람직하게 측정전압(Vtest)을 0V로 하고 독출동작을 실시한 다음 순차적으로 전압 레벨을 상승시킨다.
소거된 셀을 측정하기 위해 페이지 버퍼(200)의 제 1 래치(L1)를 초기에 로직 로우인 0으로 세팅한 다음, 선택되지 않은 워드라인(Pass W/L)과, 비트라인(B/L), 공통 소스라인(CSL) 및 웰에 소정의 전압을 인가하고, 측정전압(Vtest)을 소정전압 만큼 상승시켜 페이지 버퍼(200)의 셀 데이터를 읽게 되면, 셀 데이터가 0에서 1로 바뀔 때 소거된 셀의 문턱전압을 알 수 있다. 바람직하게, 선택된 셀의 워드라인(Sel W/L)에는 0V이상의 측정전압(Vtest)을 인가하고, 선택되지 않은 셀의 워드라인(Pass W/L)과, 공통 소스라인(CSL), 비트라인(B/L) 및 웰에 각기 동작전압(VE) 만큼 상승한 전압을 인가한다.
그후, 프리차지 인에이블 신호(Prechb)에 따라 제 1 PMOS 트랜지스터(P1)를 구동시켜 제 1 전압을 제 1 노드(Q1)에 인가한다. 비트라인 선택신호(SEL)와 제 2 제어신호(CS2)에 따라 비트라인(B/L)에 인가된 비트라인 전압의 변화에 따라 제 1 래치(L1)의 데이터의 변화를 판단함으로써, 셀의 문턱 전압을 판단한다.
바람직하게, 도 4의 비트라인 신호를 살펴보면, 선택된 셀의 문턱전압이 측정전압(Vtest)에서 동작전압(VE)을 뺀값보다 작을 경우(Vth<(Vtest-VE)), 비트라인(B/L)으로부터 소스라인(CSL)으로 전류 패스가 형성되어 비트라인(B/L) 전압이 하강하게 된다. 선택된 셀의 문턱전압이 측정전압(Vtest)에서 동작전압(VE)을 뺀값보다 클 경우(Vth>(Vtest-VE)), 비트라인(B/L)으로부터 소스라인(CSL)으로 전류 패스가 형성되지 않아 비트라인(B/L) 전압은 프리차지 전압을 유지하게 된다.
도 4는 본 발명의 문턱전압 측정 방법의 흐름도이다.
도 3 및 도 4를 참조하면, 플래시 메모리 소자의 웰에 동작 전압을 인가한다(400). 제 1 제어신호가 로직하이가 되면, 비트라인에 프리차지전압과 동작전압을 합한 전압을 인가하고, 선택된 셀의 워드라인에는 측정전압을 인가하고, 선택되지 않은 워드라인에는 패스전압과 동작전압을 합한 전압을 인가하고, 공통소스라인에는 동작전압을 인가한다(410). 소정시간 즉, 비트라인에 프리차지전압과 동작전압을 합한전압으로 프리차지한 후에, 제 1 제어신호는 로직 로우가 된다. 제 1 제어신호는 프리차지전압과 동작전압 및 문턱전압을 합한 전압을 갖는 신호를 사용하는 것이 바람직하다. 워드라인에는 프로그램 동작시 10 내지 20V의 고전압이 인가되기 때문에 본 발명의 테스트 전압 또는, 패스 전압과 동작전압을 합한 전압을 인가할 수 있다. 또한, 웰과 공통 소스라인 또한 고전압을 인가하기 쉬운 패스를 가지고 있다. 비트라인에 프리차지전압과 동작 전압을 합한 전압을 인가하기 위해 비트라인을 초기화 하기 위한 버추얼 파워 입력단을 통해 동작 전압을 인가하는 것이 바람직하다. 이는 페이지 버퍼의 프리차지 노드를 통해서는 고전압을 인가하기 어렵기 때문이다.
페이지 버퍼의 래치를 0으로 세팅한 다음, 비트라인 선택신호와 센싱신호를 인가하여 비트라인 전압의 변화를 판단한다(420). 이때, 비트라인에 프리차지된 전압이 변화 하였을 경우에는 측정전압을 소정레벨 상승시킨 후(430), 다시한번 비트라인 전압의 변화를 판단한다. 한편, 비트라인의 전압의 변화가 없을 경우에는 측정전압에서 동작전압을 뺀 전압을 선택된 셀의 문턱전압으로 인식한다(440).
각 노드에 인가되었던 전압을 차단하거나 디스차지하여 셀의 문턱전압 측정을 종료한다.
도 5는 본 발명의 문턱전압 측정 방법에 따라 측정된 플래시 메모리 소자의 문턱전압 분포도이다.
도 5를 참조하면, 프로그램된 셀의 문턱전압은 약 1 내지 4V 사이에서 존재하고, 소거된 셀의 문턱전압은 -3에서 -1V 사이에서 존재한다. 이로써, 본 발명의 동작전압을 -3V의 절대값인 3V로 하여 문턱전압을 측정하는 것이 바람직하다.
상술한 바와 같이, 본 발명은 셀의 문턱 전압 분포를 측정하기 위해 선택된 셀의 워드라인에는 측정전압을 인가하고, 선택되지 않은 셀의 워드라인에는 패스전압과 동작전압을 합한 전압을 인가하고, 웰과 공통 소스라인에는 동작전압을 인가하고, 비트라인에는 프리차지 전압과 동작전압을 합한 전압을 인가한 다음, 비트라인의 전압 변화를 판단하여 셀의 문턱전압을 측정할 수 있다.
또한, 비트라인의 전압변화에 따라 측정전압에서 동작전압을 뺀 전압값을 셀의 문턱전압으로 하여 음의 문턱전압을 양의 전압만을 인가하여 측정할 수 있다.
도 1은 본 발명의 낸드 플래시 소자의 문턱전압 측정 방법을 설명하기 위한 개념도이다.
도 2는 본 발명에 따른 플래시 메모리 소자의 회로도이다.
도 3은 본 발명의 플래시 메모리 소자의 각 노드의 파형도이다.
도 4는 본 발명의 문턱전압 측정 방법의 흐름도이다.
도 5는 본 발명의 문턱전압 측정 방법에 따라 측정된 플래시 메모리 소자의 문턱전압 분포도이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 셀 스트링 200 : 페이지 버퍼

Claims (4)

  1. 다수의 셀이 직렬 접속된 다수의 셀 스트링과, 셀 스트링의 공통 드레인 단자와, 셀 스트링의 공통 소스 단자와, 셀 각각을 선택하기 위한 워드라인과, 셀이 형성된 반도체 기판의 웰을 포함하는 낸드 플래시 메모리 소자의 문턱전압 측정방법에 있어서,
    상기 웰과 상기 공통 소스단자에 동작전압을 인가하고, 선택된 셀의 상기 워드라인에는 문턱전압측정을 위한 측정전압을 인가하고, 선택되지 않은 상기 워드라인에는 패스전압에 상기 동작전압을 합한 전압을 인가하고, 상기 공통 드레인 단자에는 프리차지 전압에 상기 동작전압을 합한 전압을 인가한 다음, 상기 공통 드레인 단자의 전압 변화를 통해 상기 선택된 셀의 문턱전압을 측정하는 낸드 플래시 메모리 소자의 문턱전압 측정 방법.
  2. 다수의 셀이 직렬 접속된 다수의 셀 스트링과, 상기 셀 스트링을 선택하기 위해 상기 셀 스트링의 공통 드레인 단자에 접속된 다수의 비트라인과, 상기 셀 스트링의 공통 소스 단자에 접속된 공통 소스라인과, 상기 비트라인과 교차하며 상기 셀 각각을 선택하기 위한 다수의 워드라인과, 상기 셀이 형성된 반도체 기판의 웰을 포함하는 낸드 플래시 메모리 소자의 문턱전압 측정 방법에 있어서,
    상기 웰에 동작 전압을 인가하는 단계;
    상기 비트라인에 프리 차지 전압과 상기 동작전압을 합한 전압을 인가하고, 선택된 워드라인에 측정전압을 인가하고, 선택되지 않은 워드라인에는 패스전압과 상기 동작전압을 합한 전압을 인가하고, 상기 공통소스라인에는 상기 동작전압을 인가하는 단계; 및
    독출동작을 통해 상기 비트라인의 전압 변화를 판단하여, 상기 비트라인 전압이 강하하면 상기 측정전압을 소정레벨 상승시키거나, 상기 비트라인 전압의 변화가 없으면 상기 측정전압에서 상기 동작전압을 뺀 값을 선택된 셀의 문턱전압으로 인식하는 단계를 포함하는 낸드 플래시 메모리 소자의 문턱전압 측정 방법.
  3. 제 1항 또는 제 2 항에 있어서,
    상기 측정전압은 0 내지 10V의 전압을 사용하고, 상기 동작전압은 3 내지 4V의 전압을 사용하며, 상기 패스전압은 4 내지 6V의 전압을 사용하며, 상기 프리차지 전압은 1 내지 2V의 전압을 사용하는 낸드 플래시 메모리 소자의 문턱전압 측정 방법.
  4. 제 2 항에 있어서,
    상기 비트라인을 초기화 하기 위한 버추얼 파워 입력단을 통해 상기 비트라인에 상기 프리차지 전압과 상기 동작전압을 합한 전압을 인가하는 낸드 플래시 메모리 소자의 문턱 전압 측정 방법.
KR1020030081714A 2003-11-18 2003-11-18 낸드 플래시 메모리 소자의 문턱전압 측정 방법 KR100542701B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020030081714A KR100542701B1 (ko) 2003-11-18 2003-11-18 낸드 플래시 메모리 소자의 문턱전압 측정 방법
US10/879,540 US7031210B2 (en) 2003-11-18 2004-06-29 Method of measuring threshold voltage for a NAND flash memory device
JP2004194338A JP2005149695A (ja) 2003-11-18 2004-06-30 Ｎａｎｄフラッシュメモリ素子のしきい電圧測定方法
TW093119302A TWI254800B (en) 2003-11-18 2004-06-30 Method of measuring threshold voltage for a NAND flash memory device
CNB2004100556555A CN100403452C (zh) 2003-11-18 2004-08-02 用于测量与非闪存装置的门限电压的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030081714A KR100542701B1 (ko) 2003-11-18 2003-11-18 낸드 플래시 메모리 소자의 문턱전압 측정 방법

Publications (2)

Publication Number Publication Date
KR20050047912A true KR20050047912A (ko) 2005-05-23
KR100542701B1 KR100542701B1 (ko) 2006-01-11

Family

ID=34567800

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030081714A KR100542701B1 (ko) 2003-11-18 2003-11-18 낸드 플래시 메모리 소자의 문턱전압 측정 방법

Country Status (5)

Country Link
US (1) US7031210B2 (ko)
JP (1) JP2005149695A (ko)
KR (1) KR100542701B1 (ko)
CN (1) CN100403452C (ko)
TW (1) TWI254800B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100880316B1 (ko) * 2007-07-25 2009-01-28 주식회사 하이닉스반도체 메모리 소자 및 그 독출 방법

Families Citing this family (106)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE602005019864D1 (de) * 2005-06-03 2010-04-22 Imec Verfahren zur Steuerung einen nichtflüchtigen Ladungshaftstellen-Speicheranordnungen und Verfahren zur Bestimmung der Programmier-/Löschparameter
DE602005009937D1 (de) 2005-06-03 2008-11-06 Imec Inter Uni Micro Electr Extraktionsverfahren für die Lastverteilung in einem Halbleiterbauelement
US8239735B2 (en) * 2006-05-12 2012-08-07 Apple Inc. Memory Device with adaptive capacity
KR101375955B1 (ko) 2006-05-12 2014-03-18 애플 인크. 메모리 디바이스 내의 왜곡 추정 및 상쇄
WO2007132452A2 (en) * 2006-05-12 2007-11-22 Anobit Technologies Reducing programming error in memory devices
KR101202537B1 (ko) * 2006-05-12 2012-11-19 애플 인크. 메모리 디바이스를 위한 결합된 왜곡 추정 및 에러 보정 코딩
WO2008024688A2 (en) * 2006-08-25 2008-02-28 Micron Technology, Inc. Method, apparatus and system relating to automatic cell threshold voltage measurement
US7483305B2 (en) * 2006-08-28 2009-01-27 Micron Technology, Inc. Method, apparatus and system relating to automatic cell threshold voltage measurement
WO2008026203A2 (en) 2006-08-27 2008-03-06 Anobit Technologies Estimation of non-linear distortion in memory devices
CN101601094B (zh) 2006-10-30 2013-03-27 苹果公司 使用多个门限读取存储单元的方法
US7975192B2 (en) 2006-10-30 2011-07-05 Anobit Technologies Ltd. Reading memory cells using multiple thresholds
US7924648B2 (en) 2006-11-28 2011-04-12 Anobit Technologies Ltd. Memory power and performance management
US8151163B2 (en) 2006-12-03 2012-04-03 Anobit Technologies Ltd. Automatic defect management in memory devices
US7593263B2 (en) * 2006-12-17 2009-09-22 Anobit Technologies Ltd. Memory device with reduced reading latency
US7900102B2 (en) * 2006-12-17 2011-03-01 Anobit Technologies Ltd. High-speed programming of memory devices
US8151166B2 (en) 2007-01-24 2012-04-03 Anobit Technologies Ltd. Reduction of back pattern dependency effects in memory devices
US7751240B2 (en) 2007-01-24 2010-07-06 Anobit Technologies Ltd. Memory device with negative thresholds
US8369141B2 (en) * 2007-03-12 2013-02-05 Apple Inc. Adaptive estimation of memory cell read thresholds
US7532516B2 (en) * 2007-04-05 2009-05-12 Sandisk Corporation Non-volatile storage with current sensing of negative threshold voltages
US7606076B2 (en) * 2007-04-05 2009-10-20 Sandisk Corporation Sensing in non-volatile storage using pulldown to regulated source voltage to remove system noise
US8001320B2 (en) * 2007-04-22 2011-08-16 Anobit Technologies Ltd. Command interface for memory devices
US7864584B2 (en) * 2007-05-02 2011-01-04 Micron Technology, Inc. Expanded programming window for non-volatile multilevel memory cells
US8429493B2 (en) 2007-05-12 2013-04-23 Apple Inc. Memory device with internal signap processing unit
US8234545B2 (en) * 2007-05-12 2012-07-31 Apple Inc. Data storage with incremental redundancy
US8073648B2 (en) * 2007-05-14 2011-12-06 Sandisk Il Ltd. Measuring threshold voltage distribution in memory using an aggregate characteristic
US7925936B1 (en) 2007-07-13 2011-04-12 Anobit Technologies Ltd. Memory device with non-uniform programming levels
US8259497B2 (en) 2007-08-06 2012-09-04 Apple Inc. Programming schemes for multi-level analog memory cells
US8174905B2 (en) 2007-09-19 2012-05-08 Anobit Technologies Ltd. Programming orders for reducing distortion in arrays of multi-level analog memory cells
US7773413B2 (en) 2007-10-08 2010-08-10 Anobit Technologies Ltd. Reliable data storage in analog memory cells in the presence of temperature variations
US8068360B2 (en) * 2007-10-19 2011-11-29 Anobit Technologies Ltd. Reading analog memory cells using built-in multi-threshold commands
US8000141B1 (en) 2007-10-19 2011-08-16 Anobit Technologies Ltd. Compensation for voltage drifts in analog memory cells
WO2009050703A2 (en) 2007-10-19 2009-04-23 Anobit Technologies Data storage in analog memory cell arrays having erase failures
WO2009063450A2 (en) 2007-11-13 2009-05-22 Anobit Technologies Optimized selection of memory units in multi-unit memory devices
US7613045B2 (en) * 2007-11-26 2009-11-03 Sandisk Il, Ltd. Operation sequence and commands for measuring threshold voltage distribution in memory
US8225181B2 (en) 2007-11-30 2012-07-17 Apple Inc. Efficient re-read operations from memory devices
US8209588B2 (en) * 2007-12-12 2012-06-26 Anobit Technologies Ltd. Efficient interference cancellation in analog memory cell arrays
US8456905B2 (en) 2007-12-16 2013-06-04 Apple Inc. Efficient data storage in multi-plane memory devices
US8085586B2 (en) * 2007-12-27 2011-12-27 Anobit Technologies Ltd. Wear level estimation in analog memory cells
JP5166894B2 (ja) * 2008-01-30 2013-03-21 セイコーインスツル株式会社 半導体記憶装置
US8156398B2 (en) * 2008-02-05 2012-04-10 Anobit Technologies Ltd. Parameter estimation based on error correction code parity check equations
US7924587B2 (en) * 2008-02-21 2011-04-12 Anobit Technologies Ltd. Programming of analog memory cells using a single programming pulse per state transition
US7864573B2 (en) 2008-02-24 2011-01-04 Anobit Technologies Ltd. Programming analog memory cells for reduced variance after retention
US8230300B2 (en) * 2008-03-07 2012-07-24 Apple Inc. Efficient readout from analog memory cells using data compression
US8059457B2 (en) * 2008-03-18 2011-11-15 Anobit Technologies Ltd. Memory device with multiple-accuracy read commands
US8400858B2 (en) 2008-03-18 2013-03-19 Apple Inc. Memory device with reduced sense time readout
JP5676842B2 (ja) * 2008-05-30 2015-02-25 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
US8498151B1 (en) 2008-08-05 2013-07-30 Apple Inc. Data storage in analog memory cells using modified pass voltages
US7924613B1 (en) 2008-08-05 2011-04-12 Anobit Technologies Ltd. Data storage in analog memory cells with protection against programming interruption
US8949684B1 (en) 2008-09-02 2015-02-03 Apple Inc. Segmented data storage
US8169825B1 (en) 2008-09-02 2012-05-01 Anobit Technologies Ltd. Reliable data storage in analog memory cells subjected to long retention periods
US8000135B1 (en) 2008-09-14 2011-08-16 Anobit Technologies Ltd. Estimation of memory cell read thresholds by sampling inside programming level distribution intervals
US8482978B1 (en) 2008-09-14 2013-07-09 Apple Inc. Estimation of memory cell read thresholds by sampling inside programming level distribution intervals
US8239734B1 (en) 2008-10-15 2012-08-07 Apple Inc. Efficient data storage in storage device arrays
KR101462605B1 (ko) * 2008-10-29 2014-11-19 삼성전자주식회사 플래시 메모리 장치 및 이의 테스트 방법
US8713330B1 (en) 2008-10-30 2014-04-29 Apple Inc. Data scrambling in memory devices
JP2010118123A (ja) * 2008-11-14 2010-05-27 Toshiba Corp 半導体記憶装置
US9159452B2 (en) 2008-11-14 2015-10-13 Micron Technology, Inc. Automatic word line leakage measurement circuitry
US8208304B2 (en) 2008-11-16 2012-06-26 Anobit Technologies Ltd. Storage at M bits/cell density in N bits/cell analog memory cell devices, M>N
US7764544B2 (en) * 2008-11-25 2010-07-27 Sandisk Corporation All-bit-line erase verify and soft program verify
US7859932B2 (en) * 2008-12-18 2010-12-28 Sandisk Corporation Data refresh for non-volatile storage
US8248831B2 (en) * 2008-12-31 2012-08-21 Apple Inc. Rejuvenation of analog memory cells
US8174857B1 (en) 2008-12-31 2012-05-08 Anobit Technologies Ltd. Efficient readout schemes for analog memory cell devices using multiple read threshold sets
US8924661B1 (en) 2009-01-18 2014-12-30 Apple Inc. Memory system including a controller and processors associated with memory devices
US8228701B2 (en) 2009-03-01 2012-07-24 Apple Inc. Selective activation of programming schemes in analog memory cell arrays
US8259506B1 (en) 2009-03-25 2012-09-04 Apple Inc. Database of memory read thresholds
US8832354B2 (en) * 2009-03-25 2014-09-09 Apple Inc. Use of host system resources by memory controller
US8238157B1 (en) 2009-04-12 2012-08-07 Apple Inc. Selective re-programming of analog memory cells
US8479080B1 (en) 2009-07-12 2013-07-02 Apple Inc. Adaptive over-provisioning in memory systems
US8495465B1 (en) 2009-10-15 2013-07-23 Apple Inc. Error correction coding over multiple memory pages
US8677054B1 (en) 2009-12-16 2014-03-18 Apple Inc. Memory management schemes for non-volatile memory devices
US8694814B1 (en) 2010-01-10 2014-04-08 Apple Inc. Reuse of host hibernation storage space by memory controller
US8677203B1 (en) 2010-01-11 2014-03-18 Apple Inc. Redundant data storage schemes for multi-die memory systems
US9324440B2 (en) 2010-02-09 2016-04-26 Samsung Electronics Co., Ltd. Nonvolatile memory devices, operating methods thereof and memory systems including the same
KR101691088B1 (ko) 2010-02-17 2016-12-29 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
KR101691092B1 (ko) 2010-08-26 2016-12-30 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
US9378831B2 (en) 2010-02-09 2016-06-28 Samsung Electronics Co., Ltd. Nonvolatile memory devices, operating methods thereof and memory systems including the same
KR101658479B1 (ko) * 2010-02-09 2016-09-21 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
US8694853B1 (en) 2010-05-04 2014-04-08 Apple Inc. Read commands for reading interfering memory cells
US8572423B1 (en) 2010-06-22 2013-10-29 Apple Inc. Reducing peak current in memory systems
US8595591B1 (en) 2010-07-11 2013-11-26 Apple Inc. Interference-aware assignment of programming levels in analog memory cells
US9104580B1 (en) 2010-07-27 2015-08-11 Apple Inc. Cache memory for hybrid disk drives
US8645794B1 (en) 2010-07-31 2014-02-04 Apple Inc. Data storage in analog memory cells using a non-integer number of bits per cell
US8856475B1 (en) 2010-08-01 2014-10-07 Apple Inc. Efficient selection of memory blocks for compaction
US8694854B1 (en) 2010-08-17 2014-04-08 Apple Inc. Read threshold setting based on soft readout statistics
US9021181B1 (en) 2010-09-27 2015-04-28 Apple Inc. Memory management for unifying memory cell conditions by using maximum time intervals
US8588007B2 (en) 2011-02-28 2013-11-19 Micron Technology, Inc. Leakage measurement systems
TWI418813B (zh) * 2011-04-11 2013-12-11 Macronix Int Co Ltd 記憶體陣列之局部位元線缺陷之檢測方法
US8634264B2 (en) 2011-10-26 2014-01-21 Micron Technology, Inc. Apparatuses, integrated circuits, and methods for measuring leakage current
US8889561B2 (en) * 2012-12-10 2014-11-18 Globalfoundries Inc. Double sidewall image transfer process
CN103049360B (zh) * 2012-12-21 2015-08-19 西安华芯半导体有限公司 一种应用于内存模组在主板上测试的供电电压的调整方法
US9076545B2 (en) 2013-01-17 2015-07-07 Sandisk Tecnologies Inc. Dynamic adjustment of read voltage levels based on memory cell threshold voltage distribution
KR102242022B1 (ko) 2013-09-16 2021-04-21 삼성전자주식회사 불휘발성 메모리 및 그것의 프로그램 방법
US9747157B2 (en) 2013-11-08 2017-08-29 Sandisk Technologies Llc Method and system for improving error correction in data storage
CN103714863B (zh) * 2014-01-07 2017-02-22 上海华虹宏力半导体制造有限公司 测试闪存单元电流分布的系统及方法
US9455029B2 (en) 2014-05-23 2016-09-27 Micron Technology, Inc. Threshold voltage analysis
US9916237B2 (en) 2014-12-12 2018-03-13 Sandisk Technologies Llc Model based configuration parameter management
US9704585B2 (en) 2015-06-15 2017-07-11 Cypress Semiconductor Corporation High voltage architecture for non-volatile memory
US10147475B1 (en) * 2017-05-09 2018-12-04 Micron Technology, Inc. Refresh in memory based on a set margin
US9928126B1 (en) 2017-06-01 2018-03-27 Apple Inc. Recovery from cross-temperature read failures by programming neighbor word lines
JP6929171B2 (ja) * 2017-09-05 2021-09-01 ローム株式会社 不揮発性半導体記憶装置
KR20210003633A (ko) * 2019-07-02 2021-01-12 에스케이하이닉스 주식회사 메모리 시스템 및 이의 동작 방법
KR20220010360A (ko) * 2020-07-17 2022-01-25 삼성전자주식회사 페이지 버퍼 회로 및 이를 포함하는 메모리 장치
KR20220098894A (ko) 2021-01-05 2022-07-12 삼성전자주식회사 비휘발성 메모리 장치를 포함하는 스토리지 장치 및 비휘발성 메모리 장치의 동작 방법
US11556416B2 (en) 2021-05-05 2023-01-17 Apple Inc. Controlling memory readout reliability and throughput by adjusting distance between read thresholds
US11847342B2 (en) 2021-07-28 2023-12-19 Apple Inc. Efficient transfer of hard data and confidence levels in reading a nonvolatile memory
CN114779057B (zh) * 2022-06-21 2022-09-06 成都爱旗科技有限公司 一种输入门限电压自动验证系统、方法及电子设备

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6478500A (en) * 1987-05-08 1989-03-23 Mitsubishi Electric Corp Test circuit for nonvolatile semiconductor memory element
JPS63276799A (ja) * 1987-05-08 1988-11-15 Mitsubishi Electric Corp 記憶型半導体装置
JP2944104B2 (ja) * 1989-06-13 1999-08-30 株式会社東芝 不揮発性半導体記憶装置
JPH03283200A (ja) * 1990-03-30 1991-12-13 Toshiba Corp 不揮発性半導体記憶装置及びこれに用いられるメモリセルトランジスタのしきい値電圧の測定方法
US5142496A (en) * 1991-06-03 1992-08-25 Advanced Micro Devices, Inc. Method for measuring VT 's less than zero without applying negative voltages
JPH0684400A (ja) * 1992-03-31 1994-03-25 Toshiba Corp 不揮発性半導体記憶装置
JPH05290588A (ja) * 1992-04-09 1993-11-05 Toshiba Corp 不揮発性半導体記憶装置
GB2321737A (en) * 1997-01-30 1998-08-05 Motorola Inc Circuit and method of measuring the negative threshold voltage of a non-volatile memory cell
US6097638A (en) * 1997-02-12 2000-08-01 Kabushiki Kaisha Toshiba Semiconductor memory device
JPH1166874A (ja) * 1997-08-08 1999-03-09 Mitsubishi Electric Corp 不揮発性半導体記憶装置
JP2000276882A (ja) * 1999-03-23 2000-10-06 Nec Corp 不揮発性半導体記憶装置とその記憶データの消去方法
KR100385229B1 (ko) * 2000-12-14 2003-05-27 삼성전자주식회사 스트링 선택 라인에 유도되는 노이즈 전압으로 인한프로그램 디스터브를 방지할 수 있는 불휘발성 반도체메모리 장치 및 그것의 프로그램 방법
KR100385230B1 (ko) * 2000-12-28 2003-05-27 삼성전자주식회사 불휘발성 반도체 메모리 장치의 프로그램 방법
CN1220986C (zh) * 2001-08-17 2005-09-28 旺宏电子股份有限公司 非易失性内存的可靠性测试方法与电路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100880316B1 (ko) * 2007-07-25 2009-01-28 주식회사 하이닉스반도체 메모리 소자 및 그 독출 방법

Also Published As

Publication number Publication date
JP2005149695A (ja) 2005-06-09
TWI254800B (en) 2006-05-11
TW200517672A (en) 2005-06-01
KR100542701B1 (ko) 2006-01-11
US7031210B2 (en) 2006-04-18
US20050105333A1 (en) 2005-05-19
CN100403452C (zh) 2008-07-16
CN1619701A (zh) 2005-05-25

Similar Documents

Publication Publication Date Title
KR100542701B1 (ko) 낸드 플래시 메모리 소자의 문턱전압 측정 방법
KR100385229B1 (ko) 스트링 선택 라인에 유도되는 노이즈 전압으로 인한프로그램 디스터브를 방지할 수 있는 불휘발성 반도체메모리 장치 및 그것의 프로그램 방법
US7839688B2 (en) Flash memory device with improved programming operation voltages
JP3662817B2 (ja) 不揮発性半導体メモリ装置及びそれのプログラム方法
US6807098B2 (en) Nonvolatile semiconductor memory with a programming operation and the method thereof
USRE44978E1 (en) Method of verifying programming of a nonvolatile memory device
US7663932B2 (en) Nonvolatile semiconductor memory device
US20020060926A1 (en) Flash memory device capable of preventing program disturb and method for programming the same
JP2005293813A (ja) Ｎａｎｄフラッシュメモリ素子及びその読み取り方法
KR100624302B1 (ko) 난드 플래시 메모리의 로우 디코더 회로 및 이를 이용한동작 전압 공급 방법
JP2005310347A (ja) Ｎａｎｄフラッシュメモリ素子及びそのプログラム方法
US8050098B2 (en) Program method of nonvolatile memory device
US20150055418A1 (en) Semiconductor memory apparatus
TWI674583B (zh) 半導體記憶裝置及nand型快閃記憶體的抹除方法
KR20100056749A (ko) 플래시 소자의 소거 방법
KR20040043363A (ko) 플레쉬 메모리 셀들의 프로그램 오판을 방지하고 균일한문턱 전압 산포를 가질 수 있는 플레쉬 메모리 장치 및 그프로그램 검증 방법
KR100502132B1 (ko) 데이터 재기입이 고속인 불휘발성 반도체 기억 장치
JP2010198720A (ja) 不揮発性メモリ装置及びその動作方法
KR20020046321A (ko) 불휘발성 반도체 메모리 장치의 프로그램 방법
KR100319558B1 (ko) 읽기 시간을 줄일 수 있는 불휘발성 반도체 메모리 장치
KR20090026502A (ko) 플래시 메모리 소자의 동작 방법
US20170092368A1 (en) Non-volatile semiconductor memory and erasing method thereof
JP2005500636A (ja) 高い列リークの存在下にあるｎｏｒフラッシュメモリセル用の正確な検証装置および方法
KR100892053B1 (ko) 멀티 레벨 셀을 갖는 플래시 메모리 장치와 그것의프로그램 방법
JP3961989B2 (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121224

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131223

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141218

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20151221

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20161125

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20171220

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20181219

Year of fee payment: 14