TWI254800B - Method of measuring threshold voltage for a NAND flash memory device - Google Patents

Description

1254800 玖、發明說明： 【發明所屬之技術領域】 本發明係關於一種用以測量一反及快閃記憶體裝置之臨 限電壓之方法，具體而言，本發明係關於一種用以測量一 被擦除之記憶體單元之一負臨限電壓之方法。 【先前技術】 在反及快閃記憶體單元中，已程式化之記憶體單元的 臨限電壓分佈在大於ον之正電壓範圍内，而已擦除之記憶 體單元的臨限電壓分佈在小於〇V之負電壓範圍内。對於反 及快閃記憶體裝置，在評估記憶體單元可靠度過程中，量 測此類臨限電壓之分布曲線極為重要。 該反及快閃記憶體裝置需要僅由多個NMOS電晶體構成 的多個字線驅動器，才能施加用於程式化記憶體單元之16v 以上的高電壓。然而，字線驅動器無法傳送負電壓至字線。 因此，由於字線驅動器僅能使用正電壓，所以獲得已擦除 《元憶體單元的臨限電壓分佈曲線極為困難。 【發明内容】 本發明揭示一種用以測量負臨限電壓之分佈曲線的方 法’其中施加一高於0V之電壓（而不是負電壓）至一記憶體 單凡的一字線，並且將該記憶體單元之汲極、源極和井的 電壓提高一預先決定電壓位準，藉此確立該記憶體單元的 閘極-源極電壓為一負電壓，之後，估算已擦除之記憶體單 元的臨限電壓。 本务明—項觀點是提供一種用以測量一反及快閃記憶體 94280.doc 1254800 表置之臨限電壓之方法，該反及快閃記憶體裝置包括：複 數個單元串，每個單元串都具有串聯連接的複數個記憶體 at? _ 早兀，4等單元串的多個共同汲極節點；該等單元串的多 個共同源極節點；多個字線，用於選擇該等記憶體單元； 、及半導髂基板之一井，會在該井中形成該記憶體單 兀及方法包括下列步,驟：施加一操作電壓至該井及該共 同源極即點；施加一測試電壓至一所選記憶體單元的字 線，該測試電壓被指定用於測量一臨限電壓；施加一電壓 至多個取消選擇之記憶體單元的多個字線，該電壓係藉由 加總一通電壓及一操作電壓而獲得之電壓；施加一電壓至 泫=同汲極節點，該電壓係藉由加總一預充電電壓及該操 作電壓而獲得之電壓；以及偵測該共同㈣節點上的電壓 變化。 一在本發明另一項觀點中，一種用以測量一反及快閃記憶 齄裝置足臨限電壓之方法，該反及快閃記憶體裝置包括： t 個早串，每個單元_都具有攀聯連接的複數個記憶 =單元；複數個位元線，該等位元線連接至該等單元串的 ^ 同；及極節點，一共同源極線，該共同源極線連接至 =單元串的多個共同源極節S;多個字線，該等字線相 2於涊等位70線，而得以選擇該等記憶體單元；以及一半 寸基板〈一井，會在孩井中形成該記憶體單i，該方法 2括下列步驟：施加-操作電壓至該井；施加-藉由加總 t、充兒兒壓及該操作電壓而獲得之電壓至該位元線，施 加一測試電壓至—所選字線，施加—藉由力ϋ電壓及 94280.doc 1254800 該操作電壓而獲得之電壓至多個取消選擇之字線，並且施 加該操作電壓至該共同源極線· ^ ^ ^ 、、、 4丄、衣，以及在一項取作業期間偵 測S彳乂元線之一電壓變化之，去 傻 田邊位凡線上典電壓變化 時’將一所選記憶體單元之一 ^ I丨良電壓減別為一藉由從該 測試電壓減去該操作電壓所被 工木、、、 土砑彳又仔的值，而當孩位元線的電 壓遞減時，則將該測試電壓增加一預先決定電壓位準。 較佳方式為，在本具體實施例中，該測試電壓為至 WV，孩操作電壓為3¥至4¥ ;該通電壓為4从至6乂 ；以及該 預充電電壓為IV至2V ; 山較佳方式為，在本具體實施例中，透過一虛擬電源輸入 场子，藉由加總該預充電電壓及該操作電壓而獲得之該電 壓被施加至該共同汲極節點，以起始該共同汲極節點。 【實施方式】 广文中將參考圖式來詳細說明本發明較佳具體實施例。 然而，本發明可運用不同形式具體化，並且不應視為限於 本文中楗出的具體實施例。而是，提供這些具體實施例以 徹展且完整發表本發明，並且將本發明的範疇完整傳達給 熟知技藝人士。整份說明書中相似的數字代表相似的元件。 圖1顯示根據本發明之測量一反及快閃記憶體裝置中臨 限電壓之方法的概要圖。 請參考圖1，該反及快閃記憶體裝置包括：複數個單元 争’每個單元率都是由率聯連接的複數個記憶體單元所組 成’單元串的一共同汲極節點；單元串的一共同源極節點； 夕個字線，用於逐一選擇該等記憶體單元；以及一半導體 94280.doc 1254800 基板之一井，會在該井中形成該等記憶體單元。一操作電 壓VE被施加至該井及該共同源極節點；一測試電壓Vtest 被施加至一所選記憶體單元的一字線，以便估算該所選記 憶體單元之臨限電壓；同時一加總一通電壓Vpass及該操作 電壓VE之電壓Vpass + VE被施加至多個取消選擇之字線。該 共同汲極節點被耦合至一電壓Vpre + VE，該電壓Vpre + VE 加總該預充電電壓Vpre及該操作電壓VE，以便估算該所選 記憶體單元之臨限電壓。 期望透過該電壓Vpre+VE(被施加至該共同汲極節點 (即，一位元線））之變化，同時將該測試電壓Vtest從0V逐漸 遞增至一預先決定電壓位準，以此方式來估算該等所選記 憶體單元之臨限電壓。如果該共同汲極節點處之電壓無變 化，則必須將該測試電壓Vtest逐漸遞增至比其先前電壓位 準高AV。如果該共同汲極節點處之電壓Vpre+VE開始變 化，此時較佳從該測試電壓Vtest減去該操作電壓VE，藉此 獲得電壓值Vtest-VE，並且將電壓值Vtest-VE視為該所選記 憶體單元之臨限電壓。 由於會藉由從該測試電壓Vtest減去該操作電壓VE來設 定一閘極-源極電壓Vgs，因而得以估算一負臨限電壓，所 以當該測試電壓Vtest小於該操作電壓VE時，該閘極-源極 電壓Vgs就會變成一負值。當所施加的測試電壓Vtest大於 該操作電壓VE時，該閘極-源極電壓Vgs就會變成一正值， 而得以測量一正臨限電壓。希望該操作電壓VE是一擦除記 憶體單元之最小臨限電壓的絕對值。 94280.doc 1254800 該測試電壓Vtest較佳為0V至1 0V ;而該操作電壓較佳為 3V至4V。該通電壓Vpass較佳為4V至6V ;而該預充電電壓 Vpre較佳為IV至2V。 圖2顯示根據本發明之快閃記憶體裝置的電路圖。 請參考圖2，該快閃記憶體裝置係由下列組件所組成：複 數個單元串，每個單元串都具有串聯連接的複數個記憶體 單元；複數個位元線B/L，該等位元線B/L連接至該等單元 串的多個共同汲極節點，而得以選擇該等單元串；一共同 源極線CSL，該共同源極線CSL連接至該等單元串的多個共 同源極節點；複數個字線，該等字線相交於該等位元線， 而得以選擇每個該等記憶體單元；以及複數個頁緩衝器， 該等頁緩衝器分別連接至該等位元線，而得以感測及鎖存 一所選記憶體單元的資料。

該頁緩衝器200係由下列組件所組成：一第一 NMOS電晶 體N1，其連接在該位元線B/L與一第一節點Q1之間，並且 受控於一位元線選擇訊號BSL ; —第二NMOS電晶體N2，用 於施加一高電壓至該位元線B/L，以響應一第一控制訊號 CS1 ; —第一 PMOS電晶體P1，用於施加一第一電壓至該第 一節點Q1，以響應一預充電啟用訊號PRECHb ; —第一鎖 存器L 1，用於感測且鎖存該記憶體單元之資料；一第三 NMOS電晶體N3和一第四NMOS電晶體N4，該第三NMOS電 晶體N3和該第四NMOS電晶體N4被串聯連接在該第一鎖存 器L 1之一輸入端子與一接地電壓V s s之間，並且分別受控於 該第一節點Q 1之一狀態與一感測訊號Sense ; —第五NMOS 94280.doc -10- 1254800 電晶體N5，其連接在該第一節點與該第一鎖存器L 1之另一 輸入端子之間，並且受驅動於一第二控制訊號CS2 ;以及一 第六NMOS電晶體N6，其連接在該第一節點Q1與該接地電 壓Vss之間，而得以起始該第一節點Q1，以響應一第三控制 訊號CS3。 該第一控制訊號CS 1係一用於起始該位元線的訊號，在讀 取模式中，該第一控制訊號CS1控制該第二NMOS電晶體N2 供應該接地電壓至該位元線，而在程式化模式中，該第一 控制訊號CS1控制該第二NMOS電晶體N2供應該電源電壓 至該位元線。在本具體實施例中，經由連接在一虛擬電源 輸入端子VIRPWR與該位元線之間的該第二NMOS電晶體 N2，來施加一高位準操作電壓至該位元線，也是適合的做 法。較佳方式為，該第一電壓（表示該電源電壓）係使用該快 閃記憶體裝置内的内建電源。 .下文中，將參考圖3所示之時序圖，來說明用於測量該快 閃記憶體裝置之臨限電壓分布曲線的示範性方法。 圖3顯示根據本發明之快閃記憶體裝置中之節點處訊號 的時序圖。 請參考圖2及圖3，該頁緩衝器200的功能是從該記憶體單 元讀取資料，並且按照程式資料施加一電壓至該位元線 B/L。在該反及快閃記憶體裝置中，會針對複數個頁面（例 如N個頁面），同時執行從一記憶體單元讀入資料至該頁緩 衝器200之作業以及按照該頁緩衝器200中載入的資料來程 式化一記憶體單元。關於反及快閃記憶體單元之臨限電壓 94280.doc -11 - 1254800 分布曲線，已擦除之記憶體單元具有負臨限電壓，而已程 式化之記憶體單元具有正臨限電壓。 首先，為了估算已程式化之記憶體單元的臨限電壓，高 於0V之該測試電壓Vtest被施加至一所選記憶體單元的一 字線Sel W/L，接著執行一讀取作業以便測量一臨限電壓。 詳言之，該頁緩衝器200的該第一鎖存器L1被重置為 ”0 "，並且該測試電壓Vtest被施加至一所選記憶體單元的一 字線Sel W/L。加總4.5V通電壓Vpass及該操作電壓VE的電 壓被施加至多個取消選擇之記憶體單元的多個字線Pass W/L。該等取消選擇之記憶體單元係當作該所選記憶體單 元的導通電晶體。加總該通電壓Vpass及該操作電壓VE的該 電壓必須具有足夠的電壓位準，因為在一程式化模式期間 會施加至一 10V以上的高電壓至該字線W/L。 該第一控制訊號CS 1被啟用，藉此提供加總該預充電電壓 Vpre及該操作電壓VE之電壓至該位元線B/L。希望藉由使 用一放電該位元線B/L的節點，來施加高於該頁缓衝器200 之該第一電壓的高電壓，藉此回應一放電訊號（即，該第一 控制訊號）CS 1。該操作電壓VE也被施加至該共同源極線 CSL及該井。 在一預先決定時間期間估算一記憶體單元時，如果該所 選記憶體單元之臨限電壓低於該測試電壓Vtest，則會因為 形成一從該位元線B/L至該源極線CSL的電流路徑，導致該 位元線B/L的電壓遞減。當一低於該預充電電壓Vpre的電壓 被施加至該位元線B/L時，雖然該感測訊號Sense被啟用， 94280.doc -12- 1254800 但是仍然會透過該位元線B/L將一預充電電壓放電，並且會 維持該鎖存器L 1的起始值。換言之，甚至該預充電啟用 訊號PRECHb變成邏輯高位準，而使一已施加至該第一節點 Q 1的電壓成為浮動狀態，並且藉由該位元線選擇訊號BSL 及該第二控制訊號CS2，將位於該位元線B/L之一節點處的 一電壓值施加至該第一鎖存器L1，在此情況下，該第一鎖 存器L1仍然維持其起始值班（即，邏輯低位準而不會改 變〇 其間，當一所選記憶體單元之臨限電壓高於該測試電壓 Vtest時，則沒有往該位元線B/L行進的電流路徑，藉由該位 元線B/L的一電壓維持加總該預充電電壓Vpre及該操作電 壓VE的電壓。此外，雖然一低於加總該預充電電壓Vpre及 該操作電壓VE之電壓的電壓被施加至該位元線B/L，當該 感測訊號Sense被啟用時，該位元線B/L不會變更，並且該 鎖存器L1的資料變成"1”。 因此，在程式化模式中，該鎖存器L1的資料變成”1Π之瞬 間所施加的一電壓（藉由從該測試電壓Vtest減去該操作電 壓VE所獲得之電壓）變成一記憶體單元之臨限電壓。這是適 用於執行用於測量已程式化之記憶體單元的臨限電壓而不 需要施加該操作電壓VE的做法。如上文所述之方式，可以 藉由估算快閃記憶體裝置的記憶體單元來獲得臨限電壓之 分布曲線。 較佳方式為，使用一比加總該預充電電壓Vpre及該操作 電壓VE之電壓高該第二NMOS電晶體N2之臨限電壓Vth的 94280.doc -13 - 1254800 電壓來啟用該第—控制訊號CS 1 ’藉此防止該第二NM〇s電 晶體N 2造成的壓降。 接著，為了估算已擦除之記憶體單元的臨限電壓，高於 0V之该測試電壓vtest被施加至一所選記憶體單元的—字 線Sel W/L，接著執行一讀取作業以便測量一臨限電壓。較 佳方式為，在使用〇 V之該測試電壓V t e s t完成一讀取作業 後，遞增一電壓位準。 在評估一已擦除之記憶體單元過程中，該頁缓衝器2〇〇 的該第一鎖存器L 1被設定為邏輯低位準” 〇 ”。然後，預先決 定電麼被施加至多個取消選擇之字線Pass W/L、多個位元 線B/L及該共同源極線CSL。配合將該測試電壓vtest遞增一 預先決定電壓位準來讀取該頁緩衝器200的單元資料，當該 單元資料從"1π變成ff 0π時，就會彳貞測到一已擦除之記憶體單 元的臨限電壓。較佳方式為，施加高於0V之該測試電壓 Vtest至一所選記憶體單元的字線sel W/L，同時藉由該操作 電壓VE遞增的電壓被施加至多個取消選擇之記憶體單元 的多個字線Pass W/L、該共同源極線CSL、該等位元線B/L 及該井。 之後，藉由該預充電啟用訊號開啟該pM〇s電 晶體P1 ’藉此供應該第一電壓至該第一節點q 1。根據位元 線選擇訊號BSL及該第二控制訊號CS2，利用一施加至該位 元線B/L之電壓的變化，來偵測該第一鎖存器L 1的資料變 更’藉此估算一已擦除之記憶體單元的臨限電壓。 幸父佳方式為’考慮到圖4所示之位元線訊號，如果一所選 94280.doc -14- 1254800 記憶體單元之一臨限電壓低於一從該測試電壓Vtest減去該 操作電壓VE所獲得的值（Vth < Vtest-VE)，則會形成一從該 位元線B/L至該源極線CSL的電流路徑，導致該位元線B/L 的電壓遞減。否則，如果一所選記憶體單元之一臨限電壓 高於一從該測試電壓Vtest減去該操作電壓VE所獲得的值 (Vth > Vtest-VE)，則不會形成一從該位元線B/L至該源極線 CSL的電流路徑，所以該位元線B/L的電壓維持在該預充電 電壓。 圖4顯示根據本發明之測量臨限電壓之方法的流程圖。 .請參考圖3及圖4，該操作電壓VE被施加至該快閃記憶體 裝置（步驟400)。該第一控制訊號CS1變成邏輯高位準時， 加總該預充電電壓Vpre及該操作電壓VE之電壓Vpre+VE被 施加至該位元線（步驟41 0)。而且在步驟41 0中，該測試電壓 Vtest被施加至一所選記憶體單元之一字線，同時加總該通 .電壓Vpass及該操作電壓VE之電壓Vpass+VE被施加至多個 取消選擇之記憶體單元之字線，並且該操作電壓VE被施加 至該共同源極線CSL。在一預先決定時間之後，即，使用 加總該預充電電壓及該操作電壓之電壓Vpi*e +操作電壓VE 完成該位元線後，該第一控制訊號CS 1下降至邏輯低位準。 較佳方式為，該第一控制訊號CS 1的電壓位準為該預充電電 壓、該操作電壓加上該第二NMOS電晶體N2之臨限電壓的 總合。由於程式化會使用10V到20V的高電壓來充電字線， 所以可調整成，施加一加總該操作電壓與該測試電壓或該 通電壓的電壓至該字線。該井及該共同源極線也是由很容易 94280.doc -15 - 1254800 接收高電壓的路徑所组成。基於供應加總該預充電電壓與 該操作電壓的電壓至該位元線之目的，較佳做法為，透過 該虛擬電源輸入端子施加該操作電壓，藉此起始該位元 線，這是因為施加一高電壓至該頁緩衝器之預充電節點極 為困難所致。 在該頁緩衝器的該鎖存器被設立為π〇π之後，施加該位元 線選擇訊號BSL及該感測訊號Sense，藉此偵測一位元線電 壓變化（步驟420)。在一位元線電壓已變更期間，將該測試 電壓Vtest遞增一預先決定電壓位準之後，繼續偵測位元線 電壓變化之步.驟（步驟430)。另一方面，一位元線電壓無變 化，該所選記憶體單元之臨限電壓被視為藉由從該測試電 壓Vtest減去該操作電壓VE所獲得的電值Vtest-VE(步驟 440) ° 藉由抑制供應電壓至節點或將施加至節點的電壓予以放 .電，終止用於測量記憶體單元臨限電壓之程序。 圖5顯示從根據本發明之測量臨限電壓之方法所獲得的 快閃記憶體裝置中臨限電壓之分佈曲線圖表。 請參考圖5，已程式化之記憶體單元的臨限電壓分佈在IV 到4 V之正電壓範圍内，而已擦除之記憶體單元的臨限電壓 分佈在-3V至-IV之負電壓範圍内。在測量該快閃記憶體裝 置中一記憶體單元之臨限電壓過程中，將該操作電壓設定 為3 V(這是-3 V的絕對值）是適當的做法。 如上文所述，本發明提供一種藉由偵測位元線之電壓變 化來測量記憶體單元之臨限電壓的高效率方法，其做法 94280.doc -16- l2548〇〇 為：一測試電壓Vtest被施加至一所選記憶體單元之一字 線’同時加總-通電壓及-操作電壓之電壓被施加至多個 :消選擇之記憶體單元之字線，並且該操作電壓被施加至 不井及—共同源極線’同時—加總一預充電電壓及該操作 笔壓之電壓被施加至一位元線。 另外，藉由將一所要估算之臨眼泰颅^目_ , τ ^ 升< I限電壓視為一藉由從該測 試電壓減該操作電壓所獲得之雷 又灯心兒壓值，就可以配合正電壓 來估算負臨限電壓。 雖然本文中配合附圖φ W圖中圖解的具體實施例來解說本發 月’但疋應明白本發明不 ^限疋於任何具體貫施例。熟悉此 項技術者應明白，可進行夂 、、、 T各種替換、變更及修改，而不會 脫離本發明的精神及範轉。 【圖式簡單說明】 圖1頭示根據本發明之田 則I一反及快閃記憶體裝置中臨 P艮電壓之方法的概要圖。 圖2顯示根據本發明之 月 < 決閃記憶體裝置的電路圖。 圖3頭不根據本發明 月&快閃記憶體裝置中之節點處訊號 的時序圖。 圖4顯示根據本發明之測量臨限電壓之方法的流程圖。 θ…丁仗根據本發明之測量臨限電壓之方法所獲得的 快閃記憶體裝置中臨服^广 r 、 甲^限笔壓之分佈曲線圖表。 【圖式代表符號說明】 2 0 0頁緩衝器 94280.doc -17-

Claims (1)

1254800 拾、申請專利範圍： 1. 一種用以測量一反及快閃記憶體裝置之臨限電壓之方 法，該反及快閃記憶體裝置包括··複數個單元串，每個 單元串都具有串聯連接的複數個記憶體單元；該等單元 串勺夕個共同；及極節點，該等單元串的多個共同源極節 點；多個字線，用於選擇該等記憶體單元；以及一半導 體基板之一井，會在該井中形成該記憶體單元，該方法 包括下列步驟： 施加一操作電壓至該井及該共同源極節點； 施加一測試電壓至一所選記憶體單元的字線，該測試 電壓被指定用於測量一臨限電壓； 施加一電壓至多個取消選擇之記憶體單元的多個字 線，該電壓係藉由加總一通電壓及一操作電壓而獲得之 電壓； 施加一電壓至該共同汲極節點，該電壓係藉由加總一 預充電電壓及該操作電壓而獲得之電壓；以及 偵測該共同沒極節點上的電壓變化。 2. 如申請專利範圍第1項之方法，其中該測試電壓為〇v至 1〇V ;該操作電壓為3V至4V ;該通電壓為4¥至6从；以及 該預充電電壓為IV至2V。 3·如申請專利範圍第2項之方法，其中透過一虛擬電源輸入 瑞子，藉由加總該預充電電壓及該操作電壓而獲得之該 電壓被施加至該共同汲極節點，以起始該共同汲極節點。 4· 一種用以測量一反及快閃記憶體裝置之臨限電壓之方 94280.doc 1254800 法，該反及快閃記憶體裝置包括：複數個單元串，每個 單元率都具有串聯連接的複數個記憶體單元；複數個位 元線’該等位τό線連接至該等單元串的多個共同沒極$ 點；一共同源極線，該共同源極線連接至該等單元串的 多個共同源極節點；多個字線，該等字線相交於該等位 元線’而得以選擇該等記憶體單元；以及—半導體基板 之-井，會在該井中形成該記憶體單元，該方法包括下 列步驟： 犯加一操作電壓至該井； +施加:藉由加總一預充電電壓及該操作電壓而獲得之 電壓至孩位元線，施加一測試電壓至一所選字線，施加 一精由加總—通電壓及該操作電壓而獲得之電壓至多個 取消選擇之字線，並且施加該操作電壓至該共同源極 線；以及 在 p貝取作業期間作測^玄而$彡6、 ..... 、」忑仫兀、，泉又一電壓變化之後， 當該位元線上無電壓變化時 又T糈所選記憶體單元之一 限電壓識別為一藉由從該兩 ^式兒壓減去孩操作電壓所 又4寸ϋ ί ’而當該位元線的電厚土庫、、士去 J7土處減時’則將該測試電 I增加一預先決定電壓位準。 5. 如申請專利範圍第4稽—古、、甘丄 1ΠΛ, . , ”〜 π，/、中該測試電壓為OV至 10V，孩操作電壓為3V至4V ·兮 〆 ’ ^通电壓為4V至6V ;以及 这預无黾電壓為IV至2V。 6. 如申請專利範圍第5項，之 /、中透過一虛擬電源輸入 ^ ^ . , ^ , ^^及4刼作電壓而獲得之該 电壓被苑加至該共同汲極 P "，占以起始该共同汲極節點。 94280.doc