KR20050036824A - 고체 촬상 장치, 화소 신호 처리 방법, 아날로그 신호전송 장치, 아날로그 신호 전송 방법 - Google Patents

고체 촬상 장치, 화소 신호 처리 방법, 아날로그 신호전송 장치, 아날로그 신호 전송 방법 Download PDF

Info

Publication number
KR20050036824A
KR20050036824A KR1020040082823A KR20040082823A KR20050036824A KR 20050036824 A KR20050036824 A KR 20050036824A KR 1020040082823 A KR1020040082823 A KR 1020040082823A KR 20040082823 A KR20040082823 A KR 20040082823A KR 20050036824 A KR20050036824 A KR 20050036824A
Authority
KR
South Korea
Prior art keywords
signal
amplifier
horizontal
pixel
column
Prior art date
Application number
KR1020040082823A
Other languages
English (en)
Other versions
KR101093923B1 (ko
Inventor
고세끼겐
하루따쯔또무
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20050036824A publication Critical patent/KR20050036824A/ko
Application granted granted Critical
Publication of KR101093923B1 publication Critical patent/KR101093923B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/71Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75Circuitry for providing, modifying or processing image signals from the pixel array
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/71Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/74Circuitry for scanning or addressing the pixel array

Abstract

촬상 화소가 배치되어 이루어진 화소 어레이로부터, 선택된 행에서의 각 열의 촬상 화소 신호를, 수평 기간에서의 수평 블랭킹 기간에 병렬로 판독한다. 각 열의 촬상 화소 신호는 각 열, 즉 각 수직 신호선에 배치된 전하 적분 증폭기를 통하여 수평 기간에서의 유효 기간에서 수평 신호선에 출력되어, 수평 전송되는 방식을 채용한다. 그리고 각 전하 적분 증폭기에서는, 홀드 전압에 의해 수평 블랭킹 기간에 판독한 화소 신호를 유지한채 스탠바이 상태로 할 수 있게 된다. 또한 전하 적분 증폭기에서, 판독 동작 시에 증폭기의 귀환 용량 Cs를 프리차지하는 기준 전위를 흑 레벨에 기초하여 자동 제어한다. 또한 각 전하 적분 증폭기로부터의 화소 신호에 대한 수평 방향으로의 전송을 복수의 수평 신호선을 이용하여 병렬로 행한다.

Description

고체 촬상 장치, 화소 신호 처리 방법, 아날로그 신호 전송 장치, 아날로그 신호 전송 방법{SOLID STATE IMAGING DEVICE, PIXEL SIGNAL PROCESSING METHOD, ANALOG SIGNAL TRANSFERRING DEVICE, ANALOG SIGNAL TRANSFERRING METHOD}
본 발명은 고체 촬상 장치 및 고체 촬상 장치에서의 화소 신호 처리 방법, 아날로그 신호 전송 장치 및 아날로그 신호 전송 방법에 관한 것이다.
최근, CCD에 대신하는 이미지 센서로서, CMOS 이미지 센서가 주목을 받고 있다. 이것은 CCD가 그 제조에 전용 프로세스를 필요로 하고, 또한 그 동작에는 복수의 전원 전압이 필요하며, 또한 복수의 주변 IC를 조합하여 동작시킬 필요가 있기 때문에, 시스템이 매우 복잡화된다는 여러 문제를, CMOS 이미지 센서가 극복하고 있기 때문이다.
CMOS 이미지 센서는, 그 제조에는 세계 여러나라에서 생산되고 있는 일반적인 CMOS형 집적 회로와 마찬가지의 제조 프로세스를 이용하는 것이 가능하고, 또한 단일 전원에서의 구동이 가능하다. 또한 CMOS 프로세스를 이용한 아날로그 회로나 논리 회로를 동일 칩 내에 혼재시킬 수 있기 때문에, 주변 IC의 수를 줄일 수 있는 등의, 매우 큰 장점을 복수 갖고 있다.
CCD의 출력 회로가, FD(Floating Diffusion) 증폭기를 이용한 1 채널 출력이 주류임에 대하여, CMOS 이미지 센서는 각 화소마다 FD 증폭기를 갖고 있고, 그 출력은, 화소 어레이 중의 임의의 1행을 선택하여, 이들을 동시에 열 방향으로 판독하는 열 병렬 출력형이 주류이다. 이것은 화소 내에 배치된 FD 증폭기로서는 충분한 구동 능력을 얻는 것은 어렵고, 따라서 데이터 레이트를 내리는 것이 필요하며, 병렬 처리가 유리하게 되어 있기 때문이다.
이 병렬 출력형 CMOS 이미지 센서의 신호 출력 회로에 대해서는 실제로 여러가지가 제안되고 있다. 예를 들면 화소의 출력을 스위치드 캐패시터로 샘플링하여 판독하는 것이나, 열마다 증폭기를 탑재하여 판독하는 것 중에는 AD 컨버터나 DRAM 등과 같은 것까지 열마다 제공하고 있는 것도 있다. 그리고 본 발명은 주로, 열마다 증폭기를 제공한 판독 방식에 따른 것이다.
이 열마다 증폭기를 제공한 판독 방식의 예가, 일본 미심사 특허 출원 공보 제5-207220호에 기재되어 있다. 이것을 도 16, 도 17을 이용하여 간단히 설명한다.
도 16은 임의의 하나의 화소(102)에 대응하는 1열(1개의 수직 신호선 VL의 회로계)만을 추출하여 나타낸 것이다.
화소(102)는, 포토다이오드 PD, 리세트 트랜지스터 Trst, 증폭용 트랜지스터 Tg, 판독용 트랜지스터 Ts를 갖고 이루어진다. 그리고 이 경우, 소스 접지 증폭기(100)와 용량 소자 C1, C2로 이루어진 전하 적분 증폭기를 이용하여 화소(102)의 출력을 판독하는 구성으로 되어 있다.
여기서 특필할 것은 귀환 용량 C2를 스위치 Tr15와 기준 전압 Vref를 이용하여 프리차지하는 구성을 채용함으로써, 이에 의해, 소스 접지 증폭기(100)의 오프셋 변동을 제거할 수 있는 연구가 이루어지고 있다.
도 17에 이 회로의 동작 타이밍차트를 도시한다. 수평 블랭킹 기간 내의 T1 기간에서는, 화소는 오프셋 전압 Vo에 신호 Vps가 중복한 값을 출력한다. 또한 전하 적분 증폭기는, 신호 φRC에 의해 스위치 Tr13이 오프 상태로 됨으로써 리세트 상태로 되어 있다. 이 때, 동일하게 신호 φRC에 의해 스위치 Tr15가 온, 또한 신호 φTC에 의해 스위치 Tr14가 오프 상태가 됨으로써 용량 소자 C2는 기준 전압 Vref에 프리차지되어 있다.
다음으로 T2 기간에서, 신호 φRC, φ TC에 의해, 스위치 Tr15가 오프, 스위치 Tr14가 온 상태로 됨으로써, 조금 전에 프리차지한 기준 전압 Vref가 전하 적분 증폭기의 출력에 나타난다. 또한, 이 때 스위치 Tr13은 스위치 Tr15와 동시에 오프함으로써 리세트 상태는 해제된다.
다음으로 T3 기간에서, 화소(102)로부터 오프셋 전압 Vo만이 출력되고, 그것을 적분함으로써 전하 적분 증폭기의 출력에는 신호 성분만이, 용량 소자 C1, C2의 크기의 비를 게인으로서 판독되게 된다.
마지막으로 판독한 신호를 시프트 레지스터(101)로부터 공급되는 펄스에 동기하여 수평 신호선 HL로 순차적으로 출력해간다.
이와 같이, 열마다 증폭기를 제공한 판독 방식에서는, 화소의 오프셋 전압을 제거하여 신호 성분만을 용이하게 추출하는 것이 가능하고, 또한 판독의 게인을 용량 소자 C1, C2의 비로 임의로 설정 가능하다. 또한 소스 팔로워 자체의 변동도 기준 전압 Vref에 의한 프리차지로 제거 가능하여, 우수한 점이 많다.
또한 일본 미심사 특허 출원 공보 제11-266399호에는, 서로 다른 타입의 방식이 기재되어 있다. 도 18, 도 19에서 설명한다.
도 17에는 임의의 3열(수직 신호선 VL1, VLn, VLN)을 추출하여 도시하고 있다. 또한 포토다이오드 PD 및 판독용 트랜지스터 Ts로 이루어진 화소(200)로서, 선택선 Vs에 대응하는 화소를 나타내고 있다. 이 경우, 수직 주사 회로(201)에 의해서 선택선 Vs가 선택됨으로써, 임의의 1행의 화소가 선택되고, 각 열(각 수직 신호선 VL)에 각 화소로부터의 신호가 출력된다.
이 예에서, 열(각 수직 신호선 VL)마다 증폭기(203)를 제공하고 있는 점은, 일본 미심사 특허 출원 공보 제5-207220호의 예와 마찬가지이지만, 특필해야 할 것은 수평 주사 회로(202)로부터 각 증폭기(203)에 스탠바이 제어 신호 φP(φP1, φPn, φPN)를 공급하고 있는 것이다. 이에 따라 증폭기(203)는 열마다 스탠바이 상태인지 동작 상태인지를 천이하는 것이 가능해진다.
각 증폭기(203)의 출력은 스위치(204)에 의해서 선택되어, 수평 신호선 HL에 의해 출력 단자(205)에 전송된다. 각 스위치(204)는 수평 주사 회로(202)로부터의 신호 φH(φH1, φHn, φHN)에 의해 각각 온/오프 제어된다.
도 19에 동작 타이밍차트를 도시한다.
신호 φHn의 펄스로 임의의 증폭기(203)가 선택되고, 그 기간에 신호를 판독하게 된다. 일본 미심사 특허 출원 제5-207220호의 예와 달리, 수평 블랭킹 기간에 일제히 판독하는 동작은 아니고, 신호 φHn에서 선택된 기간 중에 판독 동작을 행하는 구성으로 되어 있기 때문에, 반대로 신호 φHn에서 선택되어 있지 않은 기간에는 전혀 동작할 필요가 없다. 즉 선택되어 있지 않은 증폭기(203)는, 그 동안 스탠바이 상태에 있는 것이 가능하다.
단 실제로는 스탠바이로부터 복귀하는데 조금 시간이 걸리는 것을 고려하여 스탠바이 제어 신호 φPn은 신호 φHn보다 조금 빨리 상승하고 있지만, 그 이외의 기간은 스탠바이 상태에 있기 때문에 전혀 전류를 소비하지 않는다. 따라서, 예를 들면 1000열 있는 센서(촬상 화소 어레이)를 이용하여, 증폭기(203)도 1000열분 준비되어 있다고 해도, 그 중 실제로 전류를 흘리고 있는 것은 1개나, 혹은 신호 φPn의 중첩을 고려해도 도 18의 예에서는 2개만으로 되게 된다. 이것에 의해서, 매우 저소비 전력이라는 이점이 얻어진다.
그런데 일본 미심사 특허 출원 공보 제5-207220호 및 제11-266399호와 같은 종래의 기술에 대해서는, 이하와 같은 과제가 있다.
우선 일본 미심사 특허 출원 공보 제5-207220호의 방식에서는, 열마다 증폭기를 준비해야만 하기 때문에, 소비 전력이 증대한다는 문제가 있다. 특히 이 예에서는 수평 신호선 HL을 직접 드라이브해야만 하고, 또한 그 드라이브에 걸리는 시간은, 예를 들면 1000열 존재하는 센서의 경우, 1수평 기간의 유효 기간의 1/1000의 시간에 한정되기 때문에, 매우 고속으로 동작할 필요가 있다. 그것이 열마다 준비된 증폭기의 1개당 동작 전류를 증가시키는 요인으로 되어, 쓸데없이 소비 전력의 증대를 초래하게 된다.
또한, 기준 전압 Vref는 사실 상 출력 신호의 흑 레벨을 결정하게 되지만, 고정된 전위를 사용하기 때문에 온도 변화나 전원 전압 등과 같은 변동 요인에 대해서 추종성을 갖지 않는다. 따라서, 안정된 흑 레벨을 공급하기 위해서는 후단에 클램프 회로가 필요해지고, 회로 규모가 증대한다는 문제가 있다.
한편 일본 미심사 특허 출원 공보 제11-266399호의 경우에는, 소비 전력의 저감이 도모되고 있지만, 상기 설명한 바와 같이, 신호 φHn의 기간에, 화소 신호의 판독으로부터 수평 방향 전송까지를 한번에 행해야만 한다. 그 때문에, 특허 문헌 1의 예와 비교하여도, 각 증폭기는 매우 빠른 속도로 동작해야만 하여, 증폭기 1개당 소비 전류는 증가한다. 또한 이 때문에 증폭기의 레이아웃 면적도 증대하기 때문에, 촬상 화소 어레이로부터의 수직 신호선마다, 즉 열마다 증폭기를 레이아웃해야만 한다는 제약 조건을 고려한 경우, 매우 불리해져서, 그 설계의 곤란이 예상된다.
본 발명은 이들의 과제를 감안하여, 보다 적합한 고체 촬상 장치 및 화소 신호 처리 방법을 제공하는 것을 목적으로 한다. 즉, 열마다 전하 적분 증폭기를 제공한 구성에서, 소비 전류가 적고, 레이아웃 면적이 증대하지 않고, 흑 레벨에 추종성을 갖는 회로를 제공한다. 또한 본 발명은 아날로그 신호 전송 장치, 아날로그 신호 전송 방법으로서, 적합한 신호 전송 방법을 제공한다.
본 발명의 일 양태에서는, 복수의 촬상 화소가 배치되어 이루어진 촬상 화소 영역과, 상기 촬상 화소 영역에 대하여, 선택한 행에서의 각 열의 촬상 화소로부터의 화소 신호를, 각 열에 대하여 제공되어 있는 수직 신호선에 출력시키는 수직 선택 회로와, 각 열의 상기 수직 신호선에 대하여 각각 제공되고, 각 열의 촬상 화소로부터의 화소 신호의 입력을 수신하는 전하 적분 증폭기와, 상기 전하 적분 증폭기가 스탠바이 상태로 된 기간에서도, 상기 입력된 화소 신호가 상기 전하 적분 증폭기 내에서 유지되도록 하는 홀딩 소자와, 상기 각 전하 적분 증폭기로부터 출력되는 화소 신호를 수평 신호선에 의해 전송시키는 수평 선택 회로를 구비하는 고체 촬상 장치가 제공된다.
홀딩 소자는, 상기 전하 적분 증폭기의 출력을, 소정의 홀딩 전압으로 고정하는 회로에 의해 형성되어 있다.
양호하게는, 수평 선택 회로는, 상기 전하 적분 증폭기 각각에 대하여 공급되는 증폭기 제어 신호에 의해, 상기 전하 적분 증폭기를, 각각 개별로 온 상태와 스탠바이 상태로 전환 가능하도록 구성되고, 또한 상기 전하 적분 증폭기 각각을 상기 수평 신호선에 접속시키는 증폭기 선택 신호에 의해, 상기 전하 적분 증폭기를, 각각 개별로 상기 수평 신호선에 접속시키는 것이 가능하도록 구성되고, 각 열에 제공되는 상기 전하 적분 증폭기를 순차적으로, 소정 기간 온 상태로 시킴과 함께 상기 수평 신호선에 접속시킴으로써, 상기 각 전하 적분 증폭기로부터 출력되는 화소 신호를 순차적으로 수평 신호선에 출력시킨다.
수평 선택 회로는, 상기 증폭기 제어 신호와 상기 증폭기 선택 신호를 공통의 신호로서 출력한다.
전하 적분 증폭기는 가변 용량 소자에 의해 구현된 귀환 용량을 가질 수 있다.
본 발명의 다른 양태에서는, 복수의 촬상 화소가 배치되어 이루어진 촬상 화소 영역과, 상기 촬상 화소 영역에 대하여, 선택한 행에서의 각 열의 촬상 화소로부터의 화소 신호를, 각 열에 대해서 제공되어 있는 수직 신호선에 출력시키는 수직 선택 회로와, 각 열의 상기 수직 신호선에 대하여 제공되고, 각 열의 촬상 화소로부터의 화소 신호의 입력을 수신하는 전하 적분 증폭기와, 상기 각 전하 적분 증폭기로부터 출력되는 화소 신호를 하나 이상의 수평 신호선에 의해 전송시키는 수평 선택 회로와, 상기 수평 신호선에 의해 출력되는 화소 신호의 흑 레벨에 기초하여 기준 전위를 생성하는 기준 전위 생성부와, 상기 수직 선택 회로에 의한 화소 신호의 판독에 앞서서, 상기 전하 적분 증폭기의 귀환 용량을, 상기 기준 전위 생성부에 의해 생성된 상기 기준 전위로 차지(charging)하는 차지 수단을 구비한 고체 촬상 장치가 제공된다.
전하 적분 증폭기가 스탠바이 상태로 된 기간에서도, 상기 입력된 화소 신호가 상기 전하 적분 증폭기 내에서 유지되도록 하는 홀딩 소자를 더 구비한다.
전하 적분 증폭기는 귀환 용량이 가변 용량 소자로 형성될 수 있다
본 발명의 또 다른 양태에서는, 복수의 촬상 화소가 배치되어 이루어진 촬상 화소 영역과, 상기 촬상 화소 영역에 대하여, 선택한 행에서의 각 열의 촬상 화소로부터의 화소 신호를, 각 열에 대하여 제공되어 있는 수직 신호선에 출력시키는 수직 선택 회로와, 각 열의 상기 수직 신호선에 대하여 각각 제공되고, 각 열의 촬상 화소로부터의 화소 신호의 입력을 수신하는 증폭기와, 복수의 수평 신호선과, 각 열의 상기 증폭기에 의해 유지된 화소 신호를, 상기 복수의 수평 신호선에 할당하여 상기 화소 신호가 상기 복수의 수평 신호선에 의해 전송되도록 하는 수평 선택 회로를 구비하는 고체 촬상 장치가 제공된다.
고체 촬상 장치는, 복수의 수평 신호선을 순차적으로 선택함으로써, 상기 복수의 수평 신호선에 의해 전송되어 오는 화소 신호에 기초하여 출력 화소 신호를 포함하는 직렬 데이터를 생성하는 멀티플렉서를 더 구비한다..
양호하게는, 복수의 수평 신호선 사이에, 상기 멀티플렉서의 기준 전위에 기초하는 실드용 배선(shielding lines)이 제공되어 있다.
상기 수평 선택 회로는, 상기 복수의 수평 신호선을 통과하는 상기 각 증폭기의 출력이 1클럭 주기씩 어긋나면서 서로 오버랩되도록 전송시킨다.
양호하게는, 상기 수평 선택 회로는, 상기 각 증폭기 각각에 대해서 공급되는 증폭기 제어 신호에 의해, 상기 각 증폭기를, 각각 개별로 온 상태와 스탠바이 상태로 전환 가능하도록 구성되고, 또한 상기 각 증폭기 각각을 상기 복수의 수평 신호선 중의 특정한 수평 신호선에 접속시키는 증폭기 선택 신호에 의해, 상기 각 증폭기를, 각각 개별로 상기 복수의 수평 신호선 중 하나에 접속시키는 것이 가능하도록 구성되고, 각 열에 제공되는 상기 각 증폭기를 순차적으로, 소정 기간 온 상태로 시킴과 함께 상기 수평 신호선에 접속시킴으로써, 상기 각 증폭기로부터 출력되는 화소 신호를, 순차적으로 복수의 수평 신호선에 의해 전송시킨다.
수평 선택 회로는, 상기 증폭기 제어 신호와 상기 증폭기 선택 신호를 공통의 신호로서 출력한다. 대안적으로, 공통의 신호를 이용하는 대신, 수평 선택 회로는, 상기 각 증폭기 각각에 대하여, 상기 증폭기 제어 신호에 의해 온 상태로 제어한 후에, 상기 증폭기 선택 신호에 의해 상기 수평 신호선에 접속할 수 있다.
양호하게는, 상기 수평 선택 회로는 시프트 레지스터를 갖고, 상기 수평 신호선의 개수와, 상기 각 증폭기로부터 출력되는 화소 신호의 데이터 레이트에 따라서 결정된 펄스폭을 갖는 펄스 신호를, 상기 시프트 레지스터에 입력함으로써, 상기 증폭기 선택 신호를 발생시키는 구성으로 되어 있다.
상기 수평 선택 회로는, 상기 각 증폭기 각각에 대한 상기 증폭기 제어 신호를, 대응하는 증폭기에 대한 증폭기 선택 신호로서의 펄스와, 엣지 타이밍이 상기 펄스의 엣지 타이밍보다 앞선 펄스와의 논리합을 취함으로써 발생시킨다. 예를 들면, 각 증폭기에서의 제n 증폭기에 대한 제n 증폭기 선택 신호와, 제n-1 증폭기에 대한 제n-1 증폭기 선택 신호와의 논리합을 취함으로써, 제n 증폭기에 대한 상기 증폭기 제어 신호를 발생시킨다.
증폭기가 전하 적분 증폭기일 때, 양호하게는, 고체 촬상 장치는, 상기 수평 신호선에 의해 출력되는 화소 신호의 흑 레벨에 기초하여 기준 전위를 생성하는 기준 전위 생성부와, 상기 수직 선택 회로에 의한 화소 신호의 판독에 앞서서, 상기 전하 적분 증폭기의 귀환 용량을, 상기 기준 전위 생성부에 의해 생성된 상기 기준 전위로 차지하는 차지 소자를 더 포함한다.
대안적으로, 고체 촬상 장치는 상기 수평 신호선에 의해 출력되는 화소 신호의 흑 레벨에 기초하여 기준 전위를 생성하는 기준 전위 생성부를 더 구비하고, 상기 기준 전위가 상기 멀티플렉서의 출력 증폭기의 기준 전위로서 사용된다.
고체 촬상 장치는, 증폭기가 스탠바이 상태로 된 기간에서도, 상기 입력된 화소 신호가 상기 증폭기 내에서 유지되도록 하는 홀딩 소자를 더 구비한다.
증폭기가 전하 적분 증폭기일 때, 상기 전하 적분 증폭기는 귀환 용량이 가변 용량 소자로 형성되어 있다.
본 발명의 또 다른 양태에서는, 복수의 촬상 화소가 배치되어 이루어진 촬상 화소 영역에서 선택한 행에서의 각 열의 촬상 화소로부터의 화소 신호를, 각 열에 대하여 제공되어 있는 수직 신호선에 출력시키는 화소 신호 수직 전송 단계와, 상기 각 열의 수직 신호선에 각각 제공된 전하 적분 증폭기에 의해 화소 신호를 유지하는 신호 유지 단계와, 상기 각 전하 적분 증폭기를, 화소 신호를 유지한 상태를 유지하면서 스탠바이 상태로 하는 스탠바이 단계와, 상기 각 전하 적분 증폭기를 순차적으로, 소정 기간 온 상태로 하여, 전하 적분 증폭기에 의해 유지된 화소 신호를 수평 신호선에 의해 전송하는 수평 전송 단계를 포함하는 화소 신호 처리 방법이 제공된다.
본 발명의 또 다른 양태에서는, 복수의 촬상 화소가 배치되어 이루어진 촬상 화소 영역에서 선택한 행에서의 각 열의 촬상 화소로부터의 화소 신호를, 각 열에 대하여 제공되어 있는 수직 신호선에 출력시키는 화소 신호 수직 전송 단계와, 상기 각 열의 수직 신호선에 제공된 전하 적분 증폭기에 의해 화소 신호를 유지하는 신호 유지 단계와, 상기 각 전하 적분 증폭기에 의해 유지된 화소 신호를 순차적으로 수평 신호선에 의해 전송하는 수평 전송 단계와, 상기 수평 신호선에 의해 출력되는 화소 신호의 흑 레벨에 기초하여 기준 전위를 생성하는 기준 전위 생성 단계와, 상기 수직 전송 단계에 의한 화소 신호의 판독에 앞서서, 상기 전하 적분 증폭기의 귀환 용량을, 상기 기준 전위 생성 단계에서 생성된 상기 기준 전위로 차지하는 차지 단계를 포함하는 화소 신호 처리 방법이 제공된다.
본 발명의 또 다른 양태에서는, 복수의 촬상 화소가 배치되어 이루어진 촬상 화소 영역에서 선택한 행에서의 각 열의 촬상 화소로부터의 화소 신호를, 각 열에 대하여 제공되어 있는 수직 신호선에 출력시키는 화소 신호 수직 전송 단계와, 상기 각 열의 수직 신호선에 각각 제공된 증폭기에 의해 화소 신호를 유지하는 신호 유지 단계와, 각 열의 상기 증폭기에 의해 유지된 화소 신호를, 복수의 수평 신호선에 할당하여, 화소 신호가 상기 복수의 수평 신호선에 의해 전송되도록 하는 수평 전송 단계를 포함하는 화소 신호 처리 방법이 제공된다.
전술한 고체 촬상 장치 및 화소 신호 처리 방법에 의하면, 복수의 촬상 화소가 배치되어 이루어진 촬상 화소 영역(화소 어레이)에서 선택한 행에서의 각 열의 촬상 화소로부터 화소 신호가 판독된다. 화소 신호는 수평 기간의 수평 블랭킹 기간에 병렬로 판독된다. 각 열의 화소 신호는 수평 기간의 유효 기간에서 전하 적분 증폭기를 통해 수평 신호선에 출력된 다음, 수평 전송된다.
본 발명의 상기 양태들은 각 열의 화소 신호의 병렬 판독에 관한 다음의 주된 특징을 갖는다.
(1) 각 열에 대하여 제공된 전하 적분 증폭기는, 수평 블랭킹 기간에서 판독되는 화소 신호를 유지하면서 스탠바이 상태로 들어간다.
(2) 각 열에 제공된 전하 적분 증폭기에서, 판독 동작시에 증폭기의 귀환 용량의 프리차징을 위한 기준 전위가 흑 레벨에 기초하여 자동 제어된다.
(3) 병렬로 된 복수의 수평 신호선 HL을 이용하여 각 전하 적분 증폭기로부터 화소 신호가 수평으로 전송되어, 한 수평 신호선당 데이터 레이트가 감소된다.
본 발명의 또 다른 양태에서는, 아날로그 신호를 유지하는 신호 유지 소자를 포함하는 아날로그 신호 유지부 -상기 신호 유지 소자는 하나 이상의 행을 따라 배열됨-와, 상기 아날로그 신호 유지부의 각 열에 대응하여 제공되고, 대응하는 상기 신호 유지 소자의 신호값을 판독하는 증폭기와, 복수의 수평 신호선과, 상기 증폭기의 출력을 상기 복수의 수평 신호선에 할당하여, 출력이 복수의 수평 신호선에 의해 전송되도록 하는 수평 선택 회로를 구비하고, 상기 수평 선택 회로는, 상기 복수의 수평 신호선을 통과하는 상기 각 증폭기의 출력이 1클럭 주기씩 어긋나면서 서로 오버랩되도록 전송시키는 아날로그 신호 전송 장치가 제공된다.
본 발명의 또 다른 양태에서는, 아날로그 신호를 유지하는 신호 유지 소자 -상기 신호 유지 소자는 하나 이상의 행을 따라 배열됨-를 포함하는 아날로그 신호 유지부로부터의 아날로그 신호를, 각 열에 대하여 제공되어 있는 수직 신호선에 출력시키는 수직 전송 단계와, 상기 각 열의 수직 신호선에 제공된 증폭기에 의해 아날로그 신호를 유지하는 신호 유지 단계와, 아날로그 신호가, 상기 복수의 수평 신호선 상을, 1클럭 주기씩 어긋나면서 서로 오버랩한 타이밍에서 전송되도록, 상기 각 증폭기에 유지된 아날로그 신호를 복수의 수평 신호선에 할당하여 전송시키는 수평 전송 단계를 포함하는 아날로그 신호 전송 방법이 제공된다.
아날로그 신호 전송 장치 및 아날로그 신호 전송 방법에 의하면, 각 증폭기로부터의 아날로그 신호가 병렬로 된 복수의 수평 신호선을 이용하여 수평으로 전송되기 때문에, 하나의 수평 신호선당 데이터가 레이트가 감소될 수 있다.
본 발명의 또 다른 양태에서는, 고체 촬상 장치가, 수평 신호선 또는 수평 신호선들을 통해 출력되는 신호를 처리하기 위한 칩을 더 포함한다.
<실시 형태>
이하, 본 발명의 고체 촬상 장치 및 화소 신호 처리 방법에 대하여 제1 내지 제6 실시 형태에 의해 설명한다.
(제1 실시 형태)
도 1에, 본 발명의 제1 실시 형태의 구성을 도시한다. 이것은 고체 촬상 장치에서 화소 어레이(1)에 의해서 얻어지는 촬상 화소 신호를 출력 단자(10)로부터 촬상 화상 신호로서 출력하는 회로 시스템을 도시한 것이다. 화소 어레이(1)에 대한 입사광로를 형성하는 렌즈계나, 출력 단자(10)로부터 후단의 신호 처리계에 대해서는 도시 및 설명을 생략한다.
화소 어레이(1)는, 행 방향 및 열 방향으로 촬상 화소(2)가 다수 배치되어 형성되어 있다. 촬상 화소(2)는, 포토다이오드 PD, 전송 트랜지스터 Ttr, 리세트 트랜지스터 Trst, 증폭 트랜지스터 Tg, 선택 트랜지스터 Ts가 도 1에 도시된 바와 같이 접속되어 구성되어 있다.
화소 어레이(1)에서 열 방향으로 배열된 촬상 화소(2)의 선택 트랜지스터 Ts는, 각각 공통의 수직 신호선 VL(VL1, VL2…VLn)에 접속되어 있다. 또한, 행 방향으로 배열된 복수의 촬상 화소(2)에 대하여 공통의 판독 제어가 행해지도록, 리세트 제어선 Lrst, 전송 제어선 Ltr, 선택 제어선 Ls의 조가, 화소 어레이(1)의 각 행에 대응하여 배치되어 있다. 그리고 리세트 제어선 Lrst, 전송 제어선 Ltr, 선택 제어선 Ls에는, 각각 수직 주사 회로(3)로부터 소정의 타이밍으로 제어 펄스가 공급된다.
각 촬상 화소(2)의 리세트 트랜지스터 Trst의 게이트는 리세트 제어선 Lrst에 접속되고, 각 촬상 화소(2)의 전송 트랜지스터 Ttr의 게이트는 전송 제어선 Ltr에 접속되고, 각 촬상 화소(2)의 선택 트랜지스터 Ts의 게이트는 선택 제어선 Ls에 접속되는 구성으로 된다.
수직 주사 회로(3)는, 화소 어레이(1)에서의 각 행을 순차적으로 선택하여, 각 수직 신호선 VL에 화소 신호의 판독을 실행시킨다. 자세히 후술하겠지만, 수직 주사 회로(3)는, 리세트 제어선 Lrst, 선택 제어선 Ls에 대한 펄스 인가에 의해 리세트 레벨을 수직 신호선 VL에 공급하는 동작을 실행시키고, 또한 전송 제어선 Ltr, 선택 제어선 Ls에 대한 펄스 인가에 의한 포토다이오드 PD에 축적된 전하에 따른 화소 신호를 수직 신호선 VL에 공급하는 동작을 실행시킨다. 수직 주사 회로(3)는 이러한 판독 동작을, 순차적으로 각 행의 촬상 화소(2)에 대해서 실행시키게 된다.
선택된 어떤 1행의 촬상 화소(2)로부터의 화소 신호의 판독은, 1수평 기간 내의 수평 블랭킹 기간에 행해진다. 즉 수평 블랭킹 기간에서는, 수직 주사 회로(3)에 의해 선택된 1행의 각 촬상 화소(2)로부터의 화소 신호가, 각 수직 신호선 VL1, VL2…VLn에 대해서 병렬적으로 출력되게 된다.
각 열, 즉 각 수직 신호선 VL1, VL2…VLn에 대해서는, 각각 전하 적분 증폭기(9)가 제공된다.
전하 적분 증폭기(9)는, 용량 소자 Ccp, Cs, 스위치 소자 Ssh, Srt, Spc, Spx, Shd, 증폭기 A로 구성된다.
용량 소자 Ccp(Ccp1∼Ccpn)는, 각 수직 신호선 VL(VL1∼VLn)으로부터의 각 증폭기 A(A1∼An)의 입력계에 직렬로 배치된다.
용량 소자 Cs(Csl∼Csn)는, 각 증폭기 A(A1∼An)의 귀환 용량으로 된다.
증폭기 A(A1∼An)는 반전 증폭기로 된다.
이 경우, 증폭기 A는 용량 귀환 증폭기로 되고, 용량 소자 Ccp, Cs의 용량비에 따른 게인으로 신호가 출력되게 된다. 그리고 촬상 화소(2)로부터 판독된 화소 신호 전하는, 용량 소자 Cs에 축적됨으로써, 전하 적분 증폭기(9)가 화소 신호 전하를 유지하는 기능을 갖는다.
또한 전하 적분 증폭기(9)를 구동하는 증폭기 구동 회로(4)가 제공되고, 이 증폭기 구동 회로(4)는, 신호 φSH, φRT, φPC, φXPC를 각각 소정의 타이밍으로 각 전하 적분 증폭기(9)에 공급한다.
전하 적분 증폭기(9)에서의 스위치 소자 Ssh(Ssh1∼Sshn)는, 신호 φSH에 따라, 수직 신호선 VL로부터의 증폭기 A의 입력계를 온/오프한다.
스위치 소자 Srt(Srt1∼Srtn)는 증폭기 A의 입출력을 단락시키는 스위치로서, 신호 φRT에 따라서 온/오프된다.
스위치 소자 Spc(Spc1∼Spcn)은 용량 소자 Cs에 대한 차지계를 접속하는 스위치로서, 신호 φPC에 따라서 온/오프된다.
스위치 소자 Spx(Spx1∼Spxn)은 용량 소자 Cs가 차지될 때 오프되는 스위치로서, 상기 신호 φPC의 반전 펄스인 신호 φXPC에 의해 온/오프된다.
스위치 소자 Shd(Shd1∼Shdn)은 증폭기 A의 출력을 홀드 전압 Vhd로 고정할 때에 온되는 스위치이다.
또 도 1에서는, 전하 적분 증폭기(9)로서 n열분 나타내고 있고, 전하 적분 증폭기(9)를 구성하는 각 소자의 부호(A, Ccp, Ssh 등)에는 열에 따라서 「1」∼「n」을 붙이고 있지만, 실제로는 도시하지 않은 n+1 열 이후도 소요수의 열(수직 신호선 VL)이 형성되어, 각각 전하 적분 증폭기(9)가 제공되어 있다.
각 전하 적분 증폭기(9)의 출력단(증폭기 A1∼An…의 출력단)은, 각각 스위치 소자 Ssl(Ssl1∼Ssln, Ssl(n+1)…)을 통하여, 수평 신호선 HL에 접속된다.
여기서 도시한 바와 같이, 수평 신호선 HL은, 수평 신호선 HL1∼HLn으로서 n개 제공되어 있다.
제1열째의 증폭기 A1은, 스위치 소자 Ssl1을 통하여 수평 신호선 HL1에 접속된다. 제2열째의 증폭기 A2는, 스위치 소자 Ssl2를 통하여 수평 신호선 HL2에 접속된다. 그 후 마찬가지로 하여, 제n열째의 증폭기 An은, 스위치 소자 Ssln을 통하여 수평 신호선 HLn에 접속된다.
또한, 제n+1열째의 도시하지 않은 증폭기 An+1은, 스위치 소자 Ssl(n+1)를 통하여, 제1열째와 증폭기 A1과 동일한 수평 신호선 HL1에 접속된다. 제n+2열째의 이후의 도시하지 않은 각 증폭기도, 수평 신호선 HL2, HL3…과 순서대로 접속되게 된다.
즉, 화소 어레이(1)에서 구성되는 열의 수가 M열이라고 하면, 그 M열의 각 전하 적분 증폭기(9)는, 순서대로 n개의 수평 신호선 HL1∼HLn으로 분류되어 접속되는 구성으로 된다.
수평 주사 회로(5)는, 각 전하 적분 증폭기(9)를 순차적으로 선택하여, 전하 적분 증폭기(9)로부터의 화소 신호 출력을, 각각 접속된 수평 신호선 HL에 의해 전송시키는 제어를 행한다. 이 때문에 수평 주사 회로(5)는, 스위치 소자 Ssl(Ssl1∼Ssln, Ssl(n+1)…)에 대해서 증폭기 선택 신호 φS(φS1∼φSn…)을 출력한다. 증폭기 선택 신호 φS에 의해서 온으로 된 스위치 소자 Ssl에 대응하는 전하 적분 증폭기(9)가, 소정의 수평 신호선 HL에 화소 신호를 출력하게 된다.
또한 수평 주사 회로(5)는, 각 증폭기 A1∼An…에 대하여, 스탠바이 상태/온 상태를 제어하는 증폭기 제어 신호 φP(φP1∼φPn…)을 출력한다. 이것에 의해서 각 증폭기 A를 개별로 온 상태/스탠바이 상태로 제어할 수 있다. 즉, 증폭기 제어 신호 φP으로서의 펄스가 H 상태이면 증폭기 A는 통상적으로 동작하고, L 상태이면 스탠바이 상태로 되어 전류를 소비하지 않게 된다.
수평 주사 회로(5)는, 증폭기 선택 신호 φS와 증폭기 제어 신호 φP에 의해 수평 전송 제어를 행한다. 구체적으로는, 예를 들면 제1열째의 전하 적분 증폭기(9)로부터의 화소 신호를 수평 전송할 때에는, 수평 주사 회로(5)는, 우선 증폭기 제어 신호 φP1에 의해 증폭기 A1을 스탠바이 상태로부터 온 상태로 복귀시키고, 계속해서 증폭기 선택 신호 φs1에 의해 스위치 소자 Ssl1을 온으로 하게 한다.
또, 증폭기 제어 신호 φP는, 인버터 IV를 통하여 스위치 소자 Shd에도 공급되고, 이에 의해 스위치 소자 Shd가 온/오프 제어된다. 따라서, 증폭기 A가 스탠바이일 때에는 스위치 소자 Shd가 온, 증폭기 A가 온으로 되면 스위치 소자 Shd가 오프로 되게 된다.
또한 본 예에서는, 수평 신호선 HL이 복수개 제공되어 있기 때문에, 전하 적분 증폭기(9)의 출력이 병렬로 전송된다. 이 때문에 출력측에는 멀티플렉서(8)가 제공되어, 출력을 한개로 통합하도록 한다. 즉 수평 신호선 HL1∼HLn에 의해 전송되어 오는 각 열의 화소 신호는, 멀티플렉서에 의해 순차적으로 선택됨으로써, 1개의 수평 신호선 HL의 경우와 마찬가지의, 직렬 데이터로서의 화소 신호로 되어 출력 단자(10)로부터 후단의 회로에 출력되게 된다.
또한, 출력되는 화소 신호의 레벨을 검지하여 적절한 흑 레벨로 설정하는 흑 레벨 제어 회로(6)가 제공되고, 클램프 전압 출력 증폭기(7)를 통하여, 각 전하 적분 증폭기(9)에서의 스위치 Spc의 일단으로 피드백하는 구성으로 되어 있다.
이러한 구성의 제1 실시 형태의 동작을, 도 2의 타이밍차트를 이용하여 설명한다.
화소 신호의 판독은 기본적으로 수평 블랭킹 기간 내에 행해진다. 수평 블랭킹 기간에서는, 도면과 같이 리세트 기간에서서의 동작과 판독 기간에서서의 동작이 행해진다.
우선 리세트 기간이 개시될 때에는, 수평 주사 회로(5)에 의해 증폭기 제어 신호 φP(φP1, φP2…)가 모두 H 상태로 되어, 각 열의 증폭기 A가 모두 스탠바이 상태에서 온 상태로 복귀한다.
화소 어레이(1)에 대하여, 수직 주사 회로(3)에 의해 임의의 1행의 촬상 화소(2)가 선택된다. 즉, 선택 트랜지스터 Ts가, 임의의 1열만 온 상태로 된다. 다음으로 리세트 트랜지스터 Trst가 온 상태로 되어, 리세트 레벨 Voff가 증폭 트랜지스터 Tg를 통하여 수직 신호선 VL에 나타난다.
리세트 레벨 Voff는 촬상 화소(2)의 리세트 노이즈와 증폭 트랜지스터 Tg의 임계 전압의 변동을 포함하여, 촬상 화소(2)마다 다른 값을 취한다.
이 때, 전하 적분 증폭기(9)측에서는, 신호 φRT에 의해 스위치 소자 Srt가 온되고, 이 때문에 증폭기 A의 입출력이 쇼트하여 귀환이 걸려서, 증폭기 A의 임계 전압 Vat이 출력 Vrout에 나타난다.
또한, 동시에 신호 φPC에 의해 스위치 소자 Spc가 온되고, 또한 신호 φXPC에 의해 스위치 소자 Spx가 오프 상태로 됨으로써, 용량 소자 Cs의 일단은 클램프 전압 출력 증폭기(7)에 의한 클램프 전압 Vcp로 고정된다.
이 때, 용량 소자 Cs는 임계 전압 Vat을 기준으로 하여 클램프 전압 Vcp의 전위를 유지하게 된다.
또한, 용량 소자 Ccp는 임계 전압 Vat을 기준으로 하여 촬상 화소(2)의 리세트 전압 Voff를 유지하게 된다.
다음으로 신호 φRT, φPC가 하강하게 됨으로써, 스위치 소자 Srt, Spc가 순서대로 오프되고, 그 후 신호 φXPC가 상승하게 되어 스위치 소자 Spx가 온한다.
스위치 소자 Spx가 온함으로써 증폭기 A는 용량 소자 Cs를 통하여 귀환이 걸리기 때문에, 증폭기 A의 입력은 조금전과 동일한 임계 전압 Vat을 유지한다. 따라서 증폭기 A의 출력 Vout에는 용량 소자 Cs에 유지된 전하에 의해서, 클램프 전위 Vcp가 나타난다.
계속해서 판독 기간이 개시된다.
우선 수직 주사 회로(3)에 의해서 선택된 행의 촬상 화소(2)에서의 전송 트래니스터 Ttr이 온 상태로 되어 포토다이오드 PD로부터 전하가 전송되고, 촬상 화소(2)로부터 수직 신호선 VL에 신호 레벨 Vsig가 출력된다.
이 신호는 조금전의 리세트 레벨 Voff에 중복하여 나타나기 때문에, Voff-Vsig 등과 같이 표현할 수 있다.
전하 적분 증폭기(9)는 리세트 레벨 Voff의 값을 용량 소자 Ccp에 기억하고 있기 때문에, 리세트 레벨 Voff로부터의 변화량만을 적분하여 출력한다. 이 때, 용량비에 의해서 판독의 게인이 결정된다. 다음 수학식에서 나타낸 바와 같이, 전하 적분 증폭기(9)의 출력 전압을 Vout으로 하여,
로 된다. 이 수학식 1에서 알 수 있듯이, 이 출력 Vout은 촬상 화소(2)의 리세트 레벨 Voff에도, 또한 증폭기 A의 임계 전압 Vat에도 의존하지 않는다.
또, 여기까지의 판독 동작은, 촬상 화소(2)로부터 리세트 레벨 Voff를 판독한 후에 신호 레벨 Vsig를 판독하는 순서이지만, 반대로 신호 레벨 Vsig를 판독한 후에 리세트 레벨 Voff를 판독하도록 해도 된다.
다음으로, 수평 블랭킹 기간부터 유효 기간으로 이행한다. 이 때, 증폭기 제어 신호 φP(φP1, φP2…)은 일단 전부 L 상태로 된다. 이 때문에, 각 열의 증폭기 A는 스탠바이 상태로 되어 전류를 흘리지 않게 된다.
그런데 이 때, 어떤 수단을 강구하지 않으면 증폭기 A의 출력은 부정으로 되어 버린다. 그리고 신호는 용량 소자 Cs에 저장된 그대로이지만, 출력이 부정으로 되면, 그 용량 소자 Cs에 저장된 신호가 그대로 유지된다고는 할 수 없게 된다.
즉, 스위치 소자 Ssh가 NMOS 트랜지스터로 형성되어 있다고 하면, 오프 상태에서는 그 게이트 전압을 GND 레벨로 함으로써 오프 상태를 만들어내고 있지만, 증폭기 A의 출력이 부정으로 되어 있기 때문에, 누설 전류 등의 영향으로 경우에 따라서는 증폭기 A의 출력 Vout이 GND 레벨로까지 저하하게 될 가능성이 있다. 그렇게 되면 용량 소자 Cs를 통하여 증폭기의 입력측은 마이너스 전위로 되게 됨으로써, NMOS 트랜지스터의 소스 전압이 게이트 전압보다 낮아지고, 스위치 소자 Ssh가 온 상태로 되어 용량 소자 Cs로부터 신호 전하가 유출하게 된다. 물론, 이와 같이 하여 용량 소자 Cs의 신호 전하가 유출되게 되면, 그 후 증폭기 A를 온 상태로 복귀시켜도, 올바른 화소 신호를 수평 신호선 HL에 공급할 수 없게 된다.
그래서 본 예에서는, 이와 같은 상태를 방지하기 위하여, 증폭기 제어 신호 φP를 인버터 IV에 의해 반전 펄스로 하여 스위치 소자 Shd를 제어한다. 즉, 증폭기 A가 스탠바이 상태로 될 때에는, 이 반전 펄스에 의해 스위치 소자 Shd를 온 상태로 하여, 증폭기 A의 출력 Vout을 소정의 홀드 전압 Vhd로 고정되도록 한다.
이렇게 함으로써, 증폭기 A를 스탠바이 상태로 해도, 그 출력 Vout이 부정으로 되는 것을 방지하여, 용량 소자 Cs에 저장된 데이터의 손실을 방지한다.
이 때, 증폭기 A의 입력측의 전압 Vin은, 용량 소자 Cs에 저장된 전하량에 의해서 결정되어,
로 나타낸다.
또한, 홀드 전압 Vhd는, 용량 소자 Ccp, Cs의 크기나, 신호 전하 Vsig의 최대량 등을 고려하여, 이 입력 전압 Vin이 마이너스의 전위로 되지 않도록 값을 설정하는 것이 바람직하다. 특히 사용하고 있는 프로세스의 NMOS 트랜지스터의 오프 누설이 큰 경우에는, 입력 전압 Vin의 값을 너무 낮게 하지 않도록 하여, 항상 NMOS 트랜지스터에는 백워드 바이어스가 걸리는 상태로 하여, 누설을 줄이는 고려도 필요하게 된다.
이상은 스위치 소자 Ssh로서 NMOS 트랜지스터를 사용하고 있는 경우의 예이지만, 만일 PMOS 트랜지스터를 사용하고 있는 경우에는, 그 소스 전압이 게이트 전압보다도 높은 값이 되지 않도록 하는 고려가 필요해진다.
상기한 바와 같이, 스위치 소자 Shd와 고정의 홀드 전위 Vhd의 동작에 의해, 증폭기 A를 스탠바이 상태로 해도 수평 블랭킹 기간에 판독한 신호를 용량 소자 Cs에 그대로 유지하는 것이 가능해진다.
따라서, 수평 방향으로 전송할 때에 다시 증폭기 A를 스탠바이 상태로부터 복귀시키면 되기 때문에, 실제로 전류를 소비하고 있는 시간이 매우 짧아져서, 종래예에 비하여 저소비 전력으로 할 수 있다.
수평 전송에 대해서는, 열마다 탑재한 증폭기 A 자체가 수평 방향으로 구동하는 방식을 취하고 있다.
촬상 화소(2)의 신호를 수직 방향으로 판독할 때에는 수평 블랭킹 기간을 이용하여 천천히 판독할 수 있지만, 수평 방향으로는 정해진 데이터 레이트로 전송해야만 한다. 따라서 이번에는 고속 동작이 필요하게 되는데, 수평 신호선 HL은 길어서, 다수의 스위치가 접속되어 있기 때문에 기생 용량이 많고, 그것을 고속으로 구동하는 것은 그 나름의 구동 능력을 필요로 한다. 그것을 열마다 레이아웃해야만 하는 증폭기 A로 구동하는 것은 곤란하여, 레이아웃 면적의 증대로 연결된다.
그래서 본 예에서는, 상술한 바와 같이 복수개의 수평 신호선 HL1∼HLn을 준비하고, 병렬 전송에 의해 데이터 레이트를 낮추어서 전송하는 것으로 하고 있다. 또 수평 신호선 HL의 개수(n개)에 제한은 없지만, 많으면 많을수록 1개당 데이터 레이트를 낮출 수 있다. 통상, 수평 블랭킹 기간의 판독 동작과 동일한 정도의 구동 속도로 된 개수 준비하는 것이 효율적으로 바람직하다.
도 2의 유효 기간에서는, 상기한 바와 같이 일단 증폭기 제어 신호 φP가 모두 L 상태로 된 후, 수평 주사 회로(5)에 의해 제1열째로부터 1개씩 순서대로 증폭기 제어 신호 φP를 소정 기간 H 상태로 하여, 각 열의 증폭기 A를 순차적으로 기동 상태로 한다. 동시에 증폭기 선택 신호 φS에 의해 스위치 소자 Ssl을 순차적으로 온 상태로 하여, 수평 신호선 HL을 통하여 신호를 전송한다.
즉, 유효 기간에서는, 우선 제1열째의 화소 신호의 수평 전송을 위해, 증폭기 제어 신호 φP1이 H 상태로 되어 증폭기 A1이 스탠바이 상태로부터 기동된다. 그 직후에 증폭기 선택 신호 φS1이 H 상태로 되어, 증폭기 A1의 출력이 수평 신호선 HL1에 의해 전송되게 된다.
계속해서, 1 화소분의 전송 타이밍만큼 어긋나, 제2열째의 화소 신호의 수평 전송을 위해, 증폭기 제어 신호 P2가 H 상태로 되어 증폭기 A2가 스탠바이 상태로부터 기동된다. 그 직후에 증폭기 선택 신호 φS2가 H 상태로 되고, 증폭기 A2의 출력이 수평 신호선 HL2에 의해 전송되게 된다.
이와 같이 하여, 순차적으로 각 열에 대한 수평 전송이 행해진다.
따라서, 각 증폭기 A1, A2…는 일 화소 시간분만큼 어긋난 타이밍에서 1열씩 순차적으로 동작해가게 되고, 또한 스위치 소자 Ssl1, Ssl2…는 수평 신호선 HL에 1개씩 어긋나 주기적으로 접속된다.
증폭기 선택 신호 φS는, 수평 신호선 HL의 개수에 의해서 그 폭이 결정되는 광폭의 펄스로서, 1 화소 시간분만큼 어긋나서 시프트되기 때문에, 도 2에 도시한 바와 같이 중첩 기간을 갖고 있다. 도 2의 예에서는 수평 신호선 HL이 5개 있는 경우의 길이로 기입된다.
각 증폭기 A에 유지된 화소 신호는, 이러한 증폭기 선택 신호 φS가 H 상태인 동안에, 접속된 수평 신호선에 의해서 전송되기 때문에, 예를 들면 도 7의 (a), 도 7의 (b), 도 7의 (c)에 도시한 바와 같이, 각 증폭기 A의 출력은, 각각 접속된 소정의 수평 신호선 HL을, 1클럭 시간씩 어긋나면서 오버랩하도록 전송되게 된다.
또, 증폭기 선택 신호 φS가 H 상태 동안에 신호를 수평 전송하게 되기 때문에, 증폭기 제어 신호 φP도 그 동안만 H 상태로 되어 증폭기를 기동 상태로 하면 되지만, 이 예에서는 증폭기 A의 기동에 다소 시간이 걸리는 것으로 하고, 증폭기 선택 신호 φs보다 먼저 증폭기 제어 신호 φP를 상승시키고 있다. 즉 각 증폭기 A1, A2…는, 증폭기 제어 신호 φP에 의해 온 상태로 제어된 후에, 증폭기 선택 신호 φS에 의해 수평 신호선에 접속된다.
증폭기 제어 신호 φP, 증폭기 선택 신호 φS를 발생시키는 수평 주사 회로(5)는, 일례로서 도 3과 같은 간단한 회로에 의해 실현할 수 있다.
도 3의 수평 주사 회로(5)는, 플립플롭 FF(FF1, FF2∼FFn…)로 이루어진 시프트 레지스터와, OR 게이트 OR1, OR2∼ORn, …이 제공되어 구성된다. 도 4에 동작 타이밍을 도시한다.
각 플립플롭 FF는, 클럭 입력 단자에 도 4에 도시한 클럭 Hclk가 공급되고, 이 클럭 Hclk의 타이밍에서 D 입력을 래치한다. 이 클럭 Hclk는 화소 신호의 데이터 레이트와 동일한 레이트의 클럭이다.
선두의 플립플롭 FF1에 대한 D 입력으로서는, 도 4에 도시한 데이터 펄스 Hdata가 공급된다. 데이터 펄스 Hdata는, 도 4와 같이 클럭레이트에 대하여 광폭의 펄스로 된다.
그리고, 각 플립플롭 FF1, FF2, FF3…의 Q 출력(래치 출력)이, 각각 증폭기 선택 신호 φS1, φS2, φS3…으로 된다.
또한, 증폭기 제어 신호 φP(φP1, φP2, φP3…)은, OR 게이트 OR(OR1, OR2, OR3…)의 출력으로서 얻어진다.
OR 게이트 OR1은, 공급된 데이터 펄스 Hdata와 플립플롭 FF1의 Q 출력의 논리합을 취하여 증폭기 제어 신호 φP1로 한다. OR 게이트 OR2는 플립플롭 FF2의 Q 출력과 플립플롭 FF1의 Q 출력의 논리합을 취하여 증폭기 제어 신호 φP2로 한다. OR 게이트 OR3은 플립플롭 FF3의 Q 출력과 플립플롭 FF2의 Q 출력의 논리합을 취하여 증폭기 제어 신호 φP3으로 한다.
즉, 제n 증폭기 An에 대한 증폭기 제어 신호 φPn은, 제n 증폭기 An에 대한 증폭기 선택 신호 φSn과, 제n-1 증폭기 An-1에 대한 증폭기 선택 신호 φSn-1과의 논리합을 취하여 생성되는 구성으로 되어 있다.
본 예에서는, 복수개의 수평 신호선 HL을 이용하여 수평 전송을 행하기 때문에, 증폭기 선택 신호 φS는, 화소 신호의 데이터 레이트×수평 신호선 개수의 펄스폭을 갖고 있을 필요가 있는데, 도 3과 같은 단순한 시프트 레지스터 회로를 이용한 단순한 수평 주사 회로(5)에 대하여, 화소 신호의 데이터 레이트×신호선 개수의 펄스폭을 갖는 데이터 펄스 Hdata를 입력함으로써, 필요한 펄스폭을 갖고, 또한 화소 신호의 데이터 레이트에 맞추어서 시프트해가는 펄스, 즉 증폭기 선택 신호 φS1, φS2…를 용이하게 형성할 수 있다.
또한, 증폭기 A의 스탠바이로부터의 복귀에 이용하는 증폭기 제어 신호 φP에 관해서는, 상술한 바와 같이, 그 상승을 증폭기 선택 신호 φS보다도 앞에 갖는 것이 요구되는데, 도 3과 같은 OR 게이트 OR을 구비한 회로를 이용하여, 임의의 증폭기 선택 신호 φSn과, 그 앞의 증폭기 선택 신호 φSn-1의 펄스의 논리합을 취하여, 증폭기 제어 신호 φPn을 생성함으로써, 증폭기 선택 신호 φSn보다도 앞에서 상승하고, 증폭기 선택 신호 φSn과 동시에 하강하는 펄스로서의 증폭기 제어 신호 φPn을 용이하게 형성할 수 있다.
즉 수평 주사 회로(5)는, 각 증폭기 A1, A2… 각각에 대한 증폭기 제어 신호 φP1, φP2…로서는, 각각 대응하는 증폭기 A(x)에 대한 증폭기 선택 신호 φS(x)로서의 펄스와, 그 펄스보다 엣지 타이밍이 진행되고 있는 펄스(보다 먼저 선택되는 증폭기 A(y)에 대한 증폭기 선택 신호 φS(y))와의 논리합을 취함으로써 발생시키면 된다.
또, 이 도 3, 도 4의 예에서는, 증폭기 제어 신호 φPn은 증폭기 선택 신호 φSn보다도 1클럭 빠르게 상승하게 되지만, 만일 2 클럭 빠르게 상승하고자 하는 경우에는, 증폭기 선택 신호 φSn과 증폭기 선택 신호 φSn-2의 논리합을 취하여 증폭기 제어 신호 φPn으로 하면 되고, 동일한 방법으로 복수 클럭 앞에서 상승시키는 것도 가능하다. 단, 도 3의 구성으로는 선두의 증폭기 제어 신호 φP1을 증폭기 선택 신호 φS1에 대해서 2클럭 이상 빠르게 기동시킬 수 없기 때문에, 그 경우에는, 시프트 레지스터 구성으로서 플립플롭 FF1의 전단에 여분의 플립플롭을 준비하여 공(空) 이송하도록 구성을 채용하면 된다.
예를 들면 이러한 수평 주사 회로(5)에 의해서, 증폭기 제어 신호 φP가 상승함과 동시에 스위치 소자 Shd가 오프 상태로 되어, 증폭기 A의 출력은 다시 상기 수학식 1에서 나타낸 값으로 된다.
또한 수평 전송이 끝나고 증폭기 선택 신호 φS가 하강하면, 동시에 증폭기 제어 신호 φP도 하강하고 증폭기 A는 다시 스탠바이 상태로 된다.
그리고 이상과 같은 증폭기 구동 방법을 이용하면, 열의 수만큼 얻어진 증폭기 A는 수평 신호선 HL의 수분만큼 기동 상태에 있고, 그 외에는 스탠바이 상태로 되어 있기 때문에 전류를 소비하지 않아서, 저소비 전력이다. 또한 수평 신호선 HL의 1개당 데이터 레이트가 내려가기 때문에, 증폭기 A는 그만큼 높은 구동 능력을 필요로 하지 않고, 열마다 레이아웃하는 것도 충분히 가능해진다.
또 도 5a∼도 5d에, 열마다 구비되는 증폭기 A의 구체적 회로예를 나타낸다. 모두 반전 증폭기를 형성하고 있다. 도 5a는 일반적인 소스 접지 증폭기로서, 스탠바이용으로 트랜지스터 T10이 추가되어 있다. 여기서 신호 xφP는 신호 φP의 반전 펄스이다.
도 5b는 차동 증폭기형으로서, 귀환을 건 경우의 임계 전압 Vat를 Vref에 의해 제어할 수 있다는 이점이 있다. 역시 스탠바이용으로 트랜지스터 T10이 추가되어 있다.
도 5c는 소스 접지 증폭기 a1의 이득을 높이기 위해서 보조 증폭기 a2를 제공하고, 레귤레이티드 캐스코드(Regulated Cascode) 회로 구성으로 한 것이다. 레귤레이티드 캐스코드에 대해서는 IEEE Journal of Solid-State Circuit Vol25. No1, February1990에 자세히 기재되어 있다. 이 경우에도 스탠바이용 트랜지스터 T10을 추가하고 있다.
도 5d는 스탠바이용 트랜지스터 T10의 제공 방법을 바꾼 것으로, 트랜지스터가 직렬로 되지 않는 만큼 변동에 강한 것으로 하고 있다. 이 도 5d의 회로는 도 5a의 응용예로서 기입되어 있지만, 마찬가지의 스탠바이 트랜지스터의 접속 방식을 도 5b, 도 5c의 회로에도 적용할 수 있다.
상술한 바와 같이 수평 전송은, 복수의 수평 신호선 HL에 의해서 병렬적으로 행해지고, 이것이 멀티플렉서(8)에 의해서 순차적으로 선택되어 출력된다.
멀티플렉서(8)의 회로예를 도 6에 도시한다.
멀티플렉서(8)는, 각각이 수평 신호선 HL1∼HLn에 대응하는 샘플링 회로(51-1∼51-n)과, 출력 증폭기(50)를 갖고 이루어진다.
샘플링 회로(51-1∼51-n)은, 각각 4개의 스위치 소자 Sm 및 용량 소자 Cm으로 구성되어 있다.
예를 들면 샘플링 회로(51-1)는, 스위치 소자 Sm11, Sm21, Sm31, Sm41과 용량 소자 Cm1을 갖는다. 각 스위치 소자 Sm11, Smi21, Sm31, Sm41은, 각각 신호 φm11, φm21, φm31, φm41에 의해 온/오프된다.
신호 φm11, φm21, φm 31, φm41은, 예를 들면 멀티플렉서(8) 내의 도시하지 않은 타이밍 발생기에 의해, 수평 동기 신호를 기준으로 하여 소정 타이밍으로 H 상태로 되는 펄스로서 생성된다.
스위치 소자 Sm11은 수평 신호선 HL1을 용량 소자 Cm1에 접속하는 스위치로 된다. 스위치 소자 Sm21은, 용량 소자 Cm1의 기준을 기준 전압 Vref1에 접속하는 스위치이다. 스위치 소자 Sm31, Sm41은, 용량 소자 Cm1의 전하를 출력 증폭기(50)에 전송하기 위한 스위치이다. 즉 스위치 소자 Sm31, Sm41이 온으로 되면, 용량 소자 Cm1이 출력 증폭기(50)의 귀환 경로로 삽입된다.
다른 샘플링 회로(51-2∼51-n)도, 각각 마찬가지의 구성으로 된다.
또한 출력 증폭기(50)의 비반전 입력 V+에는 기준 전압 Vref2가 접속되어 있다.
도 7에, 이러한 멀티플렉서(8)의 동작 타이밍차트를 도시한다.
상기 도 2에서 설명한 바와 같이, 수평 신호선 HL을 구동하는 각 열의 증폭기 A는 1화소 시간씩 어긋난 타이밍에서 동작하고 있기 때문에, 그 출력도 당연히 1화소 시간씩 어긋난 타이밍에서 순차적으로 출력되어 있다.
상술한 수평 전송 동작에 의해, 각 증폭기 A에 의해 유지된 화소 신호는, 예를 들면 도 7의 (a), 도 7의 (b), 도 7의 (c)의 신호 D1, D2, D3으로서 나타낸 바와 같이, 복수의 수평 신호선 HL 상에서, 1클럭 시간(1 화소 시간)씩 어긋나면서 오버랩되도록 전송되고 있다.
도 7의 (a) 및 도 7의 (d)에 의해, 수평 신호선 HL1 및 샘플링 회로(51-1)에 주목하여 설명한다.
처음에는 t0 시점으로부터 신호 φm11, φm21이 H 상태로 되고, 이에 따라 스위치 소자 Sm11, Sm21은 모두 온 상태에 있기 때문에, 수평 신호선 HL1은 그 출력을, 기준 전압 Vref1을 기준으로 하여 용량 소자 Cm1에 충전하게 된다.
다음으로 t1 시점에서 신호 φm11이 L 상태로, 또한 t2 시점에서 신호 φm21이 L 상태로 되고, 스위치 소자 Sm11, Sm21이 순서대로 오프 상태로 됨으로써, 용량 소자 Cm1에 의해 수평 신호선 HL1의 전압이 샘플링되게 된다.
마지막으로 t3 시점에서, 신호 φm31, φm41을 동시에 H 상태로 함으로써, 스위치 소자 Sm31과 Sm41이 동시에 온 상태로 되어, 용량 소자 Cm1이 출력 증폭기(50)에 접속된다.
용량 소자 Cm1은, 출력 증폭기(50)의 출력 단자 Vout과, 마이너스 입력 단자 V- 사이에 삽입되기 때문에, 가상 접지가 변동되고, 출력 증폭기(50)는 기준 전압 Vref2를 기준으로 하여 용량 소자 Cm1에 저장된 전위차를 출력 Vout으로 한다. 이 때, 수평 신호선 HL1의 출력을 Vhl1, 증폭기의 출력 전압을 Vout로 하면,
이라는 전압이 출력되게 된다.
또, 여기에서 기준 전압 Vref1=기준 전압 Vref2로 하면, 수학식 3은,
로 되어, 수평 신호선 HL1의 출력, 즉 상술한 수학식 1에서 나타낸 증폭기 A의 출력이 그대로 출력되게 된다. 특별한 이유가 없으면 기준 전압 Vref1=Vref2로서 사용하는 것이 바람직하다.
이상은 수평 신호선 HL1 및 샘플링 회로(51-1)에만 주목하였지만, 도 7의 (b), 도 7의 (c), 도 7의 (e), 도 7의 (f), 도 7의 (g)를 참조하여 이해할 수 있는 바와 같이, 수평 신호선 HL2∼HLn에 대해서도, 각각 샘플링 회로(51-2∼51-n)에 의해서 마찬가지의 동작이 역시 1화소 시간분씩 어긋난 타이밍에서 반복되고 있고, 그 결과 출력 증폭기에는 연속적으로 데이터가 전송되게 되어 있다.
이에 의해, 예를 들면 도 7의 (a), 도 7의 (b), 도 7의 (c)에 도시한 바와 같이 수평 신호선 HL1, HL2, HL3에 나타나는 신호 D1, D2, D3가, 도 7의 (h)의 출력 Vout에서의 직렬 데이터로서의 신호 D1, D2, D3으로서 출력되게 된다.
멀티플렉서(8)로서, 이러한 회로를 이용함으로써, 복수의 수평 신호선 HL1∼HLn을 이용하여 병렬로 전송하여 온 데이터를 효율적으로 1개의 시리얼 데이터로 하는 것이 가능해진다. 또한, 이 예에서는 출력 증폭기(50)를 1개만으로 하였지만, 복수개 준비하여 복수 채널 출력하는 것도 용이하다. 그 경우 스위치 소자 Sm3*와 Sm4*의 접속처와 동작 타이밍을 바꾸는 것만으로 실현 가능하다.
이상 설명한 바와 같이 본 발명의 제1 실시 형태에 따르면, 전하 적분 증폭기(9)를 이용하여 효율적으로 화소 신호를 판독하는 것이 가능하며, 또한 흑 레벨 제어 회로(6) 및 클램프 전압 출력 증폭기(7)에 의해 용량 소자 Cs의 프리차지 전압을 생성하고 있기 때문에, 증폭기 A의 임계 전압의 변동의 영향을 받지 않고 흑 레벨을 제어하는 것이 가능하다.
또한 유효 기간에서는, 전하 적분 증폭기(9)는 수평 블랭킹 기간에 판독한 신호를 유지한채 스탠바이 상태로 돌입하는 것이 가능하다. 이 때문에 각 전하 적분 증폭기(9)는, 자신이 수평 방향으로 데이터를 전송하는 타이밍이 올때에만 기동하고 그 외의 시간은 스탠바이 상태로 들어 감으로써 대폭 소비 전력의 삭감이 가능하게 된다.
또한 수평 전송을 복수의 수평 신호선 HL1∼HLn을 이용하여 병렬로 행함으로써, 수평 신호선 HL 1개당 데이터 레이트를 낮게 하는 것이 가능해지고, 열마다 레이아웃된 구동 능력이 낮은 증폭기 A라도 직접 수평 신호선 HL을 구동하는 것이 가능해진다. 이 때문에, 무리하게 구동 능력이 높은 증폭기를 준비하여 레이아웃 면적을 증대시키지 않는다. 또한 멀티플렉서(8)를 제공함으로써 복수개수의 수평 신호선 HL1∼HLn에서 병렬 전송한 데이터를 효율적으로 직렬 데이터로 변환할 수 있다.
<제2 실시 형태>
도 8에 제2 실시 형태의 구성을 나타낸다. 또 이하의 각 실시 형태에서는, 도 1과 동일 부분은 동일 부호를 붙여서, 설명을 생략한다.
이 도 8의 경우, 도 1에 도시한 제1 실시 형태와 거의 마찬가지이지만, 수평 주사 회로(5)가 출력하는 신호 φS(φS1,φS 2…)가, 증폭기 제어 신호 및 증폭기 선택 신호로서 공용되어 있는 점이 서로 다르다.
즉 수평 주사 회로(5)로부터는, 신호 φS를 증폭기 A의 스탠바이 제어, 및 스위치 소자 Shd의 제어를 위해서 공급하고 있다.
상기 제1 실시 형태의 경우, 증폭기 A의 스탠바이로부터의 복귀 시간을 고려하여, 도 2에서 설명한 바와 같이 증폭기 제어 신호 φP를 증폭기 선택 신호 φS보다 조금 빨리 상승시키고 있지만, 증폭기 A의 스탠바이 복귀에 그 만큼 시간이 걸리지 않는 경우에는, 도 8과 같이 신호 φP를 신호 φS로 겸용하는 것이 가능하다.
이와 같이 함으로써 수평 주사 회로(5)의 간단화가 도모되고, 또한 세로 배선(열 방향의 배선)의 개수가 감소하기 때문에 레이아웃도 간단해진다.
이와 같이 증폭기 A를 스탠바이 상태로부터 복귀시키는 증폭기 제어 신호 φP와, 증폭기 A를 수평 주사선 HL에 접속하는 증폭기 선택 신호 φS를 공용하여 한 개화를 도모하도록 하는 구성의 경우에는, 수평 주사 회로(5)는 도 9와 같은 회로로 실현 가능하다.
이 도 9의 구성은, 상술한 도 3의 구성으로부터, 증폭기 제어 신호 φP를 형성하기 위한 OR 게이트 OR을 삭제하기만 한 구성으로, 도 3에 대하여 보다 단순한 구성으로 할 수 있다. 동작 타이밍을 도 10에 도시하는데, 상술한 도 4에 대해서 증폭기 제어 신호 φP가 없어지기만 했을 뿐(증폭기 선택 신호 φS가 증폭기 제어 신호 φP를 겸함) 다른 것은 동일하다.
<제3 실시 형태>
도 11에 제3 실시 형태를 도시한다. 이 경우, 각 전하 적분 증폭기(9)에서의 증폭기 A의 귀환 용량 Csv(Csv1, Csv2…)를 가변 용량 소자에 의해 구성하고 있다.
이에 의해 상기 수학식 1 중 Ccp/Cs의 항이 가변으로 되고, 따라서 가변 게인 증폭기를 형성할 수 있다.
가변 용량 Cvs는, 복수의 용량 소자를 열거하여 스위치로 선택하는 등의 방법으로 형성할 수 있는 것은 용이하게 상정할 수 있다. 또한 그 경우, 증폭기 구동 회로(4)로부터 용량값 선택을 위한 펄스를 발생시키게 된다.
이러한 제3 실시 형태를 이용하면, 카메라 시스템에서 반드시 필요한 PGA(Programmable Gain Amp)의 기능을 전하 적분 증폭기(9)에 갖게 할 수 있기 때문에, 후단의 시스템을 단순화할 수 있음과 함께, 빠른 단계에서 게인 업을 할 수 있기 때문에, 화소 신호 레벨이 작은 경우에도 충분한 신호 진폭을 확보할 수 있어, 내 노이즈성도 향상된다는 이점이 있다.
<제4 실시 형태>
도 12에 제4 실시 형태를 도시한다.
이 경우, 전하 적분 증폭기(9)에서의 귀환 용량 소자 Cs에 대한 프리차지 전압에는 고정 전압 VrefPC를 이용하고 있다.
그리고 흑 레벨 제어 회로(6) 및 클램프 전압 출력 증폭기(7)에 의해 생성되는 클램프 전압을 멀티플렉서(8)의 기준 전압 Vref2(도 6 참조)로 피드백하고 있다.
그렇게 하면, 상기 수학식 3의 기준 전압 Vref2, 즉 멀티플렉서(8)에서의 출력 증폭기(50)의 기준이 흑 레벨에 따른 클램프 전압으로 되게 되어, 이에 의해 흑 레벨이 적정하게 제어되게 된다.
제1 실시 형태에서 나타낸 방식의 경우, 판독하는 화소 신호의 기준을 흑 레벨에 따라 제어하기 때문에, 흑 레벨 제어는 수평 블랭킹 기간에만, 즉 1 수평 기간에 1회밖에 할 수 없지만, 이 도 12와 같이 멀티플렉서(8)로 클램프를 걸도록 하면, 클램프 동작에 시간적 제한이 없어져, 항상 흑 레벨을 제어할 수 있다. 따라서, 흑 레벨의 제어에 시간적, 횟수적 제한이 없어지면, 추종성이 높아 안정된 클램프 회로를 형성하는 것이 가능해진다.
<제5 실시 형태>
도 13에 제5 실시 형태를 도시한다. 이것은, 상기 도 12와 마찬가지로, 흑 레벨 제어 회로(6) 및 클램프 전압 출력 증폭기(7)에 의해 생성되는 클램프 전압을 멀티플렉서(8)의 기준 전압 Vref2로 피드백하는 것이지만, 이와 같이 구성하는 경우, 귀환 용량 소자 Cs에 대한 프리차지에 의한 흑 레벨 제어는 불필요해지기 때문에 도 12의 구성로부터 스위치 소자 Spc, Spx, 및 기준 전위 VrefPC를 생략하는 것이다. 경우에 따라서는, 이러한 회로 구성도 생각된다.
이와 같이 구성한 경우의 동작은, 도 2의 타이밍차트로부터 신호 φPC, φXPC를 삭제하기만 했을뿐 그 외에는 마찬가지의 구동을 할 수 있다.
이 실시 형태에 따르면, 회로 구성이 간단해진다는 이점이 있지만, 상기 수학식 1에서 나타낸 출력 Vout은,
으로 되어, 증폭기의 임계 전압 Vat를 기준으로 하여 움직이게 된다. 이 임계 전압은 각 열의 증폭기 A마다 변동되는 것이 예상되기 때문에, 설계 상 주의가 필요하다.
<제6 실시 형태>
도 14에 제6 실시 형태를 도시한다.
상술한 바와 같이, 각 실시 형태에서는 수평 신호선 HL을 복수개수 준비하기 때문에, 레이아웃의 방법에 의해서는 수평 신호선 HL 사이의 커플링이 문제로 되는 경우가 있다. 또한, 긴 수평 신호선 HL을 열마다 구비한 구동 능력이 커지지 않는 증폭기 A에서 구동해야만 하기 때문에, 임피던스가 높아, 기생 용량 등을 통하여 노이즈가 혼입하기 쉽다는 것이 상정될 수 있다.
그래서 이 제6 실시 형태에서는, 복수의 수평 신호선 HL1∼HLn 사이에, 실드선 SiL을 배치하고, 또한 그것을 멀티플렉서(8)의 기준 전압 Vref1과 결합시킴으로써 상기 과제를 해결하고 있다.
즉, 수평 신호선 HL의 사이에 하나 하나의 실드선 SiL을 제공함으로써 커플링을 방지한다. 또한, 수평 신호선 HL과 실드선 SiL을 기생 용량 Cx에 의해 결합시키고, 또한 실드선을 기준 전압 Vref1과 접속함으로써, 이 기생 용량 Cx를, 수평 신호선 HL의 전위를 샘플링하는 도 6에 도시한 용량 소자 Cm과 동일한 기준으로 존재하도록 한다. 그러면, 이 기생 용량 Cx를 통과한 노이즈의 혼입을 방지하는 것이 가능해진다.
<변형예>
이상, 본 발명의 실시 형태에 대하여 설명할 수 있었지만, 본 발명으로서는 더 다양한 변형예가 생각된다.
특히 본 발명에서는,
첫째, 열마다 구비되는 전하 적분 증폭기에서, 수평 블랭킹 기간에 판독한 화소 신호를 유지한채, 스탠바이 상태로 하는 것,
둘째, 열마다 구비되는 전하 적분 증폭기에서, 판독 동작 시에 증폭기의 귀환 용량을 프리차지하는 기준 전위를 흑 레벨에 기초하여 자동 제어하는 것,
셋째, 각 전하 적분 증폭기로부터의 화소 신호에 대한 수평 방향으로의 전송을 복수의 수평 신호선 HL을 이용하여 병렬로 행하는 것,
을 큰 특징으로 하고 있지만, 이들 3개의 요소 중 하나라도 구비하는 구성은, 본 발명의 범위 내로 된다.
예를 들면 도 1의 구성에서 수평 신호선 HL을 1개로 하고, 멀티플렉서(8)를 제공하지 않는 구성으로 하면, 상기 제1, 제2 특징을 갖는 구성으로 된다.
또한 도 12 혹은 도 13의 구성에서 수평 신호선 HL을 1개로 하고, 멀티플렉서(8)를 제공하지 않는 구성으로 하면, 상기 제1 특징을 갖는 구성으로 된다.
또한 도 1의 구성에서, 흑 레벨 제어 회로(6) 및 클램프 전압 출력 증폭기(7)를 제공하지 않고, 고정 전위로 프리차지 전압을 공급하도록 하면, 첫째, 셋째의 특징을 갖는 구성으로 된다.
이와 같이 다양한 변형예로서, 본 발명은 실현할 수 있다.
또한 수직 신호선 VL 마다의 열 판독에서 전하 적분 증폭기를 이용하였지만, 전하 적분 증폭기에 한정되지는 않는다.
또한 본 발명에서 이용되고 있는 복수개수의 신호선(수평 신호선)을 준비하고, 그 구동 타이밍을 각 채널 1클럭마다 변이시키면서 오버랩되도록 한 아날로그 신호의 전송 방법은, 상기 실시 형태와 같은 고체 촬상 장치에 한정된 것은 아니고, 다른 분야에도 응용 가능하다.
예를 들면 아날로그 메모리와 같은, 복수의 아날로그 데이터가 행 방향 혹은 행 및 열의 어레이 형상으로 존재하고, 그것을 정밀도 좋게, 또한 고속으로 판독하고자 하는 경우 등 본 발명에서 소개한 바와 같은 병렬 전송을 이용함으로써, 고정밀도, 고속, 또한 저소비 전력에서의 판독이 가능해진다.
즉, 아날로그 메모리 장치 등에서, 1행 혹은 복수행으로서, 행 방향으로 아날로그 신호를 유지하는 신호 유지부가 배치되어 이루어진 아날로그 신호 유지부가 형성되어 있는 경우, 아날로그 신호 유지부로부터의 아날로그 신호를, 각 열에 대하여 제공되어 있는 수직 신호선에 출력시키고, 각 열에 대응하여 제공되어 있는 증폭기로 각 신호 유지부의 신호값을 판독하도록 한다.
그리고, 각 증폭기에 유지된 아날로그 신호를, 복수의 수평 신호선으로 분류하여 전송시키는 것이다.
본 발명에 따른 고체 촬상 장치는, 단일 칩에 의해 구현된 고체 촬상 장치 또는 칩 셋트에 의해 구현된 모듈형 고체 촬상 장치일 수 있다. 본 발명에 따른 고체 촬상 장치가 칩 셋트에 의해 구현되는 경우, 촬상을 위한 센서 칩, 디지털 신호 처리를 위한 신호 처리 칩 등이 별도로 제공되며, 광학계가 선택적으로 포함된다. 도 15에 그 구성예가 도시된다.
본 발명의 실시 형태의 설명에서, 화소의 구성 또는 선의 방향을 표시하는 "행" 및 "열"은 행렬의 수평 방향 및 수직 방향을 각각 말한다. 그러나, 본 발명은 전술한 구성 요소의 배치에 제한되는 것은 아니다. 예를 들면, 신호는 화소로부터 수평 방향으로 연장되는 신호선을 통해 촬상 영역의 외부까지 판독될 수 있다. 또한, "행"및 "열"의 방향은 "행" 및 "열"이 어떻게 정의되는지에 달려 있다. 예를 들면, "행"이 수직 방향을 표시하는 경우, 본 발명은 서로 교환된 "행" 및 "열"로 구성된다.
또한, 화소가 매트릭스 형태로 엄격하게 구성되어 있지 않다고 해도, 예컨대 화소가 하프 피치의 시프트로 구성되어 있다고 해도, 당업자는 "행" 및 "열"을 적당하게 설정하여 본 발명에 적용시킬 수 있다.
도 1은 본 발명의 제1 실시 형태의 구성의 설명도.
도 2는 제1 실시 형태의 화소 신호 판독 동작 타이밍의 설명도.
도 3은 제1 실시 형태의 수평 주사 회로의 회로예의 설명도.
도 4는 제1 실시 형태의 수평 주사 회로의 동작 타이밍의 설명도.
도 5a 내지 5d는 제1 실시 형태의 전하 적분 증폭기의 회로예의 설명도.
도 6은 제1 실시 형태의 멀티플렉서의 구성의 설명도.
도 7은 제1 실시 형태의 멀티플렉서의 동작 타이밍의 설명도.
도 8은 제2 실시 형태의 구성의 설명도.
도 9는 제2 실시 형태의 수평 주사 회로의 회로예의 설명도.
도 10은 제2 실시 형태의 수평 주사 회로의 동작 타이밍의 설명도.
도 11은 제3 실시 형태의 구성의 설명도.
도 12는 제4 실시 형태의 구성의 설명도.
도 13은 제5 실시 형태의 구성의 설명도.
도 14는 제6 실시 형태의 구성의 설명도.
도 15는 본 발명의 실시 형태의 모듈형 고체 촬상 장치의 설명도.
도 16은 제1 종래예의 구성의 설명도.
도 17은 제1 종래예의 동작 타이밍의 설명도.
도 18은 제2 종래예의 구성의 설명도.
도 19는 제2 종래예의 동작 타이밍의 설명도.
<도면의 주요 부분에 대한 부호의 설명>
1 : 화소 어레이
2 : 촬상 화소
3 : 수직 주사 회로
4 : 증폭기 구동 회로
5 : 수평 주사 회로
6 : 흑 레벨 제어 회로
7 : 클램프 전압 출력 증폭기
8 : 멀티플렉서
9 : 전하 적분 증폭기

Claims (27)

  1. 복수의 촬상 화소가 배치되어 이루어진 촬상 화소 영역과,
    상기 촬상 화소 영역에 대하여, 선택한 행에서의 각 열의 촬상 화소로부터의 화소 신호를, 각 열에 대하여 제공되어 있는 수직 신호선에 출력시키는 수직 선택 회로와,
    각 열의 상기 수직 신호선에 대하여 각각 제공되고, 각 열의 촬상 화소로부터의 화소 신호의 입력을 수신하는 전하 적분 증폭기와,
    상기 전하 적분 증폭기가 스탠바이 상태로 된 기간에서도, 상기 입력된 화소 신호가 상기 전하 적분 증폭기 내에서 유지되도록 하는 홀딩 소자와,
    상기 각 전하 적분 증폭기로부터 출력되는 화소 신호를 수평 신호선에 의해 전송시키는 수평 선택 회로
    를 구비하는 것을 특징으로 하는 고체 촬상 장치.
  2. 제1항에 있어서,
    상기 홀딩 소자는, 상기 전하 적분 증폭기의 출력을, 소정의 홀딩 전압으로 고정하는 회로에 의해 형성되어 있는 것을 특징으로 하는 고체 촬상 장치.
  3. 제1항에 있어서,
    상기 수평 선택 회로는, 상기 전하 적분 증폭기 각각에 대하여 공급되는 증폭기 제어 신호에 의해, 상기 전하 적분 증폭기를, 각각 개별로 온 상태와 스탠바이 상태로 전환 가능하도록 구성되고, 또한 상기 전하 적분 증폭기 각각을 상기 수평 신호선에 접속시키는 증폭기 선택 신호에 의해, 상기 전하 적분 증폭기를, 각각 개별로 상기 수평 신호선에 접속시키는 것이 가능하도록 구성되고,
    각 열에 제공되는 상기 전하 적분 증폭기를 순차적으로, 소정 기간 온 상태로 시킴과 함께 상기 수평 신호선에 접속시킴으로써, 상기 각 전하 적분 증폭기로부터 출력되는 화소 신호를 순차적으로 수평 신호선에 출력시키는 것을 특징으로 하는 고체 촬상 장치.
  4. 제3항에 있어서,
    상기 수평 선택 회로는, 상기 증폭기 제어 신호와 상기 증폭기 선택 신호를 공통의 신호로서 출력하는 것을 특징으로 하는 고체 촬상 장치.
  5. 제1항에 있어서,
    상기 전하 적분 증폭기는 귀환 용량이 가변 용량 소자로 형성되어 있는 것을 특징으로 하는 고체 촬상 장치.
  6. 복수의 촬상 화소가 배치되어 이루어진 촬상 화소 영역과,
    상기 촬상 화소 영역에 대하여, 선택한 행에서의 각 열의 촬상 화소로부터의 화소 신호를, 각 열에 대해서 제공되어 있는 수직 신호선에 출력시키는 수직 선택 회로와,
    각 열의 상기 수직 신호선에 대하여 제공되고, 각 열의 촬상 화소로부터의 화소 신호의 입력을 수신하는 전하 적분 증폭기와,
    상기 각 전하 적분 증폭기로부터 출력되는 화소 신호를 하나 이상의 수평 신호선에 의해 전송시키는 수평 선택 회로와,
    상기 수평 신호선에 의해 출력되는 화소 신호의 흑 레벨에 기초하여 기준 전위를 생성하는 기준 전위 생성부와,
    상기 수직 선택 회로에 의한 화소 신호의 판독에 앞서서, 상기 전하 적분 증폭기의 귀환 용량을, 상기 기준 전위 생성부에 의해 생성된 상기 기준 전위로 차지(charging)하는 차지 수단
    을 구비한 것을 특징으로 하는 고체 촬상 장치.
  7. 제6항에 있어서,
    상기 전하 적분 증폭기가 스탠바이 상태로 된 기간에서도, 상기 입력된 화소 신호가 상기 전하 적분 증폭기 내에서 유지되도록 하는 홀딩 소자를 더 구비한 것을 특징으로 하는 고체 촬상 장치.
  8. 제6항에 있어서,
    상기 전하 적분 증폭기는 귀환 용량이 가변 용량 소자로 형성되어 있는 것을 특징으로 하는 고체 촬상 장치.
  9. 복수의 촬상 화소가 배치되어 이루어진 촬상 화소 영역과,
    상기 촬상 화소 영역에 대하여, 선택한 행에서의 각 열의 촬상 화소로부터의 화소 신호를, 각 열에 대하여 제공되어 있는 수직 신호선에 출력시키는 수직 선택 회로와,
    각 열의 상기 수직 신호선에 대하여 각각 제공되고, 각 열의 촬상 화소로부터의 화소 신호의 입력을 수신하는 증폭기와,
    복수의 수평 신호선과,
    각 열의 상기 증폭기에 의해 유지된 화소 신호를, 상기 복수의 수평 신호선에 할당하여 상기 화소 신호가 상기 복수의 수평 신호선에 의해 전송되도록 하는 수평 선택 회로
    를 구비하는 것을 특징으로 하는 고체 촬상 장치.
  10. 제9항에 있어서,
    상기 복수의 수평 신호선을 순차적으로 선택함으로써, 상기 복수의 수평 신호선에 의해 전송되어 오는 화소 신호에 기초하여 출력 화소 신호를 포함하는 직렬 데이터를 생성하는 멀티플렉서를 더 구비하는 것을 특징으로 하는 고체 촬상 장치.
  11. 제10항에 있어서,
    상기 복수의 수평 신호선 사이에, 상기 멀티플렉서의 기준 전위에 기초하는 실드용 배선(shielding lines) 이 제공되어 있는 것을 특징으로 하는 고체 촬상 장치.
  12. 제9항에 있어서,
    상기 수평 선택 회로는, 상기 복수의 수평 신호선을 통과하는 상기 각 증폭기의 출력이 1클럭 주기씩 어긋나면서 서로 오버랩되도록 전송시키는 것을 특징으로 하는 고체 촬상 장치.
  13. 제9항에 있어서,
    상기 수평 선택 회로는, 상기 각 증폭기 각각에 대해서 공급되는 증폭기 제어 신호에 의해, 상기 각 증폭기를, 각각 개별로 온 상태와 스탠바이 상태로 전환 가능하도록 구성되고, 또한 상기 각 증폭기 각각을 상기 복수의 수평 신호선 중의 특정한 수평 신호선에 접속시키는 증폭기 선택 신호에 의해, 상기 각 증폭기를, 각각 개별로 상기 복수의 수평 신호선 중 하나에 접속시키는 것이 가능하도록 구성되고,
    각 열에 제공되는 상기 각 증폭기를 순차적으로, 소정 기간 온 상태로 시킴과 함께 상기 수평 신호선에 접속시킴으로써, 상기 각 증폭기로부터 출력되는 화소 신호를, 순차적으로 복수의 수평 신호선에 의해 전송시키는 것을 특징으로 하는 고체 촬상 장치.
  14. 제13항에 있어서,
    상기 수평 선택 회로는, 상기 증폭기 제어 신호와 상기 증폭기 선택 신호를 공통의 신호로서 출력하는 것을 특징으로 하는 고체 촬상 장치.
  15. 제13항에 있어서,
    상기 수평 선택 회로는 시프트 레지스터를 갖고,
    상기 수평 신호선의 개수와, 상기 각 증폭기로부터 출력되는 화소 신호의 데이터 레이트에 따라서 결정된 펄스폭을 갖는 펄스 신호를, 상기 시프트 레지스터에 입력함으로써, 상기 증폭기 선택 신호를 발생시키는 구성으로 되어 있는 것을 특징으로 하는 고체 촬상 장치.
  16. 제13항에 있어서,
    상기 수평 선택 회로는, 상기 각 증폭기 각각에 대하여, 상기 증폭기 제어 신호에 의해 온 상태로 제어한 후에, 상기 증폭기 선택 신호에 의해 상기 수평 신호선에 접속하는 것을 특징으로 하는 고체 촬상 장치.
  17. 제16항에 있어서,
    상기 수평 선택 회로는, 상기 각 증폭기 각각에 대한 상기 증폭기 제어 신호를, 대응하는 증폭기에 대한 증폭기 선택 신호로서의 펄스와, 엣지 타이밍이 상기 펄스의 엣지 타이밍보다 앞선 펄스와의 논리합을 취함으로써 발생시키는 것을 특징으로 하는 고체 촬상 장치.
  18. 제10항에 있어서,
    상기 수평 신호선에 의해 출력되는 화소 신호의 흑 레벨에 기초하여 기준 전위를 생성하는 기준 전위 생성부를 더 구비하고,
    상기 기준 전위가, 상기 멀티플렉서의 출력 증폭기의 기준 전위로서 사용되는 것을 특징으로 하는 고체 촬상 장치.
  19. 제9항에 있어서,
    상기 증폭기는 전하 적분 증폭기로 됨과 함께,
    상기 수평 신호선에 의해 출력되는 화소 신호의 흑 레벨에 기초하여 기준 전위를 생성하는 기준 전위 생성부와,
    상기 수직 선택 회로에 의한 화소 신호의 판독에 앞서서, 상기 전하 적분 증폭기의 귀환 용량을, 상기 기준 전위 생성부에 의해 생성된 상기 기준 전위로 차지하는 차지 소자
    를 더 구비한 것을 특징으로 하는 고체 촬상 장치.
  20. 제9항에 있어서,
    상기 증폭기가 스탠바이 상태로 된 기간에서도, 상기 입력된 화소 신호가 상기 증폭기 내에서 유지되도록 하는 홀딩 소자를 더 구비한 것을 특징으로 하는 고체 촬상 장치.
  21. 제9항에 있어서,
    상기 증폭기는 전하 적분 증폭기이고,
    상기 전하 적분 증폭기는 귀환 용량이 가변 용량 소자로 형성되어 있는 것을 특징으로 하는 고체 촬상 장치.
  22. 복수의 촬상 화소가 배치되어 이루어진 촬상 화소 영역에서 선택한 행에서의 각 열의 촬상 화소로부터의 화소 신호를, 각 열에 대하여 제공되어 있는 수직 신호선에 출력시키는 화소 신호 수직 전송 단계와,
    상기 각 열의 수직 신호선에 각각 제공된 전하 적분 증폭기에 의해 화소 신호를 유지하는 신호 유지 단계와,
    상기 각 전하 적분 증폭기를, 화소 신호를 유지한 상태를 유지하면서 스탠바이 상태로 하는 스탠바이 단계와,
    상기 각 전하 적분 증폭기를 순차적으로, 소정 기간 온 상태로 하여, 전하 적분 증폭기에 의해 유지된 화소 신호를 수평 신호선에 의해 전송하는 수평 전송 단계
    를 포함하는 것을 특징으로 하는 화소 신호 처리 방법.
  23. 복수의 촬상 화소가 배치되어 이루어진 촬상 화소 영역에서 선택한 행에서의 각 열의 촬상 화소로부터의 화소 신호를, 각 열에 대하여 제공되어 있는 수직 신호선에 출력시키는 화소 신호 수직 전송 단계와,
    상기 각 열의 수직 신호선에 제공된 전하 적분 증폭기에 의해 화소 신호를 유지하는 신호 유지 단계와,
    상기 각 전하 적분 증폭기에 의해 유지된 화소 신호를 순차적으로 수평 신호선에 의해 전송하는 수평 전송 단계와,
    상기 수평 신호선에 의해 출력되는 화소 신호의 흑 레벨에 기초하여 기준 전위를 생성하는 기준 전위 생성 단계와,
    상기 수직 전송 단계에 의한 화소 신호의 판독에 앞서서, 상기 전하 적분 증폭기의 귀환 용량을, 상기 기준 전위 생성 단계에서 생성된 상기 기준 전위로 차지하는 차지 단계
    를 포함하는 것을 특징으로 하는 화소 신호 처리 방법.
  24. 복수의 촬상 화소가 배치되어 이루어진 촬상 화소 영역에서 선택한 행에서의 각 열의 촬상 화소로부터의 화소 신호를, 각 열에 대하여 제공되어 있는 수직 신호선에 출력시키는 화소 신호 수직 전송 단계와,
    상기 각 열의 수직 신호선에 각각 제공된 증폭기에 의해 화소 신호를 유지하는 신호 유지 단계와,
    각 열의 상기 증폭기에 의해 유지된 화소 신호를, 복수의 수평 신호선에 할당하여, 화소 신호가 상기 복수의 수평 신호선에 의해 전송되도록 하는 수평 전송 단계
    를 포함하는 것을 특징으로 하는 화소 신호 처리 방법.
  25. 아날로그 신호를 유지하는 신호 유지 소자를 포함하는 아날로그 신호 유지부 -상기 신호 유지 소자는 하나 이상의 행을 따라 배열됨-와,
    상기 아날로그 신호 유지부의 각 열에 대응하여 제공되고, 대응하는 상기 신호 유지 소자의 신호값을 판독하는 증폭기와,
    복수의 수평 신호선과,
    상기 증폭기의 출력을 상기 복수의 수평 신호선에 할당하여, 출력이 복수의 수평 신호선에 의해 전송되도록 하는 수평 선택 회로를 구비하고,
    상기 수평 선택 회로는, 상기 복수의 수평 신호선을 통과하는 상기 각 증폭기의 출력이 1클럭 주기씩 어긋나면서 서로 오버랩되도록 전송시키는 것을 특징으로 하는 아날로그 신호 전송 장치.
  26. 아날로그 신호를 유지하는 신호 유지 소자 -상기 신호 유지 소자는 하나 이상의 행을 따라 배열됨-를 포함하는 아날로그 신호 유지부로부터의 아날로그 신호를, 각 열에 대하여 제공되어 있는 수직 신호선에 출력시키는 수직 전송 단계와,
    상기 각 열의 수직 신호선에 제공된 증폭기에 의해 아날로그 신호를 유지하는 신호 유지 단계와,
    아날로그 신호가, 상기 복수의 수평 신호선 상을, 1클럭 주기씩 어긋나면서 서로 오버랩한 타이밍에서 전송되도록, 상기 각 증폭기에 유지된 아날로그 신호를 복수의 수평 신호선에 할당하여 전송시키는 수평 전송 단계
    를 포함하는 것을 특징으로 하는 아날로그 신호 전송 방법.
  27. 제1항, 제6항 또는 제9항에 있어서, 상기 수평 신호선 또는 수평 신호선들을통해 출력되는 신호를 처리하기 위한 칩을 더 포함하는 것을 특징으로 하는 고체 촬상 장치.
KR1020040082823A 2003-10-15 2004-10-15 고체 촬상 장치, 화소 신호 처리 방법, 아날로그 신호전송 장치, 아날로그 신호 전송 방법 KR101093923B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00354888 2003-10-15
JP2003354888 2003-10-15
JPJP-P-2004-00243551 2004-08-24
JP2004243551A JP4144578B2 (ja) 2003-10-15 2004-08-24 固体撮像装置、画素信号処理方法

Publications (2)

Publication Number Publication Date
KR20050036824A true KR20050036824A (ko) 2005-04-20
KR101093923B1 KR101093923B1 (ko) 2011-12-13

Family

ID=34525396

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040082823A KR101093923B1 (ko) 2003-10-15 2004-10-15 고체 촬상 장치, 화소 신호 처리 방법, 아날로그 신호전송 장치, 아날로그 신호 전송 방법

Country Status (5)

Country Link
US (4) US7508433B2 (ko)
JP (1) JP4144578B2 (ko)
KR (1) KR101093923B1 (ko)
CN (1) CN100477725C (ko)
TW (1) TWI250792B (ko)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060186315A1 (en) * 2005-02-22 2006-08-24 Kany-Bok Lee Active pixel image sensors
JP4497022B2 (ja) * 2005-04-26 2010-07-07 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および撮像装置
SG162756A1 (en) * 2005-06-03 2010-07-29 Universitaet Zuerich Photoarray for detecting time-dependent image data
JP2007142686A (ja) * 2005-11-16 2007-06-07 Matsushita Electric Ind Co Ltd 固体撮像装置
CN101455070B (zh) 2006-05-22 2014-06-11 汤姆森特许公司 图像传感器和用于读出图像传感器的像素的方法
US7623112B2 (en) * 2006-06-14 2009-11-24 Hannstar Display Corp. Image sensor array and liquid crystal display with sensor elements
JP4404074B2 (ja) * 2006-06-30 2010-01-27 ソニー株式会社 固体撮像装置及びデータ伝送方法並びに撮像装置
JP5123601B2 (ja) * 2006-08-31 2013-01-23 キヤノン株式会社 光電変換装置
JP2008271186A (ja) * 2007-04-20 2008-11-06 Olympus Corp 固体撮像装置
US8094223B1 (en) * 2007-05-30 2012-01-10 On Semiconductor Trading Ltd. Bus driving in an image sensor
JP2008301030A (ja) * 2007-05-30 2008-12-11 Olympus Corp 固体撮像装置
JP4673396B2 (ja) * 2007-09-14 2011-04-20 キヤノン株式会社 撮像装置及び撮像システム
JP2009159205A (ja) * 2007-12-26 2009-07-16 Panasonic Corp 撮像装置および半導体集積回路
JP2009266989A (ja) * 2008-04-24 2009-11-12 Epson Imaging Devices Corp 固体撮像装置
JP2010147614A (ja) * 2008-12-16 2010-07-01 Panasonic Corp 固体撮像装置およびその駆動方法、撮像装置
JP5404108B2 (ja) 2009-03-11 2014-01-29 キヤノン株式会社 固体撮像装置及びその駆動方法
JP5233828B2 (ja) 2009-05-11 2013-07-10 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および電子機器
JP5495701B2 (ja) * 2009-10-07 2014-05-21 キヤノン株式会社 固体撮像装置
JP5430380B2 (ja) * 2009-12-11 2014-02-26 キヤノン株式会社 固体撮像装置及び固体撮像装置の駆動方法
JP5521758B2 (ja) * 2010-05-13 2014-06-18 ソニー株式会社 固体撮像素子およびカメラシステム
JP5473775B2 (ja) * 2010-05-18 2014-04-16 キヤノン株式会社 撮像装置
JP5777942B2 (ja) * 2010-07-02 2015-09-09 オリンパス株式会社 撮像装置
AU2012253254B2 (en) 2011-05-12 2016-12-15 DePuy Synthes Products, Inc. Image sensor with tolerance optimizing interconnects
JP6025356B2 (ja) * 2012-03-21 2016-11-16 キヤノン株式会社 撮像装置
AU2013295565B2 (en) * 2012-07-26 2017-06-22 DePuy Synthes Products, Inc. Camera system with minimal area monolithic CMOS image sensor
CN102957404B (zh) * 2012-10-22 2015-09-09 苏州迈瑞微电子有限公司 边沿时间读出电路
US9918029B2 (en) * 2013-03-14 2018-03-13 Semiconductor Components Industries, Llc Imaging systems with switchable column power control
CN105228503B (zh) 2013-03-15 2017-11-07 德普伊新特斯产品公司 最小化内窥镜应用中图像传感器输入/输出和导体的数量
BR112015023206A2 (pt) 2013-03-15 2017-08-22 Olive Medical Corp Sincronização de sensor de imagem sem temporizador de entrada e temporizador de transmissão de dados
WO2015002005A1 (ja) * 2013-07-04 2015-01-08 ソニー株式会社 固体撮像装置、制御方法、及び、電子機器
JP2015015596A (ja) 2013-07-04 2015-01-22 キヤノン株式会社 撮像装置及びその駆動方法
JP6175355B2 (ja) * 2013-11-07 2017-08-02 ルネサスエレクトロニクス株式会社 固体撮像素子
JP6355457B2 (ja) * 2014-07-03 2018-07-11 キヤノン株式会社 撮像装置及びその駆動方法
JP6385193B2 (ja) 2014-08-14 2018-09-05 キヤノン株式会社 固体撮像装置及び撮像システム
JP2016085401A (ja) * 2014-10-28 2016-05-19 セイコーエプソン株式会社 電気光学装置、電気光学装置の制御方法および電子機器
US9787928B2 (en) * 2015-01-06 2017-10-10 Forza Silicon Corporation Layout and timing schemes for ping-pong readout architecture
JPWO2017056248A1 (ja) 2015-09-30 2018-07-19 オリンパス株式会社 固体撮像装置の駆動方法および固体撮像装置

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5659355A (en) * 1994-10-31 1997-08-19 Eastman Kodak Company CCD dark mean level correction circuit employing digital processing and analog subtraction requiring no advance knowledge of dark mean level
JP2743852B2 (ja) 1995-01-05 1998-04-22 日本電気株式会社 積分型信号検出回路
JPH08331459A (ja) * 1995-06-02 1996-12-13 Hamamatsu Photonics Kk 固体撮像装置
US6201573B1 (en) * 1995-11-13 2001-03-13 Hamamatsu Photonics K. K. Solid state imaging apparatus for imaging a two dimensional optical image having a number of integration circuits
JP3308146B2 (ja) 1995-06-02 2002-07-29 浜松ホトニクス株式会社 固体撮像装置
US5610403A (en) * 1995-09-05 1997-03-11 General Electric Company Solid state radiation imager with gate electrode plane shield wires
US5736886A (en) * 1996-02-06 1998-04-07 Analog Devices, Inc. Input clamping method and apparatus with a correlated double-sampling circuit
US5757440A (en) * 1996-02-06 1998-05-26 Analog Devices, Inc. Method and apparatus for providing an offset level to an image signal
US5892540A (en) * 1996-06-13 1999-04-06 Rockwell International Corporation Low noise amplifier for passive pixel CMOS imager
JP3836911B2 (ja) 1996-07-09 2006-10-25 浜松ホトニクス株式会社 固体撮像装置
FR2760585B1 (fr) * 1997-03-07 1999-05-28 Thomson Tubes Electroniques Procede de commande d'un dispositif photosensible a faible remanence, et dispositif photosensible mettant en oeuvre le procede
JP4058791B2 (ja) 1998-03-18 2008-03-12 ソニー株式会社 固体撮像素子およびその駆動方法、並びにカメラシステム
US6847399B1 (en) * 1998-03-23 2005-01-25 Micron Technology, Inc. Increasing readout speed in CMOS APS sensors through block readout
WO1999066709A2 (en) * 1998-06-17 1999-12-23 Foveon, Inc. Reducing striped noise in cmos image sensors
US6466265B1 (en) * 1998-06-22 2002-10-15 Eastman Kodak Company Parallel output architectures for CMOS active pixel sensors
US6750910B1 (en) * 1998-07-15 2004-06-15 Texas Instruments Incorporated Optical black and offset correction in CCD signal processing
US6512546B1 (en) * 1998-07-17 2003-01-28 Analog Devices, Inc. Image sensor using multiple array readout lines
US6587143B1 (en) * 1999-01-19 2003-07-01 National Semiconductor Corporation Correlated double sampler with single amplifier
JP2000287130A (ja) 1999-03-31 2000-10-13 Sharp Corp 増幅型固体撮像装置
JP3908411B2 (ja) * 1999-06-10 2007-04-25 富士通株式会社 固体撮像装置
US7133073B1 (en) * 1999-08-19 2006-11-07 Dialog Imaging Systems Gmbh Method and apparatus for color interpolation
US6829007B1 (en) * 1999-09-03 2004-12-07 Texas Instruments Incorporated Digital scheme for noise filtering of optical black and offset correction in CCD signal processing
US6783073B2 (en) * 2000-04-18 2004-08-31 Renesas Technology Corp. Image input system
JP3844699B2 (ja) * 2001-02-19 2006-11-15 イノテック株式会社 可変利得アンプ
JP2002330349A (ja) * 2001-04-26 2002-11-15 Fujitsu Ltd Xyアドレス型固体撮像装置
AU2002305780A1 (en) * 2001-05-29 2002-12-09 Transchip, Inc. Patent application cmos imager for cellular applications and methods of using such
US7429764B2 (en) * 2002-02-27 2008-09-30 Canon Kabushiki Kaisha Signal processing device and image pickup apparatus using the same
CN1203665C (zh) * 2002-03-25 2005-05-25 精工爱普生株式会社 固体摄像元件以及使用其的固体摄像装置
US20030202111A1 (en) * 2002-04-30 2003-10-30 Jaejin Park Apparatus and methods for dark level compensation in image sensors using dark pixel sensor metrics
JP3918635B2 (ja) * 2002-05-30 2007-05-23 ソニー株式会社 直流レベル制御方法、クランプ回路、撮像装置
JP4022862B2 (ja) * 2002-06-11 2007-12-19 ソニー株式会社 固体撮像装置及びその制御方法
JP4323772B2 (ja) * 2002-10-31 2009-09-02 キヤノン株式会社 固体撮像装置、カメラ及びカメラ制御システム
US6974973B2 (en) * 2002-11-08 2005-12-13 Micron Technology, Inc. Apparatus for determining temperature of an active pixel imager and correcting temperature induced variations in an imager
US7304674B2 (en) * 2002-11-15 2007-12-04 Avago Technologies General Ip Pte Ltd Sampling image signals generated by pixel circuits of an active pixel sensor (APS) image sensor in a sub-sampling mode
US7821555B2 (en) * 2003-04-21 2010-10-26 Micron Technology, Inc. Multi path power for CMOS imagers
US7417675B2 (en) * 2003-05-12 2008-08-26 Altasens, Inc. On-chip black clamp system and method

Also Published As

Publication number Publication date
CN1620103A (zh) 2005-05-25
JP2005143078A (ja) 2005-06-02
US8004590B2 (en) 2011-08-23
US20050083420A1 (en) 2005-04-21
US20090027536A1 (en) 2009-01-29
US20100110249A1 (en) 2010-05-06
KR101093923B1 (ko) 2011-12-13
US7508433B2 (en) 2009-03-24
TW200531538A (en) 2005-09-16
US7742092B2 (en) 2010-06-22
CN100477725C (zh) 2009-04-08
US7719586B2 (en) 2010-05-18
US20090046188A1 (en) 2009-02-19
TWI250792B (en) 2006-03-01
JP4144578B2 (ja) 2008-09-03

Similar Documents

Publication Publication Date Title
KR101093923B1 (ko) 고체 촬상 장치, 화소 신호 처리 방법, 아날로그 신호전송 장치, 아날로그 신호 전송 방법
JP4288346B2 (ja) 撮像装置及び画素回路
EP3073729B1 (en) Solid-state imaging element, and imaging device
JP3947634B2 (ja) 高速cmos画像列相関二重サンプリング回路
US8411184B2 (en) Column output circuits for image sensors
WO2004073301A1 (ja) 固体撮像装置、その駆動方法及びそれを用いたカメラ
US7679664B2 (en) Image pickup device
JP2005295346A (ja) 増幅型固体撮像装置
US20090079856A1 (en) Solid-state imaging device and driving method therefor
TWI531239B (zh) Solid-state imaging device
JP4661212B2 (ja) 物理情報取得方法および物理情報取得装置並びに半導体装置
US6697108B1 (en) Fast frame readout architecture for array sensors with integrated correlated double sampling system
JP4840401B2 (ja) 固体撮像装置、画素信号処理方法
TWI397309B (zh) 差動源極隨耦器源極先導可定址節點讀出電路
JP5070945B2 (ja) 固体撮像装置、撮像装置
Vogelsong et al. Scientific/industrial camera-on-a-chip using active column sensor CMOS imager core
KR100621558B1 (ko) Cmos 이미지 센서 및 그 구동 방법
JP2016184872A (ja) 撮像回路装置及び電子機器
JP2006060294A (ja) 固体撮像素子
KR100383422B1 (ko) 고체촬상소자및그것을이용한촬상장치
EP1772011B1 (en) Cmos image sensor
JPH09116817A (ja) 固体撮像装置及びその駆動方法
TW202345587A (zh) 固態攝像元件及電子機器
JPH11317911A (ja) 集積作像チップ
KR20090015286A (ko) 이미지 센서 및 그 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141201

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151127

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161129

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171124

Year of fee payment: 7