JP2743852B2 - 積分型信号検出回路 - Google Patents
積分型信号検出回路Info
- Publication number
- JP2743852B2 JP2743852B2 JP7000306A JP30695A JP2743852B2 JP 2743852 B2 JP2743852 B2 JP 2743852B2 JP 7000306 A JP7000306 A JP 7000306A JP 30695 A JP30695 A JP 30695A JP 2743852 B2 JP2743852 B2 JP 2743852B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- switch
- integrator
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
信号の検出に用いる電荷積分方式の信号検出回路及びそ
の駆動方法に関する。
素子自体の動作速度の他に検出回路の動作速度を高速化
させる必要がある。電荷信号の検出に一般的に用いられ
るのは、クラインフェルダーら（Ｓｔｕａｒｔ Ａ．Ｋ
ｌｅｉｎｆｅｌｄｅｒ ｅｔａｌ．）による、アイイー
・イー・イー・トランザクションズ・オン・ニュークリ
ア・サイエンス（ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ
ｏｎ Ｎｕｃｌｅａｒ Ｓｃｉｅｎｃｅ Ｖｏｌ．３
５，Ｎｏ．１ Ｆｅｂｒｕａｒｙ １９８８ｐｐ．１７
１−１７５）に示されるような演算増幅器４１、積分コ
ンデンサ４２、リセットスイッチ４３よりなる積分器４
を１つ用いた回路である。この回路ブロック図を図３に
示す。しかし、この回路のように積分器４を１つ用いた
検出回路では、図４のタイミングチャートからわかるよ
うに画素選択期間内に積分器のリセットを行わなければ
ならず、高速動作が困難であった。
ために、特開平２−１１４４３９号公報で提案されてい
る方法がある。これは、図５に示すように、積分器４
ａ，４ｂを２つ並列に配置し、入力選択スイッチ７によ
り被測定物１を二つの積分器４ａ，４ｂのどちらかに接
続し、接続されている積分器４ａもしくは４ｂが信号を
積分している間に、もう一方の積分器４ａもしくは４ｂ
をリセットするというものである。これにより、リセッ
トのための時間による動作速度の低下を防ぐことが可能
となる。
した検出回路は、被測定物１と積分器４ａ，４ｂとの間
に入力選択スイッチ７が入ることにより、入力選択スイ
ッチ７のフィードスルーによるノイズの発生が問題とな
る。例えば固体撮像素子の出力電荷量は１ｐＣ以下であ
り、スイッチにＭＯＳＦＥＴを用いた場合、スイッチか
ら発生するノイズの大きさは数ｐＣ以上となる。そのた
め、この構成の検出回路では、積分器４ａ，４ｂをスイ
ッチで選択することにより、信号電荷量の数倍以上のス
イッチングノイズを一緒に検出してしまい、Ｓ／Ｎの低
下を招くという欠点があった。また、スイッチングノイ
ズが混入しても積分器が正常に動作するためには、積分
器のダイナミックレンジを大きく設定する必要がある。
そのために高精度で高速に動作する演算増幅器が必要と
なるという欠点もあった。
検出を行う電荷積分方式の信号検出回路を提供すること
にある。
信号検出回路は、被測定物に接続された初段アンプと、
その初段アンプに接続され、その出力を同時に受け取る
第１及び第２のアンプもしくはバッファと、前記各々の
アンプもしくはバッファの各々に接続され、コンデンサ
と演算増幅器とコンデンサに並列に接続されたスイッチ
とからなる第１及び第２の積分器と、前記各々の積分器
に接続され、それぞれの信号を一時的に保持する第１及
び第２のサンプルホールド回路と、前記第１及び第２の
サンプルホールド回路の出力を選択して１つの出力とす
る選択回路とからなることを特徴としている。
は、被測定物からの信号を初段増幅回路を介して第１及
び第２のアンプもしくはバッファに同時に送信し、第１
の積分器が信号を積分している期間に第２の積分器をリ
セットし、かつ第１の積分器が信号を積分した状態での
信号を保持するように第１のサンプルホールド回路を動
作させ、第１のサンプルホールド回路の出力と第２のサ
ンプルホールド回路の出力を交互に選択し出力するよう
に選択回路を動作させることによって駆動を行うことを
特徴としている。
を示した図である。ここでまず、初段増幅回路２は被測
定物１の出力端子に接続される。その出力は２つに分け
られて、それぞれバッファ３ａ及びバッファ３ｂに入力
されて、その信号がそれぞれ積分器４ａ及び積分器４ｂ
に入力され積分される。積分器４ａ及び積分器４ｂはそ
れぞれリセットスイッチ４３ａ，４３ｂと積分コンデン
サ４２ａ，４２ｂと演算増幅器４１ａ，４１ｂが並列に
接続されたものである。積分器４ａ，４ｂで積分された
結果は、それぞれ、サンプルホールド回路５ａ，５ｂに
一時的に保持される。その出力を出力選択用スイッチで
選択し、一系列の出力に戻す回路構成となっている。こ
こでバッファ３ａ及び３ｂは、積分器４ａ及び４ｂのリ
セットによるノイズが他方の積分器４ａ及び４ｂに混入
することを防止している。バッファの代わりにアンプを
用いても同様な効果が得られる。また、積分器４ａ，４
ｂと被測定物１の間に一切のスイッチ素子がないのでノ
イズの混入がない構成となっている。
るタイミングチャートである。図２では、固体撮像素子
のような、あるクロックタイミングで信号が順次出力さ
れるデバイスの検出方法を示したものである。検出すべ
き信号Ｖｉｎは、個々の被測定物で決まった値の時定数
で信号の変化が終わる波形であり、これを出力変化が終
了するまでの間積分することにより出力が得られる。ま
ずこの信号Ｖｉｎは初段増幅回路により増幅され、バッ
ファ３ａ及び３ｂに入力され、その出力が積分器４ａ及
び４ｂに入力される。
作について説明する。
線状態であるので、積分器４ａは画素信号の積分を行
う。画素２ｎの信号の変化が終了した後、ＳＷ３（サン
プリングスイッチ５２ａ）を断線状態にすることによ
り、積分器の出力がサンプルホールド回路１（５ａ）に
保持される。
通状態であるため、積分器４ｂでは画素２ｎの信号は積
分されず、積分コンデンサ４２ｂの電荷が放電されるこ
とにより回路がリセットされる。画素２ｎの信号の変化
が終わった後、ＳＷ２（リセットスイッチ４３ｂ）が断
線状態に変わり、回路は初期状態を保持する。サンプル
ホールド回路５ｂには画素２ｎ−１の信号を積分した値
が保持されている。
接続されており、サンプルホールド回路５ｂの出力を選
択している。
画素２ｎ＋１の信号を検出する際の動作について説明す
る。
ッチ４３ａ）が導通状態なることによりリセットされ、
画素２ｎ＋１の信号の変化が終了した後にＳＷ１を断線
状態とすることにより、初期状態を維持する。サンプル
ホールド回路５ａには画素２ｎの信号を積分した値が出
力されている。
チ４３ｂ）が断線状態となっているため信号の積分が行
われ、画素２ｎ＋１の信号の変化が終了した後ＳＷ４
（サンプリングスイッチ５２ｂ）を断線状態とすること
により積分器４ｂの出力がサンプルホールド回路５ｂに
保持される。
接続されており、サンプルホールド回路５ａの出力を選
択している。
より、この回路の出力は画素信号と１画素分遅れた信号
が順次積分され出力されることになり、見かけ上従来の
積分器を一つ用いた検出回路と同様の信号が得られる。
例えば、ＭＯＳイメージセンサの検出回路を個別部品で
作製した場合、積分器を一つ用いる構成によりリセット
時間に要していた１００ｎｓｅｃ程度の時間を短縮でき
１．５倍以上の高速化が実現できた。また、積分器を２
つ用いたことによるＳ／Ｎの低下は現れないことを確認
した。
された積分器と被測定物の間に一切のスイッチング素子
を配置しない構成を実現したこと、また、２つの積分器
はそれぞれ専用のバッファ回路に接続させていることに
よって、前者によって従来の方法では必然的に生じてい
た積分器を選択するためのスイッチによるノイズの混入
を防ぐことが可能となり、後者により積分器のリセット
時のノイズの混入を防ぐことが可能となった。この効果
により、高いＳ／Ｎと高速動作を同時に実現でき、固体
撮像素子のような出力電荷量が１ｐＣ以下の信号検出を
高速に行うことが可能となった。
ている演算増幅器としてスルーレートの低いもの、リセ
ットスイッチ素子として動作速度の遅いもの、あるいは
素子サイズの小さいものも使用可能となり、個別素子で
作製する際、集積化する際にもコスト的な効果が得られ
る。
図である。
ートを表す図である。
る。
ートを表す図である。
図である。
Claims (1)
- 【請求項１】 被測定物に接続された初段アンプと、そ
の初段アンプの出力に接続され、その出力を同時に受け
取る第１及び第２のアンプもしくはバッファと、前記各
々のアンプもしくはバッファの出力に接続されたそれぞ
れリセットスイッチ付きの第１及び第２の積分器と、前
記各々の積分器の出力に接続されそれぞれの積分出力を
一時的に保持する第１及び第２のサンプルホールド回路
と、前記第１及び第２のサンプルホールド回路の出力を
交互に選択して１つの出力とする選択回路と、前記選択
回路の選択動作に同期してこの選択回路の出力にその積
分出力が現れない期間に相応する前記第１及び第２の積
分器について交互にそのリセットスイッチをリセット状
態に制御する手段とを備えたことを特徴とする積分型信
号検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7000306A JP2743852B2 (ja) | 1995-01-05 | 1995-01-05 | 積分型信号検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7000306A JP2743852B2 (ja) | 1995-01-05 | 1995-01-05 | 積分型信号検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08186764A JPH08186764A (ja) | 1996-07-16 |
| JP2743852B2 true JP2743852B2 (ja) | 1998-04-22 |
Family
ID=11470228
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7000306A Expired - Lifetime JP2743852B2 (ja) | 1995-01-05 | 1995-01-05 | 積分型信号検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2743852B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4144578B2 (ja) | 2003-10-15 | 2008-09-03 | ソニー株式会社 | 固体撮像装置、画素信号処理方法 |
| JP4490740B2 (ja) | 2004-06-17 | 2010-06-30 | 株式会社アドバンテスト | 信号読出装置及び試験装置 |
| KR100926054B1 (ko) * | 2009-05-11 | 2009-11-11 | 주식회사 범한 | 고속 리셋 적분기를 구비한 능동형 고조파 필터 |
| KR101956309B1 (ko) * | 2016-12-22 | 2019-06-24 | 서강대학교산학협력단 | 단일 이득 버퍼를 이용한 스위치드-캐패시터 적분기 |
-
1995
- 1995-01-05 JP JP7000306A patent/JP2743852B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08186764A (ja) | 1996-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6791378B2 (en) | Charge recycling amplifier for a high dynamic range CMOS imager | |
| US6137432A (en) | Low-power column parallel ADC in CMOS image sensors | |
| JP2009543454A (ja) | 高ダイナミック・レンジ読み出し用のアナログおよびデジタル混成ピクセル | |
| US6441357B2 (en) | Using cascaded gain stages for high-gain and high-speed readout of pixel sensor data | |
| US6031399A (en) | Selectively configurable analog signal sampler | |
| US6087970A (en) | Analog-to-digital conversion | |
| JP2743852B2 (ja) | 積分型信号検出回路 | |
| CN112788262A (zh) | 图像信号检测电路、控制方法以及运动检测方法 | |
| JPH10336526A (ja) | 固体撮像装置 | |
| US6055016A (en) | L-C low pass filter correlator | |
| US20080174840A1 (en) | Methods and apparatuses for changing driving sequence to output charge coupled device signal | |
| JP2541472B2 (ja) | 微小電圧変化検出回路 | |
| SU1190271A1 (ru) | Устройство дл определени средних значений сигналов (его варианты) | |
| JP2001045325A (ja) | 映像信号処理回路 | |
| JP2874370B2 (ja) | 撮像装置 | |
| JPH05151794A (ja) | サンプルホールド回路 | |
| JPS6318278A (ja) | 電荷検出回路 | |
| JPH08327681A (ja) | 雑音検出回路及びその制御方法及び雑音低減回路 | |
| JPH06216777A (ja) | 発振検出装置 | |
| JPH07312727A (ja) | 撮像素子出力信号処理回路 | |
| JPH05110399A (ja) | マルチプレクサ入力切替装置 | |
| NO980969L (no) | FramgangsmÕte og anordning for avf°ling av aksellerasjon | |
| JPH05188092A (ja) | サンプル・ホールド回路 | |
| JPS5883272A (ja) | 波形記憶回路 | |
| JPH0786936A (ja) | Ａ／ｄコンバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980106 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080206 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090206 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100206 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100206 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110206 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110206 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120206 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120206 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130206 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130206 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140206 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140206 Year of fee payment: 16 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140206 Year of fee payment: 16 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |