JP2874370B2

JP2874370B2 - 撮像装置

Info

Publication number: JP2874370B2
Application number: JP3066725A
Authority: JP
Inventors: 隆亀山
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1991-03-29
Filing date: 1991-03-29
Publication date: 1999-03-24
Anticipated expiration: 2014-03-24
Also published as: JPH04302286A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、撮像信号をデジタルデ
ータとして処理するビデオカメラに好適な撮像装置に関
する。

【０００２】

【従来の技術】従来、ビデオカメラなどの撮像装置にお
いて、ＣＣＤイメージャなどの固体撮像素子が出力する
撮像信号を、デジタルデータ化する場合、撮像素子の出
力からフィルタでクロック成分（読出しクロック）の除
去を行って映像データだけを抽出し、この映像データを
所定周波数でサンプリングして、デジタルデータに変換
することが行われている。

【０００３】ところが、フィルタでクロック成分の除去
を行うと、映像データの解像度が低下すると共に、時間
領域でのポイント・スクレプト・ファンクション（ＰＳ
Ｆ）の広がりが発生して好ましくない。

【０００４】このため、固体撮像素子の出力を直接デジ
タルデータ化する方法として、図４に示すものが提案さ
れている（特開昭６１−４９５６１号公報参照）。この
回路は、撮像素子１の出力を積分器２に供給し、この積
分器２で１画素分の撮像信号が出力される毎に、撮像信
号の積分を行う。そして、この積分器２の積分値データ
をアナログ／デジタル変換器３に供給し、積分値に応じ
たデジタルデータに変換し、撮像信号のデジタルデータ
を得る。このようにすることで、撮像素子１の１画素を
１サンプリング周期としたデジタル変換が行われ、比較
的解像度の高いデジタル撮像信号が得られる。

【０００５】

【発明が解決しようとする課題】ところが、このように
してデジタル撮像信号を得るようにした場合、１画素分
の撮像信号を完全にデジタルデータ化することは不可能
であると共に、信号の位相変動（サンプリング用クロッ
クのジッターなど）によりノイズが発生する不都合があ
った。

【０００６】即ち、例えば撮像素子の出力として図５Ａ
に示す信号が得られたとする。この図５Ａに示す撮像信
号において、周期的にレベルが上下しているのがクロッ
ク成分の影響で、撮像信号レベルが立ち上がってから再
び低下するまでの間が１画素分の撮像信号に相当する。
従って、この１画素分の撮像信号の最低レベルから最高
レベルまでの値（ピーク・トゥー・ピーク値）を検出で
きれば、１画素毎に撮像信号の検出ができるが、実際に
は撮像信号にはノイズ成分が多く含まれるので、各画素
間の最低レベルが一定にならず、このレベル検出を正確
に行うことは困難である。このため、図４に示した回路
のように、１画素周期でこの撮像信号を積分して、積分
値をデジタル変換することで、ノイズ成分の影響を除去
できるが、積分器２では撮像信号の積分を行った後、次
の積分を行う前にリセットして積分値を一旦“０”レベ
ルにする必要があった。

【０００７】例えば、図５Ａの撮像信号を積分する場合
には、図５Ｂに示すように、１画素周期内で、比較的レ
ベルの高い区間を選んで積分Ｓを行い、このときの積分
値のピークを読出すと共にリセットＲを行う。この積分
ＳとリセットＲとを各画素の信号が出力される毎に繰り
返し行うのであるが、リセットＲの期間があるために、
１画素周期分の全ての撮像信号を積分することは出来な
かった。従って、各画素毎の積分値は、撮像信号レベル
に完全に比例したものにはならず、誤差が生じる不都合
があった。

【０００８】さらに、図５ではリセットＲの期間を最も
適切に選んだ場合を示したが、実際には撮像信号出力に
対するリセットパルスの位相変動があるので、常に撮像
信号の最低レベルでリセットが行われるとは限らず、こ
のリセットされるタイミングにより積分値が大きく変動
してしまい、１画素分の撮像信号を誤差なく完全にデジ
タルデータ化することは困難であった。

【０００９】本発明はかかる点に鑑み、撮像手段が出力
する撮像信号を、１画素単位で直接高精度にデジタルデ
ータ化することができる撮像装置を提供することを目的
とする。

【００１０】

【課題を解決するための手段】本発明は、例えば図１に
示すように、複数の画素がマトリクス状に配置され、複
数の画素で光電変換して得られた電気信号を垂直駆動ク
ロックに基づいて垂直方向に転送した後に水平駆動クロ
ックに基づいて水平方向に転送するようになされた固体
撮像素子１１と、固体撮像素子１１の出力信号を相関二
重サンプリングする相関二重サンプリング回路１２と、
この相関二重サンプリング回路１２の出力信号に対し、
水平駆動クロックの１周期期間積分を、次の１周期期間
にリセットを互いに逆相で、交互に行うようになされた
第１，第２の積分回路１４，１５と、水平クロックに基
づいて、第１，第２の積分回路１４，１５で積分された
信号を交互にサンプリングするサンプリング回路１７
と、このサンプリング回路１７でサンプリングされた信
号をデジタル信号に変換するアナログ／デジタル変換器
１８とを備えたものである。

【００１１】

【作用】このようにしたことで、第１，第２の積分回路
で交互に、水平駆動クロックの１周期期間の積分が完全
に行え、１周期期間完全に積分したデータに基づいてサ
ンプリングが行われるので、正確に１画素分の撮像信号
をデジタルデータ化することが出来るようになる。

【００１２】

【実施例】以下、本発明の一実施例を、図１及び図２を
参照して説明する。

【００１３】図１において、１１は撮像素子としてのＣ
ＣＤイメージャを示し、クロック発生回路２１からＣＣ
Ｄイメージャ１１に供給される垂直駆動クロック及び水
平駆動クロックに同期して、このＣＣＤイメージャ１１
にマトリクス状に形成された各画素に蓄積した信号電荷
が撮像信号として読出される。即ち、各画素に蓄積した
信号電荷が、垂直駆動クロックに基づいて垂直方向に転
送した後に水平駆動クロックに基づいて水平方向に転送
され、水平駆動クロックに同期して１画素毎に蓄積した
信号電荷が撮像信号として読出される。

【００１４】そして、この撮像信号を相関二重サンプリ
ング回路（以下ＣＤＳ回路と称する）１２に供給して、
相関二重サンプリングを行う。このＣＤＳ回路１２での
相関二重サンプリングも、クロック発生回路２１から供
給されるクロックに同期して行われる。そして、ＣＤＳ
回路１２が出力する撮像信号を切換スイッチ１３に供給
し、この切換スイッチ１３での切換えで撮像信号を第１
の積分回路１４と第２の積分回路１５とに選択的に供給
する。即ち、切換スイッチ１３の可動接点が第１の積分
回路１４側に切換わっているとき、撮像信号を第１の積
分回路１４に供給し、可動接点が第２の積分回路１５側
に切換わっているとき、撮像信号を第２の積分回路１５
に供給する。この場合、この切換スイッチ１３の可動接
点の切換えは、後述するように、クロック発生回路２１
が出力する水平駆動クロックに同期して行われる。

【００１５】第１の積分回路１４と第２の積分回路１５
とは、供給される撮像信号の積分を行うもので、後述す
るように、クロック発生回路２１が出力する水平駆動ク
ロックに同期したリセットパルスが供給されるようにし
てある。そして、第１の積分回路１４の積分データと第
２の積分回路１５の積分データとを、切換スイッチ１６
に供給し、両積分データをこの切換スイッチ１６で選択
するようにしてある。この場合、切換スイッチ１６の可
動接点の切換えは、後述するように、クロック発生回路
２１が出力する水平駆動クロックに同期して、切換スイ
ッチ１３と連動して行われるようにしてある。但し、両
切換スイッチ１３，１６で選択される積分回路は、逆に
設定してある。即ち、切換スイッチ１３が第１の積分回
路１４側に切換えられているとき、切換スイッチ１６が
第２の積分回路１５側に切換えられ、切換スイッチ１３
が第２の積分回路１５側に切換えられているとき、切換
スイッチ１６が第１の積分回路１４側に切換えられるよ
うにしてある。

【００１６】そして、切換スイッチ１６で選択された積
分データをサンプル／ホールド回路１７に供給し、所定
タイミングでサンプリングさせる。本例においては、切
換スイッチ１３，１６が切換えられた直後に、サンプル
／ホールド回路１７でサンプリングを行うようにしてあ
る。そして、サンプル／ホールド回路１７でサンプリン
グされた信号をアナログ／デジタル変換器１８に供給
し、このアナログ／デジタル変換器１８で各サンプリン
グデータをデジタルデータ化する。そして、アナログ／
デジタル変換器１８が出力するデジタルデータを、後段
のデジタル撮像信号処理回路（図示せず）に供給する。

【００１７】また、クロック発生回路２１は、ＣＣＤイ
メージャ１１及びＣＤＳ回路１２に垂直駆動クロック，
水平駆動クロックなどの各種クロックを供給すると共
に、この垂直駆動クロック，水平駆動クロックに同期し
たサンプリング用のクロックを第１，第２の積分回路１
４，１５と切換スイッチ１３，１６に供給する。即ち、
水平駆動クロックと同一周波数のクロックをクロック発
生回路２１が出力し、この出力クロックを１／２分周器
２２に供給する。そして、この１／２分周器２２で１／
２の周波数とされたクロックを、切換制御信号として切
換スイッチ１３，１６に供給し、このクロックの変化に
連動して両切換スイッチ１３，１６を切換えさせる。ま
た、クロック発生回路２１が出力する水平駆動クロック
と同一周波数のクロックと、１／２分周器２２が出力す
る１／２の周波数とされたクロックの反転信号を、ＡＮ
Ｄゲート２３に供給し、このＡＮＤゲート２３の論理積
出力を第１の積分回路１４にリセットパルスとして供給
する。さらに、クロック発生回路２１が出力する水平駆
動クロックと同一周波数のクロックと、１／２分周器２
２が出力する１／２の周波数とされたクロックを、ＡＮ
Ｄゲート２４に供給し、このＡＮＤゲート２４の論理積
出力を第２の積分回路１５にリセットパルスとして供給
する。

【００１８】次に、本例の撮像装置の動作を図２のタイ
ミング図を参照して説明すると、例えばＣＤＳ回路１２
から図２Ａに示す撮像信号が出力されるとする。この撮
像信号は、図２Ｇに示すクロックと同一周波数の水平駆
動クロックに基づいてＣＣＤイメージャ１１からの読出
しが行われたものであり、図２Ｇに示すクロックの１周
期で１画素分の撮像信号が出力される。ここで、切換ス
イッチ１３，１６は図２Ｇに示すクロックに同期して切
換わるので、第１の積分回路１４での積分と第２の積分
回路１５での積分とが、１画素分の撮像信号が供給され
る毎に交互に行われるようになる。例えば、或る画素の
撮像信号が出力されるタイミングで、切換スイッチ１３
が第１の積分回路１４側に切換わっている場合、図２Ｂ
に示すように、この画素の撮像信号が第１の積分回路１
４で積分される。そして、次の画素の撮像信号が出力さ
れるタイミングでは、切換スイッチ１３が第２の積分回
路１５側に切換わり、図２Ｃに示すように、この画素の
撮像信号が第２の積分回路１５で積分される。従って、
１画素分の撮像信号が供給される毎に、交互に両積分回
路１４，１５で積分を行う。

【００１９】そして、各積分回路１４，１５で１画素分
積分すると、次の画素の撮像信号が供給されるタイミン
グでは、切換スイッチ１３が他方に切換わっているの
で、リセットパルスが供給されるまでこの１画素分の積
分値をホールドする。ここで、第１の積分回路１４に供
給されるリセットパルス（図２Ｃ）は、水平駆動クロッ
クに同期したクロック（図２Ｇ）の反転信号と、この図
２Ｇに示すクロックを１／２に分周したクロック（図２
Ｆ）との論理積である。従って、切換スイッチ１３が他
方に切換わっている期間のほぼ中間点で、第１の積分回
路１４に供給されるリセットパルスが立ち上がり、この
立ち上がったタイミングで第１の積分回路１４の積分値
がリセットされる。そして、サンプル／ホールド回路１
７でのサンプリングは、切換スイッチ１３，１６が切換
えられた直後に行われるようにしてあるので、第１の積
分回路１４が１画素分の積分値をホールドしている間に
サンプリングが行われ、このサンプリング値がデジタル
データ化される。

【００２０】同様に、第２の積分回路１５に供給される
リセットパルス（図２Ｅ）は、水平駆動クロックに同期
したクロック（図２Ｇ）と、この図２Ｇに示すクロック
を１／２に分周したクロック（図２Ｆ）との論理積であ
る。従って、切換スイッチ１３が他方に切換わっている
期間のほぼ中間点で、第２の積分回路１５に供給される
リセットパルスが立ち上がり、この立ち上がったタイミ
ングで第２の積分回路１５の積分値がリセットされる。
そして、第２の積分回路１５が１画素分の積分値をホー
ルドしている間にサンプル／ホールド回路１７でサンプ
リングが行われ、このサンプリング値がデジタルデータ
化される。

【００２１】このようにして、ＣＣＤイメージャ１１か
らの撮像信号が、各画素毎の積分値として図２Ｈに示す
ようにデジタルデータ化される。なお、図２Ｈはデジタ
ルデータをレベルで示したものである。

【００２２】このようにしてデジタルデータ化されるこ
とで、デジタル化される各サンプリングデータは、撮像
信号の１画素周期の積分値となり、１画素毎の撮像信号
レベルが正確にデジタルデータ化される。即ち、各積分
回路１４，１５で交互に１画素分ずつ積分するようにし
たので、サンプル／ホールド回路１７でサンプリングさ
れる積分値は正確に１画素分積分した値になり、リセッ
ト期間を設けるために１画素の撮像信号が得られる期間
積分できなかった従来の回路に比べ、誤差が少なくノイ
ズの影響のない１画素単位の精度の高いデジタル撮像信
号が得られる。この場合、積分期間が１画素分の撮像信
号が出力される期間であれば、撮像信号に対する積分動
作のクロック及びサンプリングクロックの位相が変動し
ても、積分値自体には殆ど変化がなく、クロックのジッ
ター成分がデジタルデータに悪影響を与えなく、常に安
定したデジタルデータが得られ、この点からも精度の高
いデジタルデータが得られる。

【００２３】なお、上述実施例では切換スイッチ１３，
１６により１画素周期で２組の積分回路１４，１５を切
換えるようにしたが、１画素の撮像信号が得られる期間
は非常に短いので、切換スイッチ１３，１６として高速
動作を必要とするが、この高速動作を行う切換スイッチ
を使用しない構成とすることもできる。

【００２４】即ち、図３は切換スイッチを使用しない回
路構成を示したもので、ＣＤＳ回路１２が出力する撮像
信号を、アンプ３１，４１に供給する。そして、このそ
れぞれのアンプ３１，４１の出力を、積分回路を構成す
る抵抗器３２，４２の一端に供給し、このそれぞれの抵
抗器３２，４２の他端を、積分回路を構成するコンデン
サ３３，４３を介して接地する。さらに、抵抗器３２，
４２とコンデンサ３３，４３との接続中点を、それぞれ
接続スイッチ３４，４４を介して接地させる。そして、
抵抗器３２，４２とコンデンサ３３，４３との接続中点
に得られるレベル信号を加算器５１に供給し、加算器５
１の加算出力をサンプル／ホールド回路１７に供給す
る。

【００２５】また、クロック発生回路２１が出力する水
平駆動クロックに同期したクロックを、１／２分周器５
２に供給する。そして、この１／２分周器５２の出力の
反転信号とクロック発生回路２１が出力するクロックの
反転信号とを、ＡＮＤゲート５３に供給し、ＡＮＤゲー
ト５３の論理積出力を接続スイッチ３４に接続制御信号
として供給する。また、１／２分周器５２の出力とクロ
ック発生回路２１が出力するクロックの反転信号とを、
ＡＮＤゲート５４に供給し、ＡＮＤゲート５４の論理積
出力を接続スイッチ４４に接続制御信号として供給す
る。

【００２６】また、クロック発生回路２１が出力する水
平駆動クロックに同期したクロックを、サンプル／ホー
ルド回路１７にも供給し、このクロックが立ち上がるタ
イミングで加算器５１の出力をサンプリングさせるよう
にする。

【００２７】その他の部分は、図１に示した撮像装置と
同様に構成する。

【００２８】このように構成したことで、抵抗器３２と
コンデンサ３３とで第１の積分回路が構成され、抵抗器
４２とコンデンサ４３とで第２の積分回路が構成され、
両積分回路の積分動作が接続スイッチ３４，４４で制御
される。即ち、接続スイッチ３４，４４は１画素分の撮
像信号が出力される毎に接続状態，非接続状態を繰り返
し、抵抗器３２とコンデンサ３３とによる第１の積分回
路は、接続スイッチ３４が非接続状態であるときコンデ
ンサ３３が撮像信号の蓄積を行い、接続状態になるとリ
セットが行われる。また、抵抗器４２とコンデンサ４３
とによる第２の積分回路は、接続スイッチ４４が非接続
状態であるときコンデンサ４３が撮像信号の蓄積を行
い、接続状態になるとリセットが行われる。この両積分
回路での積分動作は、図１に示した撮像装置と同様に、
１画素分の撮像信号が出力される毎に交互に行われるの
で、撮像信号の１画素周期の積分値がサンプル／ホール
ド回路１７でサンプリングされ、誤差が少なくノイズの
影響のない１画素単位のデジタル撮像信号が得られる。

【００２９】但し、この図３に示した構成の場合には、
両積分回路を切換スイッチで切換えるものではなく、リ
セットされない限り積分回路での撮像信号の積分が行わ
れ、図２Ｂ，図２Ｄに示したように１画素分積分すると
積分動作が停止するものではないので、１画素に相当す
る期間以上積分されたデータがサンプリングされること
がないようにする必要があると共に、一方の積分回路の
積分値をサンプリングするとき、他方の積分回路の積分
値を０にしておく必要がある。従って、サンプリングす
るタイミングをクロック発生回路２１が出力するクロッ
クが立ち上がったとき（即ち１画素分積分したとき）と
して、何れか一方の積分回路が積分した１画素分の積分
値だけがサンプリングされるようにしてある。

【００３０】なお、この図３に示した構成の場合には、
抵抗器とコンデンサとによる簡易的な積分回路を使用し
たが、定電流源を使用したより精度の高い積分回路とし
ても良い。

【００３１】さらにまた、本発明は上述実施例に限ら
ず、その他種々の構成が取り得ることは勿論である。

【００３２】

【発明の効果】本発明によると、第１，第２の積分回路
で交互に、水平駆動クロックの１周期期間の積分が完全
に行え、１周期期間完全に積分したデータに基づいてサ
ンプリングが行われるので、撮像信号が正確に１画素単
位でデジタルデータ化でき、撮像手段が出力する撮像信
号が最も高い精度でデジタルデータ化される。この場
合、デジタルデータ化するための処理用クロックと撮像
信号との位相関係が何れであっても、変換されるデジタ
ルデータに悪影響を与えないので、常にノイズのない安
定した良好なデジタルデータが得られる。

【図面の簡単な説明】

【図１】本発明の一実施例を示す構成図である。

【図２】一実施例によるサンプリング状態を示すタイミ
ング図である。

【図３】本発明の他の実施例を示す構成図である。

【図４】従来の撮像装置の一例を示す構成図である。

【図５】従来のサンプリング状態を示すタイミング図で
ある。

【符号の説明】

１１ＣＣＤイメージャ１２相関二重サンプリング回路（ＣＤＳ回路）１４第１の積分回路１５第２の積分回路１７サンプル／ホールド回路１８アナログ／デジタル変換器２１クロック発生回路２２１／２分周器２３，２４，５３，５４ＡＮＤゲート３１，４１アンプ

Claims

(57)【特許請求の範囲】

【請求項１】複数の画素がマトリクス状に配置され、
上記複数の画素で光電変換して得られた電気信号を垂直
駆動クロックに基づいて垂直方向に転送した後に水平駆
動クロックに基づいて水平方向に転送するようになされ
た固体撮像素子と、上記固体撮像素子の出力信号を相関
二重サンプリングする相関二重サンプリング回路と、該
相関二重サンプリング回路の出力信号に対し、上記水平
駆動クロックの１周期期間積分を、次の１周期期間にリ
セットを互いに逆相で、交互に行うようになされた第
１，第２の積分回路と、上記水平クロックに基づいて、
上記第１，第２の積分回路で積分された信号を交互にサ
ンプリングするサンプリング回路と、該サンプリング回
路でサンプリングされた信号をデジタル信号に変換する
アナログ／デジタル変換器とを備えたことを特徴とする
撮像装置。