JPH06292065A - アナログ−ディジタル変換用クロック信号発生装置 - Google Patents

アナログ−ディジタル変換用クロック信号発生装置

Info

Publication number
JPH06292065A
JPH06292065A JP5079697A JP7969793A JPH06292065A JP H06292065 A JPH06292065 A JP H06292065A JP 5079697 A JP5079697 A JP 5079697A JP 7969793 A JP7969793 A JP 7969793A JP H06292065 A JPH06292065 A JP H06292065A
Authority
JP
Japan
Prior art keywords
clock signal
signal
clock
analog
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5079697A
Other languages
English (en)
Inventor
Koji Kurosawa
宏司 黒沢
Isataka Miyaji
功孝 宮地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP5079697A priority Critical patent/JPH06292065A/ja
Publication of JPH06292065A publication Critical patent/JPH06292065A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Transforming Light Signals Into Electric Signals (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

(57)【要約】 【目的】 クロック発生回路からのクロック信号から互
いに位相の異なる2つのクロック信号を得、更にこの2
つのクロック信号を1/3周期分、或いは1/6周期分
遅延させて合計6種類の位相のクロック信号を生成し、
スイッチを切り換えて最も再現性の良いクロック信号を
出力することで、A−Dコンバータのクロックの位相の
調整を容易に行うことができるようにする。 【構成】 水平転送パルスから同位相及び180度位相
の異なるクロック信号を得るためのバッファ12及び反
転バッファ13と、2つのクロック信号を選択するスイ
ッチ14と、2つのクロック信号の何れかを1/3及び
1/6周期分遅延させる遅延回路15と、これからの3
つのクロック信号をアナログ−ディジタル変換用のクロ
ック信号として選択的に出力するスイッチ16とを有す
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、例えばビデオカメラ等
のディジタルプロセス回路等の前段に設けるA−Dコン
バータのクロック信号を発生するクロック信号発生回路
に適用して好適なアナログ−ディジタル変換用クロック
信号発生装置に関する。
【0002】
【従来の技術】図5はCCD(チャージ・カップルド・
デバイス)を用いたビデオカメラの例を示す構成図、図
6は図5に示すビデオカメラのタイミングチャートであ
り、以下これら図5及び図6を参照してビデオカメラに
ついて説明する。
【0003】図5において、1は光学レンズで、この光
学レンズ1を介して被写体からの光がCCD2の撮像面
に入射される。このCCD2に入射された光は光電変換
によって電気信号に変換され、図示しないCCD2の出
力回路からのリセット信号(図6C参照)によってリセ
ットされ、例えばクロック発生回路11からの読み出し
クロック(図6A及びB参照)等によって映像信号(図
6D参照)として読み出され、CDS(相関二重サンプ
リング)回路3に供給され、ここにおいてリセットレベ
ルRlevサンプル用のリセットレベルサンプル信号
(図6E参照)と、映像レベルVlevサンプル用の映
像レベルサンプル信号(図6F参照)でサンプリングさ
れ、例えば図6Gに示す如き信号にされた後にトラップ
フィルタ4に供給される。
【0004】トラップフィルタ4に供給された映像信号
はCCD2の読み出しクロック信号が除去された後、ア
ナログプロセス回路5に供給され、ここにおいて、ゲイ
ンアップ(増幅)、シェーディング補正、プリ・ニー補
正等の処理が施された後にローパスフィルタ6を通じて
A−Dコンバータ7に供給される。
【0005】A−Dコンバータ7で映像信号はクロック
発生回路11からのクロック信号(図6I或いはJ参
照)によってアナログ−ディジタル変換されてディジタ
ル映像信号にされるが、標本化のために生じる折り返し
歪を防止するためにローパスフィルタ6で帯域制限が行
われる。これによって映像信号は図6Hに示すようにな
る。図6Hに示す如き入力信号がアナログ−ディジタル
変換されて得られたディジタル映像信号はディジタルプ
ロセス回路8に供給される。
【0006】ディジタルプロセス回路8に供給されたデ
ィジタル映像信号は、ディテール信号付加、γ補正、ホ
ワイトクリップ、リニアマトリクス、ニー処理等が施さ
れた後にD−Aコンバータ9に供給されてこのD−Aコ
ンバータ9でアナログ映像信号に変換された後に出力端
子10を介して図示しない外部機器、例えばVTR、テ
レビジョンモニタ等に供給される。
【0007】ところで、上述のようなビデオカメラで問
題となるのが、CCD2の読み出しクロック信号、CD
S回路3のクロック信号、A−Dコンバータ7のクロッ
ク信号の位相の関係である。
【0008】CCD2の読み出しクロック信号(図6A
及びB参照)とCDS回路3のクロック信号(図6E及
びF参照)は一義的に決定するので問題はない。しかし
ながら、A−Dコンバータ7は図5に示したトラップフ
ィルタ4、アナログプロセス回路5及びローパスフィル
タ6での遅延並びに帯域制限の影響によって図6Hに示
すようになる。
【0009】つまり、A−Dコンバータ7のクロック信
号の位相によっては、限界周波数(CCD2の読み出し
周波数の1/2)のレベルが“0”になってしまう。
【0010】図7を例をあげて説明する。図7Aは図5
に示したローパスフィルタ6の出力を示し、この図7A
に示すような映像信号がA−Dコンバータ7に供給され
たとき、標本化のためのクロック信号が図7Bに示すよ
うな位相だった場合は図7Cに示すようにA−Dコンバ
ータ7の出力は直流レベルとなってしまう。
【0011】このようにならないためには、クロック信
号が図7Dに示す位相でなければならない。この図7D
に示すような位相の場合、図7Eに示すように、本来の
出力を得ることができる。
【0012】CDS回路3の出力波形、或いはこれと同
等の波形をA−Dコンバータ7でアナログ−ディジタル
変換する場合は、レベルがホールドされている期間が長
いので、上述したように位相に関して細かく規定する必
要はない。しかしながら、アナログプロセス回路5の帯
域、そして高周波分の折り返しを考慮すると、図7A、
或いは図6Hに示したような映像信号をアナログ−ディ
ジタル変換するのは好ましくない。
【0013】そこで、従来では、いわゆるストライプパ
ターン(限界周波数に対応するパターン)をビデオカメ
ラで撮像すると共に、ビデオカメラの出力レベルを例え
ばオシロスコープ等で見ながらビデオカメラの出力レベ
ルが最大となるように、ビデオカメラのCCD2とスト
ライプパターンの位相、並びにクロック位相を調整する
ようにしていた。
【0014】
【発明が解決しようとする課題】ところで、上述のよう
に、ストライプパターン(限界周波数に対応するパター
ン)をビデオカメラで撮像すると共に、ビデオカメラの
出力レベルを例えばオシロスコープ等で見ながらビデオ
カメラの出力レベルが最大となるように、ビデオカメラ
のCCD2とストライプパターンの位相、並びにクロッ
ク位相を調整する方法は3つの相関で調整しなければな
らないので調整を行うこと自体が非常に難しいという不
都合があった。
【0015】本発明はこのような点を考慮してなされた
もので、A−Dコンバータに供給するクロック信号の調
整を容易に行えるようにすると共に、CCDの限界周波
数まで忠実に再現することのできるアナログ−ディジタ
ル変換用クロック信号発生装置を提案しようとするもの
である。
【0016】
【課題を解決するための手段】本発明は、アナログ系か
らの基準クロック信号から第1及び第2の位相のクロッ
ク信号を得る第1のクロック信号発生手段12、13
と、この第1のクロック信号発生手段12、13からの
第1及び第2の位相のクロック信号を選択する選択手段
14と、この選択手段14を介して第1のクロック信号
発生手段12、13からの第1または第2のクロック信
号から更に複数の位相の異なるクロック信号を得る第2
のクロック信号発生手段15、16とを有し、第1また
は第2の位相のクロック信号から生成した複数のクロッ
ク信号の内、最もアナログ系の出力を再現できるクロッ
ク信号をディジタル系で行われるアナログ−ディジタル
変換で選択的に使用するようにしたものである。
【0017】更に上述において本発明は、第1の位相の
クロック信号と第2の位相のクロック信号は互いにその
位相が180度異なると共に、第2のクロック信号発生
手段15、16は第1または第2のクロック信号、第1
または第2のクロック信号を1/3周期に相当する時間
遅延させて得たクロック信号、第1または第2のクロッ
ク信号を1/6周期に相当する時間遅延させて得たクロ
ック信号を選択的に出力するようにしたものである。
【0018】
【作用】上述せる本発明の構成によれば、第1または第
2の位相のクロック信号から生成した複数のクロック信
号の内、最もアナログ系の出力を再現できるクロック信
号をディジタル系で行われるアナログ−ディジタル変換
で選択的に使用する。
【0019】更に上述において本発明の構成によれば、
互いにその位相が180度異なる第1または第2のクロ
ック信号、第1または第2のクロック信号を1/3周期
に相当する時間遅延させて得たクロック信号、第1また
は第2のクロック信号を1/6周期に相当する時間遅延
させて得たクロック信号を選択的に出力する。
【0020】
【実施例】以下に、図1を参照して本発明アナログ−デ
ィジタル変換用クロック信号発生装置の一実施例につい
て詳細に説明する。
【0021】この図1において、INは例えば図5に示
したビデオカメラのアナログ系(図5においてはCCD
2、CDS回路3、トラップフィルタ4及びアナログプ
ロセス回路5等)の基準クロック信号、例えばクロック
発生回路19からの水平転送パルスが入力される入力端
子、12はその水平転送パルス(以下単にクロック信号
と記述する)を取り込むためのバッファ、13はそのク
ロック信号を取り込み、反転して出力する反転バッファ
である。
【0022】これらバッファ12及び反転バッファ13
からの互いに位相の180度異なるクロック信号はスイ
ッチ14の一方及び他方の固定接点14a及び14bに
夫々供給される。
【0023】このスイッチ14の可動接点14cは、例
えば後述するクロック信号の調整の際に、手動で一方ま
たは他方の固定接点14aまたは14bに接続される。
このスイッチ14を介してバッファ12または反転バッ
ファ13の出力が遅延回路15に供給される。
【0024】この遅延回路15はスイッチ14を介して
バッファ12または反転バッファ13から供給されるク
ロック信号を例えば1/3周期分だけ遅延させて元のク
ロック信号とその位相が1/3周期分だけ異なるクロッ
ク信号を得ると共に、スイッチ14を介してバッファ1
2または反転バッファ13から供給されるクロック信号
を例えば1/6周期分だけ遅延させて元のクロック信号
とその位相が1/6周期分だけ異なるクロック信号を得
る。
【0025】そしてこの遅延回路15はバッファ12ま
たは反転バッファ13からのクロック信号をスイッチ1
6の一方の固定接点16aに供給し、このクロック信号
を1/3周期分遅延して得たクロック信号をスイッチ1
6の他方の固定接点16bに供給し、バッファ12また
は反転バッファ13からのクロック信号1/3周期分遅
延して得たクロック信号をスイッチ16の更に他の固定
接点16cに供給する。
【0026】スイッチ16の可動接点16cは、例えば
後述するクロック信号の調整の際に、手動で一方、他方
または更に他方の固定接点16a、16bまたは16c
に接続される。このスイッチ16を介して遅延回路15
からのクロック信号が出力端子OUTを介して例えば図
5に示したA−Dコンバータ7に供給される。
【0027】次に、図1に示したアナログ−ディジタル
変換用クロック信号発生装置の動作について図2を参照
して説明する。
【0028】先ず、図1の入力端子INに図5に示した
クロック発生回路11からの水平転送パルスが供給され
ると、バッファ12は水平転送パルスを反転せずに出力
する。このクロック信号を図2Aに示す。この図2Aに
示すクロック信号CLK1はスイッチ14の一方の固定
接点14aに供給される。
【0029】一方、反転バッファ13は入力端子INを
介して供給された水平転送パルスを反転して図2Dに示
すクロック信号CLK4を得、このクロック信号CLK
4をスイッチ14の他方の固定接点14bに供給する。
このスイッチ14が例えば使用者によって手動で切り換
え、その可動接点14cが一方の固定接点14aに接続
されると、このスイッチ14からは図2Aに示すクロッ
ク信号CLK1が出力される。
【0030】この図2Aに示すクロック信号CLK1は
遅延回路15に供給される。遅延回路15はクロック信
号CLK1を遅延しないでスイッチ16の一方の固定接
点16aに供給すると共に、図2B及びCに示すよう
に、例えばクロック信号CLK1をその周期の1/3及
び1/6の遅延時間を以て遅延した後にスイッチ16の
他方の固定接点16b及び更に他方の固定接点16cに
夫々供給する。
【0031】このスイッチ16が例えば使用者によって
手動で切り換えられ、その可動接点16dが一方の固定
接点16aに接続されると、このスイッチ16からは図
2Aに示すクロック信号CLK1が出力され、その可動
接点16dが他方の固定接点16bに接続されると、こ
のスイッチ16からは図2Bに示すクロック信号CLK
2が出力され、その可動接点16dが更に他方の固定接
点16cに接続されると、このスイッチ16からは図2
Cに示すクロック信号CLK3が出力される。
【0032】このスイッチ16から出力されるクロック
信号CLK1、CLK2またはCLK3は出力端子OU
Tを介して例えば図5に示したビデオカメラのA−Dコ
ンバータ7に供給される。
【0033】一方、スイッチ14が例えば使用者によっ
て手動で切り換えられ、その可動接点14cが他方の固
定接点14bに接続されると、このスイッチ14からは
図2Dに示すクロック信号CLK4が出力される。
【0034】この図2Dに示すクロック信号CLK4は
遅延回路15に供給される。遅延回路15はクロック信
号CLK4を遅延しないでスイッチ16の一方の固定接
点16aに供給すると共に、図2E及びFに示すよう
に、例えばクロック信号CLK4をその周期の1/3及
び1/6の遅延時間を以て遅延した後にスイッチ16の
他方の固定接点16b及び更に他方の固定接点16cに
夫々供給する。
【0035】このスイッチ16が例えば使用者によって
手動で切り換えられ、その可動接点16dが一方の固定
接点16aに接続されると、このスイッチ16からは図
2Dに示すクロック信号CLK4が出力され、その可動
接点16dが他方の固定接点16bに接続されると、こ
のスイッチ16からは図2Eに示すクロック信号CLK
5が出力され、その可動接点16dが更に他方の固定接
点16cに接続されると、このスイッチ16からは図2
Fに示すクロック信号CLK6が出力される。
【0036】このスイッチ16から出力されるクロック
信号CLK4、CLK5またはCLK6は出力端子OU
Tを介して例えば図5に示したビデオカメラのA−Dコ
ンバータ7に供給される。
【0037】次に、上述したアナログ−ディジタル変換
用クロック信号発生装置を例えば図5に示したビデオカ
メラに適用した場合のA−Dコンバータ(図5に示すビ
デオカメラに適用した場合はA−Dコンバータ7とな
る)に供給するクロック信号の調整について説明する。
【0038】先ず、ストライプパターンをビデオカメラ
で撮像し、ビデオカメラの出力(アナログ出力)を例え
ばオシロスコープ等を見ながらビデオカメラを水平方向
に動かし、最もレベルの高かった位置でビデオカメラを
固定する。そしてこの後、図1に示したスイッチ14及
び16を切り換える。このスイッチ14及び16の切り
換えの基準としては、例えばテレビジョンモニタに撮像
して得た映像信号を供給し、その管面に映出された画像
の画質等を基準とすれば良い。
【0039】このように、本例においては、クロック発
生回路からのクロック信号から互いに位相の異なる2つ
のクロック信号を得、更にこの2つのクロック信号を1
/3周期分、或いは1/6周期分遅延させるようにする
ことで、合計6種類の位相のクロック信号を生成できる
ようにし、スイッチ14及び16を切り換えて最も再現
性の良いクロック信号を出力できるようにしたので、A
−Dコンバータのクロックの位相の調整を容易に行うこ
とができる。
【0040】また、本例においては、ビデオカメラに適
用した場合、クロック発生回路からのクロック信号から
互いに位相の異なる2つのクロック信号を得、更にこの
2つのクロック信号を1/3周期分、或いは1/6周期
分遅延させるようにすることで、合計6種類の位相のク
ロック信号を生成できるようにし、スイッチ14及び1
6を切り換えて最も再現性の良いクロック信号を出力で
きるようにしたので、限界周波数(図5においてはCC
D2の読み出し周波数の1/2)まで忠実にディジタル
信号に変換することができ、これによって良好な画質を
得ることができる。
【0041】ここで、図3及び図4を参照して例えば図
5に示したようなビデオカメラの内、CCD2の出力の
内、特異なレベルの信号を補正するいわゆるブレミッシ
ュ補正を行うようになっているビデオカメラに本例アナ
ログ−ディジタル変換用クロック信号発生装置を適用し
た場合について説明する。
【0042】図3は図5に示したCDS回路3の内部構
成を示す図であり、以下この図3を参照して説明する。
【0043】図において、20は図5においてはCCD
2からの出力信号が供給される入力端子で、この入力端
子20は夫々スイッチ21及び32の一方に接続されて
いる。スイッチ21の他方は抵抗器23を介して加算回
路25の一方の入力端に接続される。このスイッチ21
は入力端子22を介して例えば図5に示したクロック発
生回路11からのリセットレベルサンプル信号によって
制御される。また、この抵抗器23及び加算回路25の
接続点がコンデンサ24を介して接地される。
【0044】この加算回路25の他方の入力端には入力
端子26が接続され、この入力端26を介して後述する
ブレミッシュ補正信号が供給される。加算回路25の出
力端はスイッチ28及び抵抗器29を介して演算増幅回
路31の反転入力端子(−)に接続される。また、抵抗
器29の他端及び演算増幅回路31の反転入力端子
(−)の接続点がコンデンサ30を介して接地される。
【0045】スイッチ28は入力端子27を介して例え
ば図5に示したクロック発生回路11からの映像レベル
サンプル信号によって制御される。
【0046】スイッチ32もこの映像レベルサンプル信
号によって制御される。このスイッチ32の他方は抵抗
器33を介して演算増幅回路31の非反転入力端子
(+)に接続される。また、抵抗器33の他端及びこの
演算増幅回路31の非反転入力端子(+)の接続点がコ
ンデンサ34を介して接地される。そして演算増幅回路
31の出力端に出力端子35が接続される。この接続端
子35は図5においてはトラップフィルタ4の入力端に
接続される。
【0047】次に、図4を参照して図3に示したCDS
回路3の動作について説明する。入力端子20にはCC
D2からの出力信号が供給される。この出力信号は図4
Aに示すような信号である。この図4Aに示す信号が供
給される一方で、入力端子22を介して図4Bに示すリ
セットレベルサンプル信号がスイッチ21にスイッチン
グ信号として供給され、入力端子27を介して図4Cに
示す映像レベルサンプル信号がスイッチ28及び32に
夫々スイッチング信号として供給される。
【0048】これによって図4Aに示す信号のリセット
レベル及び映像レベルがサンプルされる。図3において
p1で示すポイントにおいては図4Dに示すような信号
となる。さて、入力端子26に供給されるブレミッシュ
補正信号で補正される信号、即ち、補正されるべき信号
を出力する画素のアドレスは、例えばビデオカメラ内部
のROM等に記憶されている。そして、そのアドレスに
対応する画素からの出力を、生成したブレミッシュ補正
信号で補正するわけである。例えば出力レベルが正常の
画素の出力レベルと比べて低い、いわゆる黒傷等と称さ
れる出力の場合には演算増幅回路31において非反転入
力端子(+)に供給される補正すべき信号を含んだCC
D2の出力からブレミッシュ補正信号を減算することと
なる。
【0049】従って、この場合のブレミッシュ補正信号
は、減算の結果、補正すべき信号が他の信号と同様のレ
ベルとなるレベルの信号となる。上述したROMには夫
々の補正すべき画素のアドレス以外に補正レベル等も予
め記憶されている。
【0050】一方、CCD2の各画素に光が入射してい
ない状態で高いレベルの信号を出力する画素、いわゆる
白傷と称される画素の出力の場合においては、ブレミッ
シュ補正信号のレベルは、CDS回路3から出力される
段階で、他の正常な画素の出力と同レベルとなるための
レベル(ハイレベル)の信号となる。
【0051】ところで、本例においては、図1に示した
アナログ−ディジタル変換用クロック信号発生装置での
各スイッチ14及び16の切り換えをこのCDS回路3
におけるブレミッシュ補正を利用して、自動で行えるよ
うにする。
【0052】つまり、上述したクロック信号の調整の場
合には、ブレミッシュ補正信号を用いてブレミッシュ補
正を行わないようにしておき、代わりに図4Eに示すク
ロック信号調整用信号を供給するようにする。
【0053】例えば図3のポイントp1の信号(図4D
参照)にブレミッシュ補正の対象画素の出力がなかった
場合について説明すると、この場合は図4Eに示すロー
レベルのクロック信号調整用信号が供給される。この信
号が供給されると、図3のポイントp2においては図4
Fに示す信号となる。一方、図3のポイントp3の信号
は図4Gに示す信号となるので、演算増幅回路31から
出力される信号、即ち、図3のポイントp4の信号は図
4Hに示すように、クロック信号調整用信号に対応した
部分のレベルが他の部分のレベルより高くなる。
【0054】そしてこの他の部分よりもレベルが高くな
った信号を例えば後段のディジタル系(図5においては
A−Dコンバータ7の前段)で検出するようにする。つ
まり、アナログ系でのレベルの高くなった信号のアドレ
スを得、ディジタル系、あるいはアナログ系の後段にお
いてもそのレベルが高くなった信号のアドレス得、これ
ら2つのアドレスを比較することによって、クロック信
号の位相を検出することができるわけである。
【0055】そしてこの検出で得られた位相情報に基い
て図1に示したスイッチ14を切り換えるようにすれば
上述した手間が一切必要なくなる。使用者は単に、例え
ばクロック信号の調整を図1に示したアナログ−ディジ
タル変換用クロック信号発生装置が搭載されている機器
のシステムコントローラ等にスイッチ等を介して指示す
れば良い(或いは電源立ち上げ時に自動的に行うように
すれば良い)。
【0056】このように、この例においては、クロック
信号の調整を自動で行えるようにしたので、手動でスイ
ッチ14や16を切り換えて手作業で調整を行う場合に
比べ、より作業効率の向上、調整の正確さ、製品の信頼
性の向上を図ることができる。
【0057】尚、上述の例においては、クロック信号調
整用信号を補正すべき出力がない部分に対してレベルを
上昇させて基準とできるようにした場合について説明し
たが、例えばレベルを大幅に落として基準とできるよう
にしても良い。また、ブレミッシュ補正を施すべき出力
を基準とする場合はそのレベルに応じて大幅にレベルを
上昇、或いは落とすようにすれば良く、この場合におい
て、上述したROMに記憶されているブレミッシュ補正
用のデータ(レベルデータ)を用い、そのレベルデータ
に応じてクロック信号調整用信号のレベルを得るように
しても良い。
【0058】尚、上述の例においてはビデオカメラに適
用した場合について説明したが、アナログ系とディジタ
ル系を有する機器であれば機器のタイプ等に拘らず使用
することができる。
【0059】また、上述の実施例は本発明の一例であ
り、本発明の要旨を逸脱しない範囲でその他様々な構成
が取り得ることは勿論である。
【0060】
【発明の効果】上述せる本発明によれば、第1または第
2の位相のクロック信号から生成した複数のクロック信
号の内、最もアナログ系の出力を再現できるクロック信
号をディジタル系で行われるアナログ−ディジタル変換
で選択的に使用するようにしたので、アナログ系からの
出力を最も再現できるクロック信号を簡単な構成で容易
に得ることができると共に、例えばビデオカメラにおい
ては、煩わしい調整を簡単にすると共に、限界周波数ま
で再現することができ、画質を向上させることができ
る。
【0061】更に上述において本発明によれば、互いに
その位相が180度異なる第1または第2のクロック信
号、第1または第2のクロック信号を1/3周期に相当
する時間遅延させて得たクロック信号、第1または第2
のクロック信号を1/6周期に相当する時間遅延させて
得たクロック信号を選択的に出力するようにしたので、
上述の効果に加え、簡単な構成で多くの位相の異なるク
ロック信号を得ることができる。
【図面の簡単な説明】
【図1】本発明アナログ−ディジタル変換用クロック信
号発生装置の一実施例を示す構成図である。
【図2】本発明アナログ−ディジタル変換用クロック信
号発生装置の一実施例の説明に供するタイミングチャー
トである。
【図3】本発明アナログ−ディジタル変換用クロック信
号発生装置の一実施例の説明に供するCDS回路を示す
構成図である。
【図4】本発明アナログ−ディジタル変換用クロック信
号発生装置の一実施例の説明に供するCDS回路の動作
を説明するためのタイミングチャートである。
【図5】ビデオカメラの例を示す構成図である。
【図6】図5に示したビデオカメラの動作を説明するた
めのタイミングチャートである。
【図7】図5に示したビデオカメラの動作を説明するた
めのタイミングチャートである。
【符号の説明】
12 バッファ 13 反転バッファ 14、16 スイッチ 15 遅延回路

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 アナログ系からの基準クロック信号から
    第1及び第2の位相のクロック信号を得る第1のクロッ
    ク信号発生手段と、 この第1のクロック信号発生手段からの第1及び第2の
    位相のクロック信号を選択する選択手段と、 この選択手段を介して上記第1のクロック信号発生手段
    からの第1または第2のクロック信号から更に複数の位
    相の異なるクロック信号を得る第2のクロック信号発生
    手段とを有し、 上記第1または第2の位相のクロック信号から生成した
    複数のクロック信号の内、最も上記アナログ系の出力を
    再現できるクロック信号をディジタル系で行われるアナ
    ログ−ディジタル変換で選択的に使用するようにしたこ
    とを特徴とするアナログ−ディジタル変換用クロック信
    号発生装置。
  2. 【請求項2】 上記第1の位相のクロック信号と第2の
    位相のクロック信号は互いにその位相が180度異なる
    と共に、上記第2のクロック信号発生手段は上記第1ま
    たは第2のクロック信号、第1または第2のクロック信
    号を1/3周期に相当する時間遅延させて得たクロック
    信号、第1または第2のクロック信号を1/6周期に相
    当する時間遅延させて得たクロック信号を選択的に出力
    することを特徴とする請求項1記載のアナログ−ディジ
    タル変換用クロック信号発生装置。
JP5079697A 1993-04-06 1993-04-06 アナログ−ディジタル変換用クロック信号発生装置 Pending JPH06292065A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5079697A JPH06292065A (ja) 1993-04-06 1993-04-06 アナログ−ディジタル変換用クロック信号発生装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5079697A JPH06292065A (ja) 1993-04-06 1993-04-06 アナログ−ディジタル変換用クロック信号発生装置

Publications (1)

Publication Number Publication Date
JPH06292065A true JPH06292065A (ja) 1994-10-18

Family

ID=13697405

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5079697A Pending JPH06292065A (ja) 1993-04-06 1993-04-06 アナログ−ディジタル変換用クロック信号発生装置

Country Status (1)

Country Link
JP (1) JPH06292065A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7522317B2 (en) 2000-12-20 2009-04-21 Seiko Epson Corporation Image reading device
JP2010157849A (ja) * 2008-12-26 2010-07-15 Olympus Medical Systems Corp 撮像装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7522317B2 (en) 2000-12-20 2009-04-21 Seiko Epson Corporation Image reading device
JP2010157849A (ja) * 2008-12-26 2010-07-15 Olympus Medical Systems Corp 撮像装置

Similar Documents

Publication Publication Date Title
JP4764036B2 (ja) アクティブピクセルセンサアレイで、ピクセルの相関性二重サブサンプリングを行う方法及び回路
JPH06237471A (ja) 電子画像形成システムの改良アナログ信号処理装置
JP2001245220A (ja) 半導体固体撮像装置
JP2010074784A (ja) 固体撮像装置及びその駆動方法
AU618557B2 (en) Output signal processing circuit for ccd register
JP2004165913A (ja) 固体撮像装置及びその信号読み出し方法
JPH06292065A (ja) アナログ−ディジタル変換用クロック信号発生装置
JP3332588B2 (ja) 撮像装置
JP3117740B2 (ja) 電子内視鏡装置用クランプ回路
JPH06189319A (ja) 電子カラー画像システムとアナログ信号プロセッサ
JP4343601B2 (ja) 撮像装置
JPH09321953A (ja) 撮像装置
JP4394254B2 (ja) ビデオカメラにおける固体撮像素子の欠陥画素補正装置
KR100213223B1 (ko) 고체 촬상 소자를 이용한 카메라 시스템의 신호 처리 장치
JP2003174594A (ja) 固体撮像装置
JPH05161011A (ja) 画像読取装置
JP3053988B2 (ja) 固体撮像装置
JP3254211B2 (ja) 電子スチルカメラ
JP2698385B2 (ja) 固体撮像装置
JP3705326B2 (ja) 欠陥画素補正装置およびその方法
JP3435211B2 (ja) 電子内視鏡の映像信号処理装置
KR100272338B1 (ko) 인터라인트랜스퍼시시디의출력신호변환장치
JPH08223488A (ja) テレビジョンカメラ装置
JP3227809B2 (ja) 固体撮像素子の欠陥補正装置及び固体撮像装置
JP3631283B2 (ja) 単板カラー撮像装置の信号処理回路