JP3332588B2

JP3332588B2 - 撮像装置

Info

Publication number: JP3332588B2
Application number: JP17387894A
Authority: JP
Inventors: 一成大井; 信雄鈴木
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1994-07-26
Filing date: 1994-07-26
Publication date: 2002-10-07
Anticipated expiration: 2017-10-07
Also published as: JPH0837626A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えば固体撮像素子を
用いた撮像装置に関する。

【０００２】

【従来の技術】電荷結合素子（ＣＣＤ）を用いた固体撮
像素子が開発されている。この固体撮像素子として、現
在一般的な縦形オーバーフロードレイン構造を有するイ
ンターライン転送形ＣＣＤ２次元イメージセンサー（以
下ＩＴ・ＣＣＤと言う）を用いた白黒ビデオカメラの構
成を図14に示している。

【０００３】図14において、１は被写体であり、この被
写体の明暗は図17に示すように上側が黒く、下側にいく
にしたがって白くなる被写体１である。図17（ａ）は、
実際は図17（ｂ）に示すように連続して明暗が変化して
いるのであるが、図面上実線の線密度を持って図面の明
暗を表すこととする。被写体像は、レンズ３、絞り装置
５を介してＣＣＤ撮像素子７の撮像面に結像される。Ｃ
ＣＤ撮像素子７で得られた映像信号は、カメラ信号処理
回路９で相関２重サンプリング（ＣＤＳ）等の雑音処
理、利得設定、ブランキング、クランプ、ガンマ補正、
白／黒クリップ等の処理を受けて、アナログ−デジタル
（Ａ／Ｄ）変換器11に入力される。

【０００４】Ａ／Ｄ変換器11の出力は、フィールドメモ
リ13にて１フィールド遅延された後、加算器15に入力さ
れて現在のＡ／Ｄ変換出力と加算される。加算器15の出
力は、Ａ／Ｄ変換器17でアナログ信号（映像信号）に変
換されて出力端子19に導出される。

【０００５】同期信号発生回路21は、テレビジョン方式
に準拠した同期信号（例えば複合同期信号、垂直帰線消
去パルス）を作成している。作成された垂直帰線消去パ
ルス（以下垂直ブランキングパルスという）は、１／２
分周器23により分周（分周出力はフィールドインデック
スパルス（ＦＩパルス）と言われる）されてＣＣＤ駆動
回路25に入力されている。ＣＣＤ駆動回路25は、撮像素
子７を駆動するための駆動パルスを作成してＣＣＤ撮像
素子７に与えている。

【０００６】ここで、上記ＣＣＤ撮像素子７の各種駆動
パルスについて図15を参照して説明しておく。図15
（ａ）は垂直ブランキングパルスＶＢＬであり、図15
（ｂ）はこれを１／２分周器23で分周したＦＩパルスで
ある。図15（ｃ）は掃き出しパルスＶＥＳであり、ＣＣ
Ｄ撮像素子７のフォトダイオードに蓄積されている電荷
を基板に掃き出し、フォトダイオードを一旦空にするた
めのパルスである。また図15（ｄ）はフィールドシフト
パルスＦＳであり、ＣＣＤ撮像素子７のフォトダイオー
ドに蓄積されている電荷を読み出すために、一斉に垂直
転送レジスタにシフトさせるためのパルスである。上記
掃き出しパルスＶＥＳは、垂直ブランキングパルスＶＢ
Ｌの立上がりに近い部分に発生し、フィールドシフトパ
ルスＦＳは、垂直ブランキングパルスＶＢＬの立ち下が
りに近い部分に発生するようにＣＣＤ駆動回路７にて設
定されている。また掃き出しパルスＶＥＳは、フィール
ドインデックスパルスＦＩにより制御されて１フィール
ドおきに発生するように設定されている。

【０００７】今、掃き出しパルスＶＥＳとフィールドシ
フトパルスＦＳの間隔を１／1000秒とすると、この間で
パルスＦＩがハイレベルであるとこの期間が露光時間
（１／1000秒）となる。また、フィールドシフトパルス
ＦＳからＦＳまでの間の露光時間は、１／60秒となる。
図15（ｅ）は、１／1000秒の露光時間で得られた信号電
荷の蓄積特性ＶＳ１と、１／60秒の露光時間で得られた
信号電荷の蓄積特性ＶＳ２を示している（被写体は図17
であり光強度は共通）。また図15（ｅ）の蓄積特性ＶＳ
１，ＶＳ２は、Ａ／Ｄ変換器11の出力に対応する。更
に、図15（ｆ）は、フィールドメモリ13から得られる出
力に対応し、図15（ｇ）は、加算器15から得られる合成
信号に対応した合成蓄積特性を示している。

【０００８】図14に戻って説明する。絞り制御回路27に
は、カメラ信号処理回路９からの映像信号が入力されて
いる。絞り制御回路27の制御出力は、サンプルホールド
回路29に入力される。サンプルホールド回路29は、パル
スＦＩがローレベルのとき導通状態となり、パルスＦＩ
がハイレベルのときホールド状態となる。サンプルホー
ルド回路29の出力は、絞り駆動回路31に入力されて絞り
駆動制御信号となる。サンプルホールド回路29が導通状
態になっている期間（パルスＦＩがハイレベルの期間）
では、信号ＶＳ１が絞り制御回路27に入力されて、信号
レベルの検出により露光状態を判定され、適正な絞り制
御が行われる。しかし、サンプルホールド回路29が非導
通状態になっている期間（パルスＦＩがローレベルの期
間）では、先に制御した絞り状態が維持される。

【０００９】ところで、蓄積特性ＶＳ１では、１／1000
秒の露光時間で得られた信号、蓄積特性ＶＳ２では、１
／60秒の露光時間で得られた信号が得られる。このよう
に２度の露光を行うのは、ＣＣＤ撮像素子のダイナミッ
クレンジの不足を補うためである。つまり、短時間の露
光では、輝度の高い部分の良好な撮像を行い、時間の長
い露光では輝度の低い暗い部分の良好な撮像を行えるよ
うに、ダイナミックレンジを拡大するためである。ここ
で、絞り制御回路27の検出感度を見ると、蓄積特性ＶＳ
１で撮像した場合、蓄積特性ＶＳ２のときに比べて60／
1000＝約１／17である。逆に、合成蓄積特性を用いて検
出を行うとすると、蓄積特性ＶＳ１のケースの約17倍と
言える。

【００１０】次に、フォトダイオード１個に蓄積可能な
最大電荷量Ｑmax と露光時間及び光強度について考える
みる。

【００１１】今、フォトダイオード１個への単位時間当
たりの平均光強度をｘとすると、蓄積信号電圧Ｅは、蓄
積時間ｔに対して

【数１】ここで平均光強度ｘが時間によらず一定とすると、Ｑ＝
ｋｘ・ｔとなる。

【００１２】次にｔ＝１／60秒（通常露光時）のときの
最大電荷量Ｑmax をＱmax ＝ｋｘ₀×（１／60）とする
と、１／1000秒露光した場合の電荷量Ｑ′は、Ｑ′＝ｋ
ｘ′×（１／1000）の電荷量となる。

【００１３】ここで、最大電荷量に達成する光強度ｘ′
が与えられるものとすると、ｋｘ′×（１／1000）＝Ｑ
max ＝ｋｘ₀×（１／60）の関係が成立し、光強度ｘ′
は、ｘ′＝約（17×ｘ₀）と表せる。この結果より、光
強度ｘ′は、光強度ｘ₀の約17倍であり、これは光強度
ｘ₀の約17倍の光入力まで、線形で応答できることであ
る。つまり露光時間が短いと、それだけ大きな光入力
（ｘ₀の倍数）まで素子が線形で応答できることにな
る。

【００１４】図16は、縦軸に電荷量、横軸に光強度を示
し、１／60秒の露光時間の場合と、１／1000秒の露光時
間の場合と、合成露光の場合を示している。

【００１５】

【発明が解決しようとする課題】上記した従来のカメラ
装置によると、露光時間として第１の時間１／1000秒、
第２の時間１／60秒があり、この時間により露光されて
得た映像信号を合成しているが、第１、第２の時間は、
露光量のダイナミックレンジを異ならせて、フォトダイ
オードのダイナミックレンジが狭いのを補うためのもの
である。

【００１６】しかしながら、次のような問題がある。つ
まり、第１と第２の時間は時間長が異なり、異なるフィ
ールドに設定されている。この結果、各露光時間で撮像
された映像信号を合成した場合、動く被写体の場合、２
重画像となる。しかも露光時間の配列が１／1000秒（明
るい被写体部分に適切）、１／60秒（暗い被写体部分に
適切）となっているため、当然明るい部分が先に撮影さ
れ、次に暗い部分が撮影される。このことは、両者を合
成した結果は、被写体が動く場合には、例えば被写体の
影のみが動くような不自然な画像となってしまう。

【００１７】また、１／1000秒（明るい被写体部分に適
切）で撮影した部分からは、いわゆる光スミアと呼ばれ
る偽信号が発生し、両者を合成した結果にも光スミアが
重畳して、画質を劣化させるばかりでなく、被写体が動
く場合には、光スミアが高輝度部分と関係ない部分に発
生し、不自然な画像となってしまう。

【００１８】本発明は、異なる露光時間で撮像された映
像信号を合成してダイナミックレンジを拡大する場合、
不自然な２重画像と光スミアの発生を抑圧する撮像装置
を提供することを目的とする。

【００１９】

【課題を解決するための手段】（第１の構成例）撮像素子と、１垂直走査期間に（第1の露光時間ｔ１）
＞（第２の露光時間ｔ２）の関係をもつ２つの露光時間
ｔ１及びｔ２を設定する露光時間設定手段と、１垂直走
査期間に前記撮像素子から通常の読み出し速度の略２倍
の速度で信号を読み出させる撮像素子駆動手段と、前記
撮像素子から読み出した信号に所定の信号処理を行うカ
メラ信号処理手段と、このカメラ信号処理手段からの出
力信号をデジタル信号に変換するアナログ−デジタル変
換手段と、このアナログ−デジタル変換手段の出力先を
略(垂直走査期間／２)毎に切換える第1のスイツチ手段
と、この第1のスイッチ手段の一端から供給される前記
第２の露光時間ｔ２に対応する信号を所定時間遅延する
第1の記憶手段と、この第1の記憶手段の出力信号に、所
定振幅までの入力信号を負の利得で増幅し、その所定振
幅を越える入力信号を正の利得で増幅する非線形処理を
行う第1の非線形処理手段と、この第1の非線形処理手段
の出力信号と、前記第1のスイッチ手段の他端から供給
される前記第1の露光時間ｔ１に対応する信号を加算す
る加算手段とを具備する。

【００２０】（第２の構成例）撮像素子と、1垂直走査期間(以下、1Ｖ期間という)をｎ
分割(ｎ:整数)し、各分割期間に対し（第1の露光時間ｔ
１）＞（第２の露光時間ｔ２）の関係をもつ２つの露光
時間ｔ１及びｔ２を設定する露光時間設定手段と、１Ｖ
期間に前記撮像素子から通常の読み出し速度の略２ｎ倍
の速度で信号を読み出させる撮像素子駆動手段と、前記
撮像素子から読み出した信号に所定の信号処理を行うカ
メラ信号処理手段と、このカメラ信号処理手段からの信
号をデジタル信号に変換するアナログ−デジタル変換手
段と、このアナログ−デジタル変換手段の出力先を略
(１Ｖ／２ｎ)期間毎に切換える第1のスイッチ手段と、
この第1のスイッチ手段の一端から供給される前記第２
の露光時間ｔ２に対応する信号を(Ｖ／２ｎ)期間だけ遅
延する第1の記憶手段と、この第1の記憶手段の出力信号
に所定振幅までの入力信号を負の利得で増幅し、その所
定振幅を越える入力信号を正の利得で増幅する非線形処
理を行う第1の非線形処理手段と、この第1の非線形処理
手段の出力と、前記第1のスイッチ手段の他端から供給
される前記第1の露光時間ｔ１に対応する信号を加算す
る加算手段とを具備する。

【００２１】

【作用】

（第１の構成例）第１と第２の露光時間ｔ１及びｔ２を
１垂直走査期間つまり１フィールド期間内に配置する。
そして、撮像素子から通常の読み出し速度の略２倍の速
度で、前記第２の露光時間ｔ２に対応する信号を読み出
す。また、前記撮像素子から通常の読み出し速度の略２
倍の速度で、前記第１の露光時間ｔ１に対応する信号を
読み出す。

【００２２】カメラ信号処理手段は、前記撮像素子から
の出力信号に所定の処理を行う。アナログ−デジタル変
換手段は、前記カメラ信号処理手段からの出力信号をデ
ジタル信号に変換する。第１のスイッチ手段は、アナロ
グ−デジタル変換手段の出力先を略（垂直走査時間／
２）毎に切換える。

【００２３】第１の記憶手段は、前記第２の露光時間ｔ
２に対応する信号を所定期間遅延する。第１の非線形処
理手段は、前記第１の記憶手段からの出力を非線形増幅
する。加算手段は、第１の非線形処理手段の出力信号と
前記第１の露光時間ｔ１に対応する信号を加算して合成
する。

【００２４】同一垂直走査期間内つまり同一フィールド
期間内で信号合成を行っているため、動く被写体である
場合でも２重画像の発生を抑圧することができる。更
に、前記第２の露光時間ｔ２に対応する信号を、前記第
１の非線形処理手段で非線形増幅した後、前記第１の露
光時間ｔ１に対応する信号と加算合成しているため、静
止した被写体である場合、光スミアは発生が抑圧されて
自然な画像が得られ、ダイナミックレンジを拡大するこ
とができる。

【００２５】（第２の構成例）１Ｖ期間つまり１フィールド期間を時間的にｎ分割す
る。このｎ分割の各分割時間内に第１と第２の露光時間
ｔ１及びｔ２を配置する。そして、撮像素子から通常の
読み出し速度の略２ｎ倍の速度で、前記第２の露光時間
ｔ２に対応信号を読み出す。また、前記撮像素子から通
常の読み出し速度の略２ｎ倍の速度で、前記第１の露光
時間ｔ１に対応する信号を読み出す。

【００２６】

【００２７】

【００２８】

【００２９】

【実施例】図１に、本発明の第１の実施例に示す。尚、
従来例である図14の構成要素と同じものは、同一の参照
符号を付けている。１は被写体であり、図17に示すよう
にこの被写体の明暗は上側が黒く、下側に行くに従って
白くなる被写体１である。図17（ａ）は、実際は図17
（ｂ）に示すように連続して明暗が変化しているのであ
るが、図面上実線の線密度をもって図面の明暗をあらわ
している。

【００３０】被写体像１はレンズ３、絞り装置５を介し
てＣＣＤ撮像素子７の撮像面に結像される。ＣＣＤ撮像
素子７で得られた映像信号は、カメラ信号処理回路９
で、相関２重サンプリング（ＣＤＳ）等の雑音処理、利
得設定、ブランキング、クランプ、ガンマ補正、白／黒
クリップ等の処理をされた後、アナログ−デジタル（Ａ
／Ｄ）変換器11でデジタル信号に変換されて、以下のデ
ジタル処理がなされる。ここでＣＣＤ撮像素子７の動作
について述べておく。図２は、ＣＣＤ撮像素子７の動作
原理を示す。撮像面にはフォトダイオード群が２次元配
列されており、フォトダイオード群の縦の列に沿って垂
直転送レジスタ群が設けられている。また各垂直転送レ
ジスタの先端に水平転送レジスタが設けられている。同
図（ａ）は、フォトダイオード群から垂直転送レジスタ
群に一斉に信号電荷がシフトされた状態である。このシ
フトはフィールドシフトパルスＦＳにより実行される。
同図（ｂ）は垂直転送レジスタ部の信号電荷が水平転送
レジスタに１ライン分転送された状態、同図（ｃ）は水
平転送レジスタの信号電荷が読み出された状態を示して
いる。ここでＣＣＤ撮像素子７はＮＴＳＣ方式のいわゆ
る40万画素ＩＴ・ＣＣＤ撮像素子とする。一例としてＣ
ＣＤ撮像素子７の垂直転送レジスタ段数を245 段、水平
転送レジスタ段数を 800段とする。通常の場合、信号読
み出しの水平転送周波数14.318MHz 、垂直転送周波数1
5.7342KHzであるから、映像信号として水平走査線周波
数15.7342KHz、垂直走査周波数59.94Hz （約16.683mS、
以下Ｖ期間、フィールド周波数60HZという）で、フィー
ルド周波数60Hz、フレーム周波数29.97Hz （以下30Hzと
いう）となる。

【００３１】ＩＴ・ＣＣＤ撮像素子は映像期間（約16m
S）内にフォトダイオードで発生した信号電荷をすべて
垂直転送レジスタに送り込む。しかし本発明の第１の実
施例では、ＣＣＤ駆動回路25は、ＣＣＤ撮像素子７から
通常の読み出し周波数の２倍の周波数で信号を読み出さ
せる。すなわち、水平転送周波数は 28.636MHz、垂直転
送周波数は31.4684KHzであり（Ｖ／２）期間（約８mS）
で１フィールド分の映像信号が読み出される。この結
果、映像信号はフィールド周波数120Hz 、フレーム周波
数60Hzとなる。

【００３２】第１のスイッチ回路33は、（Ｖ／２）期間
毎にＡ／Ｄ変換されたデジタル信号を第１のメモリ35と
加算器39に切換えて供給する。第１のメモリ35に供給さ
れる信号は、第２の露光時間ｔ２に対応する映像信号
（低感度側信号）であり、加算器39に直接供給される信
号は、第１の露光時間ｔ１に対応する映像信号（高感度
側信号）である。第１のメモリ35には、映像信号は水平
転送周波数28.636MHz で書き込まれる。そして、第１の
メモリ35への映像信号の書き込み開始から（Ｖ／２）期
間経過後、やはり28.636MHz で第１のメモリ35から映像
信号の読み出しを開始する。第１のメモリ35は、１フィ
ールド分の映像信号の記憶容量を持っており、低感度側
信号を約（Ｖ／２）期間遅延する。読み出された低感度
側信号は、第１の非線形処理回路37により、図４（ｃ）
に示す非線形処理がなされ、高感度側信号のＣＣＤ撮像
素子７からの読み出しタイミングと一致させられた後、
高感度側信号と加算される。

【００３３】加算器39からの映像信号は、第２の非線形
処理回路41により、図５（ａ）に示す非線形処理がなさ
れる。第２の非線形処理回路41の出力信号は、第２のス
イッチ回路43に供給される。第２のスイッチ回路43は、
フィールドメモリである第２のメモリ45と第３のメモリ
47に対し、第２の非線形処理回路の出力信号を１Ｖ期間
毎に交互に切り替えて供給する。第３のスイッチ回路49
は、１Ｖ期間毎に第２と第３のメモリ45及び47から交互
に信号を受け取る。尚、第２のメモリ45に、第２のスイ
ッチ回路43を介して第２の非線形処理回路41の出力信号
が供給されている間は、第３のスイッチ回路49は第３の
メモリ47から１フィールド前の信号を受け取る。また、
第３のメモリ47に、第２のスイッチ回路43を介して第２
の非線形処理回路41の出力信号が供給されている間は、
第３のスイッチ回路49は第２のメモリ45から１フィール
ド前の信号を受け取る。デジタル−アナログ（Ｄ／Ａ）
変換器51は、第３のスイッチ回路49からの映像信号をア
ナログ変換して出力端子53に供給する。デジタル−アナ
ログ（Ｄ／Ａ）変換器51は、用途によって省略してもよ
い。

【００３４】カメラ信号処理回路９からの映像信号は、
絞り制御装置27に入力され、絞り制御装置27の出力は絞
り駆動回路31に入力されて絞り駆動信号となり、絞り装
置５を駆動する。

【００３５】同期信号発生回路21は、所定のテレビジョ
ン方式、本実施例ではＮＴＳＣ方式の各種同期信号を発
生するが、ＣＣＤ駆動回路25用の各種パルスの発生、第
１、第２、第３のスイッチ回路33，43，49の動作信号、
メモリ制御信号等を発生する。ＣＣＤ駆動回路25は、同
期信号発生回路21からの各種パルスにより、後述するフ
ィールドシフトパルスＦＳ１とＦＳ２、掃き出しパルス
ＶＥＳを生成し、これらをＣＣＤ撮像素子７に供給す
る。

【００３６】図３は、上記した第１の実施例を説明する
ために示したタイミングチャートである。図３（ａ）
は、垂直ブランキングパルスＶＢＬを示す。図３（ｂ）
は、ＣＣＤ撮像素子７に与えるフィールドシフトパルス
ＦＳ１とＦＳ２を示す。図３（ｃ）は、掃き出しパルス
ＶＥＳであり、ＣＣＤ撮像素子７のフォトダイオードに
蓄積されている電荷を基板に掃き出し、フォトダイオー
ドを一旦空にするためのパルスである。掃き出しパルス
ＶＥＳは、垂直ブランキングパルスＶＢＬの立ち上がり
に近い部分に発生する。フィールドシフトパルスは１垂
直走査期間（１フィールド期間）にＦＳ１とＦＳ２が順
次用意されており、ＦＳ１〜ＦＳ２までの時間ｔ１はｔ
１＝Ｖ／２（Ｖは垂直走査期間、約16.7mSよって約8.35
mS）である。そして、ＶＥＳ〜ＦＳ１までの時間はｔ２
であり、本実施例ではｔ２＝0.333mS（１／3000秒）と
する。その結果、ｔ１／ｔ２は約25となる。

【００３７】このフィールドシフトパルスＦＳ１及びＦ
Ｓ２、掃き出しパルスＶＥＳは、ＣＣＤ駆動回路25によ
り垂直ブランキングパルスに所定の関係で同期して作成
され、ＣＣＤ撮像素子７の所定の駆動端子に供給されて
いる。その結果、ＣＣＤ撮像素子７に対し、時間ｔ１と
ｔ２の異なる露光時間により、１垂直走査期間（１フィ
ールド期間）に２回の露光が行われることになる。この
ように露光時間ｔ１は、フィールドシフトパルスＦＳ１
とＦＳ２で決まり、露光時間ｔ２は、掃き出しパルスＶ
ＥＳとフィールドシフトパルスＦＳ１で決まる。

【００３８】同図（ｄ）は、図17に示す被写体を撮影し
たときに、上記露光時間ｔ２によってＣＣＤ撮像素子７
で得られる蓄積信号を表わしている。同図（ｅ）は、図
14に示す被写体を撮影したときに、上記露光時間ｔ１に
よって、ＣＣＤ撮像素子７で得られる蓄積信号を表わし
ている。同図（ｄ）の特性は、露光時間が短いために
（つまり絞りが小さく絞られていることと等価）、時間
に換算すると長い時間かかって最大電荷量に達する（感
度が低い）ことを表わしている。同図（ｅ）の特性は、
露光時間が長いために（つまり絞りが大きく開いている
ことと等価）、時間に換算すると短い時間で最大電荷量
に達する（感度が高い）ことを表わしている。尚、図
（ｄ）（ｅ）の信号は、Ａ／Ｄ変換器11の出力に対応す
る。

【００３９】図３（ｆ）は、第１のメモリ３５により時
間ｔ１（Ｖ／２期間）だけ遅延された低感度出力を表わ
し、同図（ｇ）は第１のメモリ３５の低感度出力が第１
の非線形処理回路３７を通過したときの出力を表わして
いる。同図（ｈ）は、遅延されて第１の非線形処理回路
３７を通過した低感度出力と、第１のスイッチ回路３３
から直接供給される高感度出力を、加算器３７で加算合
成した出力を表わしている。尚、図３（ｄ）（ｅ）
（ｆ）（ｇ）（ｈ）の横軸は時間、縦軸は電圧となって
いる。また、最大電荷量以上の電荷は、ＣＣＤ撮像素子
７において縦型オーバーフロードレインにより基板に排
出されることは、通常の縦型オーバーフロードレインに
よる動作と同じである。

【００４０】図４は、以上の信号合成の様子を示す図で
ある。同図（ａ）は高感度時の、同図（ｂ）は低感度時
のＣＣＤ撮像素子７の光入力・電気信号出力特性を示し
ている。また、同図（ｃ）は、第１の非線形処理回路３
７の特性図を示している。この図（ｃ）の横軸は、光入
力である。第１の非線形処理回路３７は、所定の光入力
値α・ｘ_０（αは略ｔ２／ｔ１程度）までは負の傾きの
利得特性を持ち、α・ｘ_０を越えると正の傾きの利得特
性を持つ。同図（ｄ）は、（Ｖ／２）期間（ｔ１）遅延
後に非線形処理された低感度出力と、高感度出力とを加
算器３９で合成した出力を表わしている。図中、ｋは、
光信号を電気信号に変換する際の変換係数であり、１は
略ｔ１／ｔ２である。前述した様に、最大電荷量以上の
電荷は、ＣＣＤ撮像素子７において縦型オーバーフロー
ドレインにより基板に排出されることは通常の縦型オー
バーフロードレインによる動作と同じである。フォトダ
イオードを飽和させる入射光をｘ_０とすると、第１の露
光時間ｔ１における最大入射光量ｘはｘ・ｔ１＝ｘ_０Х
１／１２０の関係にあり、第２の露光時間ｔ２における
最大入射光量ｘはｘ・ｔ２＝２５Х１／１２０Хｘ_０の
関係にあるから、２５倍までの入射光に対して信号がク
リップされることなく得られる。

【００４１】図５は、加算器39の合成出力の非線形を補
償するための第２の非線形処理回路41の特性図（同図
（ａ））と、第２の非線形処理回路41の補正出力（同図
（ｂ））を表わしている。第２の非線形処理回路41は、
入力電圧（１−１／ｌ）・α・ｋ・ｘ₀までとそれ以降
で利得特性を変えている。これによりＳ字特性がニ一特
性に変換される。これも簡単のために、ＲＯＭテーブル
を用いている。また、必要に応じて、全体を直線化して
も良いし、ガンマ曲線のように連続的にしても良い。

【００４２】図６は、静止した被写体を本発明の撮像装
置で撮影した場合の画像を示す。同図（ａ）は、第１の
非線形処理回路37の低感度側映像信号だけであらわれる
画像であり、同図（ｂ）は高感度側映像信号だけであら
われる画像であり、両方に光スミアがあらわれている。
ところが、第１の非線形処理回路37により非線形処理を
処理しているため、光スミア信号が（１−１／ｌ）・α
・ｋ・ｘ₀より小さい場合は、低感度側信号と高感度側
信号の極性が逆で利得が等しいため、加算器39で加算合
成したとき、低感度側信号と高感度側信号の光スミア成
分が完全に打ち消されてしまう。その結果、同図（ｃ）
に示すように光スミアのない静止画像が得られる。

【００４３】以上、従来と異なり、１垂直走査期間（１
フィールド期間）内で低感度側信号と高感度側信号を合
成しているため、動く被写体である場合でもその動きへ
の追従性が良く２重画像の発生を抑圧することができ
る。また、静止した被写体である場合でも光スミアの発
生を抑圧することができる。更に、被写体の左右の動き
に対しても光スミアの発生を抑圧できる。

【００４４】図７は、本発明の第２の実施例である。第
１の実施例と異なるのは、クリップ回路55を、第１のス
イッチ回路33と加算器39の間に設けた点である。このク
リップ回路55は、高感度信号の一定レベル以上の成分を
クリップする。

【００４５】図８は、本発明の第３の実施例のタイミン
グチャートである。１垂直走査期間（１フィールド期
間）を時間的にｎ分割し、その各分割区間内に、それぞ
れ掃き出しパルスＶＥＳとフィールドシフトパルスＦＳ
１及びＦＳ２がＣＣＤ撮像素子７に与えられる。そし
て、第１の露光時間ｔ１は、フィールドパルスＦＳ１と
ＦＳ２間の時間で決まる。第２の露光時間ｔ２は、掃き
出しパルスＶＥＳとフィールドシフトパルスＦＳ１間の
時間で決まる。この実施例では、ＣＣＤ撮像素子は、通
常の読み出し速度の略２ｎ倍の速度で信号が読み出され
る。また、第１のスイッチ回路33は、（Ｖ／２ｎ）期間
（Ｖは、垂直走査期間）毎に出力先を切換えることにな
る。このとき、第１のメモリ35に供給される信号は、第
２の露光時間ｔ２に対応する低感度側信号である。第１
のメモリはその低感度側信号を（Ｖ／２ｎ）期間だけ遅
延する。この遅延された信号は、第１の非線形処理回路
37で図４（ｃ）の処理が行われ、加算器39で高感度側信
号と加算合成される。加算器39からの出力信号は、図５
（ａ）の処理が行われる。第２及び第３のスイッチ回路
43及び49の動作は、第１の実施例と同じである。更に、
第２及び第３のメモリ45及び47は同じく、フィールドメ
モリである。

【００４６】以上、１垂直走査期間（１フィールド期
間）内で、複数の低感度側信号と高感度側信号を合成し
ているため、動く被写体である場合でもその動きへの追
従性が良く２重画像の発生や光スミアの発生を抑圧でき
る。

【００４７】図９は、本発明の第４の実施例である。１
垂直走査期間（１フィールド期間）を時間的にｎ分割
し、その各分割区間内に、それぞれ掃き出しパルスＶＥ
ＳとフィールドシフトパルスＦＳ１及びＦＳ２がＣＣＤ
撮像素子７に与えられる。図８の第３の実施例と異なる
のは、各ｎ分割内に与えられる掃き出しパルスＶＥＳの
発生タイミングが相互に異なることである。このため、
掃き出しパルスＶＥＳとフィールドシフトパルスＦＳ１
間で決まる露光時間ｔ２，ｔ３，…，ｔn+1 は、ｔ１＞
ｔn+1 ＞…＞ｔ３＞ｔ２の関係になる。また、これに限
定することなく、ｔ２からｔn+1 は、適当な順番に並び
かえて発生するようにしてもよい。それ以外について
は、第３の実施例と同じであるので、その他の説明は省
略する。

【００４８】図10は、本発明の第５実施例である。Ａ／
Ｄ変換されたデジタル映像信号は、スイッチ回路33を介
して第１のメモリ35と加算器39に接続されている。スイ
ッチ回路33はＶ／（２×ｎ）期間毎にＡ／Ｄ変換された
映像信号を第１のメモリ35と加算器39に切り替える。映
像信号は、通常の水平転送周波数14.318MHz の２×ｎ倍
の水平転送周波数14.318×２ｎMHz で第１のメモリ35に
書き込まれる。第１のメモリ35の信号の書き込み開始か
らＶ／（２×ｎ）期間経過後、14.318×２ｎMHz で第１
のメモリ35の信号の読み出しを開始する。第１のメモリ
35は１フィールド分の映像信号の記憶容量を持つので、
低感度側信号はＶ／（２×ｎ）期間遅延される。読み出
された低感度側信号は第１の非線形処理回路37により図
４（ｃ）に示す非線形処理がなされ、高感度側信号のＣ
ＣＤからの読み出しタイミングと一致させられた後、高
感度側信号と加算器39で加算されて、第２の非線形処理
回路41を通り、図５（ａ）に示す非線形処理がなされ、
全体の入出力特性が直線化されて第２のスイッチ回路43
に導かれる。

【００４９】第２の非線形処理回路41を通った信号は第
２のスイッチ回路43によりＶ期間毎に加算器61と加算器
63に導かれる。第２のスイッチ回路43が加算器61に信号
を供給しているとき、第２のスイッチ回路43と同期した
第４のスイッチ回路65を介して第２のメモリ45は14.318
×２ｎMHz で書き込み／読み出し動作を同時に行って、
第２のスイッチ43からのＣＣＤ上の同じ画素に相当する
信号同士を１Ｖ期間逐次加算していく。１Ｖ期間後第２
のスイッチ回路43は加算器61から加算器63に切り替えら
れ、第３のスイッチ回路49と同期した第５のスイッチ回
路67を介して先の第２のメモリ45で行ったと同じく、第
３のメモリ47で14.318×２ｎMHz で書き込み／読み出し
動作を行って第２のスイッチ回路43からのＣＣＤ上の同
じ画素に相当する信号同士を１Ｖ期間逐次加算してい
く。この時、第３のスイッチ回路49は、書き込み／読み
出し動作を行っているメモリではない方のメモリの出力
をＤ／Ａ変換器51に接続しており、１Ｖ前の信号をＤ／
Ａ変換器51に供給する。書き込み／読み出し動作を行っ
ていないメモリは14.318MHz で単純に読み出し動作だけ
を行い、Ｄ／Ａ変換器51からダイナミックレンジが拡大
された映像信号を出力端子53に出力する。補足すると、
第４のスイッチ回路65は、第２のスイッチ回路43が加算
器61に信号を供給している間ＯＮし、第２のスイッチ回
路43が加算器63を選択している間ＯＦＦとなる。そし
て、第５のスイッチ回路67は、第４のスイッチ回路65と
反対の動作をする。

【００５０】ここではメモリの読み出しを水平転送周波
数２ｎ倍で行うとしたが、ブランキング期間分の考慮な
ど、システムの要求に応じて適当な周波数を選択して良
い。図11は、本発明の第６の実施例である。図10の回路
構成において、第２のスイッチ回路43を図の如く第２及
び第３のメモリ45，47の後に配置することにより、加算
器が加算器69の１個で済み、回路の小型化を実現でき
る。

【００５１】図12は、本発明の第７の実施例である。本
実施例では、低感度側信号と高感度側信号を合成せずに
別々に出力している。低感度側信号は、第１のメモリ3
5、第１の非線形処理回路37、加算器71、第４及び第５
のメモリ73及び75、第６及び第７のスイッチ回路77及び
79とＤ／Ａ変換器81で処理して出力する。高感度側信号
は、加算器83、第６及び第７のメモリ85及び87、第８及
び第９のスイッチ回路89及び91とＤ／Ａ変換器93で処理
して出力する。第４乃至第７のメモリ73，75，85及び87
は、フィールドメモリであり、第６乃至第９のスイッチ
回路77，79，89，91は１Ｖ期間毎に切り換わる。Ｄ／Ａ
変換器81及び93の出力は、必要に応じて外部で合成して
も良い。本実施例では、第２の非線形処理回路41が省略
される。

【００５２】カメラ信号処理回路９からＲ，Ｇ，Ｂの色
信号が出力されている場合、それら用に構成要素33乃至
51を３組用意すればよい。カメラ信号処理回路９から、
Ｙ，ＣＲ，ＣＢの色信号が出力されている場合、それら
用に構成要素33乃至51を２組用意すればよい。

【００５３】また、メモリの読み出しをメモリ制御回路
で制御することで信号の授受を行い、スイッチ回路を省
略して構わない。

【００５４】更に、第２の非線形処理回路41は総合特性
を直線化するために用いたが、図13に示すように総合特
性が直線でなく連続的なガンマ補正特性となるように選
んでも良い。また必要に応じて任意の特性となるように
第１と第２の非線形処理回路37，41の特性を選んでも良
い。必要に応じて第２の非線形処理回路は省略しても良
い。

【００５５】ここではアナログ信号を出力する例を示し
たが、Ｄ／Ａ変換器51，81，93を省略してディジタル信
号のまま出力しても良い。メモリの配置、数は記載した
実施例に限ることはない。

【００５６】

【発明の効果】本発明によれば、ダイナミックレンジを
拡大する際に、追従性がよく２重画像と光スミアの発生
を抑圧することができる。

【図面の簡単な説明】

【図１】本発明の撮像装置の第１の実施例を示す図であ
る。

【図２】ＣＣＤ撮像素子７の動作原理を示す図である。

【図３】本発明の撮像装置の第１の実施例の動作を説明
するためのタイミングチャートである。

【図４】第１の非線形処理回路37の出力特性と、加算器
39の出力を示す図である。

【図５】第２の非線形処理回路41の出力特性を示す図で
ある。

【図６】本発明の撮像装置により得られる静止した被写
体の画像を示す図である。

【図７】本発明の撮像装置の第２の実施例を示す図であ
る。

【図８】本発明の撮像装置の第３の実施例の概要を説明
するためのタイミングチャートである。

【図９】本発明の撮像装置の第４の実施例の概要を説明
するためのタイミングチャートである。

【図１０】本発明の撮像装置の第５の実施例を示す図で
ある。

【図１１】本発明の撮像装置の第６の実施例を示す図で
ある。

【図１２】本発明の撮像装置の第７の実施例を示す図で
ある。

【図１３】第２の非線形処理回路37の出力特性を示す図
である。

【図１４】従来の撮像装置を示す図である。

【図１５】従来の撮像装置の動作を説明するためのタイ
ミングチャートである。

【図１６】従来の撮像装置の動作を説明するための図で
ある。

【図１７】本発明及び従来の撮像装置の被写体を示す図
である。

【符号の説明】

１…被写体、３…レンズ、５…絞り装置、７…ＣＣＤ撮
像素子、９…カメラ信号処理回路、11…アナログ−デジ
タル（Ａ／Ｄ）変換器、21…同期信号発生回路、25…Ｃ
ＣＤ駆動回路、27…絞り制御回路、31…絞り駆動回路、
33…第１のスイッチ回路、35…第１のメモリ、37…第１
の非線形処理回路、39…加算器、41…第２の非線形処理
回路、43…第２のスイッチ回路、45…第２のメモリ、47
…第３のメモリ、49…第３のスイッチ回路、51…ディジ
タル−アナログ（Ｄ／Ａ）変換器、53…出力端子、55…
クリップ回路、61…加算器、63…加算器、65…第４のス
イッチ回路、67…第５のスイッチ回路、69…加算器、71
…加算器、73…第４のメモリ、75…第５のメモリ、77…
第６のスイッチ回路、79…第７のスイッチ回路、81…デ
ジタル−アナログ（Ｄ／Ａ）変換器、83…加算器、85…
第６のメモリ、87…第７のメモリ、89…第８のスイッチ
回路、91…第９のスイッチ回路、93…デジタル−アナロ
グ（Ｄ／Ａ）変換器。

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04N 5/335 H04N 5/235 - 5/243

Claims

(57)【特許請求の範囲】

【請求項１】撮像素子と、１垂直走査期間に（第１の露光時間ｔ１）＞（第２の露
光時間ｔ２）の関係をもつ２つの露光時間ｔ１及びｔ２
を設定する露光時間設定手段と、１垂直走査期間に前記撮像素子から通常の読み出し速度
の略２倍の速度で信号を読み出させる撮像素子駆動手段
と、前記撮像素子から読み出した信号に所定の信号処理を行
うカメラ信号処理手段と、このカメラ信号処理手段からの出力信号をデジタル信号
に変換するアナログ−デジタル変換手段と、このアナログ−デジタル変換手段の出力先を略(垂直走
査期間／２)毎に切換える第１のスイツチ手段と、この第１のスイッチ手段の一端から供給される前記第２
の露光時間ｔ２に対応する信号を所定時間遅延する第１
の記憶手段と、この第１の記憶手段の出力信号に、所定振幅までの入力
信号を負の利得で増幅し、その所定振幅を越える入力信
号を正の利得で増幅する非線形処理を行う第１の非線形
処理手段と、この第１の非線形処理手段の出力信号と、前記第１のス
イッチ手段の他端から供給される前記第１の露光時間ｔ
１に対応する信号を加算する加算手段とを具備すること
を特徴とする撮像装置。
【請求項２】前記第１のスイッチ手段の他端と前記加
算手段の間にクリップ手段を設けたことを特徴とする請
求項１記載の撮像装置。
【請求項３】前記加算手段の出力信号に非線形処理を
行う第２の非線形処理手段と、この第２の非線形処理手段の出力先を１垂直走査期間毎
に切換える第２のスイッチ手段と、この第２のスイッチ手段から、１垂直走査期間置きに前
記第２の非線形処理手段の出力信号が供給される第２の
記憶手段と、前記第２のスイッチ手段から、１垂直走査期間置きに前
記第２の非線形処理手段の出力信号が供給される第３の
記憶手段と、１垂直走査期間毎に前記第２と第３の記憶手段からの出
力信号を交互に受ける第３のスイッチ手段と、この第３のスイッチ手段の出力信号をアナログ信号に変
換するデジタル−アナログ変換手段とを具備し、前記第
２の記憶手段が前記第２の非繰形処理手段からの出力信
号を受けている間、前記第３のスイッチ手段は前記第３
の記憶手段からの出力信号を受け、前記第３の記憶手段
が前記第２の非線形処理手段からの出力信号を受けてい
る間、前記第３のスイッチ手段は前記第２の記憶手段か
らの出力信号を受けることを特徴とする請求項１又は請
求項２記載の撮像装置。
【請求項４】撮像素子と、１垂直走査期間(以下、１Ｖ期間という)をｎ分割(ｎ:整
数)し、各分割期間に対し（第１の露光時間ｔ１）＞
（第２の露光時間ｔ２）の関係をもつ２つの露光時間ｔ
１及びｔ２を設定する露光時間設定手段と、１Ｖ期間に前記撮像素子から通常の読み出し速度の略２
ｎ倍の速度で信号を読み出させる撮像素子駆動手段と、前記撮像素子から読み出した信号に所定の信号処理を行
うカメラ信号処理手段と、このカメラ信号処理手段からの信号をデジタル信号に変
換するアナログ−デジタル変換手段と、このアナログ−デジタル変換手段の出力先を略(１Ｖ／
２ｎ)期間毎に切換える第１のスイッチ手段と、この第１のスイッチ手段の一端から供給される前記第２
の露光時間ｔ２に対応する信号を(Ｖ／２ｎ)期間だけ遅
延する第１の記憶手段と、この第１の記憶手段の出力信号に所定振幅までの入力信
号を負の利得で増幅し、その所定振幅を越える入力信号
を正の利得で増幅する非線形処理を行う第1の非線形処
理手段と、この第１の非線形処理手段の出力と、前記第１のスイッ
チ手段の他端から供給される前記第１の露光時間ｔ１に
対応する信号を加算する加算手段とを具備することを特
徴とする撮像装置。
【請求項５】前記第１のスイッチ手段の他端と前記加
算手段の間にクリップ手段を設けたことを特徴とする請
求項４記載の撮像装置。