JP3227809B2 - 固体撮像素子の欠陥補正装置及び固体撮像装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、固体撮像素子の欠陥補
正装置及び固体撮像装置に関し、特に２次元配列された
各画素の水平方向の色コーディングがｎ画素繰返しのカ
ラー固体撮像素子の欠陥補正装置及びこの欠陥補正装置
を備えた固体撮像装置に関する。

【０００２】

【従来の技術】ＣＣＤ等の半導体で形成した固体撮像素
子では、半導体の局部的な結晶欠陥等によって感度が低
下する欠陥画素が生じることがあり、このような場合、
その欠陥画素に起因して画質劣化が生じることが知られ
ている。

【０００３】この欠陥画素に起因する画質劣化を信号処
理によって補正するために、従来より、固体撮像素子に
含まれる欠陥画素についての欠陥データを、全白又は全
黒の撮像状態において、その固体撮像素子を製造した半
導体工場で検出してＲＯＭに予め記憶させておき、通常
の撮像時に、このＲＯＭデータに基づいて欠陥画素を特
定し、その欠陥画素の撮像出力を例えば１画素前の撮像
出力で置換することによって欠陥補正が行われていた。

【０００４】

【発明が解決しようとする課題】しかしながら、従来の
欠陥補正装置では、固体撮像素子の製造段階でＲＯＭに
記憶した欠陥データを用いて欠陥補正を行うようにして
いたので、半導体の局部的な結晶欠陥等に伴う画素欠陥
には対応できるものの、固体撮像素子のビデオカメラへ
の組込み時の静電破壊や、ビデオカメラへの搭載後の経
時変化に伴う欠陥変化には対応できなく、また固体撮像
素子と欠陥データを対にした流通形態が不可欠であると
いう問題点があった。

【０００５】さらに、カラー固体撮像素子の場合には、
色フィルタの配列が複雑になることから、同色画素間で
の信号比較が難しいため、撮像状態での欠陥検出の実現
が困難であった。

【０００６】そこで、本発明は、静電破壊や経時変化に
伴う欠陥変化にも対応できるとともに、固体撮像素子と
欠陥データを対とした流通形態が不要で、しかもカラー
固体撮像素子に対しても簡単な回路構成にて対応可能な
固体撮像素子の欠陥補正装置及びこれを備えた固体撮像
装置を提供することを目的とする。

【０００７】

【課題を解決するための手段】本発明による固体撮像素
子の欠陥補正装置は、２次元配列された各画素の水平方
向の色コーディングがｎ画素繰返しであり、各画素の信
号が垂直列毎に順に読み出されるｎ本の水平シフトレジ
スタを有する固体撮像素子の欠陥補正装置であって、固
体撮像素子の撮像出力をｎ画素ピッチに相当する期間だ
け遅延する遅延手段を有し、この遅延手段によって固体
撮像素子のｎ画素離れた２つの画素の信号を同時化しつ
つその２つの画素の信号差に基づいて欠陥画素を検出す
べくｎ本の水平シフトレジスタに対応して設けられたｎ
個の欠陥検出手段と、このｎ個の欠陥検出手段の各々に
よって検出された欠陥画素に関する欠陥データを記憶保
持する記憶手段と、この記憶手段に記憶保持された欠陥
データに基づいて欠陥画素についての撮像出力を補正す
る補正手段とを備えた構成となっている。

【０００８】本発明による固体撮像装置は、２次元配列
された各画素の水平方向の色コーディングがｎ画素繰返
しであり、各画素の信号が垂直列毎に順に読み出される
ｎ本 の水平シフトレジスタを有する固体撮像素子と、そ
の欠陥画素についての補正をなす欠陥補正装置とを具備
し、この欠陥補正装置が、固体撮像素子の撮像出力をｎ
画素ピッチに相当する期間だけ遅延する遅延手段を有
し、この遅延手段によって固体撮像素子のｎ画素離れた
２つの画素の信号を同時化しつつその２つの画素の信号
差に基づいて欠陥画素を検出すべくｎ本の水平シフトレ
ジスタに対応して設けられたｎ個の欠陥検出手段と、こ
のｎ個の欠陥検出手段の各々によって検出された欠陥画
素に関する欠陥データを記憶保持する記憶手段と、この
記憶手段に記憶保持された欠陥データに基づいて欠陥画
素についての撮像出力を補正する補正手段とを備えた構
成となっている。

【０００９】

【作用】水平方向の色コーディングがｎ画素繰返しのカ
ラー固体撮像素子において、各画素の信号を垂直列毎に
順にｎ本の水平シフトレジスタに読み出すとともに、固
体撮像素子の撮像出力をｎ画素ピッチに相当する期間だ
け遅延することによって固体撮像素子のｎ画素離れた２
つの画素の信号を同時化する。そして、この２つの画素
の信号レベルを比較することによって欠陥画素を検出
し、この欠陥画素に関する欠陥データをアドレスデータ
としてＲＡＭ等に記憶保持する。通常の撮像時には、Ｒ
ＡＭ等に記憶保持されたアドレスデータに基づいて欠陥
補正を行い、画素欠陥による画質劣化を改善する。

【００１０】

【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。図１は、本発明の一実施例を示すブロック
図である。

【００１１】図１において、本発明に係る固体撮像装置
は、固体撮像素子として例えば２Ｈ×４Ｖ（水平２／垂
直４）画素繰返し色コーディングのカラーＣＣＤ撮像素
子１を用いている。このカラーＣＣＤ撮像素子１は、電
荷転送方式として例えばインターライン転送方式を採用
している。

【００１２】また、カラーＣＣＤ撮像素子１は、水平２
画素繰返しの色コーディングに対応して２本の水平シフ
トレジスタ２，３を有し、これらのレジスタ２，３には
２次元配列された各画素の垂直列の奇数列・偶数列の信
号を分離して読み出すように構成されている。２本の水
平シフトレジスタを有するＣＣＤ撮像素子は、既に周知
である。２本の水平シフトレジスタ２，３には、転送さ
れてきた信号電荷を検出して信号電圧に変換し、ＣＣＤ
出力（撮像出力）１，２として導出する出力部４，５が
設けられている。

【００１３】ここで、カラーＣＣＤ撮像素子１の色コー
ディングとして、例えば図４に示すように、Ｙｅ，Ｇ，
Ｍｇ，Ｃｙ補色市松方式を用いるものとする。この場
合、フィールド蓄積読出しにより、垂直方向において隣
接する２つの画素の信号が垂直シフトレジスタ４１で加
算されて出力されるため、２本の水平シフトレジスタ
２，３を経て出力部４，５から導出されるＣＣＤ出力
１，２は、次のようになる。

【００１４】すなわち、第１フィールドにおいて、ｎラ
インでは、ＣＣＤ出力１＝Ｃｙ＋Ｍｇ，ＣＣＤ出力２＝
Ｙｅ＋Ｇとなり、ｎ＋１ラインでは、ＣＣＤ出力１＝Ｃ
ｙ＋Ｇ，ＣＣＤ出力２＝Ｙｅ＋Ｍｇとなる。また、第２
フィールドにおいて、ｎ′ラインでは、ＣＣＤ出力１＝
Ｍｇ＋Ｃｙ，ＣＣＤ出力２＝Ｇ＋Ｙｅとなり、ｎ′＋１
ラインでは、ＣＣＤ出力１＝Ｇ＋Ｃｙ，ＣＣＤ出力２＝
Ｍｇ＋Ｙｅとなる。したがって、各ライン毎にＣＣＤ出
力１，２として同色の信号出力だけが得られることにな
る。ＣＣＤ出力１，２は、リセット部とプリチャージ部
とデータ部とからなっている。

【００１５】再び図１において、ＣＣＤ出力１は、ＣＤ
Ｓ（相関二重サンプリング）回路６に供給されてリセッ
ト雑音等の低減が図られる。ＣＤＳ回路６は、ＣＣＤ出
力１のプリチャージ部をサンプル／ホールドし、これを
２画素ピッチに相当する期間だけ遅延するＳ／Ｈ（サン
プル／ホールド）回路６１〜６３と、ＣＣＤ出力のデー
タ部をサンプル／ホールドし、これをプリチャージ部と
同時化するＳ／Ｈ回路６４，６５とを有している。Ｓ／
Ｈ回路６１，６３，６５はサンプリングパルスＳＨＰに
よってサンプル動作を行い、Ｓ／Ｈ回路６２，６４はサ
ンプリングパルスＳＨＤによってサンプル動作を行う。

【００１６】そして、同時化されたプリチャージ部及び
データ部には同一のノイズ成分が重畳されていることか
ら、Ｓ／Ｈ回路６３，６５の各Ｓ／Ｈ出力が、減算器７
で減算処理されることによってノイズ成分が除去され、
信号成分のみが撮像出力（ＣＤＳ出力）として導出され
る。このＣＤＳ出力は、ＡＧＣ（自動利得制御）回路８
を介して次段の信号処理回路（図示せず）へ供給され
る。Ｓ／Ｈ回路２３，２５の各Ｓ／Ｈ出力を２入力とす
る減算器９においても、ＣＤＳ出力と同じ撮像出力が得
られる。

【００１７】Ｓ／Ｈ回路６３，６５の各Ｓ／Ｈ出力はさ
らに、遅延回路１０を介して減算器１１の２入力とな
る。すなわち、Ｓ／Ｈ回路６３のＳ／Ｈ出力はＳ／Ｈ回
路１０１，１０２を経て減算器１１の減算入力となり、
Ｓ／Ｈ回路６５のＳ／Ｈ出力はＳ／Ｈ回路１０３，１０
４を経て減算器１１の被減算入力となる。これにより、
減算器１１の減算出力として、減算器４の減算出力に対
して２画素ピッチに相当する期間だけ遅れた撮像出力が
導出され、水平方向において２画素離れた２つの画素情
報の同時化が行われる。

【００１８】減算器９の減算出力は減算器１２の被減算
入力となり、減算器１１の減算出力は減算器１２の減算
入力となる。すなわち、減算器１２は、同時化された水
平方向において２画素離れた２つの画素情報間で減算処
理を行うことになる。減算器１２の減算出力は、正負の
検出レベルＶａ，Ｖｂを有するシュミット回路１３，１
４に供給される。シュミット回路１３，１４は、レベル
比較回路としての作用をなし、減算器１２の減算出力が
正負の検出レベルＶａ，Ｖｂを越えたとき検出出力を発
生し、ラッチ回路１５，１６に供給する。なお、正負の
検出レベルＶａ，Ｖｂは、可変抵抗器ＶＲ１，ＶＲ２の
調整によって可変となっている。

【００１９】ラッチ回路１５，１６は、シュミット回路
１３，１４の各検出出力を２画素ピッチに相当する期間
だけラッチする。ラッチ回路１５，１６の各出力は、Ｎ
ＡＮＤ回路１７，１８の各一入力となる。また、ラッチ
回路１５，１６の各入力は、ＮＡＮＤ回路１７，１８の
各他入力となる。ＮＡＮＤ回路１７，１８の各出力は、
インバータ１９，２０で反転されて欠陥情報となる。

【００２０】以上により、出力部４から導出されるＣＣ
Ｄ出力１を２画素ピッチに相当する期間だけ遅延し、カ
ラーＣＣＤ撮像素子１の２画素離れた２つの画素の信号
を同時化しつつその２つの画素の信号差に基づいて欠陥
画素を検出する欠陥検出回路２００が構成されている。
出力部５の後段にも、そのＣＣＤ出力２に基づいて欠陥
画素を検出する欠陥検出回路２０１が設けられており、
この欠陥検出回路２０１も、上述した欠陥検出回路２０
０と全く同じ回路構成となっている。

【００２１】欠陥検出回路２００，２０１の各検出出力
は、アドレスカウンタ２１に供給される。アドレスカウ
ンタ２１は、カラーＣＣＤ撮像素子１の水平走査に同期
してカウント動作を行い、欠陥検出回路２００，２０１
の各検出出力が供給された時点のカウント値をアドレス
変換回路２２に供給する。アドレス変換回路２２は、ア
ドレスカウンタ２１に基づいて欠陥画素の位置を特定
し、その位置を示すアドレスデータに変換する。このア
ドレスデータは、ＲＡＭ２３に記憶保持される。欠陥画
素の位置を示すアドレスは、絶対アドレス及び相対アド
レスのいずれであっても良い。

【００２２】ＲＡＭ２３に記憶保持された欠陥画素に関
するアドレスデータは、通常の撮像時における欠陥補正
に用いられる。すなわち、補正パルス生成回路２４にお
いて、ＲＡＭ２３に格納されているアドレスデータに基
づいて欠陥画素を特定し、毎フィールド、その欠陥画素
に対応したタイミングで欠陥補正パルスを生成する。こ
の欠陥補正パルスは、サンプリングパルスＳＨＰ，ＳＨ
Ｄを生成するサンプリングパルス生成回路２５に供給さ
れる。サンプリングパルス生成回路２５は、欠陥補正パ
ルスが供給されると、欠陥画素の２画素前のサンプリン
グパルスＳＨＰの生成を停止する。これにより、欠陥画
素についてのＣＣＤ出力を、２画素前の同色のＣＣＤ出
力で置換する前置補間によって欠陥補正が行われる。

【００２３】次に、上記構成の欠陥補正装置における欠
陥検出及び欠陥補正について、図２及び図３のタイミン
グ波形図を参照しつつ説明する。なお、図２及び図３の
各波形（ａ）〜（ｑ）は、図１中の各部（ａ）〜（ｑ）
の波形を表している。

【００２４】先ず、欠陥検出の際の動作について説明す
るに、出力部４から導出されるＣＣＤ出力１（ａ）は、
図２から明らかなように、リセット部、プリチャージ部
及びデータ部からなり、そのプリチャージ部がＳ／Ｈ回
路６１でサンプリングパルスＳＨＰ（ｂ）によってサン
プル／ホールドされる一方、データ部がＳ／Ｈ回路６４
でサンプリングパルスＳＨＤ（ｃ）によってサンプル／
ホールドされる。

【００２５】Ｓ／Ｈ回路６１のＳ／Ｈ出力（ｄ）は、Ｓ
／Ｈ回路６２でサンプリングパルスＳＨＤ（ｃ）によっ
てサンプル／ホールドされ、そのＳ／Ｈ出力（ｅ）はさ
らにＳ／Ｈ回路６３でサンプリングパルスＳＨＰ（ｂ）
によってサンプル／ホールドされる。一方、Ｓ／Ｈ回路
６４のＳ／Ｈ出力（ｇ）は、Ｓ／Ｈ回路６５でサンプリ
ングパルスＳＨＰ（ｂ）によってサンプル／ホールドさ
れる。その結果、ＣＣＤ出力（ａ）のプリチャージ部と
データ部が同時化される。そして、減算器９において、
Ｓ／Ｈ回路６５のＳ／Ｈ出力（ｈ）からＳ／Ｈ回路６３
のＳ／Ｈ出力（ｆ）が減算されることにより、減算器９
の減算出力（ｉ）として、ノイズ成分が除去されたＣＣ
Ｄ出力が得られる。

【００２６】また、Ｓ／Ｈ回路６３のＳ／Ｈ出力（ｆ）
はＳ／Ｈ回路１０１でサンプリングパルスＳＨＤ（ｃ）
によってサンプル／ホールドされ、そのＳ／Ｈ出力はさ
らにＳ／Ｈ回路１０２でサンプリングパルスＳＨＰ
（ｂ）によってサンプル／ホールドされる。一方、Ｓ／
Ｈ回路６５のＳ／Ｈ出力（ｈ）はＳ／Ｈ回路１０３でサ
ンプリングパルスＳＨＤ（ｃ）によってサンプル／ホー
ルドされ、そのＳ／Ｈ出力はさらにＳ／Ｈ回路１０４で
サンプリングパルスＳＨＰ（ｂ）によってサンプル／ホ
ールドされる。

【００２７】そして、減算器１１において、Ｓ／Ｈ回路
１０４のＳ／Ｈ出力（ｋ）からＳ／Ｈ回路１０２のＳ／
Ｈ出力（ｊ）が減算されることにより、減算器１１の減
算出力（ｌ）として、減算器９の減算出力（ｉ）に対し
て２画素ピッチに相当する期間だけ遅れたＣＣＤ出力が
得られる。これにより、カラーＣＣＤ撮像素子１におい
て、水平方向に２画素離れた２つの画素の各信号が同時
化されたことになる。

【００２８】続いて、減算器１２において、減算器９の
減算出力（ｉ）から減算器１１の減算出力（ｌ）を減ず
る、即ち水平方向において２画素離れた２つの画素の各
信号間の差をとることにより、減算器１２の減算出力
（ｍ）として、ある画素に白点欠陥がある場合には正／
負、黒点欠陥がある場合には負／正の微分状波形が得ら
れる。そして、シュミット回路１３，１４において、こ
の微分状波形出力（ｍ）をある検出レベルＶａ，Ｖｂで
それぞれトリガリングすることにより、欠陥情報パルス
（ｎ），（ｏ）が得られる。

【００２９】これら欠陥情報パルス（ｎ），（ｏ）は、
ラッチ回路１５，１６、ＮＡＮＤ回路１７，１８及びイ
ンバータ１９，２０を経ることにより、白点欠陥情報パ
ルス（ｐ）又は黒点欠陥情報パルス（ｑ）となる。アド
レスカウンタ２１においては、この白点欠陥情報パルス
（ｐ）又は黒点欠陥情報パルス（ｑ）をアドレスカウン
トすることによって欠陥画素の位置を特定する。そし
て、アドレスカウンタ２１のカウント値をアドレス変換
回路２２でアドレスデータに変換し、ＲＡＭ２３に記憶
する。ＣＣＤ出力２に基づく欠陥検出に関しても、欠陥
検出回路２０１によって同様に行われる。

【００３０】次に、欠陥補正の際の動作について説明す
る。先ず、補正パルス生成回路２４では、ＲＡＭ２３に
記憶保持されているアドレスデータに基づいて欠陥補正
パルスを生成し、サンプリングパルス生成回路２５に供
給する。これにより、欠陥画素の２画素前のサンプリン
グパルスＳＨＰがブランキングされる。その結果、欠陥
画素についてのＣＣＤ出力（撮像出力）が、２画素前の
同色のＣＣＤ出力で置換され、欠陥補正が行われる。

【００３１】上述したように、水平方向の色コーディン
グが２画素繰返しのカラーＣＣＤ撮像素子１において、
垂直列の奇数列・偶数列の信号を分離して水平シフトレ
ジスタ２，３に読み出すとともに、そのＣＣＤ出力１，
２を２画素ピッチに相当する期間だけ遅延することによ
ってカラーＣＣＤ撮像素子１の２画素離れた２つの画素
の信号を同時化し、この２つの画素の信号レベルを比較
することによって欠陥画素を検出する欠陥検出回路２０
０，２０１を備えたことにより、画像点欠陥の検出をビ
デオカメラ自体で行うことができるとともに、全白・全
黒撮像時以外にも、通常の撮像状態で欠陥検出をリアル
タイムで行うことができる。

【００３２】また、図１におけるアドレス変換回路２２
の後段に、アドレスデータを時間軸（毎フレーム）で比
較して一致した場合に、検出した画素が確かに欠陥画素
であると判定する判定回路（図示せず）を設け、この判
定回路による判定時点で初めてその欠陥画素のアドレス
データをＲＡＭ２３に記憶するように構成することによ
り、検出精度を向上できることになる。すなわち、図５
において、斜線で示す如き像が投影された場合を想定す
ると、そのエッジ画像に相当する画素Ｂが単独点である
ことから欠陥画素として誤検出される虞れがあるが、動
画の場合には、上記エッジ画像が同一の画素上に静止す
る確率は低いことから、アドレスデータをフレーム間で
比較することにより、このエッジ画像による誤検出を精
度良く避けることができるのである。

【００３３】なお、上記実施例においては、色コーディ
ングが水平２画素繰返しの場合について説明したが、こ
れに限定されるものではなく、３画素以上の繰返しの場
合にも同様に適用し得るものである。但し、この場合、
色コーディングの水平方向の繰返し画素数と同じ数だけ
水平シフトレジスタを配し、遅延回路１０では、その画
素数の画素ピッチに相当する期間だけ遅延を行う必要が
ある。

【００３４】また、上記実施例では、遅延回路１０をＳ
／Ｈ回路を用いて構成したが、Ｓ／Ｈ回路構成に限定さ
れるものではなく、要は、色コーディングの水平方向の
繰返し画素数に応じた画素ピッチに相当する期間だけＣ
ＣＤ出力を遅延できる構成のものであれば良い。

【００３５】さらに、上記実施例では、Ｓ／Ｈ回路を用
いて欠陥画素についてのＣＣＤ出力をその２画素前の同
色のＣＣＤ出力で置換する前置補間によって欠陥補正を
行うとしたが、ディジタル信号処理を用いた適応型の補
間システムにおいては、欠陥画素についてのＣＣＤ出力
をその前後の同色の画素についてのＣＣＤ出力の平均値
で置換する平均値補間を用いて欠陥補正を行うことも可
能である。

【００３６】

【発明の効果】以上説明したように、本発明によれば、
水平方向の色コーディングがｎ画素繰返しのＣＣＤ撮像
素子において、各画素の信号を垂直列毎に分離してｎ本
の水平シフトレジスタに読み出すとともに、そのＣＣＤ
出力をｎ画素ピッチに相当する期間だけ遅延することに
よってｎ画素離れた２つの画素の信号を同時化し、この
２つの画素の信号レベルを比較することによって欠陥画
素を検出してその欠陥データを記憶保持し、通常撮像時
にはこの欠陥データに基づいて欠陥補正を行うようにし
たことにより、以下のような効果が得られる。カラー
の固体撮像素子に対しても、簡単な回路構成で欠陥検出
が可能であるとともに、画像点欠陥の検出をビデオカメ
ラ自体で行うことができる。全白・全黒撮像時以外に
も、通常の撮像状態で欠陥検出をリアルタイムで行うこ
とができる。固体撮像素子のビデオカメラへの組込み
時の静電破壊や、ビデオカメラへの搭載後の経時変化に
伴う欠陥変化にも対応できる。固体撮像素子と欠陥デ
ータを対とした流通形態が不要となる。

【図面の簡単な説明】

【図１】本発明の一実施例を示すブロック図である。

【図２】欠陥検出及び欠陥補正の動作を説明するための
タイミング波形図（その１）である。

【図３】欠陥検出及び欠陥補正の動作を説明するための
タイミング波形図（その２）である。

【図４】補色市松方式の色コーディングを採用した画素
列の構成図である。

【図５】エッジ画像と欠陥画素の関係を示す図である。

【符号の説明】

１…カラーＣＣＤ撮像素子、２，３…水平シフトレジス
タ、６…ＣＤＳ（相関二重サンプリング）回路、７，
９，１１，１２…減算器、８…ＡＧＣ（自動利得制御）
回路、１０…遅延回路、２１…アドレスカウンタ、２２
…アドレス変換回路、２３…ＲＡＭ、２４…補正パルス
生成回路、２５…サンプリングパルス生成回路、６１〜
２５，１０１〜１０４…Ｓ／Ｈ（サンプル／ホールド）
回路

フロントページの続き (56)参考文献 特開 平５−276447（ＪＰ，Ａ) 特開 平５−68209（ＪＰ，Ａ) 特開 平４−304091（ＪＰ，Ａ) 特開 平５−41867（ＪＰ，Ａ) 特開 昭61−273092（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04N 9/04 - 9/11

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】 ２次元配列された各画素の水平方向の色
   コーディングがｎ画素繰返しであり、各画素の信号が垂
   直列毎に順に読み出されるｎ本の水平シフトレジスタを
   有する固体撮像素子の欠陥補正装置であって、 前記固体撮像素子の撮像出力をｎ画素ピッチに相当する
   期間だけ遅延する遅延手段を有し、この遅延手段によっ
   て前記固体撮像素子のｎ画素離れた２つの画素の信号を
   同時化しつつその２つの画素の信号差に基づいて欠陥画
   素を検出すべく前記ｎ本の水平シフトレジスタに対応し
   て設けられたｎ個の欠陥検出手段と、 前記ｎ個の欠陥検出手段の各々によって検出された欠陥
   画素に関する欠陥データを記憶保持する記憶手段と、 前記記憶手段に記憶保持された欠陥データに基づいて欠
   陥画素についての撮像出力を補正する補正手段とを備え
   たことを特徴とする固体撮像素子の欠陥補正装置。
2. 【請求項２】 前記遅延手段は、前記撮像出力をサンプ
   ル／ホールドするサンプル／ホールド回路からなること
   を特徴とする請求項１記載の固体撮像素子の欠陥補正装
   置。
3. 【請求項３】 前記欠陥データをアドレスデータに変換
   して前記記憶手段に記憶するアドレス変換手段を有する
   ことを特徴とする請求項１記載の固体撮像素子の欠陥補
   正装置。
4. 【請求項４】 前記アドレスデータを時間軸上で比較す
   ることによって画素欠陥の判定を行う判定手段を有する
   ことを特徴とする請求項３記載の固体撮像素子の欠陥補
   正装置。
5. 【請求項５】 ２次元配列された各画素の水平方向の色
   コーディングがｎ画素繰返しであり、各画素の信号が垂
   直列毎に順に読み出されるｎ本の水平シフトレジスタを
   有する固体撮像素子と、この固体撮像素子の欠陥画素に
   ついての補正をなす欠陥補正装置とを具備し、 前記欠陥補正装置は、 前記固体撮像素子の撮像出力をｎ画素ピッチに相当する
   期間だけ遅延する遅延手段を有し、この遅延手段によっ
   て前記固体撮像素子のｎ画素離れた２つの画素の信号を
   同時化しつつその２つの画素の信号差に基づいて欠陥画
   素を検出すべく前記ｎ本の水平シフトレジスタに対応し
   て設けられたｎ個の欠陥検出手段と、 前記ｎ個の欠陥検出手段の各々によって検出された欠陥
   画素に関する欠陥データを記憶保持する記憶手段と、 前記記憶手段に記憶保持された欠陥データに基づいて欠
   陥画素についての撮像出力を補正する補正手段とを備え
   たことを特徴とする固体撮像装置。