JPH05292407A - Ｃｃｄ素子の欠陥画素補正回路 - Google Patents
Ｃｃｄ素子の欠陥画素補正回路Info
- Publication number
- JPH05292407A JPH05292407A JP4091201A JP9120192A JPH05292407A JP H05292407 A JPH05292407 A JP H05292407A JP 4091201 A JP4091201 A JP 4091201A JP 9120192 A JP9120192 A JP 9120192A JP H05292407 A JPH05292407 A JP H05292407A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- defective pixel
- signal
- pixel
- pixel data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/73—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors using interline transfer [IT]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/68—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to defects
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】
【目的】 欠陥画素による出力を前の値をホールドする
ことで置き換え、この置き換えた画素データを補間する
ことで、ローパスフィルタの特性による影響を除去する
と共に、この画素データ（欠陥画素の位置に対応する）
に相関の高い画素データによって補間するようにして、
出力画像の品質を非常に高いものとすることができるよ
うにする。 【構成】 サンプルホールド回路６と、これからの出力
を濾波するフィルタ１４と、これからの出力をディジタ
ル信号に変換するＡ−Ｄコンバータ１５と、ＣＣＤ素子
１の欠陥画素の位置が記憶されるＥＥＰＲＯＭ９と、欠
陥画素の位置データに基いて補正信号を出力する補正信
号発生回路１１と、欠陥画素の位置データに対応する画
素データをこの画素データの近傍の画素データを用いて
欠陥画素の補間を行う補正回路１８とを有する。
ことで置き換え、この置き換えた画素データを補間する
ことで、ローパスフィルタの特性による影響を除去する
と共に、この画素データ（欠陥画素の位置に対応する）
に相関の高い画素データによって補間するようにして、
出力画像の品質を非常に高いものとすることができるよ
うにする。 【構成】 サンプルホールド回路６と、これからの出力
を濾波するフィルタ１４と、これからの出力をディジタ
ル信号に変換するＡ−Ｄコンバータ１５と、ＣＣＤ素子
１の欠陥画素の位置が記憶されるＥＥＰＲＯＭ９と、欠
陥画素の位置データに基いて補正信号を出力する補正信
号発生回路１１と、欠陥画素の位置データに対応する画
素データをこの画素データの近傍の画素データを用いて
欠陥画素の補間を行う補正回路１８とを有する。
Description
【０００１】
【産業上の利用分野】本発明は、例えばビデオカメラ等
に適用して好適なＣＣＤ素子の欠陥画素補正回路に関す
る。
に適用して好適なＣＣＤ素子の欠陥画素補正回路に関す
る。
【０００２】
【従来の技術】従来、ＣＣＤ（チャージ・カップルド・
デバイス）素子を用いたビデオカメラにおいては、ＣＣ
Ｄ素子の製造時または製造後に発生するＣＣＤ素子の各
画素の内特異なレベルの信号を出力するいわゆる欠陥画
素を補正する欠陥画素補正回路が用いられている。
デバイス）素子を用いたビデオカメラにおいては、ＣＣ
Ｄ素子の製造時または製造後に発生するＣＣＤ素子の各
画素の内特異なレベルの信号を出力するいわゆる欠陥画
素を補正する欠陥画素補正回路が用いられている。
【０００３】この欠陥画素補正回路は、予めＣＣＤ素子
の欠陥画素を検出し、その位置データやその欠陥画素に
関する種々のデータをＲＯＭ等に記憶し、ビデオカメラ
の使用の際に、ＣＣＤ素子からローパスフィルタ及びＡ
−Ｄコンバータを介して供給された画素データの内、Ｒ
ＯＭから読みだした欠陥画素の位置データに対応した画
素データ（欠陥画素データ）の近傍の画素データで欠陥
画素による画素データを補正するというものである。
の欠陥画素を検出し、その位置データやその欠陥画素に
関する種々のデータをＲＯＭ等に記憶し、ビデオカメラ
の使用の際に、ＣＣＤ素子からローパスフィルタ及びＡ
−Ｄコンバータを介して供給された画素データの内、Ｒ
ＯＭから読みだした欠陥画素の位置データに対応した画
素データ（欠陥画素データ）の近傍の画素データで欠陥
画素による画素データを補正するというものである。
【０００４】かくして、ＣＣＤ素子によって得られた映
像信号の内、得意なレベルの信号を出力する画素（欠陥
画素）による出力は補正され、良好な再生画像を得るこ
とができる。
像信号の内、得意なレベルの信号を出力する画素（欠陥
画素）による出力は補正され、良好な再生画像を得るこ
とができる。
【０００５】
【発明が解決しようとする課題】上述したように、従来
のＣＣＤ素子の欠陥画素補正回路においては、ＣＣＤ素
子の出力をローパスフィルタでいわゆる前置処理を行っ
た後にＡ−ＤコンバータによってＡ−Ｄ変換し、そのＡ
−Ｄ変換によって得たディジタル信号の内、欠陥画素を
示す位置データに対応したディジタル信号の補間を行う
ようにしていた。
のＣＣＤ素子の欠陥画素補正回路においては、ＣＣＤ素
子の出力をローパスフィルタでいわゆる前置処理を行っ
た後にＡ−ＤコンバータによってＡ−Ｄ変換し、そのＡ
−Ｄ変換によって得たディジタル信号の内、欠陥画素を
示す位置データに対応したディジタル信号の補間を行う
ようにしていた。
【０００６】図２にＣＣＤ素子から出力された欠陥画素
による出力がローパスフィルタによって低域濾波された
様子を示す。
による出力がローパスフィルタによって低域濾波された
様子を示す。
【０００７】この図２Ａに示す欠陥画素による出力をロ
ーパスフィルタで低域濾波すると、図２Ｂに示すように
ローパスフィルタの特性によって広がった信号となる。
従って、この図２Ｂに示す信号をＡ−ＤコンバータでＡ
−Ｄ変換すると、図２Ａに示すＣＣＤ素子からの欠陥画
素出力と異なる信号となり、これを補間すると、図２Ａ
に示す欠陥画素に対応して補間されるようになされてい
るので、波形が広がった分がそのまま出力されてしま
う。
ーパスフィルタで低域濾波すると、図２Ｂに示すように
ローパスフィルタの特性によって広がった信号となる。
従って、この図２Ｂに示す信号をＡ−ＤコンバータでＡ
−Ｄ変換すると、図２Ａに示すＣＣＤ素子からの欠陥画
素出力と異なる信号となり、これを補間すると、図２Ａ
に示す欠陥画素に対応して補間されるようになされてい
るので、波形が広がった分がそのまま出力されてしま
う。
【０００８】そこで、ＣＣＤ素子の出力の内、欠陥画素
の位置データに対応する画素データをサンプルホールド
回路においてホールドすることにより、その画素データ
の前の画素データで置き換える前置補間を行う用いるこ
とが考えられる。しかしながら、この前置補間を行った
場合は、図３に示すように特に水平方向に周波数が高く
なるようなパターンを映出したような場合、欠陥画素に
よる出力を補間によって補正した補正データｈが前の画
素データであるので、映像信号をモニタ等に供給し、そ
の管面に画像として映出させた場合、その画像において
非常に補正データが目だち、画像の品質を著しく低下さ
せるという不都合があった。
の位置データに対応する画素データをサンプルホールド
回路においてホールドすることにより、その画素データ
の前の画素データで置き換える前置補間を行う用いるこ
とが考えられる。しかしながら、この前置補間を行った
場合は、図３に示すように特に水平方向に周波数が高く
なるようなパターンを映出したような場合、欠陥画素に
よる出力を補間によって補正した補正データｈが前の画
素データであるので、映像信号をモニタ等に供給し、そ
の管面に画像として映出させた場合、その画像において
非常に補正データが目だち、画像の品質を著しく低下さ
せるという不都合があった。
【０００９】また、上述のようにＣＣＤ素子の出力の
内、欠陥画素の出力の近傍の画素データを用いて欠陥画
素の出力を補間して補正するようにした場合、ＣＣＤ素
子の出力を信号処理する系と欠陥画素を補間する系で時
間のずれを発生し、これによって正確な欠陥画素の補正
ができなくなる可能性がある。
内、欠陥画素の出力の近傍の画素データを用いて欠陥画
素の出力を補間して補正するようにした場合、ＣＣＤ素
子の出力を信号処理する系と欠陥画素を補間する系で時
間のずれを発生し、これによって正確な欠陥画素の補正
ができなくなる可能性がある。
【００１０】本発明はかかる点に鑑みてなされたもの
で、欠陥画素の補正に対するフィルタの影響を除去し、
確実な欠陥画素による出力の補正を行えるようにでき、
これによって品質の高い再生画像を得ることができると
共に、欠陥画素による出力を正確に補正し、良好な欠陥
画素の補正を行うことのできるＣＣＤ素子の欠陥画素補
正回路を提案しようとするものである。
で、欠陥画素の補正に対するフィルタの影響を除去し、
確実な欠陥画素による出力の補正を行えるようにでき、
これによって品質の高い再生画像を得ることができると
共に、欠陥画素による出力を正確に補正し、良好な欠陥
画素の補正を行うことのできるＣＣＤ素子の欠陥画素補
正回路を提案しようとするものである。
【００１１】
【課題を解決するための手段】本発明ＣＣＤ素子の欠陥
画素補正回路は例えば図１に示す如く、ＣＣＤ素子１か
らの出力をサンプリングするサンプルホールド回路６
と、サンプルホールド回路６からの出力を濾波するフィ
ルタ１４と、フィルタ１４からの出力をディジタル信号
に変換するＡ−Ｄコンバータ１５と、ＣＣＤ素子１の欠
陥画素の位置が記憶される記憶手段９、１０と、記憶手
段９、１０に記憶された欠陥画素の位置データに基いて
補正信号を出力する補正信号出力回路１１と、欠陥画素
の位置データに対応する画素データをこの画素データの
近傍の画素データを用いて欠陥画素の補間を行う補間手
段１８とを有し、記憶手段９、１０からの欠陥画素の位
置データに基いて位置データに対応する画素データに対
して前置補間を行うと共に、この前置補間によって得た
画素データの近傍の画素データを用いて前置補間によっ
て得た画素データの補間を行うようにしたものである。
画素補正回路は例えば図１に示す如く、ＣＣＤ素子１か
らの出力をサンプリングするサンプルホールド回路６
と、サンプルホールド回路６からの出力を濾波するフィ
ルタ１４と、フィルタ１４からの出力をディジタル信号
に変換するＡ−Ｄコンバータ１５と、ＣＣＤ素子１の欠
陥画素の位置が記憶される記憶手段９、１０と、記憶手
段９、１０に記憶された欠陥画素の位置データに基いて
補正信号を出力する補正信号出力回路１１と、欠陥画素
の位置データに対応する画素データをこの画素データの
近傍の画素データを用いて欠陥画素の補間を行う補間手
段１８とを有し、記憶手段９、１０からの欠陥画素の位
置データに基いて位置データに対応する画素データに対
して前置補間を行うと共に、この前置補間によって得た
画素データの近傍の画素データを用いて前置補間によっ
て得た画素データの補間を行うようにしたものである。
【００１２】また本発明ＣＣＤ素子の欠陥画素補正回路
は例えば図１に示す如く、基準信号を発生する基準信号
発生回路２と、この基準信号発生回路２からの基準信号
に基いてＣＣＤ素子１からの信号をサンプルホールドす
るサンプルホールド回路６からの信号を処理する第１の
信号処理回路と、基準信号発生回路２からの基準信号を
第１の信号処理回路の遅延時間分遅延させる遅延回路
３、４と、ＣＣＤ素子１の欠陥画素の位置データが記憶
される記憶手段９、１０と、記憶手段９、１０からの欠
陥画素の位置データに基いて前置補間を行う前置補間手
段１１とを有する第２の信号処理回路とを有し、第２の
信号処理回路に供給する基準信号発生回路２からの基準
信号を遅延回路３、４で遅延した信号としたものであ
る。
は例えば図１に示す如く、基準信号を発生する基準信号
発生回路２と、この基準信号発生回路２からの基準信号
に基いてＣＣＤ素子１からの信号をサンプルホールドす
るサンプルホールド回路６からの信号を処理する第１の
信号処理回路と、基準信号発生回路２からの基準信号を
第１の信号処理回路の遅延時間分遅延させる遅延回路
３、４と、ＣＣＤ素子１の欠陥画素の位置データが記憶
される記憶手段９、１０と、記憶手段９、１０からの欠
陥画素の位置データに基いて前置補間を行う前置補間手
段１１とを有する第２の信号処理回路とを有し、第２の
信号処理回路に供給する基準信号発生回路２からの基準
信号を遅延回路３、４で遅延した信号としたものであ
る。
【００１３】
【作用】上述せる本発明によれば、記憶手段９、１０か
らの欠陥画素の位置データに基いて位置データに対応す
る画素データに対して前置補間を行うと共に、この前置
補間によって得た画素データの近傍の画素データを用い
て前置補間によって得た画素データの補間を行うように
したので、欠陥画素の補正に対するフィルタの影響を除
去し、確実な欠陥画素による出力の補正を行えるように
でき、これによって品質の高い再生画像を得ることがで
きる。
らの欠陥画素の位置データに基いて位置データに対応す
る画素データに対して前置補間を行うと共に、この前置
補間によって得た画素データの近傍の画素データを用い
て前置補間によって得た画素データの補間を行うように
したので、欠陥画素の補正に対するフィルタの影響を除
去し、確実な欠陥画素による出力の補正を行えるように
でき、これによって品質の高い再生画像を得ることがで
きる。
【００１４】また上述せる本発明によれば、第２の信号
処理回路に供給する基準信号発生回路からの基準信号を
遅延回路３、４で遅延した信号としたので、欠陥画素に
よる出力を正確に補正し、良好な欠陥画素の補正を行う
ことができる。
処理回路に供給する基準信号発生回路からの基準信号を
遅延回路３、４で遅延した信号としたので、欠陥画素に
よる出力を正確に補正し、良好な欠陥画素の補正を行う
ことができる。
【００１５】
【実施例】以下に、図１を参照して本発明ＣＣＤ素子の
欠陥画素補正回路の一実施例について詳細に説明する。
欠陥画素補正回路の一実施例について詳細に説明する。
【００１６】この図１において、１はＣＣＤ素子（例え
ば赤、緑、青用の３板式でも１板しきでも２板式でも同
様である）で、このＣＣＤ素子１は図示しない光学レン
ズからの光を光電変換によって電気信号にし、この電気
信号を駆動信号発生回路５からの制御信号に基いて出力
する。この出力信号は相関二重サンプリング回路６に供
給される。
ば赤、緑、青用の３板式でも１板しきでも２板式でも同
様である）で、このＣＣＤ素子１は図示しない光学レン
ズからの光を光電変換によって電気信号にし、この電気
信号を駆動信号発生回路５からの制御信号に基いて出力
する。この出力信号は相関二重サンプリング回路６に供
給される。
【００１７】この相関二重サンプリング回路６はＣＣＤ
素子１からの出力信号を駆動信号発生回路５からのサン
プリング信号でリセットレベルのサンプリングを行うと
共に、アンド回路１２からの制御信号に基いて映像レベ
ルのサンプリングを行う。この相関二重サンプリング回
路６からの出力（以下映像信号と記述する）は映像増幅
回路１３、ローパスフィルタ１４を介してＡ−Ｄコンバ
ータ１５に供給され、このＡ−Ｄコンバータ１５でディ
ジタル信号に変換される。
素子１からの出力信号を駆動信号発生回路５からのサン
プリング信号でリセットレベルのサンプリングを行うと
共に、アンド回路１２からの制御信号に基いて映像レベ
ルのサンプリングを行う。この相関二重サンプリング回
路６からの出力（以下映像信号と記述する）は映像増幅
回路１３、ローパスフィルタ１４を介してＡ−Ｄコンバ
ータ１５に供給され、このＡ−Ｄコンバータ１５でディ
ジタル信号に変換される。
【００１８】このアンド回路１２の出力は駆動信号発生
回路５からの映像レベルのサンプリング信号と補正信号
発生回路１１からの補正信号の論理積出力となってい
る。この補正信号発生回路１１はメモリ回路（例えばＲ
ＡＭ及びＲＡＭコントローラからなる）１０にマイクロ
コンピュータ１９によって書き込まれた欠陥画素の位置
データ等、水平アドレスカウンタ７からの水平アドレス
信号及び垂直アドレスカウンタ８からの垂直アドレス信
号に基いて補正信号を出力する。
回路５からの映像レベルのサンプリング信号と補正信号
発生回路１１からの補正信号の論理積出力となってい
る。この補正信号発生回路１１はメモリ回路（例えばＲ
ＡＭ及びＲＡＭコントローラからなる）１０にマイクロ
コンピュータ１９によって書き込まれた欠陥画素の位置
データ等、水平アドレスカウンタ７からの水平アドレス
信号及び垂直アドレスカウンタ８からの垂直アドレス信
号に基いて補正信号を出力する。
【００１９】Ａ−Ｄコンバータ１５でディジタル信号に
変換された映像データはディレイ回路１６で後述する補
正回路１８の処理時間分だけ遅延された後にスイッチ１
７の固定接点１７ａに供給される。
変換された映像データはディレイ回路１６で後述する補
正回路１８の処理時間分だけ遅延された後にスイッチ１
７の固定接点１７ａに供給される。
【００２０】この補正回路１８はマイクロコンピュータ
１９がＥＥＰＲＯＭ９から読みだした欠陥画素の位置デ
ータに基いてＡ−Ｄコンバータ１５からの映像データの
内、欠陥画素による映像データ（以下画素データと記述
する）及びその画素データの近傍の画素データを例えば
図示しないレジスタに取り込み、例えば欠陥画素の画素
データとこの画素データの周辺の画素データのレベル等
の引算等の演算によって欠陥画素による画素データと相
関の高い画素データを選択し、選択した画素データをス
イッチ１７の固定接点１７ｂに供給する。
１９がＥＥＰＲＯＭ９から読みだした欠陥画素の位置デ
ータに基いてＡ−Ｄコンバータ１５からの映像データの
内、欠陥画素による映像データ（以下画素データと記述
する）及びその画素データの近傍の画素データを例えば
図示しないレジスタに取り込み、例えば欠陥画素の画素
データとこの画素データの周辺の画素データのレベル等
の引算等の演算によって欠陥画素による画素データと相
関の高い画素データを選択し、選択した画素データをス
イッチ１７の固定接点１７ｂに供給する。
【００２１】ここで上述のＥＥＰＲＯＭ９には、このＣ
ＣＤ素子の欠陥画素補正回路が搭載されるビデオカメラ
をメーカーが出荷する際に欠陥画素データ（位置データ
等）が記憶されると共に、出荷の後には例えばピーク検
出回路２２が新に検出した欠陥画素データが記憶され
る。
ＣＤ素子の欠陥画素補正回路が搭載されるビデオカメラ
をメーカーが出荷する際に欠陥画素データ（位置データ
等）が記憶されると共に、出荷の後には例えばピーク検
出回路２２が新に検出した欠陥画素データが記憶され
る。
【００２２】ピーク検出回路２２はスイッチ１７を介し
て供給される画素データに対して例えばハイパスフィル
タによって直流分の除去処理を行い、この後、前の画素
データの値と比較し、その結果供給された画素データの
レベルが前の画素データのレベルより大きいことを検出
した場合は、現在供給されている画素データ（ハイパス
フィルタ出力）を新たな基準値とすると共に、水平アド
レスカウンタ２０及び垂直アドレスカウンタ２１からの
水平及び垂直アドレスを一旦記憶する。この記憶された
欠陥画素のアドレス等のデータは例えばマイクロコンピ
ュータ１９によってＥＥＰＲＯＭ９に書き込まれる。
て供給される画素データに対して例えばハイパスフィル
タによって直流分の除去処理を行い、この後、前の画素
データの値と比較し、その結果供給された画素データの
レベルが前の画素データのレベルより大きいことを検出
した場合は、現在供給されている画素データ（ハイパス
フィルタ出力）を新たな基準値とすると共に、水平アド
レスカウンタ２０及び垂直アドレスカウンタ２１からの
水平及び垂直アドレスを一旦記憶する。この記憶された
欠陥画素のアドレス等のデータは例えばマイクロコンピ
ュータ１９によってＥＥＰＲＯＭ９に書き込まれる。
【００２３】上述の水平アドレスカウンタ２０及び垂直
アドレスカウンタ２１は夫々同期信号発生回路２からの
水平及び垂直同期信号に基いて動作する。また、この同
期信号発生回路２からの水平及び垂直同期信号は、夫々
ディレイ回路３及び４によって所定時間遅延された後、
駆動信号発生回路５及び水平アドレスカウンタ７及び垂
直アドレスカウンタ８に夫々供給される。
アドレスカウンタ２１は夫々同期信号発生回路２からの
水平及び垂直同期信号に基いて動作する。また、この同
期信号発生回路２からの水平及び垂直同期信号は、夫々
ディレイ回路３及び４によって所定時間遅延された後、
駆動信号発生回路５及び水平アドレスカウンタ７及び垂
直アドレスカウンタ８に夫々供給される。
【００２４】ここで遅延回路３及び４は、スイッチ１７
で固定接点１７ａに供給される画素データと、この画素
データが欠陥画素だった場合にスイッチ１７の固定接点
１７ｂに供給される補正データを正確に切り換えて補間
できるようにするために、映像増幅回路１３及びディジ
タル系間の遅延分だけ同期信号発生回路２からの水平及
び垂直同期信号を遅延させるようにしている。
で固定接点１７ａに供給される画素データと、この画素
データが欠陥画素だった場合にスイッチ１７の固定接点
１７ｂに供給される補正データを正確に切り換えて補間
できるようにするために、映像増幅回路１３及びディジ
タル系間の遅延分だけ同期信号発生回路２からの水平及
び垂直同期信号を遅延させるようにしている。
【００２５】次に上述のＣＣＤ素子の欠陥画素補正回路
の動作について説明する。
の動作について説明する。
【００２６】先ず、このＣＣＤ素子の欠陥画素補正回路
が搭載されたビデオカメラに電源が投入されると、マイ
クロコンピュータ１９がＥＥＰＲＯＭ９に記憶されてい
る欠陥画素データを読み出し、この読み出した欠陥画素
データをメモリ回路１０に書き込む。同期信号発生回路
２で発生された水平及び垂直同期信号が遅延回路３及び
４で夫々遅延された後、駆動信号発生回路５に供給され
ると、この駆動信号発生回路５は供給された水平及び垂
直同期信号に基いてＣＣＤ素子１に読み出しのための制
御信号を供給すると共に、相関二重サンプリング回路６
にリセットレベルのサンプリング信号を供給し、更にア
ンド回路１２に映像レベルのサンプリング信号を供給す
る。
が搭載されたビデオカメラに電源が投入されると、マイ
クロコンピュータ１９がＥＥＰＲＯＭ９に記憶されてい
る欠陥画素データを読み出し、この読み出した欠陥画素
データをメモリ回路１０に書き込む。同期信号発生回路
２で発生された水平及び垂直同期信号が遅延回路３及び
４で夫々遅延された後、駆動信号発生回路５に供給され
ると、この駆動信号発生回路５は供給された水平及び垂
直同期信号に基いてＣＣＤ素子１に読み出しのための制
御信号を供給すると共に、相関二重サンプリング回路６
にリセットレベルのサンプリング信号を供給し、更にア
ンド回路１２に映像レベルのサンプリング信号を供給す
る。
【００２７】また、同期信号発生回路２で発生され、遅
延回路３及び４で夫々遅延された水平及び垂直同期信号
は水平アドレスカウンタ７及び垂直アドレスカウンタに
夫々供給され、水平アドレスカウンタ７及び垂直アドレ
スカウンタ８が夫々リセットされ、この後これら水平ア
ドレスカウンタ７及び垂直アドレスカウンタ８がカウン
ト動作を開始する。一方、メモリ回路１０から欠陥画素
データが読みだされ、これが補正信号発生回路１１に供
給される。補正信号発生回路１１はメモリ回路１０から
供給された欠陥画素データ、水平アドレスカウンタ７及
び垂直アドレスカウンタ８から夫々供給された水平及び
垂直アドレス信号に基いて補正信号を得、この補正信号
をアンド回路１２に供給する。
延回路３及び４で夫々遅延された水平及び垂直同期信号
は水平アドレスカウンタ７及び垂直アドレスカウンタに
夫々供給され、水平アドレスカウンタ７及び垂直アドレ
スカウンタ８が夫々リセットされ、この後これら水平ア
ドレスカウンタ７及び垂直アドレスカウンタ８がカウン
ト動作を開始する。一方、メモリ回路１０から欠陥画素
データが読みだされ、これが補正信号発生回路１１に供
給される。補正信号発生回路１１はメモリ回路１０から
供給された欠陥画素データ、水平アドレスカウンタ７及
び垂直アドレスカウンタ８から夫々供給された水平及び
垂直アドレス信号に基いて補正信号を得、この補正信号
をアンド回路１２に供給する。
【００２８】即ち、この補正信号発生回路１１は水平ア
ドレスカウンタ７及び垂直アドレスカウンタ８から夫々
供給されるアドレス信号とメモリ回路１０から供給され
る欠陥画素の位置データが一致したときにアンド回路１
２に補正信号を供給する。
ドレスカウンタ７及び垂直アドレスカウンタ８から夫々
供給されるアドレス信号とメモリ回路１０から供給され
る欠陥画素の位置データが一致したときにアンド回路１
２に補正信号を供給する。
【００２９】従ってアンド回路１２の出力は欠陥画素に
よる出力が相関二重サンプリング回路６に供給されたと
きにホールドさせる信号となり、これによって欠陥画素
による出力が相関二重サンプリング回路６に供給された
場合に、この欠陥画素による出力の前の出力のホールド
によって前の出力に置き換えられる。
よる出力が相関二重サンプリング回路６に供給されたと
きにホールドさせる信号となり、これによって欠陥画素
による出力が相関二重サンプリング回路６に供給された
場合に、この欠陥画素による出力の前の出力のホールド
によって前の出力に置き換えられる。
【００３０】さて、相関二重サンプリング回路６からの
画素出力は映像増幅回路１３及びローパスフィルタ１４
を介してＡ−Ｄコンバータ１５に供給され、このＡ−Ｄ
コンバータ１５でディジタル信号に変換された後、補正
回路１８及びディレイ回路１６に夫々供給される。
画素出力は映像増幅回路１３及びローパスフィルタ１４
を介してＡ−Ｄコンバータ１５に供給され、このＡ−Ｄ
コンバータ１５でディジタル信号に変換された後、補正
回路１８及びディレイ回路１６に夫々供給される。
【００３１】ディレイ回路１６で補正回路１８の処理時
間分だけ遅延された画素データはスイッチ１７の固定接
点１７ａに供給される。
間分だけ遅延された画素データはスイッチ１７の固定接
点１７ａに供給される。
【００３２】一方、補正回路１８に画素データが供給さ
れると、この画素データが欠陥画素による出力だった場
合は、予めマイクロコンピュータ１９から供給される制
御信号によって欠陥画素の回り（上下左右、斜め左上、
斜め右上、斜め左下、斜め右下）の画素データを取り込
み、上述したように演算によって欠陥画素による画素デ
ータと相関の高い画素データを選択し、その選択した画
素データをスイッチ１７の固定接点１７ｂに供給する。
れると、この画素データが欠陥画素による出力だった場
合は、予めマイクロコンピュータ１９から供給される制
御信号によって欠陥画素の回り（上下左右、斜め左上、
斜め右上、斜め左下、斜め右下）の画素データを取り込
み、上述したように演算によって欠陥画素による画素デ
ータと相関の高い画素データを選択し、その選択した画
素データをスイッチ１７の固定接点１７ｂに供給する。
【００３３】ここでマイクロコンピュータ１９は水平ア
ドレスカウンタ２０からの水平同期信号、垂直アドレス
カウンタ２１からの垂直アドレス信号、ＥＥＰＲＯＭ９
またはメモリ回路１０からの欠陥画素データの位置デー
タに基いてスイッチング信号（補正パルス）を発生し、
スイッチ１７をスイッチングする。
ドレスカウンタ２０からの水平同期信号、垂直アドレス
カウンタ２１からの垂直アドレス信号、ＥＥＰＲＯＭ９
またはメモリ回路１０からの欠陥画素データの位置デー
タに基いてスイッチング信号（補正パルス）を発生し、
スイッチ１７をスイッチングする。
【００３４】即ち、スイッチ１７の固定接点１７ａに欠
陥画素による画素データが供給された場合には、このス
イッチ１７の可動接点１７ｃを固定接点１７ｂに接続
し、これ以外の場合には可動接点１７ｃを固定接点１７
ａに接続する。
陥画素による画素データが供給された場合には、このス
イッチ１７の可動接点１７ｃを固定接点１７ｂに接続
し、これ以外の場合には可動接点１７ｃを固定接点１７
ａに接続する。
【００３５】従って、このスイッチ１７からは、このス
イッチ１７の固定接点１７ａに供給された画素データが
欠陥画素による出力だった場合に、補正回路１８から
の、欠陥画素による画素データと相関の高い画素データ
が出力されるようにすることができる。
イッチ１７の固定接点１７ａに供給された画素データが
欠陥画素による出力だった場合に、補正回路１８から
の、欠陥画素による画素データと相関の高い画素データ
が出力されるようにすることができる。
【００３６】このように本例においては、欠陥画素によ
る出力を前の値をホールドすることで置き換え、この置
き換えた画素データを補間するようにしたので、ローパ
スフィルタの特性による影響を除去すると共に、この画
素データ（欠陥画素の位置に対応する）に相関の高い画
素データによって補間するようにしたので、出力画像の
品質を非常に高いものとすることができる。
る出力を前の値をホールドすることで置き換え、この置
き換えた画素データを補間するようにしたので、ローパ
スフィルタの特性による影響を除去すると共に、この画
素データ（欠陥画素の位置に対応する）に相関の高い画
素データによって補間するようにしたので、出力画像の
品質を非常に高いものとすることができる。
【００３７】また、遅延回路３及び４により映像増幅回
路及びディジタル部分間の遅延時間を吸収するようにし
たので、欠陥画素による出力の補正を正確に行って良好
な欠陥画素の補正を行うようにすることができる。
路及びディジタル部分間の遅延時間を吸収するようにし
たので、欠陥画素による出力の補正を正確に行って良好
な欠陥画素の補正を行うようにすることができる。
【００３８】尚、上述の実施例は本発明の一例であり、
本発明の要旨を逸脱しない範囲でその他様々な構成が取
り得ることは勿論である。
本発明の要旨を逸脱しない範囲でその他様々な構成が取
り得ることは勿論である。
【００３９】
【発明の効果】上述せる本発明によれば、記憶手段から
の欠陥画素の位置データに基いて位置データに対応する
画素データに対して前置補間を行うと共に、この前置補
間によって得た画素データの近傍の画素データを用いて
前置補間によって得た画素データの補間を行うようにし
たので、欠陥画素の補正に対するフィルタの影響を除去
し、確実な欠陥画素による出力の補正を行えるようにで
き、これによって品質の高い再生画像を得ることができ
る利益がある。
の欠陥画素の位置データに基いて位置データに対応する
画素データに対して前置補間を行うと共に、この前置補
間によって得た画素データの近傍の画素データを用いて
前置補間によって得た画素データの補間を行うようにし
たので、欠陥画素の補正に対するフィルタの影響を除去
し、確実な欠陥画素による出力の補正を行えるようにで
き、これによって品質の高い再生画像を得ることができ
る利益がある。
【００４０】また上述せる本発明によれば、第２の信号
処理回路に供給する基準信号発生回路からの基準信号を
遅延回路で遅延した信号としたので、欠陥画素による出
力を正確に補正し、良好な欠陥画素の補正を行うことが
できる利益がある。
処理回路に供給する基準信号発生回路からの基準信号を
遅延回路で遅延した信号としたので、欠陥画素による出
力を正確に補正し、良好な欠陥画素の補正を行うことが
できる利益がある。
【００４１】
【図１】本発明ＣＣＤ素子の欠陥画素補正回路の一実施
例を示す構成図である。
例を示す構成図である。
【図２】欠陥画素出力に対するフィルタの影響を示す説
明図である。
明図である。
【図３】欠陥画素出力に対するフィルタの影響を取り除
かないまま欠陥画素補正を行った場合の再生画像の不具
合を示す説明図である。
かないまま欠陥画素補正を行った場合の再生画像の不具
合を示す説明図である。
１ ＣＣＤ素子 ２ 同期信号発生回路 ３、４ 遅延回路 ６ 相関二重サンプリング回路 ９ ＥＥＰＲＯＭ １０ メモリ回路 １１ 補正信号発生回路 １４ ローパスフィルタ １５ Ａ−Ｄコンバータ １８ 補正回路
Claims (2)
- 【請求項１】 ＣＣＤ素子からの出力をサンプリングす
るサンプルホールド回路と、 上記サンプルホールド手段からの出力を濾波するフィル
タと、 上記フィルタからの出力をディジタル信号に変換するＡ
−Ｄコンバータと、 上記ＣＣＤ素子の欠陥画素の位置が記憶される記憶手段
と、 上記記憶手段に記憶された欠陥画素の位置データに基い
て補正信号を出力する補正信号出力回路と、 上記欠陥画素の位置データに対応する画素データをこの
画素データの近傍の画素データを用いて上記欠陥画素の
補間を行う補間手段とを有し、 上記記憶手段からの欠陥画素の位置データに基いて上記
位置データに対応する画素データに対して前置補間を行
うと共に、この前置補間によって得た画素データの近傍
の画素データを用いて前置補間によって得た画素データ
の補間を行うようにしたことを特徴とするＣＣＤ素子の
欠陥画素補正回路。 - 【請求項２】 基準信号を発生する基準信号発生回路
と、 この基準信号発生回路からの基準信号に基いてＣＣＤ素
子からの信号をサンプルホールドするサンプルホールド
回路からの信号を処理する第１の信号処理回路と、 上記基準信号発生回路からの基準信号を上記第１の信号
処理回路の遅延時間分遅延させる遅延回路と、 ＣＣＤ素子の欠陥画素の位置データが記憶される記憶手
段と、 上記記憶手段からの欠陥画素の位置データに基いて前置
補間を行う前置補間手段とを有する第２の信号処理回路
とを有し、 上記第２の信号処理回路に供給する上記基準信号発生回
路からの上記基準信号を上記遅延回路で遅延した信号と
したことを特徴とするＣＣＤ素子の欠陥画素補正回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4091201A JP3042159B2 (ja) | 1992-04-10 | 1992-04-10 | Ｃｃｄ素子の欠陥画素補正回路 |
| US08/042,769 US5381175A (en) | 1992-04-10 | 1993-04-06 | Apparatus for correcting for defective pixels in an image sensor |
| KR1019930005849A KR100257639B1 (ko) | 1992-04-10 | 1993-04-08 | 고체 이미지 픽업 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4091201A JP3042159B2 (ja) | 1992-04-10 | 1992-04-10 | Ｃｃｄ素子の欠陥画素補正回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05292407A true JPH05292407A (ja) | 1993-11-05 |
| JP3042159B2 JP3042159B2 (ja) | 2000-05-15 |
Family
ID=14019826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4091201A Expired - Lifetime JP3042159B2 (ja) | 1992-04-10 | 1992-04-10 | Ｃｃｄ素子の欠陥画素補正回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5381175A (ja) |
| JP (1) | JP3042159B2 (ja) |
| KR (1) | KR100257639B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0729272A2 (en) * | 1995-02-22 | 1996-08-28 | Mitsubishi Denki Kabushiki Kaisha | Image signal processing apparatus with clock generation for image sensor |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6339767B1 (en) * | 1997-06-02 | 2002-01-15 | Aurigin Systems, Inc. | Using hyperbolic trees to visualize data generated by patent-centric and group-oriented data processing |
| JP3548213B2 (ja) * | 1993-12-22 | 2004-07-28 | キヤノン株式会社 | 多点測距装置およびカメラ |
| US5504504A (en) * | 1994-07-13 | 1996-04-02 | Texas Instruments Incorporated | Method of reducing the visual impact of defects present in a spatial light modulator display |
| US5694228A (en) * | 1994-08-09 | 1997-12-02 | Ricoh Company,Ltd. | Document image processor with defect detection |
| US5499114A (en) * | 1994-10-31 | 1996-03-12 | Eastman Kodak Company | Digital image scanning apparatus with pixel data compensation for bad photosites |
| KR0181286B1 (ko) * | 1995-03-28 | 1999-05-01 | 김광호 | Ccd 카메라의 디펙트 보상회로 |
| JPH08286642A (ja) * | 1995-04-11 | 1996-11-01 | Sony Corp | 表示装置 |
| KR0161886B1 (ko) * | 1995-07-22 | 1998-12-15 | 문정환 | 고체촬상소자의 디팩트 보상장치 |
| US6633335B1 (en) | 1998-02-28 | 2003-10-14 | Hyundai Electronics Industries Co., Ltd. | CMOS image sensor with testing circuit for verifying operation thereof |
| KR100340052B1 (ko) * | 1998-06-30 | 2002-07-18 | 박종섭 | 이미지센서 |
| JP3592147B2 (ja) * | 1998-08-20 | 2004-11-24 | キヤノン株式会社 | 固体撮像装置 |
| EP1119966B1 (de) * | 1998-09-30 | 2002-05-02 | Infineon Technologies AG | Verfahren und vorrichtung zur korrektur defekter bildpunkte eines bildsensors |
| GB9825086D0 (en) * | 1998-11-17 | 1999-01-13 | Vision Group Plc | Defect correction in electronic imaging systems |
| JP3980782B2 (ja) * | 1999-02-03 | 2007-09-26 | 富士フイルム株式会社 | 撮像制御装置および撮像制御方法 |
| US7716060B2 (en) | 1999-03-02 | 2010-05-11 | Germeraad Paul B | Patent-related tools and methodology for use in the merger and acquisition process |
| US7966328B2 (en) | 1999-03-02 | 2011-06-21 | Rose Blush Software Llc | Patent-related tools and methodology for use in research and development projects |
| US6724945B1 (en) * | 2000-05-24 | 2004-04-20 | Hewlett-Packard Development Company, L.P. | Correcting defect pixels in a digital image |
| KR100498594B1 (ko) * | 2000-12-30 | 2005-07-01 | 매그나칩 반도체 유한회사 | 씨모스 이미지 센서 |
| US7209168B2 (en) * | 2001-04-11 | 2007-04-24 | Micron Technology, Inc. | Defective pixel correction method and system |
| JP2003078821A (ja) * | 2001-08-31 | 2003-03-14 | Hitachi Kokusai Electric Inc | 撮像装置 |
| US7283165B2 (en) * | 2002-11-15 | 2007-10-16 | Lockheed Martin Corporation | Method and apparatus for image processing using weighted defective pixel replacement |
| US7034874B1 (en) * | 2003-03-17 | 2006-04-25 | Biomorphic Vlsi, Inc | Automatic bad pixel correction in image sensors |
| US7388609B2 (en) * | 2003-07-07 | 2008-06-17 | Zoran Corporation | Dynamic identification and correction of defective pixels |
| JP2005328421A (ja) * | 2004-05-17 | 2005-11-24 | Sony Corp | 撮像装置および撮像方法 |
| US10108798B1 (en) | 2016-01-04 | 2018-10-23 | Smart Information Flow Technologies LLC | Methods and systems for defending against cyber-attacks |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63232579A (ja) * | 1987-03-19 | 1988-09-28 | Mitsubishi Electric Corp | 固体撮像装置 |
| KR100188897B1 (ko) * | 1990-01-31 | 1999-06-01 | 이데이 노부유끼 | 고체촬상장치의 화상결합보정회로 |
| JPH04160883A (ja) * | 1990-10-25 | 1992-06-04 | Sony Corp | 固体撮像素子の欠陥補正回路 |
-
1992
- 1992-04-10 JP JP4091201A patent/JP3042159B2/ja not_active Expired - Lifetime
-
1993
- 1993-04-06 US US08/042,769 patent/US5381175A/en not_active Expired - Lifetime
- 1993-04-08 KR KR1019930005849A patent/KR100257639B1/ko not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0729272A2 (en) * | 1995-02-22 | 1996-08-28 | Mitsubishi Denki Kabushiki Kaisha | Image signal processing apparatus with clock generation for image sensor |
| EP0729272A3 (en) * | 1995-02-22 | 1996-11-27 | Mitsubishi Electric Corp | Image signal processing apparatus with generation of clock signals for an image sensor |
| US6522359B1 (en) | 1995-02-22 | 2003-02-18 | Mitsubishi Denki Kabushiki Kaisha | Image signal processing apparatus for image sensor |
Also Published As
| Publication number | Publication date |
|---|---|
| US5381175A (en) | 1995-01-10 |
| KR100257639B1 (ko) | 2000-06-01 |
| JP3042159B2 (ja) | 2000-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3042159B2 (ja) | Ｃｃｄ素子の欠陥画素補正回路 | |
| JP3980782B2 (ja) | 撮像制御装置および撮像制御方法 | |
| US5450129A (en) | Image processing apparatus for converting different television standard signals | |
| US7262793B2 (en) | Imager and image quality correcting method performing correction based on the output of different readout modes | |
| JPH06253251A (ja) | デジタル電子カメラ装置 | |
| JPH09200613A (ja) | 固体撮像素子の欠陥検出装置 | |
| JP2003078821A5 (ja) | ||
| JP2000244823A (ja) | 撮像素子の欠陥画素補正装置 | |
| JP3925914B2 (ja) | 画素欠陥補正装置および画素欠陥補正方法 | |
| JPH02268089A (ja) | 記録再生装置 | |
| JP3238968B2 (ja) | 固体撮像装置 | |
| JP3108702B2 (ja) | 撮像装置 | |
| JPH0918790A (ja) | カメラ装置 | |
| JP2748430B2 (ja) | 固体撮像装置用画像欠陥補正回路 | |
| JPH07143403A (ja) | ビデオカメラ装置 | |
| JP4077956B2 (ja) | 撮像装置及び撮像方法 | |
| JP3646324B2 (ja) | ビデオカメラ装置 | |
| JP2005064760A (ja) | 検出装置及びその制御方法 | |
| JP3227809B2 (ja) | 固体撮像素子の欠陥補正装置及び固体撮像装置 | |
| JP3463695B2 (ja) | 撮影装置 | |
| JP2939993B2 (ja) | 固体撮像装置 | |
| JP3143463B2 (ja) | 画像処理装置 | |
| JP2845613B2 (ja) | カラー固体撮像装置 | |
| JP3236007B2 (ja) | 画像信号処理装置 | |
| JP4261666B2 (ja) | 画像処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080310 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090310 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100310 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100310 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110310 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110310 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120310 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130310 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130310 Year of fee payment: 13 |