KR0181286B1 - Ccd 카메라의 디펙트 보상회로 - Google Patents

Ccd 카메라의 디펙트 보상회로 Download PDF

Info

Publication number
KR0181286B1
KR0181286B1 KR1019950007046A KR19950007046A KR0181286B1 KR 0181286 B1 KR0181286 B1 KR 0181286B1 KR 1019950007046 A KR1019950007046 A KR 1019950007046A KR 19950007046 A KR19950007046 A KR 19950007046A KR 0181286 B1 KR0181286 B1 KR 0181286B1
Authority
KR
South Korea
Prior art keywords
signal
delay
bit
defect
control signal
Prior art date
Application number
KR1019950007046A
Other languages
English (en)
Other versions
KR960036564A (ko
Inventor
김성훈
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950007046A priority Critical patent/KR0181286B1/ko
Priority to JP8066650A priority patent/JPH08275032A/ja
Priority to US08/623,145 priority patent/US5920344A/en
Publication of KR960036564A publication Critical patent/KR960036564A/ko
Application granted granted Critical
Publication of KR0181286B1 publication Critical patent/KR0181286B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/38—Transmitter circuitry for the transmission of television signals according to analogue transmission standards
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/68—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to defects
    • H04N25/683—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to defects by defect estimation performed on the scene signal, e.g. real time or on the fly detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/21—Circuitry for suppressing or minimising disturbance, e.g. moiré or halo

Abstract

본 발명은 디지탈 시그널 프로세서(Digital Signal Process)를 사용하는 카메라 시스템에서 CCD 카메라의 닥크 디펙트(Dark Defect)를 보상해 주도록 하는 CCD 카메라의 디펙트 보상회로에 관한 것으로,
본 발명은 픽셀입력신호를 비트 단위로 지연시키는 지연 수단과, 입력신호와 1 비트 지연된 신호를 감산시키는 감산수단과,
감산 결과를 일정레벨과 비교하여 일정레벨 이상일 경우 콘트롤 신호를 출력시키는 비교수단과
비교수단에 일정레벨의 비교값을 인가시키는 콘트롤 수단과,
비교수단의 콘트롤 신호에의해 스위칭되고 1비트 지연신호 또는 2 비트지연 신호를 선택하여 출력시키는 스위칭 수단을 구비시킴으로써 카메라의 화질을 개선 시키게 된다.

Description

CCD 카메라의 디펙트 보상회로
제1도는 본 발명의 실시회로도.
제2도는 본 발명의 일실시예 회로도.
제3도는 본 발명의 또다른 실시예 회로도.
* 도면의 주요부분에 대한 부호의 설명
10, 11, 12 : 1비트 지연기 20, 21 : 감산기
30, 31 : 비교기 40, 41, 42, 43 : 레지스터
50, 51 : 마이콤 60 : 멀티플렉서
65 : 스위칭소자 70 : 승산기
80, 81, 82, 83, 84 : 지연보상기
본 발명은 디지탈 시그널 프로세서(Digital Signal Process)를 사용하는 카메라 시스템에서 CCD 카메라의 닥크 디펙트(Dark Defect)를 보상해 주도록 하는 CCD 카메라의 디펙트 보상회로에 관한 것으로 자세하게는 실시간(Real time)으로 DDC디펙트 레벨을 판단하여 디펙트를 억압하거나 이전 픽셀(Pixel)로 대체 시킴으로써 디펙트가 보상된 안정된 화질을 얻을 수 있도록 한다.
기존에는 제품을 생산할때 미리 디펙트의 위치를 롬(Rom)에 라이트(Write)시켜 디펙트 발생시 이를 검출 롬에 라이트된 결과치에 의해 디펙트를 보상하거나 휘도 신호의 저역 통과 필터(Low pass Filter)특성을 컷오프 주파수(Cut off Frequency)를 대폭 변경하여 보정시키는 방식을 사용하였다.
이경우 롬에 라이트하는 방식은 롬의 라이트 용량에 의해 보정되어지는 디펙트에 수량적으로 한계가 발생하고 또한 저역 통과 필터를 이용하는 방식은 해상도의 열화가 발생된다.
본 발명은 상기와 같은 점을 감안하여 CCD에서 발생한 디펙트 레벨을 보정함에 있어서, 픽셀간 인접레벨의 차를 검출하여 검출된 레벨이 일정레벨 이상일 경우 이를 디펙트 레벨로 판단한수 이를 인접 픽셀로 대체하거나 통상의 게인(Gain)보다 게인을 줄여주어 디펙트가 보상된 안정된 화질을 얻을 수 있도록 하는것을 목적으로 한다.
이러한 목적의 본 발명은 1 픽셀입력신호를 비트 단위로 지연시키는 지연 수단과,
입력신호와 1 비트 지연된 신호를 감산시키는 감산수단과,
감산결과를 일정레벨과 비교하여 일정레벨 이상일 경우 콘트롤 신호를 출력시키는 비교수단과, 비교수단에 일정레벨의 비교값을 인가시키는 콘트롤 수단과,
비교수단의 콘트롤 신호에 의해 스위칭되고 1 비트 지연신호 또는 2 비트지연 신호를 선택하여 출력시키는 스위칭 수단을 구비하므로써 이루어 진다.
여기서 스위칭 수단에 인가되는 1 비트지연신호와 2 비트 지연신호 및 콘트롤 신호 입력 라인에는 지연시간을 보상하는 지연보상수단을 구비 시킨다.
또한 본 발명은 1 픽셀 입력신호를 1 비트지연시키는 지연수단과,
입력신호와 1 비트지연된 신호를 감산시키는 감산수단과,
감산결과를 일정레벨과 비교하여 일정레벨이상일 경우 콘트롤 신호를 출력시키는 비교 수단과,비교수단에 일정레벨의 비교값을 인가시키는 콘트롤 수단과,
비교수단의 콘트롤 신호에 의해 스위칭되는 스위칭 소자와, 콘트롤 신호의 콘트롤에 의해 2가지 게인값을 저장하는 저장수단과, 스위칭 소자에 의해 선택된 게인을 승산하는 승산수단을 구비하므로서 이루어 진다.
여기서 지연수단과 비교수단의 출력측에는 지연시간을 보상하는 지연보상수단을 구비시킨다.
이러한 본 발명은 입력신호와 이를 지연수단에서 1 비트지연시킨 신호를 감산수단에서 감산 시킨후 감산된 결과값을 콘트롤 수단에서 설정한 일정레벨과 비교하여 일정레벨 이상일 경우 콘트롤 신호를 출력시키고 상기 콘트롤 신호에 따라 디펙트 발생시 인접 픽셀로 대체하거나 게인을 줄여 주게 된다.
이하 본 발명을 첨부 도면에 의거 상세히 설명하면 다음과 같다.
제1도는 본 발명의 실시 회로도로써
1 픽셀 입력신호를 1비트 지연시키는 1 비트 지연기(10)와, 1 비트지연된 신호를 다시 1 비트지연 시키는 1 비트지연기(11)와, 입력신호와 1 비트 지연기(10)의 지연신호를 감산시키는 감산기(20)와, 감산기(20)의 출력을 일정레벨과 비교하여 일정레벨 보다 클때 콘트롤 신호를 출력시키는 비교기(30)와, 비교기(30)에 인가되는 일정레벨을 저장하고 마이콤(50)의 콘트롤에 의해 저장값을 변화시키는 레지스터(40)와, 비교기(30)의 콘트롤 신호에 의해 스위칭 선택되고 1 비트 지연기(10)(11)의 1 비트 지연신호 및 2 비트지연신호를 선택하는 멀티플렉서(60)로 구성된다.
여기서 1 비트 지연기(10)(11)의 출력라인과 비교기(30)의 출력라인에는 지연 시간을 보상하는 지연 보상기(80)(81)(82)를 설치한다.
이러한 구성의 본 발명은 먼저 입력신호가 1 비트 지연기(10)에 인가되어 1 비트 지연된후 감산기 (20)에 인가되어 지연되지 않는 신호와 감산된다.
따라서 감산기(20)는 인접픽셀의 레벨차를 출력시키게 된다.
감산기(20)이 감산결과는 비교기(30)에 인가되어 레지스터(40)에 저장된 일정레벨과 비교된다.
비교기(30)는 감산기(20)의 출력 레벨이 상기 레지스터(40)에 저장된 일정 레벨보다 클때(디펙트 발생시)콘트롤 신호를 출력시키게 된다.
이때 레지스터(40)에 저장된 일정레벨은 마이콤(50)의 콘트롤에 의해 세팅되어지며 정상 픽셀이 아닌 디펙트 픽셀로 판단하기 위한 일정 레벨을 세팅시키게 된다.
비교기(30)의 출력은 지연시간을 보상하는 지연 보상기(82)를 통하여 멀티플렉서(60)의 스위칭 신호로 인가되어지고 1 비트 지연기(10)(11)이 지연신호는 각각 지연시간을 보상하는 지연보상기(80)(81)를 통하여 멀티플레서(60)입력으로 인가되어진다.
멀티플렉서(60)는 통상 1 비트 지연기(10)의 출력인 1 비트 지연된 신호를 선택하다가 비교기(30)에서 콘트롤 신호가 인가되면 1 비트 지연기(11)의 출력인 2 비트 지연된 신호를 픽셀 단위로 선택한다.
따라서 높은 디펙트 레벨이 검출되면 디펙트 위치의 신호 레벨을 디펙트 발생 이전 픽셀의 데이타로 대체시키게 되어 디펙트 보정이 가능하다.
특히 CCD 디펙트는 연속해서 2 개의 디펙트 픽셀이 발생하는 예가 거의 없으므로 본 발명에 의해 대부분의 디펙트 보정이 가능하다.
또한 비교기(30)에서는 (+)신호만 검출 하므로써 암신호시의 화이트로 출력되는 디펙트를 효과적으로 검출 보정할 수 있다.
제2도는 본 발명의 일실시예 회로도로써 1 픽셀입력신호를 1 비트 지연시키는 1 비트 지연기(12)와,
입력신호와 1비트 지연기(12)에서 1 비트 지연된 신호를 감산시키는 감산기(21)와,
감산기(21)의 출력을 일정레벨과 비교하여 일정레벨 보다 클때 콘트롤 신호를 출력시키는 비교기(31)와,
비교기(31)에 인가되는 일정레벨을 저장하고 마이콤(51)의 콘트롤에 의해 저장값을 변화시키는 레지스터(41)와,
비교기(31)의 콘트롤 신호에 의해 스위칭 선택되는 스위칭 소자(65)와,
스위칭 소자(65)에 인가되는 스위칭 선택값을 마이콤(51)의 콘트롤에 의해 각기 다른 값으로 저장하는 두개의 레지스터(42)(43)와,
상기 스위칭소자(65)에서 선택된 값으로 1 비트 지연기(12)에서 지연시킨 입력신호를 승산시키는 승산기(70)로 구성된다.
여기서 1 비트 지연기(12)의 출력라인과 비교기(31)의 콘트롤 신호 출력라인에는 지연시간을 보상하는 지연 보상기(83)(84)를 설치한다.
이러한 구성의 본 발명은 먼저 입력신호가 1 비트지연기(12)에 인가되어 1 비트 지연된후 감산기(12)에 인가되어 지연되지 않은 신호와 감산된다.
따라서 감산기(21)는 인접픽셀의 레벨차를 출력시키게 된다.
감산기(21)의 감산결과는 비교기(31)에 인가되어 레지스터(41)에 저장된 일정 레벨과 비교된다.
비교기(31)는 감산기(21)의 출력레벨이 상기 레지스터(41)에 저장된 일정 레벨보다 클때(디펙트 발생시) 콘트롤 신호를 출력시키게 된다.
이때 레지스터(41)에 저장된 일정레벨은 마이콤(51)의 콘트롤에 의해 세팅되어지며 정상 픽셀이 아닌 디펙트 픽셀로 판단하기 위한 일정 레벨을 세팅시키게 된다.
비교기(31)의 출력은 지연시간을 보상하는 지연 보상기(84)를 통하여 스위칭 소자(65)에 스위칭 신호로 인가되어 진다.
스위칭 소자(65)는 비교기(31)에서 인가되는 콘트롤 신호에 의해 레지스터(42)(43)의 저장값중 하나를 승산기(70)의 게인으로 인가시키게 된다.
이때 레지스터(42)(43)에는 마이콤(51)의 콘트롤에 이해 게인이 저장되게 되며 레지스터(42)에는 정상적인 게인값이 저장되고 레지스터(43)에는 디펙트 발생시 이를 보정하기 위한 게인값이 저장된다.
승산기(70)는 1비트 지연기(12)에서 지연 보상기(83)를 통하여 입력되는 입력신호를 스위칭 소자(65)에서 선택된 게인으로 게인조정한후 출력 시키게 된다.
이같이 제2도는 제1도와 같이 디펙트발생이전의 픽셀로 대체하여 디펙트 보정을 하지않고 디펙트 발생시 레벨의 게인을 콘트롤 하여 디펙트 보정을 하게 된다.
즉 입력된 신호가 승산기(70)의 한쪽 입력단에 인가되어 레지스터(42)에 저장된 게인으로 승산계수 되다가 디펙트 레벨이 검출된 픽셀에서는 레지스터(43)에 저장된 게인으로 승산계수 시킴으로써 디펙트 레벨이 검출된 픽셀의 게인을 조정하여 디펙트 보정을 하게 되는 것이다.
제3도는 본 발명의 또다른 실시예 회로도로써,
디펙트 검출부분을 픽셀 단위로만 검출하지 않고 수직(Vertical)으로도 검출하도록 하여 디펙트 검출의 신뢰성을 높이도록 하는 것이다.
즉 입력신호는 1H지연라인(90)을 통하여 수직으로 설치된 다른 1H지연라인(91)에 인가되어 각각 지연되고,
1H 지연라인(90)(91)의 각 픽셀은 수직 방향으로 픽셀 검출기(92)에 각각 인가되어 디펙트 발생을 검출하게 된다.
픽셀 검출기(92)의 출력은 지연 보상기(86)와 픽셀 검출기(93)를 통하여 논리소자(94)에서 논리곱되게 하므로써 디펙트를 검출하게 한다.
이경우 수평 방향의 인접픽셀에 대한 디펙트 검출뿐 아니라 수직 방향의 디펙트 검출이 가능하여 보다 효과적인 디펙트 검출이 가능하다.
이와 같이 본 발명은 CCD의 디펙트 레벨 검출시 이를 앞의 픽셀로 대체하거나 게인을 줄여 주므로써 카메라의 화질을 양호하게 개선 시킬 수 있게 된다.

Claims (4)

  1. 픽셀입력신호를 비트 단위로 지연시키는 지연 수단과, 입력신호와 지연수단에서 1 비트 지연된 신호를 감산시키는 감산수단과, 감산수단의 감산결과를 일정레벨과 비교하여 일정레벨 이상일 경우 콘트롤 신호를 출력시키는 비교수단과, 비교수단에 일정레벨의 비교값을 인가시키는 콘트롤 수단과, 비교수단의 콘트롤 신호에의해 스위칭되고 1비트 지연신호 또는 2 비트지연 신호를 선택하여 출력시키는 스위칭 수단을 구비하여 이루어 지는 것을 특징으로 되는 CCD카메라의 디펙트 보상회로.
  2. 픽셀입력신호를 비트 단위로 지연시키는 지연 수단과, 입력신호와 지연수단에서 1 비트 지연된 신호를 감산시키는 감산수단과, 감산수단의 감산결과를 일정레벨과 비교하여 일정레벨 이상일 경우 콘트롤 신호를 출력시키는 비교수단과, 비교수단에 일정레벨의 비교값을 인가시키는 콘트롤 수단과, 비교수단의 콘트롤 신호에의해 스위칭되는 스위칭 소자와, 콘트롤 신호의 콘트롤에 의해 2 가지 게인값을 저장하는 저장수단과, 스위칭 소자에 의해 선택된 게인 승산하는 승산수단을 구비하여 이루어지는것을 특징으로 하는 CCD카메라의 디펙트 보상회로.
  3. 제1항에 있어서, 스위칭 수단에 인가되는 1 비트지연신호와 2 비트 지연신호 및 콘트롤 신호 입력 라인에는 지연시간을 보상하는 지연보상수단을 구비시킨것을 특징으로 하는 CCD카메라의 디펙트 보상회로.
  4. 제2항에 있어서, 지연수단과 비교수단의 출력측에는 지연시간을 보상하는 지연보상 수단을 구비시킨 것을 특징으로 하는 CCD카메라의 디펙트 보상회로.
KR1019950007046A 1995-03-28 1995-03-28 Ccd 카메라의 디펙트 보상회로 KR0181286B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950007046A KR0181286B1 (ko) 1995-03-28 1995-03-28 Ccd 카메라의 디펙트 보상회로
JP8066650A JPH08275032A (ja) 1995-03-28 1996-03-22 Ｃｃｄカメラの欠陥補償装置
US08/623,145 US5920344A (en) 1995-03-28 1996-03-28 CCD camera defective pixel compensation using stored gain values

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950007046A KR0181286B1 (ko) 1995-03-28 1995-03-28 Ccd 카메라의 디펙트 보상회로

Publications (2)

Publication Number Publication Date
KR960036564A KR960036564A (ko) 1996-10-28
KR0181286B1 true KR0181286B1 (ko) 1999-05-01

Family

ID=19410916

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950007046A KR0181286B1 (ko) 1995-03-28 1995-03-28 Ccd 카메라의 디펙트 보상회로

Country Status (3)

Country Link
US (1) US5920344A (ko)
JP (1) JPH08275032A (ko)
KR (1) KR0181286B1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6160923A (en) * 1997-11-05 2000-12-12 Microsoft Corporation User directed dust and compact anomaly remover from digital images
US6266054B1 (en) 1997-11-05 2001-07-24 Microsoft Corporation Automated removal of narrow, elongated distortions from a digital image
KR100340052B1 (ko) * 1998-06-30 2002-07-18 박종섭 이미지센서
US7224484B1 (en) * 2000-10-04 2007-05-29 Reeves Gerald J Scanner calibration with dead pixel compensation
US6795118B1 (en) * 2000-10-18 2004-09-21 Micron Technology, Inc. Testing of solid-state image sensors
US7365783B2 (en) * 2001-03-16 2008-04-29 Olympus Corporation Image pickup apparatus which stores initial defect data concerning image pickup device and data on later developed defects
US6985180B2 (en) * 2001-06-19 2006-01-10 Ess Technology, Inc. Intelligent blemish control algorithm and apparatus
DE60226383D1 (de) * 2001-08-22 2008-06-19 Canon Kk Verarbeitung der Signale eines Bildsensors mit mehreren Sensorchips
GB2384409B (en) * 2002-01-16 2005-05-11 Thomson Licensing Sa Method and arrangement for correcting data
US7283165B2 (en) * 2002-11-15 2007-10-16 Lockheed Martin Corporation Method and apparatus for image processing using weighted defective pixel replacement
CN1732682B (zh) * 2002-12-27 2010-04-21 株式会社尼康 图像处理装置
US20050280721A1 (en) * 2004-06-18 2005-12-22 Van Der Heide Auke Method for providing combined gain compensation and error correction of a camera pickup array and an apparatus for implementing the method
US9294690B1 (en) * 2008-04-10 2016-03-22 Cyan Systems, Inc. System and method for using filtering and pixel correlation to increase sensitivity in image sensors
US8076628B2 (en) * 2008-09-25 2011-12-13 Apple Inc. Ambient light sensor with reduced sensitivity to noise from infrared sources

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4473845A (en) * 1983-01-24 1984-09-25 Eastman Kodak Company Method and apparatus for processing signals from a solid-state image sensor
US4701784A (en) * 1984-06-01 1987-10-20 Matsushita Electric Industrial Co., Ltd. Pixel defect correction apparatus
JPH0636602B2 (ja) * 1984-09-21 1994-05-11 株式会社日立製作所 雑音低減回路
US4698685A (en) * 1986-05-28 1987-10-06 Rca Corporation Apparatus and method for correcting CCD pixel nonuniformities
US4903121A (en) * 1987-05-14 1990-02-20 Matsushita Electric Industrial Co., Ltd. Image pick up apparatus having pixel compensation circuit
US4920428A (en) * 1988-07-08 1990-04-24 Xerox Corporation Offset, gain and bad pixel correction in electronic scanning arrays
JP2669046B2 (ja) * 1989-04-24 1997-10-27 松下電器産業株式会社 動き検出回路及びこれを用いた輝度信号色信号分離回路
US5047861A (en) * 1990-07-31 1991-09-10 Eastman Kodak Company Method and apparatus for pixel non-uniformity correction
US5278638A (en) * 1991-09-30 1994-01-11 Pioneer Electronic Corporation Noise reducing circuit for images
US5440648A (en) * 1991-11-19 1995-08-08 Dalsa, Inc. High speed defect detection apparatus having defect detection circuits mounted in the camera housing
US5392070A (en) * 1991-11-26 1995-02-21 Kabushiki Kaisha Toshiba Apparatus for correcting faulty pixel signals by replacing the faulty pixel signals with normal pixel signals
JP3042159B2 (ja) * 1992-04-10 2000-05-15 ソニー株式会社 Ｃｃｄ素子の欠陥画素補正回路
KR960003298A (ko) * 1994-06-02 1996-01-26 이헌조 캠코더의 촬상관 결점보상 방법 및 장치

Also Published As

Publication number Publication date
KR960036564A (ko) 1996-10-28
JPH08275032A (ja) 1996-10-18
US5920344A (en) 1999-07-06

Similar Documents

Publication Publication Date Title
KR0181286B1 (ko) Ccd 카메라의 디펙트 보상회로
US7876369B2 (en) Image processing apparatus, image processing method, and program
US7479993B2 (en) Image device and method for removing noise
US8233737B2 (en) Noise correction circuit, imaging apparatus, and noise correction method adding random number after noise removal
KR20080101803A (ko) 고체 촬상 장치 및 전자 정보 기기
US20060232692A1 (en) Image pickup apparatus
US7689059B2 (en) Image processing method and image processing circuit
KR20010033688A (ko) 의사 윤곽 보정장치 및 방법
KR100363359B1 (ko) 화소 결함 검출 방법 및 화상 처리 장치
US7453518B2 (en) Field interpolation method determination device
KR100602983B1 (ko) 신호 처리 장치
US20100086205A1 (en) Noise filter
US20060176382A1 (en) Image sensor for reducing vertically-striped noise
KR960003298A (ko) 캠코더의 촬상관 결점보상 방법 및 장치
JP2003219208A (ja) 映像雑音低減回路
JP2005341020A (ja) 画素欠陥検出装置および画素欠陥補正装置
JP4252045B2 (ja) 画素欠陥補正方法
JP2885010B2 (ja) 画像動き補正装置
US8224033B2 (en) Movement detector and movement detection method
US5343245A (en) Digital clamp circuit for clamping based on the level of an optical black period of a picture signal
JPH10233943A (ja) テレビジョン映像信号の白キズ検出装置および白キズ補正装置
JP2006086971A (ja) 撮像装置
JP2506205B2 (ja) 黒レベル補正装置
KR950004459B1 (ko) 영상신호의 천이영역 검출방법과 장치
KR930007975B1 (ko) 밀착형 이미지센서를 사용한 팩시밀리의 쉐딩보상회로 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051129

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee