JP5473775B2 - 撮像装置 - Google Patents

撮像装置 Download PDF

Info

Publication number
JP5473775B2
JP5473775B2 JP2010114347A JP2010114347A JP5473775B2 JP 5473775 B2 JP5473775 B2 JP 5473775B2 JP 2010114347 A JP2010114347 A JP 2010114347A JP 2010114347 A JP2010114347 A JP 2010114347A JP 5473775 B2 JP5473775 B2 JP 5473775B2
Authority
JP
Japan
Prior art keywords
signal
reference signal
multiplexer
pixel
output lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010114347A
Other languages
English (en)
Other versions
JP2011244195A (ja
Inventor
享裕 黒田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2010114347A priority Critical patent/JP5473775B2/ja
Priority to US13/096,202 priority patent/US8368791B2/en
Priority to CN201110123532.0A priority patent/CN102256067B/zh
Publication of JP2011244195A publication Critical patent/JP2011244195A/ja
Application granted granted Critical
Publication of JP5473775B2 publication Critical patent/JP5473775B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/767Horizontal readout lines, multiplexers or registers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/71Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75Circuitry for providing, modifying or processing image signals from the pixel array

Description

本発明は、撮像装置に関する。
近年、デジタルスチルカメラ、デジタルビデオカメラなどの画像入力機器において、撮影画像の高画質化のため、センサの多画素化が進んでいる。それに伴い、センサ信号を高速に読み出すことが課題となる。その解決手段として、画素信号を複数の読み出し信号出力線に分割し、複数信号出力線からの信号をマルチプレクス出力するセンサが開示されている(特許文献1参照)。また、センサ信号を高速に出力する場合、出力信号が周辺環境や固体撮像装置のばらつきによる影響を受けやすいという問題がある。その解決手段として、映像ブランキング期間中に基準信号を出力し、センサ出力信号のサンプリングタイミングを調整する撮像装置が開示されている(特許文献2参照)。
特開2008−42289号公報 特開2007−208805号公報
しかし、特許文献2では、センサ信号が複数の信号出力線からマルチプレクス出力された場合、信号レベルのみが出力されるため、基準信号の振幅が適切な状態であるか判断できないという課題がある。また、センサ出力信号のサンプリングタイミングを調整する手段を必要とするため、例えば画像信号処理部が複雑となり、コストが増すという課題がある。
本発明は上記問題を鑑みてなされたものであり、信号を高速にマルチプレクス出力する場合でも、適切なタイミング及び振幅の信号を得ることができ、良質な画像を形成することができる撮像装置を提供することを目的とする。
本発明の撮像装置は、光電変換により信号を生成する光電変換素子を含む画素が2次元行列状に配置された画素部と、基準信号を出力するための基準信号出力部と、画素信号スイッチにより前記画素部の信号を行単位で読み出し、基準信号スイッチにより前記基準信号出力部の基準信号を読み出し、前記読み出した前記画素部の信号又は前記基準信号を保持容量に保持する画素信号読み出し部と、前記画素信号読み出し部の保持容量に保持されている行単位の信号を順次選択し、複数の信号出力線のいずれかに出力する選択スイッチと、前記複数の信号出力線をリセット電位にリセットするリセットスイッチと、前記複数の信号出力線の信号を選択して出力するマルチプレクサと、前記マルチプレクサの制御パルスの位相、前記選択スイッチの制御パルスの位相、又は前記選択スイッチの制御パルス幅を変更して前記マルチプレクサ及び前記選択スイッチを制御する制御部とを有し、前記制御部は、前記マルチプレクサから、前記画素信号が読み出される周期よりも遅い周期で読み出された前記基準信号を基に、前記リセット電位及び前記基準信号の振幅が所定値になるように制御することを特徴とする。
リセット電位及び基準電位の振幅を基に制御することができるので、信号を高速にマルチプレクス出力する場合でも、適切なタイミング及び振幅の信号を得ることができ、良質な画像を形成することができる。
本発明の実施形態の撮像装置のブロック図である。 本発明の実施形態の撮像装置のマルチプレクサを示す回路図である。 本発明の実施形態の撮像装置のマルチプレクス動作タイミング図である。 本発明の実施形態の撮像装置のマルチプレクス停止時タイミング図である。 本発明の実施形態の撮像装置のマルチプレクス停止時タイミング図である。 マルチプレクス動作時の信号劣化を示すタイミング図である。 本発明の実施形態の撮像装置の制御部を示すブロック図である。 本発明の実施形態のタイミング調整を示すフロー図である。 本発明の実施形態の撮像装置の画素読み出し部を示す回路図である。 本発明の実施形態の撮像装置の映像期間を示すタイミング図である。 本発明の実施形態の撮像装置の基準信号出力期間のタイミング図である。 本発明の実施形態の撮像装置の基準信号出力を示すタイミング図である。
図1は、本発明の実施形態による撮像装置100の構成例を示すブロック図である。撮像装置100は、複数の水平信号出力線6及び7からの出力信号をマルチプレクサ10を介して出力することにより、高速出力が可能である。画素部2には、2次元行列状に複数の画素1が配置されている。画素1は、光電変換により信号を生成する光電変換素子を含む。これら画素1の配列に対して行毎に光電変換素子に蓄積された電荷を読み出すための垂直転送線が、列毎に配置され、1行分の画素信号が同時に読み出せる構成となっている。画素信号読み出し部3は、画素部2より読み出された1行分或いは複数行分の信号を保持する。画素信号読み出し部3に保持された各列の信号は、水平選択部4により選択スイッチ5を介して、水平信号出力線6及び7に順次読み出される。水平信号出力線6及び7に読み出された信号は、それぞれ増幅器8及び9で増幅された後、マルチプレクサ10に入力される。マルチプレクサ10は、増幅器8及び9から出力された信号を時系列に交互に選択し出力する。マルチプレクサ10から出力された信号は、増幅器11で増幅された後、出力線12を介して外部に出力される。水平信号出力線6及び7は、各列の信号が読み出される度に、水平選択部4がリセットスイッチ13及び14をオンすることで、それぞれ所定のリセット電位にリセットされる。リセットスイッチ13及び14は、複数の水平信号出力線6及び7をリセット電位にリセットする。制御部15は、画素信号読み出し部3、水平選択部4及びマルチプレクサ10を駆動するために必要なパルスを供給する。更に、制御部15は、出力線12に現れた信号に基づいて、水平選択部4及びマルチプレクサ10を駆動するために必要なパルスの幅及び位相を変更する機能を備えている。制御部15は、変更に必要な情報を、制御部入力線16を介して外部より入力する。基準信号出力部17は、画素信号に代えて、予め定められた基準信号を画素信号読み出し部3に保持させるために、画素信号読み出し部3に基準信号を出力する。画素信号読み出し部3に保持された基準信号は、画素信号を読み出す場合と同様に水平選択部4及びマルチプレクサ10を駆動することにより、出力線12に出力させることが可能である。
次に、図2から図5を用いて、マルチプレクサ10の出力動作を説明する。図2は、マルチプレクサ10の一構成図である。マルチプレクサ10は、n型MOSトランジスタ101及び102、p型MOSトランジスタ103及び104を有する。図2において、端子A及び端子Bは、それぞれ増幅器8及び増幅器9の出力端子に接続され、端子Cは増幅器11の入力端子に接続される。端子P及び端子XPには、マルチプレクスするために必要なパルスが制御部15より供給され、端子Pと端子XPに入力されるパルスは互いに反転の関係にある。マルチプレクサ10は、複数の水平信号出力線6,7の信号を増幅した信号を時系列に順次選択して出力する。
図3は、マルチプレクス動作時におけるマルチプレクサ10の入出力信号の関係を表すタイミング図である。図3において、Pは、端子Pに入力されるパルスを表し、A及びBは、それぞれ端子A及び端子Bに入力される信号波形を表し、Cは端子Cに出力される信号波形を表す。パルスPがローレベル(Low)のときにリセットスイッチ13は水平信号出力線6をリセット電位にリセットし、パルスPがハイレベル(High)のときにリセットスイッチ14は水平信号出力線7をリセット電位にリセットする。図3は、Pがハイレベル期間中、画素信号読み出し部3に保持された信号が水平信号出力線6に読み出され、Pがローレベル期間中、画素信号読み出し部3に保持された信号が水平信号出力線7に読み出されるように、水平選択部4を駆動する場合を示す。従って、AはPがハイレベル期間中に画素信号読み出し部3に保持された信号レベルに達し、Pがローレベル期間中に水平信号出力線6のリセットレベル(リセット電位)に達する。同様に、BはPがローレベル期間中に画素信号読み出し部3に保持された信号レベルに達し、Pがハイレベル期間中に水平信号出力線7のリセットレベルに達する。端子Pがハイレベルになると、トランジスタ101及び103がオンし、トランジスタ102及び104がオフし、端子Cは端子Aと同じ信号レベルになる。これに対し、端子Pがローレベルになると、トランジスタ101及び103がオフし、トランジスタ102及び104がオンし、端子Cは端子Bと同じ信号レベルになる。その結果、マルチプレクス後の出力波形はCのようになり、撮像装置の出力信号を外部でサンプリングするタイミングパルスがSのようになる場合、波形C上の丸点で示した信号レベルがサンプリングされる。
図4は、端子Pに入力されるパルスがハイレベル固定の場合におけるマルチプレクサ10の入出力の関係を表したものである。この場合、マルチプレクス動作は停止しており、端子Aに入力された波形が、端子Cに出力される。図5は、端子Pに入力されるパルスがローレベル固定の場合におけるマルチプレクサ10の入出力の関係を表したものである。この場合、マルチプレクス動作は停止しており、端子Bに入力された波形が、端子Cに出力される。上述したように、画素信号に代えて、基準信号出力部17から基準信号を画素信号読み出し部3に保持することで基準信号を出力することが可能である。しかし、マルチプレクス動作により基準信号を出力した場合、基準信号に基づいて水平選択部4及びマルチプレクサ10を駆動するパルスの調整を正確に行えない場合がある。
図6は、その一例を説明するためのタイミングチャートである。図6の各波形と図2との対応は、図3と同様である。ここで、Aの破線で示された波形は、基準信号が適切に出力されている場合を示している。Aの実線で示された波形は、水平信号出力線6のリセット期間が短くリセットしきれないうちに、次の基準信号が出力されている場合を示している。これは、選択スイッチ5の選択期間が長く、水平信号出力線6のリセット期間が短い場合に起こり得る。波形Bは適切な基準信号が出力されている場合を想定している。図6において、マルチプレクス後の波形Cでは、サンプリングされる波形Aと波形Bの基準信号の電位は、ほぼ等しい。しかし実際には、波形Aは適切な基準信号が出力されておらず、適切な基準信号の振幅a1と、不適切な基準信号の振幅a2とを区別することができない。そのため、基準信号に基づいて水平選択部4及びマルチプレクサ10を駆動するパルスの調整を正確に行うことができない。従って、上述したようにマルチプレクス動作を停止させることにより基準信号の基準電位(信号レベル)とリセット電位(リセットレベル)を得ることができ、基準信号の振幅値を得ることが可能となる。その結果、基準信号に基づいて水平選択部4及びマルチプレクサ10を駆動するパルスの調整を正確に行え、良質な画像を形成することが可能となる。本実施形態において、水平信号出力線6及び7に読み出された信号は、それぞれ増幅器8及び9で増幅された後、マルチプレクサ10に入力される場合を示したが、水平信号出力線6及び7を直接マルチプレクサ10に接続しても良い。
次に、基準信号に基づいて水平選択部4及びマルチプレクサ10を駆動するパルスの調整を行う方法に関して、図7及び図8を用いて説明する。図7は撮像装置100と撮像装置の信号を入力し、映像信号の生成等を行う信号処理部200を示したものである。図7における水平選択部4、マルチプレクサ10、増幅器11及び制御部15は、それぞれ図1のものと同等である。尚、図7における撮像装置100は、簡略のため説明に必要な部位のみ記している。更に、図7において、151は水平選択部4及びマルチプレクサ10を駆動するために必要なパルスを発生する駆動信号発生回路であり、タイミング設定回路152より入力した情報によりパルスを生成する。タイミング設定回路152は、外部通信回路153により信号処理部200と通信を行うことによって、タイミングの設定値を変更することが可能である。
図8は、信号処理部200が基準信号を受け、撮像装置100のタイミング調整に必要な設定値を通信するまでのフローを示したものである。ステップS801では、信号処理部200は、撮像装置100から出力線12を介して基準信号を入力する。次に、ステップS802では、信号処理部200は、入力された基準信号の基準電位Vref、リセット電位を取得し、基準信号の振幅を取得する。次に、ステップS803では、信号処理部200は、リセット電位及び基準信号振幅が予め定められている値Vres及びVaであるかを判断する。この値が一致していない場合は、パルス調整を行うため、ステップS804に進む。この値が一致している場合は、信号処理部200はタイミング調整処理を終了する。ステップS804では、信号処理部200は、マルチプレクサ10のパルス位相が変更可能か否かをチェックする。変更可能であればステップS806へ進み、変更可能でなければステップS805へ進む。ステップS805では、信号処理部200は、水平選択部4のパルス位相が変更可能か否かをチェックする。変更可能であればステップS807へ進み、変更可能でなければステップS808へ進む。ステップS806では、信号処理部200は、マルチプレクサ10のパルス位相値の変更を指示し、ステップS809へ進む。ステップS807では、信号処理部200は、水平選択部4のパルス位相値の変更を指示し、ステップS809へ進む。ステップS808では、信号処理部200は、水平選択部4のパルス幅値の変更を指示し、ステップS809へ進む。ステップS809では、信号処理部200は、上記の指示に応じた設定値を、制御部入力線16を介して撮像装置100に送信する。パルス調整は、上記のように、マルチプレクサ10の駆動パルス位相変更、水平選択部4のパルス位相変更、水平選択部4のパルス幅変更の順に行われ、その都度撮像装置100に反映された基準信号に対して、リセット電位及び基準信号振幅の確認が行われる。各パルスの変更は、信号処理部200より制御部入力線16を介してタイミング設定回路152の変更に必要な情報が送信されることにより行われる。タイミング設定回路152は、外部通信回路153より入力した情報を基に、タイミングの設定値を変更する。駆動信号発生回路151は、タイミング設定回路152からタイミングの設定値を入力し、水平選択部4及びマルチプレクサ10を駆動するために必要なパルスを発生する。これにより、マルチプレクサ10の駆動パルス位相変更、水平選択部4のパルス位相変更、又は水平選択部4のパルス幅変更が行われる。ステップS803において、リセット電位及び基準信号振幅が予め定められている値Vres及びVsと一致した場合は、パルス調整処理が終了となる。
以上のように、制御部15は、信号処理部200がマルチプレクサ10の出力信号に応じて生成した制御部入力線16の制御信号を入力する。そして、その制御信号に応じて、マルチプレクサ10の制御パルスの位相、選択スイッチ5の制御パルスの位相、又は選択スイッチ5の制御パルス幅を変更してマルチプレクサ10及び選択スイッチ5を制御する。制御部入力線16の制御信号は、信号処理部200により、マルチプレクサ10の出力信号を基にリセット電位及び基準信号の振幅が所定値になるように制御部15が制御するために生成される信号である。撮像装置100は、信号処理部200よりパルス設定の変更指示を入力することにより、撮像装置100内部のパルス調整を行う。これにより、撮像装置100の固体ばらつきや温度変化に対する出力信号の劣化は、撮像装置100で対応でき、信号処理部200内のサンプリングパルス等を調整する必要がない。従って、信号処理部200を簡略化することができ、コスト低減が可能となる。
次に、画素信号読み出し部3に基準信号を保持する方法に関して、図9を用いて説明する。図9は、画素信号読み出し部3の構成例を示す回路図である。131は各列の画素1に共通接続され画素からの信号が出力される垂直信号線である。132は画素信号を保持するための保持容量である。パルスφTSによりトランジスタ133がオンすることにより、垂直信号線131に出力された信号が保持容量132に保持される。トランジスタ135は、図1における選択スイッチ5に相当する。また、水平信号出力線136及び137は、それぞれ図1における水平信号出力線6及び7に相当し、水平選択部4の出力134によりトランジスタ135がオンすることにより、保持容量132に保持された信号が、水平信号出力線136及び137に読み出される。基準信号Vrefは、基準となる予め定められた電圧であり、基準信号出力部17より供給される。また、パルスφTRは基準信号Vrefの供給を制御するための制御線であり、パルスφTRによりトランジスタ138をオンすることにより、保持容量132に基準信号Vrefが保持される。画素信号読み出し部3は、トランジスタ(画素信号スイッチ)133により画素部2の信号を行単位で読み出し、トランジスタ(基準信号スイッチ)138により基準信号出力部17の基準信号Vrefを読み出す。そして、画素信号読み出し部3は、読み出した画素部2の信号又は基準信号Vrefを保持容量132に保持する。トランジスタ(選択スイッチ)135は、画素信号読み出し部3の保持容量132に保持されている行単位の信号を順次選択し、複数の信号出力線136,137のいずれかに出力する。以上により、基準信号Vrefは、画素信号読み出し部3から出力線12まで、画素信号を読み出す場合と同じ経路で読み出される。そのため、基準信号Vrefに基づく水平選択部4及びマルチプレクサ10を駆動するパルスの調整を正確に行え、良質な画像を形成することが可能となる。
次に、基準信号を出力する期間に関して、図10及び図11を用いて説明する。図10は、撮像装置100の映像出力期間と映像ブランキング期間を示したタイミング図である。図10において、PVは画素部2の行選択を行うパルスである。パルスPVがハイレベルの時、行選択が行われ、パルスφTSがハイレベルの時、画素信号読み出し部3に画素部2の画素信号が保持される。PHは水平選択部4の駆動パルスである。駆動パルスPHがハイレベルのタイミングで選択スイッチ5が順次オンし、画素信号読み出し部3に蓄積された信号が順次、水平信号出力線6,7に読み出される。Voutは、出力線12より出力される信号を模式的に表したものである。また、図10において、2001は垂直走査期間、2002は垂直ブランキング期間、2003は水平走査期間、2004は水平映像期間、2005は水平ブランキング期間となる。ここで、2002及び2005が映像ブランキング期間に相当する。映像信号出力の妨げにならずに、基準信号の出力を行うためには、上記の映像ブランキング期間に出力すればよい。マルチプレクサ10は、水平映像期間2004に画素部2の信号を出力し、水平映像期間2004とは異なる映像ブランキング期間2002又は2005に基準信号を出力する。
図11は、垂直ブランキング期間2002中に基準信号を出力する場合のタイミング図である。図11において、図10と符号が同じ部位は図10と同等である。Pはマルチプレクサ10の駆動パルスである。垂直ブランキング期間2002において、パルスφTRがハイレベルになると、基準信号出力部17より基準信号Vrefが供給され、画素信号読み出し部3に保持される。次に、駆動パルスPHがハイレベルとなると、画素信号読み出し部3の基準信号が水平信号出力線6,7に出力される。リセットスイッチ13,14は、駆動パルスPHに応じて水平信号出力線6,7をリセット電位にリセットする。そのリセット方法は、図3のリセット方法と同様である。図11においては、基準信号出力期間2006に基準信号Vrefが出力信号Voutとして出力される。ここで、基準信号出力期間2006において、期間2007では端子Pがハイレベル固定であるため、マルチプレクサ10の動作が停止しており、図4の信号Aが出力される。次に、期間2008では端子Pがローレベル固定であるため、図5の信号Bが出力される。画素信号読み出し部3が基準信号Vrefを保持容量132に保持すると、選択スイッチ5は、保持容量132の基準信号Vrefを複数の水平信号出力線6,7に出力する。そして、マルチプレクサ10は、複数の水平信号出力線6,7に出力された基準信号を時系列に順次選択して出力する。マルチプレクサ10は、基準信号を読み出す際に、基準信号と、該基準信号が読み出された後に複数の水平信号出力線6,7のうちの1つをリセットした際のリセット信号とが連続して出力されるように、複数の水平信号出力線6,7のうちの1つを選択する。具体的には、基準信号を読み出す際には、マルチプレクサ10は複数の水平信号出力線6,7のうちの1つを選択し続ける。
以上のように、映像ブランキング期間中に基準信号を出力することで、映像信号を妨げることなく、上記パルスの調整が可能となる。従って、撮像装置100の温度変化等により出力信号が劣化した場合でも即座に対応することができ、良好な画像を得ることが可能となる。また、基準信号出力期間2006中に、信号を読み出す経路の変更を行っているため、各読み出し経路に対して上記パルス調整が可能となる。その結果、温度変化や固体ばらつきに起因する読み出し経路間のバラツキに対応することが可能となり、良好な画像を得ることが可能となる。
図12は、基準信号を出力している期間中に、基準信号の周波数を変化させる態様を示したものである。図12において、各波形の符号は図3と同等である。図12において時刻t1から時刻t2までは、映像信号を出力する場合よりも遅い周波数で基準信号を出力している。次に時刻t2以降は、映像信号を出力する場合と同じ周波数で基準信号を出力している。時刻t1〜t2の周期は、複数の水平信号出力線6,7に基準信号が出力されているときに複数の水平信号出力線6,7をリセットする周期を示す。時刻t2以降の周期は、複数の水平信号出力線6,7に画素部2の信号が出力されているときに複数の水平信号出力線6,7をリセットする周期を示す。リセットスイッチ13,14は、時刻t1〜t2の周期が、時刻t2以降の周期より長くなるようにリセットする。従って、時刻t1から時刻t2においては、基準信号の基準電位とリセット電位を複数回サンプリングすることが可能となる。また、十分遅い周波数であれば、応答性の影響を受けていない基準電位とリセット電位を取得することが可能となる。制御部15は、マルチプレクサ10から、画素部2の信号が読み出される周期よりも遅い周期で読み出された基準信号を基に、リセット電位及び基準信号の振幅が所定値になるように制御する。これにより、予め定められたリセット電位Vres及び基準信号振幅Vaと比較して上記パルス調整を行う場合より、基準信号出力部17のばらつきに対しても対応することができ、より良好な画像を得ることが可能となる。
本実施形態によれば、撮像装置100は、基準信号を出力する際にマルチプレクサ10を一時的に停止し、出力線12から基準信号を出力する。これにより、出力される基準信号から出力線12のリセット電位と基準信号の基準電位とを得ることが可能となる。その結果、マルチプレクス出力により基準電位しか得られない場合と比較して、基準信号の振幅値を得ることが可能となり、出力線12に出力される信号のリセット期間不足や位相ずれに起因する画像劣化を抑制することが可能となる。
また、撮像装置100は、基準信号に基づき水平選択部4及びマルチプレクサ10の駆動を調整する制御部15を有し、水平選択部4及びマルチプレクサ10の駆動に対して、駆動パルス幅及び駆動パルスの位相を変更することが可能である。その結果、撮像装置100の出力信号に対し、サンプリングタイミングを調整する場合と比較して、例えば信号処理部200を簡易にすることが可能となり、コスト低減が可能となる。
また、撮像装置100は、基準信号を出力する際に基準信号を出力するチャネルを選択するマルチプレクサ10を有する。これにより、複数の出力チャネルを有する撮像装置100の場合でも各々の出力チャネルに対してタイミング調整が可能となる。その結果、温度変化や固体ばらつきに起因する信号出力線間バラツキに対応することが可能となり、画像劣化を抑制することが可能となる。
また、撮像装置100は、画素信号読み出し部3に基準信号Vrefを保持させる保持容量132を設ける。これにより、基準信号Vrefは、水平選択部4及びマルチプレクサ10の高速出力に影響する読み出し経路を介して出力されることになる。その結果、水平選択部4及びマルチプレクサ10の駆動に対する駆動パルス幅及び駆動パルス位相の調整を正確なものにすることが可能となる。
また、撮像装置100は、基準信号を出力している期間中に、第1の期間(t1〜t2)で映像を形成するための画素信号を出力する場合よりも遅い周波数で、画素信号読み出し部3と水平選択部4を駆動させる。そして、第2の期間(t2以降)で映像を形成するための画素信号を出力する場合と同じ周波数で、画素信号読み出し部3と水平選択部4を駆動させる。これにより、第1の期間で基準信号のリセット電位及び基準電位を複数回得ることが可能となる。その結果、第1の期間の基準信号振幅値と第2の期間の基準振幅値とを比較することができ、水平選択部4及びマルチプレクサ10の駆動に対する駆動パルス幅及び駆動パルス位相の調整を正確なものにすることが可能となる。
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
2 画素部、3 画素読み出し部、4 水平選択部、5 選択スイッチ、6,7 水平信号出力線、10 マルチプレクサ、13,14 リセットスイッチ、15 制御部、17 基準信号出力部

Claims (6)

  1. 光電変換により信号を生成する光電変換素子を含む画素が2次元行列状に配置された画素部と、
    基準信号を出力するための基準信号出力部と、
    画素信号スイッチにより前記画素部の信号を行単位で読み出し、基準信号スイッチにより前記基準信号出力部の基準信号を読み出し、前記読み出した前記画素部の信号又は前記基準信号を保持容量に保持する画素信号読み出し部と、
    前記画素信号読み出し部の保持容量に保持されている行単位の信号を順次選択し、複数の信号出力線のいずれかに出力する選択スイッチと、
    前記複数の信号出力線をリセット電位にリセットするリセットスイッチと、
    前記複数の信号出力線の信号を選択して出力するマルチプレクサと、
    前記マルチプレクサの制御パルスの位相、前記選択スイッチの制御パルスの位相、又は前記選択スイッチの制御パルス幅を変更して前記マルチプレクサ及び前記選択スイッチを制御する制御部とを有し、
    前記制御部は、前記マルチプレクサから、前記画素部の信号が読み出される周期よりも遅い周期で読み出された前記基準信号を基に、前記リセット電位及び前記基準信号の振幅が所定値になるように制御することを特徴とする撮像装置。
  2. 光電変換により信号を生成する光電変換素子を含む画素が2次元行列状に配置された画素部と、
    基準信号を出力するための基準信号出力部と、
    画素信号スイッチにより前記画素部の信号を行単位で読み出し、基準信号スイッチにより前記基準信号出力部の基準信号を読み出し、前記読み出した前記画素部の信号又は前記基準信号を保持容量に保持する画素信号読み出し部と、
    前記画素信号読み出し部の保持容量に保持されている行単位の信号を順次選択し、複数の信号出力線のいずれかに出力する選択スイッチと、
    前記複数の信号出力線をリセット電位にリセットするリセットスイッチと、
    前記複数の信号出力線の信号を選択して出力するマルチプレクサと、
    前記マルチプレクサの制御パルスの位相、前記選択スイッチの制御パルスの位相、又は前記選択スイッチの制御パルス幅を変更して前記マルチプレクサ及び前記選択スイッチを制御する制御部とを有し、
    前記マルチプレクサは、前記基準信号を読み出す際に、前記基準信号と、該基準信号が読み出された後に前記複数の信号出力線のうちの1つをリセットした際のリセット信号とが連続して出力されるように、前記複数の信号出力線のうちの1つを選択し、
    前記制御部は、前記基準信号を基に、前記リセット電位及び前記基準信号の振幅が所定値になるように制御することを特徴とする撮像装置。
  3. 前記基準信号を読み出す際には、前記マルチプレクサは前記複数の信号出力線のうちの1つを選択し続けることを特徴とする請求項2記載の撮像装置。
  4. 前記画素信号読み出し部が前記基準信号を前記保持容量に保持すると、前記選択スイッチは、前記保持容量の基準信号を前記複数の信号出力線に出力し、前記マルチプレクサは、前記複数の信号出力線に出力された基準信号を時系列に順次選択して出力することを特徴とする請求項1〜3のいずれか1項に記載の撮像装置。
  5. 前記マルチプレクサは、映像期間に前記画素部の信号を出力し、前記映像期間とは異なる映像ブランキング期間に前記基準信号を出力することを特徴とする請求項1〜4のいずれか1項に記載の撮像装置。
  6. 前記リセットスイッチは、前記複数の信号出力線に前記基準信号が出力されているときに前記複数の信号出力線をリセットする周期が、前記複数の信号出力線に前記画素部の信号が出力されているときに前記複数の信号出力線をリセットする周期より長くなるようにリセットすることを特徴とする請求項1〜5のいずれか1項に記載の撮像装置。
JP2010114347A 2010-05-18 2010-05-18 撮像装置 Expired - Fee Related JP5473775B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010114347A JP5473775B2 (ja) 2010-05-18 2010-05-18 撮像装置
US13/096,202 US8368791B2 (en) 2010-05-18 2011-04-28 Imaging apparatus
CN201110123532.0A CN102256067B (zh) 2010-05-18 2011-05-13 成像设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010114347A JP5473775B2 (ja) 2010-05-18 2010-05-18 撮像装置

Publications (2)

Publication Number Publication Date
JP2011244195A JP2011244195A (ja) 2011-12-01
JP5473775B2 true JP5473775B2 (ja) 2014-04-16

Family

ID=44972222

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010114347A Expired - Fee Related JP5473775B2 (ja) 2010-05-18 2010-05-18 撮像装置

Country Status (3)

Country Link
US (1) US8368791B2 (ja)
JP (1) JP5473775B2 (ja)
CN (1) CN102256067B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104365081B (zh) * 2012-06-11 2018-05-08 索尼电脑娱乐公司 图像生成设备以及图像生成方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10308900A (ja) * 1997-03-03 1998-11-17 Toshiba Corp 固体撮像装置およびその応用システム
JP2000287130A (ja) * 1999-03-31 2000-10-13 Sharp Corp 増幅型固体撮像装置
JP4433702B2 (ja) * 2003-06-27 2010-03-17 ソニー株式会社 固体撮像装置およびその駆動方法
JP4144578B2 (ja) * 2003-10-15 2008-09-03 ソニー株式会社 固体撮像装置、画素信号処理方法
JP4425809B2 (ja) * 2005-02-03 2010-03-03 富士通マイクロエレクトロニクス株式会社 撮像装置
JP4442515B2 (ja) * 2005-06-02 2010-03-31 ソニー株式会社 固体撮像装置、固体撮像装置におけるアナログ−デジタル変換方法および撮像装置
JP2007208805A (ja) 2006-02-03 2007-08-16 Matsushita Electric Ind Co Ltd 撮像装置およびイメージセンサ
JP4818019B2 (ja) 2006-08-02 2011-11-16 キヤノン株式会社 光電変換装置および光電変換装置を用いた撮像システム
US8570414B2 (en) * 2009-02-05 2013-10-29 Texas Instruments Incorporated Multiplexed read-out architecture for CMOS image sensors

Also Published As

Publication number Publication date
CN102256067A (zh) 2011-11-23
CN102256067B (zh) 2014-05-14
US8368791B2 (en) 2013-02-05
US20110285868A1 (en) 2011-11-24
JP2011244195A (ja) 2011-12-01

Similar Documents

Publication Publication Date Title
JP4058459B1 (ja) 撮像装置及び撮像システム
JP4500862B2 (ja) 固体撮像装置の駆動方法
JP5264379B2 (ja) 撮像装置、撮像システム及び撮像装置の動作方法
US7256382B2 (en) Solid state imaging device, method of driving solid state imaging device and image pickup apparatus
JP4609428B2 (ja) 固体撮像装置、固体撮像装置の駆動方法および撮像装置
JP5203913B2 (ja) 光電変換装置、撮像システム、及び光電変換装置の駆動方法
US20110013042A1 (en) Solid-state image sensor and imaging system
US7499091B2 (en) Solid-state imaging device and method for driving same
JP4692196B2 (ja) 固体撮像装置、固体撮像装置の駆動方法および撮像装置
US9596425B2 (en) Driving method for an image pickup apparatus, image pickup apparatus, and image pickup system
JP2008271186A (ja) 固体撮像装置
JP2014197832A (ja) 撮像装置及びその駆動方法
US20170244918A1 (en) Solid-state image sensor and image sensing apparatus
KR101467624B1 (ko) 촬상 장치, 촬상 시스템, 및 촬상 장치의 구동 방법
US9001247B2 (en) Imaging system and method for driving imaging system
JP2007067484A (ja) 固体撮像装置
JP2013106206A (ja) 固体撮像装置
JP5473775B2 (ja) 撮像装置
JP4468657B2 (ja) 撮像素子
JP2008270995A (ja) 固体撮像装置
US20150009381A1 (en) Scanning circuit, photoelectric conversion apparatus, and image pickup system
US20220294922A1 (en) Photoelectric conversion device and method of controlling photoelectric conversion device
JP5129035B2 (ja) 固体撮像装置
JP2015180005A (ja) 固体撮像素子およびその駆動方法、並びに撮像装置
JP2009273166A (ja) 撮像素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130514

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140204

LAPS Cancellation because of no payment of annual fees