KR20040093903A - 이온주입의 시트저항 측정용 테스트패턴 및 그가 내장된씨모스 이미지 센서 및 그의 제조 방법 - Google Patents
이온주입의 시트저항 측정용 테스트패턴 및 그가 내장된씨모스 이미지 센서 및 그의 제조 방법 Download PDFInfo
- Publication number
- KR20040093903A KR20040093903A KR1020030027769A KR20030027769A KR20040093903A KR 20040093903 A KR20040093903 A KR 20040093903A KR 1020030027769 A KR1020030027769 A KR 1020030027769A KR 20030027769 A KR20030027769 A KR 20030027769A KR 20040093903 A KR20040093903 A KR 20040093903A
- Authority
- KR
- South Korea
- Prior art keywords
- ion implantation
- region
- blocking pad
- forming
- pad
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 62
- 238000002513 implantation Methods 0.000 title description 6
- 238000012544 monitoring process Methods 0.000 title 1
- 238000005468 ion implantation Methods 0.000 claims abstract description 141
- 230000000903 blocking effect Effects 0.000 claims abstract description 94
- 238000004519 manufacturing process Methods 0.000 claims abstract description 27
- 238000000926 separation method Methods 0.000 claims description 37
- 239000004065 semiconductor Substances 0.000 claims description 28
- 239000000758 substrate Substances 0.000 claims description 25
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 24
- 229920005591 polysilicon Polymers 0.000 claims description 24
- 150000004767 nitrides Chemical class 0.000 claims description 8
- 230000003287 optical effect Effects 0.000 claims description 8
- 241000047703 Nonion Species 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 7
- 125000006850 spacer group Chemical group 0.000 description 21
- 150000002500 ions Chemical class 0.000 description 8
- 239000010410 layer Substances 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 230000005465 channeling Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 125000001475 halogen functional group Chemical group 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14632—Wafer-level processed structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Automation & Control Theory (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 두 번의 이온주입공정이 적용되는 씨모스 이미지 센서의 제조 공정시 각 이온주입공정의 시트저항을 측정하기 위한 테스트패턴 및 그가 내장된 씨모스 이미지 센서를 제공하기 위한 것으로, 이온주입의 시트저항 측정용 테스트패턴이 내장된 씨모스 이미지 센서는 단위화소가 형성될 제1활성영역과 테스트패턴이 형성될 제2활성영역이 정의된 반도체 기판, 상기 제2활성영역 상에서 분리공간을 두고 쌍을 이루는 제1블록킹패드와 상기 제1블록킹패드의 분리공간에 매립된 제2블록킹패드를 갖는 블록킹패드, 상기 제1활성영역에 형성된 상기 단위화소의 제1이온주입영역과 상기 제1블록킹패드에 의해 상기 제2활성영역에 형성된 상기 제1이온주입영역의 테스트영역, 상기 제1활성영역에 형성된 상기 단위화소의 제2이온주입영역과 상기 제2블록킹패드에 의해 상기 제2활성영역에 형성된 상기 제2이온주입영역의 테스트영역, 및 상기 제2활성영역의 양측 끝단과 콘택을 통해 각각 전기적으로 연결되도록 형성되어 상기 제1이온주입영역의 테스트영역의 시트저항을 상기 제2이온주입영역의 테스트영역과 분리하여 측정하는 제1테스트패드 및 제2테스트패드를 포함한다.
Description
본 발명은 반도체 소자의 테스트패턴에 관한 것으로, 특히 이온주입의 시트저항(Rs; Sheet of resistivity)을 측정할 수 있는 테스트패턴이 내장된 씨모스 이미지 센서의 제조 방법에 관한 것이다.
통상적으로 반도체소자의 제조공정은, 웨이퍼 상에 이온주입공정, 사진공정, 식각공정, 확산공정 및 금속공정 등의 제조 공정을 반복적으로 진행하여 특정회로를 형성하여 완성한다.
특히, 이온주입(Ion Implant)은 반도체소자 제조공정 중 확산(Diffusion) 공정과 더불어 반도체 기판속으로 불순물(Dopant)을 주입하여 전기적 특성을 갖도록하는 공정으로서, 이온주입 공정이 도입되기 전의 불순물 주입은 대부분 확산공정에 의하여 이루어졌으나 소자가 고집적화, 고밀도화되어가는 현재의 반도체소자의 제조는 주로 이온주입공정이 사용된다. 즉, 이온주입은 이온의 양을 조절할 수 있고 에너지에 의하여 이온주입깊이를 조절할 수 있어서 균일성 및 재현성이 뛰어나 양산측면에서 유용하다.
일반적으로 씨모스 이미지 센서는 CMOS 공정을 이용하여 형성하는 것으로, 광감지수단인 포토다이오드와 포토다이오드로부터의 광신호를 전기적 신호를 변환하기 위한 트랜지스터들(NMOSFET)로 구성된다.
도 1은 일반적인 4TR 구조의 씨모스 이미지 센서의 단위화소를 도시한 단면도이다.
도 1에 도시된 바와 같이, 씨모스 이미지 센서의 단위화소는 p형 기판상에 성장된 p형 에피층내에 포토다이오드와 트랜지스터를 형성하는데, 포토다이오드(PD)는 깊은 n-영역(Deep n-)과 얕은 p0영역으로 구성되고, 트랜스퍼트랜지스터(Tx)와 리셋트랜지스터(Rx)는 LDD가 없는 소스/드레인 구조이고, 드라이브트랜지스터(Dx)와 셀렉트트랜지스터(Sx)는 LDD(Lightly Doped Drain)를 갖는 소스/드레인 구조이다. 이때, LDD 영역은 저농도 N형 도펀트주입층(N-)이고, 소스/드레인은 고농도 N형 도펀트 주입층(N+)이며, 플로팅확산노드또한 고농도 N형 도펀트 주입층(N+)이다. 여기서, 드라이브트랜지스터(Dx)와 셀렉트트랜지스터(Sx)는 p형 웰에 내포되면서 형성된다.
전술한 바와 같은 단위화소에 있어서, 포토다이오드 및 트랜지스터들은 일련의 이온주입 공정을 통해 형성되는데, 특히 포토다이오드, 드라이브트랜지스터 및 셀렉트트랜지스터는 여러번의 이온주입공정을 거친다. 즉, 포토다이오드는 깊은 n-영역(Deep n-)과 얕은 p0영역을 형성하기 위해 두 번의 이온주입공정(Double implantation)이 필요하고, 드라이브트랜지스터와 셀렉트트랜지스터는 LDD 영역과 소스/드레인을 형성하기 위한 두 번의 이온주입공정이 필요하다. 예를 들어, 포토다이오드의 깊은 n-영역과 트랜지스터의 LDD 영역은 스페이서 형성전에 이온주입하여 형성하고, 포토다이오드의 얕은 p0영역과 트랜지스터의 소스/드레인영역은 스페이서 형성후에 이온주입하여 형성한다.
따라서, 두 번의 이온주입 공정시 각 이온주입공정의 이상유무를 판별하기 위한 테스트패턴(Test pattern)이 필요하고, 테스트패턴은 단위화소를 구성하는 포토다이오드 및 트랜지스터를 형성하기 위한 이온주입공정시 단위화소가 형성되는 활성영역과 분리되는 별도의 활성영역에 이온주입하여 형성한다.
도 2a는 종래 기술에 따른 테스트패턴을 도시한 평면도이고, 도 2b는 도 2a의 A-A'선에 다른 단면도이다.
도 2a에 도시된 바와 같이, 종래 기술에 따른 테스트패턴은 필드산화막(12)에 의해 정의되는 활성영역(11)에 포토다이오드 및 트랜지스터를 형성하기 위한 이온주입공정시 형성되는 이온주입영역과 동일한 도전형의 테스트이온주입영역들이 형성된다. 그리고, 활성영역(11)의 양측 끝단에 콘택(13)을 통해 테스트신호를 인가하기 위한 테스트패드(P1, P2)가 연결된다.
도 2b에 도시된 바와 같이, p형 에피층(10)의 소정 표면에 활성영역(11)을 정의하는 필드산화막(12)이 형성되고, 활성영역(11) 내부에 단위화소를 구성하는 트랜지스터의 LDD 영역 및 소스/드레인영역과 동일한 도전형의 테스트 LDD 영역(14)과 테스트 소스/드레인 영역(15)이 형성된다.
그리고, 활성영역(11) 상부를 층간절연막(16)이 덮으며, 층간절연막(16)을 식각하여 형성한 홀에 활성영역(11)과 콘택되는 콘택(13)이 매립되고, 이 콘택(13)에 각각 테스트패드(P1, P2)가 연결된다.
전술한 바와 같은 테스트패턴은 테스트패드(P1, P2)에 전류를 흘려주어 테스트 LDD 영역과 테스트 소스/드레인 영역의 특성을 측정하므로써 포토다이오드 및 트랜지스터를 형성하기 위한 이온주입공정시 형성되는 이온주입영역들의 전기적 특성을 측정할 수 있다.
특히, 이온주입영역의 시트저항(Rs)은 씨모스 이미지 센서의 단위화소의 전기적 특성을 좌우하는 매우 중요한 요소로서, 위와 같은 테스트패턴을 이용하여 각 이온주입영역의 시트저항을 측정한다.
그러나, 위와 같이 활성영역만으로 구성된 테스트패턴을 이용하는 경우에는 모니터링(monitoring)되는 시트저항값(Rs)이 두 번의 이온주입공정에 의한 복합적인 데이터가 된다. 즉, 두 번의 이온주입공정중 어느 하나의 이온주입공정에 의한 시트저항값의 모니터링이 불가능하게 되고, 이는 시트저항이 쉬프트(shift)되는 경우 어느 이온주입공정에서 문제를 유발했는지의 여부를 정확히 판단하기 어려운 문제를 초래한다.
특히, 두 번의 이온주입공정중 먼저 진행되는 이온주입공정들은 씨모스 이미지 센서의 광특성에 직접적인 영향을 미치는 공정이므로 이의 이상유무 판별을 정확하게 하는 것은 씨모스 이미지 센서의 양산성을 고려할 때 매우 중요하다. 그러나, 종래 기술은 먼저 진행되는 이온주입공정에서의 시트저항을 별도로 분리하여 측정할 수 없는 문제가 있다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 안출한 것으로, 두 번의 이온주입공정이 적용되는 씨모스 이미지 센서의 제조 공정시 이온주입공정의 시트저항값이 쉬프트된 경우라도 정확하게 어느 이온주입공정에서 문제가 발생했는지의 여부를 판별할 수 있는 이온주입의 시트저항 측정용 테스트패턴 및 그가 내장된 씨모스 이미지 센서를 제공하는데 그 목적이 있다.
도 1은 일반적인 4TR 구조의 씨모스 이미지 센서의 단위화소를 도시한 단면도이다.
도 2a는 종래 기술에 따른 테스트패턴을 도시한 평면도,
도 2b는 도 2a의 A-A'선에 다른 단면도,
도 3은 본 발명의 실시예에 따른 테스트패턴을 도시한 단면도,
도 4a 내지 도 4d는 도 3의 테스트패턴이 내장된 씨모스 이미지 센서의 제조 방법을 도시한 공정 단면도,
도 4e는 도 3의 C-C'선에 따른 도 4d의 결과를 나타낸 단면도.
* 도면의 주요 부분에 대한 부호의 설명
20 : 필드산화막 21 : 활성영역
22 : 이온주입영역 23 : 비이온주입영역
24a, 24b : 도전성 블록킹패드쌍 25 : 절연성 블록킹패드
26 : 콘택 P1, P2 : 제1,2테스트패드
상기 목적을 달성하기 위한 이온주입의 시트저항 측정용 테스트패턴은 분리공간을 두고 쌍을 이루는 제1블록킹패드와 상기 제1블록킹패드의 분리공간에 형성된 제2블록킹패드를 갖는 블록킹패드, 상기 제1블록킹패드를 마스크로 한 이온주입에 의해 형성되는 제1이온주입영역과 상기 제1블록킹패드와 상기 제2블록킹패드를 마스크로 한 이온주입에 의해 형성되는 제2이온주입영역을 갖는 활성영역, 및 상기 활성영역의 양측 끝단과 콘택을 통해 각각 전기적으로 연결되도록 형성되어 상기 제1이온주입영역의 시트저항을 상기 제2이온주입영역과 분리하여 측정하는 제1테스트패드 및 제2테스트패드를 포함하는 것을 특징으로 한다.
그리고, 본 발명의 이온주입의 시트저항 측정용 테스트패턴의 제조 방법은 반도체기판에 활성영역을 정의하는 필드산화막을 형성하는 단계, 상기 활성영역 상에 상기 활성영역의 표면을 노출시키는 분리공간을 갖는 제1블록킹패드를 형성하는 단계, 상기 제1블록킹패드를 마스크로 하여 상기 반도체기판에 1차 이온주입을 행하여 상기 활성영역에 제1이온주입영역을 형성하는 단계, 상기 제1블록킹패드의 분리공간을 매립하는 제2블록킹패드를 형성하는 단계, 상기 제1 및 제2블록킹패드를 마스크로 하여 상기 반도체기판에 2차 이온주입을 행하여 상기 활성영역에 제2이온주입영역을 형성하는 단계, 및 상기 제2이온주입영역에 접속되는 테스트패드를 형성하는 단계를 포함하는 것을 특징으로 한다.
그리고, 본 발명의 이온주입의 시트저항 측정용 테스트패턴이 내장된 씨모스 이미지 센서는 단위화소가 형성될 제1활성영역과 테스트패턴이 형성될 제2활성영역이 정의된 반도체 기판, 상기 제2활성영역 상에서 분리공간을 두고 쌍을 이루는 제1블록킹패드와 상기 제1블록킹패드의 분리공간에 매립된 제2블록킹패드를 갖는 블록킹패드, 상기 제1활성영역에 형성된 상기 단위화소의 제1이온주입영역과 상기 제1블록킹패드에 의해 상기 제2활성영역에 형성된 상기 제1이온주입영역의 테스트영역, 상기 제1활성영역에 형성된 상기 단위화소의 제2이온주입영역과 상기 제2블록킹패드에 의해 상기 제2활성영역에 형성된 상기 제2이온주입영역의 테스트영역, 및 상기 제2활성영역의 양측 끝단과 콘택을 통해 각각 전기적으로 연결되도록 형성되어 상기 제1이온주입영역의 테스트영역의 시트저항을 상기 제2이온주입영역의 테스트영역과 분리하여 측정하는 제1테스트패드 및 제2테스트패드를 포함하는 것을 특징으로 한다.
그리고, 본 발명의 이온주입의 시트저항 측정용 테스트패턴이 내장된 씨모스 이미지 센서의 제조 방법은 반도체 기판 상에 단위화소가 형성될 제1활성영역과 테스트패턴이 형성될 제2활성영역을 정의하는 필드산화막을 형성하는 단계, 상기 제2활성영역 상에 상기 제2활성영역의 표면을 노출시키는 분리공간을 갖는 제1블록킹패드를 형성하는 단계, 상기 제1블록킹패드를 마스크로 하여 상기 반도체 기판에 상기 단위화소를 형성하기 위한 1차 이온주입을 행하여 상기 제2활성영역에 제1이온주입영역을 형성하는 단계, 상기 제1블록킹패드의 분리공간을 매립하는 제2블록킹패드를 형성하는 단계, 상기 제1 및 제2블록킹패드를 마스크로 하여 상기 반도체기판에 상기 단위화소를 형성하기 위한 2차 이온주입을 행하여 상기 제2활성영역에 제2이온주입영역을 형성하는 단계, 및 상기 제2이온주입영역에 접속되는 테스트패드를 형성하는 단계를 포함하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 3은 본 발명의 실시예에 따른 테스트패턴을 도시한 단면도이다.
도 3에 도시된 바와 같이, 테스트패턴은 필드산화막(20)에 의해 정의되며 이온주입영역(22)과 비이온주입영역(23)으로 이루어진 활성영역(21), 활성영역(21)의 비이온주입영역(23) 사이의 분리거리 'd'을 두고 분리되어 활성영역(21)에 오버랩되는 도전성 블록킹패드쌍(24a, 24b), 도전성 블록킹패드쌍(24a, 24b)의 분리공간 에 형성된 절연성 블록킹패드(25), 활성영역(21)의 이온주입영역(22)의 양끝단 상에 형성된 복수개의 콘택(26), 각각 복수개의 콘택(26)을 통해 테스트신호를 공급하는 제1테스트패드(P1) 및 제2테스트패드(P2)로 구성된다.
위에서, 활성영역(21)은 이온주입영역(22)과 비이온주입영역(23)으로 구성되고, 비이온주입영역(23)은 도전성 블록킹패드쌍(24a, 24b)에 의해 이온이 이온주입되지 않은 영역이고, 이온주입영역(22)은 도전성 블록킹패드쌍(24a, 24b)을 마스크로 사용하여 이온이 주입된 제1이온주입영역(22a)과 도전성블록킹패드쌍(24a, 24b)과 절연성 블록킹패드(25)를 마스크로 사용하여 이온이 주입된 제2이온주입영역(22b)으로 구분된다. 여기서, 제1이온주입영역(22a)은 단위화소를 구성하는 트랜지스터의 LDD 영역을 형성하기 위한 이온주입시 형성된 것이고, 제2이온주입영역(22b)은 트랜지스터의 소스/드레인 영역을 형성하기 위한 이온주입시 형성된 것이다. 한편, 제2이온주입영역(22b)은 활성영역(21)을 오버랩하면서 필드산화막(20)도 오버랩하는 면적을 갖는다.
그리고, 도전성 블록킹패드쌍(24a, 24b)은 소정 거리 'd'만큼 분리되어 있는데, 도전성 블록킹패드쌍(24a, 24b)의 X축 방향의 길이는 활성영역(21)을 벗어나지 않는 폭을 갖고, 도전성 블록킹패드쌍(25)의 Y축방향의 길이는 콘택(26) 사이의 활성영역(21)의 폭을 벗어나지 않는다. 즉, 도전성 블록킹패드쌍(24a, 24b)은 X축으로는 활성영역(21)의 일부와 필드산화막(20)의 일부를 동시에 오버랩하는 길이는 갖고, Y축으로는 콘택(26) 사이의 활성영역(21) 상부를 오버랩하는 길이를 갖는다. 한편, 도전성 블록킹패드쌍(24a, 24b)은 폴리실리콘막이다.
그리고, 절연성 블록킹패드(25)은 도전성 블록킹패드쌍(24a, 24b)간 분리공간에 매립되어 형성된 것으로, X축 방향의 길이는 도전성 블록킹패드쌍(24a, 24b)간 분리 거리 'd'을 갖고, Y축 방향의 길이는 도전성 블록킹패드쌍(24a, 24b)의 Y축 방향의 길이와 동일하다. 한편, 절연성 블록킹패드(25)는 산화막 또는 질화막이다.
도 3과 같이 도전성 블록킹패드쌍(24a, 24b)과 절연성 블록킹패드(25)에 의해 제2이온주입영역(22b)을 형성하기 위한 이온주입공정으로부터 활성영역(21)을 격리시키므로 제1이온주입영역(22a)의 시트저항과 제2이온주입영역(22b)의 시트저항을 각각 별도로 측정할 수 있다. 특히, 제1이온주입영역(22a)의 시트저항을 정확하게 측정할 수 있다.
이와 같은 테스트패턴을 이용하면, 씨모스 이미지 센서의 단위화소 제조시, 두 번의 이온주입공정이 필요한 포토다이오드 및 트랜지스터들의 각 이온주입공정별 시트저항을 정확하게 측정할 수 있다.
도 4a 내지 도 4d는 도 3의 테스트패턴이 내장된 씨모스 이미지 센서의 제조 방법을 도시한 공정 단면도로서, 도 3의 B-B'선에 따른 공정 단면도이다. 여기서, 후술하는 도 4a 내지 도 4d는 씨모스 이미지 센서의 단위화소를 구성하는 LDD 구조의 소스/드레인영역을 갖는 트랜지스터의 제조 방법을 도시하고 있다.
도 4a에 도시된 바와 같이, 공지된 방법을 이용하여 단위화소지역과 테스트패턴지역이 정의된 반도체 기판(31)의 표면에 활성영역(31a, 31b)을 정의하는 필드산화막(32)을 형성한 후, 반도체 기판(31) 상에 게이트절연막(33)을 형성한다.
다음에, 게이트절연막(33) 상에 단위화소를 구성하는 트랜지스터들의 게이트전극이 될 폴리실리콘막을 증착한다.
다음에, 폴리실리콘막과 게이트절연막(33)을 연속해서 식각하여 반도체기판(31)의 단위화소지역에 트랜지스터의 게이트전극(34)을 형성함과 동시에테스트패턴지역에 활성영역(31b)과 필드산화막(32)을 동시에 오버랩하는 면적을 갖는 폴리실리콘막패드쌍(35a, 35b)을 형성한다. 이때, 폴리실리콘막패드쌍(35a, 35b)은 활성영역(31b)의 일부 표면을 노출시키는 폭의 분리거리 d를 갖고 형성되고, 분리거리 d는 후속 트랜지스터의 게이트전극 측벽에 형성되는 스페이서의 폭의 2배보다 작은 폭을 갖도록 한다.
도 4b에 도시된 바와 같이, 트랜지스터의 LDD 영역(36)을 형성하기 위한 1차 이온주입(1st IMP)을 진행한다. 이때, 테스트패턴지역에는 LDD 영역(36)과 동일한 불순물이 주입되는 테스트 LDD 영역(37)이 형성된다.
도 4c에 도시된 바와 같이, 게이트전극(34)의 양측벽에 스페이서(38)를 형성한다. 이와 동시에 폴리실리콘막패드쌍(35a, 35b)의 분리공간에 절연성패드(39)가 매립된다. 여기서, 스페이서(38)는 통상적으로 게이트전극(34)을 포함한 전면에 산화막 또는 질화막을 1000Å∼1500Å 정도로 증착한 후 에치백하여 형성하는 것이다. 이때, 폴리실리콘막패드쌍(35a, 35b)의 분리거리가 스페이서(38)의 2배 폭보다 작게 설정되어 있으므로 에치백후 폴리실리콘막패드쌍(35a, 35b)의 분리공간에 절연성패드(39)가 매립되는 형태로 잔류한다. 만약 폴리실리콘막패드쌍(35a, 35b)의 분리거리 'd'가 스페이서의 2배 두께와 같은 경우 절연성스페이서(39)는 스페이서(28) 두 개가 결합된 형태일 것이고, 분리거리 'd'가 스페이서의 2배 두께보다 큰 경우에는 절연성스페이서(39)는 스페이서(38) 두 개가 결합되지 않고 떨어져 형성되는 형태를 가질 것이다. 따라서, 분리거리 'd'가 스페이서의 2배 두께보다 작아야만 후속 테스트 소스/드레인 영역을 형성하기 위한 2차 이온주입공정이테스트 LDD 영역(37)에 진행되지 않도록 할 수 있다. 최근에 0.18㎛ 기술을 이용하는 씨모스 이미지 센서 제조시 스페이서(38)의 폭은 0.15㎛ 정도로 폴리실리콘막패드쌍(35a, 35b)의 분리거리 'd'는 0.25㎛으로 설정한다.
한편, 폴리실리콘막패드쌍(35a, 35b) 각각의 측벽에도 스페이서(38)가 형성될 수 있다.
다음에, 도 4d에 도시된 바와 같이, 트랜지스터의 소스/드레인영역(40)을 형성하기 위한 2차 이온주입(2nd IMP)을 진행한다. 이때, 폴리실리콘막패드쌍(35a, 35b) 및 절연성패드(39)에 의해 폴리실리콘막패드쌍(35a, 35b)의 분리공간에는 2차 이온주입(2nd IMP)이 진행되지 않으므로 폴리실리콘막패드쌍(35a, 35b)의 분리공간 아래의 활성영역에는 테스트 LDD 영역(37)만 존재한다.
한편, 위와 같은 2차 이온주입에 의해 테스트패턴 지역에도 소스/드레인영역과 동일한 불순물이 주입되는 테스트 소스/드레인영역(도 4e의 37)이 형성된다.
다음으로, 도면에 도시되지 않지만, 층간절연막, 콘택 및 테스트패드 공정을 진행한다. 이는 도 4e를 참조하여 설명하기로 한다.
도 4e는 도 3의 C-C'선에 따른 도 4d의 결과를 나타낸 단면도이다.
도 4e에 도시된 바와 같이, 반도체 기판(31)의 테스트패턴지역 상에 게이트절연막(33)과 폴리실리콘막패드(35a)의 적층을 형성하고, 폴리실리콘막패드(35a)의 양측 반도체 기판(31)에 테스트 LDD 영역(37)과 테스트 소스/드레인 영역(41)을 형성한다. 이때, 폴리실리콘막패드(35a) 아래에는 어떠한 이온주입영역도 존재하지 않는다.
이와 같이, 테스트 소스/드레인 영역(41)을 형성한 후, 전면에 층간절연막(42)을 증착하고, 층간절연막(42)을 식각하여 반도체 기판(31)의 일부 표면을 노출시키는 콘택홀을 형성한다. 바람직하게, 콘택홀에 의해 노출되는 반도체 기판(31)의 일부는 테스트 소스/드레인 영역(41)이다.
다음으로, 콘택홀에 콘택(43)을 매립시키고, 콘택(43)을 포함한 층간절연막(42) 상에 금속막을 증착한 후 패터닝하여 제1테스트패드(P1)와 제2테스트패드(P2)를 형성한다. 이때, 제1테스트패드(P1)와 제2테스트패드(P2)는 단위화소 제조시 금속배선(M1) 공정시 형성한 것이다.
전술한 바에 의하면, 스페이서(38) 형성전에 이루어지는 1차 이온주입과 스페이서(38) 형성후에 이루어지는 2차 이온주입 구조를 채택하는 씨모스 이미지 센서의 제조 공정을 고려할 때, 도 3의 테스트패턴을 내장하면 1차 이온주입과 2차 이온주입의 시트저항을 각각 모니터링할 수 있다.
예컨대, NMOSFET의 LDD 영역과 소스/드레인영역, NMOSFET의 LDD 영역과 할로(HALO) 영역, PMOSFET의 저농도이온주입영역과 할로 영역, 포토다이오드의 깊은 n-영역과 얕은 p0영역을 각각 분리하여 모니터링할 수 있다. 여기서, 할로(HALO) 영역은 잘 알려진 바와 같이, 숏채널효과(Short effect)를 방지하기 위해 도입되는 이온주입공정에 의해 형성되는 것이다.
또한, 씨모스 이미지 센서의 광특성에 직접적인 영향을 미치는 1차 이온주입공정에서의 시트저항을 2차 이온주입공정과 별도로 정확하게 모니터링할 수 있다.종래에는 1차 이온주입공정에서의 시트저항을 별도로 분리하여 모니터링할 수 없었다.
상술한 바와 같은 본 발명의 실시예에서, 절연성패드(39)는 산화막 또는 질화막을 이용하는데, 절연성패드(39)로 이용되는 산화막은 스페이서 형성후 진행되는 2차 이온주입공정에서 채널링(channeling)이 발생할 수 있으나, 질화막은 산화막과 동일한 두께에서 채널링이 억제된다. 통상적으로 질소는 불순물의 확산을 억제하는 것으로 알려져 있다. 결국, 절연성패드(39)는 2차 이온주입공정시의 불순물이 테스트 LDD 영역으로 확산하는 것이 방지될 수 있는 물질과 증착 두께를 갖는 것이 바람직하다.
또한, 스페이서(38)의 증착 두께를 증가시키면 폴리실리콘막패드쌍(35a, 35b)의 분리거리 d를 보다 크게 가져갈 수 있는데, 이때에도 폴리실리콘막패드쌍(35a, 35b)의 분리거리 d는 스페이서의 2배 두께보다 작게 설정되어야 한다. 이와 같이, 폴리실리콘막패드쌍(35a, 35b)의 분리거리 d를 보다 크게 가져가면, 테스트 LDD 영역(37)의 면적 증가를 통해 시트저항값을 감소시키는 효과를 얻는다. 바람직하게, 테스트 LDD 영역(37)의 면적 증가를 구현하기 위한 스페이서의 증착 두께는 2000Å∼2500Å이다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같은 본 발명은 도전성 블록킹패드 및 절연성 블록킹패드를 추가로 삽입하므로써 시트저항 데이터가 쉬프트된 경우라도 정확하게 어떤 이온주입공정이 문제되는지의 여부를 용이하게 판별할 수 있는 효과가 있다.
또한, 씨모스 이미지 센서 제조시 간단하게 테스트패턴을 형성할 수 있으므로 실제 씨모스 이미지 센서에 테스트패턴을 탑재하는 것이 용이한 효과가 있다.
또한, 씨모스 이미지 센서의 광특성에 영향을 미치는 이온주입공정의 시트저항을 정확하게 모니터링할 수 있으므로 씨모스 이미지 센서 양산시 이상유무 판별 및 피드백액션(feedback action)이 매우 용이하여 품질을 향상시킬 수 있는 효과가 있다.
Claims (24)
- 분리공간을 두고 쌍을 이루는 제1블록킹패드와 상기 제1블록킹패드의 분리공간에 형성된 제2블록킹패드를 갖는 블록킹패드;상기 제1블록킹패드를 마스크로 한 이온주입에 의해 형성되는 제1이온주입영역과 상기 제1블록킹패드와 상기 제2블록킹패드를 마스크로 한 이온주입에 의해 형성되는 제2이온주입영역을 갖는 활성영역; 및상기 활성영역의 양측 끝단과 콘택을 통해 각각 전기적으로 연결되도록 형성되어 상기 제1이온주입영역의 시트저항을 상기 제2이온주입영역과 분리하여 측정하는 제1테스트패드 및 제2테스트패드를 포함하는 이온주입의 시트저항 측정용 테스트패턴.
- 제1항에 있어서,상기 활성영역은 상기 제1블록킹패드에 의해 상기 이온주입이 되지 않는 비이온주입영역을 더 포함하는 것을 특징으로 하는 이온주입의 시트저항 측정용 테스트패턴.
- 제1항에 있어서,상기 제1블록킹패드는 도전막이고, 상기 제2블록킹패드는 절연막인 것을 특징으로 하는 이온주입의 시트저항 측정용 테스트패턴.
- 제3항에 있어서,상기 도전막은 폴리실리콘막인 것을 특징으로 하는 이온주입의 시트저항 측정용 테스트패턴.
- 제3항에 있어서,상기 절연막은 산화막 또는 질화막인 것을 특징으로 하는 이온주입의 시트저항 측정용 테스트패턴.
- 반도체기판에 활성영역을 정의하는 필드산화막을 형성하는 단계;상기 활성영역 상에 상기 활성영역의 표면을 노출시키는 분리공간을 갖는 제1블록킹패드를 형성하는 단계;상기 제1블록킹패드를 마스크로 하여 상기 반도체기판에 1차 이온주입을 행하여 상기 활성영역에 제1이온주입영역을 형성하는 단계;상기 제1블록킹패드의 분리공간을 매립하는 제2블록킹패드를 형성하는 단계;상기 제1 및 제2블록킹패드를 마스크로 하여 상기 반도체기판에 2차 이온주입을 행하여 상기 활성영역에 제2이온주입영역을 형성하는 단계;상기 제2이온주입영역에 접속되는 테스트패드를 형성하는 단계를 포함하는 이온주입의 시트저항 측정용 테스트패턴의 제조 방법.
- 제6항에 있어서,상기 제1블록킹패드를 형성하는 단계는,상기 반도체 기판 상에 제1절연막을 형성하는 단계;상기 제1절연막 상에 도전막을 형성하는 단계;상기 도전막과 제1절연막을 선택적으로 식각하여 상기 활성영역과 상기 필드산화막을 동시에 오버랩하면서 상기 활성영역의 표면을 노출시키는 분리공간을 갖는 도전막패턴의 쌍을 형성하는 단계를 포함하는 것을 특징으로 하는 이온주입의 시트저항 측정용 테스트패턴의 제조 방법.
- 제7항에 있어서,상기 도전막은 폴리실리콘막인 것을 특징으로 하는 이온주입의 시트저항 측정용 테스트패턴의 제조 방법.
- 제6항에 있어서,상기 제2블록킹패드를 형성하는 단계는,상기 제1블록킹패드를 포함한 전면에 제2절연막을 형성하는 단계; 및상기 제2절연막을 에치백하여 상기 제1블록킹패드의 분리공간을 매립하는 제2절연막패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 이온주입의 시트저항 측정용 테스트패턴의 제조 방법.
- 제9항에 있어서,상기 제2절연막은 산화막 또는 질화막인 것을 특징으로 하는 이온주입의 시트저항 측정용 테스트패턴의 제조 방법.
- 단위화소가 형성될 제1활성영역과 테스트패턴이 형성될 제2활성영역이 정의된 반도체 기판;상기 제2활성영역 상에서 분리공간을 두고 쌍을 이루는 제1블록킹패드와 상기 제1블록킹패드의 분리공간에 매립된 제2블록킹패드를 갖는 블록킹패드;상기 제1활성영역에 형성된 상기 단위화소의 제1이온주입영역과 상기 제1블록킹패드에 의해 상기 제2활성영역에 형성된 상기 제1이온주입영역의 테스트영역;상기 제1활성영역에 형성된 상기 단위화소의 제2이온주입영역과 상기 제2블록킹패드에 의해 상기 제2활성영역에 형성된 상기 제2이온주입영역의 테스트영역;상기 제2활성영역의 양측 끝단과 콘택을 통해 각각 전기적으로 연결되도록 형성되어 상기 제1이온주입영역의 테스트영역의 시트저항을 상기 제2이온주입영역의 테스트영역과 분리하여 측정하는 제1테스트패드 및 제2테스트패드를 포함하는 이온주입의 시트저항 측정용 테스트패턴이 내장된 씨모스 이미지 센서.
- 제11항에 있어서,상기 제2활성영역은,상기 제1블록킹패드를 마스크로 한 이온주입에 의해 형성되는 제1이온주입영역;상기 제1블록킹패드와 상기 제2블록킹패드를 마스크로 한 이온주입에 의해 형성되는 제2이온주입영역; 및상기 제1블록킹패드에 의해 상기 이온주입이 되지 않는 비이온주입영역을 포함하는 것을 특징으로 하는 이온주입의 시트저항 측정용 테스트패턴이 내장된 씨모스 이미지 센서.
- 제11항에 있어서,상기 제1블록킹패드는 도전막이고, 상기 제2블록킹패드는 절연막인 것을 특징으로 하는 이온주입의 시트저항 측정용 테스트패턴이 내장된 씨모스 이미지 센서.
- 제13항에 있어서,상기 도전막은 폴리실리콘막인 것을 특징으로 하는 이온주입의 시트저항 측정용 테스트패턴이 내장된 씨모스 이미지 센서.
- 제13항에 있어서,상기 절연막은 산화막 또는 질화막인 것을 특징으로 하는 이온주입의 시트저항 측정용 테스트패턴이 내장된 씨모스 이미지 센서.
- 제11항에 있어서,상기 제1이온주입영역은,상기 단위화소를 형성하는 포토다이오드의 깊은 n-영역 또는 상기 포토다이오드로부터의 광신호를 전기신호로 변환하는 트랜지스터의 LDD 영역을 포함하는 것을 특징으로 하는 이온주입의 시트저항 측정용 테스트패턴이 내장된 씨모스 이미지 센서.
- 제11항에 있어서,상기 제2이온주입영역은,상기 단위화소를 형성하는 포토다이오드의 얕은 p0영역 또는 상기 포토다이오드로부터의 광신호를 전기신호로 변환하는 트랜지스터의 소스/드레인 영역을 포함하는 것을 특징으로 하는 이온주입의 시트저항 측정용 테스트패턴이 내장된 씨모스 이미지 센서.
- 반도체 기판 상에 단위화소가 형성될 제1활성영역과 테스트패턴이 형성될 제2활성영역을 정의하는 필드산화막을 형성하는 단계;상기 제2활성영역 상에 상기 제2활성영역의 표면을 노출시키는 분리공간을 갖는 제1블록킹패드를 형성하는 단계;상기 제1블록킹패드를 마스크로 하여 상기 반도체 기판에 상기 단위화소를형성하기 위한 1차 이온주입을 행하여 상기 제2활성영역에 제1이온주입영역을 형성하는 단계;상기 제1블록킹패드의 분리공간을 매립하는 제2블록킹패드를 형성하는 단계;상기 제1 및 제2블록킹패드를 마스크로 하여 상기 반도체기판에 상기 단위화소를 형성하기 위한 2차 이온주입을 행하여 상기 제2활성영역에 제2이온주입영역을 형성하는 단계; 및상기 제2이온주입영역에 접속되는 테스트패드를 형성하는 단계를 포함하는 이온주입의 시트저항 측정용 테스트패턴이 내장된 씨모스 이미지 센서의 제조 방법.
- 제18항에 있어서,상기 제1블록킹패드를 형성하는 단계는,상기 반도체 기판 상에 게이트절연막과 게이트전극용 도전막을 형성하는 단계; 및상기 게이트전극용 도전막과 상기 게이트절연막을 식각하여 상기 제1활성영역 상에 트랜지스터의 게이트전극을 형성함과 동시에 상기 제2활성영역 상에 상기 제1블록킹패드를 형성하는 단계를 포함하는 것을 특징으로 하는 이온주입의 시트저항 측정용 테스트패턴이 내장된 씨모스 이미지 센서의 제조 방법.
- 제19항에 있어서,상기 게이트전극용 도전막은 폴리실리콘막인 것을 특징으로 하는 이온주입의 시트저항 측정용 테스트패턴이 내장된 씨모스 이미지 센서의 제조 방법.
- 제18항에 있어서,상기 제2블록킹패드를 형성하는 단계는,상기 제1블록킹패드를 포함한 전면에 절연막을 형성하는 단계; 및상기 절연막을 에치백하여 상기 제1블록킹패드의 분리공간을 매립하는 상기 절연막으로 된 상기 제2블록킹패드를 형성하는 단계를 포함하는 것을 특징으로 하는 이온주입의 시트저항 측정용 테스트패턴이 내장된 씨모스 이미지 센서의 제조 방법.
- 제21항에 있어서,상기 절연막은 산화막 또는 질화막을 포함하는 것을 특징으로 하는 이온주입의 시트저항 측정용 테스트패턴이 내장된 씨모스 이미지 센서의 제조 방법.
- 제18항에 있어서,상기 제1이온주입영역은,상기 단위화소를 형성하는 포토다이오드의 깊은 n-영역 또는 상기 포토다이오드로부터의 광신호를 전기신호로 변환하는 트랜지스터의 LDD 영역을 형성하는 단계에서 형성되는 것을 특징으로 하는 이온주입의 시트저항 측정용 테스트패턴이 내장된 씨모스 이미지 센서의 제조 방법.
- 제18항에 있어서,상기 제2이온주입영역은,상기 단위화소를 형성하는 포토다이오드의 얕은 p0영역 또는 상기 포토다이오드로부터의 광신호를 전기신호로 변환하는 트랜지스터의 소스/드레인 영역을 형성하는 단계에서 형성되는 것을 이온주입의 시트저항 측정용 테스트패턴이 내장된 씨모스 이미지 센서의 제조 방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030027769A KR101000600B1 (ko) | 2003-04-30 | 2003-04-30 | 이온주입의 시트저항 측정용 테스트패턴 및 그가 내장된씨모스 이미지 센서 및 그의 제조 방법 |
| US10/747,324 US7049167B2 (en) | 2003-04-30 | 2003-12-23 | CMOS image sensor having test pattern therein and method for manufacturing the same |
| US11/373,811 US7183599B2 (en) | 2003-04-30 | 2006-03-09 | CMOS image sensor having test pattern therein and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030027769A KR101000600B1 (ko) | 2003-04-30 | 2003-04-30 | 이온주입의 시트저항 측정용 테스트패턴 및 그가 내장된씨모스 이미지 센서 및 그의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040093903A true KR20040093903A (ko) | 2004-11-09 |
| KR101000600B1 KR101000600B1 (ko) | 2010-12-10 |
Family
ID=36652421
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030027769A KR101000600B1 (ko) | 2003-04-30 | 2003-04-30 | 이온주입의 시트저항 측정용 테스트패턴 및 그가 내장된씨모스 이미지 센서 및 그의 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7049167B2 (ko) |
| KR (1) | KR101000600B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100806344B1 (ko) * | 2006-10-20 | 2008-03-03 | 삼성전자주식회사 | 비휘발성 기억 소자 및 그 형성 방법 |
| KR100826761B1 (ko) * | 2006-12-08 | 2008-04-30 | 동부일렉트로닉스 주식회사 | 시모스 공정의 단계별 테스트 패턴 세트와 테스트 방법 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101000600B1 (ko) * | 2003-04-30 | 2010-12-10 | 크로스텍 캐피탈, 엘엘씨 | 이온주입의 시트저항 측정용 테스트패턴 및 그가 내장된씨모스 이미지 센서 및 그의 제조 방법 |
| KR100744110B1 (ko) * | 2004-06-25 | 2007-08-01 | 삼성전자주식회사 | 이미지 소자의 모니터링 패턴 및 이를 이용한 이미지소자의 공정 모니터링 방법 |
| JP4714502B2 (ja) * | 2005-04-26 | 2011-06-29 | パナソニック株式会社 | 固体撮像装置 |
| KR100757654B1 (ko) * | 2006-05-26 | 2007-09-10 | 매그나칩 반도체 유한회사 | 시모스 이미지 센서 및 그 제조 방법 |
| FR2916856B1 (fr) * | 2007-06-01 | 2009-12-04 | Commissariat Energie Atomique | Dispositif de mesure de resistivite de contact metal/semi-conducteur. |
| CN101459046B (zh) * | 2007-12-13 | 2010-11-10 | 中芯国际集成电路制造(上海)有限公司 | 轻掺杂漏极掺杂区方块电阻的测试结构及其制造方法 |
| KR100935767B1 (ko) * | 2007-12-27 | 2010-01-06 | 주식회사 동부하이텍 | 이미지 센서의 제조 방법 |
| KR20100036033A (ko) * | 2008-09-29 | 2010-04-07 | 크로스텍 캐피탈, 엘엘씨 | 트랜지스터, 이를 구비한 이미지 센서 및 그의 제조방법 |
| CN102097388B (zh) * | 2009-12-15 | 2013-12-18 | 上海华虹Nec电子有限公司 | 在cmos工艺中集成光电二极管的方法 |
| TWI655753B (zh) * | 2015-03-11 | 2019-04-01 | 日商新力股份有限公司 | Solid-state imaging device and manufacturing method, semiconductor wafer, and electronic device |
| CN108573884B (zh) * | 2017-03-07 | 2020-06-09 | 中芯国际集成电路制造(上海)有限公司 | 测试结构及其形成方法、测试方法 |
| KR102530072B1 (ko) * | 2018-01-10 | 2023-05-08 | 삼성전자주식회사 | 이미지 센서, 촬상 장치 및 이미지 센서 칩 패키지의 제조 방법 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56130968A (en) * | 1980-03-17 | 1981-10-14 | Matsushita Electric Ind Co Ltd | Semiconductor device |
| US5760458A (en) * | 1996-10-22 | 1998-06-02 | Foveonics, Inc. | Bipolar-based active pixel sensor cell with poly contact and increased capacitive coupling to the base region |
| US5851889A (en) * | 1997-01-30 | 1998-12-22 | Advanced Micro Devices, Inc. | Semiconductor gate conductor with a substantially uniform doping profile having minimal susceptibility to dopant penetration into the underlying gate dielectric |
| US6333526B1 (en) * | 1997-11-27 | 2001-12-25 | Nec Corporation | Charge transfer device and a manufacturing process therefor |
| TW392310B (en) * | 1998-02-03 | 2000-06-01 | Utek Semiconductor Corp | Manufacture method of the double gates in the CMOSFET |
| US6091082A (en) * | 1998-02-17 | 2000-07-18 | Stmicroelectronics, Inc. | Electrostatic discharge protection for integrated circuit sensor passivation |
| JP3225939B2 (ja) * | 1998-12-18 | 2001-11-05 | 日本電気株式会社 | 固体撮像装置及びその製造方法 |
| JP3576033B2 (ja) * | 1999-03-31 | 2004-10-13 | 株式会社東芝 | 固体撮像装置 |
| US6617174B2 (en) * | 1999-06-08 | 2003-09-09 | Tower Semiconductor Ltd. | Fieldless CMOS image sensor |
| JP3687777B2 (ja) * | 1999-12-21 | 2005-08-24 | シャープ株式会社 | 半導体装置およびその検査方法 |
| US7074640B2 (en) * | 2000-06-06 | 2006-07-11 | Simon Fraser University | Method of making barrier layers |
| KR20020010800A (ko) * | 2000-07-31 | 2002-02-06 | 박종섭 | 반도체소자의 테스트 패턴 형성방법 |
| FR2820883B1 (fr) * | 2001-02-12 | 2003-06-13 | St Microelectronics Sa | Photodiode a grande capacite |
| US6911694B2 (en) * | 2001-06-27 | 2005-06-28 | Ricoh Company, Ltd. | Semiconductor device and method for fabricating such device |
| KR100429568B1 (ko) * | 2001-11-03 | 2004-05-03 | 주식회사 하이닉스반도체 | 면저항을 측정하기 위한 이미지센서 및 그 제조 방법 |
| US6900091B2 (en) * | 2002-08-14 | 2005-05-31 | Advanced Analogic Technologies, Inc. | Isolated complementary MOS devices in epi-less substrate |
| KR20040036087A (ko) * | 2002-10-23 | 2004-04-30 | 주식회사 하이닉스반도체 | 광의 파장에 따라 포토다이오드의 깊이가 다른 씨모스이미지센서 및 그 제조 방법 |
| KR101000600B1 (ko) * | 2003-04-30 | 2010-12-10 | 크로스텍 캐피탈, 엘엘씨 | 이온주입의 시트저항 측정용 테스트패턴 및 그가 내장된씨모스 이미지 센서 및 그의 제조 방법 |
| KR101028137B1 (ko) * | 2003-04-30 | 2011-04-08 | 크로스텍 캐피탈, 엘엘씨 | 씨모스 이미지 센서의 단위화소 |
-
2003
- 2003-04-30 KR KR1020030027769A patent/KR101000600B1/ko not_active IP Right Cessation
- 2003-12-23 US US10/747,324 patent/US7049167B2/en not_active Expired - Fee Related
-
2006
- 2006-03-09 US US11/373,811 patent/US7183599B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100806344B1 (ko) * | 2006-10-20 | 2008-03-03 | 삼성전자주식회사 | 비휘발성 기억 소자 및 그 형성 방법 |
| US7700426B2 (en) | 2006-10-20 | 2010-04-20 | Samsung Electronics Co., Ltd. | Nonvolatile memory device and method of forming the same |
| KR100826761B1 (ko) * | 2006-12-08 | 2008-04-30 | 동부일렉트로닉스 주식회사 | 시모스 공정의 단계별 테스트 패턴 세트와 테스트 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040217397A1 (en) | 2004-11-04 |
| US7049167B2 (en) | 2006-05-23 |
| US7183599B2 (en) | 2007-02-27 |
| KR101000600B1 (ko) | 2010-12-10 |
| US20060151817A1 (en) | 2006-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7183599B2 (en) | CMOS image sensor having test pattern therein and method for manufacturing the same | |
| US6040208A (en) | Angled ion implantation for selective doping | |
| US8084341B2 (en) | Semiconductor device and method for manufacturing the same | |
| US6589826B2 (en) | Thin film transistor and a method of forming the same | |
| KR20050009211A (ko) | 이미지 센서의 제조 방법 및 이미지 센서 | |
| KR19980053390A (ko) | 듀얼 게이트(dual-gate)의 반도체 장치 제조방법 | |
| KR100558064B1 (ko) | 접합누설전류 측정 패턴의제조방법 | |
| KR20000044936A (ko) | 씨모스 트랜지스터의 제조 방법 | |
| JP7268408B2 (ja) | 半導体装置及びその製造方法 | |
| US20030049920A1 (en) | Manufacturing method of semiconductor device | |
| KR100672683B1 (ko) | 바이폴라트랜지스터의 제조방법 | |
| US20230261092A1 (en) | Middle voltage transistor and fabricating method of the same | |
| KR100244249B1 (ko) | 반도체 소자의 제조방법 | |
| KR20070069951A (ko) | 고전압용 바이씨모스소자의 제조방법 | |
| KR100328264B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100275960B1 (ko) | 반도체장치의 제조방법 | |
| KR100265351B1 (ko) | 씨모스 트랜지스터 및 그 제조 방법 | |
| KR100710196B1 (ko) | 바이폴라트랜지스터의 제조방법 | |
| KR100550910B1 (ko) | 시모스 이미지 센서의 제조방법 | |
| KR20030056893A (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR20000042675A (ko) | 반도체 소자의 제조방법 | |
| KR19990078414A (ko) | 반도체메모리소자및그제조방법 | |
| KR20000045899A (ko) | 듀얼 게이트전극 형성방법 | |
| KR19980018697A (ko) | 반도체 장치 및 그 제조방법 | |
| KR20050014150A (ko) | 엘디디형 씨모스 트랜지스터 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |