KR20050009211A - 이미지 센서의 제조 방법 및 이미지 센서 - Google Patents

이미지 센서의 제조 방법 및 이미지 센서 Download PDF

Info

Publication number
KR20050009211A
KR20050009211A KR1020040055217A KR20040055217A KR20050009211A KR 20050009211 A KR20050009211 A KR 20050009211A KR 1020040055217 A KR1020040055217 A KR 1020040055217A KR 20040055217 A KR20040055217 A KR 20040055217A KR 20050009211 A KR20050009211 A KR 20050009211A
Authority
KR
South Korea
Prior art keywords
region
conductivity type
forming
image sensor
layer
Prior art date
Application number
KR1020040055217A
Other languages
English (en)
Inventor
사와세겐스케
마츠모토유지
사와기요타카
Original Assignee
로무 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로무 가부시키가이샤 filed Critical 로무 가부시키가이샤
Publication of KR20050009211A publication Critical patent/KR20050009211A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

본 발명은 제1 도전형의 제1 영역 및 상기 제1 도전형과는 다른 제2 도전형의 제2 영역을 포함하는 제1 포토 다이오드와, 상기 제2 영역 및 상기 제1 도전형의 제3 영역을 포함하는 제2 포토 다이오드를 구비하는 센서부가 반도체 기판상에 복수개 배열된 이미지 센서의 제조 방법에 관한 것이다. 이 제조 방법은 반도체 기판에 형성된 상기 제1 영역상에 에피택셜 성장에 의해 상기 제2 도전형의 상기 제2 영역을 형성하는 공정과, 상기 제2 영역상에 에피택셜 성장에 의해 상기 제1 도전형의 상기 제3 영역을 형성하는 공정을 포함한다.

Description

이미지 센서의 제조 방법 및 이미지 센서 {IMAGE SENSOR PRODUCTION METHOD AND IMAGE SENSOR}
본 발명은 포토 다이오드를 포함하는 복수의 센서부를 구비한 이미지 센서 및 그 제조 방법에 관한 것이다.
이미지 센서에는 포토 다이오드를 구비한 복수의 센서부가 배열되어 있어서 그 센서부의 배열 방향에 대한 광량의 분포를 측정할 수 있게 되어 있다. 이와 같은 포토 다이오드는 종래의 예를 들면, N형의 제1 영역을 형성하는 반도체 기판의 표층부에 P형의 불순물을 주입하여 확산시키고, P형의 제2 영역을 형성함으로써 제조되었다. 이로 인해, N형의 제1 영역과, 그 위에 형성된 P형의 제2 영역을 포함하는 제1 포토 다이오드를 얻을 수 있었다(예를 들면, 특개 2000-312024호 공보 참조).
또한, 제2 영역상에 N형의 제3 영역이 형성되는 경우가 있다. 이 경우에, 제1 포토 다이오드에 추가로 제2 영역과 제3 영역을 포함하는 제2 포토 다이오드가 얻어진다. 이 경우에, 제1 및 제2 포토 다이오드에 역바이어스 전압을 인가함으로써, 제2 영역을 용이하게 공핍화할 수 있다.
제2 영역이 완전히 공핍화되어 있는 경우에, 일정한 광량에 대한 포토 다이오드에 의해 광기전력(광전류)이 최대로 되는 동시에, 포토 다이오드의 용량은 최소로 된다.
이와 같은 제3 영역은 제2 영역을 포함하는 영역에 N형의 불순물을 확산시킴으로써 형성된다.
그러나, 제2 영역 및 제3 영역이 소정의 불순물 농도 프로파일(소정의 두께 및 소정의 불순물 농도)을 구비하여 형성되지 않으면, 제2 영역을 완전히 공핍화할 수 없어서, 확산에 의해 정확하게 불순물 농도 프로파일을 제어하는 것이 곤란하였다.
본 발명의 목적은 반도체부의 불순물 농도 프로파일을 용이하게 제어할 수 있는 이미지 센서의 제조 방법을 제공하는 것이다.
본 발명의 다른 목적은 반도체부의 불순물 농도 프로파일을 용이하게 제어하여 제조할 수 있는 이미지 센서를 제공하는 것이다.
도 1은 본 발명의 한 실시형태에 따른 이미지 센서의 구조를 나타내는 도해적인 단면도.
도 2(a), 도 2(b) 및 도 2(c)는 도 1의 이미지 센서의 제조 방법을 설명하기 위한 도해적인 단면도.
본 발명은 제1 도전형의 제1 영역 및 상기 제1 도전형과는 다른 제2 도전형의 제2 영역을 포함하는 제1 포토 다이오드와, 상기 제2 영역 및 상기 제1 도전형의 제3 영역을 포함하는 제2 포토 다이오드를 구비하는 센서부가 반도체 기판상에 복수개 배열된 이미지 센서의 제조 방법에 관한 것이다. 이 방법은 반도체 기판에 형성된 상기 제1 영역상에 에피택셜 성장에 의해 상기 제2 도전형의 상기 제2 영역을 형성하는 공정과, 상기 제2 영역상에 에피택셜 성장에 의해 상기 제1 도전형의 상기 제3 영역을 형성하는 공정을 포함한다.
본 발명에 의하면, 제2 영역 및 제3 영역은 에피택셜 성장에 의해 형성된다. 에피택셜 성장에 의해 불순물 농도를 용이하게 제어하여 반도체층을 형성할 수 있기 때문에, 제2 및 제3 영역의 불순물 농도를 정확하게 소정의 농도로 할 수 있다. 또, 에피택셜 성장에 의해 제2 및 제3 영역의 두께를 정확하게 소정의 두께로 할 수 있다. 즉, 이 이미지 센서의 제조 방법에 의해 제2 및 제3 영역의 불순물 농도 프로파일을 용이하게 제어할 수 있다.
제2 및 제3 영역의 농도 프로파일을 적당하게 함으로써, 제1 및 제2 포토 다이오드(제1 영역과 제2 영역에 의한 PN 접합, 및 제2 영역과 제3 영역에 의한 PN 접합)에 소정의 역바이어스 전압이 인가되었을 때에, 제2 영역이 완전히 공핍화하도록 할 수 있다. 이 경우에, 제1 및 제2 포토 다이오드의 일정한 광량에 대한 광기전력(광전류)이 최대로 되는 동시에, 해당 포토 다이오드의 용량은 최소로 된다. 즉, 센서부를 고감도화할 수 있다.
제1 영역은 반도체 기판 자체라도 무방하다. 또, 제1 영역은 소정의 영역에제1 도전형의 불순물이 주입된 반도체 기판상에 에피택셜층을 형성한 후, 해당 불순물을 반도체 기판 및 에피택셜층에 열확산시켜서 이루어지는 매립층이라도 된다.
상기 제2 영역을 형성하는 공정은 상기 제1 영역상의 상기 제2 영역에 상당하는 영역을 포함하는 영역에 상기 제2 도전형의 제1 에피택셜층을 형성하는 공정을 포함해도 되며, 이 경우에 상기 제3 영역을 형성하는 공정은 상기 제1 에피택셜층상의 상기 제3 영역에 상당하는 영역을 포함하는 영역에 상기 제1 도전형의 제2 에피택셜층을 형성하는 공정을 포함해도 된다. 이 경우에, 상기 이미지 센서의 제조 방법은 상기 제1 에피택셜층부터 상기 제2 에피택셜층에 이르는 소정의 영역에 상기 제1 도전형의 불순물을 도입하고, 상기 제3 영역보다 불순물 농도가 높은 상기 제1 도전형의 웰층을 형성함으로써, 상기 웰층에 의해 상기 제1 에피택셜층이 분리되어 이루어지는 복수의 상기 제2 영역, 및 상기 웰층에 의해 상기 제2 에피택셜층이 분리되어 이루어지는 복수의 상기 제3 영역을 형성하는 공정을 추가로 포함해도 된다.
이 구성에 의하면, 인접하는 제2 및 제3 영역이 웰층에서 분리된 복수의 센서부를 반도체 기판상에 형성할 수 있다.
여기서, 제2 영역은 도전형이 다른 제1 영역 및 웰층에 둘러싸이므로, PN 접합에 의해 센서부는 전기적으로 분리된다. 따라서 인접하는 센서부 사이에서 리크하는 전류를 적게 할 수 있다. 이로 인해, 각 센서부에서 생기는 광기전력에 의한 광전류를 독립적으로 인출할 수 있으므로, 각 센서부에서 받은 광량을 정확히 측정할 수 있다.
상기 이미지 센서의 제조 방법은 상기 웰층을 형성하는 공정 이후에, 상기 웰층의 표면 및 그 부근을 선택적으로 산화시켜서 소자 분리 영역을 형성하는 공정을 추가로 포함해도 된다. 이로 인해, 소자 분리 영역에서 인접하는 제2 영역의 적어도 표층부가 분리된 이미지 센서를 얻을 수 있다. 웰층에 추가로 이와 같은 소자 분리 영역이 형성됨으로써, 인접하는 센서부 사이에서 리크하는 전류를 더욱 적게 할 수 있다. 반도체부가 실리콘으로 이루어지는 경우에, 소자 분리 영역을 형성하는 공정은 예를 들어 LOCOS(1ocalized oxidation of silicon) 기술에 의한 것이라고 할 수 있다.
이 이미지 센서의 제조 방법은 상기 반도체 기판에 기능 소자를 형성하는 공정을 추가로 포함해도 된다. 이로 인해, 하나의 반도체 기판상에 센서부와 기능 소자가 형성된 이미지 센서를 제조할 수 있다. 반도체 기판에 형성되는 기능 소자는 예를 들면, N채널 MOS 및 P채널 MOS라도 된다. 즉, 상기 이미지 센서의 제조 방법은 상기 반도체 기판에 CM0S(complementary metal oxide semiconductor) 구조를 형성하는 공정을 포함해도 된다.
상기 이미지 센서의 제조 방법은 상기 제3 영역의 표층부에 상기 제1 도전형의 불순물을 도입하고, 상기 제3 영역의 다른 부분보다 불순물 농도가 높은 상기 제1 도전형의 제4 영역을 형성하는 공정을 추가로 포함해도 된다.
이 구성에 의하면, 제3 영역의 표층부에 상기 제3 영역의 일부를 이루는 제4 영역이 형성된다. 제4 영역은 제3 영역의 다른 부분보다 불순물 농도가 높게 되어 있으므로, 제2 포토 다이오드에 역바이어스 전압이 인가된 경우에도, 제4 영역의표면 부근까지 공핍층이 확대되지 않도록 할 수 있다. 이 때문에, 제2 에피택셜층(제3 영역)의 표면 부근에 결함이 도입된 경우에도, 이 결함에 의한 전류의 리크가 생기지 않도록 할 수 있다.
본 발명의 이미지 센서는 반도체 기판에 형성된 제1 도전형의 제1 영역과, 이 제1 영역상에 에피택셜 성장에 의해 형성된 상기 제1 도전형과는 다른 제2 도전형의 제2 영역과, 이 제2 영역상에 에피택셜 성장에 의해 형성된 상기 제1 도전형의 제3 영역을 포함한다. 이 이미지 센서에 있어서, 상기 제1 영역 및 상기 제2 영역을 포함하는 제1 포토 다이오드와, 상기 제2 영역 및 상기 제3 영역을 포함하는 제2 포토 다이오드를 구비하는 센서부가 반도체 기판상에 복수개 배열되어 있다.
상기 이미지 센서는 복수의 상기 제2 및 제3 영역을 구비해도 되며, 이 경우에 상기 제3 영역보다 불순물 농도가 높고, 인접하는 상기 센서부의 상기 제2 및 제3 영역의 사이에 배치된 상기 제1 도전형의 웰층을 추가로 포함해도 된다.
상기 웰층상에는 산화물로 이루어지는 소자 분리 영역이 형성되어 있어도 된다. 이 경우에, 소자 분리 영역의 폭은 웰층의 폭보다 넓은 것이 바람직하다. 또, 상기 반도체 기판에는 기능 소자가 형성되어 있어도 된다. 기능 소자는 예를 들면, N채널 MOS 및 P채널 MOS라도 된다. 즉, 상기 반도체 기판에는 CM0S 구조가 형성되어 있어도 된다.
상기 이미지 센서는 상기 제3 영역의 표층부에 형성되고, 상기 제3 영역의 다른 부분보다 불순물 농도가 높은 상기 제1 도전형의 제4 영역을 추가로 포함해도 된다.
상기 이미지 센서는 상기 제1 및 제2 포토 다이오드에 역바이어스 전압을 인가하기 위한 전원을 추가로 포함해도 된다.
이 구성에 의하면, 전원에 의해 제1 및 제2 포토 다이오드(제1 영역과 제2 영역에 의한 PN 접합 및 제2 영역과 제3 영역에 의한 PN 접합)에 역바이어스 전압을 인가하여 제2 영역을 거의 완전히 공핍화할 수 있다.
본 발명에 있어서 상술한 또는 추가한 다른 목적, 특징 및 효과는 첨부 도면을 참조하여 다음에 기술하는 실시형태의 설명으로 명백히 나타낸다.
도 1은 본 발명의 한 실시형태에 따른 이미지 센서의 구조를 나타내는 도해적인 단면도이다.
상기 이미지 센서(1)는 실리콘 기판 S에 형성된 P형의 제1 영역(2), 그 위에 형성된 센서부 형성 영역(3) 및 기능 소자 형성 영역(4)을 포함하고 있다. 제1 영역(2)은 예를 들면, P형으로의 제어를 위한 불순물이 도입되어 이루어지는 실리콘 기판 S라도 된다.
상기 센서부 형성 영역(3)에는 수광에 의해 광기전력이 생기는 복수의 센서부(5)(도 1에는 하나의 센서부(5)만을 나타냄)가 실리콘 기판 S의 표면에 따라 배열되어 있다. 각 센서부(5)에서는 받는 광량에 따라 광기전력이 생긴다. 이 때문에, 각 센서부(5)에서 생기는 광기전력에 의한 광전류를 측정함으로써, 센서부(5)의 배열 방향에 대한 광량의 분포를 측정할 수 있다.
상기 기능 소자 형성 영역(4)에는 기능 소자로서 N채널 MOS 6N과 P채널 MOS 6P가 형성되어 있다. 즉, 이 이미지 센서(1)에는 N채널 MOS 6N 및 P채널 MOS 6P를포함하는 CMOS(6)가 형성되어 있다. 센서부 형성 영역(3)과 기능 소자 형성 영역(4)(CMOS(6)의 P채널 MOS 6P)과의 사이에는 분리부(7)가 형성되어 있다. 분리부(7)에 의해 센서부 형성 영역(3)과 기능 소자 형성 영역(4)은 전기적으로 분리되어 있다.
상기 분리부(7)는 이미지 센서(1)의 표층부에 형성된 LOCOS(1ocalized oxidation of silicon)에 의한 소자 분리 영역(12), 및 제1 영역(2)와 소자 분리 영역(12)과의 사이에 걸쳐서 설정된 P형의 웰층(13)을 포함하고 있다. 웰층(13)의 폭은 소자 분리 영역(12)의 폭보다 작으며, 예를 들어 9㎛ 정도이다.
상기 센서부(5)와 CMOS(6)가 하나의 실리콘 기판 S상에 형성됨으로써, 센서부(5)에 의한 광전류의 생성과, CMOS(6)에 의한 신호 처리가 하나의 실리콘 기판 S상에서 행해지도록 되어 있다.
상기 센서부(5)는 실리콘 기판 S상에 에피택셜 성장에 의해 형성된 N형의 제2 영역(8), 및 제2 영역(8)상에 에피택셜 성장에 의해 형성된 P-형의 영역 및 P+형의 영역을 구비한 제3 영역(9)을 포함하고 있다. 즉, 센서부(5)는 에피택셜 성장에 의해 형성되며, 도전형이 다른 2개의 층을 포함하고 있다. 제2 영역(8)의 불순물 농도는 예를 들면 1×1O15cm-3이하(예를 들면, 7×1O14cm-3내지 1×1O15cm-3)이다.
제3 영역(9)은 센서부(5)의 표면 부근에서 그 중앙부를 제외한 영역에 형성되어 있고, 제3 영역(9)의 표층부에는 P+형의 제4 영역(10)이 형성되어 있다. 제3영역의 잔부는 P-형으로 되어 있다.
이상과 같이, 센서부 형성 영역(3)은 P형의 실리콘 기판 S상에 주로 에피택셜 성장에 의해 형성된 N형의 제2 영역(8), 에피택셜 성장에 의해 형성된 P형의 제3 영역(9)(제4 영역(10)을 제외한 부분), 및 P+형의 제4 영역(10)이 순차적으로 형성되어 이루어지는 4 층구조를 갖고 있다.
또, 제2 영역(8)상에서 센서부(5)의 거의 중앙부에는 N+형의 제5 영역(11)이 형성되어 있다. 제3 영역(9)과 제5 영역(11)과의 사이에는 제2 영역(8)이 있다.
인접하는 센서부(5)의 사이에는 분리부(7)가 형성되어 있다. 이 분리부(7)는 센서부 형성 영역(3)과 기능 소자 형성 영역(4)과의 사이에 형성된 분리부(7)와 동일한 구조를 가지며, 인접하는 제2 영역(8)과 제3 영역(9)과의 사이에 배치된 웰층(13)과, 그 위에 형성된 LOCOS에 의한 소자 분리 영역(12)을 구비하고 있다.
웰층(13)의 불순물 농도는 제3 영역(9)의 제4 영역(10)을 제외한 부분의 불순물 농도보다 높다. 소자 분리 영역(12)은 인접하는 제3 영역(9) 사이에 있어서 제3 영역(9)의 표면측의 영역을 분리하도록 배치되어 있다.
제2 영역(8)은 도전형이 다른 제1 영역(2) 및 웰층(13)에 둘러싸여 있기 때문에, PN 접합에 의해 센서부(5)는 전기적으로 분리되어 있다. 또, 웰층(13)에 추가로 소자 분리 영역(12)이 형성됨으로써, 인접하는 센서부(5) 사이에서 리크하는 전류가 적게 되어 있다. 이로 인해, 이 이미지 센서(1)는 각 센서부(5)에서 생긴 전류를 독립적으로 인출할 수 있으므로, 각 센서부(5)가 받은 광량을 정확하게 측정할 수 있다.
각 센서부(5)는 제1 영역(2)과 제2 영역(8)을 포함하는 제1 포토 다이오드(24)를 구비하고 있다. 각 센서부(5)는 또한, 제2 영역(8)과 제3 영역(9)을 포함하는 제2 포토 다이오드(25)를 구비하고 있다. 제1 영역(2)은 분리부(7)에 의해 분단되지 않으며, 복수의 센서부(5)에 의해 공유되어 있다. 제5 영역(11)은 제1 및 제2 포토 다이오드(24, 25)의 캐소드(cathode) 인출 영역으로서 기능한다.
센서부 형성 영역(3)에 있어서, 소자 분리 영역(12)의 아래쪽(제1 영역(2)측)에서 웰층(13)에 인접하는 영역에는 제3 영역(9)의 제4 영역(10)을 제외한 부분보다 불순물 농도가 높게 된 P+형의 고농도 영역(14)이 형성되어 있다. 고농도 영역(14)과 제3 영역(9)(제4 영역(10))과는 접하고 있다. 소자 분리 영역(12)의 주변에는 소자 분리 영역(12)의 형성에 수반하여 도입된 결함이 존재하고, 고농도 영역(14)은 이 결함이 도입된 영역을 포함하는 넓은 영역에 형성되어 있다.
센서부 형성 영역(3)상에는 각 센서부(5)의 제3 영역(9)에 공통 접속된 도시하지 않은 전극이 형성되고, 각 센서부(5)의 제3 영역(9)은 이 전극을 통해 전원(23)에 접속되어 있다. 전원(23)에 의해 제1 영역(2) 및 제3 영역(9)을 기준 전위로 할 수 있다. 이로 인해, 제1 포토 다이오드(24)(제1 영역(2)과 제2 영역(8)에 의한 PN 접합) 및 제2 포토 다이오드(25)(제2 영역(8)과 제3 영역(9)에 의한 PN 접합)에 역바이어스 전압을 인가할 수 있게 되어 있다. 제2 영역(8) 및 제3 영역(9)의 두께, 불순물 농도 및 제3 영역(9)의 배치는 제1 및 제2 포토 다이오드(24, 25)에 소정의 크기의 역바이어스 전압이 인가되었을 때에, 제2 영역(8)이 거의 완전히 공핍화되도록 설정되어 있다.
이 이미지 센서(1)에 의해 각 센서부(5)에서 받는 광량의 측정을 행할 때는 전원(23)에 의해 제1 및 제2 포토 다이오드(24, 25)에 소정의 크기의 역바이어스 전압이 인가되고, 제2 영역(8)이 거의 완전히 공핍화된다.
센서부(5)에 빛이 조사되면, 제1 포토 다이오드(24) 및 제2 포토 다이오드(25)에 있어서, 그 광량에 따라 광기전력이 생기고, 이로 인해 광전류가 제2 영역(8)측에서 제1 및 제3 영역(2, 9)측으로 흐른다. 이 때, 제2 영역(8)이 완전히 공핍화됨으로써, 일정한 광량에 대해 제1 및 제2 포토 다이오드(24, 25)에 의한 광전류는 최대로 되는 동시에, 제1 및 제2 포토 다이오드(24, 25)의 용량은 최소로 된다. 즉, 센서부(5)를 고감도화할 수 있다.
제4 영역(10)의 불순물 농도가 제3 영역(9)의 다른 부분의 불순물 농도보다 높게 됨으로써, 제2 포토 다이오드(25)에 역바이어스 전압이 인가된 경우에, 제4 영역(10)의 표면까지 공핍층이 확대되지 않게 된다. 이 때문에, 제3 영역(9)의 표면 부근에 결함이 도입되는 경우에도, 이와 같은 결함을 포함하는 영역에 공핍층이 확대되지 않도록 할 수 있고, 이 결함에 의한 전류의 리크가 생기지 않도록 할 수 있다. 즉, 제4 영역(10)의 불순물 농도는 제2 포토 다이오드(25)에 소정의 전압이 인가되었을 때에 제3 영역(9)의 표면 부근의 결함이 도입되어 있는 영역에 공핍층이 확대되지 않을 정도로 충분히 높게 되어 있다.
또, 제3 영역(9)과 고농도 영역(14)이 접촉함으로써, 제2 포토 다이오드(25)에 역바이어스 전압이 인가되면, 공핍층은 고농도 영역(14)내에도 확대된다. 그러나, 고농도 영역(14)의 불순물 농도가 높게 됨으로써, 공핍층은 소자 분리 영역(12) 주변의 결함이 도입되어 있는 영역에 확대되지 않는다. 즉, 고농도 영역(14)의 불순물 농도는 제2 포토 다이오드(25)에 소정의 전압이 인가되었을 때에 소자 분리 영역(12) 주변의 결함이 도입되어 있는 영역에 공핍층이 확대되지 않을 정도로 충분히 높게 되어 있다. 이에 따라, 이미지 센서(1)의 전기 특성이 변동하는 일은 없다.
N채널 MOS 6N은 제1 영역(2)상에 형성된 P형의 웰층(15)과, 웰층(15)의 표층부에 웰층(15)의 표면에 따라 대향 배치된 N형의 한 쌍의 소스/드레인 영역(16)과, 웰층(15)상에 도시하지 않은 게이트 절연막을 끼워서 배치된 게이트 전극(17)을 포함하고 있다. 게이트 전극(17)은 한 쌍의 소스/드레인 영역(16)상에 걸친 영역에 설정되어 있다.
한 쌍의 소스/드레인 영역(16) 사이에 일정한 크기의 전압을 인가하고, 게이트 전극(17)을 소정의 전위로 함으로써, 한 쌍의 소스/드레인 영역(16)의 사이에 게이트 절연막 부근의 웰층(15) 속에 채널이 형성된다. 이로 인해, 이 채널에 따라 전류(드레인 전류)가 흐른다.
P채널 MOS 6P는 제1 영역(2)상에 에피택셜 성장되어 이루어지는 N형의 영역(18)상에 형성되고, 영역(18)상에 형성된 N형의 웰층(19)과, 웰층(19)의 표층부에 웰층(19)의 표면에 따라 대향 배치된 P형의 한 쌍의 소스/드레인 영역(20)과, 웰층(19)상에 도시하지 않은 게이트 절여막을 끼워서 배치된 게이트 전극(21)을 포함하고 있다. 게이트 전극(21)은 한 쌍의 소스/드레인 영역(20)상에 걸친 영역에 설정되어 있다.
한 쌍의 소스/드레인 영역(20)의 사이에 일정한 크기의 전압을 인가하여 게이트 전극(21)을 소정의 전위로 함으로써, 한 쌍의 소스/드레인 영역(20) 사이에서, 게이트 절연막 부근의 웰층(19) 속에 채널이 형성된다. 이로 인해, 이 채널에 따라 전류(드레인 전류)가 흐른다.
인접하는 N채널 MOS 6N의 소스/드레인 영역(16)과, P채널 MOS 6P의 소스/드레인 영역(20)과의 사이에는 LOCOS에 의한 소자 분리 영역(22)이 설정되어 전기적으로 절연된다.
도 2(a), 도 2(b) 및 도 2(c)는 도 1의 이미지 센서(1)의 제조 방법을 설명하기 위한 도해적인 단면도이다.
우선, 제1 영역(2)(예를 들면, P형의 실리콘 기판 S상에 에피택셜 성장에 의해 N형의 제1 에피택셜층(31)이 형성된다. 다음에, 제1 에피택셜층(31)상에 에피택셜 성장에 의해 P-형의 제2 에피택셜층(32)이 형성된다. 이 상태가 도 2(a)에 도시되어 있다.
제1 및 제2 에피택셜층(31, 32)은 도 1의 이미지 센서(1)의 웰층(13, 19)에 비해 불순물 농도가 낮게 된다. 예를 들면, 제1 에피택셜층(31)의 불순물 농도는 1×1O15cm-3이하(예를 들면, 7×1O14cm-3내지 1×1O15cm-3)로 된다.
에피택셜 성장에 의해 제1 에피택셜층(31) 및 제2 에피택셜층(32)의 불순물농도를 정확히 소정의 농도로 제어할 수 있는 동시에, 제1 및 제2 에피택셜층(31, 32)의 두께를 정확히 소정의 두께로 할 수 있다.
다음에, 제2 에피택셜층(32)의 고농도 영역(14)에 상당하는 영역 및 이 영역보다 얕은 영역에 P형의 불순물이 도입된다. 다음에, 제2 에피택셜층(32)의 표층부에서 웰층(15, 13)에 대응하는 영역에 P형의 불순물이 주입되고, 웰층(19)에 대응하는 영역에 N형에의 제어를 위한 불순물이 주입된다. 그 후에, 이러한 불순물이 동시에 열확산되어 웰층(15, 13, 19)이 형성된다.
제2 에피택셜층(32) 및 제1 에피택셜층(31)에 대한 확산 속도는 P형의 불순물 쪽이 N형의 불순물보다 크다. 이 때문에, P형의 불순물이 제1 영역(2)에 도달했을 때에 N형의 불순물은 제1 영역(2)에 도달하지 않으며, 이 때에 확산(가열)을 종료함으로써 도 2(b)에 도시된 바와 같이 제1 영역(2)과 웰층(19)과의 사이에 제1 에피택셜층(31)의 잔부인 N형의 영역(18)이 형성된다.
웰층(13)에 의해 센서부 형성 영역(3)의 상당 영역의 제1 및 제2 에피택셜층(31, 32)은 복수의 센서부(5)(복수의 제2 및 제3 영역(8, 9)에 상당하는 복수의 영역으로 분리된다.
그 후에, 공지된 LOCOS 기술에 의해 웰층(15, 19) 표면에서 웰층(15)과 웰층(19)과의 경계부 부근의 영역 및 웰층(13)의 표면 부근의 영역이 선택적으로 산화되어 소자 분리 영역(22, 12)이 형성된다. 소자 분리 영역(12)의 폭은 웰층(13)의 폭보다 넓게 된다. 또, 제2 에피택셜층(32)에서 P형의 불순물이 도입된 부분에 있어서, 소자 분리 영역(12)의 아래쪽(제1 영역(2)측)의 영역은 P+형의 고농도 영역(14)으로 된다. 이 상태가, 도 2(c)에 도시되어 있다.
그 후에, 도 1과 같이 소정의 패턴의 개구를 가진 마스크를 통한 P형의 불순물의 주입 및 확산에 의해 소스/드레인 영역(20) 및 제4 영역(10)이 형성된다. 또, 센서부 형성 영역(3)의 상당 영역의 제2 에피택셜층(32)에 있어서, 도 1에 도시된 이미지 센서(1)의 제3 영역(9)을 제외한 영역에 상당하는 영역에 소정의 패턴의 개구를 가진 마스크를 통해 N형의 불순물이 주입 및 확산된다. 이로 인해, 해당 영역이 제1 에피택셜층(31)과 동일한 정도의 불순물 농도를 가진 N형으로 된다.
또한, 소정의 패턴의 개구를 구비하는 마스크를 통한 N형의 불순물의 주입 및 확산에 의해 소스/드레인 영역(16) 및 제5 영역(11)이 형성된다. 제2 에피택셜층(32)의 잔부(제2 에피택셜층(32)가 형성된 후에, 불순물이 도입되지 않은 영역)와 제4 영역(10)은 제3 영역(9)으로 된다. 또, 제2 에피택셜층(32)에 있어서 제3 영역(9)과 제5 영역(11)과의 사이의 부분은 제1 에피택셜층(31)의 잔부와 함께 제2 영역(8)으로 된다.
그 후에, 기능 소자 형성 영역(4)의 소정의 영역에 게이트 절여막 및 게이트 전극(17, 21)이 형성되어 도 1에 도시된 이미지 센서(1)를 얻을 수 있다.
이상과 같이, 제2 영역(8) 및 제3 영역(9)은 에피택셜 성장에 의해 형성되기 때문에, 제2 및 제3 영역(8, 9)의 불순물 농도를 용이하게 제어할 수 있다.
이상의 이미지 센서(1)의 제조 방법에 있어서, 제1 영역(2)으로는 P형으로이루어지는 실리콘 기판 S를 사용할 수 있고, 실리콘 기판 S에 매립층을 형성할 필요는 없다. 이 때문에, 공정 수를 줄일 수 있다.
본 발명의 실시형태의 설명은 이상과 같으나, 본 발명은 다른 형태로도 실시할 수 있다. 예를 들면, 제1 영역(2)은 소정의 영역에 P형의 불순물이 주입된 실리콘 기판상에 제1 에피택셜층(31)을 형성한 후에, 해당 불순물을 실리콘 기판 및 제1 에피택셜층(31)에 열확산시켜서 이루어지는 매립층이라도 된다.
상기 이미지 센서(1)의 반도체 부분의 도전형은 반대라도 된다. 즉, 상기의 실시형태에서 P형의 부분을 N형으로 하거나, 상기의 실시형태에서 N형의 부분을 P형으로 해도 된다.
웰층(13) 대신에, 제2 및 제3 영역(8, 9)(제1 및 제2 에피택셜층(31, 32)을 관통하여 제1 영역(2)(실리콘 기판 S)에 이르는 트렌치(딥 트렌치)가 형성되어 이루어지는 분리부가 형성되어도 된다. 즉, 이 경우의 딥 트렌치의 깊이는 제2 및 제3 영역(8, 9)(제1 및 제2 에피택셜층(31, 32))의 두께의 합계보다 크게 할 수 있다. 이 경우, 딥 트렌치의 내부는 산화 실리콘이나 폴리실리콘으로 매립되어도 된다.
이와 같이 하여 얻어진 딥 트렌치상에 소자 분리 영역(12)이 형성되어 이루어지는 분리부에 의해서도, 센서부 형성 영역(3)과 기능 소자 형성 영역(4)과의 사이와 복수의 센서부(5)의 사이를 전기적으로 양호하게 분리할 수 있다.
이러한 방법에 의하면, 공정이 증가하지만 분리 영역을 작게 할 수 있으므로, 센서부 형성 영역(3)을 고밀도로 형성하여 이미지 센서의 분해 성능을 향상할 수 있게 된다.
본 발명의 실시형태에 대해 상세히 설명하였으나, 이들은 본 발명의 기술적 내용을 명확하게 하기 위해 사용된 구체적인 예에 지나지 않으며, 본 발명을 이러한 구체적인 예로 한정하여 해석되어서는 안되며, 본 발명의 개념 및 범위는 첨부의 청구의 범위에 의해서만 한정된다.
본 출원은 2003년 7월 16일에 일본 특허청에 제출된 특개 2003-197965에 대응하고 있으며, 본 출원의 전체 개시는 여기에 인용에 의해 편입되는 것으로 한다.

Claims (13)

  1. 제1 도전형의 제1 영역 및 상기 제1 도전형과는 다른 제2 도전형의 제2 영역을 포함하는 제1 포토 다이오드와, 상기 제2 영역 및 상기 제1 도전형의 제3 영역을 포함하는 제2 포토 다이오드를 구비하는 센서부가 반도체 기판상에 복수개 배열된 이미지 센서의 제조 방법으로서,
    반도체 기판상에 형성된 상기 제1 영역상에 에피택셜 성장에 의해 상기 제2 도전형의 상기 제2 영역을 형성하는 공정과,
    상기 제2 영역상에 에피택셜 성장에 의해 상기 제1 도전형의 상기 제3 영역을 형성하는 공정을 포함하는 것을 특징으로 하는 이미지 센서의 제조 방법.
  2. 제1항에 있어서,
    상기 제2 영역을 형성하는 공정이 상기 제1 영역상의 상기 제2 영역에 상당하는 영역을 포함하는 영역에 상기 제2 도전형의 제1 에피택셜층을 형성하는 공정을 포함하고,
    상기 제3 영역을 형성하는 공정이 상기 제1 에피택셜층상의 상기 제3 영역에 상당하는 영역을 포함하는 영역에 상기 제1 도전형의 제2 에피택셜층을 형성하는 공정을 포함하고,
    상기 제1 에피택셜층부터 상기 제2 에피택셜층에 이르는 소정의 영역에 상기 제1 도전형의 불순물을 도입하고, 상기 제3 영역보다 불순물 농도가 높은 상기 제1도전형의 웰층을 형성함으로써, 상기 웰층에 의해 상기 제1 에피택셜층이 분리되어 이루어지는 복수의 상기 제2 영역, 및 상기 웰층에 의해 상기 제2 에피택셜층이 분리되어 이루어지는 복수의 상기 제3 영역을 형성하는 공정을 추가로 포함하는 것을 특징으로 하는 이미지 센서의 제조 방법.
  3. 제2항에 있어서,
    상기 웰층을 형성하는 공정 이후에, 상기 웰층의 표면 및 그 부근을 선택적으로 산화시켜서 소자 분리 영역을 형성하는 공정을 추가로 포함하는 것을 특징으로 하는 이미지 센서의 제조 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 제3 영역의 표층부에 상기 제1 도전형의 불순물을 도입하고, 상기 제3 영역의 다른 부분보다 불순물 농도가 높은 상기 제1 도전형의 제4 영역을 형성하는 공정을 추가로 포함하는 것을 특징으로 하는 이미지 센서의 제조 방법.
  5. 제1항에 있어서,
    상기 반도체 기판에 기능 소자를 형성하는 공정을 추가로 포함하는 것을 특징으로 하는 이미지 센서의 제조 방법.
  6. 제1항에 있어서,
    상기 반도체 기판에 CMOS를 형성하는 공정을 추가로 포함하는 것을 특징으로 하는 이미지 센서의 제조 방법.
  7. 반도체 기판에 형성된 제1 도전형의 제1 영역과,
    상기 제1 영역상에 에피택셜 성장에 의해 형성된 상기 제1 도전형과는 다른 제2 도전형의 제2 영역과,
    상기 제2 영역상에 에피택셜 성장에 의해 형성된 상기 제1 도전형의 제3 영역을 포함하고,
    상기 제1 영역 및 상기 제2 영역을 포함하는 제1 포토 다이오드와, 상기 제2 영역 및 상기 제3 영역을 포함하는 제2 포토 다이오드를 구비하는 센서부가 상기 반도체 기판상에 복수개 배열되는 것을 특징으로 하는 이미지 센서.
  8. 제7항에 있어서,
    복수의 상기 제2 및 제3 영역을 구비하고,
    상기 제3 영역보다 불순물 농도가 높으며, 인접하는 상기 센서부의 상기 제2 및 제3 영역의 사이에 배치된 상기 제1 도전형의 웰층을 추가로 포함하는 것을 특징으로 하는 이미지 센서.
  9. 제7항에 있어서,
    상기 웰 영역상에 형성된 산화물으로 이루어지는 소자 분리 영역을 추가로포함하는 것을 특징으로 하는 이미지 센서.
  10. 제7항 내지 제9항 중 어느 한 항에 있어서,
    상기 제3 영역의 표층부에 형성되고, 상기 제3 영역의 다른 부분보다 불순물 농도가 높은 상기 제1 도전형의 제4 영역을 추가로 포함하는 것을 특징으로 하는 이미지 센서.
  11. 제7항에 있어서,
    상기 제1 및 제2 포토 다이오드에 역바이어스 전압을 인가하기 위한 전원을 추가로 포함하는 것을 특징으로 하는 이미지 센서.
  12. 제7항에 있어서,
    상기 반도체 기판상에 형성된 기능 소자를 추가로 포함하는 것을 특징으로 하는 이미지 센서.
  13. 제7항에 있어서,
    상기 반도체 기판에 CMOS가 형성되어 있는 것을 특징으로 하는 이미지 센서.
KR1020040055217A 2003-07-16 2004-07-15 이미지 센서의 제조 방법 및 이미지 센서 KR20050009211A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00197965 2003-07-16
JP2003197965A JP4219755B2 (ja) 2003-07-16 2003-07-16 イメージセンサの製造方法およびイメージセンサ

Publications (1)

Publication Number Publication Date
KR20050009211A true KR20050009211A (ko) 2005-01-24

Family

ID=34055883

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040055217A KR20050009211A (ko) 2003-07-16 2004-07-15 이미지 센서의 제조 방법 및 이미지 센서

Country Status (5)

Country Link
US (2) US7199412B2 (ko)
JP (1) JP4219755B2 (ko)
KR (1) KR20050009211A (ko)
CN (1) CN100407431C (ko)
TW (1) TWI335666B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7816684B2 (en) 2007-09-14 2010-10-19 Samsung Mobile Display Co., Ltd. Light emitting display device and method of fabricating the same
US7977126B2 (en) 2007-07-04 2011-07-12 Samsung Mobile Display Co., Ltd. Method of manufacturing organic light emitting device having photo diode
US8076669B2 (en) 2007-09-14 2011-12-13 Samsung Mobile Display Co., Ltd. Organic light emitting display and method of manufacturing the same
US8592881B2 (en) 2007-07-04 2013-11-26 Samsung Display Co., Ltd. Organic light emitting element and method of manufacturing the same

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006041196A (ja) * 2004-07-27 2006-02-09 Nec Electronics Corp 固体撮像素子およびその製造方法
JP4224036B2 (ja) * 2005-03-17 2009-02-12 富士通マイクロエレクトロニクス株式会社 フォトダイオード領域を埋め込んだイメージセンサ及びその製造方法
JP4658732B2 (ja) * 2005-08-09 2011-03-23 ローム株式会社 フォトダイオードおよびフォトトランジスタ
US8352323B2 (en) * 2007-11-30 2013-01-08 Blaze Mobile, Inc. Conducting an online payment transaction using an NFC enabled mobile communication device
US20080217716A1 (en) * 2007-03-09 2008-09-11 Mauritzson Richard A Imaging apparatus, method, and system having reduced dark current
US8230263B2 (en) * 2007-09-19 2012-07-24 Lsi Corporation Automated specification based functional test generation infrastructure
CN102484069A (zh) 2009-09-07 2012-05-30 罗姆股份有限公司 半导体装置及其制造方法
US8884241B2 (en) * 2011-09-08 2014-11-11 Freescale Semiconductor, Inc. Incident capacitive sensor
JP6484513B2 (ja) * 2014-10-08 2019-03-13 株式会社テクノロジーハブ 画像センサ
JP2018082068A (ja) * 2016-11-17 2018-05-24 ローム株式会社 複合フォトダイオード及びそれを用いた光センサ

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0715981B2 (ja) 1985-12-03 1995-02-22 松下電子工業株式会社 固体撮像装置
JPH01216581A (ja) 1988-02-25 1989-08-30 Fuji Electric Co Ltd 半導体装置
US5336911A (en) * 1988-05-10 1994-08-09 Seiko Epson Corporation Semiconductor device
JPH05243549A (ja) 1992-03-02 1993-09-21 Matsushita Electron Corp 固体撮像装置およびその製造方法
EP0579045B1 (de) * 1992-07-16 1995-02-22 Landis & Gyr Technology Innovation AG Anordnung mit einer integrierten farbselektiven Photodiode und einem der Photodiode nachgeschalteten Verstärker
CN1091302C (zh) * 1995-04-05 2002-09-18 松下电器产业株式会社 光检测装置及其制造方法
JP3170463B2 (ja) * 1996-09-30 2001-05-28 シャープ株式会社 回路内蔵受光素子
JPH1168077A (ja) 1997-08-19 1999-03-09 Toshiba Corp 固体撮像装置及びその製造方法
US6051857A (en) * 1998-01-07 2000-04-18 Innovision, Inc. Solid-state imaging device and method of detecting optical signals using the same
US6489643B1 (en) * 1998-06-27 2002-12-03 Hynix Semiconductor Inc. Photodiode having a plurality of PN junctions and image sensor having the same
EP1032049B1 (en) * 1999-02-25 2011-07-13 Canon Kabushiki Kaisha Photoelectric converting element
JP3584196B2 (ja) 1999-02-25 2004-11-04 キヤノン株式会社 受光素子及びそれを有する光電変換装置
US6727521B2 (en) * 2000-09-25 2004-04-27 Foveon, Inc. Vertical color filter detector group and array
JP3900233B2 (ja) * 1999-09-06 2007-04-04 シャープ株式会社 受光素子および回路内蔵型受光素子
US6504194B1 (en) * 1999-12-01 2003-01-07 Innotech Corporation Solid state imaging device, method of manufacturing the same, and solid state imaging system
JP2001284629A (ja) 2000-03-29 2001-10-12 Sharp Corp 回路内蔵受光素子
JP3779199B2 (ja) * 2001-11-26 2006-05-24 株式会社ルネサステクノロジ 半導体装置
US6743652B2 (en) * 2002-02-01 2004-06-01 Stmicroelectronics, Inc. Method for making an integrated circuit device including photodiodes
JP4154165B2 (ja) * 2002-04-05 2008-09-24 キヤノン株式会社 光電変換素子及びそれを用いた固体撮像装置、カメラ及び画像読み取り装置
JP2003303949A (ja) * 2002-04-11 2003-10-24 Canon Inc 撮像装置
KR100508086B1 (ko) * 2002-09-11 2005-08-17 삼성전자주식회사 씨모스 이미지 센서 및 그 제조방법
JP2004119713A (ja) * 2002-09-26 2004-04-15 Toshiba Corp 半導体光センサ装置
US6921934B2 (en) * 2003-03-28 2005-07-26 Micron Technology, Inc. Double pinned photodiode for CMOS APS and method of formation

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7977126B2 (en) 2007-07-04 2011-07-12 Samsung Mobile Display Co., Ltd. Method of manufacturing organic light emitting device having photo diode
US8592881B2 (en) 2007-07-04 2013-11-26 Samsung Display Co., Ltd. Organic light emitting element and method of manufacturing the same
US9368558B2 (en) 2007-07-04 2016-06-14 Samsung Display Co., Ltd. Organic light emitting element and method of manufacturing the same
US7816684B2 (en) 2007-09-14 2010-10-19 Samsung Mobile Display Co., Ltd. Light emitting display device and method of fabricating the same
US8076669B2 (en) 2007-09-14 2011-12-13 Samsung Mobile Display Co., Ltd. Organic light emitting display and method of manufacturing the same

Also Published As

Publication number Publication date
US7199412B2 (en) 2007-04-03
US20050012167A1 (en) 2005-01-20
TW200511566A (en) 2005-03-16
JP4219755B2 (ja) 2009-02-04
CN1577879A (zh) 2005-02-09
JP2005038938A (ja) 2005-02-10
CN100407431C (zh) 2008-07-30
US20060017075A1 (en) 2006-01-26
TWI335666B (en) 2011-01-01

Similar Documents

Publication Publication Date Title
US20060017075A1 (en) Image sensor production method and image sensor
JP4841249B2 (ja) イメージセンサおよびフォトダイオードの分離構造の形成方法
US5525824A (en) Semiconductor device with isolation regions
US7655974B2 (en) Semiconductor device
KR950006479B1 (ko) 래터럴 트랜지스터
US6700144B2 (en) Semiconductor device and method for manufacturing the same
KR960015596B1 (ko) 반도체장치 및 그 제조방법
KR20000057977A (ko) 고체 촬상 장치 및 그 제조 방법
US6798037B2 (en) Isolation trench structure for integrated devices
KR100949753B1 (ko) 포토 다이오드, 고체 촬상 장치, 및 그 제조 방법
KR100232383B1 (ko) 접합 전계 효과 트랜지스터를 갖는 반도체 장치
WO2015008444A1 (ja) 半導体装置
US6362025B1 (en) Method of manufacturing a vertical-channel MOSFET
KR20040093903A (ko) 이온주입의 시트저항 측정용 테스트패턴 및 그가 내장된씨모스 이미지 센서 및 그의 제조 방법
KR100964323B1 (ko) 반도체 장치 및 그 제조방법
JPH11251597A (ja) 半導体装置
CN100444403C (zh) 半导体器件及其制造方法
US6236084B1 (en) Semiconductor integrated circuit device having double diffusion insulated gate field effect transistor
KR940002834B1 (ko) 반도체 집적회로와 그 제조방법
JPH11330383A (ja) 半導体装置
KR101348457B1 (ko) 반도체 장치 및 그 제조 방법
JP3768198B2 (ja) 半導体装置
KR100317688B1 (ko) 반도체장치의 제조방법
US8008664B2 (en) Component comprising a thin-film transistor and CMOS-transistors and methods for production
KR100264877B1 (ko) Soi형 소자 분리 영역을 가지는 반도체 장치의 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid