KR20040035698A - 센서 패키지 - Google Patents

센서 패키지 Download PDF

Info

Publication number
KR20040035698A
KR20040035698A KR10-2004-7001325A KR20047001325A KR20040035698A KR 20040035698 A KR20040035698 A KR 20040035698A KR 20047001325 A KR20047001325 A KR 20047001325A KR 20040035698 A KR20040035698 A KR 20040035698A
Authority
KR
South Korea
Prior art keywords
sensor chip
bottom wall
sensor package
semiconductor
region
Prior art date
Application number
KR10-2004-7001325A
Other languages
English (en)
Other versions
KR100598711B1 (ko
Inventor
후루쿠보에이이치
호리마사미
노하라가즈야
Original Assignee
마츠시다 덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마츠시다 덴코 가부시키가이샤 filed Critical 마츠시다 덴코 가부시키가이샤
Publication of KR20040035698A publication Critical patent/KR20040035698A/ko
Application granted granted Critical
Publication of KR100598711B1 publication Critical patent/KR100598711B1/ko

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0045—Packages or encapsulation for reducing stress inside of the package structure
    • B81B7/0048—Packages or encapsulation for reducing stress inside of the package structure between the MEMS die and the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P1/00—Details of instruments
    • G01P1/02—Housings
    • G01P1/023—Housings for acceleration measuring devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/0802—Details
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/125—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values by capacitive pick-up
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0228—Inertial sensors
    • B81B2201/0235—Accelerometers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/032—Gluing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Pressure Sensors (AREA)

Abstract

이 센서 패키지(P)는, 프린트 기판(200)에 표면 장착되는 타입이며, 출력 패드(101)를 구비하는 반도체 가속도 센서 칩(100)을 수용하는 케이스(1)를 포함한다. 상기 케이스(1)는 저벽(10)을 구비하고, 상기 저벽(10)은 상기 반도체 가속도 센서 칩(100)을 지지하는 중앙 영역(10a)과, 둘레 영역(10b)으로 구획된다. 상기 두레 영역(10b)의 외면에 출력 전극(15)이 형성되고, 상기 출력 전극(15)은 상기 출력 패드(101)와 전기적으로 접속되어 있다. 상기 출력 전극(15)을 프린트 기판(200)에 납땜 결합함으로써, 반도체 가속도 센서 칩(100)의 출력을 상기 출력 전극(15)을 통하여 프린트 기판(200)의 전기회로에 전기적으로 접속함과 동시에 센서 패키지(P)를 프린트 기판 상에 기계적으로 지지한다. 따라서, 상기 저벽(10)의 내면에 있어서, 상기 중앙 영역(10a)과 상기 둘레 영역(10b) 사이에 홈(12)이 설치되어 있다.

Description

센서 패키지 {Sensor Package}
일본 특허 공개평 11-260960호는, 예를 들면 반도체 가속도 센서 칩과 같은 반도체 센서 칩을 수납하는 센서 패키지를 개시하고 있다. 이 센서 패키지는 프린트 기판에 표면 장착되는 타입이며, 반도체 센서 칩을 담는 케이스의 아래쪽 면에 마련된 출력 전극을 납땜에 의해 프린트 기판에 결합하는 것에 의해, 반도체 센서 칩의 출력을 이 출력 전극을 통하여 프린트 기판의 회로에 전기적으로 접속함과 동시에 센서 패키지를 프린트 기판 상에 기계적으로 유지한다. 케이스는 저벽을 구비하고, 이 저벽의 상면에 반도체 칩 센서를 고정하며, 저벽의 아래쪽 면에 상기 출력 전극이 구비된다. 저벽의 아래쪽 면에는 복수의 홈이 설치되어 있어 저벽에 어느 정도의 변형 능력을 부여하고 있다. 이 홈에 의해, 프린트 기판이 예를 들면, 열팽창에 의해 변형해도 상기 홈 부분에서 저벽이 구부러지고, 저벽이 어느 정도 프린트 기판의 변형에 추종하는 것으로, 저벽의 아래쪽 면에 설치된 출력 전극이 프린트 기판으로부터 이탈되는 것을 막고 있다. 또, 프린트 기판의 변형에 수반하는 뒤틀림이 이 홈에 의해 완화되고 반도체 센서 칩에 전달되기 어려워져, 반도체 센서 칩에 가해지는 불필요한 뒤틀림에 의해 센서 패키지를 탑재한 기기가 오작동하는 것을 막는 것도 생각된다.
많은 경우, 센서 패키지의 저벽에 반도체 센서 칩을 장착하기 위해서는, 저벽 상의 소정 장소에 다이 본딩 페이스트(die bonding paste)를 도포한 후, CCD 카메라를 이용해 모니터링하면서, 반도체 센서 칩을 상기 소정 장소에 정확하게 위치 결정하고 있다. 이 때, 다이 본딩 페이스트가 과잉되게 도포되어 있으면, 반도체 센서 칩을 배치했을 때에, 다이 본딩 페이스가 반도체 칩 센서의 주위에 기어오르며, 반도체 센서 칩의 동작에 악영향을 줄 우려가 있다. 또, CCD 카메라를 이용한 위치 결정에 즈음해서는, 어떠한 마크를 배치 위치의 근처에 형성할 필요가 있어, 센서 패키지의 제작에 추가 코스트가 든다.
이 때문에, 종래의 센서 패키지에서는, 프린트 기판의 변형에 수반하는 뒤틀림이 반도체 센서 칩에 전달되는 것을 방지할 수 있지만, 다이 본딩 페이스트의 기어오름 방지나 반도체 센서 칩의 위치 결정의 향상에 대한 과제가 남아 있었다.
본 발명은, 상기 과제를 해결하기 위한 것이며, 프린트 기판의 변형에 수반하는 뒤틀림이 반도체 센서 칩에 전달되는 것을 방지할 수 있음과 동시에, 다이 본딩 페이스트의 기어오름을 방지할 수 있고 반도체 센서 칩의 위치 결정도 용이하게 실시할 수 있는 센서 패키지를 제공하는 것을 목적으로 하고 있다.
본 발명은, 반도체 센서 칩을 수용하는 센서 패키지에 관한 것이다.
도 1은, 본 발명의 제1 실시 형태와 관련되는 센서 패키지를 프린트 기판에 장착한 상태를 나타내는 도면이다.
도 2는, 상기 케이스를, 측벽을 투시해 본 사시도이다.
도 3은, 상기 센서 패키지를 모식적으로 나타낸 단면도이다.
도 4는, 상기 센서 패키지에 프린트 기판으로부터 뒤틀림이 전달된 상태를 나타내는 도면이다.
도 5는, 상기 홈의 효과를 설명하는 도면이다.
도 6은, 상기 홈의 효과를 설명하는 다른 도면이다.
도 7은, 상기 홈에 다이 본딩 페이스트가 흐른 상태를 나타내는 도면이다.
도 8은, 상기 센서 패키지에 홈을 4개 형성한 예를 나타내는 도면이다.
도 9는, 상기 저벽의 저면 측에도 홈을 마련한 예를 나타내는 도면이다.
도 10은, 본 발명의 제2 실시 형태와 관련되는 센서 패키지의 케이스를, 측벽을 투시해 본 사시도이다.
도 11은, 상기 센서 패키지의 단면도이다.
도 12는, 상기 저벽에 다른 형상의 오목부를 마련한 예를 나타내는 도면이다.
도 13은, 상기 저벽에 다른 형상의 오목부를 마련한 예를 나타내는 도면이다.
도 14는, 상기 저벽에 다른 형상의 오목부를 마련한 예를 나타내는 도면이다.
도 15는, 상기 저벽에 다른 형상의 오목부를 마련한 예를 나타내는 도면이다.
도 16은, 상기 저벽에 다른 형상의 오목부를 마련한 예를 나타내는 도면이다.
도 17은, 본 발명의 제3 실시 형태와 관련되는 센서 패키지의 케이스를, 측벽을 투시해 본 사시도이다.
도 18은, 상기 센서 패키지에 프린트 기판으로부터 뒤틀림이 전달된 상태를 나타내는 도면이다.
도 19는, 상기 저벽의 외부 저면에 회로 소자를 장착한 예를 나타내는 도면이다.
도 20은, 상기 저벽의 4변에 지지레그를 마련한 예를 나타내는 도면이다.
도 21은, 상기 저벽의 4변에 다른 형상의 지지레그를 마련한 예를 나타내는 도면이다.
본 발명의 센서 패키지는 프린트 기판에 표면 장착되는 타입이며, 출력 단자를 가지는 반도체 센서 칩을 담는 케이스를 구비한다. 상기 케이스는 저벽을 가지며, 상기 저벽은 상기 반도체 센서 칩을 유지하는 중앙 영역과, 상기 저벽의 테두리로 되는 둘레 영역으로 구획된다. 상기 둘레 영역의 외면에 출력 전극이 형성되며, 이 출력 전극은 상기 출력 단자와 전기적으로 접속되어 있다. 이 출력 전극을 프린트 기판에 납땜 결합하는 것에 의해, 반도체 센서 칩의 출력을 이 출력 전극을 통하여 프린트 기판의 전기 회로에 전기적으로 접속함과 동시에, 센서 패키지를 프린트 기판 상에 기계적으로 유지한다.
본 발명의 특징으로 하는 점은, 상기 저벽의 내면에 있어, 상기 중앙 영역과 상기 둘레 영역과의 사이에 홈이 설치되어 있은 것이다. 상기 중앙 영역과 상기 둘레 영역 사이에 홈이 설치되어 있은 것으로부터, 홈이 진행하는 방향과 직교하는 방향에 따라 저벽을 만곡시키는 것 같은 뒤틀림이 저벽에 가해진 경우, 홈의 부분을 경계로 하여 상기 둘레 영역이 변형하는 것에 의해, 상기 중앙 영역에 뒤틀림이 미치는 것을 방지할 수 있다. 따라서, 상기 중앙 영역에 유지된 반도체 센서 칩에는, 프린트 기판의 변형에 수반하는 뒤틀림이 전달되기 어렵고, 프린트 기판의 뒤틀림에 의한 반도체 센서 칩의 특성 변동을 억제할 수 있다. 게다가, 상기 홈이 상기 저벽의 내면에 존재하는 것으로부터, 반도체 센서 칩을 상기 저벽에 배치할 때에 다이 본딩 페이스트가 넘쳐도 상기 홈으로 흘러, 다이 본딩 페이스트가 반도체 센서 칩에 기어오를 일도 없다. 또, 반도체 센서 칩을 상기 저벽에 배치할 때에, 상기 홈을 위치 결정의 표적으로서 이용할 수 있어 코스트를 들이는 일없이 용이하게 위치 결정할 수 있다. 반도체 센서 칩 장착 후의 검사 시에 상기 홈을 표적으로 하여 반도체 센서 칩의 어긋남을 확인할 수도 있다.
상기 홈으로서 반도체 센서 칩의 양단면과 병행이 되는 적어도 2개의 홈을설치하는 것이 바람직하다. 이로부터 반도체 센서 칩에 전달되는 뒤틀림을 효율적으로 억제할 수 있다. 상기 홈을 반도체 센서 칩의 각 4변과 병행하게 4개 형성하여도 좋다. 이 경우, 반도체 센서 칩에 모든 수평 방향으로부터 전달되는 뒤틀림을 효율적으로 억제할 수 있다.
게다가, 상기 저벽의 중앙 영역의 내면에 오목부를 형성해도 좋다. 이 오목부는 그 주위에 지지 플랜지를 형성하며, 이 지지 플랜지 상에 상기 센서 칩의 저면이 지지되어 고정된다. 상기 오목부를 설치함으로써, 상기 중앙 영역과 반도체 센서 칩과의 접촉 면적이 줄어들고, 상기 중앙 영역까지 전달된 프린트 기판의 뒤틀림이 상기 반도체 센서 칩에 전달되기 어려워진다. 이 오목부의 형상은, 십자형이나 직사각형 모양으로 할 수 있다. 이러한 형상이면, 상기 중앙 영역과 반도체 센서 칩과의 접촉 면적을 크게 저감하면서, 안정되게 반도체 센서 칩을 유지할 수 있다. 또한, 상기 반도체 센서 칩의 저면 중 상기 출력 단자 아래로 되는 부위가 상기 지지 플랜지에 지지되는 것도 바람직하다. 이와 같이 함으로써, 상기 출력 단자에 본딩 와이어를 본딩할 때의 충격에 대한 강도를 확보할 수 있어, 본딩 불량의 발생을 방지할 수 있다. 상기 오목부에 탄성 결합 부재를 충전하는 것도 바람직하다. 이 경우, 상기 탄성 결합 부재의 탄성력에 의해 상기 반도체 센서 칩에 뒤틀림을 전달하는 것이 없고, 상기 반도체 센서 칩과 상기 저벽과의 접착 강도를 향상시킬 수가 있다. 상기 오목부의 주위에 상기 오목부보다 얕은 제2 오목부를 형성하고, 상기 제2 오목부의 저면을 상기 지지 플랜지로 하여도 좋다. 이 경우, 상기 반도체 센서 칩을 상기 지지 플랜지에 배치할 때에, 상기 반도체 센서 칩을상기 제2 오목부에 맞추어 배치하면 용이하게, 보다 위치 결정하기 쉬워진다.
중앙 영역의 내면에 오목부를 형성하고, 상기 오목부는 저면의 중앙에 지지대를 구비하며, 반도체 센서 칩의 저면의 중앙 영역이 이 지지대 상에서 지지를 받고 고정되도록 하여도 좋다. 이와 같이 해도, 중앙 영역과 반도체 센서 칩과의 접촉 면적을 크게 저감하면서, 안정되게 반도체 센서 칩을 지지할 수 있다.
상기 둘레 영역의 외부 저면에 상기 중앙 영역의 외부 저면보다 외측으로 돌출된 지지레그를 구비하여도 좋다. 이 때, 상기 출력 전극은 상기 지지레그의 외면에 형성되어 있다. 상기 지지레그를 구비함으로써, 프린트 기판의 변형에 수반되는 뒤틀림을 상기 지지레그가 변형하는 것에 의해서도 완화될 수 있게 되고, 상기 뒤틀림이 반도체 센서 칩에, 보다 전달되기 어려워진다. 또 상기 저벽이 프린트 기판으로부터 멀어짐으로써, 상기 둘레 영역이 상기 홈의 부분을 경계로 하여 변형하기 쉬워진다. 상기 지지레그는, 상기 둘레 영역의 외부 저면의 대향하는 2변을 따라 형성해도, 상기 둘레 영역의 외부 저면의 4변을 따라 형성해도 좋다. 이 때, 상기 지지레그를 상기 홈과 병행이 되도록 형성하면, 상기 홈이 주행하는 방향과 직교하는 방향에 따라 저벽을 만곡시키는 것 같은 뒤틀림을, 상기 홈과 상기 지지레그에 의해, 보다 효율적으로 억제할 수 있다. 또, 상기 지지레그를 구비한 경우, 상기 중앙 영역의 외부 저면에 상기 반도체 센서 칩과 전기적으로 접속되는 회로 소자를 장착 가능한 장착 영역을 설치해도 좋다. 이와 같이 함으로써, 필요에 따라서 상기 장착 영역에 회로 소자를 장착할 수 있으며, 주변 회로를 포함한 것 위에 소형화, 저비용화를 도모할 수 있다.
상기 케이스를 상기 저벽의 둘레 영역의 내면에 측벽이 똑바로 선 개구부를 가지는 상자 모양으로서, 상기 케이스의 개구에 덮개를 기밀되게 부착하는 것이 바람직하다. 이와 같이 함으로써, 케이스 내에 마련된 상기 홈에 티끌이나 먼지가 퇴적되는 것을 방지할 수 있다. 이 경우, 상기 케이스는 적층된 적어도 2층으로 형성되어 있은 것이 바람직하다. 케이스를 적층 구조로 함으로써, 적층된 층 간에, 상기 반도체 센서 칩의 출력 단자와 상기 케이스의 출력 전극 사이의 전기적 접속을 행하는 도전 부재를 마련할 수 있다. 상기 출력 단자와 상기 출력 전극 사이의 전기 접속을, 상기 층 사이에 마련한 상기 도전 부재에 의해 행함으로써, 상기 케이스와 상기 덮개의 접촉 부분인 상기 측벽의 표면에 상기 도전부재를 설치하지 않는 구성으로 할 수 있어, 상기 케이스와 상기 덮개 사이의 기밀 신뢰성을 높일 수가 있다.
이하, 본 발명을 첨부의 도면을 이용하여 상세하게 설명한다.
도 1에 본 발명의 제1 실시 형태와 관련되는 센서 패키지(P)를 나타낸다. 이 센서 패키지(P)는, 반도체 가속도 센서 칩(100)을 수용하며, 직사각형으로 가늘고 긴 프린트 기판(200)에 표면 장착된다. 센서 패키지(P)는, 케이스(1)와 리드(덮개)(2)를 구비한다. 케이스(1)는 직사각형의 저벽(l0)을 구비하고, 저벽(10)은, 도 2에 나타낸 바와 같이, 반도체 가속도 센서 칩(1OO)을 지지하는 중앙 영역(1Oa)과, 저벽(1O)의 둘레로 되는 둘레 영역(10b)으로 구획되어 있다(각각, 도 2 중, 사선으로 표시된 부분). 케이스(1)는, 저벽(10)의 둘레 영역(1Ob)에 측벽(11)이 입설(立設)된 상자 모양이다. 저벽(1O)의 내면에 있어, 상기 중앙 영역(1Oa)과 상기 둘레 영역(10b) 사이에는, 홈(12)이 2개 형성되어 있다. 각각의 홈(12)은, 중앙 영역(1Oa)에 배치되는 반도체 가속도 센서 칩(1OO)의 한 쌍의 양단면과 병행하게 주행하도록 형성되어 있다. 저벽(10)의 내면에는, 단자대(13)가 일체로 설치되어 있다. 단자대(13)의 상면에는, 반도체 가속도 센서 칩(100)의 출력 패드(101)와 본딩 와이어(300)를 통하여 접속되는 본딩 패드(14)가 복수 개 배설되어 있다. L자형의 출력 전극(15)은, 둘레 영역(10b)의 외면 중 상기 홈(12)과 병행이 되는 한 쌍의 양 측면에서 외부 저면으로 걸치도록 하여, 둘레 영역(1Ob)에 밀착되게 형성되어 있다.
케이스(1)는, 도 3의 모식도에 나타낸 바와 같이, 복수의 박층을 적층한 다층 적층형 세라믹 패키지에 의해 구성되어 있고, 상기 출력 전극(15)은, 박층 사이를 통과한 도전 부재(16)에 의해 상기 본딩 패드(14)와 전기적으로 접속되어 있다. 홈(12)은 하나 또는 그 이상의 박층을 어느 부분에서 제거하는 것으로 형성된다. 리드(2)는, 케이스(1)의 개구 부분을 덮도록 케이스(1)에 기밀되게 부착된다.
케이스(1)는, 상기 출력 전극(15)을 프린트 기판(200)에 형성된 전기 회로(미도시)에 납땜 결합하는 것으로, 반도체 가속도 센서 칩(100)의 출력을 상기 전기 회로에 전기적으로 접속함과 동시에 센서 패키지(P)를 프린트 기판(200) 상에 기계적으로 지지시킨다. 본 실시 형태에서는, 프린트 기판(200)이 직사각형으로 가늘고 긴 형상이며 긴 방향에 따라 휘기 쉽기 때문에, 홈(12)을 프린트 기판(200)의 긴 방향과 직행하는 방향으로 배치하여, 프린트 기판(200)에 지지된 둘레 영역(10b)을 홈(12)의 부분을 경계로 하여 변형하기 쉽게 하고 있다. 이로부터, 도 4에 나타낸 바와 같은 프린트 기판(200)이 긴 방향에 따라 휘어져도, 프린트 기판(200)에 지지된 둘레 영역(7Ob)이 프린트 기판(2OO)의 휘어짐에 추종하여 휘어지므로, 프린트 기판(200)의 휘어짐이 중앙 영역(10a)에까지 미치는 것을 방지할 수 있다. 따라서, 중앙 영역(1Oa)에 지지된 반도체 가속도 센서 칩(100)이 뒤틀림으로부터 보호되어, 프린트 기판(200)의 뒤틀림에 의한 반도체 가속도 센서 칩(100)의 특성 변동을 억제할 수 있다. 또한, 홈(12)의 깊이나 폭은, 케이스(1)의 치수나 두께, 구성 재료 등에 따라 최적화 하면 좋다.
홈의 효과를 나타내는 일례를 도 5에 나타낸다. 도 5는 홈(12)의 유무 각각 의 경우에 대해, 온도를 상온으로부터 60℃ 상승시켰을 때에, 프린트 기판(200)과 센서 패키지(P)의 열팽창 계수의 차이에 의해 발생하는 프린트 기판(200)의 뒤틀림에 의해, 반도체 가속도 센서 칩(100)의 오프셋(offset) 전압이 어느 정도 변화하는가를 시뮬레이션한 결과를 나타내고 있다. 도 5로부터, 홈(12)을 마련하는 것에 의해, 프린트 기판(200)의 뒤틀림이 반도체 가속도 센서 칩(100)에 전달되기 어려워져, 프린트 기판(200)의 뒤틀림에 의한 반도체 가속도 센서 칩(100)의 특성 변동이 억제되어 있는 것을 알 수 있다.
홈의 효과를 나타내는 다른 일례를 도 6에 나타낸다. 도 6은 홈(12)의 유무 각각의 경우에 대해, 4개의 샘플을 이용해 온도 사이클 시험을 실시했을 때에, 시험 전의 초기 오프셋 전압에 대한 시험 후의 오프셋 전압의 변화량을 측정한 결과를 나타낸다. 도 6으로부터도, 홈(12)을 마련하는 것에 의해, 반도체 가속도 센서 칩(100)의 특성 변동이 억제되어 있는 것을 알 수 있다.
상기 반도체 가속도 센서 칩(100)은, 저면의 형상이 직사각형이며, 위쪽의 일면에 상기한 출력 패드(101)가 복수 개 배치되어 있다. 반도체 가속도 센서 칩(1OO)은, 상기 중앙 영역(1Oa)에 다이 본딩 페이스트(400)를 도포한 후, CCD 카메라로 위치 결정하면서 다이 본딩 페이스트(400) 상에 배치되어 고정된다. 이 때, 홈(12)을 위치 결정의 표적으로서 이용할 수 있고, 예를 들면 홈(12)과 반도체가속도 센서 칩(100)의 한 쌍의 측면이 평행이 되도록, 반도체 가속도 센서 칩(lOO)을 중앙 영역(1Oa)에 배치한다. 또, 반도체 가속도 센서 칩(1OO)을 중앙 영역에 배치할 때에, 중앙 영역(1Oa)에 다이 본딩 페이스트(400)가 과잉되게 도포되어 있어 반도체 가속도 센서 칩(100)에 의해 다이 본딩 페이스트(400)가 밀려 나와도, 도 7에 나타낸 바와 같이, 다이 본딩 페이스트(400)는 홈(l2)으로 흘러 떨어져, 다이 본딩 페이스트(400)가 반도체 가속도 센서 칩(100)에 기어오르는 일이 없다.
본 실시 형태에서는, 홈(12)은 2개였지만, 도 8에 나타낸 바와 같이, 반도체 가속도 센서 칩(100)의 각 4변과 병행하게 주행하도록 홈(l2)을 4개 형성하여도 좋다. 이 경우, 반도체 가속도 센서 칩(100)에 대한 모든 수평 방향으로부터의 휘어짐을 억제할 수 있으므로, 장착되는 프린트 기판(200)이 모든 방향으로 휘어지는 경우에 유효하다. 둘레 영역(10b)을 변형하기 쉽게 하기 위해서, 도 9에 나타낸 바와 같이, 둘레 영역(10b)의 외부 저면 측에도 홈(12a)을 설치해도 좋다.
또, 본 실시 형태에서는, 케이스(1)에 리드(2)를 부착하는 것으로, 홈(12)에 티끌이나 먼지가 퇴적하는 것을 방지하고 있다.
더욱이, 본 실시 형태에서는, 케이스(1)를 다층 적층형 세라믹 패키지로 하고, 적층된 층 간에 형성된 상기 도전 부재(16)에 의해 본딩 패드(14)와 출력 전극(15)의 전기적인 접속을 행하고 있다. 케이스(1)의 안쪽에 있는 본딩 패드(14)로 케이스(1)의 외면에 있는 출력 전극(15)을 전기적으로 접속하기 위해서, 케이스(1)와 리드(2)의 접촉 부분인 측벽(11)의 표면을 넘도록 도전 부재(16)를 설치하면, 도전 부재(16)의 두께에 의해 케이스(1)와 리드(2)의 접촉면에 요철을 할 수 있어, 기밀 신뢰성에 악영향을 미칠 우려가 있다. 따라서, 본딩 패드(14)와 출력 전극(l5)의 전기적인 접속을, 적층된 층 간에 형성된 상기 도전 부재(16)에 의해 행함으로써, 케이스(1)와 리드(2)의 기밀 신뢰성을 높이고 있다.
또한, 본 실시 형태에서는 반도체 센서 칩으로서 반도체 가속도 센서 칩(100)을 예로 들었지만, 물론 본 발명의 센서 패키지(P)는, 그 이외의 반도체 센서 칩에도 적용 가능하다.
도 10에, 본 발명의 제2 실시 형태와 관련되는 센서 패키지(P1)를 나타낸다. 이 센서 패키지(P1)는, 상기한 센서 패키지(P)에 부가하여, 반도체 가속도 센서 칩(1OO)을 배치하는 중앙 영역(1Oa)의 내면에 오목부(20)를 형성하고 있다. 오목부(20)는, 저벽(10)의 내면에서 형상이 직사각형 모양이며, 오목부(20)의 주위가 반도체 가속도 센서 칩(100)(도시하지 않음)의 저면을 지지하는 지지 플랜지(21)로 된다. 도 11에 나타낸 바와 같이, 오목부(20)에는, 탄성을 가지는 결합 부재(예를 들면, 실리콘 수지 등의 실리콘계의 다이 본딩제)(22)가 충전되며, 반도체 가속도 센서 칩(100)은, 저면의 둘레가 전 둘레에 걸쳐서 지지 플랜지(21)에 배치된다.
이와 같은 센서 패키지(Pl)에 대해서는, 오목부(20)를 설치함으로써, 중앙 영역(1Oa)과 반도체 가속도 센서 칩(lOO)의 접촉 면적이 줄어들어, 중앙 영역(1Oa)으로부터 반도체 가속도 센서 칩(1OO)에 뒤틀림이 전달되기 어려워진다. 따라서, 둘레 영역(1Ob)의 변형만으로는 흡수하지 못하고, 중앙 영역(1Oa)까지 전달된 뒤틀림도, 중앙 영역(lOa)으로부터 반도체 가속도 센서 칩(100)에 전달될 단계에서 억제할 수 있다. 결합 부재(22)는 경화해도 탄성변형 가능하고 반도체 가속도 센서 칩(100)에 뒤틀림을 전달하는 일이 없고, 그 결합력에 의해 저벽(10)과 반도체 가속도 센서 칩(100)과의 접착 강도를 향상시킬 수가 있다.
오목부(20)의 형상은, 도 12에 나타낸 바와 같이, 가늘고 긴 직사각형 모양으로, 반도체 가속도 센서 칩(100)의 저면의 대향하는 2변만이 지지 플랜지(21)에 배치되는 것이라도 좋다. 또는, 도 13에 나타낸 바와 같이, 십자형으로 반도체 가속도 센서 칩(100)의 저면의 네 모서리만이 지지 플랜지(21)에 배치되는 것이라도 좋다. 혹은, 도 14에 나타낸 바와 같이, 반도체 가속도 센서 칩(100)의 저면보다 큰 직사각형의 오목부(20)를 형성함과 동시에 오목부(20)의 중앙에 지지대(23)를 돌출 설치하고, 반도체 가속도 센서 칩(100)의 저면의 중앙 영역만이 지지대(23) 상에 배치되도록 하여도 좋다. 도 12 내지 도 14와 같은 형상으로 함으로써, 중앙 영역(10a)과 반도체 가속도 센서 칩(100)의 접촉 면적을 크게 저감하면서도, 안정되게 반도체 가속도 센서 칩(100)을 지지할 수 있다.
반도체 가속도 센서 칩(100)의 출력 패드(101)에, 본딩 와이어(300)를 본딩할 때의 충격에 견디는 강도를 확보할 필요가 있을 때는, 지지 플랜지(21)가 반도체 가속도 센서 칩(100)의 출력 패드(101) 아래가 되는 부분을 지지하도록, 오목부(20)를 설치하여도 좋다. 예를 들면, 본 실시 형태의 반도체 가속도 센서 칩(100)과 같이, 출력 패드(101)가 반도체 가속도 센서 칩(100)의 위쪽의 일면에 나란히 배열되어 있을 때는, 도 15에 나타낸 바와 같이, 오목부(20)를 출력 패드(101)의 배열 방향으로 긴 직사각형 모양으로 하여, 출력 패드(101)의 아래로되는 반도체 가속도 센서 칩(100)의 저면의 부위와, 상기 부위와 평행이 되는 저면의 둘레가 지지 플랜지(21)에 배치되도록 하면 좋다.
또한, 도 16에 나타낸 바와 같이, 중앙 영역(10a)에 설치된 오목부(20)의 주위에, 상기 오목부(20)보다 얕은 제2 오목부(24)를 형성하고, 상기 제2 오목부(24)의 저면을 상기 지지 플랜지(21)로 하여도 좋다. 제2 오목부(24)의 크기는, 반도체 가속도 센서 칩(100)의 저면의 크기와 대략 같은 크기로 형성해 두고, 반도체 가속도 센서 칩(100)은, 상기 제2 오목부(24)의 저면(지지 플랜지(21))에 배치한다. 제2 오목부(24)를 설치함으로써, 반도체 가속도 센서 칩(1OO)을 중앙 영역(1Oa)에 배치할 때에, 반도체 가속도 센서 칩(100)을 제2 오목부(24)에 배치함으로써, 간단하고 정확하게 위치 결정할 수 있다.
도 17에, 본 발명의 제3 실시 형태와 관련되는 센서 패키지(P2)를 나타낸다. 이 센서 패키지(P2)는, 상기한 센서 패키지(P)에 부가하여, 둘레 영역(10b)의 외부 저면에 지지레그(30)를 구비하고 있다. 지지레그(30)는, 둘레 영역(10b)의 외부 저면 중 홈(12)과 병행이 되는 대향하는 2변을 따라 형성되어 있다. 출력 전극(15)은, 지지레그(30)의 저면으로부터 양 측면에 걸쳐 U자형으로 형성되어 있다.
이러한 센서 패키지(P2)에 대해서는, 도 18에 나타낸 바와 같이, 지지레그(30)를 설치함으로써, 프린트 기판(200)의 긴 방향에 따른 휘어짐을 지지레그(30)가 변형하는 것으로도 완화할 수 있도록 되고, 지지레그(30)가 변형하는 것과, 둘레 영역(10b)이 홈(12)을 경계로 해 변형하는 것을 합쳐서, 프린트기판(200)의 뒤틀림이 반도체 가속도 센서 칩(100)에 의해 전달되기 어려워진다. 혹은, 센서 패키지(P2)를 보다 소형화하기 위해서 홈(12)의 크기를 충분하게 잡지 않은 경우에, 작은 홈(12)과 지지레그(30)를 조합시킴으로써, 큰 홈(12)을 형성했을 때와 같은 효과를 얻을 수도 있다.
지지레그(30)를 설치한 것으로부터, 중앙 영역(10a)의 외부 저면과 프린트 기판(200)의 사이에 공간이 생기므로, 도 19에 나타낸 바와 같이, 중앙 영역(10a)의 외부 저면에 상기 반도체 가속도 센서 칩과 전기적으로 접속되는 회로 소자를 장착하는 장착 영역(31)을 마련하고, 회로 소자(32)를 장착해도 좋다. 회로 소자(32)는 몰드 수지(33)에 의해 밀봉해 둔다. 이와 같이 함으로써, 반도체 가속도 센서 칩(100)과 그 주변 회로를 일 패키지화할 수 있다.
또한, 지지레그(30)는, 도 20에 나타낸 바와 같이 둘레 영역(10b)의 외부 저면의 4변을 따라 형성해도 좋다. 도 20의 경우, 홈(l2)이 주행하는 방향과 직행하는 방향에 따라 저벽(10)을 만곡시키는 것 같은 뒤틀림은 홈(12) 및 지지레그(30A)로 억제하고, 홈(12)이 주행하는 방향에 따라 저벽(10)을 만곡시키는 것 같은 뒤틀림은, 지지레그(30B)가 변형함으로써 억제될 수 있다. 도 21에 나타낸 바와 같이, 각 지지레그(30A, 30B)를 변형하기 쉽게 하기 위해서, 인접하는 각 지지레그(30A, 30B)는 연결하지 않고 떼어놓고 형성해도 좋다.

Claims (18)

  1. 출력 단자를 구비하는 반도체 센서 칩을 수용하는 케이스를 포함하며,
    상기 케이스는 저벽을 구비하고, 상기 저벽은 상기 반도체 센서 칩을 지지하는 중앙 영역과, 상기 저벽의 둘레가 되는 둘레 영역으로 구획되며
    상기 둘레 영역의 외면에 출력 전극이 형성되고, 상기 출력 전극은 상기 출력 단자와 전기적으로 접속되며,
    상기 출력 전극을 프린트 기판에 납땜 결합함으로써, 상기 반도체 센서 칩의 출력을 프린트 기판의 전기 회로에 전기적으로 접속함과 동시에, 센서 패키지를 프린트 기판 상에 기계적으로 지지하는 표면 장착형의 센서 패키지이며,
    상기 저벽의 내면에는, 상기 중앙 영역과 상기 둘레 영역 사이에 홈이 설치되어 있는
    표면 장착형 센서 패키지.
  2. 제1항에 있어서,
    상기 홈은 적어도 2개 형성되어 있고, 각각의 홈은 상기 반도체 센서 칩의 양단면과 병행하게 주행하는 표면 장착형 센서 패키지.
  3. 제1항에 있어서,
    상기 홈은 적어도 4개 형성되어 있고, 각각의 홈은 상기 반도체 센서 칩의각 4변과 병행하게 주행하는 표면 장착형 센서 패키지.
  4. 제1항에 있어서,
    상기 저벽의 중앙 영역의 내면에 오목부가 형성되고, 상기 오목부는 그 주위에 지지 플랜지를 형성하며, 상기 센서 칩의 저면이 상기 지지 플랜지 상에서 지지되고 고정되는 표면 장착형 센서 패키지.
  5. 제4항에 있어서,
    상기 오목부는 상기 저벽의 내면에서의 형상이 십자형인 표면 장착형 센서 패키지.
  6. 제4항에 있어서,
    상기 오목부는 상기 저벽의 내면에서의 형상이 직사각형 모양인 표면 장착형 센서 패키지.
  7. 제4항에 있어서,
    상기 지지 플랜지는 상기 반도체 센서 칩의 저면 중 상기 출력 단자의 아래가 되는 부위를 지지하는 표면 장착형 센서 패키지.
  8. 제4항에 있어서,
    상기 오목부에 탄성 결합 부재가 충전되는 표면 장착형 센서 패키지.
  9. 제4항에 있어서,
    상기 오목부의 주위에 상기 오목부보다 깊이가 얕은 제2 오목부를 형성하고, 상기 제2 오목부의 저면이 상기 지지 플랜지가 되는 표면 장착형 센서 패키지.
  10. 제1항에 있어서,
    상기 저벽의 중앙 영역의 내면에 오목부가 형성되고, 상기 오목부는 저면의 중앙에 지지대를 구비하며, 상기 센서 칩의 저면의 중앙 영역이 상기 지지대 상에서 지지되고 고정되는 표면 장착형 센서 패키지.
  11. 제1항에 있어서,
    상기 둘레 영역의 외부 저면에 상기 중앙 영역의 외부 저면보다 외측으로 돌출된 지지레그를 구비하며, 상기 출력 전극은 상기 지지레그의 외면에 형성되어 있는 표면 장착형 센서 패키지.
  12. 제11항에 있어서,
    상기 지지레그는 상기 둘레 영역의 외부 저면의 대향하는 2변을 따라 형성되는 표면 장착형 센서 패키지.
  13. 제11항에 있어서,
    상기 지지레그는 상기 둘레 영역의 외부 저면의 4변을 따라 형성되는 표면 장착형 센서 패키지.
  14. 제11항에 있어서,
    상기 지지레그는 상기 홈과 병행이 되도록 형성되는 표면 장착형 센서 패키지.
  15. 제11항에 있어서,
    상기 중앙 영역의 외부 저면에 상기 반도체 센서 칩과 전기적으로 접속되는 회로 소자의 장착이 가능한 장착 영역이 설치되는 표면 장착형 센서 패키지.
  16. 제1항에 있어서,
    상기 케이스는 상기 저벽의 둘레 영역의 내면에 측벽이 입설된(upstanding) 개구부를 구비하는 상자 모양이며, 상기 케이스의 개구부에 덮개가 기밀방식으로 부착되는 표면 장착형 센서 패키지.
  17. 제16항에 있어서,
    상기 케이스는 적층된 적어도 2층으로 형성되는 표면 장착형 센서 패키지.
  18. 제17항에 있어서,
    상기 출력 단자와 상기 출력 전극간의 전기 접속은 상기 층 사이에 설치된 도전 부재에 의해 행해지는 표면 장착형 센서 패키지.
KR1020047001325A 2002-05-31 2003-05-29 센서 패키지 KR100598711B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002160450A JP2004003886A (ja) 2002-05-31 2002-05-31 センサパッケージ
JPJP-P-2002-00160450 2002-05-31
PCT/JP2003/006784 WO2003102601A1 (fr) 2002-05-31 2003-05-29 Boitier capteur

Publications (2)

Publication Number Publication Date
KR20040035698A true KR20040035698A (ko) 2004-04-29
KR100598711B1 KR100598711B1 (ko) 2006-07-10

Family

ID=29706544

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047001325A KR100598711B1 (ko) 2002-05-31 2003-05-29 센서 패키지

Country Status (7)

Country Link
US (1) US6906412B2 (ko)
EP (1) EP1510825A4 (ko)
JP (1) JP2004003886A (ko)
KR (1) KR100598711B1 (ko)
CN (1) CN1250971C (ko)
AU (1) AU2003241930A1 (ko)
WO (1) WO2003102601A1 (ko)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7166911B2 (en) * 2002-09-04 2007-01-23 Analog Devices, Inc. Packaged microchip with premolded-type package
TWI237546B (en) * 2003-01-30 2005-08-01 Osram Opto Semiconductors Gmbh Semiconductor-component sending and/or receiving electromagnetic radiation and housing-basebody for such a component
US6992250B2 (en) * 2004-02-26 2006-01-31 Kyocera Corporation Electronic component housing package and electronic apparatus
US8975646B2 (en) 2004-05-31 2015-03-10 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor component and housing base for such a component
JP2005353846A (ja) * 2004-06-10 2005-12-22 Matsushita Electric Ind Co Ltd 光学デバイス及びその製造方法
JP2006308454A (ja) * 2005-04-28 2006-11-09 Kyocera Corp 電子装置
JP4832802B2 (ja) * 2005-05-30 2011-12-07 Ｏｋｉセミコンダクタ株式会社 半導体加速度センサ装置及びその製造方法
JP4740678B2 (ja) * 2005-07-27 2011-08-03 Ｏｋｉセミコンダクタ株式会社 半導体装置
JP4786328B2 (ja) * 2005-12-20 2011-10-05 Ｏｋｉセミコンダクタ株式会社 半導体パッケージ
DE102006022807A1 (de) * 2006-05-16 2007-11-22 Robert Bosch Gmbh Chipgehäuse mit reduzierter Schwingungseinkopplung
JP4925274B2 (ja) * 2006-08-28 2012-04-25 パナソニック株式会社 半導体装置
JP4925275B2 (ja) * 2006-08-28 2012-04-25 パナソニック株式会社 半導体装置
JP4925273B2 (ja) * 2006-08-28 2012-04-25 パナソニック株式会社 半導体装置
JP4925272B2 (ja) * 2006-08-28 2012-04-25 パナソニック株式会社 半導体装置
JP2008227087A (ja) 2007-03-12 2008-09-25 Denso Corp 半導体素子
KR101151125B1 (ko) * 2007-08-27 2012-06-01 가부시키가이샤 히타치세이사쿠쇼 반도체 왜곡 센서
JP4851555B2 (ja) * 2008-05-13 2012-01-11 株式会社デンソー 力学量センサおよびその製造方法
JP4725600B2 (ja) 2008-06-10 2011-07-13 愛知製鋼株式会社 マグネトインピーダンスセンサ素子
JP4752952B2 (ja) * 2009-06-03 2011-08-17 株式会社デンソー 力学量センサ、及び該力学量センサの製造方法
DE102010042438B4 (de) * 2010-01-27 2013-09-26 Robert Bosch Gmbh Sensoranordnung
JP5287774B2 (ja) * 2010-03-22 2013-09-11 株式会社デンソー セラミックパッケージ
JP5311231B2 (ja) * 2010-05-24 2013-10-09 株式会社デンソー センサ装置
JP2012019034A (ja) * 2010-07-07 2012-01-26 Toyota Motor Corp 半導体パッケージの構造
JP5742323B2 (ja) 2011-03-14 2015-07-01 オムロン株式会社 センサパッケージ
ITTO20120154A1 (it) * 2012-02-21 2013-08-22 Stmicroelectronics Malta Ltd Procedimento di assemblaggio di un dispositivo integrato a semiconduttore
WO2013141013A1 (ja) * 2012-03-22 2013-09-26 京セラ株式会社 素子収納用パッケージ
JP5885690B2 (ja) 2012-04-27 2016-03-15 キヤノン株式会社 電子部品および電子機器
JP2013243340A (ja) * 2012-04-27 2013-12-05 Canon Inc 電子部品、実装部材、電子機器およびこれらの製造方法
JP6296687B2 (ja) 2012-04-27 2018-03-20 キヤノン株式会社 電子部品、電子モジュールおよびこれらの製造方法。
DE102015104410B4 (de) * 2015-03-24 2018-09-13 Tdk-Micronas Gmbh Drucksensor
CN104803341B (zh) * 2015-04-17 2017-02-22 北京必创科技股份有限公司 一种压力传感器应力释放装置
ITUB20153580A1 (it) * 2015-09-11 2017-03-11 St Microelectronics Srl Dispositivo sensore microelettromeccanico con ridotta sensibilita' agli stress e relativo procedimento di fabbricazione
WO2017056673A1 (ja) * 2015-09-30 2017-04-06 日立オートモティブシステムズ株式会社 力学量測定装置
CN105203233A (zh) * 2015-10-16 2015-12-30 瑞声声学科技(深圳)有限公司 Mems压力传感器
JP2017125753A (ja) * 2016-01-13 2017-07-20 セイコーエプソン株式会社 電子デバイス、電子機器および移動体
CN109392245B (zh) 2016-01-22 2021-08-31 京瓷株式会社 电子部件收纳用封装体、多连片布线基板、电子装置以及电子模块
CN106744644A (zh) * 2016-10-11 2017-05-31 中国科学院地质与地球物理研究所 一种mems传感器低应力封装管壳及封装系统
DE102019129411A1 (de) * 2019-09-12 2021-03-18 Wika Alexander Wiegand Se & Co. Kg Aufnehmerkörper mit einem Messelement und Herstellungsverfahren für einen Aufnehmerkörper
JP2021071305A (ja) * 2019-10-29 2021-05-06 ミネベアミツミ株式会社 力覚センサ装置
JP7166238B2 (ja) * 2019-11-06 2022-11-07 株式会社豊田中央研究所 Ｍｅｍｓ構造体
DE102020207799A1 (de) 2020-06-24 2021-12-30 Robert Bosch Gesellschaft mit beschränkter Haftung MEMS-Modul
CN115057407A (zh) * 2022-04-29 2022-09-16 潍坊歌尔微电子有限公司 Mems产品及电子设备

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5656655A (en) * 1979-10-15 1981-05-18 Hitachi Ltd Semiconductor device
JPS5857742A (ja) * 1981-10-01 1983-04-06 Nec Corp チツプキヤリア
FR2538961B1 (fr) * 1982-12-30 1985-07-12 Europ Composants Electron Embase pour circuit integre
EP0333237A3 (en) * 1984-05-18 1990-03-21 BRITISH TELECOMMUNICATIONS public limited company Integrated circuit chip carrier
US5281849A (en) * 1991-05-07 1994-01-25 Singh Deo Narendra N Semiconductor package with segmented lead frame
US5233873A (en) * 1991-07-03 1993-08-10 Texas Instruments Incorporated Accelerometer
FR2690275B1 (fr) 1992-04-21 1994-06-10 Asulab Sa Moyens de positionnement d'un dispositif microelectronique et ensemble de montage d'un tel dispositif.
JPH05333056A (ja) * 1992-05-27 1993-12-17 Hitachi Ltd 加速度センサ
JPH0621317A (ja) * 1992-07-02 1994-01-28 Seiko Epson Corp 半導体パッケージの製造方法
JP3517428B2 (ja) * 1993-03-31 2004-04-12 株式会社日立製作所 容量式加速度センサ
US5554806A (en) * 1994-06-15 1996-09-10 Nippondenso Co., Ltd. Physical-quantity detecting device
DE19734530B4 (de) * 1996-08-09 2008-04-24 Denso Corp., Kariya Halbleiterbeschleunigungssensor
JPH1062446A (ja) 1996-08-14 1998-03-06 Hitachi Ltd 加速度センサ及び実装用プリント基板
JPH11260960A (ja) 1998-03-11 1999-09-24 Sony Corp 半導体パッケージおよびその製造方法
JPH11281667A (ja) 1998-03-30 1999-10-15 Japan Aviation Electronics Ind Ltd 静電容量型センサ
US6111199A (en) * 1998-04-07 2000-08-29 Integrated Device Technology, Inc. Integrated circuit package using a gas to insulate electrical conductors
US6249049B1 (en) * 1998-06-12 2001-06-19 Nec Corporation Ceramic package type electronic part which is high in connection strength to electrode
JP2000046859A (ja) 1998-07-28 2000-02-18 Omron Corp 加速度センサ
JP3062691B1 (ja) * 1999-02-26 2000-07-12 株式会社三井ハイテック 半導体装置
JP2001337104A (ja) 2000-05-26 2001-12-07 Matsushita Electric Works Ltd 半導体加速度センサ

Also Published As

Publication number Publication date
EP1510825A1 (en) 2005-03-02
EP1510825A4 (en) 2009-01-07
JP2004003886A (ja) 2004-01-08
US6906412B2 (en) 2005-06-14
KR100598711B1 (ko) 2006-07-10
US20040232507A1 (en) 2004-11-25
WO2003102601A1 (fr) 2003-12-11
CN1537230A (zh) 2004-10-13
AU2003241930A1 (en) 2003-12-19
CN1250971C (zh) 2006-04-12

Similar Documents

Publication Publication Date Title
KR20040035698A (ko) 센서 패키지
KR100773198B1 (ko) 표면 실장형 커패시터 및 그 제조방법
US6888231B2 (en) Surface mounting semiconductor device
JP4886137B2 (ja) 電力半導体モジュール
KR101388792B1 (ko) 반도체 패키지 모듈
US8624367B2 (en) Semiconductor device including semiconductor chip mounted on lead frame
US20150344296A1 (en) Encapsulated component comprising a mems component and method for the production thereof
JPS6348183B2 (ko)
JP6891621B2 (ja) 半導体装置及び半導体装置の製造方法
JP2005191147A (ja) 混成集積回路装置の製造方法
JP4577686B2 (ja) 半導体装置及びその製造方法
KR20080020137A (ko) 역피라미드 형상의 적층 반도체 패키지
CN112897451A (zh) 传感器封装结构及其制作方法和电子设备
JP6338016B2 (ja) パワーモジュールパッケージ
KR100248147B1 (ko) 반도체패키지 및 그 실장용 소켓
JP4172782B2 (ja) 光半導体素子収納用パッケージおよび光半導体装置
WO2011108051A1 (ja) 半導体装置
JP2008166525A (ja) 電子回路モジュール
JP2019062109A (ja) 表面実装型デバイス
KR100772098B1 (ko) 적층형 패키지
JP2005252295A (ja) 半導体装置およびその製造方法
JP6588235B2 (ja) 接続部品、接続構造及び通信装置
KR100910223B1 (ko) 적층 반도체 패키지
JP2001176997A (ja) 半導体素子収納用パッケージ
JP2019134063A (ja) 配線基板、電子装置及び電子モジュール

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee