KR20040030101A - 저밀도 패리티 검사(ｌｄｐｃ) 부호를 이용한비트-인터리브형 부호화 변조 - Google Patents

저밀도 패리티 검사(ｌｄｐｃ) 부호를 이용한비트-인터리브형 부호화 변조 Download PDF

Info

Publication number
KR20040030101A
KR20040030101A KR10-2004-7002229A KR20047002229A KR20040030101A KR 20040030101 A KR20040030101 A KR 20040030101A KR 20047002229 A KR20047002229 A KR 20047002229A KR 20040030101 A KR20040030101 A KR 20040030101A
Authority
KR
South Korea
Prior art keywords
ldpc
bits
coded
higher order
apsk
Prior art date
Application number
KR10-2004-7002229A
Other languages
English (en)
Other versions
KR100602027B1 (ko
Inventor
에로즈무스타파
선펭-웬
이린-난
Original Assignee
휴우즈 일렉트로닉스 코오포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 휴우즈 일렉트로닉스 코오포레이션 filed Critical 휴우즈 일렉트로닉스 코오포레이션
Publication of KR20040030101A publication Critical patent/KR20040030101A/ko
Application granted granted Critical
Publication of KR100602027B1 publication Critical patent/KR100602027B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/01—Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0047—Decoding adapted to other signal detection operation
    • H04L1/005—Iterative decoding, including iteration between signal detection and decoding operation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
    • H03M13/1117—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms using approximations for check node processing, e.g. an outgoing message is depending on the signs and the minimum over the magnitudes of all incoming messages according to the min-sum rule
    • H03M13/112—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms using approximations for check node processing, e.g. an outgoing message is depending on the signs and the minimum over the magnitudes of all incoming messages according to the min-sum rule with correction functions for the min-sum rule, e.g. using an offset or a scaling factor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1131—Scheduling of bit node or check node processing
    • H03M13/1137—Partly parallel processing, i.e. sub-blocks or sub-groups of nodes being processed in parallel
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H03M13/1165—QC-LDPC codes as defined for the digital video broadcasting [DVB] specifications, e.g. DVB-Satellite [DVB-S2]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/255—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/35—Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics
    • H03M13/356—Unequal error protection [UEP]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6325—Error control coding in combination with demodulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6577—Representation or format of variables, register sizes or word-lengths and quantization
    • H03M13/6583—Normalization other than scaling, e.g. by subtraction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0059—Convolutional codes
    • H04L1/006—Trellis-coded modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0064—Concatenated codes
    • H04L1/0065—Serial concatenated codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/067—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing soft decisions, i.e. decisions together with an estimate of reliability
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/186—Phase-modulated carrier systems, i.e. using phase-shift keying in which the information is carried by both the individual signal points and the subset to which the individual signal points belong, e.g. coset coding or related schemes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/20—Modulator circuits; Transmitter circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/152—Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04H—BROADCAST COMMUNICATION
    • H04H40/00—Arrangements specially adapted for receiving broadcast information
    • H04H40/18—Arrangements characterised by circuits or components specially adapted for receiving
    • H04H40/27—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95
    • H04H40/90—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95 specially adapted for satellite broadcast receiving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Algebra (AREA)
  • Multimedia (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Correction Of Errors (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Medicines That Contain Protein Lipid Enzymes And Other Medicines (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Coloring Foods And Improving Nutritive Qualities (AREA)
  • Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

신호 배열의 비트 지표를 위한 방법이 개시된다. 송신기(200)는 본 발명의 일 실시예에 따라, 저밀도 패리티 검사(LDPC) 부호로 구성된 패리티 검사 행렬을 이용하여부호화 신호를 생성한다. 송신기(200)는 입력 메시지를 복수의 비트들의 집합으로 표현된 부호워드로 변환하는 부호기(203)를 포함한다. 송신기(200)는 하나의 비트들의 집합을 고차 배열 (예를 들면 Quadrature Phase Shift Keying(QPSK), 8-PSK, 16-APSK(Amplitude Phase Shift Keying), 32-APSK, 등)에 비-순차적으로(예를 들어, 인터리빙으로) 맵핑하는 로직을 포함하고, 여기서, 하나의 비트들의 집합에 대응하는 고차 배열의 부호는 맵핑에 기초하여 출력된다.

Description

저밀도 패리티 검사(ＬＤＰＣ) 부호를 이용한 비트-인터리브형 부호화 변조{BIT-INTERLEAVED CODED MODULATION USING LOW DENSITY PARITY CHECK (LDPC) CODES}
통신 시스템들은 노이즈가 있는 통신 채널을 거쳐 신뢰성 있는 통신을 보장하기 위해 부호화를 채용한다. 이 통신 채널들은 이론적인 상한 (새논 리미트(Shannon limit)로 공지됨)을 정의하는 특정 신호 대 노이즈 비율(SNR)에서 심볼 당 비트들로 표현될 수 있는 고정된 용량을 보인다. 그 결과, 부호화 디자인은 이 새논 리미트에 접근하는 비율을 달성하고자 했다. 통상의 부호화 통신 시스템들은 부호화와 변조 프로세스들을 별개로 다루었다. 또한, 신호 배열들의 지표를 거의 고려하지 않았다.
신호 배열은 전송될 가능한 심볼들의 집합을 제공하여, 심볼들은 부호기로부터 출력된 부호워드들에 대응한다. 배열 지표의 한가지 선택은 그레이-부호 지표(Gray-code labeling)를 수반한다. 그레이-부호 지표로는, 이웃하는 신호 포인트들이 정확히 하나의 비트 위치에서 다르다. 변조에 대한 유력한 통상적인 관점에 의하면, 임의의 합리적인 지표 스킴이 활용될 수 있다고 하는데, 이것은 부분적으로 이 분야의 연구가 부족한 탓이다.
부호화와 관련하여, 새논 리미트에 점근하는 부호들의 한가지 부류는 저밀도 패리티 검사(LDPC) 부호이다. 전통적으로, LDPC 부호는 많은 단점들 때문에 널리 포진되지는 않았다. 한가지 단점은 LDPC 부호화 기술이 매우 복잡하다는 것이다. LDPC 부호를 그의 생성 행렬을 이용하여 부호화하는 것은 매우 큰, 비-희소 행렬을 저장할 필요가 있다. 추가적으로, LDPC 부호는 큰 블럭이 유효하게 될 것을 필요로 하고, 따라서, 비록 LDPC 부호들의 패리티 검사가 희소하더라도, 이 행렬들을 저장하는 것은 문제가 된다.
실시 관점에서, 다수의 문제점들에 직면하게 된다. 예를 들어, 스토리지는 LDPC 부호들이 실제로 널리 보급되지 않은 주요 이유이다. 또한, LDPC 부호 실시의 주요한 과제는 복호기 내의 여러 엔진들(노드들) 간의 네트워크 접속을 어떻게 달성하는냐였다. 또한, 복호화 프로세스에서 계산 부하, 특히 검사 노드 오퍼레이션이 문제를 부과하였다.
그러므로, 일반적으로 부호형 시스템의 부호 성능을 보충하는 비트 지표 방법이 필요하다. 또한, 많은 복잡성을 도입하지 않으면서, LDPC 부호들을 이용하여 높은 데이터 레이트를 효율적으로 지원할 필요가 있다.
<발명의 개요>
이러한 그리고 다른 과제는 본 발명에 의해 달성되는데, 본 발명에 의하면 신호 배열의 비트 지표를 위한 방법이 제공된다. 저밀도 패리티 검사(LDPC) 부호기 등의 부호기는 입력 메시지를 복수의 비트 집합으로 표현된 부호워드로 변환함에 의해 부호화된 신호를 생성한다. 이 비트들은 고차 배열 (Quadrature Phase Shift Keying(QPSK), 8-PSK, 16-APSK(Amplitude Phase Shift Keying), 32-APSK, 등)에 비-순차적으로(예를 들어, 인터리빙으로) 맵핑된다. 상기 배열은 향상된 성능의 부호들을 이롭게 제공한다.
본 발명의 일 실시예에 따르면, 부호화된 신호들을 송신하는 방법이 개시된다. 이 방법은 입력 메시지를 부호워드로 변환하는 부호기로부터 복수의 부호워드 비트 집합 중 하나를 수신하는 단계를 포함한다. 이 방법은 또한 비트들의 일 집합을 고차 배열로 비순차적으로 맵핑하는 단계를 더 포함한다. 또한, 이 방법은 맵핑에 기초하여 비트들의 일 집합에 대응하는 고차 배열의 심볼을 출력하는 단계를 포함한다.
본 발명의 다른 실시예에 따르면, 부호화된 신호를 생성하기 위한 송신기가 개시된다. 송신기는 입력 메시지를 복수의 비트 집합으로 표현되는 부호워드로 변환하도록 구성된 부호기를 포함한다. 추가적으로, 송신기는 비트들의 일 집합을 고차 배열로 비순차적으로 맵핑하도록 구성된 로직을 포함하고, 비트들의 일 집합에 대응하는 고차 배열의 심볼은 맵핑을 기초로 출력된다.
본 발명의 다른 실시예에 따르면, 부호화되는 신호들을 처리하는 방법이 개시된다. 이 방법은 부호워드를 나타내는 수신된 부호화된 신호를 복조하는 단계를 포함하며, 부호화된 신호는 부호워드에 대응하는 복수의 비트들의 비순차적인 맵핑에 따라 변조되어 있다. 이 방법은 또한 부호화된 신호와 연관된 부호워드를 복호화하는 단계를 포함한다.
본 발명의 또 다른 양상, 특징 및 이점은, 본 발명을 실시하기 위해 숙고된 가장 바람직한 실시 형태를 포함하여, 다수의 특정한 실시예들과 구현예들을 예시하는 하기의 상세한 설명을 통해 쉽게 이해될 수 있을 것이다. 본 발명은 또한 다른 상이한 실시예들도 가능하며, 그의 여러 가지 상세한 내역들은, 본 발명의 사상 및 범위를 벗어나지 않고서, 다양하고 분명한 점에서 변경될 수 있다. 따라서, 도면과 상세한 설명은 예시적인 성격이며, 본 발명을 제한하려는 것이 아니다.
본 발명은 통신 시스템에 관한 것으로, 더 구체적으로는 부호화 시스템에 관한 것이다.
본 발명은 첨부 도면을 참조하여 설명되지만, 이들로 한정되는 것은 아니며, 도면 내의 동일한 참조 번호는 동일한 구성 요소를 나타낸다.
도 1은 본 발명의 일 실시예에 따라 저밀도 패리티 검사(LDPC) 부호를 이용하도록 구성된 통신 시스템의 도면.
도 2A 및 도 2B는 도 1의 송신기 내에 채용된 예시적인 LDPC 부호기의 도면.
도 3은 도 1의 시스템 내의 예시적인 수신기의 도면.
도 4는 본 발명의 일 실시예에 따른 희소 패리티 검사 행렬의 도면.
도 5는 도 4의 행렬의 LDPC 부호의 2분 그래프.
도 6은 본 발명의 일 실시예에 따라, 하부의 삼각 영역으로 제한된 패리티 검사값을 포함하는 희소 패리티 검사 행렬의 부행렬의 도면.
도 7은 제한되지 않은 패리티 검사 행렬(H 행렬)을 이용하는 부호와, 도 6에서와 같은 부행렬을 갖는 제한된 H 행렬을 이용하는 부호 간의 성능을 나타낸 그래프.
도 8A 및 도 8B는 각각 도 1의 시스템에서 사용될 수 있는 비-그레이 8-PSK 변조 체계 및 그레이 8-PSK 변조 체계의 도면.
도 8C는 본 발명의 실시예에 따른 고차 신호 배열을 위한 비트 지표를 위한 프로세스를 나타낸 도면.
도 8D는 바랍직한 16-APSK(Amplitude Phase Shift Keying) 배열을 나타낸 도면.
도 8E는 도 8D의 배열에 대한 패킷 에러율 대 신호-대-노이즈 그래프.
도 8F는 본 발명의 일 실시예에 따른, 직교 위상 시프트 키잉(QPSK), 8-PSK, 16-APSK, 및 32-APSK 심볼들에 대한 배열을 나타낸 도면.
도 8G는 본 발명의 실시예에 따른 8-PSK, 16-APSK, 및 32-APSK 심볼의 대안적인 배열을 나타낸 도면.
도 8H는 도 8F의 배열에 대한 패킷 에러율 대 신호-대-노이즈 그래프.
도 9는 그레이 지표를 이용하는 부호와 비-그레이 지표를 사용하는 부호 간의 성능을 나타낸 그래프.
도 10은 본 발명의 일 실시예에 따른 비-그레이 맵핑을 사용하는 LDPC 복호기의 동작의 흐름도.
도 11은 본 발명의 일 실시예에 따라 그레이 맵핑을 사용하는 도 3의 LDPC 복호기의 동작의 흐름도.
도 12A 내지 도 12C는 본 발명의 일 실시예에 따른 복호화 프로세스에서의검사 노드와 비트 노드 간의 상호 작용의 도면.
도 13A 및 도 13B는 본 발명의 다양한 실시예에 따라, 각각 순방향-역방향 접근 방식 및 평행 접근 방식을 사용하여, 검사 노드와 비트 노드 간의 발신 메시지를 계산하는 프로세스의 흐름도.
도 14A 내지 도 14C는 본 발명의 다양한 실시예에 따라 생성된 LDPC 부호의 시뮬레이션 결과를 나타낸 그래프.
도 15A 및 도 15B는 본 발명의 일 실시예에 따라, LDPC 부호화에서 무작위성을 실현하도록 구조화된 액세스를 지원하기 위해 조직된 메모리의 상단 및 하단을 각각 나타낸 도면.
도 16은 본 발명의 실시예에 따라 LDPC 부호의 부호화 및 복호화 프로세스를 수행할 수 있는 컴퓨터 시스템의 도면.
신호 배열을 위한 비트 지표를 하기 위한 시스템, 방법 및 소프트웨어가 개시된다. 하기에서는, 설명의 목적상, 본 발명의 충분한 이해를 제공하기 위해, 다양한 구체적인 실시예들이 설명된다. 그러나, 당업자는, 본 발명이 이 구체적인 상세 내역 없이 혹은 그와 등가적인 구성으로 실용화될 수 있음을 명백하게 알 것이다. 다른 예들에서, 공지된 구조 및 장치들은, 불필요하게 본 발명을 모호하게 하는 것을 피하기 위해 블럭도로 도시된다.
비록 본 발명은 LDPC 부호들에 관련하여 설명되었으나, 비트 지표 방법은 다른 부호들과 활용될 수 있다. 또한, 이 방법은 부호화되지 않는 시스템들에 실시될 수도 있다.
도 1은 본 발명의 일 실시예에 따라 저밀도 패리티 검사(LDPC) 부호를 이용하도록 구성된 통신 시스템의 도면이다. 디지탈 통신 시스템(100)은 통신 채널(103)을 통하여 수신기(105)로 보내지는 신호 파형을 생성하는 송신기(101)를 포함한다. 이러한 개별 통신 시스템(100)에서, 송신기(101)는 가능한 메시지의 개별 집합을 생성하는 메시지 소스를 가지며, 각각의 가능한 메시지는 대응하는 신호 파형을 갖는다. 이러한 신호 파형은 통신 채널(103)에 의해 감쇠되거나, 또는 변경된다. 잡음 채널(103)에 대항하기 위하여, LDPC 부호가 이용된다.
송신기(101)에 의해 발생되는 LDPC 부호는 어떠한 성능 손실도 없이 고속 구현을 가능하게 한다. 송신기(101)로부터 출력된 이러한 구조화된 LDPC 부호는, 변조 체계(예를 들어, 8-PSK)에 의하여 채널 에러에 이미 취약성을 갖는 비트 노드에, 소수의 검사 노드가 할당되는 것을 방지한다.
이러한 LDPC 부호는 (터보 부호와는 달리) 평행화될 수 있는 복호화 알고리즘을 가지며, 이것은 유리하게 가산, 비교 및 테이블 탐색과 같은 단순한 연산을 포함한다. 또한, 주의깊게 설계된 LDPC 부호는 에러 플로어(error floor)에 대한 어떠한 징후도 나타내지 않는다.
본 발명의 일 실시예에 따르면, 송신기(101)는 비교적 단순한 부호화 기술을 사용하여 패리티 검사 행렬(복호화 동안 효율적인 메모리 액세스를 활용함)에 기초하는 LDPC 부호를 생성하여, 수신기(105)와 통신한다. 송신기(101)는 블럭 길이가 충분히 크기만 하다면, 연쇄형 turbo+RS(Reed-Solomon) 부호보다 더 양호한 성능을나타낼 수 있는 LDPC 부호를 채용한다.
도 2A 및 도 2B는 도 1의 송신기 내에 채용되는 예시적인 LDPC 부호기의 도면이다. 도 2A에 도시된 바와 같이, 송신기(200)에는, 정보 소스(201)로부터의 입력을 수용하고 수신기(105)에서의 에러 정정 처리에 적합한 보다 더 높은 리던던시의 부호화 스트림을 출력하는 LDPC 부호기(203)가 장착된다. 정보 소스(201)는 개별 알파벳 X로부터 k개의 신호를 발생시킨다. LDPC 부호는 패리티 검사 행렬을 사용하여 지정된다. 한편, LDPC 부호를 부호화하기 위해서는 일반적으로 생성 행렬(generator matrix)을 지정할 필요가 있다. 가우스 소거법을 사용하여 패리티 검사 행렬로부터 생성 행렬을 얻는 것이 가능하긴 하지만, 그와 같이 형성된 행렬은 더 이상 희소 행렬이 아니며, 대형의 생성 행렬을 저장하는 것은 복잡할 수 있다.
부호기(203)는, 패리티 검사 행렬 상에 구조를 부과함으로써 패리티 검사 행렬만을 이용하는 단순한 부호화 기술을 사용하여, 알파벳 Y로부터 변조기(205)로의 신호를 생성한다. 특히, 행렬의 소정 부분이 삼각 행렬이 되도록 제한함으로써, 패리티 검사 행렬 상에 제한이 가해질 수 있다. 이러한 패리티 검사 행렬의 구성은 이하에서 도 6을 참조하여 더 상세하게 설명된다. 이러한 제한은 무시할 수 있을 정도의 성능 손실을 유발하므로, 매력적인 상충안을 구성한다.
변조기(205)는 부호기(203)로부터의 부호화된 메시지를 송신 안테나(207)에 전송된 신호 파형에 맵핑하며, 송신 안테나(207)는 이러한 파형을 통신 채널(103) 상으로 출력한다. 따라서, 부호화된 메시지는 변조되어 송신 안테나(207)에 분배된다. 이하에 설명되는 바와 같이, 송신 안테나(207)로부터의 송신은 수신기로 전파한다.
도 2B는 본 발명의 일 실시예에 따라, BCH(Bose Chaudhuri Hocquenghem) 부호기 및 CRC(cyclic redundancy check) 부호기에서 사용되는 LDPC 부호기를 나타내고 있다. 이러한 시나리오에서, CRC 부호기(209) 및 BCH 부호기(211)와 함께, LDPC 부호기(203)에 의해 생성되는 부호는 연쇄형의 외부 BCH 부호 및 내부 저밀도 패리티 검사(LDPC) 부호를 갖는다. 또한, CRC 부호를 사용하여 에러 검출이 달성된다. 예시적인 실시예에서, CRC 부호기(209)는 생성 다항식(generator polynomial) (x5+ x4+ x3+ x2+ 1)(x2+ x + 1)(x + 1)을 갖는 8비트 CRC 부호를 사용하여 부호화한다.
LDPC 부호기(203)는 크기 kldpc,의 정보 블럭을 크기 nldpc,의 부호워드 상으로 계통적으로 부호화한다. 부호워드의 전송은 i0로부터 주어진 순서로 시작하여에서 종료한다. LDPC 부호 파라미터은 아래의 표 1에 의해 주어진다.
LDPC 부호 파라미터 (nldpc, kldpc)
부호레이트 LDPC 부호화되지 않은블럭 길이kldpc LDPC 부호화된 블럭 길이nldpc
1/2 32400 64800
2/3 43200 64800
3/4 48600 64800
4/5 51840 64800
5/6 54000 64800
3/5 38880 64800
8/9 57600 64800
9/10 58320 64800
LDPC 부호기(203)의 작업은 kldpc정보 비트,의 모든 블럭에 대하여 nldpc- kldpc패리티 비트를 결정하는 것이다. 프로시져는 다음과 같다. 우선, 패리티 비트가 초기화되어,가 된다. 최초의 정보 비트 i0는 표 3 내지 표 10의 제1 행에 지정된 패리티 비트 어드레스에서 누산된다. 예를 들어, 레이트 2/3에 대하여(표 3), 결과는 다음과 같다.
{모든 가산은 GF(2) 내에 있음}
그 후, 후속하는 359개의 정보 비트 im(m=1, 2, ...359)에 있어서, 이러한 비트는 패리티 비트 어드레스 {x + m mod360 ×q} mod (nldpc- kldpc)에서 누산되는데, 여기에서 x는 제1 비트 i0에 대응하는 패리티 비트 누산기의 어드레스를 나타내고, q는 표 2에 지정된 부호레이트 종속 상수이다. 이 예에서, 레이트 2/3에 대하여 q=60이다. 예를 들어, 정보 비트 i1에 대하여, 아래의 연산이 수행된다.
361번째 정보 비트 i360에 대하여, 패리티 비트 누산기의 어드레스는 표 3 내지 표 10의 제2 행에 주어진다. 마찬가지의 방식으로, 공식 {x + m mod360 ×q} mod (nldpc- kldpc)를 사용하여, 후속하는 359개의 정보 비트 im(m = 361, 362, ..., 719)에 대한 패리티 비트 누산기의 어드레스가 얻어지는데, 여기에서 x는 정보 비트 i360에 대응하는 패리티 비트 누산기의 어드레스, 즉 표 3 내지 표 10의 제2 행의 엔트리를 나타낸다. 마찬가지의 방식으로, 패리티 비트 누산기의 어드레스를찾기 위하여, 360개의 새로운 정보 비트의 그룹마다 표 3 내지 표 10의 새로운 행이 사용된다.
모든 정보 비트가 소모된 후, 최종 패리티 비트는 아래와 같이 얻어진다. 우선, i=1부터 시작하여, 아래의 연산이 수행된다.
pi(i = 0, 1, ..., nldpc- kldpc-1)의 최종 컨텐트는 패리티 비트 pi와 동일하다.
부호레이트 q
2/3 60
5/6 30
1/2 90
3/4 45
4/5 36
3/5 72
8/9 20
9/10 18
BCH 부호기(211) 관련하여, BCH 부호 파라미터는 표 11에 나열된다.
LDPC 부호레이트 BCH 부호화되지 않은 블럭 길이kbch BCH 부호화된블럭 길이nbch BCH 에러 정정(비트)
1/2 32208 32400 12
2/3 43040 43200 10
3/4 48408 48600 12
4/5 51648 51840 12
5/6 53840 54000 10
3/5 38688 38880 12
8/9 57472 57600 8
9/10 58192 58320 8
상기 표에서 nbch= kldpc임에 유의한다.
t 에러 정정 BCH 부호기(211)의 생성 다항식은 아래의 표 12의 목록 내의 제1 t 다항식을 곱함으로써 얻어진다.
정보 비트를 부호워드상으로 BCH 부호화하는 것은 아래와 같이 달성된다. 메시지 다항식에는가 곱해진다. 다음으로,는 g(x)로 나누어진다.을 나머지로 하여, 부호워드 다항식은과 같이 설정된다.
예시적인 실시예에서, 상기 LDPC 부호는 MPEG(Motion Pictures Expert Group) 패킷 전송과 같은 다양한 디지탈 비디오 애플리케이션에서 사용될 수 있다.
도 3은 도 1의 시스템 내의 바람직한 수신기의 도면이다. 수신측에서, 수신기(300)는 송신기(200)로부터 수신된 신호들을 복조하는 복조기(301)를 포함한다. 이 신호들은 복조를 위해 수신 안테나(303)에서 수신된다. 복조 후에, 수신 신호는 복호기(305)로 전달되는데, 복호기(305)는 비트 메트릭 생성기(307)와 연관되어 메시지들, X'을 생성함으로써 원래 소스 메시지를 재구성하기를 시도한다. 논-그레이(non-Gray) 맵핑을 이용하여, 비트 메트릭 생성기(307)는 복호화 프로세스 동안 복호기(305)와 확률 정보를 왔다 갔다 (반복적으로) 교환하는데, 이에 대해서는 도 10에 상세히 도시되어 있다. 대안적으로, 그레이-맵핑이 이용되면 (본 발명의 일 실시예에 따라), 비트 메트릭 생성기의 일 패스로 충분한데, 여기에서는 각각의 LDPC 복호기 반복 후 비트 메트릭 생성을 더 시도하여 제한된 성능 향상을 얻기 쉽다. 이 방법은 도 11을 참조하여 더욱 자세히 설명될 것이다. 본 발명에 의해 제공되는 이점을 평가하기 위해, 도 4에서 논의되는 것과 같이, LDPC 부호들이 어떻게 생성되는지를 검토하는 것이 교훈적이다.
도 4는 본 발명의 실시예에 따른 희소 패리티 검사 행렬을 나타낸 도면이다. LDPC 부호들은 희소 패리티 검사 행렬을 갖는 긴 선형 블럭 부호이다. 전형적으로, 블럭 길이 n은 수천 비트로부터 수만 비트까지의 범위이다. 예를 들어, 길이 n=8이고, 레이트 1/2인 LDPC 부호에 대한 패리티 검사 행렬이 도 4에 도시된다. 같은 부호가 도 5에 이분 그래프로 등가적으로 표현될 수 있다.
도 5는 도 4의 행렬의 LDPC 부호의 이분 그래프를 나타낸 도면이다. 패리티 검사 방정식들은, 각 검사 노드에 대해, 모든 이웃한 비트 노드들의 합 (GF(Galois Field)(2)에 걸친)은 영이다. 도면에 도시된 바와 같이, 비트 노드들은 그래프의 좌측을 점유하고, 선정된 관계에 따라, 하나 이상의 검사 노드들과 연관된다. 예를 들어, 검사 노드 m1에 대응하여, 비트 노드들에 대해 식 n1+n4+n5+n8=0이 존재한다.
수신기(303)로 돌아가서, LDPC 복호기(305)는 메시지 전달 복호기로 고려되는데, 복호기(305)는 비트 노드들의 값들을 찾고자 시도한다. 이 작업을 수행하기 위해, 비트 노드들과 검사 노드들은 서로 반복적으로 통신한다. 이 통신의 성격은 하기에서 기술된다.
검사 노드들로부터 비트 노드들로, 각각의 검사 노드는 인접한 비트 노드에게 다른 인접한 비트 노드들로부터 온 정보에 기초하여 그 비트 노드의 값에 대한 추정치("견해")를 제공한다. 예를 들어, 상기 예에서 n4, n5, n8의 합이 0 내지 m1처럼 "보인다면", m1은 n1에게 n1의 값이 0로 생각된다고 (n1+n4+n5+n8=0이므로) 지시할 것이다. 그렇지 않다면, m1은 n1에게 n1의 값이 1로 생각된다고 지시할 것이다. 부가적으로 수월한 결정 복호화를 위해, 신뢰성 측량치가 추가된다.
비트 노드들로부터 검사 노드들까지, 각 비트 노드는 인접한 검사 노드에게 그의 인접한 다른 검사 노드들로부터 온 피드백에 기초하여 그 자신의 값에 대한 추정치를 중계한다. 상기 예에서, n1은 단지 두개의 인접한 검사 노드들 m1과 m3를 갖는다. m3으로부터 n1으로 오는 피드백이 n1값이 아마도 0이라고 지시하면, n1은 m1에게 n1자신의 값의 추정치가 0임을 통지할 것이다. 비트 노드가 두개 이상의 인접한 검사 노드들을 갖는 경우에, 비트 노드는 그의 다른 인접한 검사 노드들로부터 오는 피드백에 대해 다수결 투표(수월한 결정)를 시행하여, 그 후 그가 통신한 검사 노드에게 그 결정을 보고한다. 상기 프로세스는 모든 비트 노드들이 정확하다고 생각될 때까지 (즉, 모든 패리티 검사 방정식들이 만족될 때까지) 혹은 선정된 최대수까지 반복될 때까지 반복되어, 이에 의해 복호 실패가 선언된다.
도 6은 희소 패리티 검사 행렬의 부행렬을 나타낸 도면이며, 부행렬은 본 발명의 실시예에 따라, 하부 삼각형 영역에 제한된 패리티 검사값들을 포함한다. 앞서 설명한 바와 같이, 부호기(203) (도 2)는 패리티 검사 행렬의 하부 삼각형 영역의 값들을 제한함으로써 간단한 부호화 기술을 채택할 수 있다. 본 발명의 실시예에 따르면, 패리티 검사 행렬에 부과된 제한은
형태이고, 여기서 B는 하부 삼각형이다.
하기의 예에서와 같이, 임의의 정보 블럭은을 이용하여 그리고 패리티 비트들을 반복적으로 풀어서, 부호워드로 부호화된다.
도 7은 제한되지 않은 패리티 검사 행렬(H 행렬)과 대비하여 도 6의 제한된H 행렬을 이용하는 부호들 간의 성능을 나타낸 그래프이다. 그래프는 두개의 LDPC 부호들 간의 성능 비교를 나타내는데, 하나는 일반적인 패리티 검사 행렬을 갖고 다른 하나는 부호화를 단순화하기 위해 하부 삼각형이 되도록 제한된 패리티 검사 행렬을 갖는 것이다. 이 시뮬레이션에서, 변조 스킴은 8-PSK이다. 성능 손실은 0.1dB 이내이다. 그러므로, 성능 손실은 하부 삼각형 H 행렬의 제한에 기초하여 무시할만한 반면에, 부호화 기술의 간단화에서의 이득은 크다. 따라서, 행 및/또는 열 교환 하에 하부 삼각형 혹은 상부 삼각형과 등가인 임의의 패리티 검사 행렬이 동일한 목적으로 이용될 수 있다.
도 8A와 8B는 각각 논-그레이 8-PSK 변조 스킴과 그레이 8-PSK 변조 스킴의 도면으로, 이 각각은 도 1의 시스템에 사용될 수 있다. 도 8A의 논-그레이 8-PSK 변조 스킴은 도 3의 수신기에 이용되어 매우 낮은 프레임 소거 레이트(Frame Erase Rate: FER)를 필요로 하는 시스템을 제공할 수 있다. 이러한 요건은 Bose, Chaudhuri, 및 Hocquenghem(BCH), Hamming, 혹은 Reed-Solomon(RS) 부호 등의 외부 부호와 관련하여, 도 8B에 도시된 바와 같은 그레이 8-PSK 변조 스킴을 이용하여 만족될 수도 있다.
이러한 스킴 하에서는, LDPC 복호기(305)(도 3)와, 8-PSK 변조를 채택할 수 있는 비트 메트릭 생성기(307) 간에 반복할 필요가 없다. 외부 부호가 없는 경우에, 그레이 지표를 이용하는 LDPC 복호기(305)는 하기 도 9에 도시된 바와 같이, 더 이른 에러 플로어(error floor)을 나타낸다.
도 8C는 본 발명의 일 실시예에 따른, 고차 신호 배열을 위한 비트 지표에관한 프로세스를 나타내는 도면이다. 부호워드는 LDPC 부호기(203)(도 2A와 도 2B)으로부터 출력되어, 단계 801, 803에서, 고차 신호 배열 내의 배열점에 맵핑된다 (도 8D,8F 참조). 이 맵핑은 전통적인 시스템들에서처럼 순차적으로 수행되지 않고, 그 대신 인터리빙 등처럼, 비순차적으로 실행된다. 그러한 맵핑은 도 8F와 관련하여 더 상세히 설명된다. 그런 다음 변조기(205)는 단계 805에서와 같이 맵핑에 기초하여 신호를 변조한다. 변조된 신호는 그 후 송신된다(단계 807).
도 8D는 바람직한 16-APSK(Amplitude Phase Shift Keying) 배열을 나타낸 도면이다. 배열 A와 B는 16-APSK 배열이다. 두 배열들 A와 B 간의 유일한 차이는 배열 A의 내부 원형 심볼들이 배열 B의 내부 원형 심볼들에 대해 반시계 방향으로 15도 회전되어, 내부-심볼 거리들을 최대화하도록 외부 원형 심볼들 사이에 내부 원형 심볼들이 들어온다는 것이다. 그러므로, 포워드 에러 정정 (FEC) 복호기(305)가 심볼식 복호화 알고리즘을 사용한다면, 직관적으로, 배열 A가 더 매력적이다. 반면에, 다수의 부호 레이트들과 다른 배열들이 주어지면, 비트식 복호화를 향해 맞추어진 FEC 부호가 더 유연하다. 그러한 경우에, 배열 A가 심볼간 거리들을 최대화하는 반면에, 배열 B가 보다 더 "그레이-부호화 수월성"을 가진다는 점에서, 어느 배열이 실행을 더 잘 할 것인지는 분명하지 않다. 부호 레이트 3/4를 이용하여, AWGN(Additive White Gaussian Noise) 시뮬레이션들이 수행되었는데 (그 결과는 도 8E에 도시됨), 비트식 복호화로, 배열 B가 약간 더 성능이 좋음을 보였다.
도 8F는 본 발명의 일 실시예에 따른, 직교 위상 시프트 키잉(QPSK), 8-PSK, 16-APSK, 및 32-APSK 부호들에 대한 배열을 나타낸 도면이다.
도 8F는 QPSK, 8-PSK, 16-APSK, 및 32-APSK 부호들에 대한 대칭 배열들을 각각 나타낸다. QPSK를 이용하여, LDPC 부호기(203)로부터의 2 LDPC 부호 비트들은 QPSK 심볼에 맵핑된다. 즉 비트들 2i와 2i+1은 i번째 QPSK 심볼을 결정하고, 여기서 i=0, 1, 2, ...N/2-1이고, N은 부호화 LDPC 블럭 크기이다. 8-PSK에 있어서, 비트들 N/3+i, 2N/3+i, i는 i번째 8-PSK 심볼을 결정하고, 여기서 i=0, 1, 2, ...N/3-1이다. 16-APSK에 있어서, 비트들 N/2+2i, 2i, N/2+2i+1, 및 2i+1은 i번째 16-APSK 심볼을 지정하고, 여기서 i=0, 1, 2, ..., N/4-1이다. 또한, 32-APSK에 있어서, 비트들 N/5+i, 2N/5+i, 4N/5+i, 3N/5+i 및 i는 i번째 심볼을 결정하고, 여기서 i=0, 1, 2, ..., 5/N-1이다.
대안적으로, 8-PSK, 16-APSK, 및 32-APSK 배열 지표가 도 8G에서와 같이 선택될 수 있다. 이 지표를 이용하여, N LDPC 부호화 비트들은 먼저 비트 인터리버에 전달된다. 바람직한 실시예에서, 인터리빙 테이블은, 8-PSK에 대해서는 N/3행과 3열을 갖고, 16-APSK에 대해서는 N/4행과 4열을 갖고, 32-APSK에 대해서는 N/5 행과 5열을 갖는, 2차원 어레이이다. LDPC 부호화 비트들은 인터리버 테이블에 열 단위로 기록된다. 8-PSK와 32-APSK의 경우, 도 8G에 도시된 지표가 있는 이 행/열 비트 인터리버 전략은, 도 8F에 도시된 지표와 관련하여 상기에서 설명된 비트 인터리빙 전략과 정확히 동등하다. 16-APSK의 경우에, 이 두 전략들은 기능적으로 동등하고, 즉, 이들은 AWGN 채널에 대해 같은 성능을 보인다.
도 8H는 상기 심볼 배열의 시뮬레이션 결과 (AWGN 채널에 대한)를 도시한다.표 13은 PER=10-6에서 기대되는 성능과 제한된 용량으로부터의 거리를 요약한다.
도 9는 도 8A와 8B의 그레이 지표와 논-그레이 지표를 활용한 부호들 간의 성능을 대비하여 나타낸 그래프이다. 에러 플로어(error floor)는, LDPC 복호기(305)로부터 정확한 피드백을 가정하면, 공지된 두 비트들을 갖는 8-PSK 심볼들이 논-그레이 지표와 더 멀리 떨어져 있으므로 8-PSK 비트 메트릭의 재생성이논-그레이 지표를 이용하여 더 정확해진다는 사실로부터 유래한다. 이것은 더 높은 신호 대 노이즈 비율 (SNR)로 작동하는 것과 동등하게 보일 수 있다. 그러므로, 비록 그레이 혹은 논-그레이 지표를 이용하는 같은 LDPC 부호의 에러 점근선들이 같은 기울기 (즉, 서로 평행함)를 갖더라도, 논-그레이 지표를 갖는 것이 임의의 SNR에서 더 낮은 FER을 통해 전달한다.
반면에, 매우 낮은 FER이 필요하지 않은 시스템들에 있어서는, LDPC 복호기(305)와 8-PSK 비트 메트릭 생성기(307) 사이의 임의의 반복을 배제한 그레이 지표가 더 적합할 수 있는데, 그 이유는 매회의 LDPC 복호기 반복 이전에 8-PSK 비트 메트릭을 재생성하는 것이 추가적인 복잡성을 야기하기 때문이다. 또한, 그레이 지표가 사용될 때, 매 LDPC 복호기 반복 전에 8-PSK 비트 메트릭의 재생성은 단지 매우 약간의 성능 향상을 갖는다. 앞서 언급한 바와 같이, 반복을 배제한 그레이 지표는 외부 부호가 구현된다면, 매우 낮은 FER을 요구하는 시스템을 위해 사용될 수 있다.
그레이 지표와 논-그레이 지표 간의 선택은 LDPC 부호의 특성에도 의존한다. 전형적으로, 더 높은 비트 혹은 검사 노드 정도(degree)일수록, 그레이 지표에 더 좋은데, 그 이유는 더 높은 노드 정도에서, LDPC 복호기(305)로부터 8-PSK (혹은 유사한 고차 변조) 비트 메트릭 생성기(307)로의 초기 피드백이 논-그레이 지표에서 보다 더 악화되기 때문이다.
8-PSK (혹은 유사한 고차) 변조가 이진 복호기에 이용될 때, 세(혹은 그 이상의) 비트들의 심볼이 "똑같이 노이지(noisy)하게" 수신되지 않음을 알게 된다.예를 들어, 그레이 8-PSK 지표에서, 심볼의 세번째 비트는 다른 두개의 비트들보다 복호기에게 더 노이지한 것으로 생각된다. 그러므로, LDPC 부호 디자인은 8-PSK 심볼의 "더 노이지한" 세번째 비트들에 의해 표현된 비트 노드들에 소수의 에지들(edges)을 할당하지 않아서 이 비트들이 두번 처벌(penalize)하지 않는다.
도 10은 본 발명의 실시예에 따른, 논-그레이 맵핑을 이용한 LDPC 복호기의 동작을 나타낸 플로우 챠트이다. 이 방법에서, LDPC 복호기와 비트 메트릭 생성기는 서로 번갈아 반복된다. 이 예에서, 8-PSK 변조가 활용된다. 그러나, 같은 원리가 다른 고차 변조 스킴들에도 적용된다. 이 시나리오에서, 복조기(301)는 수신된 노이지 심볼 포인트들과 8-PSK 심볼 포인트들 간의 거리를 나타내는 거리 벡터d를 비트 메트릭 생성기(307)에 출력하는데, 그 벡터 성분들은 다음과 같다.
8-PSK 비트 메트릭 생성기(307)는 LDPC 복호기(305)와 통신하여 선험 획률 정보와 사후 확률 정보를 교환하는데, 이들은 각각u와a로 나타낸다. 즉, 벡터u와a는 부호화 비트들의 로그 가능 비율의 선험과 사후 확률들을 각각 나타낸다.
8-PSK 비트 메트릭 생성기(307)는 하기와 같이 세개의 비트들의 각 군에 대해 선험 가능성 비율을 생성한다. 먼저, 부호화 비트들에 대한 외부 정보가 구해진다.
그 다음, 8-PSK 심볼 확률들 pi가 결정되고, 여기서 i=0, 1, ..7 이다.
그 다음, 비트 메트릭 생성기(307)는 하기와 같이 LDPC 복호기(305)의 입력으로서 부호화 비트들의 선험 로그 가능성 비율을 결정한다.
두개 이상의 변수들을 갖는 함수 f(.)는 재귀적으로 계산될 수 있다. 예를 들면,
이제, 논-그레이 맵핑을 이용하는 LDPC 복호기(305)의 동작이 설명된다. 단계 1001에서, LDPC 복호기(305)는 하기 (및 도 12A에 도시)에 따른
첫번째 반복 전에, 부호화 비트들 ν의 로그 가능성 비율들을 초기화한다. 여기서,은 비트 노드 n으로부터 그의 인접한 검사 노드 ki로 가는 메시지를나타내고, un은 비트 n에 대한 복조기 출력을 나타내고, N은 부호워드 크기이다.
단계 1003에서, 검사 노드 k가 갱신되고, 입력 ν은 출력 ω을 얻는다. 도 12B에 도시된 바와 같이, 검사 노드의 dc인접한 비트 노드들로부터 그 검사 노드로 입력되는 메시지들은으로 표시된다. 목표는 검사 노드 k로부터 그의 dc인접한 비트 노드들로 다시 출력되는 메시지들을 계산하는 것이다. 이 메시지들은으로 표시되고, 여기서,
이다. 함수 g는 하기와 같이 정의되는데,
여기서,이다. 함수 f와 유사하게, 두개 이상의 변수들을 갖는 함수 g는 재귀적으로 계산될 수 있다.
그 다음, 복호기(305)는, 단계 1005에서, 하기와 같은 사후 확률 정보(도 12C)를 출력한다.
단계 1007에서, 모든 패리티 검사 방정식들이 만족되었는지의 여부가 판정된다. 이 패리티 검사 방정식들이 만족된다면, 복호기(305)는, 단계 1009에서와 같이, 8-PSK 비트 메트릭과 채널 입력 un을 재유도한다. 그런 다음, 비트 노드는 단계 1011에서와 같이, 갱신된다. 도 14C에 도시된 바와 같이, 비트 노드 n에 그의 dν인접한 검사 노드들로부터 입력되는 메시지들은으로 표시된다. 비트 노드 n으로부터의 출력 메시지는 dν인접한 검사 노드들에 다시 계산된다. 이러한 메시지들은으로 표시되고, 다음과 같이 계산된다.
단계 1013에서, 복호기(305)는 경판정 (모든 패리티 검사 방정식들이 만족된 경우에)을 출력한다.
[87-121]
상술한 방법은 비-그레이 지표(non-Gray labeling)이 이용될 때 적합하다. 그러나, 그레이 지표(Gray labeling)가 구현될 때, 도 11의 프로세스가 실행된다.
도 11은 본 발명의 일 실시예에 따른, 그레이 맵핑을 사용하여 도 3의 LDPC 복호기 동작의 플로우챠트이다. 그레이 지표가 사용되면, 비트 메트릭은 모든 LDPC 복호기 반복이 공칭 성능 향상을 야기한 후 재생성 비트 메트릭으로서 LDPC 복호기 전에 단 한번 생성된다. 도 10의 단계 1001, 1003에서, 부호 비트(ν)의로그 가능성 비의 초기화가 수행되고, 검사 노드는 단계 1102, 1103에서 업데이트된다. 다음으로, 단계 1105에서 비트 노드(n)가 업데이트된다. 그후, 복호기는 귀납적(a posteriori) 확률 정보를 출력한다(단계 1107). 단계 1109에서, 모든 패리티 검사 식이 만족되는지를 판정하고, 만족하면, 복호기는 하드 결정(hard decision)을 출력한다(단계 1111). 그렇지 않으면, 단계 1103-1107를 반복한다.
도 13A는 본 발명의 일 실시예에 따른 순방향-역방향 방법을 사용하여 검사 노드와 비트 모드 사이의 출력 메시지를 계산하는 프로세스의 플로우챠트이다. dc인접 에지를 갖는 검사 노드에 대하여, dc(dc-1) 및 다수의 g(.,.) 함수의 계산이 수행된다. 그러나, 순방향-역방향 방법은 계산의 복잡성을 3(dc-2)로 감소시키고, dc-1 변수가 저장된다.
도 12B를 참조하면, dc인접 비트 노드로부터 검사 노드(k)로의 입력 메시지는 νn1→k, νn2→k,…,νndc→k에 의해 표시된다. 출력 메시지는 검사 노드(k)로부터 dc인접 비트 노드로 계산되는 것이 바람직하고, 이들 출력 메시지는 wk→n1, wk→n2, wk→ndc로 표시된다.
출력 메시지를 계산하기 위한 순방향-역방향 방법하에서, 순방향 변수 f1,f2, …, fdc는 다음과 같이 정의된다.
단계 1301에서, 이들 순방향 변수가 계산되고, 단계 1303에서 저장된다.
마찬가지로, 역방향 변수 b1, b2, …, bdc는 다음과 같이 정의된다.
단계 1305에서, 이들 역방향 변수가 계산된다. 그후, 단계 1307에서 저장된 순방향 변수 및 계산된 역방향 변수에 기초하여 출력 메시지가 계산된다. 출력 메시지는 다음과 같이 계산된다.
이 방법에서는, 순방향 변수 f1, f2, …, fdc만이 저장되도록 요구된다. 역방향 변수 bi가 계산되므로, 출력 메시지 wk→i가 동시에 계산되어, 역방향 변수의 저장의 필요로 하지 않는다.
계산 로드는 후술하는 바와 같이 병렬 방법에 의해 더 향상될 수 있다.
도 13B는 본 발명의 일 실시예에 따라 병렬 방법을 사용하여 검사 노드 및비트 노드간의 출력 메시지를 계산하는 프로세스의 플로우챠트이다. dc인접 비트 노드로부터의 입력 νn1→k, νn2→k,…,νndc→k을 갖는 검사 노드(k)에 대하여, 다음의 파라미터는 단계 1311에서 계산된다.
g(.,.) 함수는 또한 다음과 같이 표현될 수 있다.
g(.,.) 함수의 재귀적 성질을 사용하면, 다음 식이 발생된다.
따라서, wk→ni는 다음의 방식으로 풀 수 있다.
상기 식의 ln(.) 항은 함수 ln｜ex-1｜를 나타내는 룩업 테이블(LUTx)을 사용하여 얻어질 수 있다(단계 1313). 다른 룩업 테이블(LUTf또는 LUTg)과 달리, 테이블(LUTx)은 양자화 레벨의 수만큼 많은 엔트리를 필요로 할 수 있다. γk가 얻어지면, 단계 1315에서 모든 ni에 대한 wk→ni의 계산은 상기 식을 사용하여 동시에 발생할 수 있다.
γk의 계산 레이턴시(computational latency)는 log2(dc)이다.
도 14A-14C는 본 발명의 다양한 실시예에 따라 발생된 LDPC 부호의 시뮬레이션 결과를 나타내는 그래프이다. 특히, 도 14A-14C는 3/4(QPSK, 1.485 비트/심볼), 2/3(8-PSK, 1.980 비트/심볼) 및 5/6(8-PSK, 2.474 비트/심볼)의 부호 레이트 및 고순위 변조를 갖는 LDPC 부호의 성능을 나타낸다.
검사 노드와 비트 노드간의 상호접속을 실현하기 위하여 2가지 일반적인 방법이 존재한다: (1) 전체 병렬 방법 및 (2) 부분 병렬 방법. 전체 병렬 아키텍처에서, 모든 노드와 그 상호접속은 물리적으로 구현된다. 이 아키텍처의 이점은 속도이다.
그러나, 전체 병렬 아키텍처는 모든 노드 및 그들의 접속을 실현하는 데 있어서 더 복잡할 수 있다. 따라서, 전체 병렬 아키텍처에서는, 복잡성을 감소시키기 위해 더 작은 블럭 크기가 요구된다. 그 경우, 동일한 클록 주파수에 대하여, FER 대 Es/No 성능의 저하 및 스루풋에서의 비례적 감소가 발생할 수 있다.
LDPC 부호를 구현하기 위한 두번째 방법은 모든 수의 노드의 서브세스트만을 물리적으로 구현하고 제한된 수의 "물리적" 노드만을 사용여 부호의 모든 "함수" 노드를 프로세싱하는 것이다. LDPC 복호기 동작이 매우 간단하게 수행되고 병렬로 수행될 수 있더라도, 통신을 "랜덤하게" 분산된 비트 노드와 검사 노드 사이에서 구축하는 방법이 설계의 또다른 도전이다. 본 발명의 일 실시예에 따른 복호기(305; 도 3)는 외관상 랜덤 부호를 실현하기 위하여 구성된 방법으로 메모리를 액세스함으로써 이 문제를 처리한다. 이 방법은 도 15A 및 15B를 참조하여 설명한다.
도 15A 및 15B는 각각 본 발명의 일 실시예에 따라, LDPC 부호화에서 무작위성을 실현하기 위하여 구조화된 액세스를 지원하기 위하여 조직된 메모리의 상부 에지 및 하부 에지의 다이어그램이다. 구성된 액세스는 패리티 검사 행렬의 발생에 초점을 맞춤으로써 정확한 랜덤 부호의 성능을 타협하지 않고 달성될 수 있다. 일반적으로, 패리티 검사 행렬은 검사 노드와 비트 노드를 연결함으로써 지정될 수 있다. 예를 들어, 비트 노드는 예시적인 목적으로 392인 고정 크기의 그룹으로 분할될 수 있다. 또한, 예를 들어, 등급 3의 제1비트 노드에 연결된 검사 노드가 a, b, c인 것으로 가정하면, 제2비트 노드에 연결된 검사 노드는 a+p, b+p, c+p이고, 제3비트 노드에 연결된 검사 노드는 a+2p, b+2p, c+2p이고, 여기서, p=(검사 노드의 수)/392이다. 392 비트 노드의 다음 그룹에 대하여, 제1비트 노드에 연결된 검사 노드는 a, b, c와 다르고, 따라서 p의 적절한 선택으로 모든 검사 노드가 동일한 등급을 갖도록 한다. 프리 상수(free constant)에 대한 랜덤 검색이 수행되어 그 결과적인 LDPC 부호가 사이클-4 및 사이클-6 프리가 되도록 한다. 본 발명의 패리티 검사 행렬의 구성적 특성 때문에, 에지 정보는 복호화 동안 관련 에지 값의 그룹으로의 동시 액세스를 허용하도록 저장될 수 있다.
즉, 본 발명의 방법은 검사 노드 및 비트 노드 프로세싱 동안 메모리 액세스를 이용한다. 이분 그래프(bipartite graph)의 에지의 값은 랜덤 액세스 메모리(RAM) 등의 기억 매체에 저장될 수 있다. 검사 노드 및 비트 노드 프로세싱동안 정확한 랜덤 LDPC 부호에 대하여, 에지의 값이 랜덤 방식으로 하나씩 액세스될 필요가 있음을 주의한다. 그러나, 이러한 종래의 액세스 스킴은 높은 데이터 레이트 애플리케이션에 대하여 너무 느릴 수 있다. 도 15A 및 15B의 RAM은 관련 에지의 큰 그룹이 하나의 클록 사이클에서 페칭될 수 있는 방식으로 조직되고, 따라서, 이들 값은 소정의 스킴 또는 배열에 따라 메모리에 "함께" 배치된다. 실제적으로, 검사 노드 (및 각각의 비트 모드)의 그룹에 대하여, 정확한 랜덤 부호를 가지더라도, 관련 에지는 RAM내에서 서로 인접하도록 배치될 수 있는 것이 관측되지만, 비트 노드의 그룹(각각 검사 노드)에 인접한 관련 에지는 RAM에 랜덤하게 분산될 것이다. 따라서, 본 발명하에서, "함께"는 패리티 검사 행렬의 설계로부터 기인한다. 즉, 검사 행렬 설계는 비트 노드와 검사 노드의 그룹에 대한 관련 에지가 동시에 함께 RAM에 배치되는 것을 보증한다.
도 15A 및 15B에서 알 수 있는 바와 같이, 각각의 박스는 에지의 값을 포함하고, 이는 다수 비트이다(예를 들어, 6). 본 발명의 일 실시예에 따른 에지 RAM은 2개의 부분, 즉, 상부 에지 RAM(1501; 도 15A) 및 하부 에지 RAM(1503; 도 15B)으로 분할된다. 하부 에지 RAM(1503)은 예를 들어 등급 2의 비트 노드와 검사 노드 사이의 에지를 포함한다. 상부 에지 RAM(1501)은 2보다 큰 등급의 비트 노드와 검사 노드 사이의 에지를 포함한다. 따라서, 모든 검사 비트에 대하여 2개의 인접한 에지는 하부 에지 RAM(1503)에 저장되고, 에지의 나머지는 상부 에지 RAM(1501)에 저장된다. 예를 들어, 많은 부호 레이트에 대한 상부 에지 RAM(1501) 및 하부 에지 RAM(1503)의 크기는 표 14에 주어진다.
표 14에 기초하여, 크기 576×392의 에지 RAM은 1/2, 2/3, 3/4 및 5/6의 모든 부호 레이트에 대한 에지 메트릭을 저장하는 데 충분하다.
언급한 바와 같이, 이 예시적인 시나리오하에서, 392 비트 노드와 392 검사 노드의 그룹이 동시에 프로세싱하기 위해 선택된다. 392 검사 노드 프로세싱에 대하여 q=dc-2 연속 행(row)은 상부 에지 RAM(1501)으로부터 액세스되고, 2개의 연속 행은 하부 에지 RAM(1503)으로부터 액세스된다. dc의 값은 특정 부호, 예를 들어, 레이트 1/2에 대하여 dc=7, 레이트 2/3에 대하여 dc=10, 레이트 3/4에 대하여 dc=16, 및 레이트 5/6에 대하여 dc=22에 의존한다. 물론, 다른 부호에 대한 dc의 다른 값이 가능하다. 이 예에서, q+2는 각각의 검사 노드의 등급이다.
비트 노드 프로세싱을 위하여, 392 비트 노드의 그룹이 등급 2를 가지면, 그들의 에지는 하부 에지 RAM(1503)의 2 연속 행으로 위치지정된다. 비트 노드가 등급 d>2를 가지면, 그들 에지는 상부 에지 RAM(1501)의 일부의 d행에 위치지정된다. 이들 d행의 어드레스는 리드 온리 메모리(ROM) 등의 비휘발성 메모리에 저장될 수 있다. 행 중의 하나의 에지는 392 비트 노드의 제1비트에 대응하고, 또다른 행의 에지는 392 비트 노드의 제2비트에 대응한다. 또한, 각각의 행에 대하여, 392의그룹의 제1비트 노드에 속하는 에지의 열 인덱스는 ROM에 저장될 수 있다. 제2, 제3 비트 노드 등에 대응하는 에지들은 "랩 어라운드(wrapped around)" 방식으로 시작 열 인덱스를 따른다. 예를 들어, 행의 j번째 에지가 제1 비트 노드에 속하면, (j+1)번째 에지는 제2 비트 노드에 속하고, (j+2)번째 에지는 제3 비트 노드에 속하고,..., 및 (j-1)번째 에지는 392번째 비트 노드에 속한다.
도 15A 및 도 15B에 도시된 조직에서, 메모리 액세스의 속도는 LDPC 부호화동안 크게 향상된다.
도 16은 본 발명에 따른 일 실시예가 구현되는 컴퓨터 시스템을 나타낸다. 컴퓨터 시스템(1600)은 버스(1601) 또는 통신 정보에 대한 다른 통신 메카니즘, 및 정보를 프로세싱하기 위하여 버스(1601)에 결합된 프로세서(1630)를 포함한다. 컴퓨터 시스템(1600)은, 또한 버스(1601)에 접속되어 프로세서(1603)에 의해 실행될 명령과 정보를 저장하는 랜덤 액세스 메모리(RAM) 또는 다른 동적 기억 장치 등의 메인 메모리(1605)를 포함한다. 메인 메모리(1605)는 또한 프로세서(1603)에 의해 실행되는 명령의 실행동안 일시적인 변수 또는 다른 중간 정보를 저장하는 데 사용될 수 있다. 컴퓨터 시스템(1600)은 또한 프로세서(1603)에 대한 정적 정보 몇 명령을 저장하기 위하여 버스(1601)에 결합된 리드 온리 메모리(ROM; 1607) 또는 다른 정적 기억 장치를 포함한다. 자기 디스크 또는 광학 디스크 등의 기억 장치(1609)는 또한 정보 및 명령을 저장하기 위하여 버스(1601)에 결합된다.
컴퓨터 시스템(1600)은 버스(1601)를 통해 컴퓨터 사용자에게 정보를 디스플레이하기 위한 음극선관(CRT), 액정 디스플레이, 액티브 행렬 디스플레이, 또는 플라즈마 디스플레이 등의 디스플레이(1611)에 결합될 수 있다. 알파벳 및 다른 키를 포함하는 키보드 등의 입력 장치(1613)가 프로세서(1603)에 정보 및 코맨드 선택을 통신하기 위하여 버스(1601)에 결합된다. 다른 유형의 사용자 입력 장치로는, 프로세서(1603)에 방향 정보 및 코맨드 선택을 통신하고 디스플레이(1611)상의 커서 이동을 제어하는 마우스, 트랙볼 또는 커서 방향 키 등의 커서 제어(1615)가 있다.
본 발명의 일 실시예에 따르면, LDPC 부호의 발생은 메인 메모리(1605)에 포함된 명령의 배열을 실행하는 프로세서(1603)에 응답하여 컴퓨터 시스템(1600)에 의해 제공된다. 이러한 명령은 기억 장치(1609) 등의 또다른 컴퓨터 판독가능 매체로부터 메인 메모리(1605)로 판독될 수 있다. 메인 메모리(1605)에 포함된 명령의 배열 실행은 프로세서(1603)가 여기에 기재된 프로세싱 단계를 수행하도록 한다. 멀티프로세싱 배열의 하나 이상의 프로세서는 또한 메인 메모리(1605)에 포함된 명령을 실행하도록 사용될 수 있다. 다른 실시예에서, 하드와이어드(hard-wired) 회로는 본 발명의 실시예를 구현하기 위하여 소프트웨어 명령 대신 또는 소프트웨어 명령과 결합하여 사용될 수 있다. 따라서, 본 발명의 실시예들은 하드웨어 회로 및 소프트웨어의 임의의 특정한 결합으로 제한되지 않는다.
컴퓨터 시스템(1600)은 또한 버스(1601)에 결합된 통신 인터페이스(1617)를 포함한다. 통신 인터페이스(1617)는 로컬 네트워크(1621)에 접속된 네트워크 링크(1619)에 결합하는 2-웨이 데이터 통신을 제공한다. 예를 들어, 통신 인터페이스(1617)는 대응하는 유형의 전화선에 데이터 통신 접속을 제공하는 디지탈 가입자 라인(DSL) 카드 또는 모뎀, 종합 정보 통신망(ISDN) 카드, 케이블 모뎀 또는 전화 모뎀일 수 있다. 또다른 예로서, 통신 인터페이스(1617)는 호환가능한 LAN에 데이터 통신 접속을 제공하기 위한 근거리 통신망(LAN) 카드(예를 들어, 이더넷(EthernetTM) 또는 비동기 전송 모델(ATM)망용)일 수 있다. 임의의 구현에서, 통신 인터페이스(1617)는 다양한 유형의 정보를 나타내는 디지탈 데이터 스트림을 전달하는 전기, 전자(electromagnetic) 또는 광학 신호를 송신하고 수신한다. 또한, 통신 인터페이스(1617)는 유니버설 시리얼 버스(USB) 인터페이스, PCMCIA(Personal Computer Memory Card International Association) 인터페이스 등의 주변 인터페이스 장치를 포함할 수 있다.
네트워크 링크(1619)는 일반적으로 하나 이상의 네트워크를 통해 다른 데이터 장치에 데이터 통신을 제공한다. 예를 들어, 네트워크 링크(1619)는 로컬 네트워크(1621)를 통해 호스트 컴퓨터(1623)에 접속을 제공하고, 네트워크(1625) 또는 서비스 제공자에 의해 동작하는 데이터 장치에 접속성을 제공한다(예를 들어, 원거리 통신망(WAN) 또는 글로벌 패킷 데이터 통신 네트워크는 통상 "인터넷"이라 지칭됨). 로컬 네트워크(1621)와 네트워크(1625)는 정보 및 명령을 전달하기 위하여 전기, 전자 또는 광학 신호를 사용한다. 컴퓨터 시스템(1600)과 디지탈 데이터를 통신하는 통신 인터페이스(1617)를 통한 및 네트워크 링크(1619) 상의 신호와 다양한 네트워크를 통한 신호는 정보 및 명령을 포함하는 반송파의 예시적인 형태이다.
컴퓨터 시스템(1600)은 메시지를 송신하고 네트워크(들), 네트워크링크(1619) 및 통신 인터페이스(1617)를 통해 프로그램 부호를 포함하는 데이터를 수신할 수 있다. 인터넷 예에서, 서버(도시하지 않음)는 네트워크(1625), 로컬 네트워크(1621) 및 통신 인터페이스(1617)를 통해 본 발명의 일 실시예를 구현하는 애플리케이션 프로그램에 속하는 요구된 부호를 송신할 수 있다. 프로세서(1603)는 후에 실행될 기억 장치(169) 또는 다른 비휘발성 기억장치에 부호를 수신 및/또는 저장하는 동안 송신된 부호를 실행할 수 있다. 이 방법으로, 컴퓨터 시스템(1600)은 반송파의 형태로 애플리케이션 부호를 얻을 수 있다.
여기에 기재된 용어 "컴퓨터 판독가능 매체"는 실행을 위하여 명령을 프로세서(1603)에 제공하는 데 참여하는 임의의 매체를 지칭한다. 이러한 매체는 비휘발성 매체, 휘발성 매체 및 송신 매체를 포함하는 많은 형태를 취할 수 있으며, 이에 한정되지는 않는다. 비휘발성 매체는 예를 들어 기억 장치(1609) 등의 광학 또는 자기 디스크를 포함한다. 휘발성 매체는 메인 메모리(1605) 등의 동적 메모리를 포함한다. 송신 매체는 버스(1601)를 포함하는 와이어를 포함하여 동축 케이블, 구리 와이어 및 파이버 옵틱스를 포함한다. 송신 매체는 또한 무선 주파수(RF) 및 적외선(IR) 데이터 통신 동안 발생된 음향, 광학 또는 전자기파의 형태를 취할 수 있다. 컴퓨터 판독가능 매체의 일반적인 형태는 예를 들어, 플로피 디스크, 플렉시블 디스크, 하드 디스크, 자기 테이프, 임의의 다른 자기 매체, CD-ROM, CDRW, DVD, 임의의 다른 광학 매체, 펀치 카드, 페이퍼 테이프, 광학 마크 시트, 홀 또는 광학적으로 인식가능한 표시의 패턴을 갖는 임의의 다른 물리적 매체, RAM, PROM, 및 EPROM, FLASH-EPROM, 임의의 다른 메모리 칩 또는 카트리지, 반송파, 또는 컴퓨터가 판독할 수 있는 임의의 다른 매체를 포함한다.
다양한 형태의 컴퓨터 판독가능 매체가 실행을 위한 프로세서에 명령을 제공하는 데 관련될 수 있다. 예를 들어, 본 발명의 적어도 부분을 실행하는 명령은 초기에 원격 컴퓨터의 자기 디스크에 관련될 수 있다. 이러한 시나리오에서, 원격 컴퓨터는 메인 메모리에 명령을 로드하고 모뎀을 이용하여 전화선을 통해 명령을 송신한다. 로컬 컴퓨터 시스템의 모뎀은 전화선 상의 데이터를 수신하고 적외선 송신기를 사용하여 데이터를 적외선 신호로 변환하고 적외선 신호를 개인 휴대 정보 단말기(PDA) 및 랩탑 등의 휴대용 컴퓨팅 장치로 송신한다. 휴대용 컴퓨팅 장치 상의 적외선 검출기는 적외선 신호에 의해 전달되는 정보와 명령을 수신하고 버스 상에 데이터를 배치한다. 버스는 데이터를 메인 메모리로 전달하고, 프로세서는 명령을 검색하고 실행한다. 메인 메모리에 의해 수신된 명령은 프로세서에 의한 실행 전 또는 후에 기억 장치에 선택적으로 저장될 수 있다.
따라서, 본 발명의 다양한 실시예는 부호기 및 복호기를 간략화하기 위하여 구조화된 저밀도 패리티 검사(LDPC) 부호를 발생하는 방법을 제공한다. LDPC 부호의 구조는 패리티 검사 행렬을 하부의 삼각 영역으로 제한함으로써 제공된다. 또한, 방법은 송신 비트에 대한 LDPC 부호의 능력을 보호하는 동일하지 않은 에러를 사용하여 높은 순위의 변조 배치(8-PSK(위상 시프트 키잉))의 더 취약한 비트에 추가의 에러 보호를 제공할 수 있다. 복호화 프로세스는 각각의 복호기 반복 또는 몇개의 복호기 반복 후에 LDPC 복호기에 신호 배치 비트 메트릭을 반복적으로 재생성하는 것을 포함한다. 상술한 방법은 성능을 희생하지 않고 복잡성을 감소시키는이점을 산출한다.
본 발명은 다수의 실시예 및 구현예와 결합하여 설명되었지만, 본 발명은 이에 한정되는 것은 아니며, 첨부된 청구항의 범위내의 다양한 변경 및 동등 배열을 커버한다.

Claims (26)

  1. 입력 메시지를 부호워드로 변환하기 위한 부호기(203)로부터 부호워드의 복수의 비트들의 집합 중 하나를 수신하는 단계;
    상기 하나의 비트들의 집합을 고차 배열(a higer order constellation)로 비순차적으로 맵핑하는 단계; 및
    상기 맵핑에 기초하여 상기 하나의 비트들의 집합에 대응하는 상기 고차 배열의 심볼을 출력하는 단계
    를 포함하는 부호화된 신호를 송신하는 방법.
  2. 제1항에 있어서,
    N개의 부호화 비트들을 블럭 인터리버에 열 단위로 기록하는 단계; 및
    상기 부호화된 비트들을 행 단위로 판독하는 단계
    를 포함하고,
    상기 블럭 인터리버는 상기 고차 변조가 8-PSK(Phase Shift Keying)일 때 N/3 행 3열을 갖고, 상기 고차 변조가 16-APSK(Amplitude Phase Shift Keying)일 때 N/4 행 4열을 갖고, 상기 고차 변조가 32-APSK(Amplitude Phase Shift Keying)일 때 N/5 행 5열을 갖는
    부호화된 신호를 송신하는 방법.
  3. 제1항에 있어서,
    상기 수신 단계에서 상기 부호기(203)는 저밀도 패리티 검사(LDPC) 부호에 따라 부호워드를 생성하는
    부호화된 신호를 송신하는 방법.
  4. 제3항에 있어서,
    상기 저밀도 패리티 검사(LDPC) 부호의 상기 패리티 검사 행렬은 상기 패리티 검사 행렬의 삼각형 부분을 제로값으로 제한함에 의해 구성되는
    부호화된 신호를 송신하는 방법.
  5. 제3항에 있어서,
    상기 고차 배열은 직교 위상 시프트 키잉(QPSK) 변조 스킴을 나타내고,
    상기 방법은,
    2i번째와 2i+1번째 LDPC 부호화 비트들의 집합에 기초하여 i번째 QPSK 심볼을 결정하는 단계를 더 포함하고, 여기서 i=0, 1, 2, ..., N/2-1이고, N은 부호화 LDPC 블럭 크기인
    부호화된 신호를 송신하는 방법.
  6. 제3항에 있어서,
    상기 고차 배열은 8-PSK 변조 스킴을 나타내고,
    상기 방법은,
    (N/3+i)번째, (2N/3+i)번째, 및 i번째 LDPC 부호화 비트들의 집합에 기초하여 i번째 8-PSK 심볼을 결정하는 단계를 더 포함하고, 여기서 i=0, 1, 2, ..., N/3-1이고, N은 부호화 LDPC 블럭 크기인
    부호화된 신호를 송신하는 방법.
  7. 제3항에 있어서,
    상기 고차 배열은 16-APSK(Amplitude Phase Shift Keying) 변조 스킴을 나타내고,
    상기 방법은,
    (N/2+2i)번째, 2i번째, (N/2+2i+1)번째, 및 (2i+1)번째 LDPC 부호화 비트들의 집합에 기초하여 i번째 16-APSK 심볼을 결정하는 단계를 더 포함하고, 여기서 i=0, 1, 2, ..., N/3-1이고, N은 부호화 LDPC 블럭 크기인
    부호화된 신호를 송신하는 방법.
  8. 제3항에 있어서,
    상기 고차 배열은 32-APSK(Amplitude Phase Shift Keying) 변조 스킴을 나타내고,
    상기 방법은,
    (N/5+i)번째, (2N/5+i)번째, (4N/5+i)번째, (3N/5+i)번째, 및 i번째 LDPC 부호화 비트들의 집합에 기초하여 i번째 32-APSK 심볼을 결정하는 단계를 더 포함하고, 여기서 i=0, 1, 2, ..., N/5-1이고, N은 부호화 LDPC 블럭 크기인
    부호화된 신호를 송신하는 방법.
  9. 부호화된 신호들을 송신하기 위한 명령들을 포함한 컴퓨터 판독가능 매체로서,
    상기 명령은, 실행될 때, 하나 이상의 프로세서들이 제1항의 방법을 수행하도록 유발하는 컴퓨터 판독가능 매체.
  10. 입력 메시지를 복수의 비트들의 집합으로 표현된 부호워드로 변환하도록 구성된 부호기(203); 및
    하나의 비트들의 집합을 고차 배열로 비순차적으로 맵핑하도록 구성된 로직
    을 포함하고,
    상기 하나의 비트들의 집합에 대응하는 상기 고차 배열의 심볼은 상기 맵핑에 기초하여 출력되는
    부호화된 신호들을 생성하기 위한 송신기.
  11. 제10항에 있어서,
    N개의 부호화 비트들이 블럭 인터리버에 열 단위로 기록되고, 행 단위로 판독되며,
    상기 블럭 인터리버는 상기 고차 변조가 8-PSK(Phase Shift Keying)일 때 N/3 행 3열을 갖고, 상기 고차 변조가 16-APSK(Amplitude Phase Shift Keying)일 때 N/4 행 4열을 갖고, 상기 고차 변조가 32-APSK(Amplitude Phase Shift Keying)일 때 N/5 행 5열을 갖는
    부호화된 신호들을 생성하기 위한 송신기.
  12. 제11항에 있어서,
    상기 부호기(203)는 저밀도 패리티 검사(LDPC) 부호에 따라 부호워드를 생성하는
    부호화된 신호들을 생성하기 위한 송신기.
  13. 제12항에 있어서,
    상기 저밀도 패리티 검사(LDPC) 부호의 상기 패리티 검사 행렬은 상기 패리티 검사 행렬의 삼각형 부분을 제로값으로 제한함에 의해 구성되는
    부호화된 신호들을 생성하기 위한 송신기.
  14. 제12항에 있어서,
    상기 고차 배열은 직교 위상 시프트 키잉(QPSK) 변조 스킴을 나타내고,
    상기 로직은,
    2i번째와 2i+1번째 LDPC 부호화 비트들의 집합에 기초하여 i번째 QPSK 심볼을 결정하도록 구성되고, 여기서 i=0, 1, 2, ..., N/2-1이고, N은 부호화 LDPC 블럭 크기인
    부호화된 신호들을 생성하기 위한 송신기.
  15. 제12항에 있어서,
    상기 고차 배열은 8-PSK 변조 스킴을 나타내고,
    상기 로직은,
    (N/3+i)번째, (2N/3+i)번째, 및 i번째 LDPC 부호화 비트들의 집합에 기초하여 i번째 8-PSK 심볼을 결정하도록 구성되고, 여기서 i=0, 1, 2, ..., N/3-1이고, N은 부호화 LDPC 블럭 크기인
    부호화된 신호들을 생성하기 위한 송신기.
  16. 제12항에 있어서,
    상기 고차 배열은 16-APSK(Amplitude Phase Shift Keying) 변조 스킴을 나타내고,
    상기 로직은,
    (N/2+2i)번째, 2i번째, (N/2+2i+1)번째, 및 (2i+1)번째 LDPC 부호화 비트들의 집합에 기초하여 i번째 16-APSK 심볼을 결정하도록 구성되고, 여기서 i=0, 1, 2, ..., N/3-1이고, N은 부호화 LDPC 블럭 크기인
    부호화된 신호들을 생성하기 위한 송신기.
  17. 제12항에 있어서,
    상기 고차 배열은 32-APSK(Amplitude Phase Shift Keying) 변조 스킴을 나타내고,
    상기 로직은,
    (N/5+i)번째, (2N/5+i)번째, (4N/5+i)번째, (3N/5+i)번째, 및 i번째 LDPC 부호화 비트들의 집합에 기초하여 i번째 32-APSK 심볼을 결정하도록 구성되고, 여기서 i=0, 1, 2, ..., N/5-1이고, N은 부호화 LDPC 블럭 크기인
    부호화된 신호들을 생성하기 위한 송신기.
  18. 부호워드를 나타내는 수신된 부호화 신호를 복조하는 단계 - 상기 부호화 신호는 상기 부호워드에 대응하는 복수의 비트들의 비순차적 맵핑에 따라 변조되어 있음 -; 및
    상기 부호화 신호와 연관된 상기 부호워드를 복호화하는 단계
    를 포함하는 부호화 신호를 처리하는 방법.
  19. 제18항에 있어서,
    N개의 부호화 비트들이 블럭 인터리버에 열 단위로 기록되고, 행 단위로 판독되며,
    상기 블럭 인터리버는 상기 고차 변조가 8-PSK(Phase Shift Keying)일 때N/3 행 3열을 갖고, 상기 고차 변조가 16-APSK(Amplitude Phase Shift Keying)일 때 N/4 행 4열을 갖고, 상기 고차 변조가 32-APSK(Amplitude Phase Shift Keying)일 때 N/5 행 5열을 갖는
    부호화 신호를 처리하는 방법.
  20. 제19항에 있어서,
    상기 복호화 단계는 저밀도 패리티 검사(LDPC) 부호에 따른
    부호화 신호를 처리하는 방법.
  21. 제20항에 있어서,
    상기 저밀도 패리티 검사(LDPC) 부호기 패리티 검사 행렬은 상기 패리티 검사 행렬의 삼각형 부분을 제로값으로 제한함에 의해 구성되는
    부호화 신호를 처리하는 방법.
  22. 제20항에 있어서,
    상기 고차 배열은 직교 위상 시프트 키잉(QPSK) 변조 스킴을 나타내고,
    i번째 QPSK 심볼은 2i번째와 2i+1번째 LDPC 부호화 비트들의 집합에 기초하여 결정되고, 여기서 i=0, 1, 2, ..., N/2-1이고, N은 부호화 LDPC 블럭 크기인
    부호화 신호를 처리하는 방법.
  23. 제20항에 있어서,
    상기 고차 배열은 8-PSK 변조 스킴을 나타내고,
    i번째 8-PSK 심볼은 (N/3+i)번째, (2N/3+i)번째, 및 i번째 LDPC 부호화 비트들의 집합에 기초하여 결정되고, 여기서 i=0, 1, 2, ..., N/3-1이고, N은 부호화 LDPC 블럭 크기인
    부호화 신호를 처리하는 방법.
  24. 제20항에 있어서,
    상기 고차 배열은 16-APSK(Amplitude Phase Shift Keying) 변조 스킴을 나타내고,
    i번째 16-APSK 심볼은 (N/2+2i)번째, 2i번째, (N/2+2i+1)번째, 및 (2i+1)번째 LDPC 부호화 비트들의 집합에 기초하여 결정되고, 여기서 i=0, 1, 2, ..., N/3-1이고, N은 부호화 LDPC 블럭 크기인
    부호화 신호를 처리하는 방법.
  25. 제20항에 있어서,
    상기 고차 배열은 32-APSK(Amplitude Phase Shift Keying) 변조 스킴을 나타내고,
    i번째 32-APSK 심볼은 (N/5+i)번째, (2N/5+i)번째, (4N/5+i)번째, (3N/5+i)번째, 및 i번째 LDPC 부호화 비트들의 집합에 기초하여 결정되고, 여기서 i=0, 1,2, ..., N/5-1이고, N은 부호화 LDPC 블럭 크기인
    부호화 신호를 처리하는 방법.
  26. 부호화 신호들을 처리하기 위한 명령들을 포함한 컴퓨터 판독가능 매체로서,
    상기 명령은, 실행될 때, 하나 이상의 프로세서들이 제18항의 방법을 수행하는 컴퓨터 판독가능 매체.
KR1020047002229A 2002-07-03 2003-07-03 저밀도 패리티 검사(ｌｄｐｃ) 부호를 이용한비트-인터리브형 부호화 변조 KR100602027B1 (ko)

Applications Claiming Priority (25)

Application Number Priority Date Filing Date Title
US39345702P 2002-07-03 2002-07-03
US60/393,457 2002-07-03
US39876002P 2002-07-26 2002-07-26
US60/398,760 2002-07-26
US40381202P 2002-08-15 2002-08-15
US60/403,812 2002-08-15
US42150502P 2002-10-25 2002-10-25
US60/421,505 2002-10-25
US42199902P 2002-10-29 2002-10-29
US60/421,999 2002-10-29
US42371002P 2002-11-04 2002-11-04
US60/423,710 2002-11-04
US44019903P 2003-01-15 2003-01-15
US60/440,199 2003-01-15
US44764103P 2003-02-14 2003-02-14
US60/447,641 2003-02-14
US45622003P 2003-03-20 2003-03-20
US60/456,220 2003-03-20
US46935603P 2003-05-09 2003-05-09
US60/469,356 2003-05-09
US48210703P 2003-06-24 2003-06-24
US48211203P 2003-06-24 2003-06-24
US60/482,112 2003-06-24
US60/482,107 2003-06-24
PCT/US2003/022334 WO2004006443A1 (en) 2002-07-03 2003-07-03 Bit-interleaved coded modulation using low density parity check (ldpc) codes

Publications (2)

Publication Number Publication Date
KR20040030101A true KR20040030101A (ko) 2004-04-08
KR100602027B1 KR100602027B1 (ko) 2006-07-19

Family

ID=30119573

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020047002229A KR100602027B1 (ko) 2002-07-03 2003-07-03 저밀도 패리티 검사(ｌｄｐｃ) 부호를 이용한비트-인터리브형 부호화 변조
KR1020047002194A KR100674523B1 (ko) 2002-07-03 2003-07-03 저밀도 패리티 검사(ｌｄｐｃ) 디코더의 라우팅을 위한방법 및 시스템
KR1020047002204A KR100683600B1 (ko) 2002-07-03 2003-07-03 구조화된 패리티 검사 행렬을 사용하여 저밀도 패리티검사(ｌｄｐｃ) 코드를 인코딩하는 방법

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1020047002194A KR100674523B1 (ko) 2002-07-03 2003-07-03 저밀도 패리티 검사(ｌｄｐｃ) 디코더의 라우팅을 위한방법 및 시스템
KR1020047002204A KR100683600B1 (ko) 2002-07-03 2003-07-03 구조화된 패리티 검사 행렬을 사용하여 저밀도 패리티검사(ｌｄｐｃ) 코드를 인코딩하는 방법

Country Status (12)

Country Link
US (5) US6963622B2 (ko)
EP (3) EP1518328B1 (ko)
JP (3) JP3917624B2 (ko)
KR (3) KR100602027B1 (ko)
CN (3) CN100356697C (ko)
AT (4) ATE498946T1 (ko)
AU (3) AU2003249708A1 (ko)
CA (3) CA2456485C (ko)
DK (1) DK1518328T3 (ko)
ES (3) ES2427179T3 (ko)
HK (4) HK1069933A1 (ko)
WO (3) WO2004006441A2 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100757769B1 (ko) * 2004-11-08 2007-09-12 가부시끼가이샤 도시바 저밀도 패리티 체크 코드를 디코딩하는 디코더 및 방법
WO2009075465A1 (en) * 2007-12-11 2009-06-18 Electronics And Telecommunications Research Institute Apparatus and method for bit mapping of digital modulation signal
KR100946884B1 (ko) * 2005-07-15 2010-03-09 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널인터리빙/디인터리빙 장치 및 그 제어 방법
KR100987692B1 (ko) * 2006-05-20 2010-10-13 포항공과대학교 산학협력단 통신 시스템에서 신호 송수신 장치 및 방법
KR20210002521A (ko) * 2018-04-20 2021-01-08 어드밴스드 마이크로 디바이시즈, 인코포레이티드 그래픽 처리 유닛에 대한 고성능 희소 삼각 풀이

Families Citing this family (402)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7587659B2 (en) 2002-05-31 2009-09-08 Broadcom Corporation Efficient front end memory arrangement to support parallel bit node and check node processing in LDPC (Low Density Parity Check) decoders
EP1518328B1 (en) * 2002-07-03 2007-04-18 The DIRECTV Group, Inc. Encoding of low-density parity check (ldpc) codes using a structured parity check matrix
US7577207B2 (en) 2002-07-03 2009-08-18 Dtvg Licensing, Inc. Bit labeling for amplitude phase shift constellation used with low density parity check (LDPC) codes
US7020829B2 (en) 2002-07-03 2006-03-28 Hughes Electronics Corporation Method and system for decoding low density parity check (LDPC) codes
US7266750B1 (en) 2002-07-10 2007-09-04 Maxtor Corporation Error recovery strategies for iterative decoders
US20040019845A1 (en) * 2002-07-26 2004-01-29 Hughes Electronics Method and system for generating low density parity check codes
US7864869B2 (en) * 2002-07-26 2011-01-04 Dtvg Licensing, Inc. Satellite communication system utilizing low density parity check codes
US7409628B2 (en) * 2002-08-15 2008-08-05 Broadcom Corporation Efficient design to implement LDPC (Low Density Parity Check) decoder
US7395487B2 (en) 2002-08-15 2008-07-01 Broadcom Corporation Common circuitry supporting both bit node and check node processing in LDPC (Low Density Parity Check) decoder
AR041413A1 (es) * 2002-09-27 2005-05-18 Ibiquity Digital Corp Metodo y aparato para la transmision digital de audio
US7216283B2 (en) * 2003-06-13 2007-05-08 Broadcom Corporation Iterative metric updating when decoding LDPC (low density parity check) coded signals and LDPC coded modulation signals
KR100936022B1 (ko) * 2002-12-21 2010-01-11 삼성전자주식회사 에러 정정을 위한 부가정보 생성 방법 및 그 장치
US7159170B2 (en) * 2003-06-13 2007-01-02 Broadcom Corporation LDPC (low density parity check) coded modulation symbol decoding
US7334181B2 (en) * 2003-09-04 2008-02-19 The Directv Group, Inc. Method and system for providing short block length low density parity check (LDPC) codes
US7376883B2 (en) * 2003-10-27 2008-05-20 The Directv Group, Inc. Method and system for providing long and short block length low density parity check (LDPC) codes
KR20050052184A (ko) * 2003-11-29 2005-06-02 삼성전자주식회사 저밀도 패리티 검사 부호화를 위한 인터리빙 방법
JP3875693B2 (ja) * 2004-03-24 2007-01-31 株式会社東芝 Ｌｐｃ符号を用いた符号化ビットのマッピング方法及び送信装置
KR100594818B1 (ko) * 2004-04-13 2006-07-03 한국전자통신연구원 순차적 복호를 이용한 저밀도 패리티 검사 부호의 복호장치 및 그 방법
KR100540663B1 (ko) * 2004-04-19 2006-01-10 삼성전자주식회사 저밀도 패리티 체크 코딩의 패리티 체크 행렬 변환 방법
KR20050118056A (ko) 2004-05-12 2005-12-15 삼성전자주식회사 다양한 부호율을 갖는 Ｂｌｏｃｋ ＬＤＰＣ 부호를 이용한이동 통신 시스템에서의 채널부호화 복호화 방법 및 장치
US7814402B2 (en) 2004-05-14 2010-10-12 The Governors Of The University Of Alberta Method and apparatus for digit-serial communications for iterative digital processing algorithms
US7581157B2 (en) 2004-06-24 2009-08-25 Lg Electronics Inc. Method and apparatus of encoding and decoding data using low density parity check code in a wireless communication system
JP4282558B2 (ja) 2004-06-30 2009-06-24 株式会社東芝 低密度パリティチェック符号復号器及び方法
US7346832B2 (en) 2004-07-21 2008-03-18 Qualcomm Incorporated LDPC encoding methods and apparatus
US7143333B2 (en) * 2004-08-09 2006-11-28 Motorola, Inc. Method and apparatus for encoding and decoding data
EP1790083B1 (en) * 2004-08-13 2011-01-12 Dtvg Licensing, Inc Code design and implementation improvements for low density parity check codes for multiple-input multiple-output channels
CN101341659B (zh) * 2004-08-13 2012-12-12 Dtvg许可公司 用于多输入多输出通道的低密度奇偶校验码的码设计与实现的改进
US7559010B2 (en) * 2004-08-18 2009-07-07 Broadcom Corporation Short length LDPC (Low Density Parity Check) code and modulation adapted for high speed Ethernet applications
FI121431B (fi) * 2004-09-13 2010-11-15 Tamfelt Pmc Oy Paperikoneessa käytettävä kudosrakenne ja menetelmä sen valmistamiseksi
US7401283B2 (en) * 2004-09-28 2008-07-15 Broadcom Corporation Amplifying magnitude metric of received signals during iterative decoding of LDPC (Low Density Parity Check) code and LDPC coded modulation
EP1800408A1 (en) * 2004-10-01 2007-06-27 Thomson Licensing A low density parity check (ldpc) decoder
CN100385796C (zh) * 2004-11-25 2008-04-30 上海交通大学 低密度校验码的信道编码方法
KR100641052B1 (ko) * 2004-12-08 2006-11-02 한국전자통신연구원 Ｌｄｐｃ 부호기 및 복호기, 및 ｌｄｐｃ 부호화 방법 및복호화 방법
WO2006062351A1 (en) * 2004-12-08 2006-06-15 Electronics And Telecommunications Research Institute Ldpc encoder and decoder and ldpc encoding and decoding methods
KR100846869B1 (ko) 2004-12-16 2008-07-16 한국전자통신연구원 저 복잡도 ｌｄｐｃ복호 장치 및 그 방법
US7756217B2 (en) * 2004-12-21 2010-07-13 Broadcom Corporation Method and system for a robust initialization symbol for digital duplexing
CN100583651C (zh) 2004-12-22 2010-01-20 Lg电子株式会社 用于使用信道代码解码的装置和方法
WO2006083233A1 (en) * 2005-02-03 2006-08-10 Agency For Science, Technology And Research Method for transmitting data, method for receiving data, transmitter, receiver, and computer program products
JP4177824B2 (ja) * 2005-03-16 2008-11-05 株式会社東芝 符号化方法、復号化方法および符号化システム
JP4917023B2 (ja) * 2005-03-31 2012-04-18 三菱電機株式会社 誤り訂正符号化装置
JP4622654B2 (ja) * 2005-04-25 2011-02-02 ソニー株式会社 復号装置および復号方法
CN100414841C (zh) * 2005-05-11 2008-08-27 电子科技大学 一种ldpc编码的实现方法
JP4065283B2 (ja) * 2005-07-06 2008-03-19 松下電器産業株式会社 送信方法
US7523375B2 (en) * 2005-09-21 2009-04-21 Distribution Control Systems Set of irregular LDPC codes with random structure and low encoding complexity
US7757149B2 (en) * 2005-10-12 2010-07-13 Weizhuang Xin Broadcast message passing decoding of low density parity check codes
US7581162B2 (en) * 2005-10-14 2009-08-25 Hughes Network Systems, Llc System, method and computer program product for implementing rate ¾ low density parity check code
US8122315B2 (en) * 2005-12-01 2012-02-21 Electronics And Telecommunications Research Institute LDPC decoding apparatus and method using type-classified index
US8271850B2 (en) * 2005-12-29 2012-09-18 Intel Corporation Fast low-density parity-check code encoder
KR100929080B1 (ko) 2006-02-20 2009-11-30 삼성전자주식회사 통신 시스템에서 신호 송수신 장치 및 방법
EP1841073A1 (en) * 2006-03-29 2007-10-03 STMicroelectronics N.V. Fast convergence LDPC decoding using BCJR algorithm at the check nodes
US7801200B2 (en) * 2006-07-31 2010-09-21 Agere Systems Inc. Systems and methods for code dependency reduction
US7802163B2 (en) * 2006-07-31 2010-09-21 Agere Systems Inc. Systems and methods for code based error reduction
US7779331B2 (en) 2006-07-31 2010-08-17 Agere Systems Inc. Systems and methods for tri-column code based error reduction
EP2062364A2 (en) * 2006-08-11 2009-05-27 Aclara Power-Line Systems Inc. Method of correcting message errors using cyclic redundancy checks
CN101502002A (zh) * 2006-08-25 2009-08-05 松下电器产业株式会社 无线通信装置及差错检测编码方法
WO2008034289A1 (en) * 2006-09-18 2008-03-27 Juntan Zhang Bit mapping scheme for an ldpc coded 32apsk system
WO2008034286A1 (en) * 2006-09-18 2008-03-27 Juntan Zhang An interleaving scheme for an ldpc coded 16apsk system
US8230299B2 (en) 2006-09-18 2012-07-24 Availink, Inc. Interleaving scheme for an LDPC coded QPSK/8PSK system
CN101150550B (zh) * 2006-09-18 2012-02-01 国家广播电影电视总局广播科学研究院 交织低密度奇偶校验编码比特的方法、发射器和接收器
US20110173509A1 (en) * 2006-09-18 2011-07-14 Availink, Inc. Bit mapping scheme for an ldpc coded 16apsk system
US8504890B2 (en) * 2006-12-17 2013-08-06 Ramot At Tel Aviv University Ltd. Scheduling for LDPC decoding
US8583981B2 (en) * 2006-12-29 2013-11-12 Marvell World Trade Ltd. Concatenated codes for holographic storage
US7971125B2 (en) * 2007-01-08 2011-06-28 Agere Systems Inc. Systems and methods for prioritizing error correction data
JPWO2008096550A1 (ja) * 2007-02-09 2010-05-20 パナソニック株式会社 無線通信装置およびレピティション方法
US20100122143A1 (en) * 2007-03-27 2010-05-13 Hughes Network Systems, Llc Method and system for providing low density parity check (ldpc) coding for scrambled coded multiple access (scma)
US10630512B2 (en) * 2007-03-27 2020-04-21 Hughes Network Systems, Llc Optimal forward error correction for non-orthogonal multiple access (NOMA) communications systems
US8140946B2 (en) * 2007-03-27 2012-03-20 Hughes Network Systems, Llc Method and apparatus for generating low rate turbo codes
US9461765B2 (en) 2007-03-27 2016-10-04 Hughes Networks Systems, Llc Method and system for providing scrambled coded multiple access (SCMA)
US8619974B2 (en) * 2007-03-27 2013-12-31 Hughes Network Systems, Llc Method and system for providing spread scrambled coded multiple access (SSCMA)
US8171383B2 (en) * 2007-04-13 2012-05-01 Broadcom Corporation Method and system for data-rate control by randomized bit-puncturing in communication systems
US8359522B2 (en) 2007-05-01 2013-01-22 Texas A&M University System Low density parity check decoder for regular LDPC codes
US7930621B2 (en) * 2007-06-01 2011-04-19 Agere Systems Inc. Systems and methods for LDPC decoding with post processing
US8196002B2 (en) * 2007-06-01 2012-06-05 Agere Systems Inc. Systems and methods for joint LDPC encoding and decoding
WO2008151308A1 (en) 2007-06-05 2008-12-11 Barsoum Maged F Design methodology and method and apparatus for signaling with capacity optimized constellations
US8265175B2 (en) 2007-06-05 2012-09-11 Constellation Designs, Inc. Methods and apparatuses for signaling with geometric constellations
JP2010541375A (ja) * 2007-09-28 2010-12-24 アギア システムズ インコーポレーテッド 複雑度を低減したデータ処理のためのシステムおよび方法
EP3416293B1 (en) * 2007-09-28 2019-11-20 Panasonic Corporation Transmission method and transmission apparatus
JP4487212B2 (ja) * 2007-10-19 2010-06-23 ソニー株式会社 復号装置および方法、送受信システム、受信装置および方法、並びにプログラム
JP4487213B2 (ja) * 2007-10-19 2010-06-23 ソニー株式会社 復号装置および方法、並びにプログラム
KR101411777B1 (ko) 2007-11-02 2014-07-01 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서데이터 송수신 장치 및 방법
US8219878B1 (en) * 2007-12-03 2012-07-10 Marvell International Ltd. Post-processing decoder of LDPC codes for improved error floors
US8161348B2 (en) * 2008-02-05 2012-04-17 Agere Systems Inc. Systems and methods for low cost LDPC decoding
PL2093887T3 (pl) * 2008-02-18 2014-01-31 Samsung Electronics Co Ltd Urządzenie do kodowania i dekodowania kanału w systemie komunikacyjnym z wykorzystaniem kodów kontroli bitów parzystości o niskiej gęstości
US20090252146A1 (en) * 2008-04-03 2009-10-08 Microsoft Corporation Continuous network coding in wireless relay networks
CN100589359C (zh) * 2008-04-23 2010-02-10 中兴通讯股份有限公司 一种里德索罗蒙码的译码方法及装置
US8245104B2 (en) 2008-05-02 2012-08-14 Lsi Corporation Systems and methods for queue based data detection and decoding
US8018360B2 (en) * 2008-05-19 2011-09-13 Agere Systems Inc. Systems and methods for mitigating latency in a data detector feedback loop
EP2139119A1 (en) * 2008-06-25 2009-12-30 Thomson Licensing Serial concatenation of trellis coded modulation and an inner non-binary LDPC code
EP2139139A1 (en) * 2008-06-27 2009-12-30 THOMSON Licensing Method and apparatus for non binary low density parity check coding
US8660220B2 (en) * 2008-09-05 2014-02-25 Lsi Corporation Reduced frequency data processing using a matched filter set front end
US8245120B2 (en) * 2008-09-17 2012-08-14 Lsi Corporation Power reduced queue based data detection and decoding systems and methods for using such
TWI469533B (zh) * 2008-11-07 2015-01-11 Realtek Semiconductor Corp 同位檢查碼解碼器及接收系統
US20110080211A1 (en) * 2008-11-20 2011-04-07 Shaohua Yang Systems and Methods for Noise Reduced Data Detection
US8935601B1 (en) 2008-12-03 2015-01-13 Marvell International Ltd. Post-processing methodologies in decoding LDPC codes
CN102265520B (zh) * 2008-12-26 2014-05-14 松下电器产业株式会社 编码方法、编码器以及解码器
US8225166B2 (en) * 2009-02-09 2012-07-17 Mediatek Inc. Signal processing apparatus for setting error indication information according error detection result of outer-code decoder output and related method thereof
US8458114B2 (en) * 2009-03-02 2013-06-04 Analog Devices, Inc. Analog computation using numerical representations with uncertainty
TW201037529A (en) 2009-03-02 2010-10-16 David Reynolds Belief propagation processor
US8411737B2 (en) * 2009-03-05 2013-04-02 Nokia Corporation Transmission of physical layer signaling in a broadcast system
US8504891B2 (en) * 2009-03-27 2013-08-06 University Of Connecticut Apparatus, systems and methods including nonbinary low density parity check coding for enhanced multicarrier underwater acoustic communications
US7990642B2 (en) * 2009-04-17 2011-08-02 Lsi Corporation Systems and methods for storage channel testing
US8443267B2 (en) * 2009-04-28 2013-05-14 Lsi Corporation Systems and methods for hard decision assisted decoding
KR20120012960A (ko) 2009-04-28 2012-02-13 엘에스아이 코포레이션 판독된 데이터 처리 시스템의 동적 스케일링을 위한 시스템 및 방법
CN102460977A (zh) 2009-05-27 2012-05-16 诺沃尔赛特有限公司 具有迭代调度的ldpc码迭代解码
US8250434B2 (en) * 2009-06-18 2012-08-21 Lsi Corporation Systems and methods for codec usage control during storage pre-read
US8352841B2 (en) 2009-06-24 2013-01-08 Lsi Corporation Systems and methods for out of order Y-sample memory management
US8312343B2 (en) * 2009-07-28 2012-11-13 Lsi Corporation Systems and methods for re-using decoding parity in a detector circuit
US8458553B2 (en) 2009-07-28 2013-06-04 Lsi Corporation Systems and methods for utilizing circulant parity in a data processing system
US8321746B2 (en) 2009-07-30 2012-11-27 Lsi Corporation Systems and methods for quasi-cyclic LDPC code production and decoding
US8250431B2 (en) * 2009-07-30 2012-08-21 Lsi Corporation Systems and methods for phase dependent data detection in iterative decoding
US8266505B2 (en) * 2009-08-12 2012-09-11 Lsi Corporation Systems and methods for retimed virtual data processing
US8176404B2 (en) * 2009-09-09 2012-05-08 Lsi Corporation Systems and methods for stepped data retry in a storage system
KR101644656B1 (ko) * 2009-11-02 2016-08-10 삼성전자주식회사 선형 블록 부호를 사용하는 통신 시스템에서 패리티 검사 행렬을 생성하는 방법과 이를 이용한 채널 부호화/복호화 장치 및 방법
US8688873B2 (en) 2009-12-31 2014-04-01 Lsi Corporation Systems and methods for monitoring out of order data decoding
US8578253B2 (en) 2010-01-04 2013-11-05 Lsi Corporation Systems and methods for updating detector parameters in a data processing circuit
US8683306B2 (en) * 2010-01-04 2014-03-25 Lsi Corporation Systems and methods for data detection including dynamic scaling
US8743936B2 (en) * 2010-01-05 2014-06-03 Lsi Corporation Systems and methods for determining noise components in a signal set
WO2011085355A1 (en) 2010-01-11 2011-07-14 David Reynolds Belief propagation processor
JP5523120B2 (ja) * 2010-01-14 2014-06-18 三菱電機株式会社 誤り訂正符号化方法、誤り訂正復号方法、誤り訂正符号化装置、および、誤り訂正復号装置
US8402341B2 (en) * 2010-02-18 2013-03-19 Mustafa Eroz Method and system for providing low density parity check (LDPC) encoding and decoding
US8782489B2 (en) 2010-02-18 2014-07-15 Hughes Network Systems, Llc Method and system for providing Low Density Parity Check (LDPC) encoding and decoding
TWI581578B (zh) * 2010-02-26 2017-05-01 新力股份有限公司 編碼器及提供遞增冗餘之編碼方法
US9343082B2 (en) * 2010-03-30 2016-05-17 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for detecting head contact
US8161351B2 (en) 2010-03-30 2012-04-17 Lsi Corporation Systems and methods for efficient data storage
CN102214360B (zh) * 2010-04-06 2013-07-17 腾讯科技（深圳）有限公司 一种位图构建方法及装置、求交的方法及装置
US8418019B2 (en) 2010-04-19 2013-04-09 Lsi Corporation Systems and methods for dynamic scaling in a data decoding system
US8443249B2 (en) 2010-04-26 2013-05-14 Lsi Corporation Systems and methods for low density parity check data encoding
US8527831B2 (en) 2010-04-26 2013-09-03 Lsi Corporation Systems and methods for low density parity check data decoding
US9288089B2 (en) 2010-04-30 2016-03-15 Ecole Polytechnique Federale De Lausanne (Epfl) Orthogonal differential vector signaling
US9288082B1 (en) 2010-05-20 2016-03-15 Kandou Labs, S.A. Circuits for efficient detection of vector signaling codes for chip-to-chip communication using sums of differences
US9246713B2 (en) 2010-05-20 2016-01-26 Kandou Labs, S.A. Vector signaling with reduced receiver complexity
US9596109B2 (en) 2010-05-20 2017-03-14 Kandou Labs, S.A. Methods and systems for high bandwidth communications interface
US9300503B1 (en) 2010-05-20 2016-03-29 Kandou Labs, S.A. Methods and systems for skew tolerance in and advanced detectors for vector signaling codes for chip-to-chip communication
US9985634B2 (en) 2010-05-20 2018-05-29 Kandou Labs, S.A. Data-driven voltage regulator
US8593305B1 (en) 2011-07-05 2013-11-26 Kandou Labs, S.A. Efficient processing and detection of balanced codes
US9106238B1 (en) 2010-12-30 2015-08-11 Kandou Labs, S.A. Sorting decoder
US9479369B1 (en) 2010-05-20 2016-10-25 Kandou Labs, S.A. Vector signaling codes with high pin-efficiency for chip-to-chip communication and storage
US9564994B2 (en) 2010-05-20 2017-02-07 Kandou Labs, S.A. Fault tolerant chip-to-chip communication with advanced voltage
US9362962B2 (en) 2010-05-20 2016-06-07 Kandou Labs, S.A. Methods and systems for energy-efficient communications interface
US9450744B2 (en) 2010-05-20 2016-09-20 Kandou Lab, S.A. Control loop management and vector signaling code communications links
US9251873B1 (en) 2010-05-20 2016-02-02 Kandou Labs, S.A. Methods and systems for pin-efficient memory controller interface using vector signaling codes for chip-to-chip communications
US9077386B1 (en) 2010-05-20 2015-07-07 Kandou Labs, S.A. Methods and systems for selection of unions of vector signaling codes for power and pin efficient chip-to-chip communication
US9401828B2 (en) * 2010-05-20 2016-07-26 Kandou Labs, S.A. Methods and systems for low-power and pin-efficient communications with superposition signaling codes
US8381074B1 (en) 2010-05-21 2013-02-19 Lsi Corporation Systems and methods for utilizing a centralized queue based data processing circuit
US8381071B1 (en) 2010-05-21 2013-02-19 Lsi Corporation Systems and methods for decoder sharing between data sets
US8208213B2 (en) 2010-06-02 2012-06-26 Lsi Corporation Systems and methods for hybrid algorithm gain adaptation
WO2011151469A1 (en) 2010-06-04 2011-12-08 Ecole Polytechnique Federale De Lausanne Error control coding for orthogonal differential vector signaling
US9141474B2 (en) 2010-06-10 2015-09-22 The Regents Of The University Of California Efficient two write WOM codes, coding methods and devices
US8681439B2 (en) 2010-09-13 2014-03-25 Lsi Corporation Systems and methods for handling sector gaps in inter-track interference compensation
US9219469B2 (en) 2010-09-21 2015-12-22 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for filter constraint estimation
US8295001B2 (en) 2010-09-21 2012-10-23 Lsi Corporation Systems and methods for low latency noise cancellation
US8560930B2 (en) 2010-10-11 2013-10-15 Lsi Corporation Systems and methods for multi-level quasi-cyclic low density parity check codes
US8385014B2 (en) 2010-10-11 2013-02-26 Lsi Corporation Systems and methods for identifying potential media failure
US8443250B2 (en) 2010-10-11 2013-05-14 Lsi Corporation Systems and methods for error correction using irregular low density parity check codes
US8661071B2 (en) 2010-10-11 2014-02-25 Lsi Corporation Systems and methods for partially conditioned noise predictive equalization
US8750447B2 (en) 2010-11-02 2014-06-10 Lsi Corporation Systems and methods for variable thresholding in a pattern detector
US8667039B2 (en) 2010-11-17 2014-03-04 Lsi Corporation Systems and methods for variance dependent normalization for branch metric calculation
US8566379B2 (en) 2010-11-17 2013-10-22 Lsi Corporation Systems and methods for self tuning target adaptation
US9275720B2 (en) 2010-12-30 2016-03-01 Kandou Labs, S.A. Differential vector storage for dynamic random access memory
US8810940B2 (en) 2011-02-07 2014-08-19 Lsi Corporation Systems and methods for off track error recovery
US8699167B2 (en) 2011-02-16 2014-04-15 Lsi Corporation Systems and methods for data detection using distance based tuning
US8446683B2 (en) 2011-02-22 2013-05-21 Lsi Corporation Systems and methods for data pre-coding calibration
US8693120B2 (en) 2011-03-17 2014-04-08 Lsi Corporation Systems and methods for sample averaging in data processing
US8854753B2 (en) 2011-03-17 2014-10-07 Lsi Corporation Systems and methods for auto scaling in a data processing system
US8839069B2 (en) * 2011-04-08 2014-09-16 Micron Technology, Inc. Encoding and decoding techniques using low-density parity check codes
US8887034B2 (en) 2011-04-15 2014-11-11 Lsi Corporation Systems and methods for short media defect detection
US8670955B2 (en) 2011-04-15 2014-03-11 Lsi Corporation Systems and methods for reliability assisted noise predictive filtering
US8611033B2 (en) 2011-04-15 2013-12-17 Lsi Corporation Systems and methods for selective decoder input data processing
JP5637393B2 (ja) * 2011-04-28 2014-12-10 ソニー株式会社 データ処理装置、及び、データ処理方法
US8499231B2 (en) 2011-06-24 2013-07-30 Lsi Corporation Systems and methods for reduced format non-binary decoding
US8560929B2 (en) 2011-06-24 2013-10-15 Lsi Corporation Systems and methods for non-binary decoding
US8566665B2 (en) 2011-06-24 2013-10-22 Lsi Corporation Systems and methods for error correction using low density parity check codes using multiple layer check equations
US8862972B2 (en) 2011-06-29 2014-10-14 Lsi Corporation Low latency multi-detector noise cancellation
US8650451B2 (en) 2011-06-30 2014-02-11 Lsi Corporation Stochastic stream decoding of binary LDPC codes
US8595576B2 (en) 2011-06-30 2013-11-26 Lsi Corporation Systems and methods for evaluating and debugging LDPC iterative decoders
US8566666B2 (en) 2011-07-11 2013-10-22 Lsi Corporation Min-sum based non-binary LDPC decoder
US8830613B2 (en) 2011-07-19 2014-09-09 Lsi Corporation Storage media inter-track interference cancellation
US8879182B2 (en) 2011-07-19 2014-11-04 Lsi Corporation Storage media inter-track interference cancellation
US8819527B2 (en) 2011-07-19 2014-08-26 Lsi Corporation Systems and methods for mitigating stubborn errors in a data processing system
US8539328B2 (en) 2011-08-19 2013-09-17 Lsi Corporation Systems and methods for noise injection driven parameter selection
US8854754B2 (en) 2011-08-19 2014-10-07 Lsi Corporation Systems and methods for local iteration adjustment
JP5509165B2 (ja) * 2011-08-24 2014-06-04 株式会社東芝 誤り訂正符号化装置、誤り訂正復号装置、不揮発性半導体記憶システム及びパリティ検査行列生成方法
US9026572B2 (en) 2011-08-29 2015-05-05 Lsi Corporation Systems and methods for anti-causal noise predictive filtering in a data channel
US8656249B2 (en) 2011-09-07 2014-02-18 Lsi Corporation Multi-level LDPC layer decoder
US8756478B2 (en) 2011-09-07 2014-06-17 Lsi Corporation Multi-level LDPC layer decoder
US8681441B2 (en) 2011-09-08 2014-03-25 Lsi Corporation Systems and methods for generating predictable degradation bias
US8661324B2 (en) 2011-09-08 2014-02-25 Lsi Corporation Systems and methods for non-binary decoding biasing control
US8850276B2 (en) 2011-09-22 2014-09-30 Lsi Corporation Systems and methods for efficient data shuffling in a data processing system
US8767333B2 (en) 2011-09-22 2014-07-01 Lsi Corporation Systems and methods for pattern dependent target adaptation
US8689062B2 (en) 2011-10-03 2014-04-01 Lsi Corporation Systems and methods for parameter selection using reliability information
US8479086B2 (en) 2011-10-03 2013-07-02 Lsi Corporation Systems and methods for efficient parameter modification
US8578241B2 (en) 2011-10-10 2013-11-05 Lsi Corporation Systems and methods for parity sharing data processing
US8862960B2 (en) 2011-10-10 2014-10-14 Lsi Corporation Systems and methods for parity shared data encoding
US8996597B2 (en) 2011-10-12 2015-03-31 Lsi Corporation Nyquist constrained digital finite impulse response filter
US8707144B2 (en) 2011-10-17 2014-04-22 Lsi Corporation LDPC decoder with targeted symbol flipping
US8788921B2 (en) 2011-10-27 2014-07-22 Lsi Corporation Detector with soft pruning
US8443271B1 (en) 2011-10-28 2013-05-14 Lsi Corporation Systems and methods for dual process data decoding
US8683309B2 (en) 2011-10-28 2014-03-25 Lsi Corporation Systems and methods for ambiguity based decode algorithm modification
US8604960B2 (en) 2011-10-28 2013-12-10 Lsi Corporation Oversampled data processing circuit with multiple detectors
US8527858B2 (en) 2011-10-28 2013-09-03 Lsi Corporation Systems and methods for selective decode algorithm modification
US8531320B2 (en) 2011-11-14 2013-09-10 Lsi Corporation Systems and methods for memory efficient data decoding
US8760991B2 (en) 2011-11-14 2014-06-24 Lsi Corporation Systems and methods for post processing gain correction
US8751913B2 (en) 2011-11-14 2014-06-10 Lsi Corporation Systems and methods for reduced power multi-layer data decoding
US8700981B2 (en) 2011-11-14 2014-04-15 Lsi Corporation Low latency enumeration endec
US8719686B2 (en) 2011-11-22 2014-05-06 Lsi Corporation Probability-based multi-level LDPC decoder
US8631300B2 (en) 2011-12-12 2014-01-14 Lsi Corporation Systems and methods for scalable data processing shut down
US8625221B2 (en) 2011-12-15 2014-01-07 Lsi Corporation Detector pruning control system
US8674758B2 (en) * 2011-12-15 2014-03-18 Hughes Network Systems, Llc Method and apparatus for improved high order modulation
US8707123B2 (en) 2011-12-30 2014-04-22 Lsi Corporation Variable barrel shifter
US8819515B2 (en) 2011-12-30 2014-08-26 Lsi Corporation Mixed domain FFT-based non-binary LDPC decoder
US8751889B2 (en) 2012-01-31 2014-06-10 Lsi Corporation Systems and methods for multi-pass alternate decoding
US8850295B2 (en) 2012-02-01 2014-09-30 Lsi Corporation Symbol flipping data processor
US8775896B2 (en) 2012-02-09 2014-07-08 Lsi Corporation Non-binary LDPC decoder with low latency scheduling
US8749907B2 (en) 2012-02-14 2014-06-10 Lsi Corporation Systems and methods for adaptive decoder message scaling
US8782486B2 (en) 2012-03-05 2014-07-15 Lsi Corporation Systems and methods for multi-matrix data processing
US8610608B2 (en) 2012-03-08 2013-12-17 Lsi Corporation Systems and methods for reduced latency loop correction
US8731115B2 (en) 2012-03-08 2014-05-20 Lsi Corporation Systems and methods for data processing including pre-equalizer noise suppression
US8873182B2 (en) 2012-03-09 2014-10-28 Lsi Corporation Multi-path data processing system
US8977937B2 (en) 2012-03-16 2015-03-10 Lsi Corporation Systems and methods for compression driven variable rate decoding in a data processing system
US9043684B2 (en) 2012-03-22 2015-05-26 Lsi Corporation Systems and methods for variable redundancy data protection
US9230596B2 (en) 2012-03-22 2016-01-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for variable rate coding in a data processing system
US8670481B2 (en) * 2012-04-12 2014-03-11 Casa Systems, Inc. System and method for dynamic profile management in cable modem systems
US9268683B1 (en) 2012-05-14 2016-02-23 Kandou Labs, S.A. Storage method and apparatus for random access memory using codeword storage
US10318158B2 (en) 2012-05-17 2019-06-11 Brilliant Points, Inc. System and method for digital signaling and digital storage
US8612826B2 (en) 2012-05-17 2013-12-17 Lsi Corporation Systems and methods for non-binary LDPC encoding
WO2014100235A1 (en) * 2012-12-18 2014-06-26 Brilliant Points, Inc. System and method for digital signaling and digital storage
US8880986B2 (en) 2012-05-30 2014-11-04 Lsi Corporation Systems and methods for improved data detection processing
GB2499270B (en) 2012-06-07 2014-07-09 Imagination Tech Ltd Efficient demapping of constellations
US8751915B2 (en) 2012-08-28 2014-06-10 Lsi Corporation Systems and methods for selectable positive feedback data processing
US9324372B2 (en) 2012-08-28 2016-04-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for local iteration randomization in a data decoder
US9019647B2 (en) 2012-08-28 2015-04-28 Lsi Corporation Systems and methods for conditional positive feedback data decoding
US8930780B2 (en) 2012-08-28 2015-01-06 Lsi Corporation Systems and methods for non-zero syndrome based processing
US8972834B2 (en) 2012-08-28 2015-03-03 Hughes Network Systems, Llc System and method for communicating with low density parity check codes
US9264182B2 (en) 2012-09-13 2016-02-16 Novelsat Ltd. Iterative receiver loop
US8949702B2 (en) 2012-09-14 2015-02-03 Lsi Corporation Systems and methods for detector side trapping set mitigation
US8634152B1 (en) 2012-10-15 2014-01-21 Lsi Corporation Systems and methods for throughput enhanced data detection in a data processing circuit
US9112531B2 (en) 2012-10-15 2015-08-18 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for enhanced local iteration randomization in a data decoder
US9048870B2 (en) 2012-11-19 2015-06-02 Lsi Corporation Low density parity check decoder with flexible saturation
US9130589B2 (en) 2012-12-19 2015-09-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Low density parity check decoder with dynamic scaling
US8929009B2 (en) 2012-12-19 2015-01-06 Lsi Corporation Irregular low density parity check decoder with low syndrome error handling
US8773791B1 (en) 2013-01-14 2014-07-08 Lsi Corporation Systems and methods for X-sample based noise cancellation
US9003263B2 (en) 2013-01-15 2015-04-07 Lsi Corporation Encoder and decoder generation by state-splitting of directed graph
WO2014113727A1 (en) 2013-01-17 2014-07-24 Kandou Labs, S.A. Methods and systems for chip-to-chip communication with reduced simultaneous switching noise
US9009557B2 (en) 2013-01-21 2015-04-14 Lsi Corporation Systems and methods for reusing a layered decoder to yield a non-layered result
CN103970619B (zh) * 2013-02-06 2017-09-29 东芝存储器株式会社 控制器
US9246634B2 (en) 2013-02-10 2016-01-26 Hughes Network Systems, Llc Apparatus and method for improved modulation and coding schemes for broadband satellite communications systems
US9294131B2 (en) 2013-02-10 2016-03-22 Hughes Network Systems, Llc Apparatus and method for improved modulation and coding schemes for broadband satellite communications systems
US8887024B2 (en) 2013-02-10 2014-11-11 Hughes Network Systems, Llc Apparatus and method for improved modulation and coding schemes for broadband satellite communications systems
CN105122758B (zh) 2013-02-11 2018-07-10 康杜实验室公司 高带宽芯片间通信接口方法和系统
US8885276B2 (en) 2013-02-14 2014-11-11 Lsi Corporation Systems and methods for shared layer data decoding
US8930792B2 (en) 2013-02-14 2015-01-06 Lsi Corporation Systems and methods for distributed low density parity check decoding
US9214959B2 (en) 2013-02-19 2015-12-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for skip layer data decoding
US9048873B2 (en) 2013-03-13 2015-06-02 Lsi Corporation Systems and methods for multi-stage encoding of concatenated low density parity check codes
US8797668B1 (en) 2013-03-13 2014-08-05 Lsi Corporation Systems and methods for penalty based multi-variant encoding
US9048874B2 (en) 2013-03-15 2015-06-02 Lsi Corporation Min-sum based hybrid non-binary low density parity check decoder
US9203431B2 (en) 2013-03-15 2015-12-01 Hughes Networks Systems, Llc Low density parity check (LDPC) encoding and decoding for small terminal applications
US9281843B2 (en) 2013-03-22 2016-03-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for reduced constraint code data processing
JP6350921B2 (ja) * 2013-04-12 2018-07-04 サン パテント トラスト 送信方法
KR102241045B1 (ko) 2013-04-16 2021-04-19 칸도우 랩스 에스에이 고 대역폭 통신 인터페이스를 위한 방법 및 시스템
BR112015027153B1 (pt) * 2013-05-02 2021-12-14 Sony Corp Dispositivo e método de processamento de dados
US9048867B2 (en) 2013-05-21 2015-06-02 Lsi Corporation Shift register-based layered low density parity check decoder
US9274889B2 (en) 2013-05-29 2016-03-01 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for data processing using global iteration result reuse
US8959414B2 (en) 2013-06-13 2015-02-17 Lsi Corporation Systems and methods for hybrid layer data decoding
KR102104937B1 (ko) 2013-06-14 2020-04-27 삼성전자주식회사 Ldpc 부호의 부호화 장치, 그의 부호화 방법, 복호화 장치 및 그의 복호화 방법
EP2997704B1 (en) 2013-06-25 2020-12-16 Kandou Labs S.A. Vector signaling with reduced receiver complexity
KR102002559B1 (ko) * 2013-07-05 2019-07-22 삼성전자주식회사 송신 장치 및 그의 신호 처리 방법
KR20150005853A (ko) 2013-07-05 2015-01-15 삼성전자주식회사 송신 장치 및 그의 신호 처리 방법
CN103581097B (zh) * 2013-07-15 2016-12-28 上海数字电视国家工程研究中心有限公司 数字信号发射系统
US8917466B1 (en) 2013-07-17 2014-12-23 Lsi Corporation Systems and methods for governing in-flight data sets in a data processing system
US8817404B1 (en) 2013-07-18 2014-08-26 Lsi Corporation Systems and methods for data processing control
US9800307B2 (en) 2013-08-01 2017-10-24 Lg Electronics Inc. Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals method for receiving broadcast signals
US9648361B2 (en) * 2013-08-01 2017-05-09 Lg Electronics Inc. Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
CN105453550B (zh) 2013-08-01 2019-03-22 Lg 电子株式会社 发送广播信号的设备、接收广播信号的设备、发送广播信号的方法以及接收广播信号的方法
KR101730371B1 (ko) 2013-08-01 2017-04-26 엘지전자 주식회사 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법 및 방송 신호 수신 방법
EP3028451B1 (en) * 2013-08-01 2018-06-13 LG Electronics Inc. Apparatus for transmitting / receiving broadcast signals
US8908307B1 (en) 2013-08-23 2014-12-09 Lsi Corporation Systems and methods for hard disk drive region based data encoding
US9196299B2 (en) 2013-08-23 2015-11-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for enhanced data encoding and decoding
US9129651B2 (en) 2013-08-30 2015-09-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Array-reader based magnetic recording systems with quadrature amplitude modulation
US9047882B2 (en) 2013-08-30 2015-06-02 Lsi Corporation Systems and methods for multi-level encoding and decoding
US20160197703A1 (en) * 2013-09-10 2016-07-07 Electronics And Telecommunications Research Institute Ldpc-rs two-dimensional code for ground wave cloud broadcasting
US9298720B2 (en) 2013-09-17 2016-03-29 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for fragmented data recovery
KR102264832B1 (ko) 2013-09-26 2021-06-14 삼성전자주식회사 송신 장치 및 그의 신호 처리 방법
CN104518801A (zh) 2013-09-29 2015-04-15 Lsi公司 非二进制的分层低密度奇偶校验解码器
US9479285B2 (en) * 2013-10-14 2016-10-25 Nec Corporation Non-binary LDPC coded mode-multiplexed four-dimensional signaling based on orthogonal frequency division multiplexing
US9219503B2 (en) 2013-10-16 2015-12-22 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for multi-algorithm concatenation encoding and decoding
US9323606B2 (en) 2013-11-21 2016-04-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for FAID follower decoding
WO2015077608A1 (en) 2013-11-22 2015-05-28 Kandou Labs SA Multiwire linear equalizer for vector signaling code receiver
US9130599B2 (en) 2013-12-24 2015-09-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods of converting detector output to multi-level soft information
TWI528732B (zh) 2013-12-30 2016-04-01 衡宇科技股份有限公司 具有ｌｄｐｃ碼及ｂｃｈ碼之解碼器及其解碼方法
US9577678B2 (en) 2014-01-29 2017-02-21 Electronics And Telecommunications Research Institute Bit interleaver for low-density parity check codeword having length of 64800 and code rate of 7/15 and quadrature phase shift keying, and bit interleaving method using same
US9806761B1 (en) 2014-01-31 2017-10-31 Kandou Labs, S.A. Methods and systems for reduction of nearest-neighbor crosstalk
EP4236217A3 (en) 2014-02-02 2023-09-13 Kandou Labs SA Method and apparatus for low power chip-to-chip communications with constrained isi ratio
US9369312B1 (en) 2014-02-02 2016-06-14 Kandou Labs, S.A. Low EMI signaling for parallel conductor interfaces
RU2014104571A (ru) 2014-02-10 2015-08-20 ЭлЭсАй Корпорейшн Системы и способы для эффективного с точки зрения площади кодирования данных
US10425110B2 (en) 2014-02-19 2019-09-24 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
US9602137B2 (en) 2014-02-19 2017-03-21 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
KR101776275B1 (ko) 2014-02-19 2017-09-07 삼성전자주식회사 송신 장치 및 그의 인터리빙 방법
KR101800409B1 (ko) * 2014-02-19 2017-11-23 삼성전자주식회사 송신 장치 및 그의 인터리빙 방법
JP2015156530A (ja) * 2014-02-19 2015-08-27 ソニー株式会社 データ処理装置、及び、データ処理方法
US9602131B2 (en) 2014-02-20 2017-03-21 Electronics And Telecommunications Research Institute Bit interleaver for low-density parity check codeword having length of 64800 and code rate of 3/15 and 16-symbol mapping, and bit interleaving method using same
US9602135B2 (en) 2014-02-20 2017-03-21 Electronics And Telecommunications Research Institute Bit interleaver for low-density parity check codeword having length of 64800 and code rate of 5/15 and 64-symbol mapping, and bit interleaving method using same
CN110784287B (zh) * 2014-02-20 2022-04-05 上海数字电视国家工程研究中心有限公司 Ldpc码字的交织映射方法及解交织解映射方法
US9363114B2 (en) 2014-02-28 2016-06-07 Kandou Labs, S.A. Clock-embedded vector signaling codes
US9602136B2 (en) 2014-03-06 2017-03-21 Electronics And Telecommunications Research Institute Bit interleaver for low-density parity check codeword having length of 64800 and code rate of 4/15 and 256-symbol mapping, and bit interleaving method using same
US10419023B2 (en) 2014-03-20 2019-09-17 Electronics And Telecommunications Research Institute Bit interleaver for low-density parity check codeword having length of 64800 and code rate of 3/15 and 1024-symbol mapping, and bit interleaving method using same
KR102287624B1 (ko) 2014-03-20 2021-08-10 한국전자통신연구원 길이가 64800이며, 부호율이 3/15인 ldpc 부호어 및 1024-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법
KR102212163B1 (ko) * 2014-03-27 2021-02-04 삼성전자주식회사 비이진 ldpc 부호를 이용한 이동 통신 시스템에서 복호 장치 및 방법
US10432228B2 (en) 2014-03-27 2019-10-01 Electronics And Telecommunications Research Institute Bit interleaver for low-density parity check codeword having length of 64800 and code rate of 5/15 and 4096-symbol mapping, and bit interleaving method using same
US9378765B2 (en) 2014-04-03 2016-06-28 Seagate Technology Llc Systems and methods for differential message scaling in a decoding process
US9509437B2 (en) 2014-05-13 2016-11-29 Kandou Labs, S.A. Vector signaling code with improved noise margin
US9148087B1 (en) 2014-05-16 2015-09-29 Kandou Labs, S.A. Symmetric is linear equalization circuit with increased gain
US9780808B2 (en) 2014-05-21 2017-10-03 Samsung Electronics Co., Ltd. Transmitter apparatus and bit interleaving method thereof
KR101785692B1 (ko) * 2014-05-21 2017-10-16 삼성전자주식회사 송신 장치 및 그의 인터리빙 방법
KR101775703B1 (ko) * 2014-05-21 2017-09-06 삼성전자주식회사 송신 장치 및 그의 인터리빙 방법
US9800269B2 (en) 2014-05-21 2017-10-24 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
US9602245B2 (en) 2014-05-21 2017-03-21 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
KR101775704B1 (ko) * 2014-05-21 2017-09-19 삼성전자주식회사 송신 장치 및 그의 인터리빙 방법
US10360102B2 (en) 2014-05-22 2019-07-23 Electronics And Telecommunications Research Institute Bit interleaver for low-density parity check codeword having length of 16200 and code rate of 10/15 and 256-symbol mapping, and bit interleaving method using same
US10326471B2 (en) * 2014-05-22 2019-06-18 Electronics And Telecommunications Research Institute Bit interleaver for low-density parity check codeword having length of 16200 and code rate of 3/15 and quadrature phase shift keying, and bit interleaving method using same
KR102260767B1 (ko) 2014-05-22 2021-06-07 한국전자통신연구원 길이가 16200이며, 부호율이 3/15인 ldpc 부호어 및 64-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법
KR102260775B1 (ko) 2014-05-22 2021-06-07 한국전자통신연구원 길이가 16200이며, 부호율이 10/15인 ldpc 부호어 및 256-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법
US9600367B2 (en) 2014-05-22 2017-03-21 Electronics And Telecommunications Research Institute Bit interleaver for low-density parity check codeword having length of 16200 and code rate of 4/15 and 16-symbol mapping, and bit interleaving method using same
US10361720B2 (en) 2014-05-22 2019-07-23 Electronics And Telecommunications Research Institute Bit interleaver for low-density parity check codeword having length of 16200 and code rate of 3/15 and 64-symbol mapping, and bit interleaving method using same
US9852806B2 (en) 2014-06-20 2017-12-26 Kandou Labs, S.A. System for generating a test pattern to detect and isolate stuck faults for an interface using transition coding
US9112550B1 (en) 2014-06-25 2015-08-18 Kandou Labs, SA Multilevel driver for high speed chip-to-chip communications
KR102178262B1 (ko) 2014-07-08 2020-11-12 삼성전자주식회사 패리티 검사 행렬 생성 방법, 그를 이용한 부호화 장치, 부호화 방법, 복호화 장치 및 복호화 방법
CN106797352B (zh) 2014-07-10 2020-04-07 康杜实验室公司 高信噪特性向量信令码
US9432082B2 (en) 2014-07-17 2016-08-30 Kandou Labs, S.A. Bus reversable orthogonal differential vector signaling codes
KR101943048B1 (ko) 2014-07-21 2019-01-28 칸도우 랩스 에스에이 다분기 데이터 전송
US9461862B2 (en) 2014-08-01 2016-10-04 Kandou Labs, S.A. Orthogonal differential vector signaling codes with embedded clock
CA2864635C (en) * 2014-08-14 2017-06-27 Sung-Ik Park Low density parity check encoder having length of 16200 and code rate of 3/15, and low density parity check encoding method using the same
US9674014B2 (en) 2014-10-22 2017-06-06 Kandou Labs, S.A. Method and apparatus for high speed chip-to-chip communications
KR102240745B1 (ko) 2015-01-20 2021-04-16 한국전자통신연구원 길이가 64800이며, 부호율이 4/15인 ldpc 부호어 및 qpsk를 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법
KR102240748B1 (ko) 2015-01-20 2021-04-16 한국전자통신연구원 길이가 64800이며, 부호율이 3/15인 ldpc 부호어 및 qpsk를 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법
KR102240750B1 (ko) 2015-01-20 2021-04-16 한국전자통신연구원 길이가 64800이며, 부호율이 2/15인 ldpc 부호어 및 qpsk를 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법
KR102254102B1 (ko) * 2015-01-23 2021-05-20 삼성전자주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
KR102240740B1 (ko) 2015-01-27 2021-04-16 한국전자통신연구원 길이가 16200이며, 부호율이 2/15인 ldpc 부호어 및 256-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법
KR102240728B1 (ko) 2015-01-27 2021-04-16 한국전자통신연구원 길이가 64800이며, 부호율이 4/15인 ldpc 부호어 및 64-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법
KR102240736B1 (ko) * 2015-01-27 2021-04-16 한국전자통신연구원 길이가 64800이며, 부호율이 3/15인 ldpc 부호어 및 64-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법
KR102240741B1 (ko) 2015-01-27 2021-04-16 한국전자통신연구원 길이가 16200이며, 부호율이 2/15인 ldpc 부호어 및 64-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법
KR102240744B1 (ko) 2015-01-27 2021-04-16 한국전자통신연구원 길이가 16200이며, 부호율이 2/15인 ldpc 부호어 및 16-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법
KR102287614B1 (ko) 2015-02-12 2021-08-10 한국전자통신연구원 길이가 64800이며, 부호율이 2/15인 ldpc 부호어 및 16-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법
KR102287619B1 (ko) 2015-02-12 2021-08-10 한국전자통신연구원 길이가 64800이며, 부호율이 2/15인 ldpc 부호어 및 64-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법
KR102287629B1 (ko) 2015-02-16 2021-08-10 한국전자통신연구원 길이가 64800이며, 부호율이 3/15인 ldpc 부호어 및 4096-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법
KR102287621B1 (ko) 2015-02-16 2021-08-10 한국전자통신연구원 길이가 64800이며, 부호율이 3/15인 ldpc 부호어 및 256-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법
KR102287623B1 (ko) 2015-02-16 2021-08-10 한국전자통신연구원 길이가 64800이며, 부호율이 4/15인 ldpc 부호어 및 1024-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법
KR102287627B1 (ko) 2015-02-16 2021-08-10 한국전자통신연구원 길이가 64800이며, 부호율이 4/15인 ldpc 부호어 및 4096-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법
KR102287625B1 (ko) 2015-02-16 2021-08-10 한국전자통신연구원 길이가 64800이며, 부호율이 2/15인 ldpc 부호어 및 4096-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법
KR102287620B1 (ko) 2015-02-16 2021-08-10 한국전자통신연구원 길이가 64800이며, 부호율이 2/15인 ldpc 부호어 및 1024-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법
KR102287616B1 (ko) 2015-02-16 2021-08-10 한국전자통신연구원 길이가 64800이며, 부호율이 2/15인 ldpc 부호어 및 256-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법
KR102287639B1 (ko) 2015-02-17 2021-08-10 한국전자통신연구원 길이가 16200이며, 부호율이 4/15인 ldpc 부호어 및 256-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법
KR102287635B1 (ko) 2015-02-17 2021-08-10 한국전자통신연구원 길이가 16200이며, 부호율이 3/15인 ldpc 부호어 및 256-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법
KR102287637B1 (ko) 2015-02-17 2021-08-10 한국전자통신연구원 길이가 16200이며, 부호율이 4/15인 ldpc 부호어 및 64-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법
KR102287630B1 (ko) 2015-02-17 2021-08-10 한국전자통신연구원 길이가 16200이며, 부호율이 3/15인 ldpc 부호어 및 16-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법
KR102426380B1 (ko) 2015-02-25 2022-07-29 삼성전자주식회사 송신 장치 및 그의 부가 패리티 생성 방법
CN111865497B (zh) 2015-02-25 2023-04-14 三星电子株式会社 发送器及其产生附加奇偶校验的方法
KR101776273B1 (ko) * 2015-02-25 2017-09-07 삼성전자주식회사 송신 장치 및 그의 부가 패리티 생성 방법
WO2016137256A1 (en) * 2015-02-25 2016-09-01 Samsung Electronics Co., Ltd. Transmitter and method for generating additional parity thereof
KR102325951B1 (ko) 2015-03-02 2021-11-12 삼성전자주식회사 송신 장치 및 그의 쇼트닝 방법
US10340953B2 (en) * 2015-05-19 2019-07-02 Samsung Electronics Co., Ltd. Method and apparatus for encoding and decoding low density parity check codes
CN113225159B (zh) 2015-06-26 2024-06-07 康杜实验室公司 高速通信系统
CN106330200B (zh) * 2015-07-09 2019-09-10 华邦电子股份有限公司 执行于通量图形处理器的低密度奇偶校验解码方法
US9557760B1 (en) 2015-10-28 2017-01-31 Kandou Labs, S.A. Enhanced phase interpolation circuit
US10055372B2 (en) 2015-11-25 2018-08-21 Kandou Labs, S.A. Orthogonal differential vector signaling codes with embedded clock
CN108781060B (zh) 2016-01-25 2023-04-14 康杜实验室公司 具有增强的高频增益的电压采样驱动器
US20170288698A1 (en) * 2016-03-29 2017-10-05 Silicon Motion Inc. Power saving for bit flipping decoding algorithm in ldpc decoder
US10057049B2 (en) 2016-04-22 2018-08-21 Kandou Labs, S.A. High performance phase locked loop
US10003454B2 (en) 2016-04-22 2018-06-19 Kandou Labs, S.A. Sampler with low input kickback
US10153591B2 (en) 2016-04-28 2018-12-11 Kandou Labs, S.A. Skew-resistant multi-wire channel
US10056903B2 (en) 2016-04-28 2018-08-21 Kandou Labs, S.A. Low power multilevel driver
CN109313622B (zh) 2016-04-28 2022-04-15 康杜实验室公司 用于密集路由线组的向量信令码
KR102589918B1 (ko) * 2016-07-19 2023-10-18 삼성전자주식회사 저밀도 패리티 체크 디코더 및 그것을 포함하는 저장 장치
US9906358B1 (en) 2016-08-31 2018-02-27 Kandou Labs, S.A. Lock detector for phase lock loop
EP3291449B1 (en) * 2016-09-02 2023-05-24 Universite De Bretagne Sud Methods and devices for generating optimized coded modulations
US10411922B2 (en) 2016-09-16 2019-09-10 Kandou Labs, S.A. Data-driven phase detector element for phase locked loops
US10200188B2 (en) 2016-10-21 2019-02-05 Kandou Labs, S.A. Quadrature and duty cycle error correction in matrix phase lock loop
US10372665B2 (en) 2016-10-24 2019-08-06 Kandou Labs, S.A. Multiphase data receiver with distributed DFE
US10200218B2 (en) 2016-10-24 2019-02-05 Kandou Labs, S.A. Multi-stage sampler with increased gain
US10263640B2 (en) 2017-04-04 2019-04-16 Seagate Technology Llc Low density parity check (LDPC) decoder with pre-saturation compensation
WO2018191749A1 (en) 2017-04-14 2018-10-18 Kandou Labs, S.A. Pipelined forward error correction for vector signaling code channel
CN109120276B (zh) 2017-05-05 2019-08-13 华为技术有限公司 信息处理的方法、通信装置
EP4187794A1 (en) 2017-06-15 2023-05-31 Huawei Technologies Co., Ltd. Qc-ldpc codes for 3gpp 5g mobile radio
CN109150197B (zh) 2017-06-27 2024-05-14 华为技术有限公司 信息处理的方法、装置和通信设备
CN110677157B (zh) 2017-06-27 2023-02-07 华为技术有限公司 信息处理的方法、装置和通信设备
US10116468B1 (en) 2017-06-28 2018-10-30 Kandou Labs, S.A. Low power chip-to-chip bidirectional communications
US10171110B1 (en) 2017-07-03 2019-01-01 Seagate Technology Llc Sequential power transitioning of multiple data decoders
US10686583B2 (en) 2017-07-04 2020-06-16 Kandou Labs, S.A. Method for measuring and correcting multi-wire skew
US10693587B2 (en) 2017-07-10 2020-06-23 Kandou Labs, S.A. Multi-wire permuted forward error correction
US10203226B1 (en) 2017-08-11 2019-02-12 Kandou Labs, S.A. Phase interpolation circuit
US10574274B2 (en) * 2017-09-29 2020-02-25 Nyquist Semiconductor Limited Systems and methods for decoding error correcting codes
US10326623B1 (en) 2017-12-08 2019-06-18 Kandou Labs, S.A. Methods and systems for providing multi-stage distributed decision feedback equalization
CN111684772B (zh) 2017-12-28 2023-06-16 康杜实验室公司 同步切换多输入解调比较器
US10554380B2 (en) 2018-01-26 2020-02-04 Kandou Labs, S.A. Dynamically weighted exclusive or gate having weighted output segments for phase detection and phase interpolation
US10680764B2 (en) * 2018-02-09 2020-06-09 Qualcomm Incorporated Low-density parity check (LDPC) parity bit storage for redundancy versions
CN108900463B (zh) * 2018-08-27 2021-02-19 南京邮电大学 基于apsk星座映射的编码调制系统
US10892777B2 (en) 2019-02-06 2021-01-12 Seagate Technology Llc Fast error recovery with error correction code (ECC) syndrome weight assist
CN110035026B (zh) * 2019-04-10 2022-06-10 中国电子科技集团公司第十三研究所 微波qpsk调制电路及电子设备
US11223372B2 (en) 2019-11-27 2022-01-11 Hughes Network Systems, Llc Communication throughput despite periodic blockages
CN112367088B (zh) * 2020-10-27 2023-03-21 上海宇航系统工程研究所 一种基于索引矩阵的编码方法及装置
US11356197B1 (en) 2021-03-19 2022-06-07 Kandou Labs SA Error-tolerant forward error correction ordered set message decoder
US11838127B2 (en) 2022-03-11 2023-12-05 Hughes Network Systems, Llc Adaptive satellite communications
CN115037415B (zh) * 2022-05-31 2024-02-09 江苏屹信航天科技有限公司 基于crc的纠错编码的方法、装置、终端

Family Cites Families (86)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5099484A (en) * 1989-06-09 1992-03-24 Digital Equipment Corporation Multiple bit error detection and correction system employing a modified Reed-Solomon code incorporating address parity and catastrophic failure detection
US5559990A (en) 1992-02-14 1996-09-24 Advanced Micro Devices, Inc. Memories with burst mode access
JP3005396B2 (ja) 1993-08-05 2000-01-31 日本電気株式会社 ビットインタリーブ伝送方式
JPH08509351A (ja) * 1994-02-16 1996-10-01 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ セミサイクリックコードに基づく誤り補正可能データ伝送方法及び装置
US6216200B1 (en) 1994-10-14 2001-04-10 Mips Technologies, Inc. Address queue
MY123040A (en) * 1994-12-19 2006-05-31 Salbu Res And Dev Proprietary Ltd Multi-hop packet radio networks
FR2756996A1 (fr) * 1996-12-10 1998-06-12 Philips Electronics Nv Systeme et procede de transmission numerique comportant un code produit combine a une modulation multidimensionnelle
CA2263280C (en) * 1998-03-04 2008-10-07 International Mobile Satellite Organization Method and apparatus for mobile satellite communication
CA2273608C (en) 1998-06-01 2007-08-07 Stewart N. Crozier Reduced-complexity max-log app decoders and related turbo decoders
WO2000011845A1 (en) * 1998-08-21 2000-03-02 Massachusetts Institute Of Technology Power-efficient communication protocol
US7068729B2 (en) * 2001-12-21 2006-06-27 Digital Fountain, Inc. Multi-stage code generator and decoder for communication systems
US6347124B1 (en) * 1998-10-29 2002-02-12 Hughes Electronics Corporation System and method of soft decision decoding
EP0998087A1 (en) * 1998-10-30 2000-05-03 Lucent Technologies Inc. Multilevel transmission system and method with adaptive mapping
US6075408A (en) * 1998-12-30 2000-06-13 International Business Machines Corp. OQPSK phase and timing detection
DE19902520B4 (de) * 1999-01-22 2005-10-06 Siemens Ag Hybrid-Leistungs-MOSFET
FR2799592B1 (fr) 1999-10-12 2003-09-26 Thomson Csf Procede de construction et de codage simple et systematique de codes ldpc
US7000174B2 (en) 1999-12-20 2006-02-14 Research In Motion Limited Hybrid automatic repeat request system and method
US7184486B1 (en) 2000-04-27 2007-02-27 Marvell International Ltd. LDPC encoder and decoder and method thereof
US20020051501A1 (en) * 2000-04-28 2002-05-02 Victor Demjanenko Use of turbo-like codes for QAM modulation using independent I and Q decoding techniques and applications to xDSL systems
WO2001084720A1 (en) 2000-05-03 2001-11-08 University Of Southern California Reduced-latency soft-in/soft-out module
US7116710B1 (en) 2000-05-18 2006-10-03 California Institute Of Technology Serial concatenation of interleaved convolutional codes forming turbo-like codes
US6539367B1 (en) * 2000-05-26 2003-03-25 Agere Systems Inc. Methods and apparatus for decoding of general codes on probability dependency graphs
US6728927B2 (en) * 2000-05-26 2004-04-27 Her Majesty The Queen In Right Of Canada, As Represented By The Minister Of Industry Through The Communications Research Centre Method and system for high-spread high-distance interleaving for turbo-codes
US20020002695A1 (en) * 2000-06-02 2002-01-03 Frank Kschischang Method and system for decoding
EP1290802A1 (en) 2000-06-16 2003-03-12 Aware, Inc. Systems and methods for ldpc coded modulation
US7096412B2 (en) 2000-06-19 2006-08-22 Trellisware Technologies, Inc. Method for iterative and non-iterative data detection using reduced-state soft-input/soft-output algorithms for complexity reduction
US7072417B1 (en) 2000-06-28 2006-07-04 Marvell International Ltd. LDPC encoder and method thereof
US7000177B1 (en) 2000-06-28 2006-02-14 Marvell International Ltd. Parity check matrix and method of forming thereof
US6965652B1 (en) 2000-06-28 2005-11-15 Marvell International Ltd. Address generator for LDPC encoder and decoder and method thereof
AU2001277130A1 (en) * 2000-07-21 2002-02-05 Catena Networks, Inc. Method and system for turbo encoding in adsl
AU2001287101A1 (en) 2000-09-05 2002-03-22 Broadcom Corporation Quasi error free (qef) communication using turbo codes
US7242726B2 (en) * 2000-09-12 2007-07-10 Broadcom Corporation Parallel concatenated code with soft-in soft-out interactive turbo decoder
US7107511B2 (en) * 2002-08-15 2006-09-12 Broadcom Corporation Low density parity check (LDPC) code decoder using min*, min**, max* or max** and their respective inverses
JP3833457B2 (ja) 2000-09-18 2006-10-11 シャープ株式会社 衛星放送受信システム
JP4389373B2 (ja) 2000-10-11 2009-12-24 ソニー株式会社 ２元巡回符号を反復型復号するための復号器
US6518892B2 (en) * 2000-11-06 2003-02-11 Broadcom Corporation Stopping criteria for iterative decoding
KR100380161B1 (ko) * 2000-12-29 2003-04-11 주식회사 하이닉스반도체 고속 동작용 어드레스 카운터 및 그 카운팅 방법
US20040196861A1 (en) 2001-01-12 2004-10-07 Joseph Rinchiuso Packet data transmission within a broad-band communication system
US6985536B2 (en) * 2001-01-12 2006-01-10 International Business Machines Corporation Block coding for multilevel data communication
ATE332049T1 (de) * 2001-01-16 2006-07-15 Koninkl Philips Electronics Nv Abbildung bit-verschachtelter kodierter modulation (bicm)
US7003045B2 (en) 2001-01-31 2006-02-21 Motorola, Inc. Method and apparatus for error correction
US20020150167A1 (en) * 2001-02-17 2002-10-17 Victor Demjanenko Methods and apparatus for configurable or assymetric forward error correction
US6901119B2 (en) 2001-02-22 2005-05-31 International Business Machines Corporation Method and apparatus for implementing soft-input/soft-output iterative detectors/decoders
EP1407555A1 (en) 2001-05-09 2004-04-14 Comtech Telecommunications Corp. Low density parity check codes and low density turbo product codes
US6857097B2 (en) 2001-05-16 2005-02-15 Mitsubishi Electric Research Laboratories, Inc. Evaluating and optimizing error-correcting codes using a renormalization group transformation
US6567465B2 (en) * 2001-05-21 2003-05-20 Pc Tel Inc. DSL modem utilizing low density parity check codes
CN1279699C (zh) * 2001-06-06 2006-10-11 西加特技术有限责任公司 使用数据存储或数据传输的低密度奇偶校验码的方法和编码装置
US6633856B2 (en) 2001-06-15 2003-10-14 Flarion Technologies, Inc. Methods and apparatus for decoding LDPC codes
US7673223B2 (en) 2001-06-15 2010-03-02 Qualcomm Incorporated Node processors for use in parity check decoders
US6938196B2 (en) * 2001-06-15 2005-08-30 Flarion Technologies, Inc. Node processors for use in parity check decoders
US6789227B2 (en) * 2001-07-05 2004-09-07 International Business Machines Corporation System and method for generating low density parity check codes using bit-filling
US6895547B2 (en) * 2001-07-11 2005-05-17 International Business Machines Corporation Method and apparatus for low density parity check encoding of data
US6928602B2 (en) * 2001-07-18 2005-08-09 Sony Corporation Encoding method and encoder
US7000167B2 (en) * 2001-08-01 2006-02-14 International Business Machines Corporation Decoding low density parity check codes
US6895546B2 (en) * 2001-08-16 2005-05-17 Broad-Light Ltd. System and method for encoding and decoding data utilizing modified reed-solomon codes
US7246304B2 (en) * 2001-09-01 2007-07-17 Dsp Group Inc Decoding architecture for low density parity check codes
US6842872B2 (en) * 2001-10-01 2005-01-11 Mitsubishi Electric Research Laboratories, Inc. Evaluating and optimizing error-correcting codes using projective analysis
US6948109B2 (en) * 2001-10-24 2005-09-20 Vitesse Semiconductor Corporation Low-density parity check forward error correction
US7023936B2 (en) * 2001-10-29 2006-04-04 Intel Corporation Method and apparatus for decoding lattice codes and multilevel coset codes
JP2005508595A (ja) 2001-11-05 2005-03-31 ノキア コーポレイション 通信システムのための部分充填ブロックインターリーバ
WO2003065591A2 (en) 2002-01-29 2003-08-07 Seagate Technology Llc A method and decoding apparatus using linear code with parity check matrices composed from circulants
US20030152158A1 (en) * 2002-02-11 2003-08-14 Vocal Technologies, Ltd. Method of asymmetrical forward error correction in a communication system. application to wireless local area networks (WLAN) using turbo codes and low density parity check codes
US7274735B2 (en) * 2002-02-28 2007-09-25 Texas Instruments Incorporated Constellation selection in a communication system
FR2837044A1 (fr) * 2002-03-11 2003-09-12 St Microelectronics Sa Procede de modulation et de determination du nombre de bits a transmettre sur un canal de transmission
JP4042841B2 (ja) * 2002-03-29 2008-02-06 富士通株式会社 行列演算処理装置
FR2838581B1 (fr) 2002-04-16 2005-07-08 Universit De Bretagne Sud Procede de codage et/ou de decodage de codes correcteurs d'erreurs, dispositifs et signal correspondants
US6847678B2 (en) * 2002-04-25 2005-01-25 Raytheon Company Adaptive air interface waveform
US7177658B2 (en) 2002-05-06 2007-02-13 Qualcomm, Incorporated Multi-media broadcast and multicast service (MBMS) in a wireless communications system
US7123663B2 (en) * 2002-06-04 2006-10-17 Agence Spatiale Europeenne Coded digital modulation method for communication system
EP1518328B1 (en) * 2002-07-03 2007-04-18 The DIRECTV Group, Inc. Encoding of low-density parity check (ldpc) codes using a structured parity check matrix
US7864869B2 (en) * 2002-07-26 2011-01-04 Dtvg Licensing, Inc. Satellite communication system utilizing low density parity check codes
US7178080B2 (en) * 2002-08-15 2007-02-13 Texas Instruments Incorporated Hardware-efficient low density parity check code for digital communications
CA2536259C (en) 2002-08-20 2011-05-24 Flarion Technologies, Inc. Methods and apparatus for encoding ldpc codes
US7630456B2 (en) * 2002-09-09 2009-12-08 Lsi Corporation Method and/or apparatus to efficiently transmit broadband service content using low density parity code based coded modulation
US7222289B2 (en) * 2002-09-30 2007-05-22 Certance Llc Channel processor using reduced complexity LDPC decoder
WO2004032398A1 (en) * 2002-09-30 2004-04-15 Seagate Technology Llc Iterative equalization and iterative decoding of a reed-muller coded signal
US7702986B2 (en) 2002-11-18 2010-04-20 Qualcomm Incorporated Rate-compatible LDPC codes
KR100996029B1 (ko) 2003-04-29 2010-11-22 삼성전자주식회사 저밀도 패리티 검사 코드의 부호화 장치 및 방법
US7296208B2 (en) * 2003-07-03 2007-11-13 The Directv Group, Inc. Method and system for generating parallel decodable low density parity check (LDPC) codes
KR20050046471A (ko) 2003-11-14 2005-05-18 삼성전자주식회사 저밀도 패러티 검사 부호를 병렬 연접하는 채널부호화/복호화 장치 및 방법
US7395495B2 (en) 2004-01-12 2008-07-01 Intel Corporation Method and apparatus for decoding forward error correction codes
KR100981503B1 (ko) 2004-02-13 2010-09-10 삼성전자주식회사 최대 오류 정정/오류 검출 능력을 가지는 저밀도 패리티검사 부호 부호화/복호화 장치 및 방법
US7165205B2 (en) 2004-05-14 2007-01-16 Motorola, Inc. Method and apparatus for encoding and decoding data
US20050265387A1 (en) 2004-06-01 2005-12-01 Khojastepour Mohammad A General code design for the relay channel and factor graph decoding
KR100640399B1 (ko) 2004-10-27 2006-10-30 삼성전자주식회사 저밀도 패리티 검사 채널 부호의 천공 방법
US7620880B2 (en) 2005-12-20 2009-11-17 Samsung Electronics Co., Ltd. LDPC concatenation rules for IEEE 802.11n system with packets length specified in OFDM symbols

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100757769B1 (ko) * 2004-11-08 2007-09-12 가부시끼가이샤 도시바 저밀도 패리티 체크 코드를 디코딩하는 디코더 및 방법
KR100946884B1 (ko) * 2005-07-15 2010-03-09 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널인터리빙/디인터리빙 장치 및 그 제어 방법
KR100987692B1 (ko) * 2006-05-20 2010-10-13 포항공과대학교 산학협력단 통신 시스템에서 신호 송수신 장치 및 방법
US7908541B2 (en) 2006-05-20 2011-03-15 Samsung Electronics Co., Ltd Apparatus and method for transmitting/receiving signal in a communication system
WO2009075465A1 (en) * 2007-12-11 2009-06-18 Electronics And Telecommunications Research Institute Apparatus and method for bit mapping of digital modulation signal
KR100976727B1 (ko) * 2007-12-11 2010-08-19 한국전자통신연구원 디지털 변조신호의 비트 매핑 장치 및 그 방법
KR20210002521A (ko) * 2018-04-20 2021-01-08 어드밴스드 마이크로 디바이시즈, 인코포레이티드 그래픽 처리 유닛에 대한 고성능 희소 삼각 풀이

Also Published As

Publication number Publication date
KR100674523B1 (ko) 2007-01-26
JP2005520468A (ja) 2005-07-07
CN1593012B (zh) 2015-05-20
US7954036B2 (en) 2011-05-31
CN1547806A (zh) 2004-11-17
CN1593012A (zh) 2005-03-09
CA2456485A1 (en) 2004-01-15
JP2005520469A (ja) 2005-07-07
KR100602027B1 (ko) 2006-07-19
EP1525664B1 (en) 2012-05-02
ATE548803T1 (de) 2012-03-15
KR20040030089A (ko) 2004-04-08
US20040086059A1 (en) 2004-05-06
EP1525664A2 (en) 2005-04-27
KR100683600B1 (ko) 2007-02-16
WO2004006442A1 (en) 2004-01-15
ATE498946T1 (de) 2011-03-15
US6963622B2 (en) 2005-11-08
EP1525664B9 (en) 2015-09-02
CA2454574A1 (en) 2004-01-03
JP2005520467A (ja) 2005-07-07
ES2381012T3 (es) 2012-05-22
EP1518328B1 (en) 2007-04-18
CN1669227A (zh) 2005-09-14
US20040054960A1 (en) 2004-03-18
HK1069933A1 (en) 2005-06-03
HK1081003A1 (en) 2006-05-04
EP1413059B1 (en) 2011-02-16
CA2456485C (en) 2011-11-15
US7203887B2 (en) 2007-04-10
JP3836859B2 (ja) 2006-10-25
KR20040030085A (ko) 2004-04-08
HK1073186A1 (en) 2005-09-23
ES2427179T3 (es) 2013-10-29
CN100440736C (zh) 2008-12-03
EP1413059A1 (en) 2004-04-28
AU2003249708A1 (en) 2004-01-23
AU2003249708A8 (en) 2004-01-23
US7424662B2 (en) 2008-09-09
ATE360284T1 (de) 2007-05-15
CA2454574C (en) 2008-12-09
US7191378B2 (en) 2007-03-13
CA2457420C (en) 2016-08-23
US20070113142A1 (en) 2007-05-17
DK1518328T3 (da) 2007-08-06
WO2004006441A3 (en) 2004-10-14
EP1413059B9 (en) 2015-09-02
ATE556491T1 (de) 2012-05-15
US20090187811A1 (en) 2009-07-23
AU2003247805A1 (en) 2004-01-23
ES2282671T3 (es) 2007-10-16
WO2004006441A2 (en) 2004-01-15
EP1518328A1 (en) 2005-03-30
WO2004006443A1 (en) 2004-01-15
US20040153960A1 (en) 2004-08-05
AU2003256588A1 (en) 2004-01-23
HK1153056A1 (en) 2012-03-16
CA2457420A1 (en) 2004-01-15
JP3917624B2 (ja) 2007-05-23
CN100356697C (zh) 2007-12-19

Similar Documents

Publication Publication Date Title
KR100602027B1 (ko) 저밀도 패리티 검사(ｌｄｐｃ) 부호를 이용한비트-인터리브형 부호화 변조
US7577207B2 (en) Bit labeling for amplitude phase shift constellation used with low density parity check (LDPC) codes
KR100543154B1 (ko) 저밀도 패리티 검사 코드 생성 방법 및 시스템
US7020829B2 (en) Method and system for decoding low density parity check (LDPC) codes
US8095854B2 (en) Method and system for generating low density parity check codes
KR100574306B1 (ko) Ｌｄｐｃ 코드를 디코딩하기 위한 방법 및 시스템
US20050060635A1 (en) Method and system for providing short block length low density parity check (LDPC) codes
EP2273683B1 (en) Encoding of low density parity check (LDPC) codes

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130627

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140626

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150702

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180628

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190624

Year of fee payment: 14