CN102460977A - 具有迭代调度的ldpc码迭代解码 - Google Patents
具有迭代调度的ldpc码迭代解码 Download PDFInfo
- Publication number
- CN102460977A CN102460977A CN2010800318457A CN201080031845A CN102460977A CN 102460977 A CN102460977 A CN 102460977A CN 2010800318457 A CN2010800318457 A CN 2010800318457A CN 201080031845 A CN201080031845 A CN 201080031845A CN 102460977 A CN102460977 A CN 102460977A
- Authority
- CN
- China
- Prior art keywords
- iteration
- value
- node
- bit
- ldpc decoder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
- H03M13/253—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with concatenated codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1128—Judging correct decoding and iterative stopping criteria other than syndrome check and upper limit for decoding iterations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
- H03M13/255—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/3746—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 with iterative decoding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/6325—Error control coding in combination with demodulation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6522—Intended application, e.g. transmission or communication standard
- H03M13/6527—IEEE 802.11 [WLAN]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6522—Intended application, e.g. transmission or communication standard
- H03M13/6544—IEEE 802.16 (WIMAX and broadband wireless access)
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6522—Intended application, e.g. transmission or communication standard
- H03M13/6552—DVB-T2
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6561—Parallelized implementations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
- H03M13/1165—QC-LDPC codes as defined for the digital video broadcasting [DVB] specifications, e.g. DVB-Satellite [DVB-S2]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/152—Bose-Chaudhuri-Hocquenghem [BCH] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Error Detection And Correction (AREA)
Abstract
一种方法,包括:接受已调制符号,所述已调制符号载有低密度奇偶校验(LDPC)码的码字的比特;以及针对所述比特计算对应的软输入度量。使用迭代LDPC解码过程解码所述码字,所述迭代LDPC解码过程包括:基于预定义的准则,选择在该过程中待被LDPC解码器(84)执行的内部迭代的次数;使用所述LDPC解码器执行所选择的次数的内部迭代,以基于所述软输入度量估计已解码比特和指示了输入比特的软输出度量;基于由所述LDPC解码器产生的软输出度量中的一个或多个执行外部迭代,所述外部迭代更新所述软输入度量中的一个或多个;以及使用已更新的软输入度量重复所述内部迭代中的至少一次。
Description
相关申请的相互引用
本申请要求于2009年5月27日提交的美国临时专利申请61/181,593的权益,该申请的公开内容以引用方式纳入本文。
技术领域
本发明总体涉及通信系统,具体涉及用于解码低密度奇偶校验(LDPC)码的方法和系统。
背景技术
通信接收机有时使用迭代解码技术。尤其,有时使用迭代过程对纠错码(ECC)(诸如低密度奇偶校验码(LDPC)和Turbo码)进行解码。对LDPC码的解码,例如,由Richardson和Urbanke在“TheCapacity of Low-Density Parity-Check Codes Under Message-PassingDecoding,”IEEE Transactions on Information Theory,volume 47,number 2,February,2001,pages 599-618中描述,该文献以引用方式纳入本文。
对LDPC码的迭代解码和解调,例如,由Hochwald和ten Brink在“Achieving Near Capacity on a Multiple-Antenna Channel,”IEEETransactions on Communication,volume 51,March,2003,pages389-399中描述,由Pusane等人在“Multilevel Coding/ModulationUsing LDPC Convolutional Codes,”Proceedings of the InternationalSymposium on Information Theory and its Applications(ISITA),Parma,Italy,October,2004,pages 685-689中描述,并且由Nana等人在″Improved Decoding of LDPC Coded Modulations,″IEEECommunication Letters,volume 10,number 5,May,2006,pages375-377中描述,这些文献均以引用方式纳入本文。
美国专利申请公布2007/0124644(其公开内容以引用方式纳入本文)描述了在对LDPC编码的信号和LDPC编码调制信号进行解码时用于迭代度量更新的方法。美国专利申请公布2008/0263425(其公开内容以引用方式纳入本文)描述了一种turbo-LDPC迭代解码系统。该系统包括:第一移位寄存器,用于存储比特估计;多个奇偶校验处理节点库,用于处理所述比特估计以生成消息;组合器,用于将所述消息与所述比特估计组合以生成已更新的比特估计;以及固定的排列器(permuter),用于排列所述已更新的比特估计,以便存储和访问所述比特估计。第二移位寄存器被提供以存储所述消息,并且减法模块从所述已更新的比特估计减去早先在预定数量的周期中生成的消息。
美国专利申请公布2005/0190868(其公开内容以引用方式纳入本文)描述了一个用于迭代信道和干扰的估计以及解码的方案。起初基于已接收的导频符号(pilot symbols)获得针对信道增益和干扰的先前信息。基于已接收的数据符号和所述先前信息得出相应于已接收的数据符号的码比特的前向信息,然后解码所述前向信息以获得针对相应于已接收的数据符号的码比特的反馈信息。针对每个已接收的数据符号,基于那个已接收的数据符号的反馈信息得出针对信道增益和干扰的后验信息。将针对所述已接收的数据符号的后验信息与所述先前信息结合,以针对每个已接收的数据符号获得针对信道增益和干扰的已更新的信息。
示例的LDPC码和示例的用于编码和解码LDPC码的方法,例如,在美国专利6,829,308、6,963,622、7,020,829、7,191,378、7,203,887、7,234,098、7,237,174、7,296,208、7,334,181、7,369,633、7,376,883、7,398,455和7,403,574中描述,这些文献的公开内容以引用方式纳入本文。Lin和Ku在“Early Detection of Successful Decoding forDual-Diagonal Block-Based LDPC Codes,”Electronics Letters,volume44,number 23,November,2008中描述了一类具体的LDPC码以及一个用于检测这些码的成功解码的方案,该文献以引用方式纳入本文。
LDPC码被广泛用在多种应用中,例如用在数字视频广播(DVB)卫星系统中。LDPC码在DVB系统中的使用,例如,由欧洲电信标准机构(ETSI)于2006年6月在标准EN 302 307第1.1.2版本,题为“Digital Video Broadcasting(DVB);Second Generation FramingStructure,Channel Coding and Modulation Systems for Broadcasting,Interactive Services,News Gathering and Other Broadband SatelliteApplications”,中规定,以及于2008年6月在DVB文件A122,题为“Frame Structure Channel Coding and Modulation for a SecondGeneration Digital Terrestrial Television Broadcasting System(DVB-T2)”,中规定,这些文献以引用方式纳入本文。
如前所述,Turbo码有时是使用迭代技术解调的。示例的技术由Berrou等人在“Near Shannon Limit Error-Correcting Coding andDecoding:Turbo-Codes,”Proceedings of the IEEE InternationalConference on Communication(ICC),Geneva,Switzerland,May,1993,volume 2,pages 1064-1070中描述了示例技术,该文献以引用方式纳入本文。
发明内容
本发明的一个实施方案提供了一种方法,该方法包括接受已调制符号,所述已调制符号载有低密度奇偶校验码(LDPC)的码字的比特。针对所述比特计算对应的软输入度量。使用迭代LDPC解码过程解码所述码字,所述迭代LDPC解码过程包括:基于预定义的准则,选择在该过程中待被LDPC解码器执行的内部迭代的次数;使用所述LDPC解码器执行所选择的次数的内部迭代,以基于所述软输入度量估计已解码比特和指示了输入比特的软输出度量;基于由所述LDPC解码器产生的软输出度量中的一个或多个执行外部迭代,所述外部迭代更新所述软输入度量中的一个或多个;以及使用已更新的软输入度量重复所述内部迭代中的至少一次。
在一些实施方案中,所述外部迭代是在完成所述次数的内部迭代之后执行的。在另一个实施方案中,计算至少一个软输出度量和更新至少一个软输入度量是并行地执行的。在又一个实施方案中,所述准则依赖于在一次或多次最新近的内部迭代中产生的软输出度量的至少一子集。
在一个所记载的实施方案中,所述LDPC解码器具有比特节点和校验节点,并且通过在所述比特节点和所述校验节点之间传递信息来执行内部迭代,并且其中所述准则依赖于在一次或多次最新近的内部迭代中产生的比特节点的对应值的至少一子集。在另一个实施方案中,所述准则依赖于在一次或多次最新近的内部迭代中产生的校验节点的对应测量值的至少一子集。在再一个实施方案中,所述准则依赖于在一次或多次最新近的内部迭代中产生的外在信息的对应值的至少一子集。在又一个实施方案中,所述准则依赖于从下列一组因子中选择的至少一个因子:
在一次或多次最新近的内部迭代中产生的软输出度量的绝对值的至少一子集的和;
所述LDPC解码器的在所述一次或多次最新近的内部迭代中值已改变的比特节点值;
所述LDPC解码器的在所述一次或多次最新近的内部迭代中值未改变的比特节点值;
所述LDPC解码器的在所述一次或多次最新近的内部迭代中标号已改变的比特节点值;
所述LDPC解码器的在所述一次或多次最新近的内部迭代中标号未改变的比特节点值;
在一给定阈值的一给定侧的比特节点值;
在一些给定阈值之间的比特节点值;
不在所述一些给定阈值之间的比特节点值;
相应于比特错误的比特节点值;
相应于正确比特的比特节点值;
所述LDPC解码器的在所述一次或多次最新近的内部迭代中值已改变的校验节点测量值;
所述LDPC解码器的在所述一次或多次最新近的内部迭代中值未改变的校验节点测量值;
所述LDPC解码器的在所述一次或多次最新近的内部迭代中标号已改变的校验节点测量值;
所述LDPC解码器的在所述一次或多次最新近的内部迭代中标号未改变的校验节点测量值;
在一阈值的一特定侧的校验节点测量值;
在一些阈值之间的校验节点测量值;
不在所述一些阈值之间的校验节点测量值;
所述LDPC解码器的在所述一次或多次最新近的内部迭代中值已改变的外在信息值;
所述LDPC解码器的在所述一次或多次最新近的内部迭代中值未改变的外在信息值;
所述LDPC解码器的在所述一次或多次最新近的内部迭代中标号已改变的外在信息值;
所述LDPC解码器的在所述一次或多次最新近的内部迭代中标号未改变的外在信息值;
在一指定阈值的一指定侧的外在信息值;
在一些指定阈值之间的外在信息值;以及
不在所述一些指定阈值之间的外在信息值。
在一些实施方案中,执行所述外部迭代包括仅更新所述软输入度量的一子集。在一个实施方案中,更新所述子集包括在所述软输入度量之中定义顺序,并且根据所述顺序以连续外部迭代更新所述软输入度量。在另一个实施方案中,更新所述子集包括给所述软输入度量分配对应的排序,并且根据所述排序选择所述子集。在一些实施方案中,更新所述子集包括执行从下列一组行为中选择的至少一个行为:
仅更新大于一给定阈值的软输入度量;
仅更新小于一阈值的软输入度量;
仅更新在一些给定阈值之间的软输入度量;
仅更新不在所述一些给定阈值之间的软输入度量;
仅更新相应于发起所述外部迭代的比特节点值的软输入度量;
仅更新相应于不发起所述外部迭代的比特节点值的软输入度量;
仅更新相应于发起所述外部迭代的外在信息值的软输入度量;
仅更新相应于不发起所述外部迭代的外在信息值的软输入度量;
仅更新其比特节点直接连接到发起所述外部迭代的校验节点测量值的软输入度量;
仅更新其比特节点直接连接到不发起所述外部迭代的校验节点测量值的软输入度量;以及
仅更新其相应的切片误差落入给定范围之内的软输入度量。
在一个所记载的实施方案中,所述软输入度量和所述软输出度量包括对数似然比(LLR)。在一个实施方案中,通过卫星通信信道接收所述已调制符号。在一个替代实施方案中,从位于卫星上的卫星接收所述已调制符号。在一个实施方案中,所述LDPC解码器包括比特交错编码调制(BICM)LDPC解码器。在一些实施方案中,所述方法包括在解码所述码字之前解交错所述软输入度量,并且在在所述外部迭代中更新所述软输入度量之前交错所述软输出度量。在一个实施方案中,所述已调制符号包括表示多个比特值组合的至少一个符号。
根据本发明的一个实施方案,还提供了一种设备,包括:
低密度奇偶校验(LDPC)解码器,其被配置为解码LDPC码的码字;以及
电路,其被配置为接受载有所述LDPC码的码字的比特的已调制符号,以针对所述比特计算对应的软输入度量,并且使用迭代LDPC解码过程通过下列步骤解码所述码字:
基于预定义的准则,选择在该过程中待被所述LDPC解码器执行的内部迭代的次数;
使得所述LDPC解码器执行所选择的次数的内部迭代,以基于所述软输入度量估计已解码比特和指示了输入比特的软输出度量;
基于由所述LDPC解码器产生的软输出度量中的一个或多个执行外部迭代,所述外部迭代更新所述软输入度量中的一个或多个;以及
使得所述LDPC解码器使用已更新的软输入度量重复所述内部迭代中的至少一次。
根据本发明的一个实施方案,还提供了一种接收机,包括:
前端,其被配置为接收通信信号,所述通信信号包括载有低密度奇偶校验(LDPC)码的码字的比特;
LDPC解码器,其被配置为解码所述LDPC码的码字;以及
电路,其被配置为从所述前端接受已调制符号,以针对所述比特计算对应的软输入度量,并且使用迭代LDPC解码过程通过下列步骤解码所述码字:
基于预定义的准则,选择在该过程中待被所述LDPC解码器执行的内部迭代的次数;
使得所述LDPC解码器执行所选择的次数的内部迭代,以基于所述软输入度量估计已解码比特和指示了输入比特的软输出度量;
在完成所述次数的内部迭代之后,基于由所述LDPC解码器产生的软输出度量执行外部迭代,所述外部迭代更新所述软输入度量;以及
使得所述LDPC解码器使用已更新的软输入度量重复所述内部迭代中的至少一次。
从下面参考附图对本发明具体实施方式的详细描述中,将更完整地理解本发明,在附图中:
附图说明
图1是示意性地例示了根据本发明的一个实施方案的卫星通信系统的方框图;
图2是示意性地例示了根据本发明的一个实施方案的调制器/编码器的方框图;
图3是示意性地例示了根据本发明的一个实施方案的迭代解码器的方框图;
图4是示意性地例示了根据本发明的一个实施方案的用于对LDPC码进行迭代解码的方法的流程图。
具体实施方式
概览
下文描述的根据本发明的实施方案提供了用于编码和解码低密度奇偶校验(LDPC)码的改进的方法和系统,还提供了能够高效编码和解码的改进的LDPC码。
在一些实施方案中,一个通信系统包括一个发送机,该发送机将信号发送给一个接收机。所述信号包括已调制符号,其载有LDPC码字的比特。所述接收机针对所述码字的比特计算对应的软输入度量(例如,对数似然比——LLR),并且将该软输入度量提供给LDPC解码器。所述LDPC解码器通过执行一次或多次内部解码迭代,基于所述软输入度量解码所述码字。所述内部迭代产生了估计所述码字的对应比特的已解码比特,以及所述比特的软输出度量(例如,LLR)。
除了由所述LDPC解码器执行的内部迭代之外,所述接收机还执行一次或多次外部迭代。每次外部迭代都基于在最新近(most recent)的内部迭代中由所述LDPC解码器产生的软输出度量来更新所述LDPC解码器的输入处的软输入度量。后续的内部迭代通过对已更新的软输入度量进行操作来重新解码所述码字。
在一些实施方案中,所述接收机根据预定义的调度准则(scheduling criterion)来调度所述内部迭代和所述外部迭代。换言之,所述接收机以自适应方式确定了待在连续的外部迭代之间执行的内部迭代的次数。下文描述了调度准则的几个实施例。在每次外部迭代中,所述接收机可以更新所有所述软输入度量,或者仅更新所述软输入度量的一子集。描述了用于选择更新哪些软输入度量的几个选择准则。对内部解码迭代和外部解码迭代的自适应调度提高了接收机的解码性能,例如,在给定信噪比(SNR)可达到的比特错误率(BER)。
系统描述
图1是示意性地示出了根据本发明的一个实施方案的卫星通信系统20的方框图。系统20包括卫星发送机24和卫星接收机32,它们经由卫星28通信。发送机24接受要传输的数据,产生用于承载该数据的射频(RF)信号,并且将该信号发送给卫星28。所述卫星将该信号转发(retransmit)给接收机32,接收机32接收该信号并重建(reproduce)且输出该数据。在本实施例中,系统20包括数字视频广播(DVB)卫星系统。例如,本文描述的技术可被用在上面引用的EN 302 307标准中定义的DVB-S2系统中,或者用在上面引用的DVB文件A 122中定义的地面DVB-T2系统中。替代地,系统20可以符合任何其他适合的通信标准或协议。在一个示例实施方案中,下文描述的发送机24的功能是通过位于卫星28上的发送机实现的。
发送机24包括调制器/编码器36,其用低密度奇偶校验(LDPC)码编码所输入的数据。为此目的可以使用任何合适的LDPC码。在下面的图6和图7中描述了能够实施高效编码器和解码器的LDPC码的具体实施例。在一些实施方案中,除了所述LDPC码之外,调制器/编码器36还应用了外部纠错码,诸如Bose-Chaudhuri-Hocquenghem(BCH)码。所述调制器/编码器使用特定调制方案来调制已编码数据。下面陈述了调制方案的几个实施例。在下面的图2中示出了调制器/编码器36的一个示例配置。
发送机24还包括发送(TX)前端40,其将由调制器/编码器36产生的信号转变成模拟信号,将该模拟信号上变频到RF,并且将该RF信号放大到期望的发送功率。然后经由发送天线44将该RF信号发送给卫星28。
从卫星28转发的信号在接收机32处由接收天线48接收。接收机32包括接收(RX)前端52,接收前端52将所接收的信号下变频到一个合适的低频率,通常下变频到基带,然后将该信号转变成数字信号。已下变频的信号被提供给迭代解码器56,迭代解码器56解码所述LDPC码(以及附加的外部码,如果使用了)。在下面的图3中示出了解码器56的一个示例配置。解码器56通过以自适应方式调度解码器的内部迭代和外部迭代来解码所述LDPC码,如下文将详述。从而所述迭代式解码器试图重建提供给发送机24的输入数据。已解码数据被作为接收机32的输出而提供。
图2是示意性地示出根据本发明的一个示例实施方案的调制器/解码器36的方框图。在本实施例中,BCH编码器60用作接收输入数据比特的输入接口,然后用BCH码编码所述输入数据比特。所述输入数据比特被表示为其中i是包括了所讨论的比特的星座符号的索引(index),1≤j≤M是所述星座符号之内的比特的索引,M是每个星座符号的比特的数量。在替代的实施方案中,省略了BCH编码器,在此情况下调制器/编码器包括另一个合适的输入接口用于接受输入数据比特。
LDPC编码器64用LDPC码对BCH编码数据比特(BCH-encodeddata bits)(表示为)进行编码,以产生LDPC码字。所述LDPC编码器的比特被表示为对于每K个输入比特编码器64产生N个LDPC编码比特N>K。交错器(interleaver)68对所述LDPC编码比特进行交错,以产生表示为的已交错比特(interleaved bits)。根据在系统20中使用的调制方案,符号映射器72调制所述已交错数据比特,以产生表示为xi的已调制符号的序列。所述已调制符号被提供给TX前端40以发送。
映射器72可以使用的示例调制方案包括:二进制相移键控(BPSK)、正交相移键控(QPSK)、八符号相移键控(8-PSK)、十六符号幅度/相移键控(16-APSK)、32-APSK、64-APSK和16符号正交幅度调制(16-QAM)。由Noda和Koike在“Optimum Binaryto Symbol Coding for 6PSK and Bit Error Rate Performance,”Proceedings of the IEEE Wireless Communications and NetworkingConference(WCNC),March,2007,pages 509-513中描述了被称为6-PSK的调制方案的另一个实施例,该文献以引用方式纳入本文。替代地,任何其他合适的调制方案可以被用于调制该数据。对于给定的调制方案,映射器72通常将一个或多个数据比特映射到对应的符号。可以使用任何合适的比特到符号映射(bit-to-symbol mapping)。该映射可以包括格雷或非格雷映射方案。在一些实施方案中,该映射是不唯一的。换言之,一个给定符号可以表示多于一个的比特值组合。
在本文描述的一些实施方案中,发送机24和接收机32之间的通信信道被假定为加性高斯白噪声(AWGN)信道。然而,通常,所记载的技术绝不限于AWGN信道,且可以用于具有其他任何类型问题(impairments)的信道。例如,所述通信信道可以以非线性失真为特征,这有时会在卫星饱和时发生。作为另一个实施例,所述信道可以包括由干扰信号(例如WiMAX信号)导致的干扰。在本实施例中,所述信道包括AWGN信道,且在解码器56处接收的符号由yi=xi+ni给出,其中ni表示由该通信信道添加的加性噪声。
图3是示意性地例示了根据本发明的一个示例实施方案的迭代解码器56的方框图。在本实施例中,解码器56接收来自RX前端52的已接收符号yi的序列。度量计算单元76针对每个已接收符号中的每个比特计算对应的软度量在一些实施方案中,所述软度量包括已接收比特的对数似然比(LLR)。进一步替代地,单元76可以计算任何其他合适类型的软度量,其表示了对应的已接收比特相对于特定已发送比特的似然性(likelihood)。
在一些实施方案中,单元76包括自适应均衡器(例如,最大似然序列均衡器),其输出所述软度量。在替代实施方案中,单元76计算所述度量但不执行均衡。
解交错器(de-interleaver)80对度量进行解交错,以产生已解交错的度量,表示为比特交错的编码调制LDPC(BICM-LDPC)解码器84通过对度量进行操作来解码LDPC码字。从而,度量也被称为软输入度量或先验信息(a-priori information)。BICM-LDPC解码器84产生表示为的比特估计,其估计了比特的值。此外,BICM-LDPC解码器84产生已编码比特的软输出度量,表示为输出度量也被称为后验信息(a-posteriori information)。
本领域中已知多种类型的BICM-LDPC解码器。一些解码器配置采用了硬判决,而其他结构使用软判决。一些解码器结构是迭代的,而其他配置使用单解码迭代(single decoding iteration)。一些解码器配置使用消息传递,而其他可以不使用。在一些实施方案中,BICM-LDPC解码器84使用置信传播(BP)算法,也称为和-积算法(SPA)。在上面引述的Richardson和Urbanke所著的论文中描述了BICM-LDPC解码器的一个示例配置。
BICM-LDPC解码器84可以使用任何合适的解码器配置来实现,所述解码器配置接受软输入,并且产生可以用作后验信息的软输出。通常但不必然,BICM-LDPC解码器84包括多个比特节点88,这些比特节点通过一组弧(arc)94连接到多个校验节点92。该解码过程执行一次或多次迭代,所述迭代在比特节点和校验节点之间传递信息。在本语境中,非迭代解码器在本文中被认为是只在比特节点和校验节点之间执行迭代的解码器。
在一些实施方案中,软输出度量(后验信息)被反馈,并被用来改进输入度量(先验信息)。在本实施例中,减法器100从相应比特的输入度量中减去对应的输出度量所得到的度量被交错器104交错,这反转了解交错器80的操作。交错器104的输出——表示为——被作为外在信息(extrinsic information)提供给度量计算单元76。单元76使用外在信息来调节软输入度量
在本文中,基于软输出度量修改软输入度量的过程被称为外部迭代,因为它对BICM-LDPC解码器84而言是外部的。所述外部迭代不同于且区别于在BICM-LDPC解码器84内部执行的内部解码迭代。在一些实施方案中,解码器56以自适应方式来调度内部迭代和外部迭代。换言之,在任何两次外部迭代之间执行的(一次或多次)内部迭代的次数可以被自适应地修改。
在一些实施方案中,解码器56包括处理器108,处理器108根据预定义的条件或准则来调度内部迭代和外部迭代。处理器108据此控制BICM-LDPC解码器84和度量计算单元76。下面详细描述调度准则和技术的几个实施例。
上面的图1至3中的发送机、接收机、调制器/编码器和解调器配置是示例配置,其纯粹是为了概念上的清楚而选择的。单元76、减法器100、交错器104、解交错器80和处理器108可以被认为是调用了LDPC解码器84来执行本文描述的迭代解码过程的电路。在替代实施方案中,也可以使用任何其他合适的配置。例如,可以省略BCH编码器和解码器。在一些系统配置中,可以省略交错器68和104以及解交错器80。调制器/编码器36和解码器56都可以使用数字硬件来实现,例如实现在一个或多个专用集成电路(ASIC)或现场可编程门阵列(FPGA)中。替代地,调制器/编码器36和/或解码器56的一些部件(例如,处理器108)可以使用软件来实现,或者使用硬件和软件要素的组合来实现。
具有内部和外部迭代的自适应调度的迭代LDPC解码
图4是示意性地例示了根据本发明的一个实施方案的用于LDPC码的迭代解码的方法的流程图。注意,为清楚起见,下面的说明省略了解交错器80、交错器104和BCH解码器96的功能。在输入步骤110,该方法始自图3的解码器56接受与给定LDPC码字关联的软接收的符号yi。在度量计算步骤114,度量计算单元76针对已接收符号的比特计算对应的软输入度量在本实施例中,所述软输入度量包括LLR。下文进一步给出了示例的LLR计算公式。在内部迭代步骤118,LDPC-BICM解码器84对所述软输入度量执行内部迭代。作为所述内部迭代的输出,LDPC-BICM解码器84产生比特估计和软输出度量(后验信息)在成功校验步骤122,该LDPC-BICM解码器检验该码字是否被成功解码。如果该码字被成功解码,则解码器84在输出步骤126输出已解码比特,且该方法终止。
另一方面,如果解码尚未成功,则在调度评估步骤130,处理器108评估预定义的调度准则。该调度准则定义是否BICM-LDPC解码器84要执行另一次内部迭代,或者是否要执行外部迭代以更新软输入度量。可以使用任何合适类型的调度准则。下文描述了几个示例准则。
如果该调度准则指示要执行另一次内部迭代,如在准则校验步骤134校验的,则该方法循环回到上面的步骤118以执行另一次内部迭代。否则,在外部迭代步骤138,解码器56执行外部迭代。在该外部迭代中,解码器56基于软输出度量来更新一个或多个软输入度量例如,在图3的配置中,解码器56从相应的软输入度量中减去软输出度量,并且将所得到的度量作为外在信息(extrinsic information)提供给度量计算单元76。单元76基于该外在信息来更新所述比特中的一个或多个的软输入度量。
在执行该外部迭代之后,该方法循环回到上面的步骤118以执行下一次内部迭代。在该下一次内部迭代中,将被BICM-LDPC解码器84使用的软输入度量是在该外部迭代中计算的已更新度量。
处理器108可以评估多种调度准则,以在LDPC解码过程的每个阶段决定执行内部迭代还是外部迭代。例如,处理器108可以基于在最新近的内部迭代中产生的比特节点值的绝对值之和来决定执行内部迭代还是外部迭代。在一些实施方案中,S是在所有比特节点值上求和得到的。在替代实施方案中,S是仅在那些在最新近的内部迭代中改变的比特节点值上求和得到的。在另一个实施方案中,S是仅在那些在最新近的内部迭代中没有改变的比特节点值上求和得到的。在替代实施方案中,S是仅在那些在最新近的内部迭代中改变标号(sign)的比特节点值上求和得到的。在另一个实施方案中,S是仅在那些在最新近的内部迭代中没有改变标号的比特节点值上求和得到的。在替代实施方案中,S是仅在那些绝对值高于或低于一特定(可配置的)阈值的比特节点值上求和得到的。在替代实施方案中,S是仅在那些绝对值在一些特定(可配置的)阈值之间的比特节点值上求和得到的。在替代实施方案中,S是仅在那些绝对值不在一些特定(可配置的)阈值之间的比特节点值上求和得到的。
进一步替代地,处理器108可以基于在最新近的内部迭代中值已改变的比特节点88的数量,或基于在最新近的内部迭代中值未改变的比特节点88的数量,决定执行内部迭代还是外部迭代。作为又一个实施例,该准则可以依赖于如下比特节点88的数量:其相应的比特节点值在最新近的内部迭代中已改变(或未改变),并且它们的绝对值位于一特定(可配置的)阈值的一给定侧(高于或低于)。在一些实施方案中,该调度准则可以仅依赖于与相对于最接近的有效LDPC码字的比特错误相应的比特节点值。在替代实施方案中,该调度准则可以仅依赖于与相对于最接近的有效LDPC码字的正确比特值相应的比特节点值。
在一些实施方案中,处理器108可以基于校验节点92的在最新近的内部迭代中产生的校验节点测量值的绝对值之和来决定执行内部迭代还是外部迭代。在一些实施方案中,该和是在所有校验节点上计算的。在替代实施方案中,该和是仅在在最新近的内部迭代中测量值已改变的校验节点上计算的。在替代实施方案中,S是仅在在最新近的内部迭代中标号改变的校验节点上求和得到的。作为另一个实施例,该调度准则可以依赖于在最新近的内部迭代中测量值已改变的校验节点的数量。作为又一个实施例,该准则可以依赖于如下校验节点的数量:其测量值在最新近的内部迭代中已改变(或未改变),且它们的绝对值位于一特定(可配置的)阈值的一给定侧。
在一些实施方案中,处理器108可以基于在最新近的内部迭代中产生的外在信息值的绝对值之和来决定执行内部迭代还是外部迭代。在一些实施例中,该和是在所有外在信息值上计算的。在替代实施方案中,该和是仅在在最新近的内部迭代中已改变的外在信息值上计算的。在替代实施方案中,S是仅在在最新近的内部迭代中标号改变的外在信息值上求和得到的。作为另一个实施例,该调度准则可以依赖于在最新近的内部迭代中已改变的外在信息值的数量。作为又一个实施例,该准则可以依赖于如下外在信息值的数量:其在最新近的内部迭代中已改变(或未改变),且它们的绝对值位于一特定(可配置的)阈值的一给定侧。
所有上述调度准则都可以在最新近的X次内部迭代上评估,而不是在最新近的一次内部迭代上评估,其中X是可配置的参数。代替精确的LLR计算,该调度准则可以在LLR的任何合适的近似上评估。在下文进一步描述这样的近似的一个实施例,称为“最大对数(max-log)”近似。在一些实施方案中,处理器108可以评估上述准则的任何合适的组合或函数。例如,在一些准则中提到的阈值自身可以包括内部迭代和外部迭代的中间结果(interim results)的函数(例如,软输出度量、比特节点值或校验节点测量值)。进一步替代地,处理器108可以评估任何其他合适的调度准则,以决定执行内部迭代还是外部迭代。
在一些实施方案中,处理器108适配任何外部迭代中的所有软输入度量。在替代实施方案中,该处理器仅适配所述软输入度量的一子集。处理器108可以使用任何合适的选择准则来选择要更新哪些软输入度量。例如,该处理器可以定义扫描所述软输入度量(例如,扫描已接收符号或已接收符号之内的比特)的顺序。在每次外部迭代中,该处理器可以根据预定义的顺序选择X个(一个或多个)软输入度量的下一子集(例如,一个或多个符号或符号之内的比特),并且仅更新所选择的子集的软输入度量。在此方法中,X可以包括可配置的参数。此技术使得编码器能够逐渐地更新所有软输入度量,同时减少每次外部迭代的计算次数。替代地,处理器108可以基于内部迭代或外部迭代的任何合适的中间结果(例如,比特节点值、外在信息值或校验节点测量值)来选择一个或多个软输入度量的一子集,用于在给定的外部迭代中更新。例如,处理器108可以基于特定准则对软输入度量(或者,等价地,相应的符号或比特)进行排序。然后该处理器可以根据该准则选择一个或多个表现最佳或表现最差的软输入度量的一子集,并且仅更新所选择的子集中的软输入度量。
例如,在最新近的内部迭代之后,处理器108可以选择仅更新大于特定可配置的阈值的软输入度量,或者仅更新小于特定可配置的阈值的软输入度量。作为另一个实施例,在最新近的内部迭代之后,处理器108可以选择仅更新在特定可配置的阈值之间的软输入度量,或者仅更新不在特定可配置的阈值之间的软输入度量。
在一些实施方案中,处理器108可以仅针对与那些发起外部迭代的或那些不发起外部迭代的比特节点值相应的比特更新软输入度量。在替代实施方案中,处理器108可以仅针对与那些发起外部迭代的或那些不发起外部迭代的外在信息相应的比特更新软输入度量。作为另一个实施例,处理器108可以仅针对其比特节点直接连接到那些发起外部迭代的或者那些不发起外部迭代的校验节点测量值的比特更新软输入度量。
已接收符号可以通过特定信号空间中的坐标表示。当使用此表示法时,每个已解码符号具有特定切片误差(slicer error),其被定义为在已接收符号的信号空间坐标与由接收机解码的相应星座符号的信号空间坐标之间的距离。大的切片误差通常相应于嘈杂的符号(noisysymbol),反之亦然。在一些实施方案中,处理器108可以仅针对导致了特定切片误差(其中是硬切片判决)的符号i来更新软度量1≤j≤M。例如,该处理器可以仅针对切片误差落入特定范围(例如,大于特定阈值或小于特定阈值)的那些符号更新软输入度量。
在一些实施方案中,单元76仅更新具体符号i的软度量,以及得自那些符号1≤j≤M的所有比特。要更新哪些符号i的决定可以是每个符号i的比特的函数。在一个示例实施方案中,即使每个符号i的比特中只有一个(或多个)符合上文定义的条件之一,仍然更新该符号的所有符号
可以使用精确计算或使用任何合适的近似来计算LLR,如下文将解释。在一些实施方案中,该处理器在最新近的X次内部迭代上而不是在最新近的一次迭代上评估选择准则。X可以包括可配置的参数。
附加地或替代地,处理器108可以应用上述选择准则的任何合适的组合。进一步附加地或替代地,该处理器可以使用任何其他合适的准则或方法在给定的外部迭代中选择待更新软输入度量的比特或符号。
在一些实施方案中,通过处理器108对软输入度量的更新(外部迭代)可以至少部分地与通过BICM-LDPC解码器84对软输出度量的更新(内部迭代)并行地执行。这种并行化减少了总解码时间。处理器108和解码器84可以使用任何合适的并行调度或流水线顺序来更新软输入度量和软输出度量。通常在这些方案中,在每次外部迭代中并非所有输入度量都被更新,且在每次内部迭代中并非所有输出度量都被更新。例如,彼此依赖的一个输出度量和一个输入度量通常不会被同时更新。此外,该调度顺序通常被设计为避免在访问存有输入度量和/或输出度量的存储器时在处理器108和解码器84之间发生竞争。
示例的软输入度量计算
其中j表示第i个符号之内的一个具体比特的索引,其中:
且其中
在第一次外部迭代中,如果所有比特具有相同先验概率为0或1,则单元76设置
单元76将表示为num和den的两个变量初始化为-∞。然后,单元76在所有可能的xk值上循环,并且递归地计算:
最后,单元76设置
一些近似LLR计算包括利用了如下近似的递归过程
max(x,y)+log(1+exp(-|x-y|))。
在一些实施方案中,该表达式可以使用最大对数近似来近似
max(x,y)+log(1+exp(-|x-y|))≈max(x,y),
其给出
替代地,也可以使用任何其他适合的近似。
虽然本文描述的实施方案主要陈述了DVB-S2通信系统,但本文描述的方法和系统也可以被用在其他系统和应用中,例如被用在DVB-T2地面系统、无线局域网(WLAN)(诸如802.11n系统)或者WiMAX(IEEE 802.16)系统中。
因此应理解,上述实施方案仅是以举例方式引述的,且本发明不限于上文具体示出和描述的。更确切地说,本发明的范围包括上面描述的多种特征的组合与子组合,以及本领域技术人员在阅读前述说明之后可想到的且在现有技术中未公开的变化和修改。
Claims (37)
1.一种方法,包括:
接受已调制符号,所述已调制符号载有低密度奇偶校验码(LDPC)的码字的比特;
针对所述比特计算对应的软输入度量;
使用迭代LDPC解码过程解码所述码字,所述迭代LDPC解码过程包括:
基于预定义的准则,选择在该过程中待被LDPC解码器执行的内部迭代的次数;
使用所述LDPC解码器执行所选择的次数的内部迭代,以基于所述软输入度量估计已解码比特和指示了输入比特的软输出度量;
基于由所述LDPC解码器产生的软输出度量中的一个或多个执行外部迭代,所述外部迭代更新所述软输入度量中的一个或多个;以及
使用已更新的软输入度量重复所述内部迭代中的至少一次。
2.根据权利要求1所述的方法,其中所述外部迭代是在完成所述次数的内部迭代之后执行的。
3.根据权利要求1所述的方法,其中计算至少一个软输出度量和更新至少一个软输入度量是并行地执行的。
4.根据权利要求1-3中任一所述的方法,其中所述准则依赖于在一次或多次最新近的内部迭代中产生的软输出度量的至少一子集。
5.根据权利要求1-3中任一所述的方法,其中所述LDPC解码器具有比特节点和校验节点,并且通过在所述比特节点和所述校验节点之间传递信息来执行内部迭代,并且其中所述准则依赖于在一次或多次最新近的内部迭代中产生的比特节点的对应值的至少一子集。
6.根据权利要求1-3中任一所述的方法,其中所述LDPC解码器具有比特节点和校验节点,并且通过在所述比特节点和所述校验节点之间传递信息来执行内部迭代,并且其中所述准则依赖于在一次或多次最新近的内部迭代中产生的校验节点的对应测量值的至少一子集。
7.根据权利要求1-3中任一所述的方法,其中所述LDPC解码器具有比特节点和校验节点,并且通过在所述比特节点和所述校验节点之间传递信息来执行内部迭代,并且其中所述准则依赖于在一次或多次最新近的内部迭代中产生的外在信息的对应值的至少一子集。
8.根据权利要求1-3中任一所述的方法,其中所述准则依赖于从下列一组因子中选择的至少一个因子:
在一次或多次最新近的内部迭代中产生的软输出度量的绝对值的至少一子集的和;
所述LDPC解码器的在所述一次或多次最新近的内部迭代中值已改变的比特节点值;
所述LDPC解码器的在所述一次或多次最新近的内部迭代中值未改变的比特节点值;
所述LDPC解码器的在所述一次或多次最新近的内部迭代中标号已改变的比特节点值;
所述LDPC解码器的在所述一次或多次最新近的内部迭代中标号未改变的比特节点值;
在一给定阈值的一给定侧的比特节点值;
在一些给定阈值之间的比特节点值;
不在所述一些给定阈值之间的比特节点值;
相应于比特错误的比特节点值;
相应于正确比特的比特节点值;
所述LDPC解码器的在所述一次或多次最新近的内部迭代中值已改变的校验节点测量值;
所述LDPC解码器的在所述一次或多次最新近的内部迭代中值未改变的校验节点测量值;
所述LDPC解码器的在所述一次或多次最新近的内部迭代中标号已改变的校验节点测量值;
所述LDPC解码器的在所述一次或多次最新近的内部迭代中标号未改变的校验节点测量值;
在一阈值的一特定侧的校验节点测量值;
在一些阈值之间的校验节点测量值;
不在所述一些阈值之间的校验节点测量值;
所述LDPC解码器的在所述一次或多次最新近的内部迭代中值已改变的外在信息值;
所述LDPC解码器的在所述一次或多次最新近的内部迭代中值未改变的外在信息值;
所述LDPC解码器的在所述一次或多次最新近的内部迭代中标号已改变的外在信息值;
所述LDPC解码器的在所述一次或多次最新近的内部迭代中标号未改变的外在信息值;
在一指定阈值的一指定侧的外在信息值;
在一些指定阈值之间的外在信息值;以及
不在所述一些指定阈值之间的外在信息值。
9.根据权利要求1-3中任一所述的方法,其中执行所述外部迭代包括仅更新所述软输入度量的一子集。
10.根据权利要求9所述的方法,其中更新所述子集包括在所述软输入度量之中定义顺序,并且根据所述顺序以连续外部迭代更新所述软输入度量。
11.根据权利要求9所述的方法,其中更新所述子集包括给所述软输入度量分配对应的排序,并且根据所述排序选择所述子集。
12.根据权利要求9所述的方法,其中更新所述子集包括执行从下列一组行为中选择的至少一个行为:
仅更新大于一给定阈值的软输入度量;
仅更新小于一阈值的软输入度量;
仅更新在一些给定阈值之间的软输入度量;
仅更新不在所述一些给定阈值之间的软输入度量;
仅更新相应于发起所述外部迭代的比特节点值的软输入度量;
仅更新相应于不发起所述外部迭代的比特节点值的软输入度量;
仅更新相应于发起所述外部迭代的外在信息值的软输入度量;
仅更新相应于不发起所述外部迭代的外在信息值的软输入度量;
仅更新其比特节点直接连接到发起所述外部迭代的校验节点测量值的软输入度量;
仅更新其比特节点直接连接到不发起所述外部迭代的校验节点测量值的软输入度量;以及
仅更新其相应的切片误差落入给定范围之内的软输入度量。
13.根据权利要求1-3中任一所述的方法,其中所述软输入度量和所述软输出度量包括对数似然比(LLR)。
14.根据权利要求1-3中任一所述的方法,还包括通过卫星通信信道接收所述已调制符号。
15.根据权利要求1-3中任一所述的方法,还包括从位于卫星上的卫星接收所述已调制符号。
16.根据权利要求1-3中任一所述的方法,其中所述LDPC解码器包括比特交错编码调制(BICM)LDPC解码器。
17.根据权利要求1-3中任一所述的方法,还包括在解码所述码字之前解交错所述软输入度量,并且在在所述外部迭代中更新所述软输入度量之前交错所述软输出度量。
18.根据权利要求1-3中任一所述的方法,其中所述已调制符号包括表示多个比特值组合的至少一个符号。
19.设备,包括:
低密度奇偶校验(LDPC)解码器,其被配置为解码LDPC码的码字;以及
电路,其被配置为接受载有所述LDPC码的码字的比特的已调制符号,以针对所述比特计算对应的软输入度量,并且使用迭代LDPC解码过程通过下列步骤解码所述码字:
基于预定义的准则,选择在该过程中待被所述LDPC解码器执行的内部迭代的次数;
使得所述LDPC解码器执行所选择的次数的内部迭代,以基于所述软输入度量估计已解码比特和指示了输入比特的软输出度量;
基于由所述LDPC解码器产生的软输出度量中的一个或多个执行外部迭代,所述外部迭代更新所述软输入度量中的一个或多个;以及
使得所述LDPC解码器使用已更新的软输入度量重复所述内部迭代中的至少一次。
20.根据权利要求19所述的设备,其中所述电路被配置为在所述LDPC解码器完成所述次数的内部迭代之后执行所述外部迭代。
21.根据权利要求19所述的设备,其中所述电路被配置为与所述LDPC解码器计算至少一个软输出度量并行地更新至少一个软输入度量。
22.根据权利要求19-21中任一所述的设备,其中所述准则依赖于在一次或多次最新近的内部迭代中产生的软输出度量的至少一子集。
23.根据权利要求19-21中任一所述的设备,其中所述LDPC解码器具有比特节点和校验节点,并且通过在所述比特节点和所述校验节点之间传递信息来执行内部迭代,并且其中所述准则依赖于在一次或多次最新近的内部迭代中产生的比特节点的对应值的至少一子集。
24.根据权利要求19-21中任一所述的设备,其中所述LDPC解码器具有比特节点和校验节点,并且通过在所述比特节点和所述校验节点之间传递信息来执行内部迭代,并且其中所述准则依赖于在一次或多次最新近的内部迭代中产生的校验节点的对应测量值的至少一子集。
25.根据权利要求19-21中任一所述的设备,其中所述LDPC解码器具有比特节点和校验节点,并且通过在所述比特节点和所述校验节点之间传递信息来执行内部迭代,并且其中所述准则依赖于在一次或多次最新近的内部迭代中产生的外在信息的对应值的至少一子集。
26.根据权利要求19-21中任一所述的设备,其中所述准则依赖于从下列一组因子中选择的至少一个因子:
在一次或多次最新近的内部迭代中产生的软输出度量的绝对值的至少一子集的和;
所述LDPC解码器的在所述一次或多次最新近的内部迭代中值已改变的比特节点值;
所述LDPC解码器的在所述一次或多次最新近的内部迭代中值未改变的比特节点值;
所述LDPC解码器的在所述一次或多次最新近的内部迭代中标号已改变的比特节点值;
所述LDPC解码器的在所述一次或多次最新近的内部迭代中标号未改变的比特节点值;
在一给定阈值的一给定侧的比特节点值;
在一些给定阈值之间的比特节点值;
不在所述一些给定阈值之间的比特节点值;
相应于比特错误的比特节点值;
相应于正确比特的比特节点值;
所述LDPC解码器的在所述一次或多次最新近的内部迭代中值已改变的校验节点测量值;
所述LDPC解码器的在所述一次或多次最新近的内部迭代中值未改变的校验节点测量值;
所述LDPC解码器的在所述一次或多次最新近的内部迭代中标号已改变的校验节点测量值;
所述LDPC解码器的在所述一次或多次最新近的内部迭代中标号未改变的校验节点测量值;
在一阈值的一特定侧的校验节点测量值;
在一些阈值之间的校验节点测量值;
不在所述一些阈值之间的校验节点测量值;
所述LDPC解码器的在所述一次或多次最新近的内部迭代中值已改变的外在信息值;
所述LDPC解码器的在所述一次或多次最新近的内部迭代中值未改变的外在信息值;
所述LDPC解码器的在所述一次或多次最新近的内部迭代中标号已改变的外在信息值;
所述LDPC解码器的在所述一次或多次最新近的内部迭代中标号未改变的外在信息值;
在一指定阈值的一指定侧的外在信息值;
在一些指定阈值之间的外在信息值;以及
不在所述一些指定阈值之间的外在信息值。
27.根据权利要求19-21中任一所述的设备,其中所述电路被配置为在执行所述外部迭代中仅更新所述软输入度量的一子集。
28.根据权利要求27所述的设备,其中所述电路被配置为在所述软输入度量之中定义顺序,并且根据所述顺序以连续外部迭代更新所述软输入度量。
29.根据权利要求27所述的设备,其中所述电路被配置为给所述软输入度量分配对应的排序,并且根据所述排序选择所述子集。
30.根据权利要求27所述的设备,其中所述电路被配置为通过执行从下列一组行为中选择的至少一个行为来更新所述子集:
仅更新大于一给定阈值的软输入度量;
仅更新小于一阈值的软输入度量;
仅更新在一些给定阈值之间的软输入度量;
仅更新不在所述一些给定阈值之间的软输入度量;
仅更新相应于发起所述外部迭代的比特节点值的软输入度量;
仅更新相应于不发起所述外部迭代的比特节点值的软输入度量;
仅更新相应于发起所述外部迭代的外在信息值的软输入度量;
仅更新相应于不发起所述外部迭代的外在信息值的软输入度量;
仅更新其比特节点直接连接到发起所述外部迭代的校验节点测量值的软输入度量;
仅更新其比特节点直接连接到不发起所述外部迭代的校验节点测量值的软输入度量;
仅更新其相应的切片误差落入给定范围之内的软输入度量。
31.根据权利要求19-21中任一所述的设备,其中所述软输入度量和所述软输出度量包括对数似然比(LLR)。
32.根据权利要求19-21中任一所述的设备,还包括接收机前端,其被配置为通过卫星通信信道接收所述已调制符号。
33.根据权利要求19-21中任一所述的设备,还包括接收机前端,其被配置为从位于卫星上的卫星接收所述已调制信号。
34.根据权利要求19-21中任一所述的设备,其中所述LDPC解码器包括比特交错编码调制(BICM)LDPC解码器。
35.根据权利要求19-21中任一所述的设备,所述电路包括:解交错器,用于在向所述LDPC解码器提供所述软输入度量之前解交错所述软输入度量;以及交错器,用于在在所述外部迭代中更新所述软输入度量之前交错由所述LDPC解码器产生的软输出度量。
36.根据权利要求19-21中任一所述的设备,其中所述已调制符号包括表示多个比特值组合的至少一个符号。
37.接收机,包括:
前端,其被配置为接收通信信号,所述通信信号包括载有低密度奇偶校验(LDPC)码的码字的比特;
LDPC解码器,其被配置为解码所述LDPC码的码字;以及
电路,其被配置为从所述前端接受已调制符号,以针对所述比特计算对应的软输入度量,并且使用迭代LDPC解码过程通过下列步骤解码所述码字:
基于预定义的准则,选择在该过程中待被所述LDPC解码器执行的内部迭代的次数;
使得所述LDPC解码器执行所选择的次数的内部迭代,以基于所述软输入度量估计已解码比特和指示了输入比特的软输出度量;
在完成所述次数的内部迭代之后,基于由所述LDPC解码器产生的软输出度量执行外部迭代,所述外部迭代更新所述软输入度量;以及
使得所述LDPC解码器使用已更新的软输入度量重复所述内部迭代中的至少一次。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US18159309P | 2009-05-27 | 2009-05-27 | |
US61/181,593 | 2009-05-27 | ||
PCT/IB2010/052161 WO2010136930A2 (en) | 2009-05-27 | 2010-05-16 | Iterative decoding of ldpc codes with iteration scheduling |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102460977A true CN102460977A (zh) | 2012-05-16 |
Family
ID=43223166
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2010800318457A Pending CN102460977A (zh) | 2009-05-27 | 2010-05-16 | 具有迭代调度的ldpc码迭代解码 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9252813B2 (zh) |
EP (1) | EP2436120B1 (zh) |
CN (1) | CN102460977A (zh) |
WO (1) | WO2010136930A2 (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108293029A (zh) * | 2015-06-12 | 2018-07-17 | 法国矿业电信学校联盟 | 利用栈重新排序进行顺序解码 |
CN109787639A (zh) * | 2017-11-14 | 2019-05-21 | 奈奎斯特半导体有限公司 | 用于解码纠错码的系统和方法 |
CN109818626A (zh) * | 2017-11-22 | 2019-05-28 | 三星电子株式会社 | 解码低密度奇偶校验码的方法、解码器及存储器系统 |
CN111049619A (zh) * | 2018-10-12 | 2020-04-21 | 瑞昱半导体股份有限公司 | 解码装置及解码方法 |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8549387B2 (en) * | 2010-11-04 | 2013-10-01 | Himax Media Solutions, Inc. | System and method of decoding LDPC code blocks |
US8656245B2 (en) * | 2011-04-13 | 2014-02-18 | California Institute Of Technology | Method of error floor mitigation in low-density parity-check codes |
EP2579468B1 (en) | 2011-10-05 | 2020-05-06 | Telefonaktiebolaget LM Ericsson (publ) | Method and device for decoding a transport block of a communication signal |
US9397786B2 (en) * | 2012-02-20 | 2016-07-19 | Tyco Electronics Subsea Communications Llc | System and method including modified bit-interleaved coded modulation |
JP2014017734A (ja) * | 2012-07-10 | 2014-01-30 | Toshiba Corp | 受信機及び受信方法 |
US9264182B2 (en) * | 2012-09-13 | 2016-02-16 | Novelsat Ltd. | Iterative receiver loop |
US20140089757A1 (en) * | 2012-09-22 | 2014-03-27 | Lsi Corporation | LDPC Decoder With Fractional Local Iterations |
US8966339B1 (en) | 2012-12-18 | 2015-02-24 | Western Digital Technologies, Inc. | Decoder supporting multiple code rates and code lengths for data storage systems |
US9122625B1 (en) | 2012-12-18 | 2015-09-01 | Western Digital Technologies, Inc. | Error correcting code encoder supporting multiple code rates and throughput speeds for data storage systems |
US9619317B1 (en) | 2012-12-18 | 2017-04-11 | Western Digital Technologies, Inc. | Decoder having early decoding termination detection |
US9191246B2 (en) * | 2013-03-15 | 2015-11-17 | Jonathan Kanter | Combined turbo decoding and turbo equalization techniques |
US9608851B2 (en) | 2013-03-15 | 2017-03-28 | Jonathan Kanter | Turbo decoding techniques |
US9407398B2 (en) | 2013-09-08 | 2016-08-02 | Tyco Electronics Subsea Communications Llc | System and method using cascaded single partity check coding |
US9337935B2 (en) | 2013-09-08 | 2016-05-10 | Tyco Electronics Subsea Communications Llc | Coded modulation for small step-size variable spectral efficiency |
EP2860895B1 (en) * | 2013-10-14 | 2016-09-14 | Alcatel Lucent | Apparatus and method for Iteratively decoding a received signal |
CN103701587B (zh) * | 2013-12-10 | 2017-04-19 | 中国船舶重工集团公司第七0九研究所 | 一种多接口密码模块并行调度方法 |
US9602131B2 (en) * | 2014-02-20 | 2017-03-21 | Electronics And Telecommunications Research Institute | Bit interleaver for low-density parity check codeword having length of 64800 and code rate of 3/15 and 16-symbol mapping, and bit interleaving method using same |
KR102397896B1 (ko) | 2015-05-29 | 2022-05-13 | 삼성전자주식회사 | 수신 장치 및 그의 신호 처리 방법 |
US10367525B2 (en) | 2015-05-29 | 2019-07-30 | National Instruments Corporation | Incremental loop modification for LDPC encoding |
US9990250B2 (en) | 2015-05-29 | 2018-06-05 | National Instruments Corporation | Single-IC LDPC encoding and decoding implementations |
US9768805B2 (en) | 2015-05-29 | 2017-09-19 | National Instruments Corporation | LPDC encoding techniques using a matrix representation |
WO2017197561A1 (zh) | 2016-05-16 | 2017-11-23 | 华为技术有限公司 | 一种卷积ldpc译码方法、装置、译码器及系统 |
US10128869B2 (en) * | 2016-05-17 | 2018-11-13 | Apple Inc. | Efficient convergence in iterative decoding |
TWI631570B (zh) * | 2017-09-04 | 2018-08-01 | 威盛電子股份有限公司 | 錯誤檢查糾正解碼方法與裝置 |
WO2020086696A1 (en) * | 2018-10-24 | 2020-04-30 | Skaotlom Llc | Lpwan communication protocol design with turbo codes |
CN109547035B (zh) * | 2018-12-30 | 2023-02-10 | 山东科技大学 | 流水bp极化译码器硬件架构的建立方法及译码器硬件架构 |
TWI739074B (zh) * | 2019-03-15 | 2021-09-11 | 瑞昱半導體股份有限公司 | 迭代式檢測與解碼電路、迭代式檢測與解碼方法及多輸入多輸出接收機 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050166132A1 (en) * | 2004-01-10 | 2005-07-28 | Ba-Zhong Shen | IPHD (iterative parallel hybrid decoding) of various MLC (multi-level code) signals |
US20070234184A1 (en) * | 2003-12-22 | 2007-10-04 | Qualcomm Incorporated | Methods and apparatus for reducing error floors in message passing decoders |
US20080260073A1 (en) * | 2006-07-14 | 2008-10-23 | Hui Jin | Ecoding and decoding methods and apparatus for use in a wireless communication system |
US20080294960A1 (en) * | 2007-05-21 | 2008-11-27 | Ramot At Tel Aviv University Ltd. | Memory-efficient ldpc decoding |
CN101355406A (zh) * | 2008-09-18 | 2009-01-28 | 上海交通大学 | 分层的非规则低密度校验码译码器及译码处理方法 |
Family Cites Families (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6829308B2 (en) | 2002-07-03 | 2004-12-07 | Hughes Electronics Corporation | Satellite communication system utilizing low density parity check codes |
WO2004006443A1 (en) | 2002-07-03 | 2004-01-15 | Hughes Electronics Corporation | Bit-interleaved coded modulation using low density parity check (ldpc) codes |
US7020829B2 (en) | 2002-07-03 | 2006-03-28 | Hughes Electronics Corporation | Method and system for decoding low density parity check (LDPC) codes |
KR100543154B1 (ko) | 2002-07-26 | 2006-01-20 | 휴우즈 일렉트로닉스 코오포레이션 | 저밀도 패리티 검사 코드 생성 방법 및 시스템 |
US7409628B2 (en) * | 2002-08-15 | 2008-08-05 | Broadcom Corporation | Efficient design to implement LDPC (Low Density Parity Check) decoder |
US7216283B2 (en) | 2003-06-13 | 2007-05-08 | Broadcom Corporation | Iterative metric updating when decoding LDPC (low density parity check) coded signals and LDPC coded modulation signals |
JP4244700B2 (ja) * | 2003-05-21 | 2009-03-25 | 日本電気株式会社 | ターボ復号器及びそれに用いるダイナミック復号方法 |
US7369633B2 (en) | 2003-06-13 | 2008-05-06 | The Directv Group, Inc. | Method and apparatus for providing carrier synchronization in digital broadcast and interactive systems |
US7296208B2 (en) | 2003-07-03 | 2007-11-13 | The Directv Group, Inc. | Method and system for generating parallel decodable low density parity check (LDPC) codes |
US7430396B2 (en) | 2003-07-03 | 2008-09-30 | The Directv Group, Inc. | Encoding low density parity check (LDPC) codes through an LDPC decoder |
JP2007510315A (ja) | 2003-08-29 | 2007-04-19 | ザ・ディレクティービー・グループ・インコーポレイテッド | 衛星放送システムにおける簡単化されたスクランブル方式 |
US7237174B2 (en) | 2003-09-04 | 2007-06-26 | The Directv Group, Inc. | Method and system for providing short block length low density parity check (LDPC) codes in support of broadband satellite applications |
US7334181B2 (en) | 2003-09-04 | 2008-02-19 | The Directv Group, Inc. | Method and system for providing short block length low density parity check (LDPC) codes |
US7593490B2 (en) | 2003-09-12 | 2009-09-22 | Advantech Advanced Microwave Technologies, Inc. | Joint synchronizer and decoder |
US7376883B2 (en) | 2003-10-27 | 2008-05-20 | The Directv Group, Inc. | Method and system for providing long and short block length low density parity check (LDPC) codes |
US7234098B2 (en) | 2003-10-27 | 2007-06-19 | The Directv Group, Inc. | Method and apparatus for providing reduced memory low density parity check (LDPC) codes |
US7907641B2 (en) | 2003-10-27 | 2011-03-15 | Dtvg Licensing, Inc. | Method and apparatus for providing signal acquisition and frame synchronization in a hierarchical modulation scheme |
US7673213B2 (en) | 2004-02-19 | 2010-03-02 | Trellisware Technologies, Inc. | Method and apparatus for communications using improved turbo like codes |
US7421041B2 (en) | 2004-03-01 | 2008-09-02 | Qualcomm, Incorporated | Iterative channel and interference estimation and decoding |
US8213553B2 (en) | 2004-04-12 | 2012-07-03 | The Directv Group, Inc. | Method and apparatus for identifying co-channel interference |
EP1717959A1 (en) | 2005-04-29 | 2006-11-02 | STMicroelectronics N.V. | Method and device for controlling the decoding of a LDPC encoded codeword, in particular for DVB-S2 LDPC encoded codewords |
US8196025B2 (en) | 2005-08-03 | 2012-06-05 | Qualcomm Incorporated | Turbo LDPC decoding |
US7398453B2 (en) | 2005-10-03 | 2008-07-08 | Motorola, Inc. | Method and apparatus for a low-density parity-check decoder |
EP2927758B1 (en) | 2005-10-28 | 2018-02-28 | Mojix, Inc. | Detecting a data sequence from a sequence of symbols |
KR100728221B1 (ko) | 2005-12-08 | 2007-06-13 | 한국전자통신연구원 | 터보부호 ofdm 시스템용 반복적 잔류 주파수 위상 보정장치 및 그 방법 |
US20080019336A1 (en) | 2006-07-24 | 2008-01-24 | Provigent Ltd. | Point-to-point link using partial transmit time periods on separate transmit and receive frequencies |
KR20090041224A (ko) * | 2007-10-23 | 2009-04-28 | 삼성전자주식회사 | 연접 디코더 및 연접 디코딩 방법 |
US8312354B1 (en) * | 2007-12-27 | 2012-11-13 | Marvell International Ltd. | Method and apparatus for improved performance of iterative decoders on channels with memory |
US8601338B2 (en) | 2008-11-26 | 2013-12-03 | Broadcom Corporation | Modified error distance decoding of a plurality of signals |
US8675693B2 (en) * | 2009-04-27 | 2014-03-18 | Qualcomm Incorporated | Iterative decoding with configurable number of iterations |
CN102449950B (zh) | 2009-05-29 | 2014-11-05 | 汤姆森特许公司 | 符号定时恢复方法和设备 |
EP2330745A1 (fr) * | 2009-10-29 | 2011-06-08 | STMicroelectronics SA | Procédé et dispositif de décodage d'une succession de blocs encodés avec un code de correction d'erreur et corrélés par un canal de transmission |
US8854754B2 (en) * | 2011-08-19 | 2014-10-07 | Lsi Corporation | Systems and methods for local iteration adjustment |
US8856575B2 (en) * | 2011-10-28 | 2014-10-07 | Lsi Corporation | Systems and methods for power measurement in a data processing system |
-
2010
- 2010-05-16 CN CN2010800318457A patent/CN102460977A/zh active Pending
- 2010-05-16 US US13/322,454 patent/US9252813B2/en active Active
- 2010-05-16 WO PCT/IB2010/052161 patent/WO2010136930A2/en active Application Filing
- 2010-05-16 EP EP10780132.6A patent/EP2436120B1/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070234184A1 (en) * | 2003-12-22 | 2007-10-04 | Qualcomm Incorporated | Methods and apparatus for reducing error floors in message passing decoders |
US20050166132A1 (en) * | 2004-01-10 | 2005-07-28 | Ba-Zhong Shen | IPHD (iterative parallel hybrid decoding) of various MLC (multi-level code) signals |
US20080260073A1 (en) * | 2006-07-14 | 2008-10-23 | Hui Jin | Ecoding and decoding methods and apparatus for use in a wireless communication system |
US20080294960A1 (en) * | 2007-05-21 | 2008-11-27 | Ramot At Tel Aviv University Ltd. | Memory-efficient ldpc decoding |
CN101355406A (zh) * | 2008-09-18 | 2009-01-28 | 上海交通大学 | 分层的非规则低密度校验码译码器及译码处理方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108293029A (zh) * | 2015-06-12 | 2018-07-17 | 法国矿业电信学校联盟 | 利用栈重新排序进行顺序解码 |
CN108293029B (zh) * | 2015-06-12 | 2021-01-12 | 法国矿业电信学校联盟 | 利用栈重新排序进行顺序解码 |
CN109787639A (zh) * | 2017-11-14 | 2019-05-21 | 奈奎斯特半导体有限公司 | 用于解码纠错码的系统和方法 |
CN109818626A (zh) * | 2017-11-22 | 2019-05-28 | 三星电子株式会社 | 解码低密度奇偶校验码的方法、解码器及存储器系统 |
CN109818626B (zh) * | 2017-11-22 | 2023-08-29 | 三星电子株式会社 | 解码低密度奇偶校验码的方法、解码器及存储器系统 |
CN111049619A (zh) * | 2018-10-12 | 2020-04-21 | 瑞昱半导体股份有限公司 | 解码装置及解码方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2010136930A2 (en) | 2010-12-02 |
EP2436120A4 (en) | 2013-10-02 |
US20120079341A1 (en) | 2012-03-29 |
EP2436120A2 (en) | 2012-04-04 |
US9252813B2 (en) | 2016-02-02 |
WO2010136930A3 (en) | 2011-07-14 |
EP2436120B1 (en) | 2017-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102460977A (zh) | 具有迭代调度的ldpc码迭代解码 | |
US10135567B2 (en) | Systems and methods for advanced iterative decoding and channel estimation of concatenated coding systems | |
JP6096922B2 (ja) | チェック・イレギュラ非システマチックiraコードのエンコーディングおよびデコーディングのシステムおよび方法 | |
EP1553705B1 (en) | Iterative demodulation and decoding of multi-level turbo or LDPC (low-density parity-check) coded modulation signals | |
US7197690B2 (en) | Bandwidth efficient coded modulation scheme based on MLC (multi-level code) signals having multiple maps | |
KR101021465B1 (ko) | 저밀도 패리티 검사 코드를 사용하는 통신 시스템에서 신호수신 장치 및 방법 | |
US7350130B2 (en) | Decoding LDPC (low density parity check) code with new operators based on min* operator | |
US9337868B2 (en) | Iterative decoding for cascaded LDPC and TCM coding | |
US20110026601A1 (en) | Apparatus and method for decoding signals | |
Liu et al. | LDPC-RS product codes for digital terrestrial broadcasting transmission system | |
JP5355033B2 (ja) | 無線中継装置、無線受信装置及び復号方法 | |
US10454502B2 (en) | Method and device and computer program for demodulating received symbols using turbo-demodulation scheme | |
EP3301814A1 (en) | Message passing decoder for decoding ldpc codes jointly with convolutional or turbo codes | |
WO2006129666A1 (ja) | デジタル信号伝送システム、受信装置および受信方法 | |
KR101483228B1 (ko) | 인코딩 및 디코딩을 위한 장치 및 방법 | |
Liberatori et al. | Non-statistical euclidean-distance SISO decoding of error-correcting codes over Gaussian and other channels | |
Breddermann | On rate-compatible insertion convolutional turbo codes and HARQ for mobile communications | |
WO2019176147A1 (ja) | 無線通信システム | |
Majumder et al. | Research Article Improved Iterative Decoding of Network-Channel Codes for Multiple-Access Relay Channel | |
Huynh et al. | Improved iterative decoder for distributed turbo trellis coded modulation decode-and-forward relay channels | |
Sandberg | Low-density parity-check codes: unequal error protection and reduction of clipping effects |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20120516 |