CN111049619A

CN111049619A - 解码装置及解码方法

Info

Publication number: CN111049619A
Application number: CN201811191133.6A
Authority: CN
Inventors: 黄伟杰; 刘忠艳; 杨易洵; 张仲尧
Original assignee: Realtek Semiconductor Corp
Current assignee: Realtek Semiconductor Corp
Priority date: 2018-10-12
Filing date: 2018-10-12
Publication date: 2020-04-21

Abstract

本公开公开一种解码装置以及一种解码方法，解码装置包含有一递回次数计算单元，用来接收对应于一封包内的多个封包参数，根据该多个封包参数，计算一符元内码字个数；以及根据该符元内码字个数，计算一递回次数；以及一递回式解码器，耦接于该递回次数计算单元，用来根据该递回次数，对该封包中一数据栏位内一码字进行解码。

Description

解码装置及解码方法

技术领域

本公开涉及一种解码装置及解码方法，特别涉及一种可有效调整递回次数的解码装置及解码方法。

背景技术

错误更正码为通信系统的接收端中不可或缺的一环。现有错误更正码解码器(如低密度奇偶检查码解码器或涡轮码解码器)皆需要递回式解码运算，其解码效能会随着递回次数增加而改善。现有技术已发展出根据通道状况或讯杂比适时增加解码器的递回次数，以增进其效能。

然而，在许多通信技术中，接收端的延迟时间(latency)是必须被限制的。接收端必须要在此通信系统的传输延迟时间限制内，完成接收封包的处理程序，甚至回传确认(Acknowledgement，ACK)封包，以完成一次完整的传送接收流程。另一方面，每个封包所承载的数据量(Payload)大小不同，若仅根据讯杂比调整解码器的递回次数，可能造成过长的解码延迟，而不利于通信技术的正常运行。

因此，如何有效控管解码延迟，成为业界所努力的目标之一。

发明内容

因此，本公开的主要目的即在于提供一种可有效调整递回次数的解码装置及解码方法，以改善现有技术的缺点。

本公开公开了一种解码装置，包含有一递回次数计算单元，用来接收对应于一封包内的多个封包参数，并根据该多个封包参数，计算一符元内码字个数，其中该封包包括多个符元，每一符元包括至少一码字；以及根据该符元内码字个数，计算一递回次数；以及一递回式解码器，耦接于该递回次数计算单元，用来根据该递回次数，对该封包中一数据栏位内一码字进行解码。

本公开公开了一种解码装置，包含有一递回式解码器，接收一封包的一第一码字及一第一递回时间上限，根据该第一递回时间上限对该第一码字进行解码；一提前终止判断单元，用来判断该递回式解码器对该第一码字进行解码的过程是否需要提前终止，当该提前终止判断单元判断该第一码字的解码过程需要提前终止时，该提前终止判断单元输出对应于该第一码字的一第一实际解码时间，其中该第一实际解码时间小于该第一递回时间上限；以及一递回次数计算单元，取得一预设递回时间上限，用来计算对应于一第二码字的一第二递回时间上限，该第二递回时间上限为该预设递回时间上限加上一剩余时间差，该剩余时间差为该第一递回时间上限减去该第一实际解码时间。

本公开公开了一种解码方法，应用于一解码装置，该解码方法包括接收对应于一封包内的多个封包参数，并根据该多个封包参数，计算一符元内码字个数，其中该封包包括多个符元，每一符元包括至少一码字；根据该符元内码字个数，计算一递回次数；以及根据该递回次数，对该封包中一数据栏位内一码字进行解码。

附图说明

图1为根据本公开一实施例所示出的解码装置的示意图。

图2为根据本公开一实施例所示出的解码流程的示意图。

图3为根据本公开一实施例所示出的解码流程的示意图。

图4为根据本公开一实施例所示出的解码流程的示意图。

图5为一封包的封包格式(Packet Format)示意图。

图6为根据本公开一实施例所示出的解码装置的示意图。

图7为根据本公开一实施例所示出的解码流程的示意图。

图8为根据本公开一实施例所示出的实际解码时间与预设递回时间上限的示意图。

符号说明

10、60 解码装置

12、62 递回次数计算单元

14、64 递回式解码器

20、30、40、70 解码流程

202～206、302～308、402～408、702～708 步骤

B_n 递回时间上限

CF 控制栏位

cw 码字

dd 解码后数据

DF 数据栏位

I_CW 递回次数

PKT 封包

PM_PKT 封包参数

T_n-1 实际解码时间

具体实施方式

图1为根据本公开一实施例所示出的解码装置10的示意图，图2为根据本公开一实施例所示出的解码流程20的示意图。解码装置10可设置于一通信系统的接收装置中，该通信系统可为LTE或WLAN系统，而不限于此。接收装置可接收通信系统的一封包PKT，如图5所示，封包PKT包括一控制栏位(Control Field)CF以及一数据栏位(Data Field)DF。另外，封包PKT中可包含多个符元(Symbol)，而每一符元可为正交分频多工(Orthogonal FrequencyDivision Multiplexing，OFDM)符元，其包含至少一码字(codeword)cw。解码装置10用来对于数据栏位DF中的多个码字cw进行解码，以产生其对应的解码后数据dd。码字cw可为低密度奇偶检查码(Low Density Parity Check Code，LDPC Code)、涡轮码(Turbo Code)或其他需要递回式解码的错误更正码(Error Correcting Code，ECC)。解码装置10可根据封包PKT所承载的数据量(Payload)大小，调整对封包PKT内码字cw进行解码时的递回次数，以有效控管解码装置10因解码所产生的延迟(Latency)。

解码装置10包括一递回次数计算单元12以及一递回式解码器14，递回次数计算单元12接收对应于封包PKT内的多个封包参数PM_PKT，并根据多个封包参数PM_PKT，计算一符元内码字个数N_CW(步骤202)；递回次数计算单元12根据符元内码字个数N_CW，计算一递回次数I_CW(步骤204)。递回式解码器14耦接于递回次数计算单元12以接收递回次数I_CW，递回式解码器14根据递回次数I_CW，对封包PKT中数据栏位DF内一码字cw进行解码(步骤206)。符元内码字个数N_CW可为平均位于单一符元内的码字个数，递回次数I_CW可为递回式解码器14对码字cw进行解码时的一递回次数上限，即递回式解码器14最多只能对码字cw进行I_CW次迭代解码运算。

步骤202的多个封包参数PM_PKT可包括封包PKT的一封包时间长度T_time、一保护间隔(Guard Interval)长度N_GI、数据栏位DF中封包PKT所承载数据的一数据长度N_pld、一封包内位元数N_avbit、一符元区间T_SYM或是一调制编码模式指标(Modulation Coding SchemeIndex)MCS。多个封包参数PM_PKT可由接收装置对控制栏位CF中的控制信息进行解码或加以计算后所得到。以WLAN通信系统为例，封包时间长度T_time、保护间隔长度N_GI、数据长度N_pld可由接收装置对控制栏位CF中相关于SIG/SIG-A/SIG-B栏位进行解码后得到。以LTE通信系统为例，多个封包参数PM_PKT可由接收装置对控制栏位物理下行控制通道(physical downlinkcontrol channel,PDCCH)中相关于下行控制信息(downlink control information,DCI)的栏位进行解码后得到。

于一实施例中，针对封包PKT，递回次数计算单元12可根据多个封包参数PM_PKT决定对应于封包PKT的一递回次数I_{CW_PKT}，递回次数I_{CW_PKT}适用于封包PKT内所有的码字cw；而针对另一封包PKT’，递回次数计算单元12可根据多个封包参数PM_PKT’决定对应于封包PKT’的另一递回次数I_{CW_PKT’}，递回次数I_{CW_PKT’}适用于封包PKT’内所有的码字cw。

图3示出解码装置10所执行的一解码流程30，解码流程30可产生对应于封包PKT的递回次数I_{CW_PKT}，其包括以下步骤：

步骤302：根据封包PKT的多个封包参数PM_PKT计算一封包内码字个数N_{CW_PKT}以及一封包内符元个数N_{SYM_PKT}。

步骤304：根据封包内码字个数N_{CW_PKT}及封包内符元个数N_{SYM_PKT}，计算对应于该封包的一符元内码字个数N_{CW_AVE_PKT}。

步骤306：根据符元内码字个数N_{CW_AVE_PKT}计算对应于封包PKT的一递回次数I_{CW_PKT}。

步骤308：根据递回次数I_{CW_PKT}，对封包PKT中数据栏位DF内的所有码字cw进行解码。

以WLAN系统为例，于步骤302中，递回次数计算单元12可根据多个封包参数PM_PKT中的封包时间长度T_time及保护间隔长度N_GI，计算出封包PKT内的OFDM符元个数，即封包内符元个数N_{SYM_PKT}，另外，递回次数计算单元12可根据数据长度N_pld、封包内位元数N_avbit、一编码率R以及表I取得于封包PKT内的码字个数，即封包内码字个数N_{CW_PKT}。其中，递回次数计算单元12可根据调制编码模式指标MCS以及表II取得编码率R。其中，

代表天花板函数或无条件进位运算。

表I

表II

于步骤304中，递回次数计算单元12可计算符元内码字个数N_{CW_AVE_PKT}为

或

符元内码字个数N_{CW_AVE_PKT}代表于封包PKT中每一OFDM符元平均需承载的码字个数。

于步骤306中，递回次数计算单元12可根据OFDM符元区间T_SYM及符元内码字个数N_{CW_AVE_PKT}，计算封包PKT中每一码字cw平均可分配到的码字解码时间T_{CW_AVE_PKT}为

接着，递回次数计算单元12根据码字解码时间T_{CW_AVE_PKT}及一单次递回时间T_itr，计算对应于封包PKT的递回次数I_{CW_PKT}为

或

其中

代表地板函数或无条件舍去运算，单次递回时间T_itr为单次迭代解码运算所耗费的时间，其可由离线计算、电路设计过程或测量而得。

于步骤308中，递回式解码器14以递回次数I_{CW_PKT}作为对封包PKT中每一码字cw进行递回式解码时的递回次数上限。举例来说，假设I_{CW_PKT}＝10，递回式解码器14可对每一码字cw皆进行10次迭代解码运算，或对每一码字cw皆进行最多10次迭代解码运算。换句话说，即使递回式解码器14已对一码字cw_n进行10次迭代解码运算仍无法成功解码，递回式解码器14需放弃对码字cw_n进行解码而需对下一码字cw_n+1进行解码，另一方面，即使码字cw_n仅耗费4次迭代解码运算即可成功解码，解码装置10仍需等待6个单次递回时间T_itr才能再对下一码字cw_n+1进行解码。

于另一实施例中，递回次数计算单元12可针对封包PKT内第i个符元(即特定符元)，根据多个封包参数PM_PKT决定对应于第i个符元的一递回次数I_{CW_SYM_i}，递回次数I_{CW_SYM_i}适用于第i个符元内所有的码字cw。

图4示出解码装置10所执行的一解码流程40，解码流程40可产生对应于第i个符元的递回次数I_{CW_SYM_i}，其包括以下步骤：

步骤402：根据该多个封包参数PM_PKT取得一符元内编码位元数N_CBPS以及一码字内位元个数L_CB。

步骤404：根据符元内编码位元数N_CBPS及码字内位元个数L_CB，计算对应于封包PKT内第i个符元的一符元内码字个数N_{CW_SYM_i}。

步骤406：根据符元内码字个数N_{CW_SYM_i}计算递回次数I_{CW_SYM_i}。

步骤408：根据递回次数I_{CW_SYM_i}，对封包PKT内第i个符元内的所有码字cw进行解码。

以WLAN系统为例，于步骤402中，符元内编码位元数N_CBPS代表每一个OFDM符元所载的编码的数据位元数(Coded Bits per Symbol)，递回次数计算单元12可根据调制编码模式指标MCS及表II取得第i个OFDM符元中每个子载波所传送的位元数B_BPSCS，计算符元内编码位元数N_CBPS为N_CBPS＝B_BPSCS·N_SD·N_SS，其中N_SD--代表第i个OFDM符元的数据子载波(DataSub-carrier)个数，N_SS代表空间串流(Spatial Stream)的个数。接着，递回次数计算单元12可计算封包PKT内总共所传送的位元数N_avbit(即封包内位元数N_avbit)为N_avbit＝N_CBPS·N_{SYM_PKT}，其中封包内符元个数N_{SYM_PKT}的计算方式可参考步骤302。最后，递回次数计算单元12可计算封包PKT内每个码字cw平均分配到的位元数L_CB(即码字内位元个数L_CB)为

其中，封包PKT中平均符元内码字个数N_{CW_AVE_PKT}的计算方式可参考步骤304。

于步骤404中，递回次数计算单元12可计算封包PKT内第i个符元平均需承载的码字个数N_{CW_SYM_i}(即符元内码字个数N_{CW_SYM_i})为

或

其中N_CBPS+N_{res_i}可代表欲编码于第i个符元中的一总和位元数，剩余位元数N_{res_i}代表第(i-1)个符元(即先前符元，其为特定符元的前一个符元)中所有位元经过编码成码字cw后所剩余的位元数，即未被编码于第(i-1)个符元的码字cw中的位元数，剩余位元数N_{res_i}可表示为

其中i＝1…N_{SYM_PKT}。

类似于步骤306，递回次数计算单元12于步骤406中可计算第i个符元中每一码字cw平均可分配到的码字解码时间T_{CW_SYM_i}为

并计算对应于第i个符元的递回次数I_{CW_SYM_i}为

或

类似于步骤308，递回式解码器14于步骤408中以递回次数I_{CW_SYM_i}为对第i个符元中每一码字cw进行递回式解码时的递回次数上限。

由上可知，解码装置10可执行解码流程30，以针对每个封包调整其对应的递回次数；解码装置10可执行解码流程40，以针对每个符元调整其对应的递回次数。相较于解码流程30，解码流程40调整递回次数的机制更具弹性，其可在长封包或通道多变的环境中，展现更佳的性能。

更进一步地，本公开的解码装置还可针对每个码字调整其对应的递回次数。请参考图6，图6为根据本公开一实施例所示出的解码装置60的示意图。简单来说，假设封包PKT中数据栏位DF的第(n-1)个码字cw_n-1对应一递回时间上限B_n-1，解码装置60可观察在对码字cw_n-1进行解码的过程中是否需占用到整个B_n-1的时间，若否(即提前终止对码字cw_n-1的解码过程)，解码装置60可将码字cw_n-1未用到的剩余时间分配给码字cw_n来进行解码，而码字cw_n即可获得较充裕的解码时间。若封包PKT中数据栏位DF的所有码字皆可提前终止，即可大符缩短因解码所造成的时间延迟。

解码装置60包括一递回次数计算单元62、一递回式解码器64以及一提前终止判断单元66。对数据栏位DF的第1个码字cw₁来说，递回式解码器64可接收对应于码字cw₁的一递回时间上限B₁，并根据递回时间上限B₁对码字cw₁进行解码，其中递回时间上限B₁可为一预设递回时间上限B₀，即B₁＝B₀，而预设递回时间上限B₀可通过执行解码流程30或解码流程40而得(即B₀＝I_{CW_PKT}·T_itr或B₀＝I_{CW_SYM_i}·T_itr)，或预设递回时间上限B₀可依照实际状况而定。提前终止判断单元66用来判断递回式解码器64对码字cw₁进行解码的过程是否需要提前终止(Early Termination)，当提前终止判断单元66判断码字cw₁的解码过程需要提前终止时，提前终止判断单元66输出对应于码字cw₁的一实际解码时间T₁，而实际解码时间T₁小于递回时间上限B₁，即T₁<B₁。递回次数计算单元62取得预设递回时间上限B₀，并计算对应于数据栏位DF的第2个码字cw₂的一递回时间上限B₂为B₂＝B₀+ΔT₁，其中剩余时间差ΔT₁为ΔT₁＝B₁-T₁。而递回式解码器64可根据递回时间上限B₂对码字cw₂进行解码，若码字cw₂解码的过程中可提前终止，递回次数计算单元62可将剩余时间差ΔT₂(ΔT₂＝B₂-T₂，T₂为码字cw₂的实际解码时间)分配给第3个码字cw₃，即对应于码字cw₃的一递回时间上限B₃为B₃＝B₀+ΔT₂，以此类推。其中码字cw₁～cw₃的实际解码时间T₁～T₃与预设递回时间上限B₀的相对关系图示出于图8，由图8可知，码字cw₁、cw₂的剩余时间差ΔT₁、ΔT₂可留给码字cw₃解码时使用，而码字cw₃可具有较长的递回时间上限B₃/实际解码时间T₃。

关于解码装置60可归纳成一解码流程70，其示出于图7。解码装置60/递回次数计算单元62可事先取得预设递回时间上限B₀后再执行解码流程70。当递回式解码器64根据递回时间上限B_n-1对码字cw_n-1进行解码(步骤702)时，提前终止判断单元66判断递回式解码器64对码字cw_n-1进行解码的过程是否需要提前终止(步骤704)，若是，提前终止判断单元66输出对应于码字cw_n-1的实际解码时间T_n-1(步骤706)，而递回次数计算单元62计算对应于码字cw_n的递回时间上限B_n为B_n＝B₀+ΔT_n-1，其中剩余时间差ΔT_n-1为ΔT_n-1＝B_n-1-T_n-1(步骤708)。另外，当递回次数计算单元62取得递回时间上限B_n后，可根据单次递回时间T_itr将递回时间上限B_n转换成对应于码字cw_n的递回次数上限I_n。

于一实施例中，提前终止判断单元66可包括一循环冗余校验单元660，如图8所示。循环冗余校验单元660用来对一解码递回结果进行循环冗余校验(Cyclic RedundancyCheck，CRC)，并产生一校验结果。该解码递回结果为递回式解码器64对码字cw(如cw_n-1)进行一单次迭代解码运算后的结果。当校验结果显示该解码递回结果无误时，提前终止判断单元66判断码字cw(如cw_n-1)可提前终止。

另外，除了循环冗余校验之外，提前终止判断单元66亦可利用位元节点提前终止机制(Bit Node Early Termination)或其他提前终止机制来决定是否需要提前终止机制。LDPC码的提前终止机制为本领域技术人员所公知，故于此不再赘述。

综上所述，本公开的解码装置可以封包为单位、以符元为单位或以码字为单位，动态地调整对码字解码的递回次数。相较于现有技术，本公开可有效控管因解码所造成的延迟。

Claims

1.一种解码装置，包含有：

一递回次数计算单元，用来执行以下步骤：

接收对应于一封包内的多个封包参数，并根据所述多个封包参数，计算一符元内码字个数，其中该封包包括多个符元；及

根据该符元内码字个数，计算一递回次数；以及

一递回式解码器，耦接于该递回次数计算单元，用来根据该递回次数，对该封包中一数据栏位内一码字进行解码。

2.如权利要求1所述的解码装置，其中该递回次数计算单元根据该封包的所述多个封包参数计算一封包内码字个数以及一封包内符元个数，该递回次数计算单元根据该封包内码字个数及该封包内符元个数计算对应于该封包的一第一符元内码字个数，其中该第一符元内码字个数代表该封包中一符元平均需承载的码字个数。

3.如权利要求2所述的解码装置，其中该递回次数计算单元根据该第一符元内码字个数计算对应于该封包的一第一递回次数，该递回式解码器根据该第一递回次数，对该封包中该数据栏位内的所有码字进行解码。

4.如权利要求3所述的解码装置，其中该递回次数计算单元根据一符元区间及该第一符元内码字个数，计算对应于该封包的一第一码字解码时间，并根据该第一码字解码时间及一单次递回时间，计算该第一递回次数。

5.如权利要求2所述的解码装置，其中该递回次数计算单元计算该第一符元内码字个数相关于该封包内码字个数相对于该封包内符元个数的一比值。

6.如权利要求1所述的解码装置，其中该递回次数计算单元根据所述多个封包参数取得一符元内编码位元数以及一码字内位元个数，该递回次数计算单元根据该符元内编码位元数及该码字内位元个数，计算对应于该封包内一特定符元的一第二符元内码字个数。

7.如权利要求6所述的解码装置，其中该递回次数计算单元根据该第二符元内码字个数计算一第二递回次数，该递回式解码器根据该第二递回次数，对该封包中该特定符元内的所有码字进行解码。

8.如权利要求6所述的解码装置，其中该递回次数计算单元计算该第二符元内码字个数相关于一总和位元数相对于该码字内位元个数的一比值，其中该总和位元数为该符元内编码位元数与一剩余位元数的一总和，该剩余位元数为未被编码于该特定符元的一先前符元中至少一码字的一位元数。

9.一种解码装置，包含有：

一递回式解码器，接收一封包的一第一码字及一第一递回时间上限，根据该第一递回时间上限对该第一码字进行解码；

一提前终止判断单元，用来判断该递回式解码器对该第一码字进行解码的过程是否需要提前终止，当该提前终止判断单元判断该第一码字的解码过程需要提前终止时，该提前终止判断单元输出对应于该第一码字的一第一实际解码时间，其中该第一实际解码时间小于该第一递回时间上限；以及

一递回次数计算单元，取得一预设递回时间上限，用来计算对应于一第二码字的一第二递回时间上限，该第二递回时间上限为该预设递回时间上限加上一剩余时间差，该剩余时间差为该第一递回时间上限减去该第一实际解码时间。

10.一种解码方法，应用于一解码装置，该解码方法包括：

接收对应于一封包内的多个封包参数，并根据所述多个封包参数，计算一符元内码字个数，其中该封包包括多个符元；

根据该符元内码字个数，计算一递回次数；以及

根据该递回次数，对该封包中一数据栏位内一码字进行解码。